CN1126369A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1126369A
CN1126369A CN93121366A CN93121366A CN1126369A CN 1126369 A CN1126369 A CN 1126369A CN 93121366 A CN93121366 A CN 93121366A CN 93121366 A CN93121366 A CN 93121366A CN 1126369 A CN1126369 A CN 1126369A
Authority
CN
China
Prior art keywords
mentioned
wiring
metal column
silk screen
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN93121366A
Other languages
English (en)
Other versions
CN1042777C (zh
Inventor
江泽弘和
宫田雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1126369A publication Critical patent/CN1126369A/zh
Application granted granted Critical
Publication of CN1042777C publication Critical patent/CN1042777C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

一种半导体器件的制造方法，在表面用硅热氧化膜绝缘的半导体衬底(1)上，用溅射等形成具有所定布线图案的下层布线(2)，用丝网印刷在该下层布线上形成作为连接电极的金属柱(3)将该金属桩埋入，再对该绝缘膜深腐蚀，使金属柱前端露出，并在绝缘膜上加与金属柱前端连接的布线(4)，使两层布线电气连接。本发明在形成用于布线间连接的金属柱的同时，使绝缘膜平坦化，制造容易且过程少。

Description

半导体器件的制造方法
本发明涉及半导体器件的制造方法，特别是关于装有多块半导体芯片的多层布线底板的布线间连接方法。
近年来，为谋求半导体器件的高密集化、小型化，已使用多芯片封装，即把多块构成集成电路(IC)元件、分立半导体元件等的半导体芯片收容于一个组件内。尤其是随着要求电子设备功能的大规模化、高速化，例如逻辑大规模集成电路(LSI)的每个门的延迟时间快达几百微微秒。对此，以往那种将许多双列直插式组件(DIP：dual inline package)直插式、插入式组件等装在印刷线路板上的装配形式使已高速化的LSI的性能不能充分发挥。即在信号传递时间方面，因芯片间的布线长而不能缩短其延迟时间。为此，现已开发出在一块陶瓷衬底或者硅等半导体衬底上装上多块半导体芯片，使半导体芯片间布线长度大为缩短的高性能、高密集安装的多芯片模块(MCM：multichip module)。电路底板、半导体衬底上的布线间连接是构成IC、LSI等半导体器件方面的重要制造工序之一。尤其是随着半导体器件的高集成化、小型化的发展，在电路底板上形成多层布线，该多层布线间的有效连接对于形成高性能的半导体器件是必不可少的。
参见图10，说明以往MCM多层布线底板的多层布线间的连接方法。例如，表面上形成有1000埃厚的热氧化膜的硅衬底1上，形成具有所要布线图案的第一层布线2。该布线2具有由各层厚度约为600埃的两层Ti和夹于此两层Ti之间的约3μm厚的一层cu构成的Ti/cu/Ti叠层结构，其制造方法是利用真空蒸镀法或者溅射法。接着，对半导体衬底全面涂聚酰亚胺溶液，使之干燥后形成聚酰亚胺绝缘膜3(仅为一例)。并用光刻技术在聚酰亚胺膜3上形成接触孔31后，形成作为层间绝缘膜的聚酰亚胺膜3。再用与第1层布线相同的过程，在其上面形成Ti/cu/Ti、Al等第2层布线4。此时，第2层布线4也形成于上述接触孔31内，所以第1层及第2层布线相互电气连接。重复此过程能使更多层布线相互连接。
接触孔开孔时，需要光刻技术、RIE(反应离子腐蚀)等腐蚀技术、光刻胶剥离等过程。采用聚酰亚胺时，可用胆碱溶液进行湿式腐蚀，但有机绝缘膜的加工不能湿式腐蚀，要靠干式腐蚀，因湿式腐蚀溶液的使用受大幅度限制的场合多，绝缘膜所具有的特性与制造成本不能两全其美。又因层间绝缘膜的厚度约为10μm，若上层布线密度高，则形成上层布线时要求下层平坦。
本发明是鉴于上述情况而提出的，目的在于提供容易制造，而且能以较少的过程形成用于布线间连接的金属柱的同时，能进行绝缘膜平坦化的半层体器件制造方法。
本发明的特征是用丝网印刷在装载半导体芯片的MCM的多层布线底板等电路底板、半导体衬底的布线上形成金属柱，在其上面覆绝缘膜，使该金属柱从绝缘膜内露出，在其上面形成上层布线后进行这些布线间的连接。
也就是说，本发明半导体器件的制造方法的特征在于具有①在由装有多块半导体芯片的半导体衬底或者绝缘底板构成的电路底板上形成下层布线的过程；②用具有对应于上述下层布线所希望位置的开口的丝网版将金属浆料作丝网印刷，对印上的金属浆料进行热处理干燥和烧结，在上述电路底板上的包含上述下层布线的所定区域上形成金属柱的过程；③形成覆盖上述下层布线和上述金属柱的绝缘膜，并使上述金属柱前端露出的过程；④在上述绝缘膜上形成上层布线，使之叠在上述金属柱露出的前端的过程。
形成覆盖上述下层布线和上述金属柱的绝缘膜，并使上述金属柱的前端露出的过程中，在上述电路底板上先形成层间绝缘膜，使上述下层布线及上述金属柱埋入膜内后，对该绝缘膜表面进行深腐蚀，直至上述金属柱的前端露出。用半导体衬底作上述电路底板时，以绝缘膜覆盖该半导体衬底的表面。通过具有所希望布线图案开口的丝网版，将金属浆料印刷至上述电路底板上。通过对被印上的金属浆料进行热处理的干燥和烧结，便能在上述电路底板上形成上述下层布线或者上述上层布线，或者是上述上层及下层的双重布线。
由于利用丝网印刷在半层体衬底、电路底板等上形成布线间作连接的连接电极等导电膜，当采用光刻过程，腐蚀过程且进行深腐蚀时，层间绝缘膜表面被平整化，不必再进行平坦化过程，较之以往通过层间绝缘膜上形成的开孔进行布线间连接的过程，能大幅度地削减制造过程。
以下参照附图说明本发明的实施例。
参见图1至图4说明第1实施例。图1是本实施例的多层布线底板的剖面图、图2至图4是其制造过程剖面图。作为电路底板半导体衬底1由硅半导体衬底构成，半导体衬底正面上形成约厚1000埃的硅的热氧化膜(图中未示出)，在其上面形成多层布线。此实施例用硅半导体衬底，但该底板也可用由装载半导体芯片等的AIN等构成的电路底板。而且，即使用硅半导体衬底，在其上形成聚酰亚胺等层间绝缘膜，也能在其上面形成上述多层布线。在此表面已形成硅热氧化膜的半导体衬底1上形成具有所定布线图案的下层第1布线2。该第1布线2既可以是半导体衬底1上的起始布线层，也可以已是形成第几层。
用真空蒸镀法、溅射法连续堆积约1000埃厚的Ti或者含Ti的塑料膜覆面金属、约3μm厚的Cu、约1000埃厚的Pd后，用光刻过程作布线图案，例如用HCl、HNO3和CH3COOH的混合液腐蚀Pd，用H2O2与C6H8O7的混合液腐蚀Cu、Ti，形成作为第1布线的20—30μm线宽的Pd/Cu/Ti系金属布线图案。在底板上表成光刻胶，对该底板腐蚀形成布线图案，也可以通过该光刻胶用蒸镀法等在底板上堆积布线用金属，最后去除光刻胶而在底板上形成布线图案。然后，用后述的丝网印刷法在金属布线图案上大致为30—50μm2正方形的边缘部形成作为进行布线间连接的连接电极—金属柱11(图2)。印刷用金属浆料采用例如约2000埃粒径的Au粒子、玻璃熔接物(PbO)含量为15Wt％以下的材料。
第1布线2上用丝网印刷Au浆料后，在大气环境中以200℃/hr的速度升温，并在450℃下保持30分钟进行烧结，形成上述Au金属柱11。Au与第1布线2表面的Pd层具有良好密接性，接触电阻小。接着向该半导体底板1上滴下约20000cp粘度的聚酰亚胺溶液，依次进行5000γpm/秒、1500γpm/秒的旋转后，在氮气环境中经150℃/60分的干燥固化，形成约30μm厚的聚酰亚胺膜的层间绝缘膜3(参见图3)。层间绝缘膜不只限于聚酰亚胺，也可以用PSG、硅氧化膜等。接着用胆碱溶液对该层间绝缘膜3全面进行深腐蚀，使Au金属柱11的前端露出，再进行320℃/30分的最后固化，完全地形成层间绝缘膜3(参见图4)。接着，用上述相同方法形成上层的由Pd/cu/Ti构成的第2布线4。图中虽未示出，但也可以在该布线4上，通过其后的层间绝缘膜形成第3、第4或更高层的布线，也可以立即形成BPSG等构成的保护绝缘膜5。
如图所示，用连接电极Au金属柱11进行第1及第2布线的连接。该连接电极11埋于层间绝缘膜3，使位于上下的两层布线电气连接。浆料绕结后的Au含PbO，晶粒也小，电阻率较主体成分高，约为5μΩm，尽管因层间绝缘膜耐热限制不能通过多层布线后的高温退火进行再结晶和加粗晶粒，但在金属柱约高20μm，直径约为30μm时的电阻值为1.4mΩ，不会妨碍半导体器件的特性。另外，由于无表面氧化，Au金属柱与第2布线的接触电阻变小。而且，本实施例通过深腐蚀聚酰亚胺，能在使金属柱前端露出的同时进行平坦化。因此，还能用丝网印刷法在其上面形成金属布线。不过因金属浆料的烧结温度上限限于层间绝缘膜的耐热温度以下，可用浆料受限制。
本发明的特征在于利用丝网印刷法。这种方法是在张设成版的丝网上，主要用照相制版法形成由开口部分和非开口部分组成的图案后，构成丝网印刷版，再置印刷用浆料于该版上，使涂刷器在丝网面上滑动接触，以上述开口部分压出浆料，从而将图案转印至置于丝网之下的被印刷面。至于印刷方法，有图5的方法和图6的方法。图5为丝网印刷机印刷方式剖面图。网版15是将丝网13四边拉张在木制或金属制矩形框架12上，使其处于具有规定张力的状态下用粘接剂等安装而成。印刷时，让靠真空吸附等装载、固定于印刷台14上的半导体衬底1同丝网13之间存有空隙(d)，并通过对框架12进行固定，将网版15装在印刷机主体上。
此时，丝网13如双点点划线所示，为水平张拉状态。在此状态下将浆料16涂在丝网上。接着让涂刷器17压接丝网13，使丝网压在半导体衬底1的表面上与其接触。此时，丝网13被拉伸，为实线所示状态。此状态下使涂刷器17向箭号方向移动，通过丝网13的开口部分将浆料16翻印至半导体衬底1。伴随涂刷器17的移动，丝网13因其张力依次进行所谓边脱离网版边移动与半导体1的接触位置的印刷。本实施例中采用图6的印刷法。图6为丝网印刷机印刷方式剖面图，图7为其俯视图。该印刷机具有固定框架18和可动框架19，可动框架19以固定框架18为支点作移动。设半导体衬底1的丝网印刷面与可动框架19所成角度为θ，则因对应于涂刷器17移动，网版15自由端的可动框架19向上抬起，使上述角度θ按θ1、θ2、θ3依次变大，所以半导体衬底1的丝网印刷面与网版15之间的间隙d在印刷时总是为零。由于不存在涂刷器揿压等引起的网版15变形，故印刷精度提高。
上述实施例中用半导体衬底作装载由多个集成电路元件、分立半导体元件等构成的半导体芯片的电路底板。因该底板为导电性，所以其表面再形成硅等氧化膜、聚酰亚胺等绝缘膜。然后，将半导体芯片装载其上。该绝缘膜的一部分，也可以用来作为例如该半导体器件构件中所包括的电容器的介质。形成电阻时，在绝缘膜上用丝网印刷等将导电膜形成在适当的区域。
下面，参照图8说明第2实施例。图8为用本实施例做成的半导体器件的电路底板剖面图。电路底板1利用AIN底板，在其上形成多层布线。本实施例中是用硅半导体衬底作底板，但也可以用装有半导体芯片等的AIN等构成的电路底板。在该AIN底板1上形成具有所定图案的第1布线2。形成该布线时，如图6所示，首先通过具有所定布线图案的丝网，将含15wt％以下玻璃熔接物(PbO)的Ag、Cu等金属浆料涂印至AIN底板1上，将其烧结后形成由此Ag等构成的20—30μm线宽的第1布线2。接着用丝网印刷法在第1金属布线2上的大致为30—50μm2正方形边缘部上形成作布线间连接的连接电极—金属柱11。印刷用金属浆料采用例如约2000埃粒径的Au粒、玻璃熔接物(PbO)含量为15wt％以下的材料。
在第1布线2上用丝网印刷Au浆料后，在大气环境中，以2000℃/hr的速度升温，并在450℃下保持30分钟，进行烧结后，形成上述Au金属柱11。接着，向该半导体衬底1上滴下约20000cp粘度的聚酰亚胺溶液，依次进行500γpm/10秒、1500γpm/15秒的旋转后，于氮气环境中作150℃/60分的干燥固化，形成约30μm厚的聚酰亚胺膜层间绝缘膜3。再用胆碱溶液对该层间绝缘膜3全面深腐蚀，使Au金属柱11的前端露出后进行320℃/30分的最后固化，完全地形成层间绝缘膜3。接下来，与上述一样，用图6所示丝网形成第2布线4。在其上面形成由PSG等构成的保护绝缘膜5。用于第2布线的材料，因金属浆料烧结温度上限被限制在层间绝缘膜的耐热温度以下，所以可用材料受限制。由于本实施例的第1布线、第2布线以及金属柱都用丝网印刷形成，所以较前述实施例过程更简化。
接着，参照图9说明第3实施例。图9为用本实施例做成的半导体器件的电路底板剖面图。电路底板1，采用AIN底板，在其表面上形成具有所定图案的第1布线2。用真空蒸镀法、溅射法等连续堆积约1000埃厚的Ti或者含Ti的塑料膜覆面金属、约3μm厚的Cu和约1000埃厚的Pd后，用光刻作布线图案，例如用HCl、HNO3和CH3COOH的混合液腐蚀Pd、用H2O2和C8H8O7的混合液腐蚀Cu、Ti，形成作为第1布线的20—30μm线宽Pd/Cu/Ti系金属布线2。然后，用丝网印刷法在金属布线2上大致为30—50μm2正方形的边缘部形成作布线间连接的金属柱11。印刷用金属浆料，采用例如约2000埃粒径的Au粒子、玻璃熔接物(PbO)含量为15wt％以下的材料。将Au浆料用丝网印刷至第1布线2上后，在大气环境中以200℃/hr的速度升温，并在450℃下保持30分钟烧结后，形成上述Au金属柱11。
接着，向该半导体衬底1滴下约20000cp粘度的聚酰亚胺溶液，依次进行500γpm/10秒、1500γpm/15秒的旋转后，置于氮气环境中作150℃/60分的干燥固化，形成30μm厚的聚酰亚胺膜层间绝缘膜3。再用胆碱溶液对该层间绝缘膜全面深腐蚀，使Au金属柱11的前端露出后，进行320℃/30分钟的最后固化，使层间绝缘3完全固化。接着，用丝网印刷法形成第2布线4。为形成此布线，首先通过例如图6所示具有所定布线图案的丝网，将含15wt％以下玻璃熔接物(PbO)的Ag、Cu、Al等金属浆料涂印至AIN底板1上。然后，进行烧结，形成由Ag等构成的20—30μm线宽的第2布线4。在其上面形成由PSG等构成的保护绝缘膜5。
本实施例用溅射法来形成第1布线，用丝网印刷法来形成第2布线，但也能用丝网印刷法来形成第1布线，用溅射法来形成第2布线。
用上述丝网印刷形成的金属柱，在上述实例中是采用Au，除此外，还能用Pd、Pt、Ag等材料。
上述本发明的实施例中，布线的形成采用溅射、真空蒸镀、丝网印刷等方法，但本发明不限于这些，例如也有以用气体淀积法，即用惰性气体将受蒸发的金属微粒化，再利用该微粒子发生处与电路底板装载处之间的压差，将微粒子吹至该电路底板，在其上形成由微粒子构成的布线。
本发明，根据上述构成，在形成底板上的多层布线时，由于用丝网印刷法形成作布线间连接的导电膜，所以层间绝缘膜上不必开孔，能省去用于形成它的光刻过程和腐蚀过程。而且，由于对层间绝缘膜作深腐蚀使上述导电膜露出时该层间绝缘膜表面进行平坦化，所以可在深腐蚀后于层间绝缘膜上连续形成上层布线，能大幅度地缩短制造过程。
图1是本发明第1实施例的多层布线底板的剖面图；
图2是图1多层布线底板的制造过程剖面图；
图3是图1多层布线底板的制造过程剖面图；
图4是图1多层布线底板的制造过程剖面图；
图5是说明本发明所用的布线图案印刷方法的剖面图；
图6是说明本发明所用布线图案印刷方法的剖面图；
图7是说明图6印刷方法的俯视图；
图8是本发明第2实施例的多层布线底板的剖面图；
图9是本发明第3实施例的多层布线底板的剖面图；
图10是以往多层布线底板的剖面图。
以下作图中标号说明，1：底板(电路底板、半导体衬底)、2：第1布线、3：层间绝缘膜、4：第2布线、5：绝缘保护膜、11：导电膜(金属柱)、12：丝网框架、13：丝网、14：印刷台、15：网版、16：浆料、17：涂刷器、18：固定框架、19：可动框架、20：被印刷面、21：层间绝缘膜的接触孔。

Claims (5)

1.一种半导体器件的制造方法，其特征在于具有①在由装有多块半导体芯片的半导体衬底或者绝缘底板构成的电路底板上形成下层布线的过程；②用具有对应于上述下层布线所希望位置的开口的丝网版将金属浆料作丝网印刷，对印上的浆料进行热处理的干燥和烧结，在上述电路底板上的包含上述下层布线的所定区域上形成金属柱的过程；③形成覆盖上述下层布线和上述金属柱的绝缘膜，并使上述金属柱前端露出的过程；④在上述绝缘膜上形成上层布线，使之叠在上述金属柱露出的前端的过程。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成覆盖上述下层布线和上述金属柱的绝缘膜，并使上述金属柱前端露出的过程中，在上述电路底板上，先形成层间绝缘膜使上述下层布线及上述金属柱埋入膜内，然后对该绝缘膜表面进行深腐蚀，直至上述金属柱的前端露出。
3.根据权利要求1所述的半导器件的制造方法，其特征在于用半导体衬底作上述电路底板时，该半导体衬底的表面覆绝缘膜。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于覆盖上述半导体衬底表面的绝缘膜所定区域，用作电容器的介质。
5.根据权利要求1至4所述的半导体器件的制造方法，其特征在于通过具有所希望的布线图案开口的丝网版，将金属浆料用丝网印刷至上述电路底板上，通过对印上的金属浆料进行热处理干燥和烧结，在上述电路底板上形成上述下层布线或者上述上层布线，或者是上述上层及下层的双重布线。
CN93121366A 1993-01-15 1993-12-24 半导体器件的制造方法 Expired - Fee Related CN1042777C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02173893A JP3457348B2 (ja) 1993-01-15 1993-01-15 半導体装置の製造方法
JP021738/93 1993-01-15

Publications (2)

Publication Number Publication Date
CN1126369A true CN1126369A (zh) 1996-07-10
CN1042777C CN1042777C (zh) 1999-03-31

Family

ID=12063421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93121366A Expired - Fee Related CN1042777C (zh) 1993-01-15 1993-12-24 半导体器件的制造方法

Country Status (5)

Country Link
US (2) US5480839A (zh)
JP (1) JP3457348B2 (zh)
KR (1) KR0127264B1 (zh)
CN (1) CN1042777C (zh)
GB (1) GB2274353B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1121711C (zh) * 1996-12-12 2003-09-17 旭化成株式会社 半导体装置的制造方法
CN100375281C (zh) * 2001-10-30 2008-03-12 高通股份有限公司 球格阵x射线定向标志
US7356921B2 (en) 2002-04-15 2008-04-15 Seiko Epson Corporation Method for forming a conductive layer pattern
CN100421249C (zh) * 2003-09-30 2008-09-24 三洋电机株式会社 层积半导体芯片的半导体装置及其制造方法
CN107004637A (zh) * 2014-12-19 2017-08-01 出光兴产株式会社 导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法
CN107072600A (zh) * 2014-09-30 2017-08-18 3M创新有限公司 具有宽线宽的导电图案及其生产方法

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321684A (ja) * 1995-05-24 1996-12-03 Sony Corp 配線基板及び配線基板の製造方法
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP3935480B2 (ja) * 1998-07-29 2007-06-20 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル基板製造方法
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
US6583364B1 (en) 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP3243462B2 (ja) * 1999-09-01 2002-01-07 ソニーケミカル株式会社 多層基板の製造方法
US6641860B1 (en) 2000-01-03 2003-11-04 T-Ink, L.L.C. Method of manufacturing printed circuit boards
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
US7875975B2 (en) * 2000-08-18 2011-01-25 Polyic Gmbh & Co. Kg Organic integrated circuit completely encapsulated by multi-layered barrier and included in RFID tag
JP2004507096A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
WO2002025750A1 (de) * 2000-09-22 2002-03-28 Siemens Aktiengesellschaft Elektrode und/oder leiterbahn für organische bauelemente und herstellungsverfahren dazu
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10061299A1 (de) 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10063721A1 (de) * 2000-12-20 2002-07-11 Merck Patent Gmbh Organischer Halbleiter, Herstellungsverfahren dazu und Verwendungen
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
JP2005509200A (ja) * 2001-03-26 2005-04-07 シーメンス　アクチエンゲゼルシヤフト 少なくとも２つの有機電子構成エレメントを有する装置、および該装置のための製造方法
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
DE10126860C2 (de) * 2001-06-01 2003-05-28 Siemens Ag Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen
DE10126859A1 (de) * 2001-06-01 2002-12-12 Siemens Ag Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) * 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
DE10151036A1 (de) * 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
DE10151440C1 (de) * 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
WO2004017439A2 (de) * 2002-07-29 2004-02-26 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
EP1526902B1 (de) * 2002-08-08 2008-05-21 PolyIC GmbH & Co. KG Elektronisches gerät
US7057795B2 (en) * 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
JP2005537637A (ja) 2002-08-23 2005-12-08 ジーメンス アクツィエンゲゼルシャフト 過電圧保護用の有機構成部品および関連する回路
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US20060118778A1 (en) * 2002-11-05 2006-06-08 Wolfgang Clemens Organic electronic component with high-resolution structuring and method for the production thereof
DE10253154A1 (de) 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
DE50306538D1 (de) * 2002-11-19 2007-03-29 Polyic Gmbh & Co Kg Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
US20060035423A1 (en) * 2002-11-19 2006-02-16 Walter Fix Organic electronic component comprising the same organic material for at least two functional layers
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
US6891161B2 (en) * 2003-01-17 2005-05-10 Drs Sensors & Targeting Systems, Inc. Pixel structure and an associated method of fabricating the same
EP1586127B1 (de) * 2003-01-21 2007-05-02 PolyIC GmbH & Co. KG Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
MXPA05007878A (es) * 2003-01-29 2006-02-08 Polylc Gmbh & Co Kg Unidad de memoria organica y circuito impulsor para la misma.
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7061570B2 (en) 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4623986B2 (ja) * 2003-03-26 2011-02-02 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2005045191A (ja) * 2003-07-04 2005-02-17 North:Kk 配線回路基板の製造方法、及び多層配線基板の製造方法
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
JP4619060B2 (ja) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP4583776B2 (ja) * 2004-02-13 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4281584B2 (ja) 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
JP4755445B2 (ja) * 2005-05-17 2011-08-24 株式会社リコー 多層配線、それを備える素子基板、それを用いたフラットパネル表示装置、およびその多層配線の製造方法
JP5073194B2 (ja) * 2005-03-14 2012-11-14 株式会社リコー フラットパネルディスプレイおよびその作製方法
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
JP4785447B2 (ja) * 2005-07-15 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
JP5352967B2 (ja) * 2006-11-17 2013-11-27 株式会社リコー 多層配線構造の製造方法及び多層配線構造
US7955901B2 (en) * 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
KR100900672B1 (ko) * 2007-11-07 2009-06-01 삼성전기주식회사 하이브리드 회로기판 및 제조방법
FR2925222B1 (fr) * 2007-12-17 2010-04-16 Commissariat Energie Atomique Procede de realisation d'une interconnexion electrique entre deux couches conductrices
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
EP2469990B1 (en) * 2008-04-30 2014-01-15 Panasonic Corporation Method of producing ciruit board by additive method.
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
WO2012002236A1 (en) 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
DE102010045056B4 (de) * 2010-09-10 2015-03-19 Epcos Ag Verfahren zum Herstellen von Chip-Bauelementen
JP5002718B1 (ja) 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
JP5143266B1 (ja) 2011-09-30 2013-02-13 株式会社東芝 フレキシブルプリント配線板の製造装置および製造方法
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法
WO2017026127A1 (ja) * 2015-08-13 2017-02-16 出光興産株式会社 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
DE102015218842A1 (de) 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
JP6790847B2 (ja) * 2017-01-13 2020-11-25 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2019186780A1 (ja) * 2018-03-28 2019-10-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JP6939857B2 (ja) * 2019-08-26 2021-09-22 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5064767A (zh) 1973-10-12 1975-06-02
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JPS6122693A (ja) * 1984-07-10 1986-01-31 日本電気株式会社 多層配線基板およびその製造方法
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH02113553A (ja) 1988-10-22 1990-04-25 Nec Corp 半導体集積回路の製造方法
JPH0638551B2 (ja) * 1989-02-20 1994-05-18 松下電工株式会社 多層配線板の製造方法
US4917759A (en) * 1989-04-17 1990-04-17 Motorola, Inc. Method for forming self-aligned vias in multi-level metal integrated circuits
US4991285A (en) 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH07119107B2 (ja) 1990-01-31 1995-12-20 大日本スクリーン製造株式会社 スクリーン印刷機
JPH0417939A (ja) 1990-05-10 1992-01-22 Suzuki Motor Corp 鍛造用ビレットの受渡し装置
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH04266068A (ja) * 1991-02-20 1992-09-22 Canon Inc 光電変換素子及びその製造方法
JP2749461B2 (ja) 1991-05-29 1998-05-13 京セラ株式会社 多層回路基板及びその製造方法
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP3227242B2 (ja) 1992-07-28 2001-11-12 株式会社トーキン 積層セラミックコンデンサ並びにその製造方法
US5296736A (en) * 1992-12-21 1994-03-22 Motorola, Inc. Leveled non-coplanar semiconductor die contacts
US5529634A (en) 1992-12-28 1996-06-25 Kabushiki Kaisha Toshiba Apparatus and method of manufacturing semiconductor device
US5282565A (en) * 1992-12-29 1994-02-01 Motorola, Inc. Solder bump interconnection formed using spaced solder deposit and consumable path
CA2109687A1 (en) 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1121711C (zh) * 1996-12-12 2003-09-17 旭化成株式会社 半导体装置的制造方法
CN100375281C (zh) * 2001-10-30 2008-03-12 高通股份有限公司 球格阵x射线定向标志
US7356921B2 (en) 2002-04-15 2008-04-15 Seiko Epson Corporation Method for forming a conductive layer pattern
CN100421249C (zh) * 2003-09-30 2008-09-24 三洋电机株式会社 层积半导体芯片的半导体装置及其制造方法
CN107072600A (zh) * 2014-09-30 2017-08-18 3M创新有限公司 具有宽线宽的导电图案及其生产方法
CN107004637A (zh) * 2014-12-19 2017-08-01 出光兴产株式会社 导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法
US10026624B2 (en) 2014-12-19 2018-07-17 Idemitsu Kosan Co., Ltd. Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
CN107004637B (zh) * 2014-12-19 2018-12-25 出光兴产株式会社 层叠布线构件及制造方法、油墨、半导体元件和电子设备

Also Published As

Publication number Publication date
US5480839A (en) 1996-01-02
JPH06216258A (ja) 1994-08-05
KR0127264B1 (ko) 1998-04-02
GB9326286D0 (en) 1994-02-23
CN1042777C (zh) 1999-03-31
GB2274353A (en) 1994-07-20
GB2274353B (en) 1996-08-28
JP3457348B2 (ja) 2003-10-14
USRE37882E1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
CN1042777C (zh) 半导体器件的制造方法
US4783695A (en) Multichip integrated circuit packaging configuration and method
US4918811A (en) Multichip integrated circuit packaging method
KR100188620B1 (ko) 전자적 패키지
US7514791B2 (en) High reliability multilayer circuit substrates
JP3014383B2 (ja) インタ―ポ―ザ・キャパシタ構造
EP0813238B1 (en) Flip-Chip Semiconductor device with test structure and method of manufacturing the same
US6242279B1 (en) High density wire bond BGA
JP3325351B2 (ja) 半導体装置
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US20090001604A1 (en) Semiconductor Package and Method for Producing Same
US6563216B1 (en) Semiconductor device having a bump electrode
CN1203554C (zh) 具有薄膜电路的模块
US8637402B2 (en) Conductive line structure and the method of forming the same
US5576518A (en) Via-structure of a multilayer interconnection ceramic substrate
CN1438698A (zh) 半导体器件
JP3797073B2 (ja) 高密度実装用配線基板およびその製造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
KR102460218B1 (ko) 인쇄회로기판 제조방법
JP3565872B2 (ja) 薄膜多層配線基板
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
TW554483B (en) A liquid crystal display flip chip package
EP0508408A2 (en) Semiconductor device having metallization layers
JP2006049593A (ja) 半導体装置の製造方法
JP2003197467A (ja) 可変容量コンデンサ

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee