CN1120269A - 利用信号点变换检测信号点的装置和方法 - Google Patents

利用信号点变换检测信号点的装置和方法 Download PDF

Info

Publication number
CN1120269A
CN1120269A CN95102474A CN95102474A CN1120269A CN 1120269 A CN1120269 A CN 1120269A CN 95102474 A CN95102474 A CN 95102474A CN 95102474 A CN95102474 A CN 95102474A CN 1120269 A CN1120269 A CN 1120269A
Authority
CN
China
Prior art keywords
subclass
signaling point
signal
signaling
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN95102474A
Other languages
English (en)
Inventor
池田保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1120269A publication Critical patent/CN1120269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3872—Compensation for phase rotation in the demodulated signal

Abstract

一种检测经传输线传输的信号点的装置和方法。数据发送机对输入数据编码，并且按照格构代码调制技术变换该数据。变换后的数据被调制到特定的载波上，并被传输到数据接收机。数据接收机对任何检测到的载波相位移进行补偿，并将校正相位后的数据解码，从而快速地检测被接收数据的并行路径信息。

Description

利用信号点变换检测信 号点的装置和方法
本发明涉及包括信号点变换和信号点检测的数据通信系统。
图1所示是一种现有的数字信号发送机，其中由信息源1产生待传输的数字信号。由编码器2为这一数字信号编码，将3位数据(X3X2X1)编码成4位数据(Y3Y2Y1Y0)，图2示出编码器2的一实例。
在图2中，逐位排列的3位输入数据(X3、X2和X1)对应编码器2输出的三个最高有效位(Y3、Y2和Y1)。寄存器11～13及异或电路14和15使用输入位X2和X1计算Y0，Y0是输出数据(Y3、Y2、Y1、Y0)的最低有效位。
具体地说，位X1和锁在寄存器11中的数据由异或电路14组合，并将结果锁入寄存器12。被锁在寄存器12中的数据和位X2由异或电路15进行组合，并将结果锁入寄存器13。寄存器13中的数据被作为输出位Y0，并被反馈到寄存器11的输入。在计算位Y0时，编码器2不使用输入信号的最高有效位X3或是输出信号的最高有效位Y3。由于这两位不参与位Y0的计算，它们被认为是构成了一个并行路径。与此相反，位X2及Y2，以及位X1和Y1不构成各自的并行路径，因为编码器2用这些位来计算位Y0。按照这种方式，该编码器构成了一个卷积编码器，其编码系数为3/4(输入位与输出位之比)，而限制长度为4(输出的位数)。
编码器2的输出被供给变换电路3(图1)，它按照诸如PSK或QAM的格构代码调制方法对这一输出进行变换。变换电路3主要由ROM构成，利用指令预先为其编程，在CPU控制下执行信号点变换方式。变换电路3的输出被供给调制器4，后者按照已变换的信号调制载波；调制器4的输出通过传输线5传输。
对变换电路3来说，可以采用例如称为“16QAM”的数字调制方法。这种方法是考虑到每个4位输出信号(Y3Y2Y1Y0)可以取16个可能值(0至15)中的任意一个值，从而把每个输出信号值变换成其相应的信号点，如图3所示。例如，若输出信号值为2(即二进制符号的0010)，这一输出值就被变换成信号点S2。如果输出信号值为8(1000)，就被变换成信号点S8。
图3所示的16个信号各自可被分解成两个相互垂直的分量I和Q。I分量可被作为余弦分量，而Q分量可作为正弦分量。每个信号点被随机地分配给图3中的特定坐标值。例如，图3中的信号点S9可用下式代表：
            S9＝3cosωt＋3sinωt            (1)
如果Sii和Siq分别与信号点Si的I分量和Q分量相等，上式(1)可被归纳成以下公式：
            Si＝Sii×cosωt＋Siq×sinωt    (2)其中的ω是载波角频率，t是时间。
图3中所示的16个信号点S0～S15是通过变换电路3由4位信息(Y3Y2Y1Y0)变换而来的。根据变换的结果，调制器4调制载波的幅值和相位。也就是说要计算载波与I分量的乘积和移相90度的载波与Q分量的乘积，并将此两个乘积相加形成输出信号。按照图3的随机方式变换而得的编码输出信号(Y3Y2Y1Y0)容易受到传输线5中的噪声的损害。这种噪声主要是由于传输线自身内部的温度变化造成的。
为了降低传输线噪声的损害，采用所谓分集方法把16个信号点分割成8个子集或组。分集方法的处理结果如图4所示。
参见图4，16个信号点被分割成2个子集，使每个子集中的信号点之间的距离最大。每个子集再被分割成2个子集，仍使每个子集中的信号点间的距离最大。再次把每个子集分割成2个子集，仍令每个子集中的信号点间的距离最大。按照这种方式分割各个子集，直至最终使每个子集包含二个信号点。结果如图5所示，得到8个子集0～7。每个子集包括图3中的二个信号点。例如，子集0包括信号点S0(其值为0000)和信号点S8(其值为1000)。信号点按下述方式配对，使一个子集中的每个信号点值的3个最低有效位相同。另外，每个子集中各个信号点值的最高有效位(它对应图17中的并行路径)总是取相反的值。例如在子集0中，信号点S0的最高有效位为“0”，而信号点S8的最高有效位为“1”；此外，信号点S0和S8的3个最低有效位均为“0000”。
对其它子集来说，子集1包含信号点S1(0001)和S9(1001)。子集2包含信号点S2(0010)和S10(1010)。子集3包含信号点S3(0011)和S11(1011)。子集4～7包含类似的相关信号点S4和S12；S5和S13；S6和S14；以及S7和S15。
在图5的每个子集中，信号点可被任意地分配到各个适合的位置。例如，在子集0中，可以这样来分配二个信号点S0和S8，即把图6A中的左上点分配给S8，而把从中心稍向右下移动的点分配给S0。如图6B所示，也可采用相反的分配方式。
由变换电路3变换的数据以图5所示的方式进入调制器4。按照信号点调制载波波形的相位和幅值，并经传输线5传输调制载波。也就是说，调制器4产生按照信号点Si由上述公式(2)表示的载波，通过传输线5进行传输。
通过传输线传输的调制载波由图7所示结构的接收机接收。具体地说，解调器31对接收到的载波进行正交载波检测，从而检测出I和Q分量。I和Q分量被提供给解码器32，它可由例如维特比(Viterbi)解码器构成。解码器32将I和Q分量解码成3位数据(X3X2X1)，即数字发送机的信息源1中最初产生的数据。
为了使解码器能对接收的信号点解码，它必须确定该接收的信号点(由I和Q分量代表)对应于图5中16个可能信号点中的哪个点。如图8中所示，假设接收的信号点为P，它已被解调器31解调。在理想条件下，信号点p的位置应与图8中16个信号点之一的位置精确地吻合。然而，传输线5中的噪声会影响被接收信号点P的I和Q分量，并且这种劣化会使信号点P的真实位置偏离其理想位置。解码器32求出信号点P与子集0～7的信号点S0～S15之间的欧氏(Euclidean)距离的平方。这些距离被称作分支量度(branch metric)。解码器32把图8中最接近信号点P的信号点值分配给信号点P。在图8的子集0中，信号点P最接近信号点S8。因此信号点P就被解码成信号点S8，即解码后的数据为1000。
在对以上述公式(2)表示的调制信号进行解调时，利用正交检测从I和Q分量中恢复载波。计算出恢复载波与接收信号的乘积，由此恢复I分量，并计算出90°移相恢复载波与接收信号的乘积，从而恢复Q分量。
在诸如16QAM的90°对称系统中，可以利用现有技术中公知的所谓Costas环来恢复载波，然而，在用这种方式恢复载波时，可能会限出现90°、18°或270°的移相。
例如，在不出现移相时，假定接收到了图8所示的信号点P。若出现了90°移相，信号点P在子集0至7中就位于图9所示的位置。
举例来说，当解码器32对信号点P执行维特比(Viterbi)解码时，它要对各个子集0～7计算其分支量度。然后由解码器32确定最小的分支量度。如上所述，解码器32把图8中最接近的信号点值分配给接收到的信号点P。然后，解码器32由这一值获得与该信号点并行路径有关的信息，该信息对应于该信号点值的最高有效位。例如图2中的位X3就是对应并行路径的信息。
如图9所示，如果恢复的载波(及相应的接收信号点)的相位移动了90°，子集0～7中的分支量度变会随之出现不准确的值。因此，为了获得准确的分支量度，必须把信号点P的位置恢复到如图8所示的正确位置。
然而，在实践中，不把信号点P移回图8中的位置，也能获得正确的分支量度。例如当信号点P被转动90度时，在子集0中的正确信号点P与信号点S0间的欧氏距离的平方和信号点P与信号点S8间的欧氏距离的平方(即图8中子集0的分支量度)等于图9中子集1内的信号点P与信号点S9间欧氏距离的平方和信号点P与信号点S1间欧氏距离的平方(即图9中子集1的分支量度)。
同样，子集1中正确信号点P与信号点S9间欧氏距离的平方和信号点P与信号点S1间的欧氏距离的平方(即图8中子集1内的分支量度)等于图9中子集2内计算出的值。也就是说，图9中子集2内的信号点P与信号点S10间欧氏距离的平方和信号点P与信号点S2间欧氏距离的平方分别等于图8中子集1内信号点P与信号点S9间欧氏距离的平方和信号点P与信号点S1间欧氏距离的平方。
类似地，图8中子集2内的正确分支量度相当于图9中子集3内计算出的分支量度。而图8中子集3内的正确分支量度相当于图9中子集0内计算出的分支量度。
另外，图8中子集4内的正确分支量度相当于图9中子集5内计算出的分支量度。图8中子集5内的正确分支量度相当于图9中子集6中计算出的分支量度。图8中子集6内的正确分支量度相当于图9中子集7内计算出的分支量度。而图8中子集7内的正确分支量度相当于图9中子集4内计算出的分支量度。
因此，如果载波相位被移动了90度，利用未移相的子集0、1、2、3的分支量度(图8)分别等于移相的子集1、2、3、0(图9)的分支量度的关系就可以获得正确的分支量度(即对应未移相的信号点的分支量度)，并且未移相的子集4、5、6、7(图8)的分支量度分别等于移相的子集5、6、7、4(图9)的分支量度。此处的“未移相”表示相位移为0度，而“移相的”表示相位移动为0、90、180或270度。
这一现有系统的缺点是要依赖相邻的子集来获得正确的分支量度，它不能提供正确的并行路径信息。如上所述，与并行路径有关的信息对应着各个信号点值的最高有效位。在图8的子集0中(该图说明了未移相的分支量度)，信号点S0的并行路径数据等于0，而信号点S8的并行路径数据等于1。在图9中(该图说明了移相的分支量度)，移相的信号点S9的并行路径数据等于1，而移相的信号点S1的并行路径数据等于0。如上所述，信号点P在移相的子集1(图9)中与信号点S9和S1间的分支量度均等于信号点P在未移相子集0(图8)中与信号点S0与S8间的分支量度。因此，未移相的信号点S8(图8)对应移相的信号点S1(图9)。而且，移相信号点S9(即图9中的1)的并行路径数据不等于未移相信号点S0(即图8中的0)的并行路径数据。在移相的信号点S1和未移相信号点S8之间也会出现同样的不一致。因此，在这种现有系统中，对图9中获得的并行路径数据必须重新计算，才能获得图8中的正确并行路径数据，但是，重复处理这种检测是很费时的。
本发明是针对上述问题而提出的，其意图是要更快地检测有关并行路径的信息。
因此，本发明的一个目的是提供一种改进的数据通信系统，以克服在并行路径数据检测中出现的上述缺点。
本发明的另一目的提供一种改进的数据通信系统，用于产生角度信息，该信息对应于接收信息信号载波中检测到的相位移相。
本发明的再一目的是提供一种改进的解码器，该解码器使用所述角度信息对接收的信息信号载波中检测出的相位移进行补偿。
本发明的另一附加目的是提供一种在子集中设置信号点的分割方法，使一个子集中的一个信号点的并行路径数据与相邻子集中对应信号点的并行路径数据相同。
按照本发明，信息以下述方式被变换到信号点上，即将编码信息变换到信号点上，用给定的数字调制技术对编码信息进行数字调制，并且传输调制的信息。信号点被分割成多个子集，其中包括具有二个或更多信号点的第一子集以及第二子集，两个子集相对于一个点对称布置，使得当第一子集绕原点转过一个角度 时，其二个或多个信号点对应于第二子集的二个或多个信号点。当第一子集转过
Figure A9510247400142
角时，使得第二子集与对应于第一子集信号点并行路径的第一子集的最高有效位与较高位一致。
最好是采用QAM数字调制方法，并且角度
Figure A9510247400143
为90度。
在接收的信号点中，利用计算接收信号与多个子集间的分支量度检测调制信号并且检测对应于接收信号点的子集的并行路径的最高有效位和较高位。
检测被接收载波的相位旋转，并且根据载波的相位旋转来选择信号点所需的一组最高有效位或较高位以及分支量度。
当第一子集被转过 角时，由于已使得第二子集与第一子集中对应于第一子集信号点的并行路径的最高有效位或较高位实现了一致，在信号点被转过这一角度
Figure A9510247400145
时，就能快速地检测出有关并行路径的信息。
另外，由于信号点所需的一组最高有效位或较高位以及分支量度是根据载波相位的相位旋转来选择，因而能快速地检测信号点。
以下将结合附图对本发明进行详细描述，使本发明的目的、特征、优点将变得更明显，但所举实例并不限制本发明。
附图简要说明
图1是表示现有数字发送机结构框图；
图2是图1中编码器2的一个结构实例框图；
图3是用于说明图1中变换电路3实现变换的示意图；
图4是用于说明一组分割方法的示意图；
图5是用于说明现有发送机中所用的变换方法的示意图；
图6是表示子集中的信号点的示意图；
图7是一个接收机结构实例框图，它用于接收由图1发送机发出的信号；
图8是用于说明由现有的变换方法接收到的各个信号点与各个子集之间关系的示意图；
图9是说明相位已发生旋转的各个信号点与各个子集之间关系的示意图；
图10是用于说明本发明的信号点变换方法的示意图；
图11是说明每个接收信号点与每个子集之间关系的示意图；
图12是说明相位已发生旋转的每个接收信号点与每个子集之间关系的示意图；
图13是用于说明图11中子集0内的分支量度的示意图；
图14是用于说明图12中子集1内的分支量度的示意图；
图15是一个解码器结构实例框图，其中采用了新型的信号点检测方法；
图16是一个用于计算状态量度的电路结构框图；
图17是表示图2的编码器中各部分数据项间的关系示意图；
图18是与图17中的数据相对应的格构图；
图19是用于产生角度信息的电路结构实例框图；
图20是另一例解码器结构的框图，其中采用了新型的信号点检测方法；
图21示出了另一例编码器结构实例框图；
图22是在采用图21所示编码器结构时所采用的变换方法示意图；
图23是又一例编码器结构框图；
图24是在采用图23所示编码器结构时所采用的变换方法示意图；以及
图25是用于表示图16中所采用的路径存储器构造的框图。
以下将对按照本发明的利用信号点变换进行信号点检测的方法和装置进行说明。采用这些方法的数字信号发送机和数字信号接收机分别与图1和图7中所示的现有发送机和接收机相似。然而，在变换电路3(图1)中使用的信号点变换方法以及解码器32(图7)中使用的信号点检测方法与上述现有技术中采用的方法不同。
在本发明中，图2所示的编码器2把3位输入数据(X3X2X1)编码成4位数据(Y3Y2Y1Y0)，随后由变换电路3变换到16个信号点上。利用图4所示的分组方法把16个信号点分割成8个子集0～7。图10中再次示出了这些子集，但它们已按照本发明的新型信号点变换方式变换。在分割过程中，信号点是这样布置的，参见前面所述，即当子集0顺时针转过90度时，子集0中的二个信号点与子集1中的二个信号点相对应。
类似地布置子集1的信号点，使得当子集1被顺时针转过90度时，其中的2个信号点与子集2中的二个信号点相对应；当子集2被顺时针转过90度时，其中的二个信号点与子集3中的二个信号点相对应；而当子集3被顺时针转过90度时，其中的二个信号点与子集0中的二个信号点相对应。
类似地，各个子集4～7中的信号点是这样布置的，即当前一个子集被顺时针转过90度时，其中的二个信号点与随后的子集中的二个信号点相对应。
按照这种方式，子集i和(i＋1)相对于一个点对称地进行布置，使得当第一子集i被顺时针转过90度时，其中的信号点与第二子集(i＋1)相对应。另外，与前述的信号点变换技术不同的是，本发明中信号点的布置方式使得对应于子集i的信号点并行路径的信息与对应于子集(i＋1)的信号点的有关并行路径的信息相一致。
例如，子集0有二个信号点S0和S8。子集1有二个信号点S1和S9，当子集0顺时针转过90度时，子集0与子集1相对应。对应信号点S0(0000)的信号点的MSB为0，它与信号点S1(0001)的MSB一致，即为0。类似地，信号点S9(1001)的MSB为1，它与信号点S8(1000)的MSB一致，即为1。因此，图10的信号点变换方法与图8中的前述信号点变换方法的区别在于本发明是使不移动的信号点与具有相同的并行路径信息的移动信号点相对应。因此，图10的信号点变换方法不需要耗费时间来重复检测过程，但在图8的信号点变换方法中，为了获得正确的并行路径信息，这种重复检测是必要的。
对子集1和2来说，子集2的信号点S2(0010)的MSB为0，它对应子集1的信号点S1(0001)，其MSB为0。信号点S10(1010)的MSB为1，它对应信号点S9(1001)，其MSB仍为1。
对子集2和3来说，子集3的信号点S3(0011)的MSB为0，它对应子集2的信号点S2(0010)，其MSB为0。信号点S11(1011)的MSB为1，它对应信号点S10(1010)，其MSB为1。而对子集3和0来说，子集0的信号点S0(0000)的MSB为0，它对应子集3的信号点S3(0011)，其MSB为0。信号点S8(1000)的MSB为1，它对应信号点S11(1011)，其MSB为1。
同理，对子集4～7也执行上述所说的处理。也就是说，子集5的信号点S5(0101)的MSB为0，它对应子集4的信号点S4(0100)，其MSB为0。信号点S13(1101)的MSB为1，它对应信号点S12(1100)，其MSB为1。子集6的信号点S6(0110)的MSB为0，它对应子集5的信号点S5(0101)，其MSB为0。信号点S14(1110)的MSB为1，它对应信号点S13(1101)，其MSB为1。
子集7的信号点S7(0111)的MSAB为1，它对应子集6的信号点S6(0110)，其MSB为0。信号点S15(1111)的MSB为1，它对应信号点S14(1110)，其MSB为1。子集4的信号点S4(0100)的MSB为0，它对应子集7的信号点S7(0111)，其MSB为0。信号点S12(1100)的MSB为1，它对应信号点S15(1111)，其MSB为1。
图11示出了相对于图10中信号点的信号点P。信号点P是解码器32从传输线5接收的信号。如果载波被转动了90度，信号点P相对于各子集中信号点的位置就如图12所示。
例如在子集0中，当载波相位未转过90度时，图13中所示的信号点P(I、Q)与S0(S0i、S0q)间的欧氏距离的平方BM01和信号点P(I、Q)与S8(S8i、S8q)间的欧氏距离的平方BM02分别可表示为：
             BM01＝(I－S0i)2＋(Q－S0q)2
             BM02＝(I－S8i)2＋(Q－S8q)2(其中BM是分支量度“branch metric”的缩写)。另一方面，当信号点被转过90度时，所得的如图14所示的信号布置与图12中的子集1相同。在子集1中可求出以下的欧氏距离平方值：
             BM11＝(I－S1i)2＋(Q－S1q)2
             BM02＝(I－S9i)2＋(Q－S9q)2
比较图14和13可见，在图13的子集0中的欧氏距离平方BM01等于图14的子集1中求出的欧氏距离的平方BM11。同样，图13的子集0中的欧氏距离的平方BM02等于图14的子集1中求出的欧氏距离的平方BM12。因此，当载波相位已转过90度时，可以把子集1的欧氏距离平方值BM11或BM12用作子集0的欧氏距离平方值BM01或BM02。
在图13中，子集0的未移动信号点S8(1000)的MSB为1，它对应图14中子集1的信号点S9(1001)，其MSB为1，而后者已转过了90度。因此，信号点S8和S9具有相同的并行路径信息，因为它们的MSB均为1。
类似地，子集0(图13)的信号点S0(0000)的MSB为0，它对应子集1(图14)的信号点S1(0001)，其MSB为0。由于信号点S0和S1具有相同的MSB，当信号点P的相位已转过90度时，子集1中对应并行路径的信息可以被用作在信号点P的相位尚未转过90度时的子集0中对应并行路径的信息。
上述的原理适用于其它相互对应的子集之间的关系。
在本发明中，变换电路3按上述方法对包括4位(Y3Y2Y1Y0)的数字信息进行变换，然后由调制器4进行调制，并通过传输线5传输。在接收机处，调相和调幅载波传输的信息被送入解调器31，并将其解调成I分量和Q分量。然后由解码器32把解调的各分量解码成最初的3位数字(X3X2X1)。
解码器32最好采用例如图15和16所示的结构。图15表示解码器32中校正信号点P的任意相位移的部分，而图16表示解码器中解码校正相位后的信号点P的部分。解调器31为了从传输线5接收的载波中解调出I分量(Sii)和Q分量(Siq)采用正交检测。所述I和Q分量被提供给运算单元50～57(ED0～ED7)，它们各自对应一个特定的子集，并且各自包括一个ROM。例如，运算单元ED0对应子集0；运算单元ED1对应子集1，等等。每个运算单元存储其对应子集的每个信号点的I和Q分量。例如，运算单元ED0存储信号点S0和S8的I和Q分量，运算单元ED1存储信号点S9和S1的I和Q分量，等等。各个运算单元50～57使用其存储数据计算接收信号的信号点P(I、Q)与对应子集的信号点之间的欧氏距离平方值，参见下式：
       EDi＝(I－Sii)2＋(Q－Siq)2     (3)
运算单元50～57从算出的欧氏距离EDi(EDi1、ED12)中确定出最小值，并将该最小值作为分支量度BMi。运算单元还产生对应并行路径的信息或标志PPi。例如，运算单元50按照ED01＝(I－S0i)2＋(Q－S0q)2计算图13中信号点S0与P之间的欧氏距离的平方。
信号点S8与P之间的欧氏距离的平方ED02按下式计算，即ED02＝(I－S8i)2＋(Q－S8q)2。
然后，运算单元ED0把其中较小的距离作为分支量度BM0输出。
另外，运算单元ED0还输出最接近信号点P的那个信号点的MSB，将其作为并行路径信息(PP0)。在图13所示的例中，信号点S0与P之间的欧氏距离平方值BM01小于信号点S8与P之间的欧氏距离平方值BM12。因此BM0＝BM01。PP0被设定的选定的信号点S0的MSB，即PP0＝0。
运算单元51计算信号点P与信号点S1之间的欧氏距离平方值以及信号点P与信号点S9之间的欧氏距离平方值。运算单元51取这些距离中的较小值作为分支量度BM1。运算单元51还输出并行路径信息(PP1)与其信号点P最接近的那个信号点相对应。例如，如果该信号点是S1，则PP1＝0；如果该信号点是S9，则PP1＝1。
运算单元52～57对于子集2～7执行类似的处理。运算单元50～57随后将各自的输出(BM0，PP0至BM7，PP7)提供给转换器60～67。图中示意性地示出了这些转换器的各个输入端0°、90°、180°或270°；运算单元50将其输出(PP0、BM0)供给转换器60的0°输入，转换器61的270°输入，转换器62的180°输入，以及转换器63的90°输入。运算单元51将其输出(PP1、BM1)提供给转换器60的90°输入，转换器61的0°输入，转换器62的270°输入，以及转换器63的180°输入。运算单元52将其输出(PP2、BM2)提供给转换器60的180°输入，转换器61的90°的输入，转换器62的0°输入，以及转换器63的270°输入。运算单元53将其输出(PP3、BM3)提供给转换器60的270°输入，转换器61的180°输入，转换器62的90°输入，以及转换器63的0°输入。
类似地，运算单元54将其输出(PP4，BM4)提供给转换器64的0°输入，转换器65的270°输入，转换器66的180°输入，以及转换器67的90°输入。运算单元55将其输出(PP5，BM5)提供给转换器64的90°输入，转换器65的0°输入，转换器66的270°输入，以及转换器67的180°输入。运算单元56将其输出(PP6、BM6)提供给转换器64的180°输入，转换器65的90°输入，转换器66的0°输入，以及转换器67的270°输入。运算单元57将其输出(PP7，BM7)提供给转换器64的270°输入，转换器65的180°输入，转换器66的90°输入，以及转换器67的0°输入。
各个转换器60～67可以转换到其四个输入中的任一输入，这取决于下文中将参照图19说明的一个电路(在图15中未示出)所提供的角度信息。所述角度信息对应于载波的相位移。如果相位移为0，转换器就被转换到其各自的0°输入。如果相位移为90度，转换器就转换到其各自的90°输入。如果相位移是180度，转换器就转换到其各自的180°输入。而当相位移是270度时，转换器就转换到其各自的270°输入。
出现在转换器60输出端的任何信息均被视为分支量度BM0和并行路径PP0。上述设计的目的是为了校正接收信号点P中的任意相位移。当载波相位移为90度时，转换器60转换到其90°输入，从运算单元51接收并行路径PP1和分支量度BM1。这样，出现在转换器60输出端的信息就对应着分支量度BM1和并行路径PP1，但是，由于它们出现在转换器60的输出端，这些信息已被视作分支量度BM0和并行路径PP0。转换器60将其输出提供给寄存器70。当相位移为0度时，出现在转换器60输出端的信息就对应来自运算单元50的分支量度BM0和并行路径PP0。在这种状态下不会发生重新指定。
类似地，如果载波的相位移为180度，转换器60就转换到其180°输入，从运算单元52接收并行路径PP2和分支量度BM2。这样，出现在转换器60输出端的信息就对应分支量度BM2和并行路径PP2，但是，由于它们出现在转换器60的输出端，该信息被重新指定为分支量度BM0和并行路径PP0。如果载波的相位移为270度，转换器60就转换到其270°输入，从运算单元53接收并行路径PP3和分支量度BM3。在此情况下，出现在转换器60输出端的信息就相当于分支量度BM3和并行路径PP3，但是，由于它们出现在转换器60的输出端上，该信息被重新指定为分支量度BM0和并行路径PP0。
其它转换器61～67同样按照与转换器60相同的方式转换其输入，并且执行与上述参照转换器60所述的过程相同的过程。这样，把相位移校正后的分支量度BM1～BM7和并行路径标志PP1～PP7存入相应的寄存器71～77。
存在寄存器70～77中的校正相位移后的分支量度BM0～BM7提供给图16中所示的装置，该装置按照维特比(Viterbi)解码算法对接收的信息解码。分支量度BM0、BM2、BM4和BM6被提供给运算器90～93(其中的标记“ACS”表示“Add，Compare，Select”)。分支量度BM1、BM3、BM5和BM7被提供给运算器94～97。运算器90～93按照以下所述的公式计算状态量度SM0～SM3(它们对应输入的分支量度BM0～BM3)。运算器90执行以下运算：
            SM00＝SM0＋BM0
            SM01＝SM2＋BM2
            SM02＝SM4＋BM4
            SM03＝SM6＋BM6
            SM0＝min{SM0i}    (i＝0～3)当分支量度BM0、BM2、BM4和BM6首次被输入运算器90时，运算器90选择最小的分支量度，并将其作为状态量度SM0提供给寄存器100，并在其中保存SM0。然后，在输入分支量度BM0、BM2、BM4和BM6时，运算器90把目前输入的分支量度BM0加到已保存在寄存器100中的状态量度SM0上，由此计算出SM00。
与寄存器100的情况相同，状态量度SM2、SM4或SM6被保存在寄存器102、104或106中。运算器90把已保存在寄存器104中的状态量度SM4加到新输入的分支量度BM2上，计算出SM01。同样，已保存在寄存器102中的状态量度SM2被加到新输入的分支量度BM4上，计算出SM02。并把已保存在寄存器106中的状态量度SM6加到新的分支量度BM6上。计算出SM03。
从以这种方法获得的状态量度SM00～SM03中选出一个最小值，并将其作为新的状态量度SM0提供给用于存储量度的寄存器100。重复地执行这一系列的操作。
运算器91～93执行类似上述的处理。状态量度SM1～SM3被依次更新并保持在寄存器101～103中。
运算器94按下式执行运算：
          SM40＝SM1＋BM1
          SM41＝SM3＋BM5
          SM42＝SM5＋BM3
          SM43＝SM7＋BM7
          SM4＝min{SM4i}    (i＝0～3)
当分支量度BM1、BM3、BM5和BM7被首次输入运算器94时，运算器94选择最小的分支量度，并将其作为状态量度SM4提供给寄存器104，并在其中保存SM4。然后，在输入分支量度BM1时，加上已保存在寄存器104中的状态量度SM1，由此计算出SM40。已保存在寄存器105中的状态量度SM5被加到新的分支量度BM3上，由此计算出SM41。已保存在寄存器103中的状态量度SM3被加到新的分支量度BM5上，从而计算出SM42。已保存在寄存器107中的状态量度SM7被加到新的分支量度BM7上，从而计算出SM43。
从以这种方法获得的状态量度SM40～SM43中找到最小的状态量度，并将其作为新的状态量度SM4提供给寄存器104存储。重复执行这一系列的操作。
运算器95～97执行的程序与运算器94的程序类似。状态量度SM5～SM7被依次保持在寄存器105～107中，从而使存储的状态量度被依次地更新和保持。然后把状态量度SM0～SM7提供给产生角度信息的电路，后者将参照图19说明。
运算器90～97还产生多个选择信号SEL0～SEL7。每个选择信号表示出其相应运算器的一个输入(根据情况可是0、2、4、6或1、3、5、7)。各个选择信号被提供给相应的路径存储器(80～87)。每个路径存储器有四个输入，且每个输入对应图18的格构(Trellis)图中的一个特定路径。该格构(Trellis)图是一种状态图，用于说明校正相位信息的解码方法，这些信息已经按照图10的信号点布置进行了变换。对路径存储器80来说，选择信号SEL0对应图18右上角的状态0。如图18所示，有4条线(或路径)从图的左侧引向状态0。从图的顶部开始，第一路径的标记是00，该路径对应路径存储器80的输入00，引向状态0的第二路径的标记是10，该路径对应路径存储器80的输入10。引向状态0的第三路径的标记是01，它对应路径存储器80的输入01。引向状态0的最后一个路径的标记是11，它对应路径存储器80的输入11。在图16中的其它路径存储器81～87与图18中的状态1～7之间存在类似的对应关系。选择器110对应解码数据选择路径存储器80～87的最小输出。
图25示出了路径存储器80～87的最佳实施例，其用于实现图17和18的状态图。就路径存储器80来说，它包括选择器200、208和216，以及相应的寄存器150、158和166。图中的输入被提供给选择器，选择器的输出提供给寄存器150，随后再提供给选择器208、209、210和211。各个选择器208～211将各自的输出提供给相应的寄存器158，159、160和161。对路径存储器80来说，选择信号SEL0被提供给包括在路径存储器80中的每个选择器200、208和216。显然，如果路径存储器中包括更多的选择器，就能得到更可靠的解码数据。路径存储器81～87的结构与路径存储器80相同。
从图2中可以看出，编码器2从3位输入数据(X3X2X1)中产生4位输出数据(Y3Y2Y1Y0)。由于输入数据的MSB或X3是直接传送到输出数据的MSB或Y3的并行路径，当输入数据项X2和X1被提供给异或电路14和15时，在异或组合前后保持在寄存器11、12和13中的数据值R2、R1及R0以及由此获得的输出位Y2、Y1及Y0的值如图17中所示。在图18的格构(Trellis)图中表示出了图17中的值。
在图18中，状态量度SM0～SM7的数字0(000)～7(111)显示出了由3位数据(R2R1R0)的代表的状态，它们是在编码器2的寄存器11～13中产生的。图18的左侧的值显示出了变化之前(也就是图2中的异或门14和15操作之前)的状态，而右侧的值显示出了变化之后的状态。
图18左侧的数字00～11代表2位输入数据(X2X1)。图18右侧的S0、S1、S2……代表图10中的信号点，它们对应由编码器2产生的3位输出数据(Y2Y1Y0)。
例如，当(R2R1R0)处于状态000时，如果提供的(X2X1)是00，则(R2R1R0)变化到状态000。此时，状态不发生改变。输出变为S0(0000)或S8(1000)。也就是说，对应这些信号点S0和S8的路径构成并行路径。在S0情况下，由于S0(0000)值的MSB为0，图15中所示标有PP0的并行路径被设定为0。对S8来说，由于S8(1000)值的MSB的为1，PP0被设定为1(PP0＝1)。
这样，对由(R2R1R0)表示的状态来说，状态0(000)～3(011)从状态0(000)、2(010)、4(100)或6(110)作出变换，并且不从状态1(001)、3(011)、5(101)或7(111)作出变换。
类似地，状态4(100)～7(111)从状态1(001)、3(001)、5(101)和7(111)作出变换，并且不从状态0(000)，2(010)、4(100)和6(110)作出变换。
如果状态量度SM0～SM7对应于由(R2R1R0)代表的状态0～7，那么状态量度SM0～SM3仅是由尚未变化的状态量度SM0、SM2、SM4和SM6来改变。而状态量度SM4～SM7仅是由尚未变化的状态量度SM1、SM3、SM5、SM7来改变。因此，仅对这些被改变的状态量度进行计算，并且找出新的状态量度。
在图18中，状态0～7对应于状态量度SM0～SM7，而信号Si对应于分支量度BMi。因此在从状态0到状态0的路径中，
             SM01＝SM0＋S0＝SM0＋BM0在从状态2到状态0的路径中，
             SM02＝SM2＋S4＝SM2＋BM4在从状态4到状态0的路径中，
             SM03＝SM4＋S2＝SM4＋BM2在从状态6到状态0的路径中，
             SM04＝SM6＋S6＝SM6＋BM6
图19中示出了用于产生供图15中的转换器60～67使用的角度信息电路。由图16中的寄存器100～107产生的状态量度SM0～SM7被提供给最小值选择电路111，它选择状态量度SM0～SM7中的最小值，并将选定的状态量度提供给比较电路112。
假定图15中的转换器60～67已经转换到了各自的0°输入。此时，在某一时间周期中，通过对接收数据顺序解码所获得的最小状态量度SM0～SM7是一个比较小的值。另一方面，如果发生了例如90度的相位移，在转换器60～67已转换到其0°输入时，所获得的状态量度SMi不具有正确的路径，因此，其最小值相对较大。
比较电路112把最小值选择电路111产生的最小状态量度SMi与基准电路113产生的一个基准相比较。如果状态量度SMi的值超出了基准值的范围，控制电路114就产生角度信息，用于把转换器60～67转换到其例如90°输入端。重复上述过程，并且在所获得的状态量度SMi选定的最小值大于基准值时，控制电路114就把转换器60～67再次转换到下一个输入。这样以来，转换器60～67的输入被转换到0°、90°、180°及270°输入。如果由最小值选择电路111选定的最小状态量度SMi处于基准范围之内，就说明转换器60～67已经转换到了其正确的输入。
随着处理输入数据所需时间的增加，由基准电路113产生的基准值相应地增大。该基准值由控制电路114控制，如图19所示。
图20示出了图15所示电路的另一实施例。在图15的实例中，运算单元50～57执行的计算结果用转换器60～67选择。在图20中，这些运算单元与各自的转换器集成在一起构成运算单元120～127。相应地，由图19中的控制电路114产生的角度信息(PH)和对应于接收信号点数据值的数据I、Q一起被提供给运算单元120～127(各自由一个ROM构成)。运算单元把对应角度信息的分支量度BMi和用PPi标记的并行路径提供给各自的寄存器70～77。
图21示出了另一例编码器2。此例与图2的编码器相似，但输入数据由4位构成，而输出数据由5位构成。如图21所示，输入数据由4位(X4X3X2X1)构成，而输出数据由5位(Y4Y3Y2Y1Y0)构成，其中的X4被直接作为Y4输出传送，从而在本例中构成一个附加的并行路径。
在本例中，各子集中的信号点按照图22中所示的栅(grid)格构图构成。另外，在本例中布置了4个信号点，使子集0和1对于栅格的中心方块对称布置，子集1和2相对于该中心方块对称布置，子集2和3相对于中心方块对称布置，以及子集3和0相对于中心方块对称布置。这样构成的信号点使得与相应信号点的并行路径对应的最高或较高有效位相互一致。
例如，子集0的信号点S8(01000)对应子集的1的信号点S9(01001)。两个信号点中的2个最高有效位均为“01”。子集0的信号点S0(00000)对应子集1的信号点S1(00001)，二者的二个最高有效位均为“00”。子集0的信号点S16(10000)对应子集1的信号点S17(10001)，且二个最高有效位均为“10”。子集0的信号点S24(11000)对应子集1的信号位点25(11001)，且二个最高有效位均为“11”。
同样，子集1的信号点S1(00001)对应子集2的信号点S2(00010)，二个最高有效位均为“00”。子集1的信号点S9(01001)对应子集2的信号点S10(01010)，且二个最高有效位均为“01”。子集1的信号点S17(10001)对应子集2的信号点S18(10010)，且二个最高有效位均为“10”。子集1的信号点S25(11001)对应子集2的信号点S26(11010)，且二个最高有效位均为“11”。
对子集2和3之间的信号点和子集3和0之间的信号点中可以找到类似的关系。
此外，子集4～7的信号点是这样变换的，即保存类似于子集0～3间现有的关系。
图23示出了又一例编码器2，它与图21中的类似，区别仅是把5位输入数据(X5X4X3X2X1)转换成6位输出数据(Y5Y4Y3Y2Y1Y0)。输入数据的MSB或X5被作为输出数据的MSB或Y5传送，从而构成并行路径。
图24示出使用图23编码器时的变换方式。可以看出，在图24中，子集的信号点是相对于子集0～7中栅格的中心方块对称布置的。另外，各个子集中的信号点是这样布置的，使一个子集中的一个信号点的三个最高有效位与相邻子集中一个对应信号点的三个最高有效位相同。
为了简化并避免不必要的重复说明，仅对子集0与1之间的关系作进一步说明。子集0的信号点S0(000000)对应子集1的信号点S1(000001)，并可以看出两个信号点的三个最高有效位均为“000”。子集0的信号点S8(001000)对应子集1的信号点S9(001001)，并且两个信号点的三个最高有效位均为“001”。子集0的信号点S16(010000)对应子集1的信号点S17(010001)，并且两个信号点的三个最高有效位均为“010”。子集0的信号点S24(011000)对应子集1的信号点S25(011001)，并且两个信号点的三个最高有效位均为“011”。子集0的信号点S32(100000)对应子集1的信号点S33(100001)，且两个信号点的三个最高有效位均为“100”。子集0的信号点S40(101000)对应子集1的信号点S41(101001)，且两个信号点的三个最高有效位均为“101”。子集0的信号点S48(110000)对应子集1的信号点S49(110001)，且两个信号点的三个最高有效位均为“110”。子集0的信号点S56(111000)对应子集1的信号点S57(111001)，且两个信号点的三个最高有效位均为“111”。
在本例中，子集中信号点的三个较低位代表子集的编号。可以看出，从图22和24所示的举例中可以获得与上文中结合图10所述相同的优点。
综上所述，在本发明的信号点变换方法中，与转过角度 的第一子集的并行路径对应的最高或较高有效位对应与第二子集。因此，即使出现不准确的角度
Figure A9510247400312
，仍可以快速并相应地识别出对应的并行路径。
另外，按照本发明，依据载波的相位旋转选择出需要的信号点的一组最高或较高有效位以及分支量度。因此，即使载波出现了相位旋转，仍可以对信号点快速并且精确地解码。
尽管本发明是参照特定的实施例来表示和描述的，本领域中的技术人员仍能在不脱离本发明原理和范围的条件下实现各种变更和修改。本发明的权利要求应被认为是包括了本发明中描述的实施例及其所有的等效内容。

Claims (17)

1、一种数字信号编码装置，包括：
用于对所述数字信号卷积编码的编码装置，所述的编码数字信号包括一个对应于并行路径的位；
变换装置，用于将所述编码信号变换到多个预定信号点中之一点上，所述信号点被分割成多个子集，所述多个子集至少包括两个组，各组中至少有四个子集，每个子集中具有相对于基准点对称布置的至少两个信号点，当其中的第一子集绕所述基准点转过角度
Figure A9510247400021
时，所述第一子集的信号点与第二子集的信号点相对应，并且当所述第一子集转过所述角度
Figure A9510247400022
时，所述第一子集中包括对应于所述并行路径的所述位，所述位与包括在所述第二子集中的所述并行路径对应的所述位相等；以及
用于调制已变换信号的调制装置。
2、按照权利要求1的装置，其中，对应于所述并行路径的所述位至少包括所述数字信号的最高有效位。
3、按照权利要求2的装置，其中，所述编码装置根据所述数字信号的最低有效位执行所述卷积编码。
4、按照权利要求3的装置，其中，所述角度 为顺时针方向的90度。
5、按照权利要求4的装置，其中，所述调制装置包括一个QAM调制器。
6、按照权利要求5的装置，其中，所述QAM调制器在所述多个预定的信号点中确定信号点编号。
7、一种对通过传输线以多个信号点传输的数字信号进行解码的装置，所述多个信号点被分割成多个子集，所述多个子集至少包括两个组，每组中至少具有四个子集，每个子集中具有相对于一个基准点对称布置的至少两个信号点，当第一子集绕上述基准点转过一个角度 时，所述第一子集的信号点与第二子集的信号点对应，并且当所述第一子集被转过所述角度
Figure A9510247400032
时，所述第一子集的每个所述信号点的最高有效位与所述第二子集的每个所述对应信号点的最高有效位相等，该装置包括：
接收所述数字信号的装置；
对所述数字信号解调，以产生其坐标分量的装置；
距离计算装置，用于计算所述解调数字信号的坐标分量与各个子集中的各个信号点之间的距离；以及
解码装置，用于根据所述数字信号的所述坐标分量与所述各个子集中的所述各个信号点之间的所述距离对所述数字信号解码。
8、按照权利要求7的装置，其中，所述解调装置包括一个QAM解调器。
9、按照权利要求8的装置，其中，所述解码装置按照维特比解码算法对所述数字信号进行解码。
10、按照权利要求9的装置，其中，所述解码装置可计算分支量度，作为所述算出的距离，并且计算状态量度，它是所述分支量度累加的和，所述解码装置根据所述分支量度和所述状态量度选择所述解码信号。
11、按照权利要求10的装置，其中，所述解码装置包括：
选择装置，用于在各个所述子集中选择一个与所述数字信号的所述坐标分量距离最小的信号点，并将所述最小距离作为分支量度输出，以及将所述选定信号点的最高有效位作为并行路径信号输出；
累加-比较-选择装置，用于累加所述分支量度，形成累加和，比较所述累加所得的和，选择一个用作所述比较的路径，产生一个指出所述选定路径的路径选择信号，并且产生一个作为所述比较的状态量度；
将上述状态量度作为上述分支量度的累加和存储的装置；以及
路径存储装置，它包括多个路径存储单元，用于选择一个解码的字和所述并行路径信号，存储该解码字和所述并行路径信号，并将所述解码字和所述并行路径信号移动用作所述路径选择信号。
12、按照权利要求10的装置，其中，进一步包括：
用于校正所述分支量度和所述并行路径信号的相位移的装置；并且
其中所述解码装置依据所述相位移校正的并行路径和所述相位移校正的分支量度对所述数字信号解码。
13、按照权利要求12的装置，其中，所述相位移校正装置包括：
从指示所述数字信号是否包括相位移的所述分支量度中检测角度信息的装置；以及
依据所述角度信息选择校正相位移后的分支量度和校正相位移后的并行路径信号的装置。
14、按照权利要求13的装置，其中，所述用于检测角度信息的装置包括：
从多个状态量度中选择最小状态量度的装置；
将所述选定的最小状态量度与预定的基准值相比较的装置，用于产生一个比较结果；以及
依据所述比较结果产生所述角度信息的装置。
15、按照权利要求7的装置，其中，所述角度
Figure A9510247400051
为顺时针方向的90度。
16、一种数字信号编码方法，包括以下步骤：
依据一种卷积编码算法对所述数字信号卷积编码，所述编码信号包括一个对应于并行路径的位；
将所述编码信号变换到一个具有预定编号的信号点上，所述信号点被分割成多个子集，所述多个子集至少包括两个组，每个组至少有四个子集，每个子集具有相对于一个基准点对称布置的至少两个信号点，其中第一子集的信号点在所述第一子集绕所述基准点转过角度 时与第二子集的信号点相对应，当所述第一子集被转过所述角度
Figure A9510247400053
时，对应所述并行路径的所述位被包括在第一子集中，并且等于被包括在所述第二子集中与所述并行路径有关的所述位。
17、一种对接收的多个信号点的数字信号进行解码的方法，所述多个信号点被分割成多个子集，所述多个子集至少包括两个组，每个组至少具有四个子集，每个子集具有相对于一个基准点对称布置至少两个信号点，当第一子集绕基准点转过一个角度
Figure A9510247400054
时，所述第一子集的信号点与第二子集的信号点相对应，并且当所述第一子集转过上述角度
Figure A9510247400055
时，所述第一子集的每个所述信号点的最高有效位等于所述第二子集的每个所述对应信号点的最高有效位，所述方法，包括以下步骤：
对所述接收的数字信号解调，从中获得坐标分量；
计算所述解调数字信号的坐标分量与每个子集中的每个信号点之间的距离；以及
根据所述计算的所述数字信号坐标分量与所述各个子集的所述各个信号点之间的距离对所述数字信号解码。
CN95102474A 1994-03-04 1995-03-03 利用信号点变换检测信号点的装置和方法 Pending CN1120269A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP034328/94 1994-03-04
JP6034328A JPH07245635A (ja) 1994-03-04 1994-03-04 信号点マッピング方法および信号点検出方法

Publications (1)

Publication Number Publication Date
CN1120269A true CN1120269A (zh) 1996-04-10

Family

ID=12411096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95102474A Pending CN1120269A (zh) 1994-03-04 1995-03-03 利用信号点变换检测信号点的装置和方法

Country Status (4)

Country Link
US (3) US5717706A (zh)
JP (1) JPH07245635A (zh)
KR (1) KR950035229A (zh)
CN (1) CN1120269A (zh)

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809082A (en) * 1996-06-21 1998-09-15 Hughes Electronics Corporation Vector trellis coded modulation using vector convolutional codes for reliable data transmission
WO1998006221A1 (en) * 1996-08-05 1998-02-12 Matsushita Electric Industrial Co., Ltd. Data transmitter, data receiver, processor, equipment managing device, equipment managing system, data transmitting-receiving system, and medium
US6549242B1 (en) * 1997-04-04 2003-04-15 Harris Corporation Combining adjacent TV channels for transmission by a common antenna
US6738949B2 (en) * 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method
KR100398969B1 (ko) * 1999-06-08 2003-09-19 주식회사 대우일렉트로닉스 Ｔｃｍ 디코더용 256-ｑａｍ 브랜치 매트릭 회로
US6598205B1 (en) * 1999-08-31 2003-07-22 Broadcom Corporation Memory-based shuffle-exchange traceback for gigabit ethernet transceiver
US6674818B1 (en) 2000-04-17 2004-01-06 Rf Micro Devices, Inc. Reduced complexity decision circuitry
US6661834B1 (en) 2000-04-17 2003-12-09 Rf Micro Devices, Inc. Carrier recovery for spread spectrum communications
US6693954B1 (en) 2000-04-17 2004-02-17 Rf Micro Devices, Inc. Apparatus and method of early-late symbol tracking for a complementary code keying receiver
US7039855B2 (en) * 2003-01-22 2006-05-02 Lsi Logic Corporation Decision function generator for a Viterbi decoder
US7290118B2 (en) * 2004-01-08 2007-10-30 Hewlett-Packard Development Company, L.P. Address control system for a memory storage device
DE102004038754A1 (de) * 2004-08-09 2006-02-23 Micronas Gmbh Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus
US7779331B2 (en) * 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
JP2010541375A (ja) * 2007-09-28 2010-12-24 アギア システムズ インコーポレーテッド 複雑度を低減したデータ処理のためのシステムおよび方法
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
JP5173021B2 (ja) * 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
WO2010059264A1 (en) * 2008-11-20 2010-05-27 Lsi Corporation Systems and methods for noise reduced data detection
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
JP5631977B2 (ja) 2009-04-28 2014-11-26 エルエスアイ コーポレーション 読み取りデータ処理システムにおける動的スケーリングのシステムと方法
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8266505B2 (en) * 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054583B1 (en) * 1980-12-23 1984-03-07 International Business Machines Corporation Method of transmitting binary data sequences and arrangement for enabling the rapid determination of the end of a transmitted binary data sequence
US4601044A (en) * 1983-11-04 1986-07-15 Racal Data Communications Inc. Carrier-phase adjustment using absolute phase detector
GB8628655D0 (en) * 1986-12-01 1987-01-07 British Telecomm Data coding
US5159610A (en) * 1989-05-12 1992-10-27 Codex Corporation Trellis precoding for modulation systems
US5289501A (en) * 1991-11-26 1994-02-22 At&T Bell Laboratories Coded modulation with unequal error protection for fading channels
JP2768169B2 (ja) * 1992-09-22 1998-06-25 日本電気株式会社 データ伝送方式
KR100195177B1 (ko) * 1992-12-31 1999-06-15 윤종용 트렐리스 부호화 변조시스템
US5535228A (en) * 1993-02-19 1996-07-09 Motorola, Inc. Device and method for achieving rotational invariance in a multi-level trellis coding system
US5418798A (en) * 1993-04-09 1995-05-23 At&T Corp. Multidimensional trellis-coded communication system
US5548615A (en) * 1993-05-03 1996-08-20 At&T Corp. Methods and apparatus for rotationally invariant multilevel coding
US5521942A (en) * 1993-06-14 1996-05-28 At&T Corp. Method for increasing the dynamic range of a signal in a simultaneous voice and data system by the use of overlapping signal point regions and trellis coding

Also Published As

Publication number Publication date
US6041432A (en) 2000-03-21
US5717706A (en) 1998-02-10
US6263472B1 (en) 2001-07-17
KR950035229A (ko) 1995-12-30
JPH07245635A (ja) 1995-09-19

Similar Documents

Publication Publication Date Title
CN1120269A (zh) 利用信号点变换检测信号点的装置和方法
CN1072874C (zh) 维特比解码器的比特有效回链存贮方法及其解码器
CN1032104C (zh) 用于分辨格式编码调制数据中相位多义性的方法和装置
CN1674447A (zh) 映射使用ldpc码的编码比特的方法以及发送和接收设备
CN1099797C (zh) 数据传送方法、数据传送系统、发射机、接收机
CN1144437C (zh) 调相信号载波恢复方法及装置
EP2926517B1 (en) Enhanced decoding and demapping method and apparatus for qam data signals
CN1150770C (zh) 卷积译码器
CN1705237A (zh) 解码设备和解码电路
CN1429427A (zh) 用于计算Turbo解码器的软判决输入度量的方法和装置
US20150078486A1 (en) Code modulation and demodulation method and apparatus for high order modulation
KR20060081404A (ko) 방사 배열을 사용하여 계층 변조를 하기 위한 방법 및 장치
CN1585395A (zh) 接收装置和用于它的帧同步检测方法及控制信息检测方法
WO2017178635A1 (en) Coding and modulation apparatus using multi-dimensional non-uniform constellation
CN1336046A (zh) 自适应阵列通信系统和接收机
WO2019091544A1 (en) Apparatuses and methods for generating an apsk signal
CN1202775A (zh) 用于解调用fdm编码的信号的装置和方法
CN1144432C (zh) Bs数字广播接收机
CN1457584A (zh) 解码装置和解码方法
CN1246986C (zh) 检测在单频多发射机网络中的码矢量的方法
CN101047687A (zh) 一种接收电路和接收方法
JP2008141312A (ja) 符号化装置、復号装置、送信機及び受信機
JP3578736B2 (ja) ブランチメトリック算出装置およびその算出方法
Konishi A coded modulation scheme for 64-QAM with a matched mapping
WO2022122438A1 (en) Radio transmitter and receiver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication