CN1120240A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1120240A
CN1120240A CN95103967A CN95103967A CN1120240A CN 1120240 A CN1120240 A CN 1120240A CN 95103967 A CN95103967 A CN 95103967A CN 95103967 A CN95103967 A CN 95103967A CN 1120240 A CN1120240 A CN 1120240A
Authority
CN
China
Prior art keywords
silicon fiml
state silicon
amorphous state
crystallization
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95103967A
Other languages
English (en)
Other versions
CN1051877C (zh
Inventor
牧田直树
山元良高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1120240A publication Critical patent/CN1120240A/zh
Application granted granted Critical
Publication of CN1051877C publication Critical patent/CN1051877C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

提供一种制造半导体器件之方法，该器件有源区域之晶态硅膜形成于基板之绝缘表面上。方法包括下述步骤：在基板上形成第一非晶态硅膜；在成膜前后，选择性地导入促进结晶之催化剂元素；对该膜加热使之结晶化，在导入元素周围，其方向大致与基板表面平行；在晶态硅膜上形成绝缘薄膜，并将该膜及晶态硅膜部分去除，以沿结晶生长方向形成线状边界；在晶态硅膜上形成第二非晶态硅膜；及以加热或以激光束或强光照射，使之结晶化。

Description

半导体器件及其制造方法
本发明涉及在绝缘基板或在形成于基板上之绝缘膜上形成TFT(薄膜晶体管)之有源区域的一种半导体器件及其制造方法，尤其涉及对于有源矩阵型液晶显示器件等有用的一种半导体器件及其制造方法。
关于在玻璃等绝缘基板上设有TFT之半导体器件，公知者有将此等TFT用于有源矩阵型液晶显示装置像素之驱动及图像传感器等。通常使用薄膜状之硅半导体作为于此等器件中之TFT之有源区域。此薄膜状之硅半导体，可大别为两种，亦即由非晶态硅(a-Si)半导体构成者及由晶态硅半导体构成者。
前者之非晶态硅半导体，其制造温度低，采气性生长法可较易于制造，适于大量生产，故最广被采用。但是，非晶态硅半导体，由于其导电性等物理性质较晶态硅半导体为差，故今后为了得到更高的特性，吾人乃强烈冀求能确立由晶态硅半导体构成之TFT之制造方法。又，关于后者之晶态硅半导体，公知者有多晶硅、微晶硅、含结晶成分之非晶硅、处于结晶态与非结晶态之中间状态的半非晶硅等。
关于得到上述具结晶性之薄膜状硅半导体所使用之方法，公知者有以下三种。
(1)在淀积膜时，直接形成晶态硅半导体膜。
(2)先淀积非晶硅半导体膜，再藉由激光束之能量等使其产生结晶性。
(3)先淀积非晶硅半导体膜，再施加热能使其产生结晶性之方法。
但是，前述习用方法具有下述之问题。
在采用方法(1)之场合，淀积膜步骤与结晶化同时进行。因此，为得到大粒径之晶态硅，必然须使淀积之硅膜加厚，欲将具有良好之半导体物理性质之膜均匀地形成于基板上之整个表面在技术上有困难。又，因为成膜温度高达600℃以上，故无法使用廉价之玻璃基板，而存有造价上之问题。
在采用方法(2)之场合，由于利用熔融固化薄膜过程中之结晶化现象，故可得到粒径虽小但晶粒界面受到妥善处理，而具有高品质之晶态硅膜。但是，以目前最通常被使用之受激准分子激光器为例，则因激光束之照射面积较小，故生产率较低。又，欲均匀地处理大面积基板之整个表面，准分子激光器之稳定度并不够。因此，吾人强烈感觉此为下一代之技术。
在采用方法(3)之场合，与上述方法(1)及(2)相较，则其优点为可以应用于大面积。但在结晶化时，必须在600℃以上之高温进行达数十小时之加热处理。因此，考虑到廉价之玻璃基板之使用与生产率之改善，则必须同时解决降低加热温度并于短时间内使其结晶化的两个互不相容之问题。又，由于此方法系利用固相结晶化(外延生长)现象，故结晶粒平行于基板面而横向生长，甚至连具数微米粒径者亦出现，已生长之结晶粒互相接触，而形成晶粒边界，该晶粒边界形成为对于载流子之陷阱能级，故构成使TFT之场效应迁移率降低的一大原因。
因此，为解决这些问题，乃有人提出在上述之方法(3)中，使降低结晶化所必要之温度与缩短处理时间两者并立，更进而将晶粒边界之影响抑制于最小限度的晶态硅薄膜之制造方法(日本专利申请平5-218156号)。
依此一提出之方法，将作为结晶生长之核的镍、钯、锌等杂质元素之极微量(1×1018厘米-3数量级)导入至非晶态硅膜中，加速结晶化初期之核生成速率与其后之核成长速率，在580℃以下之温度下，经4小时左右之时间即可得到充分之结晶性。此一生长之机制，吾人认为是首先于早期产生以杂质元素为核心之结晶核。其后，该杂质元素成为催化剂而促进结晶成长，结晶化乃加速进行。基于此一意义，故以后称此等杂质元素为“催化剂元素”。
依此一方法，通过将上述催化剂元素选择性地导入至基板之一部分之方式，乃与用激光束使之结晶化同样地，可在同一基板内选择性地形成晶态硅膜与非晶态硅膜。又，若在结晶化之后使加热处理(退火)持续进行，则由受选择性地导入催化剂元素而结晶化之部分会朝向其周围之非晶态部分扩展，即结晶生长部分会沿横向(平行于基板面之方向)延伸。尔后，称此横向结晶生长部分为“横向生长部分”。于此一横向生长部分，多个针状或柱状之结晶平行于基板而沿着晶体生长方向延伸，于其生长方向不存在有晶粒边界。因此，利用此横向生成长部分来做TFT之沟道部分，即可实现高性能之TFT。
兹参照图14以说明利用此横向生长部分之TFT之制造步骤。此图为自基板顶面观察TFT之平面图。
首先，在形成于基板整个表面之非晶态硅膜上，淀积由二氧化硅等绝缘薄膜构成之掩模。于该掩膜开设催化剂元素添加用之孔500，将催化剂元素导入至非晶态硅膜。
其次，在约500℃之温度施行4小时左右之加热处理(退火)。如此，则在孔500之下方之已添加有催化剂元素之非晶态硅膜区域(催化剂元素添加区域)即结晶化。其他部分仍保持非晶态硅膜之状态。更持续进行8小时左右之加热处理，则横向结晶生长即以催化剂元素添加区域为中心，朝生长方向延伸，形成横向生长部分502。
其后，利用此横向生长部分502，依习用方法制造TFT。此时，对于横向生长部分502，将源极区域503 、沟道区域504及漏极区域505，依图14所示相对于横向生成部分502之位置而设置，则载流子移动之方向与晶体生长方向501成为同一方向。因此，乃可实现在载流子移动方向不存在有晶粒边界之高迁移率TFT。
在如此而制成之TFT中，乃可达到于N沟道型TFT之迁移率为80-100厘米2/伏秒，而于P沟道型TFT之迁移率为60-80厘米2/伏秒。将此TFT应用于液晶显示装置，则除显示部分亦即有源矩阵区域之开关元件外，X译码器/驱动器与Y译码器/驱动器等外围驱动电路均可于同一步骤在同一基板上制造。
图15中显示包含显示器、中央处理单元(CPU)、存储器等之液晶显示装置之电气光学系统之方框图。在此图中，一点划线所围之区域，乃为藉使用上述日本专利申请平5-218156号之技术，而可在玻璃等一片基板上制造该显示部分之区域。欲进而谋求制品之低成本化、组件之小型化、安装步骤之简略化，必须实现更高度之集成化。宜如图15所示那样，将整个电气光学系统都在同一片基板上构成。
但是，构成CPU之半导体器件，与构成外周驱动电路之半导体器件相较，须要更高速动作，因此，依上述日本专利申请平5-218156之技术，TFT之迁移率并不合适，无法在形成有有源矩阵区域之有源矩阵基板上形成CPU。因此，目前采用在单晶硅基板上形成之IC芯片安装于有源短阵基板上之方法以因应之。
又，若在玻璃等透明绝缘基板上，可制造具有堪与单晶硅匹敌之高迁移率晶态硅膜，则不仅可使驱动有源矩阵区域用之外围驱动电路之性能大幅改善，且可于单片之基板上形成包含由显示器、CPU、存储器等之液晶显示装置，更可使液晶显示装置具有图像传感器、触摸操作器等功能。
本发明之半导体器件，包括在基板之绝缘表面上，由晶态硅膜所构成之有源区域。其中，该有源区域由将促进结晶化之至少一种催化剂元素导入第一非晶态硅膜中；藉加热第一非晶态硅膜使之结晶生长的针状结晶或柱状结晶；以针状或柱状结晶作为晶种，令第二非晶硅膜结晶生长而形成。
在一实施例中，成为上述晶种之针状结晶或柱状结晶之膜厚宜为100纳米以下。
在另一实施例中，该第二非晶态硅膜亦可藉由激光束照射或强光之照射而生成结晶。
在又一实施例中，该催化剂元素系自镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)中选择出之至少一种元素。
按照本发明之另一方面，提供一种半导体器件之制造方法，该半导体器件是在基板之绝缘表面上形成由晶态硅膜所构成之有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将促进该第一非晶态硅膜之结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜之一部分；以退火方式使该第一非晶态硅膜结晶化，从而在该催化剂元素选择性地被导入之区域之周围，沿着对于基板之绝缘表面大致平行之方向使结晶生长，形成结晶横向生长部分；在第一非晶态硅膜之横向结晶生长部分形成绝缘薄膜；将第一非晶态硅膜之绝缘薄膜之一部分及该晶态硅膜之一部分除去，俾令其形成沿着结晶生长方向之线状边界；在该基板之上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第二非晶态硅膜以线状边界为晶体生成之晶种而结晶。
按照本发明之又一方面，提供一种半导体器件之制造方法，该半导体器件包括在基板之绝缘表面上形成由晶态硅膜所构成之有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将促进该第一非晶态硅膜之结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜之一部分；以加热方式使第一非晶态硅膜第一次退火，从而使第一非晶态硅膜之被选部分结晶化，在该催化剂元素选择性地被导入区域之周围，沿着对于基板之绝缘面大致平行之方向使结晶横向生长；对第一非晶态硅膜之结晶横向生长部分进行图形形成，以得出沿着结晶生长方向延伸之岛状硅区域；在该岛状硅区域之上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第一非晶态硅膜以岛状硅区域作为晶种而使结晶生长。
按照本发明之又一方面，提供一种半导体器件之制造方法，该半导体器件是在基板之绝缘表面上形成由晶态硅膜所构成之有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将促进该第一非晶态硅膜之结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜之一部分；对第一非晶态硅膜进行第一次退火，使该第一非晶态硅膜之被选部分结晶化，在该催化剂元素被选择性地导入之区域之周围，沿着对于基板之绝缘表面大致平行之方向使结晶横向生长，形成结晶横向生长部分；在第一非晶态硅膜之结晶横向生长部分上形成绝缘薄膜；在该绝缘薄膜之上形成开口以暴露第一非晶态硅膜的结晶横向生长部分之顶面的被选部分；在绝缘薄膜之上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第二非晶态硅膜以第一非晶态硅膜之结晶横向结晶生长部分之顶面的被选部分作为晶体生长之晶种，而使结晶生长。
按照本发明又一方面，提供一种半导体器件之制造方法，该半导体器件是在基板之绝缘表面上形成由晶态硅膜所构成之有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将该第一非晶态硅膜进行图形形成，得出岛状硅区域；将促进该第一非晶态硅膜之结晶化的至少一种催化剂元素选择性地导入至岛状硅区域之被选部分；对岛状硅区域作第一次退火，使该岛状硅区域之被选部分结晶化，并自岛形硅区域之被选部分状图型之方向，沿着大致平行于基板绝缘表面之方向使结晶生长，形成结晶横向生长部分；在岛形硅区域之上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第二非晶态硅膜以岛状硅区域作为晶体生长之晶种而使结晶生长。
在一实施例中，第一非晶态硅膜之结晶横向生长部分之顶面的被选区域之宽度宜在200纳米以下。
在又一实施例中，岛状硅区域之宽度宜在200纳米以下。
在又一实施例中，上述元素自镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)中选择。
在又一实施例中，基板以具有变形点在700℃以下之玻璃制成，且有源区域之结晶性宜与单晶之结晶性实质上相等。
在又一实施例中，半导体器件还包括形成于该基板上之中央处理单元。该中央处理单元包括一薄膜晶体管，该晶体管包括至少一部分有源区域。
在又一实施例中，玻璃之变形点为650℃以下。
在又一实施例中，有源区域对于电子而言之场效应迁移率为200厘米2/伏秒以上。
在又一实施例中，有源区域对于空穴而言之场效应迁移率为150厘米2/伏秒以上。
按照本发明之又一实施例，提供一种半导体器件之制造方法。该制造方法包括如下步骤：在基板之绝缘表面上形成第一非晶态硅膜；将促进该第一非晶态硅膜之结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜之被选部分；对第一非晶态硅膜施行第一次退火，使第一非晶态硅膜之被选部分结晶化，从而形成第一非晶态硅膜之结晶横向生长部分；形成第二非晶态硅膜，该膜与第一非晶态硅膜之结晶横向生成部分之被选区域接触；对第二非晶态硅膜施行第二次退火，以使第二非晶态硅膜以第一非晶态硅膜之结晶横向生长部分之被选部分作为晶体生长的晶种而结晶。
按照本发明之一种方法，将催化剂元素导入至形成于具有绝缘表面之基板上的非晶态硅膜中；而对膜予以加热，俾在以催化剂元素为核生长出针状结晶或柱状结晶。此外所称之具有绝缘表面之基板，不仅指玻璃等绝缘基板，亦包含不拘绝缘性有无而表面由绝缘膜予以覆盖之基板。上述针状结晶或柱状结晶之每一根，均分别为结晶良好之单晶。以此等为晶种使非晶态硅膜结晶生长，即可得到几与单晶同样良好之晶态硅膜。以具有如此良好之结晶性的晶态硅膜作为有源区域而制造半导体器件，即可在玻璃等具有绝缘表面之基板上，制造出习用技术所无法得到之高迁移率器件。
在晶体生长时，上述针状结晶或柱状结晶，其晶体取向以其生长方向为轴旋转，每一针状结晶或柱状结晶之宽度约为100纳米。于起始膜(非晶态硅膜)之膜厚在100纳米以下之场合，晶体取向之旋转受抑制，而每根晶体宽度加大，故呈现更合适之结晶性。因此，第一非晶态硅膜之膜厚宜在100纳米以下。经本案发明人们之实验确认，若以起始非晶态硅膜之膜厚为50纳米，则因为每根针状结晶或柱状结晶之膜厚亦为50纳米，而每根针状结晶或柱状结晶之宽度乃扩大为150-250纳米。
在以上述针状结晶或柱状结晶为晶种，使非晶态硅膜结晶化之场合，仅由加热之处理，虽亦可得到适当之效果，但在加热同时藉由激光束或强光照射，则可得到几乎与晶种之结晶性同样良好之晶态硅膜。
上述催化剂元素，于使用镍(Ni)之场合，可得到显著之效果。另外，亦可使用镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)。只要是自此等催化剂元素中选择之一种或多种元素，即使仅微量(1×1018厘米-3数量级)，亦有促进结晶化之效果。故对半导体器件无发生不良影响之虞。
按照本发明制造此种半导体器件之第一种方法，将促进第一非晶态硅膜之结晶化的催化剂元素选择地导入，将第一非晶态硅膜加热使其结晶化，则于受选择性地导入催化剂元素之区域之周围，乃沿着大致平行于基板表面之方向进行结晶生长，而得到针状结晶或柱状结晶；接着，在此针状结晶或柱状结晶上形成绝缘薄膜；再将绝缘薄膜及晶态硅膜予以去除一部分，使其具有沿着晶态硅膜之结晶生长方向之线状边界；再于其上形成第二非晶态硅膜。其后，藉由加热、激光束照射或强光照射，使第二非晶态硅膜结晶生长，即以针状结晶或柱状结晶为晶种，长出结晶。结果可得到几乎与单晶之结晶性同样良好之晶态硅膜。
按照本发明之第二种方法，生长方向大致平行于该基板表面方向之针状结晶或柱状结晶形成线状图形，并于其上形成第二非晶态硅膜。其后，藉由对膜加热或以激光束照射或强光照射，以针状结晶或柱状结晶为晶种，而使第二非晶态硅膜结晶生长。上述形成线状图形之绝缘薄膜之线宽度，宜与作为晶种之针状结晶或柱状结晶之宽度相等或更小，具体言之，宜在200纳米以下。
按照本发明之第三种方法，沿着晶态硅之结晶生长方向线状去除于上述针状结晶或柱状结晶之上所形成之绝缘薄膜，并在其上形成第二非晶态硅膜。然后对第二非晶态硅膜以加热、激光束照射或强光照射之方式，以针状结晶或柱状结晶为晶种使其长出结晶。线状去除之上述绝缘薄膜之线宽度宜取为与作为晶种之针状结晶或柱状结晶之宽度相等或更小，具体言之，宜在200纳米以下。
按照本发明之第四种方法，系于基板上形成线状第一非晶态硅膜，于其一部分选择性在导入促进第一非晶态硅膜结晶化的催化剂元素。接着，藉加热方式使此第一非晶态硅膜结晶化，则自受选择地性导入该元素之区域，沿着该第一非晶态硅膜之线状图形，朝大致平行于基板表面之方向进行结晶生长，而可得到针状结晶或柱状结晶。接着于此针状结晶或柱状结晶之上形成第二非晶态硅膜，由加热、激光束照射或强光照射，以针状结晶或柱状结晶为晶种，使其结晶生长。为了使其成为晶粒边界不存在之单晶状态，上述第一非晶态硅膜结晶化所得之线状晶态硅之线宽宜在200纳米以下。
如此，本发明提供一种在基板上制造之半导体器件及其制造方法，该器件之晶态硅膜具有与单晶硅之迁移率大致相等之迁移率。
下面结合附图所作之详细描述可使熟悉本技术领域之人士明了本发明之此种与另外之优点。
图1为显示按照本发明实施例1制造半导体器件中之晶态硅膜之步骤之平面图。
图2A-2D为沿图1之A-A′线之剖视图。
图3A-3E为沿图1之B-B′线之剖视图。
图4A-4D为显示本发明实施例1之半导体器件之制造步骤之剖视图。
图5为显示按照本发明实施例2制造半导体器件中之晶态硅膜之步骤之平面图。
图6A-6D为沿图5之C-C′线之剖视图。
图7A-7E为沿图5之D-D′线之剖视图。
图8A-8D为显示按照本发明实施例2之半导体器件之制造步骤之剖视图。
图9为显示按照本发明实施例3制造半导体器件中之晶态硅膜之步骤之平面图。
图10A-10E为沿图9之F-F′线之剖视图。
图11为显示按照本发明实施例3之半导体器件中之晶态硅膜之制造步骤之平面图。
图12A-12E为沿图11之G-G′线之剖视图。
图13A-13D为沿图11之H-H′线之剖视图。
图14为显示习用之半导体器件中之晶态硅膜之制造步骤之平面图。
图15为液晶显示装置之电气光学系统之方框图。
以下，参照附图说明本发明之实施例。又，用以下之实施例中之方法所得到之TFT不但可使用于有源矩阵液晶显示装置之驱动电路及像素部分，亦可使用于在同一基板上构成CPU之器件。又，此等TFT之应用范围不仅包括液晶显示装置，且可用于一般被称为“薄膜电路”的所有半导体器件。
实施例1
在本实施例中，将就本发明用于在玻璃基板上形成之N型TFT之情形加以说明。
图1为显示晶态硅膜之制造步骤之平面图。图2A-2D为图1沿A-A′线之剖视图。图3A-3E为图1沿B-B′线之剖视图。依照图2A-2D与图3A-3E之顺序进行各制造步骤。图4A-4D为显示在图3E之制造步骤之后要进行之步骤之剖视图。
图4D中显示本发明实施例1之TFT之剖视图。于此一TFT中，于玻璃基板101上形成有由氧化硅构成之底膜102，用以防止杂质自基板扩散。于底膜上，形成由晶态硅构成之有源区域112，包括源极区域116、漏极区域117及沟道区域。在这些区域上形成由氧化硅构成之栅极绝缘膜113。
在本发明之所有实施例中，关于玻璃基板101，可使用变形点在700℃以下之较廉价之基板，例如康宁(Corning)公司之1733、1734或1737等。又，变形点在600℃以下之玻璃基板，例如康宁公司之7059亦可使用。又，后述各步骤之处理温度，宜在比玻璃基板之变形点约低50℃之温度下进行。
在栅极绝缘膜113之上方，与沟道区域相对，形成由例如铝膜构成之栅极电极114；于其表面，将栅极电极114予以阳极氧化而形成氧化物层115。覆盖于氧化物层115之上方，形成有由氧化硅或氮化硅构成之层间绝缘膜118；更于其上形成由金属材料例如氮化钛与铝组成之多层膜构成之TFT之电极引线119、120。这些电极引线119、120经由形成于栅极绝缘膜113及层间绝缘膜118内之接触孔而与源极区域116及漏极区域117作电气连接。
此一结构之TFT可依下述方式制造。首先，利用图1-图3E，说明构成TFT之有源区域的晶态硅膜之制造步骤。
首先，如图2A所示，在玻璃基板101上，例如以溅射法等形成由厚约200纳米左右之氧化硅构成之底膜102。于其上，利用例如低压CVD(化学气相淀积)法或等离子体CVD法形成80纳米之第一本征(I型)非晶态硅膜103。非晶态硅膜103之厚度可在25-100纳米范围之内。
其次，在非晶态硅膜103上利用厚度50纳米左右之氧化硅膜或氮化硅膜等绝缘薄膜，形成掩膜104，再将此掩模选择性地去除，开设催化剂元素导入窗105。由基板顶面上方观察此一状态下之薄膜，则透过图1所示之催化剂元素导入窗105，即如图2A所示，暴露出第一非晶态硅膜103之一部分，其他部分则处于被掩蔽之状态。
其后，如图2B所示，在基板整个表面涂上例如醋酸镍或硝酸镍等镍盐之水溶液，利用旋转器使基板表面均匀地干燥。此水溶液中之镍浓度以50-200ppm为适当，较佳为100ppm。此时，在形成有催化剂元素导入窗105之非晶态硅103部分，由于有水溶液106之镍离子与其接触，故可局部地施行镍之微量添加(1×1018厘米-3数量级)。
其次，将其在氢还原气氛下(氢之分压宜为0.1-1气压)或惰性气体下(一大气压)，以温度520-580℃使其退火数小时至数十小时，例如在550℃下退火16小时，而令部分非晶态硅膜103结晶化。于此时，在已受选择性地施行镍微量添加之非晶态硅膜103部分(由窗105确定)，沿着垂直于基板101方向发生第一非晶态硅膜103之结晶化，而形成晶态硅膜103a。又，在窗105之周围区域，如图2C之箭头107所示，由非晶态硅膜103之部分(由窗105确定)朝横方向(与基板平行之方向)发生结晶生长，形成横向生长之晶态硅膜103b。在其他区域，非晶态硅膜仍保持原有之状态而留下，以103c表示。又，在上述结晶生长时，在以箭头107表示之与基板平行方向之结晶生长之长度，约为80微米。
其后，如图2所示，将掩模104去除。于此，图52D对应于图1沿A-A′线所取之剖面。
上述沿横方向结晶生长之晶态硅膜103b之结晶生长前端部分之放大平面图，示于图1之下侧。此一晶态硅膜103b由针状结晶或柱状结晶构成，此等结晶沿着结晶生长方向整齐延伸。自膜之顶面上方观察，每根针状结晶或柱状结晶之宽度为80-100纳米(若起始非晶态硅膜103之膜厚为80纳米)，若起始非晶态硅膜103之膜厚为50纳米，则每根针状结晶或柱状结晶之宽度扩大为150-200纳米。又，自图1之B-B′线剖面观察该晶态硅膜103b，则如图3A所示，在晶态硅103b之顶面与底面之间没有晶粒边界。
接着，如图3B所示，在包括晶态硅膜区域103a、103b及非晶态硅膜103c区域之硅膜103上，设有膜厚10-100纳米，例如20纳米之氧化硅膜或氮化硅膜等绝缘薄膜108。
其次，如图3C所示，以例如腐蚀方法将绝缘薄膜108与晶态硅膜103b去除一部分，俾令其具有沿着横向生长之晶态硅膜103b之结晶生长方向107(例如图1之A-A′线之方向)的线状边界。晶态硅膜103b沿着受腐蚀之线露出其侧面。露出之晶态硅膜103b侧面之结晶109为一根针状结晶或柱状结晶之侧面，晶粒边界近乎不存在，显示出几乎与单晶同样良好之状态。
其次，如图3D所示，以例如低CVD法或等离子体CVD法，形成厚度100纳米之第二非晶态硅膜110，再将此膜110以激光束111照射。非晶态硅膜110厚度范围，只要是50-200纳米即可。藉由激光束照射，第二非晶态硅膜110乃以针状结晶或柱状结晶109为晶种，而被结晶化，成为晶态硅膜110。于此例中，虽用KrF(氪氟)准分子激光(波长248纳米，脉冲宽度20纳秒)作激光束111，但亦可用其他激光。照射条件为：以能量密度200-400毫焦耳/厘米2，例如300毫焦耳/厘米2，在一处照射数次。照射时，将基板加热至200-400℃，可使效果更增大。
其后，如图3E所示，将晶态硅膜110之成为TFT之有源区域(元件区域)112留下，以腐蚀方法除去所有其他区域，由此施行各TFT间之隔离。以下所得之晶态硅膜区域112，显示出几乎与单晶硅同样良好之结晶性。按照本发明，作为形成于玻璃基板上之晶态硅膜，可得到以习用方法无法得到之高品质晶态硅膜。
关于采用如此而得到之晶态硅膜以制造N型TFT之步骤，兹参考图4A至4D以说明之。
首先，如图4A所示，覆于用作有源区域之晶态硅膜112上方，形成由厚度为20-150纳米，例如100纳米之氧化硅膜所构成之栅极绝缘膜113。此一栅极绝缘膜113之形成，于此系以TEOS为原料，利用射频等离子体CVD法，和氧气一起，在基板温度为150-600℃，最好为在300-450℃下予以分解。另一方法系以TEOS为原料，利用低压等离子体CVD法或常压CVD法，与臭氧气体一起，在基板温度350-600℃，最好在400-500℃下形成。
成膜后，为改善栅极绝缘膜113本身之整体特性及晶态硅膜与栅极绝缘膜之界面特性，而在惰性气体下，于400-600℃下施行30-60分钟之退火。
接着，利用溅射法形成厚度400-600纳米，例如600纳米之铝膜。然后，如图4B所示，将此一铝膜施以图形形成而得出栅极电极114，更将栅极电极114表面施以阳极氧化，而在表面形成氧化物层115。此一阳极氧化在含有1-5％之酒石酸的乙二醇溶液中进行，最初以一恒定电流将电压升高至220V，并于该状态下保持一小时。所得到之氧化物层115之厚度为200纳米。于此，氧化物层115之厚度确定在其后之离子掺杂步骤中形成之偏移栅极区领域之长度。又，藉由此一氧化物层115之形成，于其后之步骤可防止在构成栅极电极114之铝膜上产生小丘(hillock)。
接着，藉由离子掺杂法，以栅极电极114与其周围之氧化物层115为掩模，在有源区域112内注入杂质(磷离子)。在下述条件下施行注入：使用磷化氢(PH3)作为掺杂气体，加速电压取为60-90千伏，例如为80千伏，令注入剂量为1×1015-8×1015厘米-2，例如为2×1015厘米-2。藉由此一步骤，注入有杂质之区域116与117在其后成为TFT之源极/漏极区域，以栅极电极114与氧化物层115予以掩蔽。未注入杂质之区域则于其后成为TFT之沟道区域。
然后，如图4C所示，以激光束照射施行退火，进行已注入杂质之活化，同时改善在上述杂质导入步骤中结晶性已劣化之部分之结晶性。于此，系使用XeCl(氙氯)准分子激光(波长308纳米，脉冲宽度40纳秒)作为激光束而行照射。激光之照射条件为能量密度150-400毫焦耳/厘米2，最好为200-250毫焦耳/厘米2。如此而形成之N型杂质(磷)区域116、117之表面电阻为200-800欧/□。又，其他之激光束亦可采用。
接着，如图4D所示，利用例如等离子体CVD法等方法形成由厚度约6000之氧化硅膜或氮化硅膜构成之层间绝缘膜118。在形成氧化硅膜之场合，若使用TEOS为原料，与氧气一起利用射频等离子体CVD法，以分解之方法形成；或使用TEOS为原料，与臭氧气体一起利用低压等离子体CVD法或常压CVD法，以分解之方法形成，则可得到阶跃包覆性能极好之层间绝缘膜。又，在形成氮化硅膜之场合，若以SiH4与NH3为原料气体，利用等离子体CVD法成膜，则可对有源区域与栅极绝缘膜之界面供给氢，而使晶态硅膜中之空键由氢端接，可使TFT特性改善。
其次，在层间绝缘膜118形成接触孔，利用金属材料例如氮化钛与铝组成之多层膜，形成TFT之电极引线119、120，使其与源极区域和漏极区域116、117连接。上述多层膜系在氮化钛膜上叠加铝膜而构成，氮化钛膜具有防止铝向半导体层扩散之阻挡膜之功能，以下之实施例亦同样。
最后，在一大气压之氢气氛中，于350℃施行30分钟之退火，使TFT完成。
所得到之TFT可使用于有源矩阵型液晶显示装置之外围驱动电路及像素部分之开关元件，或构成CPU之薄膜集成电路。在使用作为像素电极之开关元件之场合，系将电极119与120之一连接在由ITO(氧化铟锡)等透明导电膜构之成像素电极上，并自119或120之另一电极输入信号而构成。又，在使用于CPU等薄膜集成电路之场合，于栅极电极114上亦形成接触孔，并在形成必要之互连引线后令其与栅极电极114连接。
于如此而得到之N型TFT中，有源区域112由几乎与单晶硅之结晶性同样良好之晶态硅膜构成，故呈现300厘米2/伏秒以上之非常高之场效应迁移率。
通常，在薄膜状态下之有源区域中之载流子迁移率与单晶硅基板之载流子迁移率无法单纯地予以比较。但是，在本说明书中，当电子之场效应迁移率在200厘米2/伏秒以上时，将有源区域之结晶性视为“实质上等于”单晶硅之结晶性。又，在空穴场效应迁移率为150厘米2/伏秒以上时，把有源区域之结晶性视为“实质上等于”单晶硅之结晶性。
在使用本实施例之N型TFT形成CPU之场合，有源区域112之场效应迁移率宜为250厘米2/伏秒以上。
实施例2
在本实施例中，对于在以形成于玻璃基板上之N型TFT与P型TFT构成互补型之CMOS构造之电路中利用本发明之情形加以说明。
图5为显示晶态硅膜之制造步骤之平面图。图6A至6D为图5沿C-C′线之剖视图。图7A至7E为图5沿D-D′线之剖视图，依照图6A至6D及图7A至7E之顺序而进行各步骤。图8A至8D为显示CMOS构造下之电路制造步骤之剖视图，依图8A至8D之顺序进行各步骤。
图8D显示本实施例之CMOS构造之电路之剖视图。于此一电路中，在玻璃基板201之上，为防止杂质自基板201扩散，而形成由氧化硅构成之底膜202；于其上形成由晶态硅构成之N型TFT之有源区域212，包括源极区域217、漏极区域218及沟道区域，及由晶态硅构成之P型TFT之有源区域213，具有源极区域219、漏极区域220及沟道区域。
在形成有源区域212和213之基板201上，形成由氧化硅构成之栅极绝缘膜214。在此膜上与各TFT之沟道区域相对形成由铝膜构成之栅极电极215、216；再覆盖于栅极电极上方形成由氧化硅构成之层间绝缘膜221；更于此膜上形成由金属材料例如氮化钛与铝组成之多层膜构成之TFT之电极引线222、223及224。此电极引线222、223及224经由形成于栅极绝缘膜214及层间绝缘膜221中的接触孔，而与源极区域217及219、漏极区域218、220作电气连接。
此一CMOS构造电路，可依下述方式制造。首先，利用图5至图7E，说明构成TFT之有源区域的晶态硅膜之制造步骤。
首先，如图6A所示，在玻璃基板201上，以例如溅射法形成厚度约100纳米之氧化硅构成之底膜202。于其上，利用低压CVD法，形成厚度25-100纳米，例如厚度50纳米之第一本征(I型)非晶态硅膜203。
其次，藉由厚度约50纳米之氧化硅膜或氮化硅膜等绝缘薄膜，在非晶态硅膜203上形成掩模204，再将此掩模204选择性地去除，而开设催化剂元素导入窗205。若由基板顶面之上方观察此一状态之下薄膜，则透过催化剂元素导入窗205，即露出第一非晶态硅膜203之部分，其他部分则仍处于被掩蔽之状态。
其后，如图6B所示，例如以溅射法形成硅化镍膜206(NiSiX、0.4≤X≤2.5，例如X＝2.0)，硅化镍膜206之厚度范围，以0.5-20纳米为适当。藉由此一硅化镍膜206，在形成有催化剂元素导入窗205之非晶态硅膜203部分，可选择性地施行镍微量添加(1×1018厘米-3数量级)。将此于氢还原气氛下或惰性气体下，例如在加热温度550℃下退火16小时，令其结晶化。
于此时，在已选择性地施行镍微量添加之非晶态硅膜203部分(由窗205确定)，沿着垂直于基板201之方向，发生第一非晶态硅膜203之结晶化，形成晶态硅膜203a。又，在非晶态硅膜203部分(由窗205确定)之周围区域，如图6C之箭头207所示，由晶态硅膜203a部分朝横方向(与基板201平行之方向)发生结晶生长，形成沿横向结晶生长之晶态硅膜203b。在其他区域，非晶态硅膜仍维持原先之状态。在上述结晶生长时，沿以箭头207表示之平行于基板之方向之结晶生长之长度约80微米。其后，如图6D所示，将掩模204中去除。于此，图6C及6D对应于图5中沿C-C′线所取之剖面。
上述沿横向结晶生长之晶态硅膜203b，系与实施例1同样，由针状结晶或柱状结晶构成，此等结晶沿着结晶生长方向整齐地延伸。自膜面之顶面之上方观察，每根针状结晶或柱状结晶之宽度为150-200纳米(当起始非晶态硅膜之膜厚为80纳米)。又，若取沿图5之D-D′线之剖面，观察此一晶态硅膜203b，则如图7A所示，在晶态硅膜203b之顶面与底面之间无晶粒之边界。
接着，如图7B所示，将沿横向生长之晶态硅膜203b沿其结晶生长方向作图形形成，形成嗣后被用作晶种之岛状晶态硅膜209。自基板顶面之上方观察此岛状之晶态硅膜209，则其配置如图5所示。此时，令线状图形之线宽度X小于等于针状结晶或柱状结晶之宽度，具体言之为200纳米以下，则于岛状之晶态硅膜209中不存在晶粒边界，或仅有一个晶粒边界，而可得到几乎与单晶之结晶性同样良好之结晶性。又，在线状图形之线宽度X为200纳米以上之场合，则于岛状晶态硅膜209之中，至少有二根针状结晶或柱状结晶并列。尽管如此，其两端之部分沿结晶生长方向(即由图5C-C′线所示方向)仍各由一根针状结晶或柱状结晶构成。故在以此为晶种沿图5D-D′线方向生长结晶之场合，即使将生长结晶用作元件区域，亦不会特别构成问题。于本实施例中，令线状图形宽X为200纳米，而形成岛状之晶态硅膜209。
其次，如图7C所示，以例如低压CVD法形成厚度约为100纳米之第二非晶态硅膜210。此一非晶态硅膜210之厚度范围以50-200纳米为适当。
其次，如图7D所示，以激光束211照射膜210。藉此，第二非晶态硅膜210即以岛状之晶态硅(针状结晶或柱状结晶)209为晶种而结晶化，成为晶态硅膜210。于此例中，系采用XeCl(氙氯)准分子激光(波长308纳米，脉冲宽度40纳秒)作为激光束211。关于激光束之照射条件为：于照射时将基板温度加热至200-450℃，能量密度为200-400毫焦耳/厘米2。
其后，如图7E所示，对每个TFT，留下晶态硅膜210之成为TFT之有源区域(元件区域)212、213之部分，而其他领域予以腐蚀去除，施行元件隔离。如上述方式得到之晶态硅膜区域212、213呈现几乎与单晶硅之结晶性同样良好之结晶性，而可得到高品质之晶态硅膜。
兹参照图8A至8D，说明采用如此而得到之晶态硅膜将N型TFT与P型TFT构成互补型CMOS构造之电路之制造步骤。
首先，如图8A所示，淀积由厚度100纳米之氧化硅膜构成之栅极绝缘膜214而覆盖用于有源区域之晶态硅膜212、213。于此例中，系利用溅射法形成栅极绝缘膜214。溅射条件为：用氧化硅作靶，将基板加热至350℃，溅射气氛用氧气与氩气，使氩气/氧气＝0.1以下。基板温度之范围以200-400℃为适当，氩气/氧气之范围以0-0.5为适当。
接着，以例如溅射法淀积厚度600纳米之铝膜。于此例中，铝膜之厚度范围以400-800nm为适当。如图8B所示，对此一铝膜施以图形形成，以得出栅极电极215、216。
接着，利用例如离子掺杂法，分别以栅极电极215、216为掩膜，在有源区域212注入杂质(磷)，而在有源区域213注入杂质(硼)；于下述条件下进行注入步骤：掺杂气体分别采用磷化氢(PH3)及乙硼烷(B2H6)，令前者之加速电压为60-90千伏特，例如80千伏特；后者之加速电压为40-80千伏特，例如65千伏。剂量为1×1015-8×1015厘米-2，例如磷为2×1015厘米-2，而硼为5×1015厘米-2。藉由此一步骤，注入有杂质之区域217、218、219、220于其后将成为TFT之源极及漏极；由栅极215、216予以掩蔽而未注入杂质之区域于其后将成为TFT之沟道区域。在进行上述掺杂时，以光致抗蚀剂覆盖在不须掺杂之区域，而可对各元素选择性地施以掺杂。其结果，形成N型杂质区域217、218与P型之杂质区域219、220，如图8D所示，可形成N沟道型TFT与P沟道型TFT。
其后，如图8C所示，利用激光束之照射进行退火，使注入之杂质活化。于此，系采用KrF(氪氟)准分子激光(波长248纳米，脉冲宽度20纳秒)作为激光束，照射条件为能量密度250毫焦耳/厘米2，在一处照射数次。
接着，如图8D所示，藉由等离子体CVD法，形成厚度约600纳米之氧化硅膜构成之层间绝缘膜221。于此形成接触孔，利用金属材料例如氮化钛与铝组成之多层膜形成TFT之电极引线222、223及224，使其与源极及漏极区域217、218、219及220相连接。最后，在氢等离子体气氛中，于350℃进行30分钟之退火，使TFT完成。
在如此得到之CMOS构造之电路中，N型TFT之场效应迁移率为200-300厘米2/伏秒，P型TFT之场效应迁移率为150-230厘米2/伏秒，呈现极高之值。
实施例3
在本实施例中，应用不同于实施例1及2之方法，制造晶态硅膜。图9为显示在本实施例中之晶态硅膜之制造步骤之平面图。图10A至10E为图9沿F-F′线之剖视图。依图10A至10E之顺序，进行各步骤。
首先，实施与实施例1之图2A至2D或实施例2之图6A至6D所示之相同步骤，在玻璃基板301上形成沿横向结晶生长之晶态硅膜303b。在图9中，305表示已选择性施行镍微量添加之区域，于此区域中，沿纵方向(垂直于基板301之方向)形成晶态硅膜303a。又，在区域305之周围区域，如箭头307所示，由区域305朝横方向(与基板301平行之方向)发生结晶生长，而形成朝横向结晶生长之晶态硅膜303b。在其他区域中，非晶态硅膜仍保持相同之状态而留下来。在图9中，沿E-E′线所取之剖面后对应于图2C及2D及图6C及6D。
上述沿横向结晶生长之晶态硅膜303b由针状结晶或柱状结晶构成，此等结晶沿着结晶生长方向整齐地排列。若由沿图9之F-F′线所取之剖面观察此晶态硅膜303b，则如图10A所示，在晶态硅膜303b之顶面与底面之间没有晶粒边界。
接着，如图10B所示，于具有晶态硅膜303a、303b区域及非晶态硅膜303上，设置膜厚为10-100纳米，例如20纳米之氧化硅膜等之绝缘薄膜308。接着，沿着朝横向生长之晶态硅膜303b之结晶生长方向307作线状图形形成，将氧化硅膜307一部分去除。自基板顶面上方观察此晶态硅膜303b，则如图9所示，通过设于绝缘薄膜308之缝状窗309，晶态硅膜303b成露出状态。此时，若缝状窗309之宽度X′设置为与针状结晶或柱状结晶之宽度相等或更小，具体言之在200纳米以下，则或于通过缝状窗309而露出之晶态硅膜303b之中不存在晶粒边界，或者仅存在一个晶粒边界，故作为晶种可得到良好之结晶性。又若缝状窗之宽度X′为200纳米以上，于通过缝状窗309而露出晶态硅膜303b之中，至少有二根针状结晶或柱状结晶并排着。然而，即使如此，因其两端之部分分别由一根针状结晶或柱状结晶沿结晶生长方向(即图9之E-E′线所示方向)排列，故在以其为晶种使之朝图9之F-F′线方向结晶生长之场合，即使用作元件区域亦不会发生什么问题。在本实施例中，使缝状窗之宽度X′为500纳米，而在绝缘薄膜308中开设出缝状窗309。
其次，如图10C所示，在例如以低压CVD法形成厚度约50纳米之第二非晶态硅膜310后，利用电炉等，在氮气等惰性气体之气氛中，于550-600℃下，施行数十小时之热处理。藉此，第二非晶态硅膜310乃通过缝状窗309而露出，以针状结晶或柱状结晶之晶态硅膜303b部分为晶种而结晶化，成为晶态硅膜310。此时，如图10D所示，在缝状窗309之上部，由于其下方之横向晶态硅膜303b之结晶性受影响，而呈现晶粒边界T，自缝状窗309之两端形成无晶粒边界之晶态硅膜310。
其后，如图10E所示，留下成为TFT之有源区域(元件区域)312的部分，对晶态硅膜310加以图形形成，再腐蚀去除其他区域，而进行元件间隔离。如上述方式得到之晶态硅膜区域312，呈现几乎与单晶硅之结晶性同样良好之结晶性，作为形成于玻璃基板上之晶态硅膜，可得到极高品质之晶态硅膜。
将如此得到之晶态硅膜区域312作为TFT之有源区域，以与实施例1或2同样之方式制造所需之半导体器件。
在所得到之半导体器件中，由于TFT之有源区域312系由具有几乎与单晶硅之结晶性同样良好之晶态硅膜构成，故可得到极高之场效应迁移率。其场效应迁移率，就电子而言为250厘米2/伏秒以上，就空穴而言为150厘米2/伏秒以上，呈现非常高之值。
于本实施例中，于进行第二阶段之固相处延生长时，系施行炉内退火而非激光退火。因此，晶态硅膜310在玻璃基板301之顶面之宽广范围内具有高均匀性之结晶性。因此，在玻璃基板301上设有多个TFT之场合，各TFT之特性(迁移率等)不易发生性能不均一之情形，为其优点。
实施例4
在本实施例中，采用与实施例1、2及3不同之方法制造晶态硅膜。图11为显示晶态硅制造步骤之平面图。图12为图11沿G-G′线之剖视图。图13为图11沿H-H′线之剖视图。依图12A至13D之顺序进行各步骤。
首先，在玻璃基板401上，用例如溅射法形成由厚度约100纳米之氧化硅构成之底膜402。于其上，利用例如等离子体CVD法，形成厚度为40纳米之第一本征(I型)非晶态硅膜403。非晶态硅膜403之厚度范围以25-100纳米为适当。
其次，将此非晶态硅膜403作线状图形形成，去除多余部分，形成如图11及图12A所示之岛状非晶态硅膜403。
其次，如图12B所示，藉由厚度约50纳米之氧化硅膜或氮化硅膜等绝缘薄膜形成掩膜404，将此掩膜选择性去除，而开设出催化剂元素导入窗405。自基板顶面之上方观察此一状态，则如图11所示，通过催化剂元素导入窗405而露出被形成为线状之第一非晶态硅膜403之端部，其他部分则仍处于被掩蔽之状态。
其后，如图12所示，藉由例如气相淀积法形成厚度1纳米之镍膜406。镍膜406之厚度范围以0.5-20纳米为适当。藉由此一成膜，而对形成有催化剂元素导入窗405之非晶态硅膜403部分选择地施行镍微量添加(1×1018厘米-3数量级)。将非晶态硅膜403部分在氢还原气氛中或惰性气体气氛中，例如于加热温度550℃下，予以退火16小时，使其结晶化。
于此时，在已选择性地施行镍微量添加之非晶态硅膜403部分(由窗405确定)，沿垂直于基板401之方向，第一非晶态硅膜403发生结晶化，形成晶态硅膜403a。又，在晶态硅膜403a之周围区域，将如图12D之箭头407所示，由晶态硅膜403a朝横方向(与基板401平行之方向)发生结晶生长，形成朝横向结晶生长之晶态硅膜403b。此时，若线状非晶态硅膜403之线宽X″在200纳米以下，则得到之晶态硅膜403b为晶粒边界不存在之单晶状态之硅膜。此乃由于构成沿横向生长之晶态硅膜403b之针状结晶或柱状结晶之每根宽度为200纳米左右，故线状图形形成之非晶态硅膜403乃结晶化为一根针状结晶或柱状结晶。
其后，如图12E所示，将在已施行镍微量添加之非晶态硅膜403部分(由窗405确定)形成的晶态硅膜403a与掩膜404去除，而得到如图12E所示之岛状之晶态硅膜403b。沿图11之H-H′线所取之剖面观察此一状态，则成为如图13F所示之晶态硅膜403b之剖视图。
接着，如图13B所示，例如利用低压CVD法形成厚度约80纳米之第二非晶态硅膜410，并如图13C所示以激光束411照射。藉此，第二非晶态硅膜410乃以岛状晶态硅膜403b(或针状结晶或柱状结晶)为晶种而结晶化，成为晶态硅膜410。
其后，如图13D所示，留下晶态硅膜410的将作为TFT之有源区域(元件区域)412，而其他区域则予腐蚀去除，施行元件间隔离。如上述方式得到之晶态硅膜区域412呈现几乎与单晶硅之结晶性同样良好之结晶性，作为形成于玻璃基板上之晶态硅膜，可得到习用方法无法得到之极高品质之晶态硅膜。
将如此得到之晶态硅膜区域412作为TFT之有源区域，以与实施例1或2同样之方法制造所要之半导体器件。
在所得到之半导体器件中，由于TFT之有源区域412系由具有几乎与单晶硅之结晶性同样良好之晶态硅膜构成，故可得到极高场效应迁移率。其场效应迁移率，就电子而言为250厘米2/伏秒以上，就空穴而言为150厘米2/伏秒以上。
以上，虽就本发明之实施例具体予以说明，但本发明并非限于上述实施例，依据本发明之技术思想仍可作各种变形。
例如，在上述实施例1-4中，关于镍之导入方法，所采用之方法系于第一非晶态硅膜103、203、303、403之表面上施加镍盐水溶液，或者在第一非晶态硅膜上形成硅化镍薄膜或镍薄膜(此为极薄之膜，难以观察)，俾选择性地施行镍微量添加，自此一部分进行结晶生长。但是，亦可在形成第一非晶态硅膜103、203、303、403之前，于其底面选择性地施行镍微量添加。亦即，镍微量添加可在非晶态硅膜之顶面或底面施行均可，而结晶生长由非晶态硅膜之顶面侧或底面侧均可施行。又，另可采用之方法，系预先形成非晶态硅膜，再利用离子掺杂法，将镍离子选择性地注入非晶态硅膜内。于此场合，可精确控制镍元素之浓度。又，亦可不采用淀积镍薄膜之方式，而利用镍(Ni)电极，藉由等离子体对非晶态硅膜进行处理而施行镍微量添加。关于促进结晶化之催化剂元素，于使用镍之场合，可得到最显著之效果。此外，使用钴、钯、铂、铜、银、金、铟、锡、铝、磷、砷及锑，亦可得到显著之效果。只要自此等催化剂元素中选择一种或数种元素，即使仅微量(1×1018厘米-3数量级)亦具有促进结晶化之效果，故无对半导体元件造成不良影响之虞。
在上述实施例中，于结晶化时，虽藉由脉冲准分子激光(或脉冲式激光)束照射施行加热，但使用其他之激光束(例如连续振荡氩(Ar)激光束等)亦可施行同样之加热处理。又，亦可不用激光束，而使用与激光束同等之强光，例如红外线、闪光灯泡等，在短时间内使温度上升至1000-1200℃(硅控制温度)，而将试料加热，此即所谓快速热退火(RTA)，或称为快速热处理(RTP)。如实施例3所示，仅单纯之加热处理(加热炉退火)亦可得到充分效果。然而，施行激光束照射或强光照射之场合，可得到直接反映出作为晶种之针状结晶或柱状结晶极佳结晶性之晶态硅膜。
又，本发明亦可应用于液晶显示用有源矩阵基板以外之情形。例如，可列举者有以密接型图像传感器、驱动器内设型感热头、采用有机场致发光(EL)元件为发光元件之驱动器内设型光写入器件与显示器件、三维IC等半导体器件等。藉由本发明之应用，可实现此等器件之快速响应、高分辨率等高性能。又，本发明一般可用于多种半导体工艺和器件，不仅用于在上述实施例中所说明之MOS型晶体管，亦可用于以晶态半导体作为器件材料之双极型晶体管及静电感应型晶体管。
又，由于依本发明所得到之TFT之场效应迁移率很高，故以往用单晶硅基板(晶片)形成之CPU，现可采用绝缘基板形成之。其结果，在将本发明应用于液晶显示用之有源矩阵基板之场合，可将图15中所示之CPU制于绝缘基板(例如玻璃基板)上。因此，依本发明，乃可将能与使用单晶硅基板而形成之CPU同样地高速工作之CPU设在绝缘基板上。又，CPU以外之所有电路亦可设在同一绝缘基板上。于此场合，并非全部电路(或全部半导体器件)均必须依本发明之方法制造。可仅对要求高速工作之半导体器件应用本发明之制造方法。
由以上之说明可知，依本发明，系于具有绝缘表面之基板上，形成由具有晶态硅膜所构成之有源区域；其中，该有源区域系将促进结晶化之催化剂元素导入第一非晶态硅膜中，以藉由加热方式使之结晶生长的针状结晶或柱状结晶作为晶种，令第二非晶态硅膜结晶生长，故可得到结晶性几与单晶相同之晶态硅膜。以此一晶态硅膜作为有源区域，在玻璃基板上形成TFT，则可得到具有与采用单晶硅基板形成有源区域之场合相匹敌之高迁移率的TFT。在廉价之玻璃基板上以良好之再现性制造高迁移率之TFT的技术，在以往并不存在。藉由将本发明应用于液晶显示装置，而可在一片玻璃基板上制造显示器、X/Y驱动器、CPU、存储器，实现了习用技术所不可能获得之集成电路。
对熟悉本技术领域之人士而言，易于理解并能施行不偏离本发明范围与精神之种种变更。故所附权利要求之范围不应受已作描述之限制，而应对权利要求作非限制性解释。

Claims (19)

1.一种半导体器件，该器件系于具有绝缘表面之基板上形成由晶态硅膜所构成之有源区域，其特征在于，
该有源区域系将促进结晶化之至少一种催化剂元素导入第一非晶态硅膜中；藉由加热方式使第一非晶态硅膜结晶生长出针状结晶或柱状结晶；并以针状结晶或柱状结晶为晶种，令第二非晶态硅膜结晶生长。
2.如权利要求1所述之半导体器件，其特征在于，作为上述晶种之针状结晶或柱状结晶之膜厚为100纳米或100纳米以下。
3.如权利要求1所述之半导体器件，其中，该第二非晶态硅膜可藉由激光束照射或强光之照射而结晶生长。
4.如权利要求1所述之半导体器件，其特征在于，该催化剂元素系自镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)中选择一种或多种元素。
5.一种半导体器件之制造方法，该器件系于具有绝缘表面之基板上形成由晶态硅膜所构成之有源区域，其特征在于，该制造方法包括下述步骤：
在基板上形成第一非晶态硅膜；
将促进该第一非晶态硅膜结晶化之至少一种催化剂元素选择性地导入至该第一非晶态硅膜之一部分；
对第一非晶态硅膜作第一次退火使该第一非晶态硅膜结晶化，并在该催化剂元素选择性地被导入区域之周围区域，沿着与基板表面大致平行之方向使结晶生长形成结晶横向生长部分；
在第一非晶态硅膜之结晶横向生长部分上形成绝缘薄膜；将第一非晶态硅膜之绝缘薄膜及结晶横向生长部分之一部分去除，俾令其沿着结晶生长方向形成线状边界；
在基板上形成第二非晶态硅膜；及
对该第二非晶态硅膜施以第二次退火，使该膜以线状边界作结晶生长之晶种，使之结晶化。
6.一种半导体器件之制造方法，该器件系于具有绝缘表面之基板上形成由晶态硅膜所构成之有源区域，其特征在于，该制造方法包括下述步骤：
在基板上形成第一非晶态硅膜；
将促进该第一非晶态硅膜结晶化之至少一种催化剂元素，选择性地导入至该第一非晶态硅膜之一部分；
对第一非晶态硅膜作第一次退火，使该第一非晶态硅膜结晶化，并在该催化剂元素选择性地被导入区域之周围区域，沿着与基板表面大致平行之方向使结晶生长，形成结晶横向生长部分；
将第一非晶态硅膜之横向结晶生长部分作图形形成，得出沿结晶生长方向延伸之岛状硅区域；
在该岛状硅区域上之上形成第二非晶态硅膜；及
对该第二非晶态膜施以第二次退火，以岛状硅区域为结晶生长之晶种，使该膜结晶化。
7.一种半导体器件之制造方法，该器件系于具有绝缘表面之基板上形成由晶态硅膜所构成之有源区域，其特征在于，该制造方法包括下述步骤：
在基板上形成第一非晶态硅膜；
将促进该第一非晶态硅膜结晶化之至少一种催化剂元素，选择性地导入至该第一非晶态硅膜之一部分；
对第一非晶态硅膜作第一次退火，使该第一非晶态硅膜结晶化，并在该催化剂元素选择性地被导入之区域之周围区域，沿着与基板表面大致平行之方向使结晶生长，形成结晶横向生长部分；
在第一非晶态硅膜之结晶横向生长部分上形成绝缘薄膜；
在绝缘薄膜内形成开口，暴露第一非晶态硅膜之结晶横向生长部分之顶面之被选区域，开口沿结晶生长方向线状延伸；
在该绝缘薄膜之上形成第二非晶态硅膜；及
对第二非晶态硅膜作第二次退火，以第一非晶态硅膜之结晶横向生长部分之顶面之被选部分作为结晶生长之晶种，使第二非晶态硅膜结晶化。
8.一种半导体器件之制造方法，该器件系于具有绝缘表面之基板上形成由晶态硅膜所构成之有源区域，其特征在于，该制造方法包括下述步骤：
在基板上形成第一非晶态硅膜；
将该第一非晶态硅膜作图形形成，得出岛状硅区域；
将促进结晶化之至少一种催化剂元素导入至岛状硅区域之被选部分；
对岛状硅区域作第一次退火，使该岛状区域之被选部分结晶化，并自该部分沿着大致平行于基板绝缘表面之方向形成岛状硅区域之结晶横向生长部分；
在岛状硅区域上形成第二非晶态硅膜；及
对第二非晶态硅膜作第二次退火，以岛状硅区域作为结晶生长之晶种，使第二非晶态硅膜结晶化。
9.如权利要求5、6、7或8所述之半导体器件之制造方法，其特征在于，该第一非晶态硅膜之膜厚为100纳米或100纳米以下。
10.如权利要求6所述之半导体器件之制造方法，其特征在于，岛状硅区域之宽度为200纳米或200纳米以下。
11.如权利要求7所述之半导体器件之制造方法，其特征在于，第一非晶态硅膜之结晶横向生长部分之顶面之被选区域之宽度为200纳米或200纳米以下。
12.如权利要求8所述之半导体器件之制造方法，其特征在于，岛状硅区域之宽度为200纳米或200纳米以下。
13.如权利要求5、6、7或8所述之半导体器件之制造方法，其特征在于，该催化剂元素系使用自镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)中选出之一种或多种元素。
14.如权利要求1所述之半导体器件，其特征在于，该基板系由变形点在700℃或700℃以下之玻璃所制成，且该有源区域之结晶性与单晶之结晶性实质上相等。
15.如权利要求14所述之半导体器件，其特征在于，更备有形成于该基板上之中央处理单元，该中央处理单元具有包含至少一部分有源区域之薄膜晶体管。
16.如权利要求14所述之半导体器件，其特征在于，该玻璃之变形点为650℃或650℃以下。
17.如权利要求14所述之半导体器件，其特征在于，该有源区域所具有之场效应迁移率，就电子而言为200厘米2/伏秒或200厘米2/伏秒以上。
18.如权利要求14所述之半导体器件，其特征在于，该有源区域所具有之场效应迁移率，就空穴而言为150厘米2/伏秒或150厘米2/伏秒以上。
19.一种半导体器件之制造方法，其特征在于，包括下述步骤：
在基板之绝缘表面上形成第一非晶态硅膜；
将促进结晶化之至少一种催化剂元素导入第一非晶态硅膜之被选部分；
对第一非晶态硅膜作第一次退火，使第一非晶态硅膜之被选部分结晶化，并形成该膜之结晶横向生长部分；
形成第二非晶态硅膜，使之与第一非晶态硅膜之结晶横向生长部分之被选区域接触；
对第二非晶态硅膜作第二次退火，以第一非晶态硅膜之结晶横向生长部分之被选区域作为结晶生长之晶种，使第二非晶态硅膜结晶化。
CN95103967A 1994-04-15 1995-04-14 半导体器件及其制造方法 Expired - Fee Related CN1051877C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7769994A JP3192546B2 (ja) 1994-04-15 1994-04-15 半導体装置およびその製造方法
JP77699/1994 1994-04-15
JP77699/94 1994-04-15

Publications (2)

Publication Number Publication Date
CN1120240A true CN1120240A (zh) 1996-04-10
CN1051877C CN1051877C (zh) 2000-04-26

Family

ID=13641151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95103967A Expired - Fee Related CN1051877C (zh) 1994-04-15 1995-04-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US5619044A (zh)
JP (1) JP3192546B2 (zh)
KR (1) KR100193144B1 (zh)
CN (1) CN1051877C (zh)
TW (1) TW255988B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332418C (zh) * 2001-06-01 2007-08-15 株式会社半导体能源研究所 制造半导体器件的方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3597305B2 (ja) * 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US5888295A (en) * 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
EP1049144A4 (en) * 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US6524662B2 (en) * 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000208771A (ja) 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6426547B1 (en) * 2000-12-12 2002-07-30 Information Business Machines Corporation Lateral polysilicon pin diode and method for so fabricating
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4209606B2 (ja) 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4974425B2 (ja) * 2001-09-10 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6727517B2 (en) * 2001-09-28 2004-04-27 The Hong Kong University Of Science And Technology Three dimensional integrated circuits
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100796489B1 (ko) * 2001-12-28 2008-01-21 엘지.필립스 엘시디 주식회사 터치패널장치 및 그의 제조방법
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004273698A (ja) * 2003-03-07 2004-09-30 Casio Comput Co Ltd 半導体薄膜の製造方法
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100699991B1 (ko) * 2004-08-23 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2007053398A (ja) * 2006-10-18 2007-03-01 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5879645B2 (ja) * 2014-02-26 2016-03-08 株式会社半導体エネルギー研究所 アクティブマトリックス型表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH06108022A (ja) * 1992-09-30 1994-04-19 Sekisui Chem Co Ltd 粘着テープの製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3190483B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP3105396B2 (ja) * 1994-05-20 2000-10-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
JP3514891B2 (ja) * 1994-10-07 2004-03-31 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW355845B (en) * 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332418C (zh) * 2001-06-01 2007-08-15 株式会社半导体能源研究所 制造半导体器件的方法

Also Published As

Publication number Publication date
TW255988B (en) 1995-09-01
JP3192546B2 (ja) 2001-07-30
US5837569A (en) 1998-11-17
US5619044A (en) 1997-04-08
KR950034849A (ko) 1995-12-28
JPH07283135A (ja) 1995-10-27
KR100193144B1 (ko) 1999-07-01
CN1051877C (zh) 2000-04-26

Similar Documents

Publication Publication Date Title
CN1051877C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1078014C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1039464C (zh) 半导体器件及其制造方法
CN1160759C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1052565C (zh) 一种制造半导体器件的方法
CN1051640C (zh) 半导体器件及其制造方法
CN1102908A (zh) 半导体器件及其制造方法
CN1421726A (zh) 有源矩阵型显示设备
JP3269738B2 (ja) 半導体装置およびその製造方法
CN100347822C (zh) 制造显示器件的方法
JP3059337B2 (ja) 半導体装置およびその製造方法
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP3269734B2 (ja) 半導体装置及びその製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JP3496763B2 (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JPH0831737A (ja) 半導体装置およびその製造方法
JP3618604B2 (ja) 半導体装置作製方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000426

Termination date: 20130414