CN1085411C - 电介质电容器及其制造方法 - Google Patents

电介质电容器及其制造方法 Download PDF

Info

Publication number
CN1085411C
CN1085411C CN96190228A CN96190228A CN1085411C CN 1085411 C CN1085411 C CN 1085411C CN 96190228 A CN96190228 A CN 96190228A CN 96190228 A CN96190228 A CN 96190228A CN 1085411 C CN1085411 C CN 1085411C
Authority
CN
China
Prior art keywords
layer
dielectric
lower electrode
capacitor
arbitrary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96190228A
Other languages
English (en)
Other versions
CN1155943A (zh
Inventor
中村孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1155943A publication Critical patent/CN1155943A/zh
Application granted granted Critical
Publication of CN1085411C publication Critical patent/CN1085411C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

本发明的目的在于提供显示出优异的介电特性的电介质电容器。硅基片2上设置有二氧化硅层4、下部电极12、强电介质层8、以及上部电极15。下部电极12由氧化钯构成。而上部电极15也由氧化钯构成。氧化钯能防止强电介质膜8中的氧透过。以此，可以得到显示出优异的介电特性的电介质电容器。

Description

电介质电容器及其制造方法
技术领域
本发明涉及电介质电容器，特别涉及其强介电性等的提高。
背景技术
图10表示已有的强电介质电容器。在硅基片2的上面形成二氧化硅层4。在其上面设置白金的下部电极6。在下部电极6上面设有强电介质PZT(PbZrxTi1-xO3)膜8，再在其上设置白金的上部电极10。就这样，由下部电极、PZT膜、上部电极10形成强电介质电容器。
在这里，下部电极6使用白金有如下理由。PZT膜8必须形成在定向膜上面。如果形成于非晶态膜上，由于没有定向，强电介质的性质就会受到损害。另一方面，下部电极必须在与硅基片2绝缘的状态下形成。为此，在硅基片2上形成二氧化硅层4。该二氧化硅层4是非晶态的。通常，在非晶态材料上形成的膜为无定向膜，但是白金具有即使在非晶态材料上也形成定向膜的性质。由于有这样的理由，所以下部电极使用白金。
但是，上述已有的强电介质电容器存在有如下问题。
由于白金容易透过氧、铅，故存在强电介质(PZT)内的氧逃逸、经时变化及极化反向的反复进行引起的强介电性降低的问题。也就是，如图11所示，强电介质中的氧、铅等从白金的柱状结晶之间逃出的问题。
而，这样的问题同样也存在于使用具有高介电常数的电介质的电容器。
发明内容
本发明的目的在于解决上述问题，提供经时劣化和反复极化反向引起的劣化小的强电介质电容器或具有高介电常数的电介质电容器。
在本发明中，所谓“电容器”是指在绝缘体的两侧设置电极的结构，而与是否使用于贮存电能无关，是包含具有该结构的物体的概念。
本发明所涉及的电介质电容器具备：
至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层，并且在上面形成W层、Ti层、Ta层、Ir层、pt层、Ru层、Re层、Pd层、Os层中的任一导体层的下部电极、
形成于下部电极上的所述导体层上面，由强电介质或具有高介电常数的电介质构成的电介质层、以及
在该电介质层上形成的上部电极。
也就是说，下部电极至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层。从而能够防止氧从电介质层逃出，抑制介电特性的经时变化。
本发明涉及的电介质电容器，其特征在于，所述下部电极形成于基片上形成的二氧化硅层上面；
所述下部电极具有与所述二氧化硅层相接的接合层。
也就是说，在氧化层上面，设置W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一导体层，在该导电层的上面设置电介质层。从而，可以谋求减少漏电流。
本发明涉及的电介质电容器，具备：
下部电极、
形成于下部电极上，由强电介质或具有高介电常数的电介质构成的电介质层、
形成于电介质层上面，至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层的上部电极。
也就是说，在上部电极至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层。从而可以防止氧从电介质层逃出，可以抑制介电特性的经时变化。
本发明涉及的电介质电容器，其特征在于，
上述下部电极形成于在基片上形成的二氧化硅层上，
上述下部电极具有与所述二氧化硅层相接的接合层。
本发明涉及的电介质电容器，具备：
至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层的下部电极、
形成于下部电极上，由强电介质或具有高介电常数的电介质构成的电介质层、
形成于电介质层上，至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层的上部电极。
也就是说，在上部电极和下部电极，至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层。从而可以防止氧从电介质层逃出，可以抑制介电特性的经时变化。
本发明涉及的电介质电容器，其特征在于，在所述氧化层上面，形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一导体层、构成下部电极，在该导电体层的上面形成强电介质层。
本发明涉及的电介质电容器，其特征在于，
上述下部电极形成于在基片上形成的二氧化硅层上，
上述下部电极具有与所述二氧化硅层相接的接合层。
也就是说，在氧化层上面，设置W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一导体层，在该导体层的上面设置电介质层。从而可以谋求减少漏电流。
采用本发明，可以提供强电介质特性的、高介电常数的良好的电介质电容器。
本发明涉及的电介质电容器的制造方法包括以下步骤：
在基片上用溅射方法形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一基底层的步骤、
使所述基底层的表面氧化的步骤、
在表面氧化的基底层上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、以及
在电介质层的上面形成上部电极的步骤。
本发明涉及的电介质电容器的制造方法，具备以下步骤：
在基片上形成下部电极的步骤、
在下部电极上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、以及
在电介质层上面用溅射形成WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层作为上部电极的步骤。
本发明涉及的电介质电容器的制造方法具备以下步骤：
在基片上形成下部电极的步骤、
在下部电极上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、
在电介质层上面用溅射方法形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一种作为基底层的步骤、以及
使所述基底层的表面氧化的步骤。
本发明所涉及的电介质电容器的制造方法具备以下步骤：
在基片上溅射形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一种作为基底层的步骤、
在基底层的表面形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一种作为导体层的步骤、
使表面形成薄膜导体的导体层氧化的步骤、
在氧化处理过的导体层的上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、以及
在电介质层的上面形成上部电极的步骤。
本发明所涉及的电介质电容器的制造方法，其特征在于，氧化处理与形成电介质层时的热处理并用。
本发明的特征可以如上所述广泛展示，而其结构和内容，在考虑附图后，与目的和特征一起，在后面的叙述中将会更加清楚。
附图概述
图1表示本发明一实施例的强电介质电容器的结构图。
图2表示使用强电介质电容器22的非易失性存储器。
图3表示强电介质电容器的制造工艺。
图4表示设置接合层30的实施例。
图5表示使用具有高介电常数的电介质90时的实施例。
图6表示其他实施例采用的强电介质电容器的结构。
图7表示氧化钯层防止氧逃逸的机理。
图8表示图1的强电介质电容器的制造工艺。
图9表示在钯的表面设置白金薄膜进行氧化的实施例。
图10表示已有的强电介质电容器的结构。
图11表示由白金引起的氧从下部电极6逃逸的状态。
本发明的最佳实施方式
图1表示本发明一实施例的强电介质电容器的结构。硅基片2上设置有二氧化硅层4、下部电极12、强电介质膜(强电介质层)8、上部电极15。下部电极12由氧化钯(PdOx)形成，上部电极15也由氧化钯形成。
如已有例的图11所示，白金为柱状结晶，因此，能够使强电介质膜8中的氧透过。在本实施例，氧化钯作为下部电极12使用。该氧化钯层12不是柱状结晶，因而氧不容易透过。从而可以防止强电介质膜缺氧。对于上部电极也相同。以此，可以提高强电介质膜8的强介电性。总之，与用白金构成的情况相比，用氧化钯构成上部电极15或下部电极12中的任一个，使得剩余极化由于Pr的使用引起的劣化得到相当改善。
还有，在上述实施例，下部电极12、上部电极15两者都由氧化钯形成，所以，可以有效地防止氧和铅的透过。即使只是某一方采用，也能够得到某种程度的效果。
如上所述的强电介质电容器，例如图2所示，与晶体管24组合，可以作为非易失性存储器使用。图3表示本发明一实施例的强电介质电容器的制造工艺。将硅基片2的表面加热氧化，形成氧化硅层4(图3A)。这里，把氧化硅层4的厚度定为600nm。接着，将钯作为溅射靶使用，借助于反应性溅射在二氧化硅层4的上面形成氧化钯层，以此为下部电极12(图3B)。在这里形成200nm的厚度。
接着，在该下部电极12上用溶胶-凝胶法形成PZT膜作为强电介质层8(图3C)。使用Pb(CH3COO)23H2O，Zr(t-OC4H9)4、Ti(i-OC3H7)4的混合溶液。作为初始原料将该混合溶液旋转涂复后在摄氏150度烘干，在干燥空气中以摄氏400度的温度进行30秒钟的暂时烧成。反复进行5次暂时烧成后，在O2气氛中以摄氏700度以上进行热处理。这样，形成了250nm的强电介质层8。这里，PbZrxTi1-xO3中x取0.52(下面以PZT52-48表示)，形成PZT膜。
再在强电介质8上面以反应性溅射形成氧化钯，作为上部电极15(图3D)。这里，厚度取200nm。这样，可以得到强电介质电容器。
还有，也可以使用WOx、TiOx、TaOx、IrO2、PtO2、RuOx、ReOx、OsOx取代氧化钯。
而且，一旦在这些氧化层上面形成强电介质，强电介质的定向性将受到损害。因此也可以设置W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层等导体层，在其上面形成强电介质。由于设置这样的导体层，可以使强电介质的泄漏减少。
图4表示本发明其他实施例的强电介质电容器的的结构。在这一实施例中，下部电极12和氧化硅层4之间设置Ti层(5nm)作为接合层30。通常，氧化钯和氧化硅的粘附性不太好。因此有可能发生金属层部分剥离，使强介电特性变坏。因此，在本实施例设置与二氧化硅层4粘附性好的钛层作为接合层30。以此改善强介电特性。钛层可以用溅射方法形成。
在上述实施例中，使用钛层作为接合层30，但是，只要是能够改善接合性的材料，使用怎样的材料都行。例如，也可以使用白金层。
在上述实施例中，使用PZT作为强电介质膜8，但是，只要是氧化物强电介质，使用怎样的材料都行。例如，也可以使用Ba4Ti3O12。
图5表示本发明的其他实施例的电容器。在该实施例中，使用具有高介电常数的电介质层90代替强电介质层8。在氧化硅层4上面设置氧化钯的下部电极12，在其上面形成具有SrTiO3，(Sr，Ba)TiO3的钛钙矿(perovskite)结构的高介电常数薄膜作为电介质层90。在这种情况也和强电介质的情况一样介电性质也可得到改善。总之，已经清楚，关于强电介质层所述的种种也适用于具有高介电常数的电介质层。
图6表示本发明其他实施例的强电介质电容器的结构。在硅基片2上设置有氧化硅层4、下部电极12、强电介质膜(强电介质层)8、和上部电极15。下部电极12由钯层11和形成于其上的氧化钯层构成。上部电极15由钯层7和形成于其上的氧化钯层9构成。
图7是下部电极近旁的放大图。钯层11是柱状结晶，所以强电介质膜8的氧会透过。在本实施例中，钯层11的上表面形成氧化钯层13。如前所述，该氧化钯层13可以防止强电介质膜8缺少氧。对于上部电极也相同。
在上述实施例中，下部电极12、上部电极15两者都形成氧化钯层，所以能够得到经时变化少的特性优异的强电介质电容器。而即使是下部电极12和上部电极15中的某一方做成上述结构，也能够在某种程度上得到效果。
图8表示该强电介质电容器的制造工艺。将硅基片2的表面加热使其氧化，形成氧化硅层4(图8A)。这里取氧化硅层4的厚度为600nm。用钯作为溅射靶，在氧化硅层4上形成钯层11(图8B)。接着，在氧气气氛中进行800℃、1分钟的热处理，使钯层11的表面上生成一层氧化钯层13。以该钯层11和氧化钯层13作为下部电极。这里，下部电极的厚度做成200nm。
接着，用溶胶-凝胶法在该下部电极12上形成PZT膜作为强电介质层8(图8C)。使用Pb(CH3COO)23H2O，Zr(t-OC4H9)4、Ti(i-OC3H7)4的混合溶液作为初始原料。将该混合溶液旋转涂复后在摄氏150度烘干，在干燥空气中以摄氏400度的温度进行30秒钟的暂时烧成。反复进行5次暂时烧成后，在O2气氛中以摄氏700度以上进行热处理。这样，形成了250nm的强电介质层8。这里，PbZrxTi1-xO3中x取0.52(下面以PZT52-48表示)，形成PZT膜。
再在强电介质8上面溅射形成钯层7。接着，在氧气气氛中以800℃1分钟的条件进行热处理，在钯层7表面形成氧化钯层9(图8D)。以该钯层7和氧化钯层9作为上部电极。这里，上部电极15做成200nm厚度。就这样，可以得到强电介质电容器。
还有，在本实施例最好也设置图4中说明的接合层30。
又，这里说明的将钯表面氧化的实施例不仅可以适用于强电介质膜，也可以适用于所述具有高介电常数的电介质膜，可以得到相同的效果。
如上所述，将钯层表面氧化可以防止强电介质的氧逃逸，但是，在表面形成氧化钯，强电介质膜的定向性变坏。如上所述，这可以用在氧化钯层13上设置W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层等导体层的方法解决。但是，如下面所述，形成下部电极也能够解决。
首先，如图9所示，在钯层11的上面设置极薄的白金层80。这里取30nm。接着在该状态下进行热处理。表面的白金层80不和氧反应，所以不氧化。而由于白金层做得薄，其下面的钯层11的结晶之间被氧化，形成氧化钯防止氧的透过。从而，表面仍然保持定向性优异，而又能够形成可以防止氧透过的下部电极12。
还有，在形成这样的白金薄膜层80后，氧化后的钯层11可以单独作为下部电极12使用。但是，也可以在溅射形成的氧化钯层的上面设置定向性良好的导电层(钯层、白金层等)，作为改善定向性的实施例中的，定向性良好的导电层使用。
又，这里说明的实施例不仅可以适用于强电介质，也可以适用于所述的高介电常数的电介质膜，可以得到相同的效果。
在上面作为理想的实施形态对本发明做出了说明，但是，各种用语并不是为了用于限定，而是为了进行说明而使用的，在不超出本发明的范围和精神的条件下，在所附的权利要求范围内是可以变更的。

Claims (12)

1.一种电介质电容器，其特征在于，具备：
至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层，并且在上面形成W层、Ti层、Ta层、Ir层、pt层、Ru层、Re层、Pd层、Os层中的任一导体层的下部电极、
形成于下部电极上的所述导体层上面，由强电介质或具有高介电常数的电介质构成的电介质层、
在该电介质层上形成的上部电极。
2.根据权利要求1所述的电介质电容器，其特征在于，所述下部电极形成于基片上形成的二氧化硅层上面；所述下部电极具有与所述二氧化硅层相接的接合层。
3.一种电介质电容器，其特征在于，具备：
下部电极、
形成于下部电极上，由强电介质或具有高介电常数的电介质构成的电介质层、
形成于电介质层上面，至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层的上部电极。
4.根据权利要求3所述的电介质电容器，其特征在于，
上述下部电极形成于在基片上形成的二氧化硅层上，
上述下部电极具有与所述二氧化硅层相接的接合层。
5.一种电介质电容器，其特征在于，具备：
至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层的下部电极、
形成于下部电极上，由强电介质或具有高介电常数的电介质构成的电介质层、
形成于电介质层上，至少具有WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层的上部电极。
6.根据权利要求5所述的电介质电容器，其特征在于，
在所述氧化层上面，形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一导体层、构成下部电极，在该导体层的上面形成强电介质层。
7.根据权利要求5或6所述的电介质电容器，其特征在于，
上述下部电极形成于在基片上形成的二氧化硅层上，
上述下部电极具有与所述二氧化硅层相接的接合层。
8.一种电介质电容器的制造方法，其特征在于，包括：
在基片上用溅射方法形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一基底层的步骤、
使所述基底层的表面氧化的步骤、
在表面氧化的基底层上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、以及
在电介质层的上面形成上部电极的步骤。
9.一种电介质电容器的制造方法，其特征在于，具备：
在基片上形成下部电极的步骤、
在下部电极上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、以及
在电介质层上面用溅射形成WOx层、TiOx层、TaOx层、IrO2层、PtO2层、RuOx层、ReOx层、PdOx层、OsOx层中的任一氧化层作为上部电极的步骤。
10.一种电介质电容器的制造方法，其特征在于，具备：
在基片上形成下部电极的步骤、
在下部电极上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、
在电介质层上面用溅射方法形成W层、Ti层、Ta层、Ir层、pt层、Ru层、Re层、Pd层、Os层中的任一基底层的步骤、以及
使所述基底层的表面氧化的步骤。
11.一种电介质电容器的制造方法，其特征在于，具备：
在基片上溅射形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一种作为基底层的步骤、
在基底层的表面形成W层、Ti层、Ta层、Ir层、Pt层、Ru层、Re层、Pd层、Os层中的任一种作为导体层的步骤、
使表面形成薄膜导体的导体层氧化的步骤、
在氧化处理过的导体层的上面形成强电介质膜或具有高介电常数的电介质膜作为电介质层的步骤、以及
在电介质层的上面形成上部电极的步骤。
12.根据权利要求8、10或11所述的电介质电容器的制造方法，其特征在于，所述氧化处理与形成电介质层时的热处理并用。
CN96190228A 1995-07-07 1996-07-05 电介质电容器及其制造方法 Expired - Fee Related CN1085411C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP172142/95 1995-07-07
JP17214295A JP3929513B2 (ja) 1995-07-07 1995-07-07 誘電体キャパシタおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1155943A CN1155943A (zh) 1997-07-30
CN1085411C true CN1085411C (zh) 2002-05-22

Family

ID=15936351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190228A Expired - Fee Related CN1085411C (zh) 1995-07-07 1996-07-05 电介质电容器及其制造方法

Country Status (8)

Country Link
US (5) US6454914B1 (zh)
EP (2) EP0785579B1 (zh)
JP (1) JP3929513B2 (zh)
KR (1) KR100385446B1 (zh)
CN (1) CN1085411C (zh)
CA (1) CA2197491C (zh)
DE (1) DE69633554T2 (zh)
WO (1) WO1997003468A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
US6699304B1 (en) * 1997-02-24 2004-03-02 Superior Micropowders, Llc Palladium-containing particles, method and apparatus of manufacture, palladium-containing devices made therefrom
KR100434479B1 (ko) * 1997-07-10 2004-09-18 삼성전자주식회사 고집적 페로일렉트릭 플로팅게이트 램 및 그 제조방법
JP3517876B2 (ja) 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
DE19929307C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
KR100600261B1 (ko) * 1999-12-29 2006-07-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US6214661B1 (en) * 2000-01-21 2001-04-10 Infineon Technologoies North America Corp. Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
JP4228560B2 (ja) * 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP4428500B2 (ja) 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
US7335552B2 (en) * 2002-05-15 2008-02-26 Raytheon Company Electrode for thin film capacitor devices
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
KR100487528B1 (ko) * 2002-06-26 2005-05-03 삼성전자주식회사 피로 현상을 억제하기 위한 금속산화막을 갖는 강유전체캐패시터 및 그 제조방법
JP2004296929A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
US7030463B1 (en) * 2003-10-01 2006-04-18 University Of Dayton Tuneable electromagnetic bandgap structures based on high resistivity silicon substrates
US20070069264A1 (en) * 2003-10-20 2007-03-29 Guru Subramanyam Ferroelectric varactors suitable for capacitive shunt switching and wireless sensing
US7719392B2 (en) * 2003-10-20 2010-05-18 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching
JP4226037B2 (ja) * 2003-10-20 2009-02-18 ユニバーシティ・オブ・デイトン 容量型シャント・スイッチに適する強誘電性バラクター
US7268643B2 (en) * 2004-01-28 2007-09-11 Paratek Microwave, Inc. Apparatus, system and method capable of radio frequency switching using tunable dielectric capacitors
JP4220459B2 (ja) * 2004-11-22 2009-02-04 株式会社東芝 半導体装置
KR100949108B1 (ko) 2005-06-09 2010-03-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US7345331B1 (en) 2005-09-23 2008-03-18 United States Of America As Represented By The Secretary Of The Navy Ferroelectric capacitor circuit for sensing hydrogen gas
US8454804B2 (en) * 2005-10-28 2013-06-04 Applied Materials Inc. Protective offset sputtering
US8460519B2 (en) * 2005-10-28 2013-06-11 Applied Materials Inc. Protective offset sputtering
US7389675B1 (en) * 2006-05-12 2008-06-24 The United States Of America As Represented By The National Aeronautics And Space Administration Miniaturized metal (metal alloy)/ PdOx/SiC hydrogen and hydrocarbon gas sensors
US8247855B2 (en) * 2006-09-12 2012-08-21 Texas Instruments Incorporated Enhanced local interconnects employing ferroelectric electrodes
JP2007184623A (ja) * 2007-01-22 2007-07-19 Rohm Co Ltd 誘電体キャパシタ
US8058636B2 (en) 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
US7971171B2 (en) * 2007-07-03 2011-06-28 International Business Machines Corporation Method and system for electromigration analysis on signal wiring
US7922975B2 (en) * 2008-07-14 2011-04-12 University Of Dayton Resonant sensor capable of wireless interrogation
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US20100096678A1 (en) * 2008-10-20 2010-04-22 University Of Dayton Nanostructured barium strontium titanate (bst) thin-film varactors on sapphire
CN102157262B (zh) * 2011-03-10 2012-09-05 苏州大学 一种以Ta2O5薄膜为电介质膜的电容器制备方法
US9000866B2 (en) 2012-06-26 2015-04-07 University Of Dayton Varactor shunt switches with parallel capacitor architecture
RU2550090C2 (ru) * 2013-03-06 2015-05-10 Открытое Акционерное общество "Научно-исследовательский институт "Гириконд" Тонкопленочный вариконд
CN113278935B (zh) * 2021-05-07 2022-12-09 昆明贵研新材料科技有限公司 一种氧化铂电极及其制备方法和用途

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415750A1 (en) * 1989-08-30 1991-03-06 Nec Corporation Thin-film capacitors and process for manufacturing the same
JPH07169854A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体デバイスおよびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616400A (en) * 1968-03-25 1971-10-26 Matsushita Electric Ind Co Ltd Method of making thin film capacitor
US5214300A (en) * 1970-09-28 1993-05-25 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device
JPS4870855A (zh) * 1971-12-29 1973-09-26
US3969197A (en) * 1974-02-08 1976-07-13 Texas Instruments Incorporated Method for fabricating a thin film capacitor
DE2513858C3 (de) * 1975-03-27 1981-08-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Tantal-Dünnschichtkondensators
US4038167A (en) * 1976-02-09 1977-07-26 Corning Glass Works Method of forming a thin film capacitor
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
JPH0712074B2 (ja) 1990-03-01 1995-02-08 日本電気株式会社 薄膜コンデンサ及びその製造方法
DE69125323T2 (de) * 1990-07-24 1997-09-25 Semiconductor Energy Lab Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
DE69205063T2 (de) * 1991-05-16 1996-02-29 Nec Corp Dünnschichtkondensator.
US5142437A (en) 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
US5723361A (en) * 1991-12-13 1998-03-03 Symetrix Corporation Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US6052271A (en) * 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
JP3461398B2 (ja) 1994-01-13 2003-10-27 ローム株式会社 誘電体キャパシタおよびその製造方法
JPH088403A (ja) * 1994-06-17 1996-01-12 Sharp Corp 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法
DE4421007A1 (de) * 1994-06-18 1995-12-21 Philips Patentverwaltung Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2755174B2 (ja) * 1994-06-21 1998-05-20 日本電気株式会社 強誘電体容量及びメモリセル構造
JP3188361B2 (ja) * 1994-06-27 2001-07-16 ペルメレック電極株式会社 クロムめっき方法
JPH08162619A (ja) * 1994-12-09 1996-06-21 Hitachi Ltd 半導体装置及びその製造方法
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415750A1 (en) * 1989-08-30 1991-03-06 Nec Corporation Thin-film capacitors and process for manufacturing the same
JPH07169854A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
KR970703049A (ko) 1997-06-10
US7443649B2 (en) 2008-10-28
EP0785579A4 (en) 1998-10-14
KR100385446B1 (ko) 2004-09-08
DE69633554T2 (de) 2005-10-13
US20050098819A1 (en) 2005-05-12
EP1467400A2 (en) 2004-10-13
US20060170021A1 (en) 2006-08-03
EP0785579B1 (en) 2004-10-06
US6454914B1 (en) 2002-09-24
CN1155943A (zh) 1997-07-30
CA2197491A1 (en) 1997-01-30
EP1467400A3 (en) 2004-10-20
US20040036105A1 (en) 2004-02-26
EP0785579A1 (en) 1997-07-23
US6873517B2 (en) 2005-03-29
DE69633554D1 (de) 2004-11-11
US20020189933A1 (en) 2002-12-19
US6693791B2 (en) 2004-02-17
CA2197491C (en) 2002-01-01
US7057874B2 (en) 2006-06-06
JP3929513B2 (ja) 2007-06-13
WO1997003468A1 (fr) 1997-01-30
JPH0922829A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
CN1085411C (zh) 电介质电容器及其制造方法
CN1193422C (zh) 集成电路的铁电电容器元件的制造方法
CN1184348C (zh) 选择性沉积铋基铁电薄膜的方法
CN1270352C (zh) 形成方法以及包含钌和包含钨层的集成电路结构
CN1114577C (zh) 一种生产铋层结构的铁电薄膜的方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1227669A (zh) 半导体存储器及其制造方法
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
JP2003174146A (ja) 強誘電体キャパシタおよびその製造方法
CN1181840A (zh) 介质电容器的底层电极结构及其制造方法
KR102469185B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
CN1781190A (zh) 高介电常数绝缘膜、薄膜电容元件、薄膜叠层电容器及薄膜电容元件的制造方法
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
CN1797770A (zh) 铁电膜及其制造方法
CN1232294A (zh) 具有改进的铁电电容特性的铁电存储器件
CN1234137A (zh) 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
CN1236987A (zh) 制造铁电集成电路的方法
CN1225793C (zh) 半导体装置及其制造方法
CN1157777C (zh) 形成电容器元件的方法
CN1384541A (zh) 半导体器件的制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1763911A (zh) 强电介质电容器及其制造方法和强电介质存储装置
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
CN100352007C (zh) 电极膜及其制造方法和强电介质存储器及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020522