CN1051877C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1051877C
CN1051877C CN95103967A CN95103967A CN1051877C CN 1051877 C CN1051877 C CN 1051877C CN 95103967 A CN95103967 A CN 95103967A CN 95103967 A CN95103967 A CN 95103967A CN 1051877 C CN1051877 C CN 1051877C
Authority
CN
China
Prior art keywords
silicon fiml
state silicon
amorphous state
crystallization
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95103967A
Other languages
English (en)
Other versions
CN1120240A (zh
Inventor
牧田直树
山元良高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1120240A publication Critical patent/CN1120240A/zh
Application granted granted Critical
Publication of CN1051877C publication Critical patent/CN1051877C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

提供一种制造半导体器件之方法，该器件有源区域之晶态硅膜形成于基板之绝缘表面上。方法包括下述步骤：在基板上形成第一非晶态硅膜；在成膜前后，选择性地导入促进结晶之催化剂元素；对该膜加热使之结晶化，在导入元素周围，其方向大致与基板表面平行；在晶态硅膜上形成绝缘薄膜，并将该膜及晶态硅膜部分去除，以沿结晶生长方向形成线状边界；在晶态硅膜上形成第二非晶态硅膜；及以加热或以激光束或强光照射，使之结晶化。

Description

半导体器件及其制造方法
本发明涉及在绝缘基板或在形成于基板上的绝缘膜上形成TFT(薄膜晶体管)的有源区域的一种半导体器件及其制造方法，尤其涉及对于有源矩阵型液晶显示器件等有用的一种半导体器件及其制造方法。
众所周知，在玻璃等绝缘基板上设有TFT的半导体器件有将这些TFT用于有源矩阵型液晶显示装置的像素驱动及图像传感器等。通常使用薄膜硅半导体作为在这些器件中的TFT的有源区域。可把这种薄膜硅半导体大致分为两类，即，由非晶态硅(a-Si)半导体及由晶态硅半导体构成的薄膜硅半导体。
对于前面提到的两类薄膜硅半导体，由于非晶态硅半导体可以较为容易地并且在较低的温度上采用气相生长法大量生产，故被最经常采用。但是，由于非晶态硅半导体的导电性等物理性质较晶态硅半导体为差，故今后为了得到更高的特性，人们很希望能建立由晶态硅半导体构成的TFT的制造方法。又，晶态硅半导体的例子包括多晶硅、微晶硅、含结晶成分的非晶硅、呈现处于结晶态与非结晶态之间的中间状态的半非晶硅等。
关于得到上述具有结晶性的薄膜硅半导体所使用的方法，通常使用的有以下三种。
(1)在淀积膜时，直接形成晶态硅半导体膜。
(2)先淀积非晶硅半导体膜，再使用激光束的能量等使其产生结晶性。
(3)先淀积非晶硅半导体膜，再施加热能使其产生结晶性。
但是，上述的传统方法具有下述的问题。
在采用方法(1)的场合，淀积膜步骤与结晶化同时进行。因此，为得到大粒径的晶态硅，必然须使淀积的硅膜加厚，欲将具有良好的半导体物理性质的膜均匀地形成于基板的整个表面上在技术上有困难。此外，因为成膜温度高达600℃以上，故无法使用廉价的玻璃基板，从而有成本高的问题。
在采用方法(2)的场合，由于利用熔融固化薄膜过程中的结晶化现象，故可得到粒径虽小但晶粒界面受到妥善处理，而具有高品质的晶态硅膜。但是，以目前最通常使用的受激准分子激光器为例，因其激光束的照射面积较小，故生产率较低。此外，欲均匀地处理大面积基板的整个表面，准分子激光器的稳定度并不够。因此，方法(2)不能视为下一代的技术。
在采用方法(3)的场合，与上述方法(1)及(2)相较，则其优点为可以应用于大面积。但在结晶化时，必须在600℃以上的高温进行达数十小时的加热处理。因此，考虑到廉价的玻璃基板的使用与生产率的改善，则必须同时解决降低加热温度并于短时间内使其结晶化这两个互不相容的问题。此外，由于此方法系利用固相结晶化(外延生长)现象，故结晶粒平行于基板面而横向生长，从而得到具有数微米粒径的晶粒。已生长的结晶粒互相接触，而形成晶粒边界，该晶粒边界对于载流子起着陷阱能级的作用，故构成使TFT的场效应迁移率降低的一大原因。
因此，为解决这些问题，乃有人提出在上述的方法(3)中，同时达到降低退火温度与缩短处理时间这两个要求，更进而将晶粒边界的影响抑制于最小限度的晶态硅薄膜的制造方法(日本专利申请平5-218156号)。
按照上述专利申请的方法，将作为结晶生长的核的镍、钯、锌等杂质元素的极微量(1×1018厘米-3数量级)导入至非晶态硅膜中，加速结晶化初期的核生成速率与其后的核成长速率，在580℃以下的温度下，经4小时左右的时间即可得到充分的结晶性。这种生长的可能机制是：首先，在早期产生以杂质元素为核心的结晶核；其后，该杂质元素成为催化剂而促进结晶成长，由此结晶化加速进行。基于上述的意义，故以后称这些杂质元素为“催化剂元素”。
按照这种方法，通过将上述催化剂元素选择性地导入至基板的一部分的方式，除了用激光束使之结晶化之外，还可在同一基板内选择性地形成晶态硅膜与非晶态硅膜。另外，若在结晶化之后使加热处理(退火)持续进行，则由受选择性地导入催化剂元素而结晶化的部分会朝向其周围的非晶态部分扩展，即结晶生长部分会沿横向(平行于基板面的方向)延伸。以后，称此横向结晶生长部分为“横向生长部分”。在此横向生长部分中，多个针状或柱状的结晶平行于基板而沿着晶体生长方向延伸，于其生长方向不存在有晶粒边界。因此，如果利用此横向生成长部分来做TFT的沟道部分，即可实现高性能的TFT。
兹参照图14以说明利用此横向生长部分的TFT的制造步骤。此图为自基板顶面观察TFT的平面图。
首先，在形成于基板整个表面的非晶态硅膜上，淀积由二氧化硅等绝缘薄膜构成的掩模。在该掩膜上开设催化剂元素添加用的孔500，将催化剂元素导入至非晶态硅膜。
其次，在约500℃的温度施行4小时左右的加热处理(退火)。如此，在孔500的下方的已添加有催化剂元素的非晶态硅膜区域(催化剂元素添加区域)即结晶化，而其他部分仍保持非晶态硅膜的状态。然后，持续进行8小时左右的加热处理，则横向结晶生长即以催化剂元素添加区域为中心，朝生长方向延伸，形成横向生长部分502。
其后，利用此横向生长部分502，按照传统方法制造TFT。此时，对于横向生长部分502，将源极区域503、沟道区域504及漏极区域505，依图14所示相对于横向生成部分502的位置而设置，则载流子移动的方向与晶体生长方向501成为同一方向。因此，可实现在载流子移动方向不存在有晶粒边界的高迁移率TFT。
在如此而制成的TFT中，N沟道型TFT的迁移率在80-100厘米2/伏秒的范围内，而P沟道型TFT的迁移率在60-80厘米2/伏秒的范围内。将此TFT应用于液晶显示装置，则除显示部分亦即有源矩阵区域的开关元件外，X译码器/驱动器与Y译码器/驱动器等外围驱动电路均可用同样的步骤在同一基板上制造。
图15中显示包含显示器、中央处理单元(CPU)、存储器等的液晶显示装置的电气光学系统的方框图。在此图中，一点划线所围的区域为通过使用上述日本专利申请平5-218156号的技术，而可在玻璃等一片基板上制造的该显示部分的区域。然而，为使制品的成本更低、组件的小型化、安装步骤的简略化，必须实现更高度的集成化。最好如图15所示那样，将整个电气光学系统都在同一片基板上构成。
但是，与构成外周驱动电路的半导体器件相较，构成CPU的半导体器件须要更高速动作，因此，按照上述日本专利申请平5-218156的技术，TFT的迁移率并不合适，无法在形成有源矩阵区域的有源矩阵基板上形成CPU。因此，这说明了为何传统的做法是把在单晶硅基板上形成的IC芯片安装于有源短阵基板上。
因此，若在玻璃等透明绝缘基板上，可制造具有可与单晶硅匹敌的高迁移率晶态硅膜，则不仅可使驱动有源矩阵区域用的外围驱动电路的性能大幅改善，还可在单片的基板上形成包含由显示器、CPU、存储器等的液晶显示装置，更可使液晶显示装置具有图像传感器、触摸操作器等功能。
本发明的半导体器件包括在基板的绝缘表面上的由晶态硅膜构成的有源区域。其中，该有源区域由：将促进结晶化的至少一种催化剂元素导入第一非晶态硅膜中；对第一非晶态硅膜加热，使之结晶生长针状结晶或柱状结晶；和以针状或柱状结晶作为晶种，令第二非晶硅膜结晶生长而形成。
在一实施例中，成为上述晶种的针状结晶或柱状结晶的膜厚为100纳米以下。
在另一实施例中，该第二非晶态硅膜亦可通过激光束照射或强光的照射而生成结晶。
在又一实施例中，该催化剂元素系自镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)中选择出的至少一种元素。
按照本发明的另一方面，提供一种半导体器件的制造方法，该半导体器件是在基板的绝缘表面上形成由晶态硅膜所构成的有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将促进该第一非晶态硅膜结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜的一部分；以退火方式使该第一非晶态硅膜结晶化，从而在该催化剂元素选择性地被导入的区域的周围，沿着对于基板的绝缘表面大致平行的方向使结晶生长，形成结晶横向生长部分；在第一非晶态硅膜的横向结晶生长部分形成绝缘薄膜；将第一非晶态硅膜的绝缘薄膜的一部分及该晶态硅膜的一部分除去，从而形成沿着结晶生长方向的线状边界；在该基板上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第二非晶态硅膜以线状边界为晶体生成的晶种而结晶。
按照本发明的又一方面，提供一种半导体器件的制造方法，该半导体器件包括在基板的绝缘表面上形成由晶态硅膜所构成的有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将促进该第一非晶态硅膜的结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜的一部分；以加热方式使第一非晶态硅膜第一次退火，从而使第一非晶态硅膜的被选部分结晶化，然后在该催化剂元素选择性地被导入区域的周围，沿着对于基板的绝缘面大致平行的方向使结晶横向生长；对第一非晶态硅膜的结晶横向生长部分进行图形形成，以得出沿着结晶生长方向延伸的岛状硅区域；在该岛状硅区域的上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第一非晶态硅膜以岛状硅区域作为晶种而结晶。
按照本发明的又一方面，提供一种半导体器件的制造方法，该半导体器件包括在基板的绝缘表面上形成的由晶态硅膜构成的有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将促进该第一非晶态硅膜结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜的一部分；对第一非晶态硅膜进行第一次退火，使该第一非晶态硅膜的被选部分结晶化，在该催化剂元素被选择性地导入的区域的周围，沿着对于基板的绝缘表面大致平行的方向使结晶横向生长，形成结晶横向生长部分；在第一非晶态硅膜的结晶横向生长部分上形成绝缘薄膜；在该绝缘薄膜上形成开口以暴露第一非晶态硅膜的结晶横向生长部分的顶面的被选部分；在绝缘薄膜的上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第二非晶态硅膜以第一非晶态硅膜的结晶横向结晶生长部分的顶面的被选部分作为晶体生长的晶种而结晶。
按照本发明又一方面，提供一种半导体器件的制造方法，该半导体器件包括在基板的绝缘表面上形成的由晶态硅膜构成的有源区域；该制造方法包括如下步骤：在基板上形成第一非晶态硅膜；将该第一非晶态硅膜进行图形形成，得出岛状硅区域；将促进该第一非晶态硅膜结晶化的至少一种催化剂元素选择性地导入至岛状硅区域的被选部分；对岛状硅区域作第一次退火，使该岛状硅区域的被选部分结晶化，并且从岛状硅区域的被选部分沿着大致平行于基板的绝缘表面的方向，形成结晶横向生长部分；在岛状硅区域上形成第二非晶态硅膜；及对该第二非晶态硅膜施以第二次退火，使第二非晶态硅膜以岛状硅区域作为晶体生长的晶种而结晶。
在一实施例中，第一非晶态硅膜的结晶横向生长部分的顶面的被选区域的宽度在200纳米以下。
在又一实施例中，岛状硅区域的宽度在200纳米以下。
在又一实施例中，上述元素从镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)构成的组中选择。
在又一实施例中，基板以具有变形点在700℃以下的玻璃制成，且有源区域的结晶性宜与单晶的结晶性实质上相等。
在又一实施例中，半导体器件还包括形成在该基板上的中央处理单元。该中央处理单元包括一薄膜晶体管，该晶体管包括至少一部分有源区域。
在又一实施例中，玻璃的变形点为650℃以下。
在又一实施例中，有源区域的对于电子而言的场效应迁移率为200厘米2/伏秒以上。
在又一实施例中，有源区域的对于空穴而言的场效应迁移率为150厘米2/伏秒以上。
按照本发明的又一方面，提供一种半导体器件的制造方法。该制造方法包括如下步骤：在基板的绝缘表面上形成第一非晶态硅膜；将促进该第一非晶态硅膜结晶化的至少一种催化剂元素选择性地导入至该第一非晶态硅膜的被选部分；对第一非晶态硅膜施行第一次退火，使第一非晶态硅膜的被选部分结晶化，从而形成第一非晶态硅膜的结晶横向生长部分；形成第二非晶态硅膜，该膜与第一非晶态硅膜的结晶横向生成部分的被选区域接触；对第二非晶态硅膜施行第二次退火，以使第二非晶态硅膜以第一非晶态硅膜的结晶横向生长部分的被选部分作为晶体生长的晶种而结晶。
按照本发明的一种方法，将催化剂元素导入至形成在具有绝缘表面的基板上的非晶态硅膜中；而对膜予以加热，从而以催化剂元素为核生长出针状结晶或柱状结晶。这里的具有绝缘表面的基板不仅包括玻璃等绝缘基板，亦包括由绝缘膜覆盖的基板，而不管基板的绝缘性如何。上述针状结晶或柱状结晶的每一根，都分别为结晶良好的单晶。以它们为晶种使非晶态硅膜结晶生长，即可得到几乎与单晶具有同样良好的结晶性的晶态硅膜。如果以具有如此良好的结晶性的晶态硅膜作为有源区域而制造半导体器件，则可在玻璃等具有绝缘表面的基板上制造出用传统技术无法得到的高迁移率器件。
在晶体生长时，上述针状结晶或柱状结晶的晶体取向以其生长方向为轴旋转，每一针状结晶或柱状结晶的宽度约为100纳米。在起始膜(非晶态硅膜)的膜厚在100纳米以下的场合，晶体取向的旋转受抑制，而每根晶体宽度加大，故呈现更合适的结晶性。因此，第一非晶态硅膜的膜厚宜在100纳米以下。按照本发明的发明人的实验结果，若起始非晶态硅膜的膜厚为50纳米，则每根针状结晶或柱状结晶的膜厚亦为50纳米，而每根针状结晶或柱状结晶的宽度扩大为150-250纳米。
在以针状结晶或柱状结晶为晶种，使非晶态硅膜结晶化的场合中，仅由加热处理，亦可得到适当的效果。然而，如果在加热同时用激光束或强光照射，则可得到几乎与晶种的结晶性同样良好的晶态硅膜。
在使用镍(Ni)(它较佳)作为催化剂元素的场合，可得到显著的效果。另外，亦可使用钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铟(In)、锡(Sn)、铝(Al)、磷(P)、砷(As)及锑(Sb)中的一种或数种。如果导入从上面的元素中选出的一种或多种催化剂元素，即使仅是微量(1×1018厘米-3数量级)，亦有促进结晶化的效果。故这些元素不会对得到的半导体器件发生不良影响。
按照本发明制造此种半导体器件的第一种方法，将促进第一非晶态硅膜的结晶化的催化剂元素选择地导入，将第一非晶态硅膜加热使其结晶化，从而在选择性地导入催化剂元素的区域的周围，沿着大致平行于基板表面的方向进行结晶生长，而得到针状结晶或柱状结晶；接着，在此针状结晶或柱状结晶上形成绝缘薄膜；再将绝缘薄膜及晶态硅膜去除一部分，使其具有沿着晶态硅膜的结晶生长方向的线状边界；再在其上形成第二非晶态硅膜。其后，通过加热、激光束照射或强光照射，使第二非晶态硅膜结晶生长，即以针状结晶或柱状结晶为晶种，长出结晶。结果可得到几乎与单晶的结晶性同样良好的晶态硅膜。
按照本发明的第二种方法，对于生长方向大致平行于该基板表面方向的针状结晶或柱状结晶作线状图形形成，并在其上形成第二非晶态硅膜。其后，通过对膜加热或以激光束照射或强光照射，以针状结晶或柱状结晶为晶种，而使第二非晶态硅膜结晶生长。作线状图形形成的绝缘薄膜的线宽度最好与作为晶种的针状结晶或柱状结晶的宽度相等或更小，具体而言，最好在200纳米以下。
按照本发明的第三种方法，沿着晶态硅的结晶生长方向线状去除在上述针状结晶或柱状结晶上形成的绝缘薄膜，并在其上形成第二非晶态硅膜。然后以针状结晶或柱状结晶为晶种，对第二非晶态硅膜通过加热、激光束照射或强光照射使其长出结晶。线状去除的上述绝缘薄膜的线宽度最好取为与作为晶种的针状结晶或柱状结晶的宽度相等或更小，具体而言，最好在200纳米以下。
按照本发明的第四种方法，在基板上形成线状第一非晶态硅膜，然后对其一部分选择性地导入促进第一非晶态硅膜结晶化的催化剂元素。接着，通过加热使第一非晶态硅膜结晶化，从而自选择性地导入该元素的区域，沿着该第一非晶态硅膜的线状图形，沿大致平行于基板表面的方向生长结晶，由此得到针状结晶或柱状结晶。接着在此针状结晶或柱状结晶上形成第二非晶态硅膜，由加热、激光束照射或强光照射，以针状结晶或柱状结晶为晶种，使其结晶生长。为了得到晶粒边界不存在的单晶状态，上述第一非晶态硅膜结晶化所得的线状晶态硅的线宽最好在200纳米以下。
如此，本发明提供一种在基板上制造的半导体器件及其制造方法，该器件的晶态硅膜具有与单晶硅的迁移率大致相等的迁移率。
下面结合附图所作的详细描述可使熟悉本领域技术的人士明白本发明的此种与另外的优点。
图1为显示按照本发明的例1制造半导体器件中的晶态硅膜的步骤的平面图。
图2A-2D为沿图1的A-A′线的剖视图。
图3A-3E为沿图1的B-B′线的剖视图。
图4A-4D为显示本发明例1的半导体器件的制造步骤的剖视图。
图5为显示按照本发明的例2制造半导体器件中的晶态硅膜的步骤的平面图。
图6A-6D为沿图5的C-C′线的剖视图。
图7A-7E为沿图5的D-D′线的剖视图。
图8A-8D为显示按照本发明的例2的半导体器件的制造步骤的剖视图。
图9为显示按照本发明的例3制造半导体器件中的晶态硅膜的步骤的平面图。
图10A-10E为沿图9的F-F′线的剖视图。
图11为显示按照本发明的例3的半导体器件中的晶态硅膜的制造步骤的平面图。
图12A-12E为沿图11的G-G′线的剖视图。
图13A-13D为沿图11的H-H′线的剖视图。
图14为显示传统的半导体器件中的晶态硅膜的制造步骤的平面图。
图15为液晶显示装置的电气光学系统的方框图。
以下，参照附图说明本发明的实施例。应该指出，用以下的实施例中的方法得到的TFT不但可用于有源矩阵液晶显示装置的驱动电路及像素部分，亦可用于在同一基板上构成CPU的器件。此外，这些TFT的应用范围不仅包括液晶显示装置，还可用于一般称之为“薄膜电路”的所有半导体器件。
例1
在本例中，将就本发明用于在玻璃基板上形成的N型TFT的情形加以说明。
图1为显示晶态硅膜的制造步骤的平面图。图2A至2D为图1沿A-A′线的剖视图。图3A至3E为图1沿B-B′线的剖视图。依照图2A至2D与图3A至3E的顺序进行各制造步骤。图4A至4D为显示在图3E的制造步骤的后要进行的步骤的剖视图。
图4D中显示本发明例1的TFT的剖视图。在此TFT中，在玻璃基板101上形成由氧化硅构成的底膜102，用以防止杂质自基板扩散。在底膜上，形成由晶态硅构成的有源区域112，包括源极区域116、漏极区域117及沟道区域。在这些区域上形成由氧化硅构成的栅极绝缘膜113。
在本发明的所有例子中，关于玻璃基板101，可使用变形点在700℃以下的较廉价的基板，例如康宁(Corning)公司的1733、1734或1737等。或者，变形点在600℃以下的玻璃基板，例如康宁公司的7059亦可使用。下述各步骤中的处理温度最好低于要使用的玻璃基板的变形点约50℃。
在栅极绝缘膜113的上方，与沟道区域相对，形成由例如铝膜构成的栅极电极114；在其表面，将栅极电极114予以阳极氧化而形成氧化物层115。覆盖于氧化物层115的上方，形成有由氧化硅或氮化硅构成的层间绝缘膜118；更在其上形成由金属材料例如氮化钛与铝组成的多层膜构成的TFT的电极引线119、120。这些电极引线119、120经由形成于栅极绝缘膜113及层间绝缘膜118内的接触孔而与源极区域116及漏极区域117作电气连接。
上述结构的TFT可依下述方式制造。首先，利用图1至图3E，说明构成TFT的有源区域的晶态硅膜的制造步骤。
首先，如图2A所示，在玻璃基板101上，例如以溅射法等形成由厚约200纳米左右的氧化硅构成的底膜102。在其上，利用例如低压CVD(化学气相淀积)法或等离子体CVD法形成80纳米的第一本征(I型)非晶态硅膜103。非晶态硅膜103的厚度可在25至100纳米的范围内。
其次，在非晶态硅膜103上利用厚度50纳米左右的氧化硅膜或氮化硅膜等绝缘薄膜形成掩膜104，再将此掩模选择性地去除，开设催化剂元素导入窗105。如果由基板顶面上方观察此一状态下的薄膜，则透过图1所示的催化剂元素导入窗105暴露出第一非晶态硅膜103的一部分，而其他部分仍处于被掩蔽的状态。
其后，如图2B所示，在基板整个表面涂上例如醋酸镍或硝酸镍等镍盐的水溶液，利用旋转器使基板表面均匀地干燥。此水溶液中的镍浓度以50至200ppm为适当，较佳为100ppm。此时，在形成有催化剂元素导入窗105的非晶态硅103部分，由于有水溶液106的镍离子与其接触，故可选择性地施行镍的微量添加(1×1018厘米-3数量级)。
其次，将其在氢还原气氛下(氢的分压最好在0.1至1大气压的范围内)或惰性气体下(一大气压)，以温度520至580℃使其退火数小时至数十小时，例如在550℃下退火16小时，而令部分非晶态硅膜103结晶化。这样，在已选择性地施行镍微量添加的非晶态硅膜103部分(由窗105确定)，沿着垂直于基板101方向发生第一非晶态硅膜103的结晶化，而形成晶态硅膜103a。另一方面，在窗105的周围区域，如图2C的箭头107所示，由非晶态硅膜103的部分(由窗105确定)朝横方向(与基板平行的方向)发生结晶生长，形成横向生长的晶态硅膜103b。在其他区域，非晶态硅膜仍保持原样，以103c表示。在上述结晶生长时，在以箭头107表示的与基板平行方向的结晶生长的长度，约为80微米。
其后，如图2D所示，将掩模104去除。这样，图2C和2D对应于图1沿A-A′线所取的剖面。
上述沿横方向结晶生长的晶态硅膜103b的结晶生长前端部分的放大平面图，示于图1的下侧。此晶态硅膜103b由针状结晶或柱状结晶构成，这些结晶沿着结晶生长方向整齐延伸。自膜的顶面上方观察，每根针状结晶或柱状结晶的宽度为80至100纳米(若起始非晶态硅膜103的膜厚为80纳米)，若起始非晶态硅膜103的膜厚为50纳米，则每根针状结晶或柱状结晶的宽度扩大为150至200纳米。另一方面，自图1的B-B′线剖面观察该晶态硅膜103b，则如图3A所示，在晶态硅103b的顶面与底面的间没有晶粒边界。
接着，如图3B所示，在包括晶态硅膜区域103a、103b及非晶态硅膜103c区域的硅膜103上，设有膜厚10至100纳米(例如，20纳米)的氧化硅膜或氮化硅膜等绝缘薄膜108。
其次，如图3C所示，以例如腐蚀方法将绝缘薄膜108与晶态硅膜103b去除一部分，从而沿着横向生长的晶态硅膜103b的结晶生长方向107(例如图1的A-A′线的方向)形成线状边界。晶态硅膜103b沿着腐蚀线露出其侧面。露出的晶态硅膜103b侧面的结晶109为一根针状结晶或柱状结晶的侧面，晶粒边界近乎不存在，显示出几乎与单晶同样良好的状态。
其次，如图3D所示，以例如低压CVD法或等离子体CVD法，形成厚度100纳米的第二非晶态硅膜110，再将此膜110以激光束111照射。非晶态硅膜110厚度范围可在50至200纳米的范围内。通过激光束照射，第二非晶态硅膜110则以针状结晶或柱状结晶109为晶种，而被结晶化，成为晶态硅膜110。于此例中，虽用KrF(氪氟)准分子激光(波长248纳米，脉冲宽度20纳秒)作激光束111，但亦可用其他激光。照射条件为：以能量密度200至400毫焦耳/厘米2(例如，300毫焦耳/厘米2)，在一处照射数次。照射时，将基板加热至200至400℃，可使效果更增加。
其后，如图3E所示，将晶态硅膜110的成为TFT的有源区域(元件区域)112留下，以腐蚀方法除去所有其他区域，由此施行各TFT间的隔离。用上述方式制得的晶态硅膜区域112显示出几乎与单晶硅同样良好的结晶性。按照本发明，作为形成于玻璃基板上的晶态硅膜，可得到以传统的方法无法得到的高品质晶态硅膜。
关于采用如此而制得的晶态硅膜以制造N型TFT的步骤，兹参考图4A至4D在下面加以详细说明。
首先，如图4A所示，淀积厚度为20-150纳米(例如，100纳米)的氧化硅膜所构成的栅极绝缘膜113，覆于用作有源区域的晶态硅膜112上方。此栅极绝缘膜113是以TEOS为原料，利用射频等离子体CVD法，和氧气一起，在基板温度为150至600℃(最好为300在450℃)下予以分解而形成的。或者，此栅极绝缘膜113是以TEOS为原料，利用低压等离子体CVD法或常压CVD法，与臭氧气体一起，在基板温度350至600℃(最好在400至500℃)下予以分解而形成的。
在淀积栅极绝缘膜113后，为改善栅极绝缘膜113本身的整体特性及晶态硅膜与栅极绝缘膜的界面特性，而在惰性气体中，在400至600℃下施行30至60分钟的退火。
接着，利用溅射法形成厚度400至800纳米(例如，600纳米)的铝膜。然后，如图4B所示，将此铝膜施以图形形成而得出栅极电极114，更将栅极电极114表面施以阳极氧化，而在表面形成氧化物层115。此阳极氧化在含有1至5％的酒石酸的乙二醇溶液中进行，最初以一恒定电流将电压升高至220V，并在该状态下保持一小时。所得到的氧化物层115的厚度为200纳米。此氧化物层115的厚度确定在其后的离子掺杂步骤中形成的偏移栅极区域的长度。此外，此氧化物层115的形成可防止在其后的步骤中在构成栅极电极114的铝膜上产生小丘(hillock)。
接着，通过离子掺杂法，以栅极电极114与其周围的氧化物层115为掩模，在有源区域112内注入杂质(磷离子)。在下述条件下施行注入：使用磷化氢(PH3)作为掺杂气体，加速电压取为60至90千伏，例如为80千伏；令注入剂量为1×1015至8×1015厘米-2，例如为2×1015厘米-2。在此步骤期间，注入有杂质的区域116与117将在其后成为TFT的源极和漏极区域，而以栅极电极114与氧化物层115予以掩蔽的未注入杂质的区域则将在其后成为TFT的沟道区域。
然后，如图4C所示，以激光束照射施行退火，进行已注入杂质的活化，同时改善在上述杂质导入步骤中结晶性已劣化的部分的结晶性。在此例中，使用XeCl(氙氯)准分子激光(波长308纳米，脉冲宽度40纳秒)作为激光束而进行照射。激光的照射条件为能量密度150至400毫焦耳/厘米2，最好为200至250毫焦耳/厘米2。如此而形成的N型杂质(磷)区域116、117的表面电阻为200至800欧/口。又，其他的激光束亦可采用。
接着，如图4D所示，利用例如等离子体CVD法等方法形成由厚度约6000A的氧化硅膜或氮化硅膜构成的层间绝缘膜118。在形成氧化硅膜的场合，若使用TEOS为原料，与氧气一起，利用射频等离子体CVD法，以分解的方法形成；或使用TEOS为原料，与臭氧气体一起，利用低压等离子体CVD法或常压CVD法，以分解的方法形成，则可得到阶跃包覆性能极好的层间绝缘膜。在形成氮化硅膜的场合，若以SiH4与NH3为原料气体，利用等离子体CVD法成膜，则可对有源区域与栅极绝缘膜的界面供给氢，而使晶态硅膜中的空键由氢端接，由此可使TFT的特性改善。
其次，在层间绝缘膜118中形成接触孔，利用金属材料例如氮化钛与铝组成的多层膜，形成TFT的电极引线119、120，使其与源极区域和漏极区域116、117连接。上述多层膜是在氮化钛膜上叠加铝膜而构成的，氮化钛膜具有防止铝向半导体层扩散的阻挡膜的功能，在本发明的所有的例子中都是这样。
最后，在一大气压的氢气氛中，在350℃下施行30分钟的退火，使TFT完成。
所得到的TFT可使用于有源矩阵型液晶显示装置的外围驱动电路及像素部分的开关元件，或构成CPU的薄膜集成电路。在使用于作为像素电极的开关元件的场合，将电极119与120之一连接在由ITO(氧化铟锡)等透明导电膜构成的像素电极上，并从119或120的另一电极输入信号。在使用于CPU等薄膜集成电路的场合，在栅极电极114上亦形成接触孔，并在形成必要的互连引线后令其与栅极电极114连接。
在如此而得到的N型TFT中，有源区域112由几乎与单晶硅的结晶性同样良好的晶态硅膜构成，故呈现200厘米2/伏秒至300厘米2/伏秒或更高的非常高的场效应迁移率。
通常，在薄膜状态下的有源区域中的载流子迁移率与单晶硅基板的载流子迁移率无法单纯地予以比较。但是，在本说明书中，当电子的场效应迁移率在200厘米2/伏秒以上时，将有源区域的结晶性视为“实质上等于”单晶硅的结晶性。另一方面，在空穴场效应迁移率为150厘米2/伏秒以上时，把有源区域的结晶性视为“实质上等于”单晶硅的结晶性。
在使用本例的N型TFT形成CPU的场合，有源区域112的场效应迁移率最好为250厘米2/伏秒以上。
例2
在例2中，对于在以形成于玻璃基板上的N型TFT与P型TFT构成互补型CMOS构造的电路中应用本发明的情形加以说明。
图5为显示晶态硅膜的制造步骤的平面图。图6A至6D为图5沿C-C′线的剖视图。图7A至7E为图5沿D-D′线的剖视图，依照图6A至6D及图7A至7E的顺序而进行各步骤。图8A至8D为显示CMOS构造下的电路制造步骤的剖视图，依图8A至8D的顺序进行各步骤。
图8D显示本例的CMOS构造的电路的剖视图。在此电路中，在玻璃基板201上，为防止杂质自基板201扩散，而形成由氧化硅构成的底膜202；在其上形成由晶态硅构成的N型TFT的有源区域212，包括源极区域217、漏极区域218及沟道区域，以及由晶态硅构成的P型TFT的有源区域213，具有源极区域219、漏极区域220及沟道区域。
在形成有源区域212和213的基板201上，形成由氧化硅构成的栅极绝缘膜214。在此膜上与各TFT的沟道区域相面对形成由铝膜构成的栅极电极215、216；再把由氧化硅构成的层间绝缘膜221覆盖于栅极电极215和216的表面上；更在此膜上层叠由金属材料例如氮化钛与铝组成的多层膜构成的TFT的电极引线222、223及224。此电极引线222、223及224经由形成于栅极绝缘膜214及层间绝缘膜221中的接触孔，而与源极区域217及219、漏极区域218、220作电气连接。
具有上述构造的CMOS结构的电路例如可依下述方式制造。首先，参见图5至图7E，说明构成TFT的有源区域的晶态硅膜的制造步骤。
首先，如图6A所示，在玻璃基板201上，以例如溅射法形成厚度约100纳米的氧化硅构成的底膜202。在其上，利用低压CVD法，形成厚度25至100纳米(例如，50纳米)的第一本征(I型)非晶态硅膜203。
其次，使用厚度约50纳米的氧化硅膜或氮化硅膜等绝缘薄膜，在非晶态硅膜203上形成掩模204，再将此掩模204选择性地去除，而开设催化剂元素导入窗205。若由基板顶面的上方观察此状态之下的薄膜，则透过催化剂元素导入窗205，即露出第一非晶态硅膜203的部分，而其他部分仍处于被掩蔽的状态。
其后，如图6B所示，例如以溅射法形成硅化镍膜206(NiSiX、0.4≤X≤2.5，例如X＝2.0)，硅化镍膜206的厚度范围，以0.5至20纳米为适当。结果，在由导入窗205确定的非晶态硅膜203部分，选择性地施行镍微量添加(1×1018厘米-3数量级)。然后，将非晶态硅膜203的部分在氢还原气氛下或惰性气体下，在加热温度550℃下，退火16小时，令其结晶化。
这样，在已选择性地施行镍微量添加的非晶态硅膜203部分(由窗205确定)，沿着垂直于基板201的方向，发生第一非晶态硅膜203的结晶化，形成晶态硅膜203a。另一方面，在非晶态硅膜203部分(由窗205确定)的周围区域，如图6C的箭头207所示，由晶态硅膜203a部分朝横方向(与基板201平行的方向)发生结晶生长，形成沿横向结晶生长的晶态硅膜203b。在其他区域，非晶态硅膜仍维持原先的状态。在上述结晶生长时，沿以箭头207表示的平行于基板的方向的结晶生长的长度约80微米。其后，如图6D所示，将掩模204中去除。这样，图6C及6D对应于图5中沿C-C′线所取的剖面。
与例1的方式相同，上述沿横向结晶生长的晶态硅膜203b由针状结晶或柱状结晶构成，这些结晶沿着结晶生长方向整齐地延伸。从膜的顶面的上方观察，每根针状结晶或柱状结晶的宽度为150至200纳米(当起始非晶态硅膜的膜厚为80纳米)。另一方面，若取沿图5的D-D′线的剖面，观察此晶态硅膜203b，则如图7A所示，在晶态硅膜203b的顶面与底面之间无晶粒边界。
接着，如图7B所示，将沿横向生长的晶态硅膜203b沿其结晶生长方向作图形形成，形成其后被用作晶种的岛状晶态硅膜209。从基板顶面的上方观察此岛状晶态硅膜209，则其配置如图5所示。这样，令线状图形的线宽度X小于等于针状结晶或柱状结晶的宽度，具体而言，为200纳米以下，则在岛状晶态硅膜209中不存在晶粒边界，或仅有一个晶粒边界，从而可得到几乎与单晶的结晶性同样良好的结晶性。另一方面，在线状图形的线宽度X为200纳米以上的场合，则在岛状晶态硅膜209中至少有两根针状结晶或柱状结晶并列。尽管如此，其两端部分沿结晶生长方向(即由图5C-C′线所示方向)仍各由一根针状结晶或柱状结晶构成。因此，在以此为晶种沿图5D-D′线方向生长结晶的场合，即使将生长结晶用作元件区域，亦不会特别构成问题。在本例中，令线状图形宽X为200纳米，而形成岛状晶态硅膜209。
其次，如图7C所示，以例如低压CVD法形成厚度约为100纳米的第二非晶态硅膜210。此非晶态硅膜210的厚度范围以50至200纳米为适当。
其次，如图7D所示，以激光束211照射膜210。结果，第二非晶态硅膜210即以岛状晶态硅(针状结晶或柱状结晶)209为晶种而结晶化，成为晶态硅膜210。在此例中，采用XeCl(氙氯)准分子激光(波长308纳米，脉冲宽度40纳秒)作为激光束211。关于激光束的照射条件为：照射时将基板温度加热至200至450℃，能量密度为200至400毫焦耳/厘米2。
其后，如图7E所示，对每个TFT，只留下晶态硅膜210的成为TFT的有源区域(元件区域)212、213的部分，而其他所有区域都予以腐蚀去除，由此施行元件隔离。用上述方式得到的晶态硅膜区域212、213呈现几乎与单晶硅的结晶性同样良好的结晶性，而可得到高品质的晶态硅膜。
下面参照图8A至8D，说明采用如此而得到的晶态硅膜将N型TFT与P型TFT构成互补型CMOS结构的电路的制造步骤。
首先，如图8A所示，淀积由厚度100纳米的氧化硅膜构成的栅极绝缘膜214，从而覆盖用于有源区域的晶态硅膜212、213。在此例中，利用溅射法形成栅极绝缘膜214。溅射条件为：用氧化硅作靶，基板温度的范围以200-400℃为适当(例如，350℃)；溅射气氛用氧气与氩气；使氩气/氧气＝0.1以下。氩气/氧气比值的范围以0至0.5为适当(例如，0.1或0.1以下)。
接着，以例如溅射法等方法淀积厚度600纳米的铝膜。在此例中，铝膜的厚度范围以400至800nm为适当。然后，如图8B所示，对此铝膜施以图形形成，以得出栅极电极215、216。
接着，利用例如离子掺杂法，分别以栅极电极215、216为掩膜，在有源区域212注入杂质(磷)，而在有源区域213注入杂质(硼)；在下述条件下进行注入步骤：掺杂气体分别采用磷化氢(PH3)及乙硼烷(B2H6)，令前者的加速电压为60至90千伏特(例如80千伏特)；后者的加速电压为40至80千伏特(例如65千伏)。剂量为1×1015-8×1015厘米-2，例如，磷为2×1015厘米-2，而硼为5×1015厘米-2。在此步骤期间注入有杂质的区域217、218、219、220在其后将成为TFT的源极及漏极；由栅极215、216予以掩蔽而未注入杂质的区域在其后将成为TFT的沟道区域。在进行上述掺杂时，以光致抗蚀剂覆盖在不须掺杂的区域，而可对各元素选择性地施以掺杂。结果，形成N型杂质区域217、218与P型的杂质区域219、220，如图8D所示，可形成N沟道型TFT与P沟道型TFT。
其后，如图8C所示，利用激光束的照射进行退火，使注入的杂质活化。在此例中，采用KrF(氪氟)准分子激光(波长248纳米，脉冲宽度20纳秒)作为激光束，照射条件为能量密度250毫焦耳/厘米2，在一处照射数次。
接着，如图8D所示，用等离子体CVD法，形成厚度约600纳米的氧化硅膜构成的层间绝缘膜221。其次，在层间绝缘膜221中形成接触孔，利用金属材料诸如氮化钛与铝组成的多层膜形成TFT的电极引线222、223及224，使其与源极及漏极区域217、218、219及220相连接。最后，在氢等离子体气氛中，在350℃下进行30分钟的退火，使TFT完成。
在如此得到的CMOS结构的电路中，N型TFT的场效应迁移率为200至300厘米2/伏秒，P型TFT的场效应迁移率为150至230厘米2/伏秒，都呈现极高的值。
例3
在本例中，应用不同于例1及2的方法，制造晶态硅膜。图9为显示在本例中的晶态硅膜的制造步骤的平面图。图10A至10E为图9沿F-F′线的剖视图。依图10A至10E的顺序，进行各步骤。
首先，实施与例1的图2A至2D或例2的图6A至6D所示的相同步骤，在玻璃基板301上形成沿横向结晶生长的晶态硅膜303b。在图9中，305表示已选择性施行镍微量添加的区域，在此区域中，沿纵方向(垂直于基板301的方向)形成晶态硅膜303a。另一方面，在区域305的周围区域，如箭头307所示，由区域305朝横方向(与基板301平行的方向)发生结晶生长，而形成朝横向结晶生长的晶态硅膜303b。在其他区域中，非晶态硅膜仍保持相同的状态。在图9中，沿E-E′线所取的剖面后对应于图2C及2D及图6C及6D。
沿横向结晶生长的晶态硅膜303b由针状结晶或柱状结晶构成，这些结晶沿结晶生长方向整齐地排列。若由沿图9的F-F′线所取的剖面观察此晶态硅膜303b，则如图10A所示，在晶态硅膜303b的顶面与底面之间没有晶粒边界。
接着，如图10B所示，于在有晶态硅膜303a、303b区域及非晶态硅膜303上，设置膜厚为10至100纳米(例如，20纳米)的氧化硅膜等的绝缘薄膜308。接着，沿着朝横向生长的晶态硅膜303b的结晶生长方向307作线状图形形成，将氧化硅膜307的一部分去除。从基板顶面上方观察此晶态硅膜303b，则如图9所示，通过设于绝缘薄膜308的缝状窗309，晶态硅膜303b呈露出状态。此时，若缝状窗309的宽度X′设置为与针状结晶或柱状结晶的宽度相等或更小，具体而言在200纳米以下，则或在通过缝状窗309而露出的晶态硅膜303b中不存在晶粒边界，或者仅存在一个晶粒边界，由此作为晶种可得到良好的结晶性。另一方面，若缝状窗的宽度X′为200纳米以上，则在通过缝状窗309而露出晶态硅膜303b中，至少有两根针状结晶或柱状结晶并排着。然而，即使如此，因其两端部分分别由一根针状结晶或柱状结晶沿结晶生长方向(即图9的E-E′线所示方向)排列，因此，在以其为晶种朝图9的F-F′线方向结晶生长的场合，即使用作元件区域亦不会发生什么问题。在本例中，使缝状窗的宽度X′为500纳米，而在绝缘薄膜308中开设出缝状窗309。
其次，如图10C所示，在例如以低压CVD法形成厚度约50纳米的第二非晶态硅膜310后，利用电炉等，在氮气等惰性气体的气氛中，于550至600℃下，施行数十小时的热处理。结果，通过使用经缝状窗309而露出的晶态硅膜303b的部分(包括针状结晶或柱状结晶)为晶种而使第二非晶态硅膜310结晶化，从而成为晶态硅膜310。此时，如图10D所示，在缝状窗309的上部，由于其下方的横向晶态硅膜303b的结晶性受影响，而呈现晶粒边界T。另一方面，从缝状窗309的两端形成无晶粒边界的晶态硅膜310。
其后，如图10E所示，留下成为TFT的有源区域(元件区域)312的部分，对晶态硅膜310加以图形形成，而腐蚀去除其他区域，从而进行元件间隔离。用上述方式得到的晶态硅膜区域312呈现几乎与单晶硅的结晶性同样良好的结晶性，作为在玻璃基板上形成的晶态硅膜，可得到极高品质的晶态硅膜。
将如此得到的晶态硅膜区域312作为TFT的有源区域，以与例1或2同样的方式制造所需的半导体器件。
在所得到的半导体器件中，由于TFT的有源区域312是由具有几乎与单晶硅的结晶性同样良好的晶态硅膜构成的，故可得到极高的场效应迁移率。具体而言，其场效应迁移率，就电子而言为250厘米2/伏秒以上，就空穴而言为150厘米2/伏秒以上。
在本例中，在进行第二阶段的固相处延生长时，施行的是炉内退火而不是激光退火。因此，晶态硅膜310在玻璃基板301的顶面的宽广范围内具有高均匀性的结晶性。因此，在玻璃基板301上设有多个TFT的场合，各TFT的特性(迁移率等)不易发生性能不均一的情形。
例4
在本例中，采用与例1、2及3不同的方法制造晶态硅膜。图11为显示晶态硅制造步骤的平面图。图12为图11沿G-G′线的剖视图。图13为图11沿H-H′线的剖视图。依图12A至13D的顺序进行各步骤。
首先，在玻璃基板401上，用溅射法等方法形成由厚度约100纳米的氧化硅构成的底膜402。在其上利用例如等离子体CVD法形成厚度为40纳米的第一本征(I型)非晶态硅膜403。非晶态硅膜403的厚度范围以25至100纳米为适当。
其次，将此非晶态硅膜403作线状图形形成，去除多余部分，形成如图11及图12A所示的岛状非晶态硅膜403。
其次，如图12B所示，用厚度约50纳米的氧化硅膜或氮化硅膜等绝缘薄膜形成掩膜404，将此掩膜选择性去除，而开设出催化剂元素导入窗405。自基板顶面的上方观察此一状态，则如图11所示，通过催化剂元素导入窗405而露出被形成为线状的第一非晶态硅膜403的端部，其他部分则仍处于被掩蔽的状态。
其后，如图12所示，用例如气相淀积法等方法形成厚度1纳米的镍膜406。镍膜406的厚度范围以0.5至20纳米为适当。结果，通过导入窗405对非晶态硅膜403的端部施行选择性镍微量添加(1×1018厘米-3数量级)。然后，将非晶态硅膜403部分在氢还原气氛中或惰性气体气氛中，在温度550℃下，退火16小时，使其结晶化。
这样，在已选择性地施行镍微量添加的非晶态硅膜403部分(由窗405确定)，沿垂直于基板401的方向，第一非晶态硅膜403发生结晶化，形成晶态硅膜403a。另一方面，在晶态硅膜403a的周围区域，将如图12D的箭头407所示，由晶态硅膜403a朝横方向(与基板401平行的方向)发生结晶生长，形成朝横向结晶生长的晶态硅膜403b。这样，若线状非晶态硅膜403的线宽X″在200纳米以下，则得到的晶态硅膜403b为晶粒边界不存在的单晶状态的硅膜。由于构成沿横向生长的晶态硅膜403b的针状结晶或柱状结晶的每根宽度为200纳米左右，故线状图形形成的非晶态硅膜403结晶化为一根针状结晶或柱状结晶。
其后，如图12E所示，把在已施行镍微量添加的非晶态硅膜403端部(由窗405确定)形成的晶态硅膜403a与掩模404去除，而得到如图12E所示的岛状晶态硅膜403b。沿图11的H-H′线所取的剖面观察此一状态，则成为如图13F所示的晶态硅膜403b的剖视图。
接着，如图13B所示，利用例如低压CVD法形成厚度约80纳米的第二非晶态硅膜410，并如图13C所示以激光束411照射。结果，第二非晶态硅膜410以岛状晶态硅膜403b(或针状结晶或柱状结晶)为晶种而结晶化，成为晶态硅膜410。
其后，如图13D所示，留下晶态硅膜410的将作为TFT的有源区域(元件区域)412，而腐蚀去除所有其他区域，由此施行元件间隔离。用如上述方式得到的晶态硅膜区域412呈现几乎与单晶硅的结晶性同样良好的结晶性，作为形成在玻璃基板上的晶态硅膜，可得到传统方法无法得到的极高品质的晶态硅膜。
将如此得到的晶态硅膜区域412作为TFT的有源区域，以与例1或2同样的方法制造所要的半导体器件。
在所得到的半导体器件中，由于TFT的有源区域412是由具有几乎与单晶硅的结晶性同样良好的晶态硅膜构成的，故可得到极高场效应迁移率。具体而言，其场效应迁移率，就电子而言为250厘米2/伏秒以上，就空穴而言为150厘米2/伏秒以上。
以上，虽然用一些例子具体说明本发明，但本发明并非限于上述例子，依据本发明的技术思想仍可作各种变形。
例如，在上述例子1至4中，关于镍的导入方法，所采用的方法是在第一非晶态硅膜103、203、303、403的表面上施加镍盐水溶液，或者在第一非晶态硅膜上形成硅化镍薄膜或镍薄膜(它是极薄的膜，难以观察)，由此选择性地施行镍微量添加，然后从这一部分进行结晶生长。但是，亦可在形成第一非晶态硅膜103、203、303、403的前，在其底面选择性地施行镍微量添加。亦即，镍微量添加在非晶态硅膜的顶面或底面均可施行，而结晶生长由非晶态硅膜的顶面侧或底面侧均可施行。或者，预先形成非晶态硅膜，再利用离子掺杂法，将镍离子选择性地注入非晶态硅膜内。在此场合，可精确控制镍元素的浓度。或者，亦可不采用淀积镍薄膜的方式，而利用镍(Ni)电极，通过等离子体对非晶态硅膜进行处理而施行镍微量添加。关于促进结晶化的催化剂元素，使用镍可得到最显著的效果。此外，使用钴、钯、铂、铜、银、金、铟、锡、铝、磷、砷及锑或它们的组合作为催化剂元素，亦可得到显著的效果。只要从这些催化剂元素中选择一种或数种元素，即使仅微量(1×1018厘米-3数量级)亦具有促进结晶化的效果，因此，这种元素不会对半导体元件造成不良影响。
在上述例子中，在结晶化时，虽通过脉冲准分子激光(或脉冲式激光)束照射施行加热，但使用其他的激光束(例如连续振荡氩(Ar)激光束等)亦可施行同样的加热处理。此外，亦可不用激光束，而使用与激光束同等的强光，例如红外线、闪光灯泡等，在短时间内使温度上升到1000至1200℃(即，硅控制温度)，而将试料加热，此即所谓快速热退火(RTA)，或称为快速热处理(RTP)。如例3所示，仅单纯的加热处理(加热炉退火)亦可得到充分效果。然而，在施行激光束照射或强光照射的场合，可容易地得到反映出作为晶种的针状结晶或柱状结晶极佳结晶性的晶态硅膜。
又，本发明亦可应用于液晶显示用有源矩阵基板以外的情形。例如，可应用于诸如密接型图像传感器、驱动器内设型感热头、采用有机场致发光(EL)元件为发光元件的驱动器内设型光写入器件与显示器件、以及诸如三维IC等各种器件。在把本发明应用于这些器件的场合，可实现这些器件的快速响应、高分辨率等高性能。又，本发明一般可用于多种半导体工艺和器件，不仅用于在上述例子中所说明的MOS型晶体管，亦可用于以晶态半导体作为器件材料的双极型晶体管及静电感应型晶体管。
如上所述，由于依本发明所得到的TFT的场效应迁移率很高，故以往用单晶硅基板(晶片)形成的CPU，现在可采用绝缘基板形成。结果，在将本发明应用于液晶显示用的有源矩阵基板的场合，可将图15中所示的CPU制于绝缘基板(例如，玻璃基板)上。因此，依照本发明，可将能与使用单晶硅基板而形成的CPU同样地高速工作的CPU设在绝缘基板上。此外，CPU以外的所有电路亦可设在同一绝缘基板上。在此情形中，并非全部电路(或全部半导体器件)均必须依照本发明的方法制造。可仅对要求高速工作的半导体器件应用本发明的制造方法。
由以上的说明可知，依照本发明，在具有绝缘表面的基板上形成由具有晶态硅膜所构成的有源区域；其中，该有源区域是将促进结晶化的催化剂元素导入第一非晶态硅膜中，以通过加热方式使之结晶生长的针状结晶或柱状结晶作为晶种，令第二非晶态硅膜结晶生长，故可得到结晶性几乎与单晶相同的晶态硅膜。以该晶态硅膜作为有源区域，在玻璃基板上形成TFT，则可得到具有与采用单晶硅基板形成有源区域的场合相匹敌的高迁移率的TFT。在廉价的玻璃基板上以良好的再现性制造高迁移率的TFT的技术，在以往并不存在。通将本发明应用于液晶显示装置，而可在一片玻璃基板上制造显示器、X/Y驱动器、CPU、存储器，从而实现了用传统技术所不可能获得的集成电路。
对于熟悉本领域技术的人而言，易于理解并能施行不偏离本发明范围与精神的种种变更。故所附的权利要求书的范围不应受已作描述的限制，而应对权利要求书作非限制性解释。

Claims (20)

1.一种具有在基板的绝缘表面上形成的由晶态硅膜构成的有源区域的半导体器件，为形成所述有源区域，将促进结晶化的至少一种催化剂元素导入用于形成所述有源区域的第一非晶态硅膜，所述半导体器件的特征在于，藉助于加热使所述第一非晶态硅膜结晶生长出针状结晶或柱状结晶，并由所述针状结晶或柱状结晶使得用于形成所述有源区域的第二非晶态硅膜结晶化。
2.如权利要求1所述的半导体器件，其特征在于，作为晶种的所述针状结晶或柱状结晶的膜厚为100纳米或100纳米以下。
3.如权利要求1所述的半导体器件，其特征在于，所述第二非晶态硅膜可藉助于激光束照射或强光照射而结晶生长。
4.如权利要求1所述的半导体器件，其特征在于，所述催化剂元素是从镍、钴、钯、铂、铜、银、金、铟、锡、铝、磷、砷及锑中选出的一种或多种元素。
5.一种制造具有在基板的绝缘表面上形成的由晶态硅膜构成的有源区域的半导体器件的方法，为形成所述有源区域，将促进结晶化的至少一种催化剂元素导入用于形成所述有源区域的第一非晶态硅膜，所述制造方法的特征在于，形成所述有源区域的过程可以分为下述两个部分：
第一部分：在所述基板上形成所述第一非晶态硅膜，对所述第一非晶态硅膜进行包括第一次退火的处理，以得出使第二非晶态硅膜结晶化所需的晶种；以及
第二部分：在所述基板的与所述晶种接触的特定部分上形成所述第二非晶态硅膜，对所述第二非晶态硅膜进行第二次退火，使所述第二非晶态硅膜结晶化。
6.如权利要求5所述的方法，其特征在于，形成所述有源区域的过程的第一部分包括下述步骤：
在所述基板上形成所述第一非晶态硅膜；
在所述第一非晶态硅膜上形成绝缘薄膜掩模，再有选择地去除所述掩膜，得出导入所述催化剂元素的窗口；
通过所述窗口导入至少一种所述催化剂元素；
对所述第一非晶态硅膜进行第一次退火，使所述第一非晶态硅膜在所述窗口下方的部分沿垂直于所述基板表面的方向结晶化，同时，使所述第一非晶态硅膜在所述窗口周围的部分沿平行于所述基板表面的方向结晶化，形成结晶横向生长部分；
在所述第一非晶态硅膜的所述结晶横向生长部分上形成绝缘薄膜；
把所述第一非晶态硅膜的所述绝缘薄膜和所述结晶横向生长部分的一部分去除，使之具有沿结晶生长方向的线状边界，
以及
形成所述有源区域的过程的第二部分包括下述步骤：
在所述线状边界上形成所述第二非晶态硅膜；以及
对所述第二非晶态硅膜进行第二次退火，使所述第二非晶态膜以所述线状边界作结晶生长的晶种而结晶化。
7.如权利要求5所述的方法，其特征在于，形成所述有源区域的过程的第一部分包括下述步骤：
在所述基板上形成所述第一非晶态硅膜；
在所述第一非晶态硅膜上形成绝缘薄膜掩模，然后有选择地去除所述掩膜，得出导入所述催化剂元素的窗口；
通过所述窗口导入至少一种所述催化剂元素；
对所述第一非晶态硅膜进行第一次退火，使所述第一非晶态硅膜在所述窗口下方的部分沿垂直于所述基板表面的方向结晶化，同时，使所述第一非晶态硅膜在所述窗口周围的部分沿平行于所述基板表面的方向形成结晶化，形成结晶横向生长部分；
对所述第一非晶态硅膜的结晶横向生长部分作图形形成，得出沿结晶生长方向延伸的岛状硅区域，
以及
形成所述有源区域的过程的第二部分包括下述步骤：
在所述岛状硅区域上之上形成所述第二非晶态硅膜；以及
对所述第二非晶态膜施以第二次退火，以所述岛状硅区域为结晶生长的晶种，使所述第二非晶态硅膜结晶化。
8.如权利要求5所述的方法，其特征在于，形成所述有源区域的过程的第一部分包括下述步骤：
在所述基板上形成所述第一非晶态硅膜；
在所述第一非晶态硅膜上形成绝缘薄膜掩模，然后有选择地去除所述掩模，得出导入所述催化剂元素的窗口；
通过所述窗口导入至少一种所述催化剂元素；
对所述第一非晶态硅膜进行第一次退火，使所述第一非晶态硅膜在所述窗口下方的部分沿垂直于所述基板表面的方向结晶化，同时，使所述第一非晶态硅膜在所述窗口周围的部分沿平行于所述基板表面的方向结晶化，形成结晶横向生长部分；
在所述第一非晶态硅膜的结晶横向生长部分上形成绝缘薄膜；
在绝缘薄膜内形成缝状开口，暴露出所述第一非晶态硅膜的结晶横向生长部分的顶面的被选出区域，所述缝状开口沿结晶生长方向延伸，
以及
形成所述有源区域的过程的第二部分包括下述步骤：
在所述缝状开口之上形成所述第二非晶态硅膜；以及
对所述第二非晶态硅膜进行第二次退火，以所述第一非晶态硅膜的结晶横向生长部分的顶面的被选出部分作为结晶生长的晶种，使所述第二非晶态硅膜结晶化。
9.如权利要求5所述的方法，其特征在于，形成所述有源区域的过程的第一部分包括下述步骤：
在所述基板上形成所述第一非晶态硅膜；
对所述第一非晶态硅膜作线状图形形成，得出岛状非晶态硅膜区域；
在所述岛状区域之上形成绝缘薄膜掩膜，并在其上有选择地开出导入所述催化剂元素的窗口；
将促进结晶化的至少一种所述催化剂元素通过所述窗口导入所述岛状区域的被选出的部分；
对所述岛状区域进行第一次退火，使所述岛状区域在所述窗口下方的部分沿垂直于所述基板表面的方向结晶化，同时，使所述岛状区域在所述窗口周围的部分沿着平行于所述基板表面的方向结晶化，形成所述岛状区域的横向结晶生长部分；
在所述第一非晶态硅膜的所述横向结晶生长部分形成绝缘薄膜；以及
部分去除所述绝缘薄膜和所述第一非晶态硅膜的所述横向结晶生长部分，以形成沿结晶生长方向的线状边界，
以及
形成所述有源区域的过程的第二部分包括下述步骤：
在所述线状边界之上形成所述第二非晶态硅膜；以及
对所述第二非晶态硅膜作第二次退火，以所述线状边界作为结晶生长的晶种，使所述第二非晶态硅膜结晶化。
10.如权利要求6、7、8或9所述的方法，其特征在于，所述第一非晶态硅膜的膜厚为100纳米或100纳米以下。
11.如权利要7所述的方法，其特征在于，岛状硅区域的宽度为200纳米或200纳米以下。
12.如权利要求8所述的方法，其特征在于，所述缝状开口的宽度为200纳米或200纳米以下。
13.如权利要求9所述的方法，其特征在于，所述岛状硅区域的宽度为200纳米或200纳米以下。
14.如权利要求6、7、8或9所述的方法，其特征在于，所述催化剂元素是从镍、钴、钯、铂、铜、银、金、铟、锡、铝、磷、砷以及锑中选出的一种或多种元素。
15.如权利要求1所述的半导体器件，其特征在于，所述基板由变形点在700℃或700℃以下的玻璃所制成。
16.如权利要求15所述的半导体器件，其特征在于，还备有形成于所述基板上的中央处理单元，所述中央处理单元具有包含至少一部分有源区域的薄膜晶体管。
17.如权利要求15所述的半导体器件，其特征在于，所述玻璃的变形点为650℃或650℃以下。
18.如权利要求15所述的半导体器件，其特征在于，所述有源区域所具有的场效应迁移率，就电子而言为200厘米2/伏秒或200厘米2/伏秒以上。
19.如权利要求15所述的半导体器件，其特征在于，所述有源区域所具有的场效应迁移率，就空穴而言为150厘米2/伏秒或150厘米2/伏秒以上。
20.如权利要求5所述的方法，其特征在于，形成所述有源区域的过程的第一部分包括下述步骤：
在所述基板的绝缘表面上形成所述第一非晶态硅膜；
将促进结晶化的至少一种催化剂元素导入所述第一非晶态硅膜的被选出的部分；
对所述第一非晶态硅膜进行第一次退火，使所述第一非晶态硅膜的被选出的部分沿垂直于所述基板表面的方向结晶化，并形成所述第一非晶态硅膜的结晶横向生长部分，
以及
形成所述有源区域的过程的第二部分包括下述步骤：
形成所述第二非晶态硅膜，使之与所述第一非晶态硅膜的结晶横向生长部分接触；以及
对所述第二非晶态硅膜进行第二次退火，以所述第一非晶态硅膜的结晶横向生长部分作为结晶生长的晶种，使所述第二非晶态硅膜结晶化。
CN95103967A 1994-04-15 1995-04-14 半导体器件及其制造方法 Expired - Fee Related CN1051877C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP77699/94 1994-04-15
JP77699/1994 1994-04-15
JP7769994A JP3192546B2 (ja) 1994-04-15 1994-04-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1120240A CN1120240A (zh) 1996-04-10
CN1051877C true CN1051877C (zh) 2000-04-26

Family

ID=13641151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95103967A Expired - Fee Related CN1051877C (zh) 1994-04-15 1995-04-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US5619044A (zh)
JP (1) JP3192546B2 (zh)
KR (1) KR100193144B1 (zh)
CN (1) CN1051877C (zh)
TW (1) TW255988B (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3597305B2 (ja) * 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US5888295A (en) * 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US6524662B2 (en) * 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6426547B1 (en) * 2000-12-12 2002-07-30 Information Business Machines Corporation Lateral polysilicon pin diode and method for so fabricating
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4974425B2 (ja) * 2001-09-10 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6727517B2 (en) * 2001-09-28 2004-04-27 The Hong Kong University Of Science And Technology Three dimensional integrated circuits
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100796489B1 (ko) * 2001-12-28 2008-01-21 엘지.필립스 엘시디 주식회사 터치패널장치 및 그의 제조방법
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004273698A (ja) * 2003-03-07 2004-09-30 Casio Comput Co Ltd 半導体薄膜の製造方法
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100699991B1 (ko) * 2004-08-23 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007053398A (ja) * 2006-10-18 2007-03-01 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5879645B2 (ja) * 2014-02-26 2016-03-08 株式会社半導体エネルギー研究所 アクティブマトリックス型表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH06108022A (ja) * 1992-09-30 1994-04-19 Sekisui Chem Co Ltd 粘着テープの製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3190483B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP3105396B2 (ja) * 1994-05-20 2000-10-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3514891B2 (ja) * 1994-10-07 2004-03-31 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW355845B (en) * 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Also Published As

Publication number Publication date
TW255988B (en) 1995-09-01
KR950034849A (ko) 1995-12-28
US5837569A (en) 1998-11-17
US5619044A (en) 1997-04-08
CN1120240A (zh) 1996-04-10
JPH07283135A (ja) 1995-10-27
JP3192546B2 (ja) 2001-07-30
KR100193144B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
CN1051877C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1078014C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1052571C (zh) 半导体器件及其制造方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1039464C (zh) 半导体器件及其制造方法
CN1160759C (zh) 半导体器件及其制造方法
CN1106694C (zh) 半导体器件
CN1051640C (zh) 半导体器件及其制造方法
CN1109211A (zh) 一种制造半导体器件的方法
CN1421726A (zh) 有源矩阵型显示设备
CN1353448A (zh) 一种用于结晶硅层的方法
CN1131342A (zh) 制造结晶硅半导体和薄膜晶体管的方法
JP3059337B2 (ja) 半導体装置およびその製造方法
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
JPH07297125A (ja) 半導体装置およびその製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JPH088181A (ja) 半導体装置及びその製造方法
JP3496763B2 (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
CN1123471A (zh) 半导体器件及其制造方法
CN1108809A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000426

Termination date: 20130414