CN104576565A - 具有散热体的半导体器件及其组装方法 - Google Patents
具有散热体的半导体器件及其组装方法 Download PDFInfo
- Publication number
- CN104576565A CN104576565A CN201310489288.9A CN201310489288A CN104576565A CN 104576565 A CN104576565 A CN 104576565A CN 201310489288 A CN201310489288 A CN 201310489288A CN 104576565 A CN104576565 A CN 104576565A
- Authority
- CN
- China
- Prior art keywords
- packaging body
- semiconductor device
- top surface
- radiator
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
本发明涉及具有散热体的半导体器件及其组装方法。所述半导体器件包括封装体、被嵌入在所述封装体中的半导体芯片、以及被附接至所述封装体的顶部表面并且与所述半导体芯片间隔开的散热体。所述散热体可由在所述封装体的顶部表面中的凹部内熔化的焊料形成。
Description
技术领域
本发明涉及半导体器件,更具体地涉及具有散热体(heatspreader)的半导体器件。
背景技术
在当前的封装的半导体器件中,用于包封的半导体芯片(die)所产生的热的散热路径受到限制。图1和2示出常规的半导体器件100,其包括具有顶部表面12a、相对的底部表面12b和侧表面12c的封装体12,并且被安装至印刷电路板(PCB)14。半导体芯片16具有有源的顶部主表面16a和相对的底部表面16b,并且被嵌入在封装体12内。引线18从封装体12的侧表面12c延伸。芯片16利用导线20被耦接至引线18。引线18允许器件100被连接至PCB 14。芯片16所产生的热通过封装体12被传导至封装体12的顶部表面12a,其然后在那里被散发到环境中(由向上的箭头所示)。此外,热也可以例如经由其上附接有芯片16的暴露的焊台(flag)或焊垫22被传导至PCB14。热然后被传导通过PCB 14,并且之后被散发到环境中(由向下的箭头所示)。
这样的热传导和散发路径可能不足以充分地冷却半导体芯片,这可导致半导体器件的过热以及损伤,如果该器件是高功率器件则尤其如此。同时,随着被并入有诸如四方扁平封装件(QFP)和小外形集成电路(SOIC)的半导体封装件的电子器件继续缩小,正在持续寻求这样的半导体封装件的更小尺寸和轮廓(profile),由此缩减了散热的可用面积。
常用的解决方案是将分立的散热器(heat sink)添加至半导体器件的顶部表面以改善其热性能。这需要额外的材料和附接步骤,可增加生产时间和成本,并且也可导致完成的封装件的尺寸大于所希望的尺寸。
因此希望提供允许改善半导体芯片的冷却、但是并不大大增大完成的器件的尺寸的半导体器件。
发明内容
根据本发明的一个实施例,提供一种半导体器件,所述半导体器件包括封装体,所述封装体具有顶部表面和相对的底部安装表面。半导体芯片被嵌入在封装体内,并且具有面对封装体顶部表面的有源顶部表面以及面对封装体底部表面的相对的底部表面。散热体被附接至封装体的顶部表面,但是与芯片的有源表面间隔开。散热体帮助将芯片所产生的热传导至封装体的外部。
根据本发明的另一实施例,提供一种半导体器件,所述半导体器件包括封装体,所述封装体具有顶部表面和相对的底部表面。半导体芯片被嵌入在封装件内,并且具有面对封装体顶部表面的有源表面以及面对封装体底部表面的相对的底部表面。至少一个连接杆(tie bar)被部分地嵌入在封装体内,并且具有在封装件的外部延伸的暴露段(exposedsegment)。暴露段的一部分被容纳在封装体的顶部表面中的凹槽内并与封装体的顶部表面接触。散热体与封装体的顶部表面以及暴露段的所述部分接触。
根据本发明的又一实施例,提供一种组装半导体器件的方法,所述方法包括将半导体芯片嵌入在封装材料中以形成封装体。封装体具有顶部表面和相对的底部安装表面。半导体芯片具有面对封装体顶部表面的有源顶部表面以及面对封装体底部表面的相对底部表面。所述方法包括将散热体附接在封装件的顶部表面上,优选地附接在封装体的顶部表面上的凹部内。散热体即便与芯片的有源表面间隔开,也将芯片所产生的热传导离开封装体。
附图说明
本发明通过例子来说明并且不受附图所示的其实施例的限制,在附图中相似的附图标记指示类似的元件。为了简便和清晰而示出图中的元件,并且图中的元件不一定按照比例被绘制。特别地,某些垂直尺寸相对于某些水平尺寸被夸大。
在图中:
图1是常规的半导体器件的截面侧视图;
图2是图1中的半导体器件的顶视图;
图3是根据本发明实施例的半导体器件的截面侧视图;
图4是图3的半导体器件的顶视图;
图5是根据本发明另一实施例的半导体器件的截面侧视图;
图6是图5的半导体器件的顶视图;
图7是根据本发明另一实施例的半导体器件的截面侧视图;
图8是图7的半导体器件的顶视图;
图9是用于组装根据本发明实施例的半导体器件的引线框架的顶视图;
图10A和10B是根据本发明又一实施例的半导体器件的截面侧视图;以及
图11是制造图7中具有至少一个连接杆的半导体器件的方法的示例性流程图。
具体实施方式
现在参照图3,根据本发明实施例的半导体器件200被安装在PCB14上。半导体器件200包括封装体12,封装体12具有顶部表面12a和相对的底部表面12b。封装体12的底部表面12b例如被安装成与PCB 14靠近或接触。侧表面12c连接顶部表面12a和底部表面12b,并且可以垂直地延伸至顶部主表面12a和底部表面12b中的一个或者两个。封装体12可由诸如陶瓷材料、聚合物材料等的模制化合物构建。如将从以下描述所理解的那样,本发明可应用于所有类型的封装件。
半导体芯片16被包封在封装体12中。半导体芯片16典型地具有集成电路(IC)等的形式。半导体芯片16可以由任何半导体材料或者所述材料的组合制成,诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等,以及以上的组合。优选地,半导体芯片16包括面对封装体12的顶部表面12a的有源表面16a、以及面对封装体12的底部表面12b的相对的底部表面16b。
在本发明的优选实施例中,半导体芯片16通过导线接合工艺利用多个接合导线20被电耦接至围绕半导体芯片16的多个引线18。半导体芯片16、所述多个接合导线20、以及所述多个引线18中的每一个引线的一部分被包封在封装体12中。所述多个引线18的材料、数量、形状和布置可依赖于半导体芯片16的类型、PCB 14的配置、封装体12的形状、以及其它相似的因素根据需要而改变。但是,也设想了所述多个引线18对于半导体芯片16的直接连接。
在优选实施例中,半导体器件200还包括芯片焊台22,芯片焊台22被所述多个引线18围绕并具有顶部表面22a和底部表面22b,其中,半导体芯片16的底部表面16b被附接至芯片焊台22的顶部表面22a,并且芯片焊台22的底部表面22b在封装体12的底部表面12b处被露出。芯片焊台22的材料不被特别限制。半导体芯片16优选地利用诸如环氧材料的粘接剂被附接至芯片焊台22,尽管其并不必限于此。
半导体器件200还包括散热体或热导部件26,热导部件26被设置为与封装体12的顶部表面12a接触,并且通过封装体12的一部分与半导体芯片16的有源表面16a间隔开,其中,热导部件26传导半导体芯片16所产生的热。更具体而言,如图3中的向上箭头示意性地示出的那样,在半导体器件200中,由于热导部件26,因此更多的热通过封装体12被传导至封装体12的顶部主表面12a,并且然后被散发到环境中。因此,热导部件26提供了集成的散热器,从而尤其对于封装体12的顶部表面12a提高半导体器件200的散热效率。
在优选实施例中,热导部件26被设置在封装体12的顶部表面12a中的凹部46内(在这种情况下,热导部件26仍能够被视为与封装体12的顶部表面12a接触)。在如图3所示的优选实施例中,凹部46具有通常与热导部件26的厚度相对应的深度,并且被设置在封装体12的顶部表面12a中以容纳热导部件26。以这种方式,半导体器件200能够具有平坦的轮廓。作为替代方案,依赖于封装体12的厚度等,凹部46的深度可以大于或小于热导部件26的厚度,在这样的情况下,热导部件26的顶部表面可以低于或高于封装体12的顶部表面12a。然而,凹部46不必被设置,并且热导部件26被直接设置在封装体12的顶部表面12a上。在以上情况中的每一个中,热导部件26用作集成的散热器,从而尤其对于封装体12的顶部表面12a提高半导体器件200的散热效率。
热导部件26优选地由具有良好导热性的材料制成。例如,热导部件26可包含金属部件,并且可由诸如铜(Cu)和铝(Al)的金属、其合金、或者其任何组合制成。然而,其不必被限于此。只要热导部件26具有良好导热性,就能够提高半导体器件200的散热效率。
在优选实施例中,热导部件26包含金属片(metal slug)。金属片典型地是单层的形式。然而,也可以使用多层的金属片。
图4示出半导体器件200的顶视图。为了获得较好的导热和散热,利用热胶48将热导部件26固定地附接至封装体12的顶部表面12a,尽管也可以使用机械的或其它的紧固件等。
在凹部46被设置在封装体12的顶部表面12a中以容纳热导部件26的本发明优选实施例中,热导部件26包含经熔化的焊料(meltedsolder)。经熔化的焊料可以是任何合适的焊膏,诸如锡焊膏。在焊膏回流(reflow)工艺期间,施加于凹部46中的焊膏熔化并且诸如助焊剂(flux)的活性剂从焊膏挥发,然后焊膏凝固并变为金属片,所述金属片然后用作热导部件26。可利用热胶48或其它合适的紧固件将由焊膏回流工艺形成的金属片进一步固定地附接至凹部46的底部表面。以这种方式,能够使用轻易可得到且可控的焊膏来制备热导部件26,这使得能够以容易且不昂贵的方式对于半导体器件200提供集成的散热器。
如图4所示,热导部件26具有大致圆形形状。然而,也可以使用任何其它合适的形状,诸如方形,如图4中的虚线方形示意性地示出的那样。此外,热导部件26的尺寸不被特别限制。优选地,热导部件26的尺寸等于或大于半导体芯片16的尺寸,并由此热导部件26覆在半导体芯片16的有源表面16a上,这允许更好的导热和散热。此外,热导部件26的厚度也不被特别限制,并且其可以依赖于半导体芯片16、PCB 14和封装体12的配置或其它类似因素根据需要而变化。作为例子,当封装体12的厚度约为1.4mm至2mm时,热导部件26的厚度约为0.4mm至0.5mm。
图9示出现有的引线框架40的顶视图,所述引线框架40具有至少一个用于在制造工艺期间将引线框架40保持到公共支架44的连接杆24。常规地,在各个引线框架被切单(singulate)之后,去除或者切断连接杆24。然而,根据本发明的优选实施例,连接杆24被保留并被施加至封装体12的顶部表面12a以提供集成的散热器,从而相比于半导体器件100,给予半导体器件300至封装体12的顶部表面12a的额外散热路径,并以低成本提高散热及功耗效率。
图5和6分别示出半导体器件300的截面侧视图和顶视图。图5是沿图6中的线A-A获取的;并且,出于清楚的目的,在图5中还示出多个引线18。如图5和6所示,至少一个连接杆24被部分地嵌入在封装体12内,并且具有从芯片焊台22沿封装体12的底部表面12b延伸、沿封装体12的侧表面12c向上、并且到封装体12的顶部表面上的暴露段,其中,连接杆24的暴露段的一部分25优选地利用诸如热胶的粘接剂与封装体12的顶部表面12a直接接触(优选地被固定地附接至封装体12的顶部表面12a),尽管也可以使用机械的或其它的紧固件等。在优选实施例中,暴露段的所述部分25被容纳在封装体12的顶部表面12a中所形成的凹槽34内(参见图6),尽管其不必限于此。在封装体12内部,连接杆24诸如通过芯片焊台22被连接至半导体芯片16。
连接杆24典型地由与引线18相同的材料制成,所述引线18优选地由铜(Cu)、铝(Al)或具有良好导热性的其它材料制成。连接杆24优选地位于封装体12的不干扰导电引线18或半导体芯片16的连接的区域中,诸如在封装体12的侧表面12c的角部。为了获得更好的导热和散热的效果,优选将连接杆24的暴露表面面积最大化,尤其是将暴露段的与封装体12的顶部表面12a接触的部分25最大化。如图6所示,连接杆24的暴露段的所述部分25一般是方形形状的,尽管也可以使用其它形状,诸如圆形的、椭圆形的、多边形的等。
图7和8分别示出半导体器件400的截面侧视图和顶视图。图7是沿图8中的线A-A获取的;并且,出于清楚的目的,在图7中还示出多个引线18。半导体器件400从图3和4所示的半导体器件200与图5和6所示的半导体器件300的组合获得,并且提供甚至更高的散热效率。
在半导体器件400中,为了获得较好的导热和散热,连接杆24的暴露段的与封装体12的顶部表面12a接触的部分25被容纳在封装体12的顶部表面12a的凹槽34内,以确保结构的平坦轮廓。以这种方式,热导部件26与封装体12的顶部表面12a(更具体而言,其中间部分)和连接杆24的暴露段的部分25(其位于封装体12的顶部表面12a的角部)两者附接并接触。如图7中的向上箭头示意性示出的那样,额外的热被传导至封装体12的顶部表面12a,并然后被散发到环境中。热导部件26与连接杆24一起提供集成的散热器,从而尤其对于封装体12的顶部表面12a大大地提高半导体器件400的散热效率。
如图8所示,根据本发明的优选实施例,在半导体器件400中,热导部件26被设置在封装体12的顶部表面12a的凹部46中,而不是被直接设置在封装体12的顶部表面12a上,如半导体器件200中那样。在这样的情况下,用于容纳每个连接杆24的暴露段的部分25的凹槽34的深度大于用于容纳热导部件26的凹部46的深度,使得连接杆24的暴露段的部分25的顶部表面与凹部46的底部表面齐平,由此热导部件26与封装体12的顶部表面12a和连接杆24的暴露段的部分25两者接触。对于凹部46的深度没有其它特别的限制。热导部件26的顶部表面可以低于或高于凹部46之外的封装体12的顶部表面12a,或者热导部件26的顶部表面和凹部46之外的封装体12的顶部表面12a彼此齐平。
在半导体器件400中,热导部件26优选地由具有良好导热性的材料制成,如半导体器件200中那样。例如,热导部件26是金属部件,尽管其不必限于此。
在优选实施例中,在半导体器件400中,热导部件26包含金属片,如半导体器件200中那样。金属片优选地利用焊料50被固定地附接至连接杆24的暴露段的部分25,尽管其不必限于此。
作为替代方案,在凹部46被设置在封装体12的顶部表面12a中以容纳热导部件26的优选实施例中,热导部件26包含凹部46中回流的经熔化的焊料,如半导体器件200中那样。在这样的情况下,尽管用于容纳每个连接杆24的暴露段的部分25的凹槽34的深度典型地大于用于容纳热导部件26的凹部46的深度,但是每个连接杆24的暴露段的部分25的顶部表面不必与凹部46的底部表面齐平,由于焊膏的可流动性,热导部件26仍与(凹部46中的)封装体12的顶部表面12a和连接杆24的暴露段的部分25两者接触。由于连接杆24典型地由诸如铜(Cu)、铝(Al)等的金属制成,因此从焊膏回流形成的金属片可以在没有任何进一步处理的情况下被固定地附接至连接杆24的暴露段的部分25,从而是集成的。
参照作为半导体器件400的顶视图的图8,热导部件26具有大致方形的形状。然而,也可使用任何其它合适的形状。此外,热导部件26的尺寸不被特别限制。优选地,热导部件26覆盖半导体芯片16的有源表面16a和每个连接杆24的暴露段的部分25的顶部表面两者,这确保较好的导热和散热效果。此外,热导部件26的厚度也不被特别限制,其依赖于半导体芯片16、PCB 14和封装体12的配置或者其它类似因素根据需要而变化。
参照图10A,示出根据本发明实施例的半导体器件500的示意性截面图。与图7所示的半导体器件400类似,半导体器件500中的连接杆24具有从芯片焊台22沿封装体12的底部表面12b延伸、沿封装体12的侧表面12c向上、并且到封装体12的顶部表面12a上的暴露段。暴露段的部分25被附接至封装体12的顶部表面12a。T形的热导部件502被附接至封装体12的顶部表面12a。封装体12具有其中容纳和附接T形的热导部件502的基底(base)506中心腔504。在优选实施例中,T形的热导部件502还具有形成于“T”部分的内端部处的、用于容纳和接触连接杆24的部分25的至少一个切口(notch)508。
图10B示出根据本发明另一实施例的半导体器件600的示意性截面图。除了切口604被形成在封装体12的顶部表面12a中以容纳连接杆24的部分25、于是T形的热导部件602不需要切口来容纳连接杆24之外,半导体器件600与图10A所示的半导体器件500类似。
图11是参照图7、8和9示出组装半导体器件400的方法4000的步骤的流程图。方法4000起始于优选地利用接合导线20将半导体芯片16电连接至引线框架40的多个引线18中的每一个引线的S205。
在步骤S210处,将半导体芯片16包封在封装材料中以形成封装体12,其中,封装体具有顶部表面12a和相对的底部表面12b,并且半导体芯片16具有面对封装体12的顶部表面12a的有源表面16a、以及面对封装体12的底部表面12b的相对的底部表面16b。接合导线20和所述多个引线18中的每一个引线的一部分也同时被包封在封装材料中以形成封装体12。至少一个连接杆24被部分地包封在封装体12内,并且具有在封装体12的外部延伸的暴露段。在优选实施例中,封装体12在封装体12的顶部表面12a中具有凹部46。凹部46优选地在包封工艺期间通过具有凸部的模框(mold chase)来形成,或者在包封工艺后的任何时间通过蚀刻等来形成。
在步骤S215处,优选地通过拉锯(sawing)或冲压(punching)、或者其它已知的切单工艺将引线18和连接杆24从引线框架40的支架44切断。切单工艺也提供了使连接杆24的暴露段的部分25如希望的那样成形的机会。切断和成形同时地或相继地发生。连接杆24的暴露段被弯曲在封装体12之上,其中,暴露段的部分25与封装体12的顶部表面12a接触。在优选实施例中,在弯曲工艺之前或之后施加诸如热胶的粘接剂以用于固定的附接。在优选实施例中,部分25被容纳在形成于封装体12的顶部表面12a中的凹槽34内。与凹部46类似,凹槽34优选地在包封工艺期间通过具有凸部的模框来形成,或者在包封工艺后的任何时间通过蚀刻等来形成。
在步骤S220处,热导部件26被设置在封装体12的顶部表面12a上,其中,热导部件26与封装体12的顶部表面12a和连接杆24的暴露段的部分25的顶部表面接触,并且通过封装材料与半导体芯片16的有源表面16a间隔开。因此,热导部件26与连接杆24一起形成集成的散热器,以尤其从封装体12的顶部表面12a传导半导体芯片16所产生的热。在优选实施例中,热导部件26被设置并容纳在封装体12的顶部表面12a的凹部46中。
根据本发明的优选实施例,热导部件26包括直接设置于封装体12的顶部表面12a上或设置于封装体12的顶部表面12a的凹部46中的金属片。优选施加焊料50,以用于将金属片固定地附接至每个连接杆24的暴露段的部分25。在另一优选实施例中,热导部件26包括经熔化的焊料,并且将热导部件26设置在凹部46内包括使焊料回流。
在前述说明书中,已参照本发明实施例的具体例子描述了本发明。然而,明显的是,可以在不脱离如所附权利要求所述的本发明的更广精神和范围的情况下在其中作出各种修改和改变。
本领域技术人员将认识到,上述操作之间的边界仅为说明性的。多个操作可被组合成单个操作,单个操作可被分布在另外的各操作中,并且可以在时间上至少部分重叠地执行多个操作。此外,替代性实施例可以包括特定操作的多个实例,并且在各种其它的实施例中可以改变操作的顺序。
说明书和权利要求中的术语“前”、“后”、“顶”、“底”、“上”、“下”等(如果有的话)是用于描述性目的,而并不一定用于描述永久的相对位置。要理解的是,如此使用的术语在合适情形下可以互换,使得在此所述的本发明实施例例如能以在此所示的或所述的那些方位之外的其它方位来操作。
在权利要求中,词语“包括”或“具有”并不排斥列在权利要求中的那些要素或步骤之外的其它要素或步骤的存在。此外,如在此所用的术语“a”或“an”被限定为一个或者多于一个。此外,在权利要求中诸如“至少一个”和“一个或多个”的引导性短语的使用不应被解释为暗示了:通过不定冠词“a”或“an”对另一权利要求要素的引入将包含这样引入的权利要求要素的任何特定权利要求限定为仅包含一个这样的要素的发明,即便当同一权利要求包括了引导性短语“一个或多个”或“至少一个”和诸如“a”或“an”的不定冠词时也如此。这对于定冠词的使用同样如此。除非另外陈述,否则诸如“第一”和“第二”的术语用于任意区分这样的术语所描述的要素。因此,这些术语不必意指这样的要素的时间上的或者其它的优先级排列。在相互不同的权利要求中记载某些手段的事实并不指示着不能有利地使用这些手段的组合。
Claims (20)
1.一种半导体器件,包括:
封装体,具有顶部主表面和相对的底部安装表面;
半导体芯片,被包封在所述封装体中,并且具有面对所述封装体的顶部主表面的有源表面以及面对所述封装体的底部安装表面的相对的底部表面;以及
散热体,被设置在所述封装体的顶部主表面中的凹部内且通过所述封装体的一部分与所述半导体芯片的有源表面间隔开,其中,所述散热体传导所述半导体芯片所产生的热。
2.根据权利要求1所述的半导体器件,其中,所述散热体包含经熔化的焊料。
3.根据权利要求1所述的半导体器件,其中,所述散热体利用热胶被固定地附接至所述封装体的顶部主表面。
4.根据权利要求1所述的半导体器件,还包括:
芯片焊台,具有顶部表面和底部表面,其中,所述半导体芯片的底部表面被附接至所述芯片焊台的顶部表面,并且所述芯片焊台的底部表面在所述封装体的底部安装表面处被露出;以及
多个引线,围绕所述半导体芯片和所述芯片焊台,其中,所述半导体芯片被电耦接至所述多个引线,并且每个引线的至少一部分在所述封装体的侧表面和底部安装表面中的至少一个处被露出。
5.根据权利要求4所述的半导体器件,其中,所述引线从所述封装体的侧表面突出。
6.根据权利要求4所述的半导体器件,还包括:连接杆,从所述芯片焊台沿所述封装体的底部安装表面延伸,沿所述封装体的侧表面向上,并且到所述封装体的顶部主表面上。
7.根据权利要求6所述的半导体器件,其中,所述连接杆与所述散热体接触。
8.一种半导体器件,包括:
封装体,具有顶部表面和相对的底部表面;
半导体芯片,被包封在所述封装体中,并且具有面对所述封装体的顶部表面的有源表面以及面对所述封装体的底部表面的相对的底部表面;
至少一个连接杆,被部分地嵌入在所述封装体中,并且具有在所述封装体的外部延伸的暴露段,其中,所述暴露段的一部分被容纳在所述封装体的顶部表面中所形成的凹槽内并与所述封装体的顶部表面接触;以及
散热体,与所述封装体的顶部表面以及所述连接杆的暴露段的所述部分接触。
9.根据权利要求8所述的半导体器件,其中,所述散热体被设置在所述封装体的顶部表面中所形成的凹部内。
10.根据权利要求9所述的半导体器件,其中,所述散热体包含经熔化的焊料。
11.根据权利要求9所述的半导体器件,其中,所述散热体包含金属片。
12.根据权利要求11所述的半导体器件,其中,所述金属片是T形的。
13.根据权利要求8所述的半导体器件,其中,所述散热体利用焊料被固定地附接至所述连接杆的暴露段的所述部分。
14.根据权利要求8所述的半导体器件,还包括:
芯片焊台,具有顶部表面和底部表面,其中,所述半导体芯片的底部表面被附接至所述芯片焊台的顶部表面,并且所述芯片焊台的底部表面在所述封装体的底部表面处被露出;以及
多个引线,围绕所述半导体芯片和所述芯片焊台,其中,所述半导体芯片被电耦接至所述多个引线,并且每个引线的至少一部分在所述封装体的侧表面和底部表面中的至少一个处被露出。
15.一种组装半导体器件的方法,包括:
将半导体芯片包封在封装材料内以形成封装体,其中,所述封装体具有顶部表面和相对的底部表面,并且所述半导体芯片具有面对所述封装体的顶部表面的有源表面以及面对所述封装体的底部表面的底部表面;以及
将散热体设置在所述封装体的顶部表面上,其中,所述散热体与所述封装体的顶部表面接触,并且通过所述封装材料与所述半导体芯片的有源表面间隔开。
16.根据权利要求15所述的方法,还包括:在所述封装体的顶部表面中形成凹部并将所述散热体设置在所述凹部内。
17.根据权利要求16所述的方法,其中,所述散热体包含焊料,并且将所述散热体设置在所述凹部内包括使所述焊料回流。
18.根据权利要求15所述的方法,还包括:利用热胶将所述散热体固定地附接至所述封装体的顶部表面。
19.根据权利要求15所述的方法,还包括:
将所述半导体芯片的底部表面附接至引线框架的焊台的顶部表面,其中,所述焊台通过至少一个连接杆被耦接至支架;
将所述半导体芯片电耦接至所述引线框架的多个导电引线中的每一个;以及
在将所述半导体芯片包封在所述封装材料内之后,从所述支架切断所述至少一个连接杆,并且弯曲所述至少一个连接杆的暴露段,直至所述暴露段的一部分被容纳在所述封装体的顶部表面的凹槽中,
其中,所述散热体与所述连接杆的暴露段接触。
20.根据权利要求19所述的方法,还包括:利用焊料将所述散热体固定地附接至所述连接杆的暴露段。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310489288.9A CN104576565A (zh) | 2013-10-18 | 2013-10-18 | 具有散热体的半导体器件及其组装方法 |
US14/462,567 US9484289B2 (en) | 2013-10-18 | 2014-08-19 | Semiconductor device with heat spreader |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310489288.9A CN104576565A (zh) | 2013-10-18 | 2013-10-18 | 具有散热体的半导体器件及其组装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104576565A true CN104576565A (zh) | 2015-04-29 |
Family
ID=52825478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310489288.9A Pending CN104576565A (zh) | 2013-10-18 | 2013-10-18 | 具有散热体的半导体器件及其组装方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9484289B2 (zh) |
CN (1) | CN104576565A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014188632A1 (ja) * | 2013-05-23 | 2017-02-23 | パナソニック株式会社 | 放熱構造を有する半導体装置および半導体装置の積層体 |
US9953904B1 (en) | 2016-10-25 | 2018-04-24 | Nxp Usa, Inc. | Electronic component package with heatsink and multiple electronic components |
JP7414822B2 (ja) | 2019-01-22 | 2024-01-16 | 長江存儲科技有限責任公司 | 集積回路パッケージング構造及びその製造方法 |
US11049817B2 (en) * | 2019-02-25 | 2021-06-29 | Nxp B.V. | Semiconductor device with integral EMI shield |
US11121094B2 (en) * | 2019-06-20 | 2021-09-14 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices with shield |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283352A (ja) * | 1994-04-11 | 1995-10-27 | Fujitsu Ltd | 半導体装置及びその搬送方法 |
US6369455B1 (en) * | 2000-01-04 | 2002-04-09 | Siliconware Precision Industries Co., Ltd. | Externally-embedded heat-dissipating device for ball grid array integrated circuit package |
CN101236963A (zh) * | 2007-01-31 | 2008-08-06 | 雅马哈株式会社 | 半导体装置和用于该半导体装置的封装结构 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3930114A (en) | 1975-03-17 | 1975-12-30 | Nat Semiconductor Corp | Integrated circuit package utilizing novel heat sink structure |
US5072283A (en) | 1988-04-12 | 1991-12-10 | Bolger Justin C | Pre-formed chip carrier cavity package |
US5041902A (en) | 1989-12-14 | 1991-08-20 | Motorola, Inc. | Molded electronic package with compression structures |
WO1995031826A1 (en) * | 1994-05-17 | 1995-11-23 | Olin Corporation | Electronic packages with improved electrical performance |
US5723899A (en) | 1994-08-30 | 1998-03-03 | Amkor Electronics, Inc. | Semiconductor lead frame having connection bar and guide rings |
KR0170023B1 (ko) * | 1994-12-16 | 1999-02-01 | 황인길 | 반도체 패키지 |
US5679975A (en) | 1995-12-18 | 1997-10-21 | Integrated Device Technology, Inc. | Conductive encapsulating shield for an integrated circuit |
JP2936062B2 (ja) * | 1996-11-11 | 1999-08-23 | 富士通株式会社 | 半導体装置の製造方法 |
US6329705B1 (en) * | 1998-05-20 | 2001-12-11 | Micron Technology, Inc. | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes |
US6265771B1 (en) * | 1999-01-27 | 2001-07-24 | International Business Machines Corporation | Dual chip with heat sink |
KR100350046B1 (ko) | 1999-04-14 | 2002-08-24 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지 |
TW518733B (en) | 2000-04-08 | 2003-01-21 | Advanced Semiconductor Eng | Attaching method of heat sink for chip package |
JP2002151633A (ja) * | 2000-11-08 | 2002-05-24 | Citizen Watch Co Ltd | 樹脂封止型半導体装置 |
JP2003258137A (ja) | 2002-02-28 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置 |
US8211753B2 (en) * | 2003-08-26 | 2012-07-03 | Stats Chippac Ltd. | Leadframe-based mold array package heat spreader and fabrication method therefor |
US7582951B2 (en) * | 2005-10-20 | 2009-09-01 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
US7468548B2 (en) * | 2005-12-09 | 2008-12-23 | Fairchild Semiconductor Corporation | Thermal enhanced upper and dual heat sink exposed molded leadless package |
KR100761462B1 (ko) * | 2006-05-23 | 2007-09-28 | 한국과학기술원 | 거리측정 센서 및 이를 이용한 거리 측정방법 |
US7741158B2 (en) * | 2006-06-08 | 2010-06-22 | Unisem (Mauritius) Holdings Limited | Method of making thermally enhanced substrate-base package |
US7545032B2 (en) * | 2006-07-10 | 2009-06-09 | Stats Chippac Ltd. | Integrated circuit package system with stiffener |
US7479692B2 (en) * | 2006-11-09 | 2009-01-20 | Stats Chippac Ltd. | Integrated circuit package system with heat sink |
US8507319B2 (en) * | 2007-12-07 | 2013-08-13 | Stats Chippac Ltd. | Integrated circuit package system with shield |
US7902644B2 (en) | 2007-12-07 | 2011-03-08 | Stats Chippac Ltd. | Integrated circuit package system for electromagnetic isolation |
US20140103505A1 (en) * | 2012-10-16 | 2014-04-17 | Broadcom Corporation | Die down integrated circuit package with integrated heat spreader and leads |
CN104009008A (zh) | 2013-02-27 | 2014-08-27 | 飞思卡尔半导体公司 | 具有集成散热器的半导体器件 |
-
2013
- 2013-10-18 CN CN201310489288.9A patent/CN104576565A/zh active Pending
-
2014
- 2014-08-19 US US14/462,567 patent/US9484289B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283352A (ja) * | 1994-04-11 | 1995-10-27 | Fujitsu Ltd | 半導体装置及びその搬送方法 |
US6369455B1 (en) * | 2000-01-04 | 2002-04-09 | Siliconware Precision Industries Co., Ltd. | Externally-embedded heat-dissipating device for ball grid array integrated circuit package |
CN101236963A (zh) * | 2007-01-31 | 2008-08-06 | 雅马哈株式会社 | 半导体装置和用于该半导体装置的封装结构 |
Also Published As
Publication number | Publication date |
---|---|
US20150108625A1 (en) | 2015-04-23 |
US9484289B2 (en) | 2016-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101539250B1 (ko) | 열적으로 강화된 박형 반도체 패키지 | |
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
US20010006259A1 (en) | Semiconductor device and method of producing the same | |
JP4899481B2 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法 | |
CN102412211B (zh) | 电子器件 | |
CN104576565A (zh) | 具有散热体的半导体器件及其组装方法 | |
US9666557B2 (en) | Small footprint semiconductor package | |
CN110959191B (zh) | 半导体装置 | |
KR20170092112A (ko) | 수지 봉지형 반도체 장치 | |
US8901722B2 (en) | Semiconductor device with integral heat sink | |
US7397120B2 (en) | Semiconductor package structure for vertical mount and method | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5341339B2 (ja) | 回路装置 | |
CN104900623A (zh) | 露出管芯的功率半导体装置 | |
US8471370B2 (en) | Semiconductor element with semiconductor die and lead frames | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP2004281804A (ja) | 回路基板 | |
JP3959839B2 (ja) | 半導体装置の製造方法 | |
JP5145596B2 (ja) | 半導体装置 | |
JP4225246B2 (ja) | 電子装置の製造方法 | |
JP2001352008A (ja) | 半導体装置およびその製造方法 | |
JP3599566B2 (ja) | 半導体装置の製造方法 | |
JP2006294740A (ja) | 電子装置 | |
KR101016715B1 (ko) | 반도체장치 | |
JP2009194275A (ja) | 実装用組立構造および樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Texas in the United States Applicant after: NXP America Co Ltd Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |