CN1041973C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1041973C
CN1041973C CN94119925A CN94119925A CN1041973C CN 1041973 C CN1041973 C CN 1041973C CN 94119925 A CN94119925 A CN 94119925A CN 94119925 A CN94119925 A CN 94119925A CN 1041973 C CN1041973 C CN 1041973C
Authority
CN
China
Prior art keywords
thin
film
impurity
film transistor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94119925A
Other languages
English (en)
Other versions
CN1111815A (zh
Inventor
张宏勇
竹村保彦
山口直明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5301176A external-priority patent/JP2759415B2/ja
Priority claimed from JP30117493A external-priority patent/JPH07135324A/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1111815A publication Critical patent/CN1111815A/zh
Application granted granted Critical
Publication of CN1041973C publication Critical patent/CN1041973C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

一种制造半导体器件，包括步骤：在半导体层上形成第一绝缘膜，在绝缘膜上形成栅电极，将第一绝缘膜刻图成为第二绝缘膜，使半导体层一部分露出，而第二绝缘膜的延伸部分超过栅电极的侧边，用栅电极和栅绝缘膜的延伸部分作掩模进行离子掺杂，形成杂质区。改变离子掺杂条件来控制掺入杂质的半导体层的区域和其中的杂质浓度。

Description

半导体器件
本发明涉及半导体器件特别涉及形成在绝缘表面上的薄膜型绝缘栅场效应晶体管，所述绝缘表面可以是像玻璃的绝缘基片的表面，或是在硅片上形成的氧化硅绝缘膜。本发明特别适用于在变形温度为750℃或更低温度的玻璃基片上形成的TFT(薄膜晶体管)的制造。本发明还涉及使用绝缘表面上的TFTs的半导体集成电路，所述TFTs是用工艺温度为650℃或更低温度的工艺制成的。本发明的半导体集成电路适合于作液晶显示的有源矩阵，图像传感器的驱动电路，三维集成电路，或SOI集成电路，或诸如微处理机、微型计算机，微型计算器或半导体存储器等等的常规半导体集成电路。实际上，本发明有利于在基本上形成有源矩阵电路和外围驱动电路的单片型有源矩阵。
近来，已研究了绝缘基片上的绝缘栅场效应半导体器件(MOSFET)的结构。绝缘基片上的半导体集成电路结构有利于改进电路的工作速度，因为，在该结构中没有存在于绝缘基片与布线之间的杂散电容，而这种杂散电容存在于使用半导体基片的常规半导体集成电路中。MOSFET形成在绝缘基片上，并具有称之为薄膜晶体管(TFT)的薄膜式有源区。
而且，现有的器件中的半导体集成电路是形成在透明基片上，例如，像液晶显示器或图像传感器的光器件。由于，这些器件需要形成在大面积上，TFT的制造工艺需要在较低温度下进行。而且，由于在基片上的具有许多外引出端的器件其所述外引出端与外部电路的连接困难，曾建议这些外部电路相应电路以单片形式形成在同一绝缘基片上。图7显示了这种单片式集成电路的一个实例的方框图。图中示出了单片式有源矩阵电路。在一个基片7上有有源矩阵电路3，外围驱动电路1和2，和连接有源矩阵电路和外围驱动电路的母线5和6。有源矩阵电路3包括许多象素4，每个象素包括TFT8，
与像液晶的光调制介质10连接的象素电极9。在该结构中，避免了上述的减化连接问题。
但是，驱动电路的TFT与有源矩阵电路的TFT所需的电特性通常不同。例如，当反向基极电压加到栅电极时，有源矩阵电路需要有足够低的漏电流特性(断开电流)。另一方面，外围驱动电路要求有足够高的迁移率。假若形成具有1000根以上的扫描线的单片式有源矩阵器件，外围驱动电路中的这些TFT必须有大于150cm2／Vs的迁移率，并且，有源矩阵电路中的漏极电流的ON／OFF比必须是7位数以上。用非单晶半导体制作TFT几乎不可能同时获得这些特性。
已建议将结晶TFT用作有源矩阵液晶器件或图象传感器器件。图3A-3F是按现有技术制造TFT的方法实例的剖视图。
参看图3A，在基片301上形成底层薄膜302，和结晶硅的有源层303。用氧化硅之类的材料在有源层上形成绝缘膜304。
然后，用掺磷的多晶硅，钽，钛或铝等形成栅电极305。以该栅电极用作掩模，用适当的方法，例如用自对准离子掺杂法，将杂质元素(磷或硼)掺入有源层303中，由此形成含较低杂质浓度的杂质区306和307，因此，具有较高电阻值。这些区域306和307本发明人在后面称之为高阻区(HRD：高电阻率漏区)。栅电极下面的设有被掺杂的有源层部分将成为沟道区。之后，用激光或热源，如热炽灯激活已掺杂区(图3B)。
参看图3C，用等离子CVD或APCVD(大气压CVD)法形成氧化硅绝缘膜308，然后，进行各向异性刻蚀，留下邻近栅电极侧右的绝缘材料309(侧边空白)，如图3D所示。
参看图3E，用栅电极305和侧边空白309作掩模，用离子掺杂之类的方法引入杂质，在有源层303中形成有较高杂质浓度的杂质区310和311。杂质区310和311具有低电阻率并成为源区和漏区。因此，有两个独立的步骤将杂质掺入有源层，并在两个掺杂步骤之间有一步各向异性刻蚀步骤。
然后，用激光或热炽灯使已掺入的杂质活化。最后，如图3F所示，形成中间层绝缘膜312，在此之后，在源区和漏区形成穿过中间层绝缘膜的连接孔。而且，穿过连接孔采用金属材料如铝形成电极／连线313和314。
按照常规半导体集成电路用的已知的LDD技术获得上述的方法，而且，该方法对于在玻璃基片上的薄膜工艺而言存在某些缺陷，这正如下面所讨论的。
最初，必须用激光或热炽灯两次激活所加的杂质元素。而且，在这些步骤之间还有各向异性刻蚀步骤，因此，必须将基片从真空室内取出。为此，生产率降低。在用半导体基片的常规半导体电路的情况下，杂质的激活是在杂质掺入完全完成之后(通常是在相当于图3F所示的步骤之后)用热退火处理一次完成的。
然而，在玻璃基片上形成TFT的情况下，热退火的高温可能损坏玻璃基片。而且，必须用激光退火或热炽灯退火。然而，这些退火对有源层的作用是有选择的。因此，例如对绝缘材料(侧边空白)309下面的有源层就没有退火。而且，退火步骤必须在每次掺杂后进行。
而且，很难准确地形成绝缘材料309。通常，绝缘膜308的厚度为0．5至2微米，而在基片上的底层膜302的厚度是1000至3000埃。而且，在刻蚀绝缘膜308时存在无意间刻蚀了底层膜302并使基片露出的危险。结果，产品合格率不能提高，因为TFT用的基片含有大量的对硅半导体有害的元素。
而且，很难精确控制绝缘材料309的厚度，各向异性刻蚀是用等离子干式刻蚀法，例如反应离子刻蚀(RIE)法完成的。但是，由于使用具有绝缘表面的基片与硅基片的使用不同，因而难以精确控制等离子。因而绝缘材料309的形成困难。
由于上述的HRD必须做得尽可能的薄，上述精确控制绝缘材料309形成中存在的困难使其难以进行具有质量一致的TFT的大批量生产。
本发明的目的是，提供一种简化的工艺代替所述的复杂工艺制造的具有高阻区域(HRD)的TFT。这里，HRD不仅仅包括含有较低杂质浓度并具有较高电阻率的区域，还包括尽管掺杂的杂质浓度较高，因为添加了防止所掺杂的杂质激活的元素，而具有较高电阻率的区域。这种元素例如是碳、氧和氮。在邻近沟道区设置HRD区，有可能抑制热载流子产生，减少损坏，提高可靠性。
本发明的另一个目的是，用较简单的制造工艺，在一个基片上制造高速型TFT和低漏电流型TFT。
根据本发明的第一种模式，栅电极的表面被氧化，并用该氧化层确定高电阻率区。最好用阳极氧化形成氧化层。用阳极氧化形成氧化层优于用上述的各向刻蚀工艺，因为，阳极氧化层可以精确地控制，可以形成厚度很均匀的1000以下的厚度或5000以上的厚度。
本发明的另一特征是，在上述的阳极氧化层中有两种阳极氧化物。其中一种叫做阻挡层式阳极氧化物，另一种叫做多孔式阳极氧化物。用酸电解质时可形成多孔阳极氧化层。电解质的PH值低于2．0，例如，用草酸水溶液时为0．8-1．1。这种膜的电阻值非常低，因此，膜厚可以容易地增厚。另一方面，阻挡层式阳极氧化物是用较弱的酸或近似于中性电解质时形成的。由于金属不被电解质溶解，所生成的阳极氧化膜变的致密，并有高绝缘性。形成阻挡层式阳极氧化物的电解质的合适的PH值范围是大于2．0，较好是大于3，最好在6．8于7．1之间。
但阻挡层式阳极氧化物只能使用含氢氟酸的刻蚀剂刻蚀。多孔式阳极氧化物用磷酸腐蚀液能较容易地刻蚀，并且不会损坏构成TFT的其他材料，例如硅或氧化硅。而且，阻挡层式阳极氧化物和多孔式阳极氧化物均难以用干式刻蚀法刻蚀。特别是，就氧化硅而言，两种阳极氧化物具有足够高的刻蚀选择比。
用栅极四周的阳极氧化膜可以确定有源层中的HRD区。
作为栅极用的材料可以是阳极氧化的，可以用铝，钽，钛或硅。这些材料可以组合成多层结构。例如，在铝膜上迭放钛硅化物，反之亦然。
根据本发明的又一特征是，杂质穿过形成在有源层的一部分上的绝缘膜进入到有源层中，杂质的引入是在不同的条件下分两次进行的，如图4A或4B所示。亦即，在图1E的结构中，磷离子在较低的加速能量下穿过绝缘膜104′进入有源层103。同时，杂质能不穿过绝缘膜104′，磷离子主要加到区域110和113中。随后，磷离子在较高的加速能量下进入，因而被加速的离子可以穿过绝缘膜进入区域111和112中。因此，可以形成具有较高杂质浓度的源和漏区110和113，和具有较低杂质浓度的高电阻率区111和112。这些工艺步骤的顺序可颠倒。也可以改变引入杂质的条件，例如，一贯地或逐步地改变加速电压。
根据本发明的第二种模式，用强光，如脉冲激光，可见光或红外光照射，选择性地改善形成在基片上的半导体膜的结晶，以在一个基片上形成有不同电特性的多个TFT。
例如，包含有用强光获得的结晶硅的TFT有高速和高迁移率，但它的断开电流较大并且不适于作有源矩阵电路。另一方面，包含无定形硅的TFT不能用作驱动电路。但它的漏电流足够低。因此，本发明的第二种模式的特征是，用结晶硅的TFT作驱动电路，用无定形硅的TFT作有源矩阵电路。而且，最好是结晶硅的TFT具有硅化物层或与源和漏区相应的区域内有低电阻层，以降低薄层电阻值。
而且，用顶栅结构的TFT构成外围驱动电路，可以用自对准方式完成有源层的离子掺杂，以降低杂散电容量，提高工作度。
使用脉冲激光时，用诸如KrF，ArK，XeCl或XeF的准分子激光器的UV光激光器是合适的。而且，改变激光器的辐照条件可以改变TFT的特性。通常，激光器的能量密度较大时，TFT的迁移率较大。因而，它与半导体材料和激光器的波长有关。假若能量密度太高，TFT的特性有可能变坏。激光器辐照的次数也同样适用。根据本发明所知，用KrF准分子激光器时(波长248nm，脉冲宽度为10nsec)，建议辐照次数为1-50次，能量密度为200-350mJ／cm2。
在这种情况下，如果激光辐照重迭，这部分的TFT特性倾向于由第一激光器辐照的条件决定。通常激光器辐照重迭部分的特性趋于劣化。本发明中，由于只有外围电路是用激光辐照晶化，假若激光束的形状整形成与外围电路区的形状相同，则是有益的。然而，对外围电路部分有源矩阵部分形成在同一平面上并彼此邻近的情况下(如下面要说明的实施例4的情形)，则必须用合适的掩模，因为，即使只有很少量的光漏也会在周围半导体上引起大的影响。另一方面，外围电路和有源矩阵电路是在不同的层中形成时，则不需要这样小心。
本发明的上述特征和其他特征将结合实施例和附图详细说明。
图1A-1F是按本发明的第1实施例的绝缘栅场效应晶体管的制造方法的剖视图；
图2A-2F是按本发明的第2实施例的绝缘栅场效应晶体管的制造方法的剖视图；
图3A-3F是示出按现有的绝缘栅场效应晶体管的制造方法的剖视图；
图4A-4D是显示按本发明的离子掺杂期间的加速电压变化的示图；
图5A-5K是按本发明的第3实施例的绝缘栅场效应晶体管的制造方法的剖视图；
图6A-6F是按本发明的第4实施例的绝缘栅场效应晶体管的制造方法的剖视图；和
图7是在基片上形成的单片或集成电路的一个实例的方框图。
参看图1A，在基片101上设置一底层绝缘膜102，在底层绝缘膜102上形成包含结晶硅半导体的有源层103。在本发明中，＂结晶硅半导体＂包括单晶硅，多晶硅或半无定形半导体，其中至少部分包含晶体组分。并形成含氧化硅之类的绝缘膜104，复盖有源层103。
而且，在绝缘膜104上形成含可阳极氧化材料的膜。可阳极氧化材料例如是铝，钽，钛，硅等。这些材料可单独使用，或以其中的两种或多种以多层形式使用。例如，可以用在铝上形成的钛硅化物的双层结构，或在氮化钛上形成铝的双层结构。每层的厚度可根据器件要求的性能决定。
随后，在可阳极氧化材料上形成掩模材料，之后，将这些材料构图成栅电极105和掩模106。作为掩模材料，可以用光刻材料，它通常在光刻工序中使用，光敏聚酰亚胺或任何聚酰亚胺均能被刻蚀。
然后，参看图1B，在电解液中给栅电极105加电流使其阳极化，在其侧表面上形成多孔的阳极氧化物107。作为该阳极氧化用的电解液，用含3-20％的柠檬酸、草酸、磷酸、铬酸或硫酸的酸水溶液。所加电压的范围是5至30伏，厚度在0．5微米以上。
参看图1D，用阳极氧化膜106作掩模，用干式或湿式刻蚀法刻蚀绝缘膜104。刻蚀可以连续进行直到有源层表面露出为止，或在有源层露出之前停止。从生产性，产品合格率和一致性的角度考虑，最好是连续刻蚀直至有源层表面露出为止。留下栅电极105和阳极氧化膜106下面的绝缘薄膜104的一部分作为栅绝缘膜104′。当采用铝、钽或钛作为栅电极的主要组分，而栅绝缘膜104包括硅氧化物时，可以用含氟的腐蚀剂如NF3和SF6作干式刻蚀。在这种情况下，绝缘膜104迅速被刻蚀，而氧化铝，氧化钽和氧化钛的刻蚀速率相当小，从而可进行绝缘膜104的选择性刻蚀。
在用湿式刻蚀的情况下，可以用含氢氟酸的腐蚀剂，例如含1／100的氢氟酸。在这种情况下，也能选择性刻蚀氧化硅绝缘膜104，因为铝、钽和钛的氧化物的刻蚀速率相当小。
绝缘膜104刻蚀之后，除去阳极氧化膜107。作为腐蚀剂，可用含磷酸的溶液。例如，希望用含磷酸，醋酸和硝酸的混合酸。然而，用铝作栅极时，栅极也被腐蚀剂刻蚀。根据本发明，在栅极和阳极氧化物107之间加一阻挡层式阳极氧化膜108就能解决该问题，如图1C所示。阳极氧化层的厚度由阳极氧化过程中加到栅电极上的电压大小决定。
栅电极与多孔式阳极阳化膜之间的多孔阳极氧化物107形成之后，给栅电级加一电流就能形成阻挡层式阳极氧化膜108。多孔式阳极氧化物的刻蚀速率比阻挡层阳极氧化物的刻蚀速率高10倍。因此，用磷酸作腐蚀剂刻蚀多孔阳极氧化层107时，阻挡层式阳极氧化层起到保护栅电极的作用。而且，用含磷酸的腐蚀液可以除去多孔的阳极氧化物107，而不损坏栅电极。
就多孔的阳极氧化物107而言，由于栅绝缘膜104′是以自对准方式形成的，栅绝缘膜104′的外边与阻挡层式阳极氧化物108之间隔开一个距离＂y＂，如图1D所示。使用阳极氧化的优点之一是该距离＂y＂可以由按自对准方式的阳极氧化物的厚度决定。
在所述结构中，掺入有源层的杂质至少用不同加速条件分两次完成，如上所述，穿过形成在有源层部分上的绝缘膜。亦即，参看图1E，例如磷离子在较低的加速能量下穿过绝缘膜104′进入有源层103。同时，绝缘膜104′几乎阻挡了杂质，因而磷离子只加在区域110和113中。然后参看图1F，磷离子在较高的加速能量下加入，因而加速离子可以进入绝缘膜下面的区域111和112。因此，可以形成具有较高杂质浓度的源和漏区110和113，和具有较低杂质浓度的高电阻区域111和112。较低加速能量情况下的剂量必须大于较高加速能量情况下的剂量。这些掺杂步骤可以用同一台设备完成，而不必中断工艺。也就是说，这些掺杂步骤实质上是一步完成的。
如上所述，高电阻区111和112可以用自对准方式由阳极氧化膜107的厚度＂y＂确定，而阳极氧化膜的厚度＂y＂由阳极氧化中加给栅电极的电流确定。这就大大优于使用邻近栅电极的绝缘材料，如图3A-3F所示。
由于可以用实质上是单一的掺杂步骤形成低电阻区和高电阻区，因此所述的方法具有优越性。而且，在现有技术中，由于HRD具有的高电阻率和因此高电阻率而使漏电压有不希望的降低，因而存在HRD与电极之间难以实现欧姆接触的问题，而HRD的优点是可以避免产生热载流子并提高器件的可靠性。本发明一次解决了这些相互矛盾的问题，使其有可能以自对准方式形成具有0．1至1微米宽的HRD，并使电极与源区和漏区之间有欧姆接触。
总之，偏置结构降低了反向漏电流(断开电流)并增大了ON／OFF比。偏置结构适合于用作必须尽可能避免漏电流的液晶显示装置中驱动象素的TFT。
[实施例1]
将再参看图1A-1F说明按本发明的第一种模式的更特别的实例。用大小为300mm×400mm或100mm×100mm的康宁7059玻璃基片作基片101。在基片上形成厚1000-3000埃的氧化硅膜作底层膜102，例如用在氧气中溅射方法形成。然而，也可以用等离子CVD法用TEDS作起始材料以改善其生产率。
淀积厚度为300至5000埃的无定形硅形成岛状结晶硅膜103，最好是用等离子CVD或LPCVD法形成500-1000埃的厚度，然后在还原气氛中在550℃至600℃的温度下热处理4至24小时使其晶化，然后对它构图形成岛形。也可以用激光退火代替热退火。再用溅射法在其上形成厚度为70-150nm的氧化硅膜104。
用电子束蒸发法或溅射法在绝缘膜104上形成厚度为1000埃至3微米的铝膜。硅中可以含有适当的添加剂，如含1wt％的硅或0．1至0．3wt％的钪(Sc)。在栅绝缘膜104上形成铝膜之后，旋涂光刻胶(由Tokyo Oka制造的OFPR 800／30cp)。在构成光刻胶膜之前，在铝膜上可以形成一层厚100埃至1000埃的阳极氧化膜，以增加光刻胶的粘附力，并防止在随后的阳极氧化工艺步骤中漏电流穿过光刻胶。然后将这些膜刻图，形成栅电极105和掩模106，如图1A所示。
参看图1B，在电解液中给栅电极加电流使栅电极105阳极氧化，形成厚度为3000-6000埃，例如5000埃的阳极氧化膜107。作为电解液，可用含3-20％的柠檬酸、草酸、磷酸、铬酸或硫酸的酸水溶液。加的电压是5-30伏，而加的电流保持恒定不变。在该例中，用草酸。电解液温度为30℃。8伏电压加20-40分钟。阳极氧化膜的厚度主要用改变阳极氧化持续的时间来控制。所加电压最好小于光刻胶膜构成之前所进行的阳极氧化中所加的电压值。
紧接着，除去掩模106之后，栅电极在另一种电解液中再次阳极氧化，另一种电解液包含有3-10％的酒石酸，硼酸或硝酸的乙二醇溶液，以在栅电极四周形成阻挡层式阳极氧化膜108。电解液的温度最好保持在低于室温。例如保持在10℃，以改进氧化膜质量。阳极氧化膜的厚度与所加电压的大小成正比。当所加电压为150伏时，厚度变为2000埃。阳极氧化膜108的厚度由所要求的偏离区的厚度决定。如果要形成厚度为3000埃以上时，则必须将电压升高至250伏以上。由于这样高的电压有损坏TFT的危险，因此，阳极氧化膜108的厚度最好选择在3000埃以下。
参看图1D，用干式刻蚀法部分除去氧化硅膜104。该刻蚀可以用各向同性刻性蚀的等离子方式，也可以用各向异性刻蚀的反应离子刻蚀方式。但是，硅和氧化硅的选择比必须足够大，从而使有源硅层不会被刻蚀太多。而且，阳极氧化膜107和108不会被CF4刻蚀，而氧化硅膜104被选择地刻蚀。由于在多孔的阳极氧化膜107下面的氧化硅膜104部分未被刻蚀、绝缘膜部分保留下而不像栅绝缘膜104′那样被刻去。
之后，参看图1E，用磷酸、乙酸或硝酸的混合酸，在刻蚀速率为例如600埃／分钟下，只有多孔的阳极氧化膜106被刻蚀。栅绝缘膜104′保留而不被刻掉。
除去多孔的阳极氧化膜107之后、用离子掺杂法，用栅电极和阻挡层式阳极氧化膜108和栅绝缘膜104′作掩膜，以自对准方式引入确定半导体层导电类型的杂质元素，形成有较低电阻值的源和漏区110和113，和高电阻值区111和112。在形成P型区的情况下、用乙硼烷(B2H6)作掺杂气体。在形成N型区的情况下，用磷烷(PH3)作掺杂气体。加速条件按下列方式控制。
亦即，首先，加速电压选为1-30KV，例如5KV。掺杂剂量为5×1014至5×1015厘米-2，例如1×1015cm-2结果，只有设被栅绝缘膜104′复盖的部分110和113在杂质浓度为5×1020原子／厘米3的情况下被掺杂，如图1E所示。然后将加速电压升高到65-110KV，例如90KV。杂质剂量为5×1012至5×1013厘米-2，例如1×1013厘米-2。结果，主要在被栅绝缘膜104′复盖的区域111和112被以5×1017至5×1018原子／厘米3的浓度掺杂，如图1F所示。
最后，用KrF准分子激光器激活有源层中的引入杂质，激光的波长为248nm，脉冲宽度为20nsec。
[实施例2]
下面结合附图2A-2F说明按本发明的第一模式的另一实施例。
参看图2A，在玻璃基片上，例如由NH Technoglass制造的NA35玻璃，形成栅电极，在栅电极侧表面上形成位于底层的氧化硅膜202，岛形结晶硅半导体系203、硅氧化膜204、铝膜(厚度为200nm-1μm)栅电极和多孔的阳极氧化膜206(厚3000埃至1微米，例如，5000埃)，采用的工艺步骤与实施例1中所述的图1A和1B所示的步骤相同。
参看图2B，按实施例1中所采用的相同方法形成厚度为1000-2500埃的阻挡层式阳极氧化膜207。再以多孔阳极氧化膜206作掩模刻蚀氧化硅膜204，形成栅绝缘膜204′。
随后，用阻挡层式阳极氧化膜207作掩模，刻去多孔阳极氧化膜，如图2C所示。之后，用栅电极205和阳极氧化膜207和栅绝缘膜204′作掩模，用离子掺杂法引入氮离子。用氮气(N2)作掺杂气体。剂量为1×1014-3×1016厘米-2，例如，2×1015厘米2。加速电压为65-110KV。例如80KV。在此条件下，氮离子有高速度，因此，大多数氮离子通过了未被栅绝缘膜204′复盖的区域208和211，因此，氮离子实质上没加到区域208和211中，用二次离子质谱仪(SIMS)测试时，浓度小于1×1019原子／厘米3。另一方面，被栅绝缘膜204′复盖的区域209和210以浓度5×1019-2×1021原子／厘米3的氮掺杂，如图2C所示。
然后，将掺杂气体改为磷烷(PH3)以掺入磷。最初，加速电压确定为65-110KV，例如，90KV。剂量为5×1012-5×1013厘米-2，例如1×1013。结果，被栅绝缘膜204′复盖的区域209和210主要被以杂质浓度为5×1017至5×1018原子／厘米3的杂质掺杂(图2D)。随后，将基片保持在掺杂设备中，降低加速电压至1-30KV，例如5KV。剂量变为5×1014至5×1015厘米-2。结果，未被栅绝缘膜204′复盖的区域208和211主要被以浓度为5×1019至5×1020原子／厘米3的杂质掺杂，(图2E)。
按所述方法形成高电阻区209和210，和低电阻区208和211。
此后，用KrF准分子激光(波长为248nm，脉冲宽度为20nsec)激活掺入的杂质离子。其他激光例如XeCl准分子激光(波长为308nm，脉冲宽度为50nsec)也可以使用，作为其他脉冲激光的例子，有例如Nd：YAG(最好是Q开关脉冲振荡)激光，Nd：YAG(可见光)的二次谐波的IR光激光。也可以从基片的侧边照射激光。在这种情况下，必须选择能穿透硅的激光。
也可以用可见光或近红外光的灯光退火来代替激光退火。在这些情况下，进行退火是为了使表面温度加热到600至1000℃，例如，在600℃下加热几分钟，或在1000℃下加热几十秒钟。玻璃基片不能用近红外光加热，因为，近红外线被硅半导体选择吸收。缩短辐照时间，可以防止玻璃被加热。
最后，参看图2F，用CVD法在整个表面上淀积厚度为2000埃至1微米，例如3000埃的氧化硅，形成中间层绝缘膜212，此后，形成穿过源和漏区的连接孔。形成厚度为2000埃至1微米，例如5000的铝膜电极／布线213、214。假若在低电阻区208和211和铝电极213和214之间形成一层氮化钛作为阻挡金属，则具有改善可靠性的又一优点。
本实施例中，选择性地掺杂氮形成了高电阻区209和210。也可以用氧或碳代替氮，当然，这些元素也可以组合应用。设置HRD区可以降低TFT的漏导电流。对用在要求具有高电荷滞留特性的有源矩阵之类的情况下的TFT而言是特别有利。
本实施例中的掺杂工艺条件示于图4C中。但是，氮的掺入可以在以后完成，如图4D所示。在任何情况下，都无需将基片从掺杂设备中取出。
[实施例3]
本实施例是说明按本发明的第二模式例如有源矩阵电路的集成电路的制造方法。图5A至5K示出了制造工艺的剖视图。
开始，看图5A，在大小为300mm×300mm或100mm×100mm的康宁7059玻璃基片1101上形成厚度为1000-3000埃的底层氧化硅膜1102。可以用在氧气氛中溅射法或等离子CVD法，用四乙氧硅烷(TEOS)形成氧化硅膜。也可以将淀积成的硅氧化膜在450-650℃的温度下退火。
随后，用等离子CVD或LPCVD法形成厚度为100-1500埃、最好是300-700埃的无定形硅膜，然后将其构图成岛形区1103。然后，在氮气气氛中，在350-550℃，例如400℃下对硅膜热处理0．1至5小时，例如0．5小时，完成去氢处理。此后，用KrF准分子激光(波长248nm，脉冲宽度为20nsec)辐照使岛形硅膜1103晶化。激光的能量密度为200至400mJ／cm2，例如250-300mJ／cm2。辐照过程中还要求在200-550℃，例如400℃下将基片加热，改善硅结晶度。可以用XeCl准分子激光(波长308nm)代替KrF准分子激光。
参看图5B，用在氧气气氛中溅射法或等离子CVD法，用TEOS淀积厚度为800-1500埃例如1200埃的氧化硅膜1104。之后，用电子束蒸发或溅射法在绝缘硅膜1104上形成厚度为1000埃至3微米的铝膜。铝中可以含适当的添加剂，例如，含1wt％的硅或含0．1至0．3wt％的钪(Sc)。栅绝缘膜1104上形成铝膜之后，旋涂光刻胶(DFPR 800／30cp。由Tokyo OKa制造)。在构成光刻胶膜之前要求在铝膜上形成厚100至1000埃的阳极氧化膜，以增加光刻胶的附着力，并防止在随后的阳极氧化工艺步骤中漏电流流过光刻胶。
用现有的光刻技术对光刻胶膜刻图，并对铝膜刻图。因此，形成外围驱动电路用的TFT的栅电极1105和1106，和有源矩阵电路部分用的TFT(反向交错型)的栅电极1107。在这些栅电极(布线)上保留光到胶作为掩模1108和1110。
之后，参看图5c，在电解液中加电流使电极1105-1107阳极氧化，以便在栅极侧面上构成阳极氧化膜1111，1112和1113。光刻胶1108至1110的作用是，防止在本步骤中使栅电极的上表面被阳极化。阳极氧化膜的厚度为3000埃至25微米。例如为0．5微米。作为电解液，采用含3至20％的柠檬酸，草酸。磷酸、铬酸或硫酸的酸的水溶液。所加电压为5-30V，而电流保持恒定不变。该例中，用草酸。电解液温度为30-80℃，电压为8伏，加20-240分钟。
随后，参看图5D，除去掩模1108-1110之后，栅电极在另一种电解液中再次阳极氧化，所用电解液包含含3-10％的酒石酸，硼酸或硝酸的乙二醇溶液。用铵中和电解液，将其PH值控制在近似于7。电解液温度最好保持在低于室温，例如保持在10℃，以改善氧化膜的质量。随后，在栅电极1105-1107的上表面和侧表面形成阻挡层式阳极氧化膜1114-1116。这些阳极氧化膜的厚度与所加电压的大小成正比。所加电压为100V时，厚度变为1200埃。该例中，由于电压以1-5伏／分钟的速度增加，获得了1200埃厚的阳极氧化膜。阻挡层式阳极氧化膜的厚度最好在500埃以上，以防止在多孔阳极氧化膜刻蚀的过程中铝电极被腐蚀液溶解。
参看图5E，用干式刻蚀法对氧化硅膜1104刻图。同时，用光刻胶1117复盖与有源矩阵电路区相应的基片区，以避免被刻蚀。用这些作法，可以最大限度减少绕栅电极1107的工艺步骤，从而改善后面形成的无定形硅膜的复盖步骤。
该刻蚀可以用各向同性的等离子式方法进行，也可以用各向异性的反应离子式刻蚀法进行。但是，硅和硅氧化物的选择比必须足够大，使有源硅层不会被刻蚀太多。用CF4作刻蚀气体时，阳极氧化材料不被刻蚀，栅电极1105，1106和周围的阳极氧化层1111和1112，和底层的氧化硅膜1104保留下来不被刻蚀。因此，形成了栅绝缘膜1118和1119，如图5E所示。
参看图5F，除去光刻胶掩模117之后，用磷酸、醋酸和硝酸的混合酸以600埃／分钟的刻蚀速率刻蚀多孔的阳极氧化膜1111-1113。留下阻挡层式阳极氧化物1114-1116和氧化硅膜1102和1104和硅1103不刻蚀。刻蚀过程中阻挡层式阳极氧化膜1114，1115，1116保护栅电极。
然后，参看图5G，用离子掺杂法(也叫做等离子掺杂法)，用已知的CMOS技术以自对准方式引入杂质离子(磷和硼)。用磷烷(PH3)和乙硼烷(B2H6)作掺杂气体。以栅电极1105，1106和周围的阳极氧化膜1114，1115和栅绝缘膜1118，1119作掩模。改变加速电压和离子剂量来使杂质区的形成条件改变。
例如，当加速电压规定的较高时，例如为50-90KV，离子剂量规定为较低，例如1×1013至1×1014厘米-2，所引入的离子几乎都穿过没被栅绝缘膜复盖的有源层区1120，1122。而杂质离子以最大浓度加入到底层膜中。另一方面，栅绝缘膜1118和1119使引入的离子变慢，从而使其上有栅绝缘膜的区域1121、1123中的杂质浓度变成最大。
反之，当加速电压规定得相当低，如5-30千伏，离子剂量规定的相当大，如5×1014至5×1015厘米-2时，杂质以高浓度主要加在其上不存在栅绝缘膜的区域1120和1122中。而另一方面，栅绝缘膜1118，1119阻挡离子，使区域1121、1123中不被加入杂质。而且，在两种方法中，区域1121，1123都变成了较低浓度的杂质区。
以前的方法中，由于离子剂量是相当小，每个单个面积上的注入能小，因此，基片难以加热，即，在通过掺杂的条件下(90KV，1×1015cm-2)，温度只上升正常的1-10％。而且，可以避免光刻胶碳化。而且在以后的方法中所用的剂量大于以前的方法中采用的剂量。因为加速电压足够低，所以基片温度的升高只比正常情况下高5-40％。
由于存在阻挡层式阳极氧化膜，它起到高电阻半导体区的作用，因此，所获得的低浓度杂质区1121，1123和偏置区没有杂质加入。在该例中，区域宽度为0．5微米。
之后，参看图5H，在整个表面上形成可以与硅接触的能形成硅化物的金属，例如钛，镍，锰，钨，铂或钯。例如，用溅射法形成厚50至500埃的钛膜1124。而且，使以高浓度加入杂质的杂质区1120，1122直接与金属膜1124连接。
之后，用KrF准分子激光辐照(波长248nm，脉冲宽度20nsec)，使金属与硅反应生成硅化钛区1125、1126、1127。激光的能量密度为200-400mJ／cm2，最好是250-300mJ／cm2，在激光辐照中基片可以加热到200-500℃，以避免钛膜剥落。用激光辐照同时激活了在以前的掺杂步骤中结晶被损坏了的杂质区1121，1123。由于杂质区1121，1123不与金属膜接触，因此，不会在这些区域中产生硅化作用。
除激光外，还可以用其他光源。然而，脉冲的激光束比CW激光更佳，因为CW激光要求更长的辐照时间，因而有使被辐照过的膜热膨胀和剥落的危险。
作为脉冲激光的例子有例如Nd：YAG(最好是G开关脉冲振荡)，Nd：YAG(可见光)的二次谐波的IR光激光，和例如KrF：XeCl和ArF准分子激光的UV光激光。当激光从金属膜的上边发射时，必须选择激光的波长，使其不能在金属上被反射。然而，当金属膜很薄时不存在该问题。激光束也可能从基片侧面被发射，在这种情况下，必须选择能透射过硅的激光。
也可以用可见光或近红外光的灯退火代替激光退火。在这种情况下，进行退火是为了使表面加热到600℃-1000℃，例如在600℃下进行几分钟，或在1000℃下进行几十秒钟。用近红外线退火(即1．2μm)不会加热玻璃基片到那么高的温度，因为，硅半导体选择性地吸收了近红外线。缩短辐照时间也可以防止玻璃基片被加热。
此后，参看图5I，只有钛膜留下而不转变成硅化物，例如，在栅电极或栅绝缘膜上，用含过氧化氢∶铵∶水=5∶2∶2的腐蚀液可以刻蚀掉。结果，保留了硅化钛区1125，1126，1127不被刻蚀。所获得的这些硅化物区的薄层电阻值为10至50欧／方，而低浓度杂质区1121、1123的薄层电阻值为10至100千欧／方。
参看图5J，用CVD法形成氧化硅膜或氮化硅膜，或它们的多层结构，作为中间层绝缘膜1128，其厚度为2000埃至1微米，例如3000埃。该绝缘膜再变成基片的有源矩阵区上的反向交错型TFT的栅绝缘膜。用氮化硅膜作中间层绝缘膜的优点在于氢不会从TFT的有源区扩散进外围电路区中，因而不需进行以后的去氢步骤。随后，在有源矩阵区中的栅电极1107上淀积厚度为200-500埃的无定形硅膜1129，如图5J所示。
再参看图5K，在无定形硅膜上形成厚度为500-1000埃的N电导型微晶硅膜，然后对其刻图。形成源和漏区1130和1131。之后，用溅射法形成ITO薄膜，并对其刻图；形成象素电极1132。
最后，刻蚀中间层绝缘膜1128，形成连接孔，以形成通过通孔的必需的布线。例如形成厚度为2000埃至1微米的氮化钛和铝膜多层结构的电极／布线1133，1134，1135，1136。因此，在同一基片上形成了外围驱动电路用的N-沟道型TFT1137和P-沟道型TFT1138和有源矩阵电路用的N-沟道型无定型TFT1139。
由于用具有较高结晶率的半导体做外围驱动电路用的TFT1137，1138，而且，由于与源和漏区相应的区域的薄层电阻小，使外围电路可以在较高速度下工作。而且，也由于使用无定形半导体做有源矩阵电路用的TFT，使漏电流降低，并改善了电荷滞留能力。
[实施例4]
本例是说明按本发明第二模式的集成电路的制造方法。图6F中，标号1232和1233是指外围驱动电路用的TFT，标号1234是指有源矩阵电路用的TFT。本例与实施例3的差别是，有源矩阵区中的TFT是顶栅型(Top-gate type)。
首先，看图6A，在基片1201上形成氧化硅膜1202，基片例如是由NH Technoglass公司制造的NA35。氧化硅膜1202厚1000-3000埃。在氧化硅膜上，用等离子CVD或LPCVD淀积厚度为100-1500埃最好厚300-700埃的无定形硅膜，然后对其刻图成岛形1203，1204。
之后，给硅膜去氢，并在有源矩阵区上形成掩模1205。之后，用KrF准分子激光(波长为248nm，脉冲宽度为20nsec)辐照使硅岛1203结晶。激光的能量密度为200-400mJ／cm2，例如，250-300mJ／cm2。在激光辐照中还要求基片在200-550℃，例如400℃下加热，改善硅的结晶率。硅区1204保留无定形。
参看图6B，在氧气氛中用溅射法或用等离子CVD法，用TEOS淀积厚800-1500埃，例如1200埃的氧化硅膜1206。之后，在绝缘膜1206上用电子束蒸发或溅射形成厚1000埃至3微米，例如6000埃的铝膜。铝可以含适当的添加剂，例如含1wt％的硅，或含0．1-0．3Wt％的钪(Sc)。然后以与上述实施例中相同的方法形成包括栅电极，阻挡层式阳极氧化膜和多孔的阳极氧化膜的栅电极部分1207，1208，1209。多孔阳极氧化膜的厚度为0．3微米，阻挡层式阳极氧化膜的厚度为1200埃。
参看图6C，用干式刻蚀法对氧化硅膜1206刻图，形成栅绝缘膜1210，1211，1212。此后，刻蚀除去多孔阳极氧化膜。所用腐蚀剂是由包含磷酸，醋酸和硝酸的混合酸组成。
参看图6D，用离子掺杂法以自对准方式引入杂质离子(磷和硼)。同时，降低剂量，以抑制基片加热。并增大加速电压。例如，剂量为1×1013至5×1013厘米-2，加速电压为50-90KV。为了保持硅膜1204为无定形的，因此必须抑制基片加热。因此，形成了N-型低浓度杂质区1216，1218和P-型低浓度杂质区1217。对未被栅绝缘膜复盖的区域1213，1214，1215掺杂，其掺杂浓度低于区域1216，1217和1218中杂质浓度。
再看图6E，金属1219可以构成硅化物与硅的连接，例如，在整个表面上形成钛、镍、钼、钨、铂或钯。例如，溅射形成厚50-500埃的钛膜1219之后，用上述实施例中相同的方法，用KrF准分子激光辐照构成硅化钛区1220，1221，1222，1223，1224。由于该步骤中是在极短的时间内加热，因此，硅1204能保持无定形。
此后，保留下的钛膜不转变成硅化物，例如，在栅电极或栅绝缘膜上选择地刻蚀，所用的刻蚀剂包含过氧化氢∶铵∶水=5∶2∶2。又如图6F所示，用CVD法在整个表面形成中间层绝缘膜1225。可以用单层或多层结构的氧化硅作为中间层绝缘膜，膜厚为2000埃至1微米。例如，3000埃。中间层绝缘膜构成过程中，基片必须保持在足够低的温度下，以防止无定形硅薄1204结晶。此后，溅射形成ITO(铟鍗氧化物)膜，并将其刻图构成有源矩阵区中的象素电极1226。
最后，刻蚀中间层绝缘膜1225，构成连接孔，以此形成通过连接孔的布线。例如，形成厚度为2000埃至1微米的氮化钛和铝膜多层结构的电极／布线1227，1228，1229，1230，1231。因此，在同一基片上形成了外围驱动电路用的N-沟道型TFT1232和P-沟道型TFT1233和有源矩阵电路用的N-沟道型无定形TFT1234。
本例中，结晶用的激光辐照是用光刻胶完成的。而且，用整形的激光束而不用掩模是可能的，从而使杂质剂量不会延伸到有源区去。在这种情况下，可选择有源矩阵区与外围电路区彼此隔开100微米以上，最好隔开1mm以上。亦即，参看图7，有源矩阵电路区3必须与外围电路区1和2相距100微米以上，以防止进行激光辐射对外围电路区域的影响。也可以用金属掩模代替光刻胶掩模使工艺简化。这些掩模不必与表面接触。像日本专利申请No．3-50793所公开的。控制激光辐照条件也可以控制有源层中结晶区的深度，以进一步降低源和漏区之间的漏电流。
各种实施例均已说明了，应該认识到发明并不受这些特例的限制。只要不脱离所附权利要求要求保护的范围可以有各种改型。例如，看图1D，可以将绝缘膜104部分完全刻蚀掉来构成栅绝缘膜104′。而且，也可以用这样的方法刻蚀位于栅电极底下的较厚部分的栅绝缘膜和周围的阳极氧化物和露出的较薄部分。在这些情况下，由于半导体层没露出，可以防止表面被污染，本发明也可以用来构成三维IC，其中半导体电路中迭置在单晶IC上或其它IC上。本发明还可以用来在其他基片如树脂或陶瓷基片上形成半导体器件或电路。

Claims (15)

1．一种半导体器件，包括：
一有源矩阵电路，包括在基片第一部分上形成的多个第一种薄膜晶体管，每一个所说多个第一种薄膜晶体管有一个包括非晶半导体的沟道区；以及
一外围驱动电路，包括在该基片第二部分上形成的多个第二种薄膜晶体管，每一个所说多个第二种薄膜晶体管有一包括结晶半导体的沟道区；
其特征在于：所说多个第二种薄膜晶体管的有源层包括：含有结晶半导体的所说沟道区，所说沟道区在其间延伸的一对第一杂质区，以及毗邻所说第一杂质区的第二杂质区，所说第一杂质区具有比所说第二杂质区的高的电阻，以及
每一所说第一杂质区位于所说沟道区和其中一个所说第二杂质区之间。
2．根据权利要求1的器件，其特征在于，所说多个第二种薄膜半导体的沟道区是通过用激光或具有等强度的光照射而结晶的。
3．根据权利要求1的器件，其特征在于，所说第二杂质区包括金属硅化物。
4．根据权利要求1的器件，其特征在于，所说第一杂质中区的杂质浓度低于所说第二杂质区中的杂质浓度。
5．根据权利要求1的器件，其特征在于，每说多个第一和第二种薄膜晶体管的每一个还包括：
在所说一对第一杂质区和所说沟道区上形成的栅绝缘膜；以及
在所说栅绝缘膜上形成的栅电极，
其中所说沟道区伸出所说栅电极的侧边缘。
6．根据权利要求1的器件，其特征在于，每一个所说多个第一种薄膜晶体管还包括；
在所说基片上形成的栅绝缘膜；
在所说栅绝缘膜上形成的栅电极；
在所说沟道区上形成的一对杂质区，
其中所说一对杂质区和所说沟道区位于所说栅电极上。
7．根据权利要求3的器件，其特征在于，所说金属硅化物包括从硅化钛、硅化镍、硅化钼、硅化钨、硅化铂和硅化钯选出的硅化物。
8．根据权利要求5或6的器件，其特征在于，所说栅电极覆以阴极氧化膜。
9．根据权利要求1或5的器件，其特征在于，所说多个第二种薄膜晶体管是顶栅型的。
10．根据权利要求1或5的器件，其特征在于，一个所说多个第二种薄膜晶体管是一个在所说一对第一和第二杂质区中包括n型杂质的n沟道型薄膜晶体管，而另一个所说多个第二种薄膜晶体管是一个在所说一对第一和第二杂质区中包括P型杂质的P沟道型薄膜晶体管。
11．根据权利要求1或5的器件，其特征在于，所说多个第一种薄膜晶体管是顶栅型的薄膜晶体管。
12．根据权利要求1或5的器件，其特征在于，所说多个第一种薄膜晶体管是倒转参差型的薄膜晶体管。
13．根据权利要求6的器件，其特征在于，所说多个第一种薄膜晶体管是在所说一对杂质区中包括n型杂质的n沟道型薄膜晶体管。
14．一种半导体器件，包括：
一有源矩阵电路，包括在基片第一部分上形成的多个第一种薄膜晶体管，每一个所说多个第一种薄膜晶体管有一个包括非晶半导体的沟道区；以及
一外围驱动电路，包括在该基片第二部分上形成的多个第二种薄膜晶体管，用以驱动所说有源矩阵电路；
其特征在于：所说多个第一种薄膜晶体管的有源层包括：含有非晶半导体的所说沟道区，所说包括非晶半导体的沟道区在其间延伸的一对较高电阻区，以及毗邻所说较高电阻区的一对较低电阻区。
15．根据权利要求14的器件，其特征在于，所说较高电阻区包括金属硅化物。
CN94119925A 1993-11-05 1994-11-05 半导体器件 Expired - Fee Related CN1041973C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP301176/93 1993-11-05
JP301174/93 1993-11-05
JP5301176A JP2759415B2 (ja) 1993-11-05 1993-11-05 半導体装置の作製方法
JP30117493A JPH07135324A (ja) 1993-11-05 1993-11-05 薄膜状半導体集積回路

Publications (2)

Publication Number Publication Date
CN1111815A CN1111815A (zh) 1995-11-15
CN1041973C true CN1041973C (zh) 1999-02-03

Family

ID=26562585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94119925A Expired - Fee Related CN1041973C (zh) 1993-11-05 1994-11-05 半导体器件

Country Status (4)

Country Link
US (4) US5648277A (zh)
KR (2) KR100294088B1 (zh)
CN (1) CN1041973C (zh)
TW (1) TW299897U (zh)

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JPH09107102A (ja) * 1995-10-09 1997-04-22 Sharp Corp 薄膜トランジスタ及びその製造方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
WO1998032595A1 (en) * 1997-01-24 1998-07-30 California Institute Of Technology Flexible skin incorporating mems technology
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6229148B1 (en) 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11143379A (ja) 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
KR19990048016A (ko) * 1997-12-08 1999-07-05 구자홍 박막트랜지스터 제조방법
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JP3779052B2 (ja) * 1997-12-17 2006-05-24 株式会社半導体エネルギー研究所 液晶プロジェクタ
US6678023B1 (en) 1997-12-17 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal projector
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844613B2 (ja) 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6080607A (en) * 1998-05-26 2000-06-27 National Science Council Method for manufacturing a transistor having a low leakage current
JP2000003875A (ja) 1998-06-12 2000-01-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4223094B2 (ja) 1998-06-12 2009-02-12 株式会社半導体エネルギー研究所 電気光学表示装置
JP2000002872A (ja) * 1998-06-16 2000-01-07 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6555422B1 (en) 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6226781B1 (en) * 1998-08-12 2001-05-01 Advanced Micro Devices, Inc. Modifying a design layer of an integrated circuit using overlying and underlying design layers
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1003207B1 (en) 1998-10-05 2016-09-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
JP4240424B2 (ja) * 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
EP2309482A3 (en) * 1998-10-30 2013-04-24 Semiconductor Energy Laboratory Co, Ltd. Field sequantial liquid crystal display device and driving method thereof, and head mounted display
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
US6071762A (en) * 1998-11-16 2000-06-06 Industrial Technology Research Institute Process to manufacture LDD TFT
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
TW468269B (en) 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
CN1319177C (zh) * 1999-10-21 2007-05-30 松下电器产业株式会社 薄膜晶体管、其制造方法以及使用它的液晶装置和衬底
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
ATE442666T1 (de) * 2000-11-30 2009-09-15 Texas Instruments Inc Optimiertes verfahren zur herstellung einer metallsicherung in einer halbleitervorrichtung
JP2002176000A (ja) 2000-12-05 2002-06-21 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の製造方法
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
KR100365414B1 (en) * 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for forming ultra-shallow junction using laser annealing process
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP2003051556A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd 半導体記憶装置
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
JP3646718B2 (ja) * 2002-10-04 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7549055B2 (en) * 2003-05-19 2009-06-16 Intel Corporation Pre-boot firmware based virus scanner
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
KR100587635B1 (ko) * 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
JP3965695B2 (ja) * 2004-01-30 2007-08-29 船井電機株式会社 液晶表示装置
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
US7227228B2 (en) * 2004-05-21 2007-06-05 Kabushika Kaisha Toshiba Silicon on insulator device and method of manufacturing the same
KR20060000508A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 보호막을 이용한 금속유도측면 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7888245B2 (en) * 2006-05-11 2011-02-15 Hynix Semiconductor Inc. Plasma doping method and method for fabricating semiconductor device using the same
EP1858075A1 (en) * 2006-05-15 2007-11-21 STMicroelectronics S.r.l. Process for integrating on an inert substrate a device comprising at least a passive element and an active element and corresponding integrated device
JP4901300B2 (ja) * 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
GB0718636D0 (en) 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
US8218211B2 (en) 2007-05-16 2012-07-10 Seereal Technologies S.A. Holographic display with a variable beam deflection
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8551313B2 (en) 2007-11-15 2013-10-08 International Business Machines Corporation Method and apparatus for electroplating on soi and bulk semiconductor wafers
WO2009111327A2 (en) * 2008-02-29 2009-09-11 Sionyx, Inc. Vertically integrated light sensor and arrays
US8058615B2 (en) * 2008-02-29 2011-11-15 Sionyx, Inc. Wide spectral range hybrid image detector
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
KR102234065B1 (ko) 2009-09-17 2021-03-31 사이오닉스, 엘엘씨 감광성 이미징 장치 및 이와 관련된 방법
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
CN104091832B (zh) * 2014-06-27 2018-07-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104409635B (zh) 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
KR102549741B1 (ko) * 2021-12-14 2023-06-29 한남대학교 산학협력단 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470762A (en) * 1977-11-16 1979-06-06 Seiko Instr & Electronics Ltd Semiconductor device
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
JPS56146231A (en) * 1980-03-31 1981-11-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5794482A (en) 1980-12-05 1982-06-11 Hitachi Ltd Pattern forming device by laser
JPS57193291A (en) 1981-05-22 1982-11-27 Hitachi Ltd Laser working device
JPS5892213A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 半導体単結晶膜の製造方法
JPS6055665A (ja) * 1983-09-06 1985-03-30 Toshiba Corp 半導体装置の製造方法
JPS60224272A (ja) 1984-04-20 1985-11-08 Nec Corp 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法
JPS60224275A (ja) 1984-04-20 1985-11-08 Nec Corp 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH07118443B2 (ja) 1984-05-18 1995-12-18 ソニー株式会社 半導体装置の製法
JPS61224360A (ja) * 1985-03-28 1986-10-06 Sony Corp 電界効果トランジスタの製造方法
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JPH073824B2 (ja) * 1985-08-14 1995-01-18 ソニー株式会社 半導体装置の製造方法
DE3782929T2 (de) * 1986-07-09 1993-06-17 Matsushita Electric Ind Co Ltd Bearbeitungsverfahren mittels laserstrahles.
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
JPH0752329B2 (ja) 1987-03-13 1995-06-05 日本電気株式会社 アクテイブマトリツクス表示装置の駆動ｉｃ
JP2507464B2 (ja) 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JP2776820B2 (ja) 1988-01-27 1998-07-16 ソニー株式会社 半導体装置の製造方法
JPH01241862A (ja) 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH0284770A (ja) * 1988-09-21 1990-03-26 Seiko Epson Corp 半導体装置の製造方法
JP2934445B2 (ja) * 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH077773B2 (ja) 1989-03-01 1995-01-30 工業技術院長 半導体装置の製造方法
JPH039529A (ja) 1989-06-07 1991-01-17 Matsushita Electron Corp Ｍｏｓトランジスタの製造方法
JPH0362971A (ja) 1989-07-31 1991-03-19 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH03165575A (ja) 1989-11-24 1991-07-17 Nec Corp 薄膜トランジスタとその製造方法
JP3163092B2 (ja) * 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JPH0817236B2 (ja) 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
US5821563A (en) 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
JP3148295B2 (ja) * 1991-09-11 2001-03-19 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3186182B2 (ja) * 1992-03-25 2001-07-11 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JP3252290B2 (ja) * 1992-06-26 2002-02-04 カシオ計算機株式会社 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置
CN1052568C (zh) * 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
US5252502A (en) * 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6008144A (en) * 1998-02-02 1999-12-28 Industrial Technology Research Window shutter for laser annealing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology

Also Published As

Publication number Publication date
KR100294088B1 (ko) 2001-09-17
CN1111815A (zh) 1995-11-15
US20010007357A1 (en) 2001-07-12
US6218678B1 (en) 2001-04-17
TW299897U (en) 1997-03-01
US6475839B2 (en) 2002-11-05
US20010014496A1 (en) 2001-08-16
US5648277A (en) 1997-07-15
US6617612B2 (en) 2003-09-09
KR100378046B1 (ko) 2003-03-29

Similar Documents

Publication Publication Date Title
CN1041973C (zh) 半导体器件
CN1038885C (zh) 半导体器件及其制造方法
CN1058108C (zh) Mis半导体器件的制造方法
CN1132241C (zh) 半导体器件制造方法、驱动器电路和有源矩阵型显示器件
CN1302560C (zh) 电子电路
CN1263160C (zh) 显示器件
CN1052575C (zh) 半导体器件及其制造方法
CN1055790C (zh) 半导体器件及其制造方法
CN1041872C (zh) 半导体器件及其制造方法
JP3212060B2 (ja) 半導体装置およびその作製方法
JPH07258893A (ja) 陽極酸化物及び陽極酸化方法
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
CN1255733A (zh) 制造半导体器件的方法
JPH09260680A (ja) 半導体装置およびその作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2010098321A (ja) 半導体装置
JP2840812B2 (ja) 半導体装置およびその作製方法
JP2000022165A (ja) 薄膜トランジスタおよびその作製方法
CN1933164A (zh) 半导体器件及其制造方法
JP2003209261A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19990203

Termination date: 20131105