CN104009008A - 具有集成散热器的半导体器件 - Google Patents

具有集成散热器的半导体器件 Download PDF

Info

Publication number
CN104009008A
CN104009008A CN201310123041.5A CN201310123041A CN104009008A CN 104009008 A CN104009008 A CN 104009008A CN 201310123041 A CN201310123041 A CN 201310123041A CN 104009008 A CN104009008 A CN 104009008A
Authority
CN
China
Prior art keywords
packaging part
type surface
connecting rod
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310123041.5A
Other languages
English (en)
Inventor
葛友
赖明光
梅鹏林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201310123041.5A priority Critical patent/CN104009008A/zh
Priority to US14/077,205 priority patent/US8901722B2/en
Publication of CN104009008A publication Critical patent/CN104009008A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

一种具有集成散热器的封装的半导体器件，具有相对的第一和第二主表面以及连接第一和第二主表面的侧壁。半导体管芯嵌入在封装件中并且具有朝向封装件的第一主表面的第一主表面以及朝向封装件的第二主表面的相对的第二主表面。导电引线电耦合至半导体管芯，每个导电引线部分嵌入在封装件中并且从封装件侧壁延伸至封装件的外部。至少一个连接杆部分嵌入在封装件中并且具有从侧壁延伸至封装件外部的暴露段。暴露段的一部分与封装件的第一主表面接触。连接杆形成散热器以散发由半导体管芯产生的热量。

Description

具有集成散热器的半导体器件
技术领域
本发明涉及一种半导体器件，并且更具体地涉及一种具有集成散热器的半导体器件。
背景技术
在当前的半导体器件封装中，限制了用于由已包装半导体管芯所产生的热量的散热通路。通常，热量经由封装传导至封装件的顶表面，在此热量随后散发到环境中。此外，热量也可以例如经由暴露的焊垫传导至其上安装有封装件的电路板。热量随后传导通过电路板并且此后散发到环境中。
然而，这种受限的热传导和散发通路可能不足以充分地冷却半导体管芯，这会导致过热以及器件的损伤或损坏。同时，对于诸如四方扁平封装(QFP)和小外形集成电路(SOIC)的半导体封装而言，一直在寻求将更小尺寸和形状的半导体封装用作科技设备，由于利用的半导体封装持续缩小，因而缩减了用于散热的有效面积。
普通的解决方案是将分立的散热器添加至器件以改善热性能。这需要额外的材料和附接步骤，会增加生产时间和成本，并且也会导致完成的封装件的尺寸大于所需尺寸。
因此期望提供允许更有效冷却所包含的半导体管芯、但是又不需要安装分立散热器的一种半导体器件。
附图说明
本发明借由示例来说明但是并不受附图中所示实施例的限定，其中相似的附图标记表示相似的元件。为了简便和清晰而示出图中的元件并且不一定按照比例绘制。特别地，某些垂直尺寸相对于某些水平尺寸被放大。
在图中：
图1是根据本发明实施例的半导体器件的截面侧视图；
图2是图1的半导体器件的顶视图；
图3是沿着图2的线A-A得到的图2的器件的放大的截面侧视图；
图4是用于形成根据本发明实施例的半导体器件的引线框架和支架的顶视图；
图5是添加有管芯和导线接合的图4的引线框架和支架的顶视图；
图6是接下来包封的图5的引线框架和支架的顶视图；以及
图7是从图6的引线框架和支架切断的器件的顶视图。
具体实施方式
在一个实施例中，本发明提供了一种包括封装件的半导体器件，封装件具有相对的第一和第二主表面以及连接第一和第二主表面的侧壁。半导体管芯嵌入在封装件中，并且具有朝向封装件的第一主表面的第一主表面以及朝向封装件的第二主表面的相对第二主表面。多个导电引线电耦合至半导体管芯，每个导电引线部分地嵌入在封装件中并且从封装件的侧壁延伸至封装件的外部。有至少一个连接杆，其部分地嵌入在封装件中，具有从侧壁延伸至封装件的外部的暴露段。暴露段的一部分与封装件的第一主表面接触。至少一个连接杆形成了散热器，以传导或者散发由半导体管芯产生的热量。
在另一实施例中，本发明提供了一种组装半导体器件的方法，包括以下步骤：提供具有多个导电引线并且经由至少一个连接杆耦合至支架的引线框架；将半导体管芯电耦合至引线框架上的多个导电引线中的每一个；将半导体管芯、至少一个连接杆的部分、以及多个导电引线的部分嵌入封装材料中以形成封装件，封装件具有第一主表面、相对的第二主表面、以及连接第一和第二主表面的侧壁，多个导电引线和至少一个连接杆穿过封装件的侧壁延伸至封装件的外部；从支架切断至少一个连接杆；并且弯曲至少一个连接杆的暴露段直至暴露段的一部分与封装件的第一主表面接触，其中至少一个连接杆形成散热器以传导由半导体管芯产生的热量。
现参照附图，其中相同的附图标记用于表示多个附图中相同的部件，图1中示出了根据本发明的实施例的半导体器件10。半导体器件10包括封装件12，封装件12具有第一主表面12a和相对的第二主表面12b。侧壁12c连接第一和第二主表面12a、12b，并且可以垂直地延伸至第一和第二主表面12a、12b中的一个或者两者。第二主表面12b通常安装成与电路板14靠近或者接触。封装件12可以由模制化合物制成，诸如塑料或者聚合物材料等等。
半导体管芯16嵌入在封装件12中。半导体管芯16通常是集成电路(IC)或类似物的形式。半导体管芯16可以由任何半导体材料或者材料的组合制成，诸如砷化镓、锗硅、绝缘体上硅(SOI)、硅、单晶硅等等，以及上述材料的组合。优选地，半导体管芯16包括第一主表面16a和相对的第二主表面16b。半导体管芯16的第一和第二主表面16a、16b中的每一个均优选地朝向封装件12的第一和第二主表面12a、12b的相应一个。
半导体管芯16电耦合至多个导电引线18，每个导电引线均部分地嵌入封装件12中。引线的材料可以是铜(Cu)基材料层，其涂覆、合金掺杂(alloy)或者预电镀有诸如金(Au)、镍(Ni)、钯(Pd)、锡(Sn)等的金属单层或多层。然而，其他类似导电材料也可以用于形成导电引线18。导电引线18的数目和形状可以根据半导体管芯16的类型、电路板14的结构、封装件12的形状以及其他类似因素而作必要的改变。特别优选地是，导电引线18从封装件12的侧壁12c延伸至封装件12的外部，尽管其中一个或多个导电引线18从封装件12的第一或第二主表面12a、12b突出的布置也可以用于根据本发明的实施例。
半导体管芯16和个体引线18之间的电连接优选地通过导线接合工艺采用导线20来实现。然而，也可以考虑导电引线18与半导体管芯16直接连接。导线20优选地为金导线的形式，尽管也可以使用其他材料。
在一些实施例中，器件10可以进一步包括焊垫22，焊垫22耦合至半导体管芯16并且可以暴露在封装件12的第二主表面12b处。例如，当器件10安装在电路板14上时，焊垫22可以电连接至半导体管芯16以允许与位于封装件12的第二主表面12b下方的电路板14上的引线、通路或其他结构来互连。焊垫22可以由铜(Cu)和/或其他导电材料制成，并且可以涂覆、合金掺杂或者预电镀有诸如金(Au)、镍(Ni)、钯(Pd)、锡(Sn)等金属单层或者多层。半导体管芯16优选地使用粘附剂(诸如环氧材料)接合至焊垫22。然而，也可以使用其他方法将半导体管芯16固定至焊垫22，诸如机械或者其他紧固件。
根据本发明的实施例，器件10优选地包括至少一个连接杆24，连接杆用作器件10的集成散热器。在制造工艺期间连接杆24用于将引线框架40保持到公共支架44，如图4所示。通常，在对个体引线框架40切单(singulate)之后，移除或者切断连接杆24。已发现的是，保留连接杆24并将其施加至封装件12的第一主表面12a提供了集成散热器，给予了器件10增加散热效率的额外散热通路(图1中箭头所示)。连接杆24通常由与引线框架40相同的材料制成，并且优选地由铜(Cu)、铝(Al)或具有良好导热性的其他材料制成。
在完成的器件10中，连接杆24部分地嵌入在封装件12中，具有从其侧壁12c延伸至封装件12外部的暴露段25(参见图3)。特别地，如果连接杆24位于封装件12的不干扰导电引线18或者到半导体管芯16的连接的区域中，这是有利的。因此，在封装件12中，侧壁12c形成了多个拐角30(参见例如图2)，优选地是连接杆24位于每个拐角30处，因为拐角30不具有导电引线18。在图2所示的优选实施例中，封装件12具有方形或者矩形形状，具有四个拐角30以及位于每个拐角30处的连接杆24。
每个连接杆24的暴露段25的一部分直接接触、并且优选地固定地直接附接至封装件12的第一主表面12a。粘附剂32可以用于该目的，尽管也可以使用机械或者其他紧固件等。在图2和图3所示的优选实施例中，沟槽34具有通常对应于连接杆24厚度的厚度，设置在封装件12的第一主表面12a中以容纳连接杆24的暴露段25的该部分。如此方式，器件10可以具有平坦轮廓。
为了获得最佳导热和散热效果，优选地是最大化连接杆24的暴露表面积，并且特别是暴露段25的接触封装件12的第一主表面12a的部分。因此，连接杆24的暴露段25可以在从连接杆24延伸出封装件的侧壁12c的点至连接杆24的端点之间具有不同宽度。在图2所示实施例中，连接杆24的暴露段25的端部具有通常为方形的形状，而暴露段25的将方形连接至封装件12的侧壁12c的部分(参见图3)是较薄的矩形形状。当然，也可以使用其他形状。例如，连接杆24的暴露段25的端部可以切割为圆形或者椭圆形、多边形等。
现将参照图2以及4-7来描述一种用于制造器件10的方法。首先参照图4，为器件10提供引线框架40，引线框架40包括多个导电引线18，多个导电引线18根据完成的器件10的所期望规格而具有合适尺寸和间距。在图4所示示例中，多个引线18优选地环绕管芯焊台(dieflag)42，管芯焊台42经由连接杆24而在每个拐角处连接至支架44。管芯焊台42配置为接收半导体管芯16。此外，管芯焊台42可以包括或者形成管芯焊垫22，其可以通过直接键合、电互连件(未示出)等而电连接至半导体管芯16。
在图5中，半导体管芯16已放置在管芯焊台42上的位置处并且现在可以电耦合至引线框架40上的多个导电引线18中的每一个。如上所述，电互连优选使用金导线20等通过导线接合而实现。
如图6所示，半导体管芯16、导线20以及每个导电引线18的部分均被形成封装件12的模制化合物材料所包封。如传统已知的，包封工艺可以在一个或多个工序中完成。此外，每个连接杆24的至少一部分被包封，优选地在包封工艺期间形成的封装件12的拐角处。也可以在包封工艺期间通过阻止包封材料沉积在其上而暴露出管芯焊垫22。可选地，可以通过选择性移除包封材料而随后暴露管芯焊垫22。
一旦形成了封装件12，在图7中可以通过从支架44切割连接杆24和导电引线18而将器件10从支架44移除。该工艺可以由锯或穿孔切单(punchsingulation)、或者其他已知切单方法来执行。切单工艺也提供了成形所需的连接杆24的暴露段25的机会。成形和切割可以同时发生，尽管可以在完成了初始切单工艺之后来成形所切割过的连接杆24。
一旦连接杆24合适地切割并且成形，弯曲连接杆24的暴露段25直至其一部分接触封装件12的第一主表面12a，例如如图2和图3所示。在弯曲之前或者之后，可以施加粘附剂32以固定附接。此外，沟槽34可以在包封工艺之后任何时间采用诸如刻蚀等传统技术来形成。
在前述说明书中，已参照本发明的实施例的特定示例描述了本发明。然而，明显的是可以在不脱离如所附权利要求所述的本发明的更广精神和范围的情况下做出各种修改和改变。
本领域技术人员将认识到，上述操作之间的边界仅为示例性。多个操作可以组合为单个操作，单个操作可以分隔为额外的多个操作并且多个操作可以在时间上至少部分地重叠执行。此外，替代性实施例可以包括特定操作的多个示例，并且在多个其他实施例中可以改变操作的顺序。
说明书和权利要求中的术语“前”、“后”、“顶”、“底”、“上方”、“下方”等(如果有的话)用于描述性目的而并不一定用于描述永久的相对位置。应理解的是，如此使用的术语在合适环境下可以互换，使得在此所述的本发明的实施例例如能以其它方位来操作，而非那些在此所示的或者以其它方式描述的方位。
在权利要求中，词语“包括”或“具有”并非排斥除那些列在权利要求中的元件或步骤之外的其他元件或步骤的存在。此外，术语“一种”或“一个”如在此所用的，限定为一个或者多于一个。此外，引导性短语诸如“至少一个”和“一个或多个”在权利要求中不应解释为暗示了由不定冠词“一种”或“一个”引入的另一权利要求元件将包含这些引入的权利要求元件的任何特定权利要求限定为仅包含一个这种元件的发明，即便当相同的权利要求包括了引导性短语“一个或多个”或“至少一个”和诸如“一种”或“一个”的不定冠词时。这对于定冠词的使用也是同理。除非给出相反陈述，诸如“第一”和“第二”的术语用于任意区分这些术语所描述的元件。因此，这些术语不必意指这些元件的时间或者其他优先级。在相互不同权利要求中引用特定手段的事实并非指无法有利地使用这些手段的组合。

Claims (10)

1.一种半导体器件，包括：
封装件，具有相对的第一和第二主表面以及连接所述第一和第二主表面的侧壁；
半导体管芯，嵌入所述封装件中并且具有朝向所述封装件的第一主表面的第一主表面以及朝向所述封装件的第二主表面的相对的第二主表面；
多个导电引线，电耦合至所述半导体管芯，所述多个导电引线中的每一个均部分地嵌入在所述封装件中并且从所述封装件的侧壁延伸至所述封装件的外部；以及
至少一个连接杆，部分地嵌入在所述封装件中并且具有从所述侧壁延伸至所述封装件外部的暴露段，所述暴露段的一部分与所述封装件的第一主表面接触，其中所述至少一个连接杆形成散热器以传导由所述半导体管芯产生的热量。
2.根据权利要求1所述的半导体器件，其中所述暴露段的与所述封装件的第一主表面接触的所述一部分固定地附接至所述封装件的第一主表面。
3.根据权利要求2所述的半导体器件，进一步包括：粘附剂，所述粘附剂配置为将所述暴露段的所述一部分固定地附接至所述封装件的第一主表面。
4.根据权利要求1所述的半导体器件，其中所述封装件的所述侧壁形成多个拐角，并且其中连接杆位于所述多个拐角中的每一个处。
5.根据权利要求1所述的半导体器件，其中所述至少一个连接杆的所述暴露段包括具有第一宽度的第一部分以及具有第二宽度的第二部分，所述第一宽度大于所述第二宽度。
6.根据权利要求1所述的半导体器件，其中所述封装件的第一主表面包括容纳所述至少一个连接杆的沟槽。
7.一种半导体器件，包括：
封装件，具有相对的第一和第二主表面以及连接所述第一和第二主表面的侧壁；
半导体管芯，嵌入所述封装件中并且具有朝向所述封装件的第一主表面的第一主表面以及朝向所述封装件的第二主表面的相对的第二主表面；
多个导电引线，电耦合至所述半导体管芯，所述多个导电引线中的每一个均部分地嵌入在所述封装件中并且从所述封装件的侧壁延伸至所述封装件的外部；以及
至少一个连接杆，部分地嵌入在所述封装件中并且具有从所述侧壁延伸至所述封装件外部的暴露段，所述暴露段的一部分接触并且固定地附接至所述封装件的第一主表面，其中所述至少一个连接杆形成散热器以传导由所述半导体管芯产生的热量。
8.根据权利要求7所述的半导体器件，其中所述封装件的所述侧壁形成多个拐角，并且连接杆位于所述多个拐角中的每一个处。
9.根据权利要求7所述的半导体器件，其中所述至少一个连接杆的所述暴露段包括具有第一宽度的第一部分以及具有第二宽度的第二部分，所述第一宽度大于所述第二宽度。
10.根据权利要求7所述的半导体器件，其中所述封装件的第一主表面包括容纳所述至少一个连接杆的沟槽。
CN201310123041.5A 2013-02-27 2013-02-27 具有集成散热器的半导体器件 Pending CN104009008A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310123041.5A CN104009008A (zh) 2013-02-27 2013-02-27 具有集成散热器的半导体器件
US14/077,205 US8901722B2 (en) 2013-02-27 2013-11-11 Semiconductor device with integral heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310123041.5A CN104009008A (zh) 2013-02-27 2013-02-27 具有集成散热器的半导体器件

Publications (1)

Publication Number Publication Date
CN104009008A true CN104009008A (zh) 2014-08-27

Family

ID=51369613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310123041.5A Pending CN104009008A (zh) 2013-02-27 2013-02-27 具有集成散热器的半导体器件

Country Status (2)

Country Link
US (1) US8901722B2 (zh)
CN (1) CN104009008A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576565A (zh) 2013-10-18 2015-04-29 飞思卡尔半导体公司 具有散热体的半导体器件及其组装方法
KR20160124328A (ko) * 2015-04-16 2016-10-27 삼성전기주식회사 칩 부품 및 그 제조방법
US9355945B1 (en) 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
US9953904B1 (en) 2016-10-25 2018-04-24 Nxp Usa, Inc. Electronic component package with heatsink and multiple electronic components
US11049817B2 (en) * 2019-02-25 2021-06-29 Nxp B.V. Semiconductor device with integral EMI shield

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283352A (ja) * 1994-04-11 1995-10-27 Fujitsu Ltd 半導体装置及びその搬送方法
JPH1074882A (ja) * 1996-08-29 1998-03-17 Nec Kansai Ltd リードフレーム及びタイバ切断装置
CN101471317A (zh) * 2007-12-26 2009-07-01 联发科技股份有限公司 引线框架封装及引线框架

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930114A (en) 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
US5072283A (en) 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5723899A (en) * 1994-08-30 1998-03-03 Amkor Electronics, Inc. Semiconductor lead frame having connection bar and guide rings
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit
KR100350046B1 (ko) 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
TW518733B (en) 2000-04-08 2003-01-21 Advanced Semiconductor Eng Attaching method of heat sink for chip package
JP2003258137A (ja) * 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体装置
US8211753B2 (en) 2003-08-26 2012-07-03 Stats Chippac Ltd. Leadframe-based mold array package heat spreader and fabrication method therefor
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283352A (ja) * 1994-04-11 1995-10-27 Fujitsu Ltd 半導体装置及びその搬送方法
JPH1074882A (ja) * 1996-08-29 1998-03-17 Nec Kansai Ltd リードフレーム及びタイバ切断装置
CN101471317A (zh) * 2007-12-26 2009-07-01 联发科技股份有限公司 引线框架封装及引线框架

Also Published As

Publication number Publication date
US8901722B2 (en) 2014-12-02
US20140239476A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
TWI325169B (en) Multi-row lead frame
CN104009008A (zh) 具有集成散热器的半导体器件
CN101432868A (zh) 用于使用牺牲金属基础的封装类型的三维封装方案
CN102412211A (zh) 电子器件
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
US11735435B2 (en) Quad flat no lead package and method of making
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
CN104576565A (zh) 具有散热体的半导体器件及其组装方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
US10741465B2 (en) Circuit module and method of manufacturing the same
US9355945B1 (en) Semiconductor device with heat-dissipating lead frame
CN104900623A (zh) 露出管芯的功率半导体装置
US20060170080A1 (en) Semiconductor device having directly attached heat spreader
CN105336631B (zh) 使用两个引线框架组装的半导体装置
US11171273B2 (en) LED package with integrated features for gas or liquid cooling
US8574961B2 (en) Method of marking a low profile packaged semiconductor device
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
CN114981940A (zh) 在坚固的封装衬底中具有分割裸片垫的经封装电子装置
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
US11784112B2 (en) Integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package
CN102376596B (zh) 具有嵌套行接触的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20140827

RJ01 Rejection of invention patent application after publication