CN103987146A - El显示装置的制造方法 - Google Patents

El显示装置的制造方法 Download PDF

Info

Publication number
CN103987146A
CN103987146A CN201410220695.4A CN201410220695A CN103987146A CN 103987146 A CN103987146 A CN 103987146A CN 201410220695 A CN201410220695 A CN 201410220695A CN 103987146 A CN103987146 A CN 103987146A
Authority
CN
China
Prior art keywords
conductive layer
film
layer
etching
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410220695.4A
Other languages
English (en)
Other versions
CN103987146B (zh
Inventor
宫入秀和
小森茂树
伊佐敏行
梅崎敦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103987146A publication Critical patent/CN103987146A/zh
Application granted granted Critical
Publication of CN103987146B publication Critical patent/CN103987146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

简化安装在EL显示装置的薄膜晶体管的制造步骤。通过如下步骤形成薄膜晶体管，并且使用该薄膜晶体管制造EL显示装置：层叠第一导电膜、绝缘膜、半导体膜、杂质半导体膜、第二导电膜；在其上形成第一抗蚀剂掩模；进行第一蚀刻形成薄膜叠层体；对该薄膜叠层体进行带着侧面蚀刻的第二蚀刻形成栅电极层；使用第二抗蚀剂掩模形成源电极及漏电极层等。

Description

EL显示装置的制造方法
技术领域
本发明涉及一种包括薄膜晶体管的EL显示装置的制造方法。
背景技术
近年来，由形成在玻璃衬底等的具有绝缘表面的衬底上的厚度为几nm至几百nm左右的半导体薄膜构成的薄膜晶体管引人注目。薄膜晶体管广泛地应用于电子器件诸如IC(集成电路)及电光装置。尤其，正在加快开发作为以液晶显示装置或EL(电致发光)显示装置等为代表的图像显示装置的开关元件的薄膜晶体管。
在有源矩阵型EL显示装置中，在设置在被选择的像素中的发光元件的一方电极和与该电极一起夹着EL层的另一方电极之间施加电压，从而在EL层中产生电流且发光层发光。该发光被观察者识别为显示图案。注意，在此，有源矩阵型EL显示装置是指一种EL显示装置，其中采用通过利用开关元件使配置为矩阵状的像素驱动，在屏幕上形成显示图案的方式。
目前，有源矩阵型EL显示装置的用途正在扩大，并且对于屏幕尺寸的大面积化、高清晰化及高开口率化的要求提高。此外，有源矩阵型EL显示装置需要高可靠性，并且其生产方法需要高生产率及生产成本的降低。作为提高生产率并降低生产成本的方法之一，可以举出步骤的简化。
在有源矩阵型EL显示装置中，主要将薄膜晶体管用作开关元件。在制造薄膜晶体管时，为了步骤的简化，重要的是减少用于光刻的光掩模的数目。例如，若是增加一个光掩模，则需要如下步骤：抗蚀剂涂敷、预烘干、曝光、显影、后烘干等的步骤、在其前后的步骤中的膜的形成及蚀刻步骤、以及抗蚀剂的剥离、清洗及干燥步骤等。因此，若是增加一个用于制造步骤的光掩模，则大幅度地增加步骤数目。由此，为了减少制造步骤中的光掩模，进行许多技术开发。
薄膜晶体管大致划分为沟道形成区设置于栅电极的下层的底栅型和沟道形成区设置于栅电极的上层的顶栅型。已知的是，在底栅型薄膜晶体管的制造步骤中使用的光掩模数目少于在顶栅型薄膜晶体管的制造步骤中使用的光掩模数目。一般地，利用三个光掩模制造底栅型薄膜晶体管。
用来减少光掩模数目的现有技术主要采用复杂的技术如背面曝光、抗蚀剂回流或剥离法(lift-off method)并需要特殊的装置。因利用这种复杂的技术导致各种问题，因此忧虑成品率的降低等。另外，也在很多情况下不得不牺牲薄膜晶体管的电特性。
作为薄膜晶体管的制造步骤中的用来减少光掩模数目的典型方法，使用多级灰度掩模(被称为半色调掩模或灰色调掩模的掩模)的技术被广泛地周知。作为使用多级灰度掩模减少制造步骤的技术，例如可以举出专利文献1。
[专利文献1]日本专利申请公开2003-179069号公报
但是，当使用上述多级灰度掩模制造底栅型薄膜晶体管时，也至少需要两个多级灰度掩模和一个通常的光掩模，不能进一步减少光掩模的数目。其中之一个光掩模被用于栅电极层的构图。
发明内容
在此，本发明的一个方式的目的在于提供一种新的技术，其中可以不使用用于栅电极层的构图的光掩模而制造薄膜晶体管。也就是，公开不需要复杂的技术，且能够使用一个掩模制造的薄膜晶体管的制造方法。
由此，可以当制造薄膜晶体管时，使得所使用的光掩模的数目比现有技术少。
此外，尤其是，本发明的一个方式的薄膜晶体管可以应用于EL显示装置的像素。本发明的一个方式的目的在于：在制造EL显示装置时，不采用复杂的技术地使得用于光刻法的光掩模的数目比现有技术少。而且，本发明的一个方式的目的还在于：简化EL显示装置的制造步骤。
本发明的一个方式的薄膜晶体管的制造方法包括如下步骤：形成第一导电膜和在该第一导电膜上按顺序层叠有绝缘膜、半导体膜、杂质半导体膜及第二导电膜的薄膜叠层体；通过第一蚀刻使所述第一导电膜露出并至少形成所述薄膜叠层体的图案；以及通过第二蚀刻形成第一导电膜的图案。在此，以第一导电膜受到侧面蚀刻的条件进行第二蚀刻。
在此，作为第一蚀刻采用干蚀刻或湿蚀刻，即可。但是，优选通过各向异性高的蚀刻法(物理蚀刻)进行。通过作为第一蚀刻采用各向异性高的蚀刻法，可以提高图案的加工精度。注意，在采用干蚀刻进行第一蚀刻的情况下，可以以一个步骤进行。但是，在采用湿蚀刻进行第一蚀刻的情况下，以多个步骤进行第一蚀刻。因此，优选采用干蚀刻进行第一蚀刻。
此外，作为第二蚀刻采用干蚀刻或湿蚀刻，即可。但是，优选采用各向同性蚀刻具有支配性的蚀刻法(化学蚀刻)。通过采用各向同性蚀刻具有支配性的蚀刻法(化学蚀刻)进行第二蚀刻，可以对第一导电膜进行侧面蚀刻。因此，优选采用湿蚀刻进行第二蚀刻。
在此，由于以带着对第一导电膜的侧面蚀刻的条件进行第二蚀刻，因此第一导电膜向所述受到图案形成的薄膜叠层体的内侧缩小。因此，第二蚀刻后的第一导电膜侧面存在于受到图案形成的薄膜叠层体的侧面的内侧。再者，受到图案形成的第一导电膜的侧面和受到图案形成的薄膜叠层体的侧面的间隔大概相等。
注意，第一导电膜的图案例如是指形成栅电极、栅极布线及电容电极的金属布线的俯视布局。
所公开的发明之一是一种包括薄膜晶体管的EL显示装置的制造方法，在该薄膜晶体管中通过侧面蚀刻形成栅电极层，优选使用具有凹部的抗蚀剂掩模形成设置在所述栅电极层的上层的源电极及漏电极层。
本发明的一个方式是一种EL显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；对所述第一导电膜的一部分进行第二蚀刻来将栅电极层形成为使其宽度比所述第一绝缘膜的宽度窄；在所述第二导电膜上形成第二抗蚀剂掩模；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模，并覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成第一像素电极；在所述第一像素电极上形成EL层；以及在所述EL层上形成第二像素电极。
本发明的一个方式是一种EL显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；在所述第二导电膜上形成第二抗蚀剂掩模；在形成所述第二抗蚀剂掩模之后，对所述第一导电膜的一部分进行第二蚀刻来将栅电极层形成为使其宽度比所述第一绝缘膜的宽度窄；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模，并覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成第一像素电极；在所述第一像素电极上形成EL层；以及在所述EL层上形成第二像素电极。
本发明一方式是一种EL显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成具有凹部的第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；对所述第一导电膜的一部分进行第二蚀刻来将栅电极层形成为使其宽度比所述第一绝缘膜的宽度窄；通过缩小所述第一抗蚀剂掩模，使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模，并覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成第一像素电极；在所述第一像素电极上形成EL层；以及在所述EL层上形成第二像素电极。
本发明的一个方式是一种EL显示装置的制造方法，包括如下步骤：按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在所述第二导电膜上形成具有凹部的第一抗蚀剂掩模；通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，至少使所述第一导电膜的表面露出；通过缩小所述第一抗蚀剂掩模，使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模；在形成所述第二抗蚀剂掩模之后，对所述第一导电膜的一部分进行第二蚀刻来将栅电极层形成使其宽度比所述第一绝缘膜的宽度窄；通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层，形成薄膜晶体管；去除所述第二抗蚀剂掩模，并覆盖所述薄膜晶体管地形成第二绝缘膜；以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部；在所述开口部及所述第二绝缘膜上选择性地形成第一像素电极；在所述第一像素电极上形成EL层；以及在所述EL层上形成第二像素电极。
在具有上述结构的制造方法中，在第一抗蚀剂掩模具有凹部的情况下，优选使用多级灰度掩模形成所述第一抗蚀剂掩模。通过使用多级灰度掩模，可以以简单的步骤形成具有凹部的抗蚀剂掩模。
通过应用具有上述结构的EL显示装置的制造方法，可以采用所述第一蚀刻形成元件区，并且采用所述第二蚀刻在离所述元件区的侧面有大致相等的距离的内侧形成栅电极层的侧面。
在具有上述结构的采用第一蚀刻及第二蚀刻的EL显示装置的制造方法中的任何一种中，优选的是，采用干蚀刻进行所述第一蚀刻，并采用湿蚀刻进行所述第二蚀刻。采用第一蚀刻的加工优选高精度地进行，而采用第二蚀刻的加工需要进行侧面蚀刻。这是因为如下缘故：为了进行高精度加工而优选进行干蚀刻，并且由于湿蚀刻利用化学反应，因此与采用干蚀刻的情况相比容易产生侧面蚀刻。
在具有上述结构的EL显示装置的制造方法中，优选层叠通过CVD法或溅射法形成的绝缘膜和通过旋涂法形成的绝缘膜形成所述第二绝缘膜。特别优选通过CVD法或溅射法形成氮化硅膜并通过旋涂法形成有机树脂膜。通过这样形成第二绝缘膜，可以防止薄膜晶体管的电特性会受到杂质元素等的影响，且提高像素电极的被形成面的平坦性来防止成品率的降低。
当应用具有上述结构的EL显示装置的制造方法之际形成的薄膜晶体管包括：覆盖栅电极层的栅极绝缘膜；所述栅极绝缘膜上的半导体层；所述半导体层上的源区及漏区；以及所述源区及漏区上的源电极及漏电极，其中设置有与所述栅电极层的侧面接触的空洞。通过设置空洞，可以使栅电极端部附近低介电常数化(low-k化)。
注意，“膜”是指形成在整个表面的不受到图案形成的。“层”是指利用抗蚀剂掩模等受到图案形成而得到所希望的形状的。但是，至于叠层膜的各层，有时不区别膜和层地使用。
注意，优选在尽量不发生“非示意性的蚀刻”的条件下进行蚀刻。
注意，在本说明书中，任意的膜“具有耐热性”是指如下现象：由于后面步骤的温度，该膜可以保持作为膜的形状，且保持该膜被要求的功能及特性。
注意，“栅极布线”是指连接到薄膜晶体管的栅电极的布线。栅极布线由栅电极层形成。此外，栅极布线有时被称为扫描线。
此外，“源极布线”是指连接到薄膜晶体管的源电极及漏电极的一方的布线。源极布线由源电极及漏电极层形成。另外，源极布线有时被称为信号线。
另外，“电源线”是指连接到电源并被保持为一定电位的布线。
由于可以大幅度地缩减薄膜晶体管的制造步骤数目而不需要用于栅电极的图案形成的新的光掩模，并且该薄膜晶体管可以应用于EL显示装置，因此可以大幅度地缩减EL显示装置的制造步骤数目。
更具体地说，可以减少光掩模的数目。也可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。因此，可以大幅度地缩减EL显示装置的制造步骤数目。
此外，与以光掩模数目的减少为目的的现有技术不同，不需要经过背面曝光、抗蚀剂回流及剥离法等的复杂步骤。由此，可以大幅度地缩减EL显示装置的制造步骤数目而不降低成品率。
另外，在以光掩模的数目的减少为目的的现有技术中，不得不牺牲电特性的情况也不少。但是，在本发明的一个方式中，可以维持薄膜晶体管的电特性并大幅度地缩减薄膜晶体管的制造步骤数目。因此，可以大幅度地缩减EL显示装置的制造步骤数目而不牺牲EL显示装置的显示质量等。
再者，借助于上述效果，可以大幅度地缩减EL显示装置的制造成本。注意，本发明的一个方式的薄膜晶体管具有接触于栅电极层端部的空洞，因此在其栅电极和漏电极之间产生的泄漏电流小。
附图说明
图1是说明显示装置的像素电路的一例的图；
图2是说明薄膜晶体管及显示装置的制造方法的一例的图；
图3是说明薄膜晶体管及显示装置的制造方法的一例的图；
图4是说明薄膜晶体管及显示装置的制造方法的一例的图；
图5是说明薄膜晶体管及显示装置的制造方法的一例的图；
图6是说明薄膜晶体管及显示装置的制造方法的一例的图；
图7A至7C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图8A至8C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图9A至9C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图10A至10C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图11A至11C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图12A至12C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图13A至13C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图14A至14C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图15A至15C是说明薄膜晶体管及显示装置的制造方法的一例的图；
图16A-1至16B-2是说明多级灰度掩模的图；
图17是说明有源矩阵衬底的连接部的图；
图18是说明有源矩阵衬底的连接部的图；
图19A至19C是说明有源矩阵衬底的连接部的图；
图20A和20B是说明电子设备的图；
图21是说明电子设备的图；
图22A至22C是说明电子设备的图。
本发明的选择图是图6。
具体实施方式
下面，关于本发明的实施方式参照附图给予详细的说明。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式及详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意，当参照附图说明发明结构之际，在不同的附图中也共同使用相同的附图标记来表示相同的部分。此外，当表示相同的部分之际，有时使用相同的阴影线而并不附加附图标记。另外，在俯视图中不表示绝缘膜。
实施方式1
在本实施方式中，参照图1至图16B-2说明薄膜晶体管的制造方法及将该薄膜晶体管配置为矩阵状的EL显示装置的制造方法的一例。
作为将薄膜晶体管用作开关元件的EL显示装置(有源型EL显示装置)的像素电路，考虑到各种各样的电路。在本实施方式中，图1示出简单的像素电路的一例，并且对于应用该像素电路的像素结构的制造方法进行说明。但是，所公开的EL显示装置的像素电路不局限于图1所示的结构。
在图1所示的EL显示装置的像素结构中，像素21包括第一晶体管11、第二晶体管12、第三晶体管13、电容元件14及发光元件15。第一至第三晶体管是n型晶体管。第一晶体管11的栅电极连接到栅极布线16，源电极及漏电极的一方(为第一电极)连接到源极布线18，源电极及漏电极的另一方(为第二电极)连接到第二晶体管12的栅电极及电容元件14的一方电极(为第一电极)。电容元件14的另一方电极(为第二电极)连接到第二晶体管12的源电极及漏电极的一方(为第一电极)、第三晶体管13的源电极及漏电极的一方(为第一电极)及发光元件15的一方电极(为第一电极)。第二晶体管12的源电极及漏电极的另一方(为第二电极)连接到第二电源线19。第三晶体管13的源电极及漏电极的另一方(为第二电极)连接到第一电源线17，栅电极连接到栅极布线16。发光元件15的另一方电极(为第二电极)连接到共同电极20。注意，第一电源线17的电位和第二电源线19的电位互不相同。
对于像素21的工作进行说明。当第三晶体管13根据栅极布线16的信号导通时，第二晶体管12的第一电极、发光元件15的第一电极及电容元件14的第二电极的电位相等于第一电源线17的电位(V17)。在此，由于第一电源线17的电位(V17)为一定，所以第二晶体管12的第一电极等的电位为一定(V17)。
当第一晶体管11被栅极布线16的信号选择而导通时，来自源极布线18的信号的电位(V18)通过第一晶体管11输入到第二晶体管12的栅电极。此时，若是第二电源线19的电位(V19)高于第一电源线17的电位(V17)，则Vgs＝V18-V17。而且，若是Vgs大于第二晶体管12的阈值电压，则第二晶体管12导通。
因此，当使第二晶体管12工作在线性区中之际，通过改变源极布线18的电位(V18)(例如为二进制值)，可以控制第二晶体管12的导通和截止。也就是，可以控制是否对发光元件15所包括的EL层施加电压。
此外，当使第二晶体管12工作在饱和区中之际，通过改变源极布线18的电位(V18)，可以控制流过在发光元件15中的电流量。
当如上所述那样地使第二晶体管12工作在线性区中之际，可以控制是否对发光元件15施加电压，并还可以控制发光元件15的发光状态和不发光状态。这种驱动方法例如可以用于数字时间灰度级驱动。数字时间灰度级驱动是一种驱动方法，其中将一个帧分割为多个子帧，并且在各子帧中控制发光元件15的发光状态和不发光状态。此外，当使第二晶体管12工作在饱和区中之际，可以控制流过在发光元件15中的电流量，并还可以调整发光元件的亮度。
接着，下面对于应用图1所示的像素电路的像素结构和其制造方法进行说明。
注意，图2至图6示出根据本实施方式的薄膜晶体管的俯视图，图6是直到形成像素电极的完成图。图7A至图9I是沿着图2至图6所示的A-A’的截面图。图10A至图12I是沿着图2至图6所示的B-B’的截面图。图13A至图15I是沿着图2至图6所示的C-C’的截面图。
首先，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。这些膜可以是单层或层叠多个膜而成的叠层膜。
衬底100是绝缘衬底，例如可以使用玻璃衬底或石英衬底。在本实施方式中，使用玻璃衬底。
使用导电材料形成第一导电膜102。例如，可以使用钛、钼、铬、钽、钨、铝、铜、钕、铌或钪等的金属材料或以上述材料为主要成分的合金材料等的导电材料形成第一导电膜102。但是，需要可耐受后面步骤(第一绝缘膜104的形成等)程度的耐热性，并需要选择在后面步骤(第二导电膜110的蚀刻等)中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下，第一导电膜102不局限于特定的材料。
注意，例如可以通过溅射法或CVD法(包括热CVD法或等离子体CVD法等)等形成第一导电膜102。但是，不局限于特定的方法。
使用绝缘材料形成第一绝缘膜104。例如，可以使用硅的氧化膜、氮化膜、氧氮化膜或氮氧化膜等形成第一绝缘膜104。但是，与第一导电膜102同样地需要耐热性，并且还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下，第一绝缘膜104不局限于特定的材料。
注意，例如可以通过CVD法(包括热CVD法或等离子体CVD法等)或溅射法等形成第一绝缘膜104，但是不局限于特定的方法。
第一绝缘膜104用作栅极绝缘膜。
使用半导体材料形成半导体膜106。例如，可以使用由硅烷气体形成的非晶硅等形成半导体膜106。但是，与第一导电膜102等同样地需要耐热性，并还需要选择在后面的步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下，半导体膜106不局限于特定的材料。因此，还可以使用锗等。
注意，例如可以通过CVD法(包括热CVD法或等离子体CVD法等)或溅射法等形成半导体膜106。但是，不局限于特定的方法。
半导体膜106优选使用结晶半导体膜和非晶半导体膜的叠层膜。作为结晶半导体膜，可以举出多晶半导体膜或微晶半导体膜等。
多晶半导体膜是指由晶粒构成且在该晶粒之间包括多个晶界的半导体膜。多晶半导体膜例如通过热晶化法或激光晶化法形成。在此，热晶化法是指一种晶化法，其中在衬底上形成非晶半导体膜，并加热该衬底来使该非晶半导体晶化。此外，激光晶化法是指一种晶化法，其中在衬底上形成非晶半导体膜，并对该非晶半导体膜直接照射激光来使非晶半导体晶化。或者，也可以采用添加镍等的晶化促进元素(element for promoting crystallization)进行晶化的晶化法。在添加晶化促進元素进行晶化的情况下，优选对该半导体膜照射激光。
多晶半导体被分类为如下两种：以玻璃衬底不产生应变的程度的温度和时间进行晶化的LTPS(低温多晶硅)；以及以更高温进行晶化的HTPS(高温多晶硅)。
微晶半导体膜是指包括其粒径大致为2nm以上且100nm以下的晶粒的半导体膜，包括其整个面只由晶粒构成的半导体膜或在晶粒之间夹着非晶半导体的半导体膜。作为微晶半导体膜的形成方法，采用如下方法等，即可：形成晶核并使它成长的方法；形成非晶半导体膜并接触于该非晶半导体膜地形成绝缘膜和金属膜，并且利用通过对该金属膜照射激光产生在其中的热来使非晶半导体晶化的方法。但是，不包括对非晶半导体膜利用热晶化法或激光晶化法形成的结晶半导体膜。
当例如将在结晶半导体膜上层叠非晶半导体膜形成的叠层膜用作半导体膜106时，可以使EL显示装置的像素电路所具有的晶体管高速工作。在此，作为结晶半导体膜，可以应用多晶半导体(包括LTPS及HTPS)膜或微晶半导体膜。
注意，通过在结晶半导体膜上具有非晶半导体膜，可以防止非晶半导体膜表面的氧化。此外，可以提高耐压性并降低截止电流。
但是，在EL显示装置的像素电路正常地工作的情况下，对于半导体膜106的结晶性没有特别的限制。
杂质半导体膜108是包含赋予一种导电性的杂质元素的半导体膜，并且它由添加有赋予一种导电性的杂质元素的半导体材料气体等形成。由于在本实施方式中设置n型薄膜晶体管，因此例如使用由包含磷化氢(化学式：PH3)的硅烷气体形成的包含磷的硅膜设置杂质半导体膜108，即可。但是，与第一导电膜102等同样地需要耐热性，并还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下，杂质半导体膜108不局限于特定的材料。注意，对于杂质半导体膜108的结晶性也没有特别的限制。此外，当在使用半导体膜106形成的半导体层的一部分中设置能够通过掺杂等实现欧姆接触的区域等时，不需要设置杂质半导体膜108。
在本实施方式中制造n型薄膜晶体管，所以也可以使用作为要添加的赋予一种导电性的杂质元素的砷等，并且用于形成的硅烷气体包含所希望的浓度的砷化氢(化学式：AsH3)，即可。
注意，例如可以通过CVD法(包括热CVD法或等离子体CVD法等)等形成杂质半导体膜108。但是，不局限于特定的方法。
第二导电膜110由导电材料(作为第一导电膜102举出的材料等)形成，该导电材料是与第一导电膜102不同的材料。在此，“不同的材料”是指主要成分不同的材料。具体而言，选择不容易由于后面说明的第二蚀刻被蚀刻的材料，即可。此外，与第一导电膜102等同样地需要耐热性，并还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。因此，在这种条件下，第二导电膜110不局限于特定的材料。
注意，例如可以通过溅射法或CVD法(包括热CVD法或等离子体CVD法等)等形成第二导电膜110。但是，不局限于特定的方法。
注意，至于如上所说明的第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110被期望的耐热性，第一导电膜102的耐热性最高，耐热性按顺序地降低，而第二导电膜110的耐热性最低。例如，在半导体膜106是包含氢的非晶半导体膜的情况下，通过采用大约300℃以上，半导体膜中的氢脱离而电特性改变。因此，例如在形成半导体膜106之后的步骤中，优选采用不超过300℃的温度。
接着，在第二导电膜110上形成第一抗蚀剂掩模112(参照图7A、图10A、图13A)。在此，第一抗蚀剂掩模112优选是具有凹部或凸部的抗蚀剂掩模。可以换言之，由厚度不同的多个区域(在此为两个区域)构成的抗蚀剂掩模。在第一抗蚀剂掩模112中，将厚的区域称为第一抗蚀剂掩模112的凸部，而将薄的区域称为第一抗蚀剂掩模112的凹部。但是，不局限于此而还可以使用没有凹部或凸部的抗蚀剂掩模。
在第一抗蚀剂掩模112中，在形成源电极及漏电极层的区域中形成有凸部，并且在没有源电极及漏电极层且半导体层露出而被形成的区域中形成有凹部。
可以使用多级灰度掩模形成第一抗蚀剂掩模112。在此，对于多级灰度掩模参照图16A-1至16B-2以下进行说明。
多级灰度掩模是能够以多阶段的光量进行曝光的掩模，典型的是指以曝光区域、半曝光区域及未曝光区域的三个阶段的光量进行曝光的掩模。通过使用多级灰度掩模，可以以一次曝光及显影步骤形成具有多种(典型的是两种)厚度的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减光掩模的数目。
图16A-1及图16B-1是多级灰度掩模的典型的截面图。图16A-1示出灰色调掩模140，并且图16B-1示出半色调掩模145。
图16A-1所示的灰色调掩模140由使用遮光膜形成在具有透光性的衬底141上的遮光部142以及使用遮光膜的图案设置的衍射光栅部143构成。
衍射光栅部143通过具有以用于曝光的光的分辨率限度以下的间隔设置的槽缝、点或网眼等，控制光透过量。注意，设置在衍射光栅部143的槽缝、点或网眼可以是周期性的或非周期性的。
作为具有透光性的衬底141，可以使用石英等。构成遮光部142及衍射光栅部143的遮光膜使用金属膜形成即可，优选使用铬或氧化铬等设置。
在对灰色调掩模140照射用于曝光的光的情况下，如图16A-2所示，重叠于遮光部142的区域中的透光率为0％，并且不设置有遮光部142或衍射光栅部143的区域中的透光率为100％。此外，衍射光栅部143中的透光率大致为10％至70％的范围内，并且根据衍射光栅的槽缝、点或网眼的间隔等可以调整该透光率。
图16B-1所示的半色调掩模145由使用半透光膜形成在具有透光性的衬底146上的半透光部147以及使用遮光膜形成的遮光部148构成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部148使用与灰色调掩模的遮光膜同样的金属膜形成即可，优选使用铬或氧化铬等设置。
在对半色调掩模145照射用于曝光的光的情况下，如图16B-2所示，重叠于遮光部148的区域中的透光率为0％，并且不设置有遮光部148或半透光部147的区域中的透光率为100％。此外，半透光部147中的透光率大致为10％至70％的范围内，并且根据形成的材料的种类或形成的膜厚度等可以调整该透光率。
通过使用多级灰度掩模进行曝光和显影，可以形成具有膜厚度不同的区域的第一抗蚀剂掩模112。
但是，不局限于此，还可以不使用多级灰度掩模地形成第一抗蚀剂掩模。此外，如上所述，第一抗蚀剂掩模也可以是没有凹部或凸部的抗蚀剂掩模。
接着，使用第一抗蚀剂掩模112进行第一蚀刻。也就是，通过蚀刻对第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行构图，形成薄膜叠层体114(参照图2、图7B、图10B、图13B)。此时，优选至少使第一导电膜102的表面露出。将该蚀刻步骤称为第一蚀刻。作为第一蚀刻，采用干蚀刻或湿蚀刻即可。注意，在采用干蚀刻进行第一蚀刻的情况下，可以以一个步骤进行，但是在采用湿蚀刻进行第一蚀刻的情况下，优选以多个步骤进行第一蚀刻。这是因为如下缘故：每一种被蚀刻膜具有不同的蚀刻速度，因此不容易以一个步骤进行蚀刻。
例如采用三个阶段的干蚀刻进行第一蚀刻，即可。首先，在Cl2气体、CF4气体和O2气体的混合气体中进行蚀刻。接着，只使用Cl2气体进行蚀刻。最后，只使用CHF3气体进行蚀刻，即可。
接着，使用第一抗蚀剂掩模112进行第二蚀刻。也就是，通过蚀刻对第一导电膜102进行构图来形成栅电极层116(参照图3、图7C、图10C、图13C)。将该蚀刻步骤称为第二蚀刻。
注意，栅电极层116构成薄膜晶体管的栅电极、栅极布线、电容元件的一方电极及支撑部。在表示为栅电极层116A的情况下，是指构成栅极布线、第一晶体管11的栅电极及第三晶体管13的栅电极的电极层。在表示为栅电极层116B的情况下，是指构成第二晶体管12的栅电极及电容元件14的一方电极的电极层。在表示为栅电极层116A的情况下，是指构成支撑部的电极层。而且，将它们总称为栅电极层116。
以如下蚀刻条件进行第二蚀刻，即由第一导电膜102形成的栅电极层116的侧面形成在薄膜叠层体114的侧面的内侧。换言之，以栅电极层116的侧面与薄膜叠层体114的底面接触地形成的方式进行蚀刻(以在A-A’截面中栅电极层116的宽度小于薄膜叠层体114的宽度的方式进行蚀刻)。再者，以对第二导电膜110的蚀刻速度小，且对第一导电膜102的蚀刻速度大的条件进行蚀刻。换言之，以对第二导电膜110的第一导电膜102的蚀刻选择比大的条件进行。通过以这种条件进行第二蚀刻，可以形成栅电极层116。
注意，对于栅电极层116的侧面形状没有特别的限制。例如，也可以是锥形状。栅电极层116的侧面形状取决于用于第二蚀刻的药液等的条件。
在此，“对第二导电膜110的蚀刻速度小，且对第一导电膜102的蚀刻速度大的条件”或者“对第二导电膜110的第一导电膜102的蚀刻选择比大的条件”是指满足以下第一必要条件和第二必要条件的条件。
第一必要条件是指栅电极层116残留在所需要的部分的情况。需要栅电极层116的部分是指图3至图6中的以虚线表示的区域。换言之，需要的是，在第二蚀刻之后，栅电极层116以构成栅极布线、晶体管所具有的栅电极及电容布线所具有的一个电极的方式残留。为了使栅电极层构成栅极布线，需要以不使这些布线断开的方式进行第二蚀刻。优选的是，如图3以及图7A至7C所示，在离薄膜叠层体114的侧面具有间隔d1的内侧形成栅电极层116的侧面。实施者可以根据布局适当地设定间隔d1，即可。
第二必要条件是指由栅电极层116构成的栅极布线的最小宽度d3和由源电极及漏电极层120构成的源极布线及电源线的最小宽度d2适当的情况(参照图6)。这是因为如下缘故：当通过第二蚀刻，源电极及漏电极层120被蚀刻时，源极布线及电源线的最小宽度d2缩小，并且源极布线及电源线的电流密度成为过大，因此电特性降低。由此，以第一导电膜102的蚀刻速度不成为过大且第二导电膜110的蚀刻速度尽量小的条件进行第二蚀刻。
此外，不容易增大源极布线及电源线的最小宽度d2。这是因为如下缘故：源极布线及电源线的最小宽度d2取决于与源极布线及电源线重叠的半导体层的最小宽度d4，并且为了增大源极布线及电源线的最小宽度d2而需要增大半导体层的最小宽度d4，由此不容易使相邻的栅极布线彼此绝缘。使半导体层的最小宽度d4小于所述间隔d1的大致两倍。换言之，使间隔d1大于半导体层的最小宽度d4的大致一半。
注意，在为根据元件分离栅极电极层而需要的部分适当地设置与源极布线及电源线重叠的半导体层的宽度为最小宽度d4的部分，即可。通过第二蚀刻，可以形成栅电极层116不残留在与半导体层的宽度为d4的部分重叠的部分的图案。
注意，优选将由源电极及漏电极层形成的连接于像素电极层的部分的电极宽度设定为源极布线及电源线的最小宽度d2。
如上所说明，非常重要的是根据带着侧面蚀刻的条件进行第二蚀刻。这是因为如下缘故：通过第二蚀刻带着对第一导电膜102的侧面蚀刻，可以形成图案，以不仅实现所希望的由栅电极层116构成的相邻的栅极布线之间的连接，而且实现所希望的像素电路中的元件的连接。
在此，侧面蚀刻是指如下蚀刻，即不仅在被蚀刻膜的厚度方向(垂直于衬底面的方向或垂直于被蚀刻膜的基底膜的面的方向)上之外，还在对厚度方向垂直的方向(平行于衬底面的方向或平行于被蚀刻膜的基底膜的面方向)上削去被蚀刻膜。受到侧面蚀刻的被蚀刻膜的端部被形成为根据对于被蚀刻膜的蚀刻气体或用于蚀刻的药液的蚀刻速度而成为各种形状，但是在很多情况下被形成为使端部具有曲面。
注意，如图3所示的栅电极层116C用作支撑薄膜叠层体114的支撑部。通过具有支撑部，可以防止形成在栅电极层上方的栅极绝缘膜等的剥离。再者，通过设置支撑部，可以防止利用第二蚀刻接触于栅电极层116地形成的空洞的区域多余地扩大。注意，通过设置支撑部，可以防止薄膜叠层体114因其自重破坏或破损并提高成品率，因此是优选的。但是，不局限于具有支撑部的方式而还可以不设置支撑部。
如上所说明，优选采用湿蚀刻进行第二蚀刻。
在采用湿蚀刻进行第二蚀刻的情况下，将铝或钼用作第一导电膜102，形成钛或钨作为第二导电膜110，并且将包含硝酸、醋酸及磷酸的药液用于蚀刻，即可。或者，形成钼作为第一导电膜102，形成钛、铝或钨作为第二导电膜110，并且将包含过氧化氢溶液的药液用于蚀刻，即可。
在采用湿蚀刻进行第二蚀刻的情况下，最优选的是，形成在添加有钕的铝上形成钼的叠层膜作为第一导电膜102，形成钨作为第二导电膜110，并且将包含2％的硝酸、10％的醋酸、72％的磷酸的药液用于蚀刻。通过使用具有这样的组成比的药液，第一导电膜102被蚀刻而不蚀刻第二导电膜110。注意，添加到第一导电膜102的钕是为了实现铝的低电阻化和小丘的防止而添加的。
注意，俯视的栅电极层116具有角地形成(参照图3)。这是因为如下缘故：由于形成栅电极层116的第二蚀刻是大致各向同性地进行，因此蚀刻为使栅电极层116的侧面和薄膜叠层体114的侧面的间隔d1成为大致相同。
接着，缩小第一抗蚀剂掩模112而使第二导电膜110露出，并且形成第二抗蚀剂掩模118。作为缩小第一抗蚀剂掩模112来形成第二抗蚀剂掩模118的方法，例如可以举出使用氧等离子体的灰化。但是，缩小第一抗蚀剂掩模112来形成第二抗蚀剂掩模118的方法不局限于此。形成第二抗蚀剂掩模118的区域与第一抗蚀剂掩模112的凸部区域大致一致。注意，在此说明了在第二蚀刻之后形成第二抗蚀剂掩模118的情况，但是不局限于此，还可以在形成第二抗蚀剂掩模118之后进行第二蚀刻。
注意，在不将多级灰度掩模用来形成第一抗蚀剂掩模112的情况下，使用不同的光掩模另外形成第二抗蚀剂掩模118，即可。
接着，使用第二抗蚀剂掩模118对薄膜叠层体114中的第二导电膜110进行蚀刻来形成源电极及漏电极层120(参照图4、图8A、图11A、图14A)。在此，选择如下蚀刻条件，即不产生或不容易产生对第二导电膜110以外的膜的非示意性的蚀刻及腐蚀。特别重要的是，以不产生或不容易产生对栅电极层116的非示意性的蚀刻及腐蚀的条件进行蚀刻。
注意，源电极及漏电极层120构成薄膜晶体管的源电极或漏电极、源极布线、电源线、电容元件的另一方电极及连接薄膜晶体管和发光元件的一个电极的电极。在表示为源电极及漏电极层120A的情况下，是指构成源极布线18和第一晶体管11的源电极及漏电极的一方的电极层。在表示为源电极及漏电极层120B的情况下，是指构成第一电源线17的电极层。在表示为源电极及漏电极层120C的情况下，是指构成第一晶体管11的源电极及漏电极的另一方及连接第一晶体管11和像素电极的电极的电极层。在表示为源电极及漏电极层120D的情况下，是指构成第二电源线19及第二晶体管12的源电极及漏电极的一方的电极层。在表示为源电极及漏电极层120E的情况下，是指构成第三晶体管13的源电极及漏电极的一方的电极层。在表示为源电极及漏电极层120F的情况下，是指构成电容元件14的另一方电极、第二晶体管12的源电极及漏电极的另一方、第三晶体管13的源电极及漏电极的另一方以及后面要连接到发光元件的一个电极的电极的电极层。
注意，第二抗蚀剂掩模118A是指重叠于源电极及漏电极层120A的抗蚀剂掩模。第二抗蚀剂掩模118B是指重叠于源电极及漏电极层120B的抗蚀剂掩模。第二抗蚀剂掩模118C是指重叠于源电极及漏电极层120C的抗蚀剂掩模。第二抗蚀剂掩模118D是指重叠于源电极及漏电极层120D的抗蚀剂掩模。第二抗蚀剂掩模118E是指重叠于源电极及漏电极层120E的抗蚀剂掩模。第二抗蚀剂掩模118F是指重叠于源电极及漏电极层120F的抗蚀剂掩模。
注意，作为对薄膜叠层体114中的第二导电膜110的蚀刻，可以采用湿蚀刻或干蚀刻。
接着，对薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)进行蚀刻来形成源区及漏区122、半导体层124(参照图5、图8B、图11B、图14B)。在此，选择如下蚀刻条件，即不产生或不容易产生对杂质半导体膜108及半导体膜106以外的膜的非示意性的蚀刻及腐蚀。特别重要的是，以不产生或不容易产生对栅电极层116的非示意性的蚀刻及腐蚀的条件进行蚀刻。
注意，作为对薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)的蚀刻，可以采用干蚀刻或湿蚀刻。
然后，去除第二抗蚀剂掩模118，以完成薄膜晶体管(参照图6、图8C、图11C、图14C)。如上所说明，可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。
注意，将参照图8A及图8B说明的步骤总称为第三蚀刻。如上所说明，第三蚀刻既可以以多个阶段进行，又可以一个阶段进行。
覆盖如上所述那样形成的薄膜晶体管地形成第二绝缘膜。此时，也可以只使用第一保护膜126形成第二绝缘膜，但是在此使用第一保护膜126和第二保护膜128形成(参照图9A、图12A、图15A)。与第一绝缘膜104同样地形成第一保护膜126，即可。但是，优选使用包含氢的氮化硅或包含氢的氧氮化硅形成，并且防止金属等的杂质侵入到半导体层中且扩散而半导体层被污染。
通过其表面大致成为平坦的方法形成第二保护膜128。这是因为通过使第二保护膜128的表面大致平坦，可以防止形成在第二保护膜128上的第一像素电极层132的破裂等的缘故。因此，在此的“大致平坦”是指能够实现上述目的的程度即可，而并不被要求高平坦性。
注意，例如可以使用感光聚酰亚胺、丙烯或环氧树脂等并通过旋涂法等来形成第二保护膜128。但是，不局限于这些材料或形成方法。
注意，第二保护膜128优选层叠通过其表面大致成为平坦的方法形成的上述保护膜和覆盖它来防止水分的侵入和释放的保护膜而形成。具体地，防止水分的侵入和释放的保护膜优选使用氮化硅、氧氮化硅、氧氮化铝或氮化铝等形成。作为形成方法，优选使用溅射法。
接着，在第二绝缘膜中形成第一开口部130及第二开口部131(参照图9B、图12B、图15B)。将第一开口部130形成为至少到达源电极及漏电极层的表面。将第二开口部131形成为至少到达栅电极层的表面。第一开口部130及第二开口部131的形成方法不局限于特定的方法，而实施者根据第一开口部130的直径等适当地选择，即可。例如，通过采用光刻法进行干蚀刻，可以形成第一开口部130及第二开口部131。
将第一开口部130设置为到达源电极及漏电极层120。如图6所示那样地将多个第一开口部130设置在所需要的部分。将第一开口部130A设置在源电极及漏电极层120C上，将第一开口部130B设置在源电极及漏电极层120B上，并将第一开口部130C设置在源电极及漏电极层120E上。
将第二开口部131设置为到达栅电极层116。也就是，不仅去除第二绝缘膜，而且还去除第一绝缘膜104、半导体层124的所希望的部分而设置第二开口部131。
注意，当通过光刻法形成开口部时，使用一个光掩模。
接着，在第二绝缘膜上形成第一像素电极层132(参照图6、图9B、图12B、图15B)。将第一像素电极层132形成为通过第一开口部130或第二开口部131连接到源电极及漏电极层120或栅电极层116。具体而言，将第一像素电极层132形成为通过第一开口部130A连接到源电极及漏电极层120C，通过第一开口部130B连接到源电极及漏电极层120B，通过第一开口部130C连接到源电极及漏电极层120E，并通过第二开口部131连接到栅电极层116B。此外，第一像素电极层132可以采用单层或层叠多个膜而成的叠层膜。
注意，当通过光刻法形成第一像素电极层132时，使用一个光掩模。
由于像素所具有的薄膜晶体管是n型晶体管，因此优选使用成为阴极的材料形成第一像素电极层132。作为成为阴极的材料，可以举出功函数小的材料如Ca、Al、MgAg、AlLi等。
接着，在第一像素电极层132的侧面(端部)及第二绝缘膜上形成分隔壁133。将分隔壁133形成为具有开口部并使第一像素电极层132在该开口部中露出。使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁133。具体而言，优选使用聚酰亚胺、聚酰胺、聚酰亚胺-酰胺、丙烯、苯并环丁烯形成。特别是，优选使用感光材料，并且在第一像素电极层132上形成开口部并使该开口部的侧壁成为具有连续的曲率而形成的倾斜面地形成分隔壁133。
接着，将EL层134形成为在分隔壁133的开口部中接触于第一像素电极层132。EL层134可以由单层或层叠多个层而形成的叠层的叠层膜构成。EL层134至少包括发光层。发光层优选通过空穴传输层连接到第二像素层135。
而且，覆盖EL层134地使用成为阳极的材料形成第二像素电极层135。第二像素电极层135相当于图1中的共同电极20。可以使用具有透光性的导电材料形成第二像素电极层135。在此，作为具有透光性的导电材料，可以举出氧化铟锡(下面称为ITO)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡等。通过溅射法或CVD法等形成具有透光性的导电材料的膜，即可，但是不局限于特定的方法。此外，至于第二像素电极层135，既可以由单层形成，又可以采用层叠多个膜而成的叠层膜。
在此，使用ITO作为第二像素电极层135。在分隔壁133的开口部中，第一像素电极层132、EL层134和第二像素电极层135重叠，因此形成发光元件136。发光元件136相当于图1中的发光元件15。然后，优选在第二像素电极层135及分隔壁133上形成第三保护膜137，以便防止氧、氢、水分及二氧化碳等侵入到发光元件136中(未图示)。作为第三保护膜137，与第二保护膜128同样地选择具有由材料防止水分的侵入和释放的功能的膜。第三保护膜137优选由氮化硅、氧氮化硅、氧氮化铝或氮化铝等形成。再者，优选包括覆盖第三保护膜的氮化硅膜或DLC膜等。
而且，优选使用保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)或覆盖材料进一步进行封装(封入)，以防止暴露在外部空气。优选使用气密性高且漏气少的材料设置保护薄膜及覆盖材料。
如上所说明，可以形成到顶部发射结构型EL显示装置的发光元件(参照图9C、图12C、图15C)。但是，所公开的发明之一的EL显示装置不局限于上述说明而还可以应用于底面发射结构型EL显示装置或双面发射结构型EL显示装置。在底面发射结构及双面发射结构中，将具有透光性的导电材料用于第一像素电极层132，即可。注意，在使用成为阳极的材料形成第一像素电极层132的情况下，例如使用ITO形成第一像素电极层132。通过第一像素电极层132采用这种结构，可以提高取出发光的效率，并制造底部发射型EL显示装置。而且，优选以覆盖EL层134的方式使用成为阴极的材料形成第二像素电极层135。第二像素电极层135相当于图1中的共同电极20。作为成为阴极的材料，可举出功函数小的材料如Ca、Al、Mg、Ag、AlLi等。注意，优选采用隔着掩模的蒸镀形成EL层134及第二像素电极层135。因此，优选是用可通过蒸镀形成的材料形成第二像素电极层135。注意，当利用图1所示的电路构成EL显示装置的像素时，优选的是，第一像素电极层132为阳极，而第二像素电极层135为阴极。
注意，如上所说明的保护膜等不局限于上述材料或形成方法而采用不阻碍EL层的发光且可防止退化等的膜，即可。
或者，在顶部发射结构中，也可以包括形成有像素电路的区域地形成第一像素电极层132A。在此情况下，首先只形成相当于第一像素电极层132B及第一像素电极层132C的导电层，在该导电层上形成具有第一开口部130D的绝缘膜，并且通过第一开口部130D连接到源电极及漏电极层120F地形成第一像素电极层132A，即可。通过包括形成有像素电路的区域地形成第一像素电极层132A，可以扩大发光区域，从而可以进行更高清晰的显示。
注意，在此描述了作为发光元件的有机EL元件，但是也可以将无机EL元件用作发光元件。
在此，参照图17至19C说明通过上述步骤制造的有源矩阵衬底的端子连接部。
图17至19C示出通过上述步骤制造的有源矩阵衬底中的栅极布线一侧的端子连接部及源极布线一侧的端子连接部的俯视图及截面图。
图17示出在栅极布线一侧的端子连接部及源极布线一侧的端子连接部中的从像素部延伸的栅极布线及源极布线的俯视图。注意，第一电源线17及第二电源线19也可以与源极布线18同样。此外，在图17中不图示分隔壁133及第二像素电极层135
图18示出沿着图17的X-X′的截面图。也就是，图18示出栅极布线一侧的端子连接部中的截面图。在图18中，只有栅电极层116露出。端子部连接到该栅电极层116露出的区域。
图19A至19C示出沿着图17的Y-Y′的截面图的例子。也就是，图19A至19C示出源极布线一侧的端予连接部中的截面图的例子。在图19A至19C的Y-Y′中，栅电极层116和源电极及漏电极层120隔着第一像素电极层132(至少与第一像素电极层132B或第一像素电极层132C相同的层)连接。图19A至19C示出栅电极层116和源电极及漏电极层120的各种连接方式。在此，至于L显示装置的端子连接部，可以采用这些连接方式中的任何一种或图19A至19C所示的方式之外的连接方式。通过使源电极及漏电极层120连接到栅电极层116，可以使端子的连接部的高度大致相等。
注意，开口部的数目不局限于图19A至19C所示的开口部的数目，既可以对于一个端子设置一个开口部，又可以对于一个端予设置多个开口部。通过对于一个端子设置多个开口部，即使因为形成开口部的蚀刻步骤不充分等的理由，而不能获得优质的开口部也可以利用其他开口部实现电连接。再者，当顺利地形成所有开口部时，也可以扩大接触面积，因此可以减少接触电阻，所以是优选的。
在图19A中，通过蚀刻等去除第一保护膜126及第二保护膜128的端部，使栅电极层116和源电极及漏电极层120露出，并且通过在该露出的区域中形成第一像素电极层132(至少与第一像素电极层132B或第一像素电极层132C相同的层)，实现电连接。图17所示的俯视图相当于图19A的俯视图。
注意，可以在形成第一开口部130及第二开口部131的同时，形成栅电极层116和源电极及漏电极层120露出的区域。
在图19B中，在第一保护膜126及第二保护膜128中设置第三开口部160A，并且通过蚀刻等去除第一保护膜126及第二保护膜128的端部，使栅电极层116和源电极及漏电极层120露出。通过在该露出的区域中形成第一像素电极层132(至少与第一像素电极层132B或第一像素电极层132C相同的层)，实现电连接。
注意，可以在形成第一开口部130及第二开口部131的同时，形成第三开口部160A及栅电极层116露出的区域。
在图19C中，通过在第一保护膜126及第二保护膜128中设置第三开口部160B及第四开口部161，使栅电极层116和源电极及漏电极层120露出，并且通过在该露出的区域中形成第一像素电极层132(至少与第一像素电极层132B或第一像素电极层132C相同的层)，实现电连接。在此，与图19A及19B同样地通过蚀刻等去除第一保护膜126及第二保护膜128的端部，但是将该区域用作端子的连接部。
注意，可以在形成第一开口部130及第二开口部131的同时，形成第三开口部160B及第四开口部161和栅电极层116露出的区域。
注意，与第一开口部130同样地以到达源电极及漏电极层120的方式设置第三开口部160，并且与第二开口部131同样地以到达栅电极层116的方式设置第四开口部161。而且，图18及图19A至19C示出分隔壁133及第二像素电极层135，并且它们也可以不设置于端子连接部。
FPC(柔性印刷电路)连接到该端子部的输入端子(图19A至19C中的栅电极层116露出的区域)。在FPC中在有机树脂薄膜如聚酰亚胺等上形成有由导电膜构成的布线，并且FPC隔着各向异性导电膏剂(下面，称为ACP)连接到输入端子。一般的ACP由用作粘合剂的膏剂和具有镀金等的直径为几十μm至几百μm的导电表面的粒子构成。通过混入在膏剂中的粒子接触于输入端子上的导电层和连接到形成在FPC中的布线的端子上的导电层，可以实现电连接。
如上所述，可以制造EL显示装置。
如上所说明，所使用的光掩模数目减少，并且可以大幅度地缩减薄膜晶体管及EL显示装置的制造步骤数目。
可以不通过复杂步骤如背面曝光、抗蚀剂回流及剥离法等而大幅度地缩减薄膜晶体管的制造步骤数目。因此，可以不通过复杂步骤而大幅度地缩减EL显示装置的制造步骤数目。
此外，可以维持薄膜晶体管的电特性并大幅度地缩减薄膜晶体管的制造步骤。
再者，借助于上述效果，可以大幅度地缩减EL显示装置的制造成本。
实施方式2
在本实施方式中，对于组装通过实施方式1所说明的方法制造的显示面板或显示装置作为显示部的电子设备，参照图20A至图22C进行说明。作为这种电子设备，例如可以举出影像拍摄装置如摄像机或数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、手机或电子书等)。图20A和20B示出这些电子设备的一例。
图20A示出电视装置。通过将EL显示面板组装到框体中，可以完成图20A所示的电视装置。由应用实施方式1所说明的制造方法的显示面板形成主屏223，并且作为其他辅助设备具备有扬声器部229、操作开关等。
如图20A所示，将应用实施方式1所说明的制造方法的显示用面板222组装到框体221中，可以由接收器225接收普通的电视广播。而且，通过经由调制解调器224连接到采用有线或无线方式的通信网络，也可以进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。通过利用组装到框体中的开关或另外提供的遥控装置226，可以进行电视装置的操作。也可以在该遥控装置226中设置有用于显示输出信息的显示部227。
另外，也可以在电视装置中，除了主屏223之外，还由第二显示面板形成子屏228，并附加有显示频道或音量等的结构。
图21表示示出电视装置的主要结构的框图。在显示面板中形成有像素部251。信号线驱动电路252和扫描线驱动电路253也可以以COG方式安装到显示面板。
作为其他外部电路的结构，图像信号的输入一侧具有图像信号放大电路255、图像信号处理电路256、以及控制电路257等，该图像信号放大电路255放大由调谐器254接收的信号中的图像信号，该图像信号处理电路256将从图像信号放大电路255输出的信号转换为对应于红色、绿色、蓝色各种颜色的颜色信号，该控制电路257将所述图像信号转换为驱动器IC的输入规格。控制电路257将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以采用如下结构，即在信号线一侧设置信号分割电路258，并将输入数字信号分割为整数个来供给。
由调谐器254接收的信号中的音频信号被传送到音频信号放大电路259，并且其输出经过音频信号处理电路260被供给到扬声器263。控制电路261从输入部262接收接收站(接收频率)、音量的控制信息，并且将信号传送到调谐器254及音频信号处理电路260。
当然，本发明的一个方式的EL显示装置不局限于电视装置而还可以应用于个人计算机的监视器、大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。因此，通过应用本发明的一个方式的EL显示装置的制造方法，可以提高这些显示媒体的生产率。
通过利用将应用实施方式1所说明的显示装置的制造方法的显示面板或显示装置用于主屏223、子屏228，可以提高电视装置的生产率。
此外，图20B所示的便携式计算机包括主体231及显示部232等。通过将应用实施方式1所说明的显示装置的制造方法的显示面板或显示装置用于显示部232，可以提高计算机的生产率。
图22A至22C是手机的一例，图22A是正视图，图22B是后视图，图22C是当滑动两个框体时的正视图。手机200由两个框体，即框体201以及202构成。手机200具有手机和便携式信息终端双方的功能，内置有计算机，并且除了进行声音通话之外还可以处理各种各样的数据，即是所谓的智能手机(Smartphone)。
手机200由框体201以及202构成。框体201具备显示部203、扬声器204、麦克风205、操作键206、定位装置207、表面影像拍摄装置用透镜208、外部连接端子插口209、以及耳机端子210等，并且框体202由键盘211、外部存储器插槽212、背面影像拍摄装置213、灯214等构成。此外，天线被内置在框体201中。
此外，手机200还可以在上述结构的基础上内置有非接触IC芯片、小型存储器件等。
相重合的框体201和框体202(示出于图22A)可以滑动，则如图22C那样展开。可以将应用实施方式1所说明的显示装置的制造方法的显示面板或显示装置安装到显示部203中。由于在与显示部203相同的面上具备表面影像拍摄装置用透镜208，所以可以进行视频通话。此外，通过将显示部203用作取景器，可以利用背面相机213以及灯214进行静态图像以及动态图像的摄影。
通过利用扬声器204和麦克风205，可以将手机200用作声音存储装置(录音装置)或声音再现装置。此外，可以利用操作键206进行电话的拨打和接收、电子邮件等的简单的信息输入操作、表示于显示部的画面的滚动操作、选择表示于显示部的信息等的指针移动操作等。
此外，当处理的信息较多时如制作文件、用作便携式信息终端等，使用键盘211是较方便的。再者，通过使相重合的框体201和框体202(图22A)滑动，可以如图22C那样展开。当用作便携式信息终端时，可以使用键盘211及定位装置207顺利地进行操作。外部连接端子插口209可以与AC适配器以及USB电缆等的各种电缆连接，并可以进行充电以及与个人计算机等的数据通信。此外，通过对外部存储器插槽212插入记录媒体，可以进行更大量的数据存储以及移动。
框体202的背面(图22B)具备背面影像拍摄装置213及灯214，并且可以将显示部203用作取景器而可以进行静态图像以及动态图像的摄影。
此外，除了上述功能结构之外，还可以具备红外线通信功能、USB端口、数字电视(one-seg)接收功能、非接触IC芯片或耳机插口等。
由于可以应用实施方式1所说明的薄膜晶体管及显示装置的制造方法制造本实施方式所说明的各种电子设备，因此可以提高这些电子设备的生产率。
由此，可以大幅度地缩减这些电子设备的制造成本。
本说明书根据2008年3月5日在日本专利局受理的日本专利申请编号2008-055024而制作，所述申请内容包括在本说明书中。

Claims (7)

1. 一种显示装置，包括：
像素；
电连接到所述像素的源极布线；
电连接到所述像素的栅极布线；以及
在所述源极布线的侧面上的端子连接部，所述端子连接部包括：
　　第一导电层；
　　在所述第一导电层上的第一绝缘层；
　　在所述第一绝缘层上的第一半导体层；
　　在所述第一半导体层上的第二半导体层；
　　在所述第二半导体层上的第二导电层；
　　在所述第二导电层上的第二绝缘层；和
　　在所述第二绝缘层上的第三导电层，
其中，所述第二绝缘层包括与所述第一半导体层的顶面的至少一部分接触的第一区域，
其中，所述第三导电层包括与所述第一导电层的顶面的至少一部分接触的第二区域，
其中，所述第三导电层包括与所述第二导电层的顶面的至少一部分接触的第三区域，并且
其中，所述第三导电层包括与所述第二绝缘层的侧面的至少一部分接触的第四区域。
2. 一种显示装置，包括：
像素；
电连接到所述像素的源极布线；
电连接到所述像素的栅极布线；以及
在所述源极布线的侧面上的端子连接部，所述端子连接部包括：
　　第一导电层；
　　在所述第一导电层上的第一绝缘层；
　　在所述第一绝缘层上的第一半导体层；
　　在所述第一半导体层上的第二半导体层；
　　在所述第二半导体层上的第二导电层；
　　在所述第二导电层上的第二绝缘层；和
　　在所述第二绝缘层上的第三导电层，
其中，所述第二绝缘层包括与所述第一半导体层的顶面的至少一部分接触的第一区域，
其中，所述第三导电层包括与所述第一导电层的顶面的至少一部分接触的第二区域，
其中，所述第三导电层包括与所述第二导电层的顶面的至少一部分接触的第三区域，
其中，所述第三导电层包括与所述第二绝缘层的侧面的至少一部分接触的第四区域，
其中，所述第一半导体层包括具有第一厚度的第五区域，
其中，所述第五区域和所述第二半导体层互相重叠，
其中，所述第一半导体层包括具有第二厚度的第六区域，
其中，所述第六区域和所述第二半导体层没有相互重叠，并且
其中，所述第一厚度大于所述第二厚度。
3. 一种显示装置，包括：
像素；
电连接到所述像素的源极布线；
电连接到所述像素的栅极布线；以及
在所述源极布线的侧面上的端子连接部，所述端子连接部包括：
　　第一导电层；
　　在所述第一导电层上的第一绝缘层；
　　在所述第一绝缘层上的第一半导体层；
　　在所述第一半导体层上的第二半导体层；
　　在所述第二半导体层上的第二导电层；
　　在所述第二导电层上的第二绝缘层；和
　　在所述第二导电层上的第三导电层，
其中，所述第三导电层包括与所述第一半导体层的顶面的至少一部分接触的第一区域，
其中，所述第三导电层包括与所述第一导电层的顶面的至少一部分接触的第二区域，
其中，所述第三导电层包括与所述第二导电层的顶面的至少一部分接触的第三区域，并且
其中，所述第三导电层包括与所述第二绝缘层的侧面的至少一部分接触的第四区域。
4. 一种显示装置，包括：
像素；
电连接到所述像素的源极布线；
电连接到所述像素的栅极布线；以及
在所述源极布线的侧面上的端子连接部，所述端子连接部包括：
　　第一导电层；
　　在所述第一导电层上的第一绝缘层；
　　在所述第一绝缘层上的第一半导体层；
　　在所述第一半导体层上的第二半导体层；
　　在所述第二半导体层上的第二导电层；
　　在所述第二导电层上的第二绝缘层；和
　　在所述第二导电层上的第三导电层，
其中，所述第三导电层包括与所述第一半导体层的顶面的至少一部分接触的第一区域，
其中，所述第三导电层包括与所述第一导电层的顶面的至少一部分接触的第二区域，
其中，所述第三导电层包括与所述第二导电层的顶面的至少一部分接触的第三区域，
其中，所述第三导电层包括与所述第二绝缘层的侧面的至少一部分接触的第四区域，
其中，所述第一半导体层包括具有第一厚度的第五区域，
其中，所述第五区域和所述第二半导体层互相重叠，
其中，所述第一半导体层包括具有第二厚度的第六区域，
其中，所述第六区域和所述第二半导体层没有相互重叠，并且
其中，所述第一厚度大于所述第二厚度。
5. 如权利要求1、2、3或者4所述的显示装置，其中，所述第二导电层与所述第二半导体层的整个顶面接触。
6. 如权利要求1、2、3或者4所述的显示装置，
其中，所述像素包括晶体管和像素电极，
其中，所述第一导电层和所述晶体管的栅电极由同一层形成，
其中，所述第一半导体层和包括所述晶体管的沟道形成区域的第三半导体层由同一层形成，
其中，所述第二半导体层和包括所述晶体管的源极区域和漏极区域中之一的第四半导体层由同一层形成，
其中，所述第二导电层和所述晶体管的源电极和漏电极中之一由同一层形成，并且
其中，所述第三导电层和所述像素电极由同一层形成。
7. 如权利要求5所述的显示装置，
其中，所述像素包括晶体管和像素电极，
其中，所述第一导电层和所述晶体管的栅电极由同一层形成，
其中，所述第一半导体层和包括所述晶体管的沟道形成区域的第三半导体层由同一层形成，
其中，所述第二半导体层和包括所述晶体管的源极区域和漏极区域中之一的第四半导体层由同一层形成，
其中，所述第二导电层和所述晶体管的源电极和漏电极中之一由同一层形成，并且
其中，所述第三导电层和所述像素电极由同一层形成。
CN201410220695.4A 2008-03-05 2009-03-05 El显示装置的制造方法 Active CN103987146B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-055024 2008-03-05
JP2008055024 2008-03-05
CN200910128517.8A CN101527284B (zh) 2008-03-05 2009-03-05 El显示装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910128517.8A Division CN101527284B (zh) 2008-03-05 2009-03-05 El显示装置的制造方法

Publications (2)

Publication Number Publication Date
CN103987146A true CN103987146A (zh) 2014-08-13
CN103987146B CN103987146B (zh) 2017-04-19

Family

ID=41052679

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410220695.4A Active CN103987146B (zh) 2008-03-05 2009-03-05 El显示装置的制造方法
CN200910128517.8A Expired - Fee Related CN101527284B (zh) 2008-03-05 2009-03-05 El显示装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910128517.8A Expired - Fee Related CN101527284B (zh) 2008-03-05 2009-03-05 El显示装置的制造方法

Country Status (5)

Country Link
US (1) US8101442B2 (zh)
JP (10) JP5512988B2 (zh)
KR (1) KR101519890B1 (zh)
CN (2) CN103987146B (zh)
TW (3) TWI486096B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390551A (zh) * 2015-10-28 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) * 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8709265B2 (en) * 2009-11-26 2014-04-29 Sharp Kabushiki Kaisha Method for manufacturing touch panel and method for manufacturing display device provided with touch panel
CN102754187A (zh) * 2010-05-10 2012-10-24 松下电器产业株式会社 结晶性半导体膜的制造方法、带结晶性半导体膜的基板、薄膜晶体管
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8679986B2 (en) 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN103403849B (zh) * 2011-02-28 2016-08-03 夏普株式会社 半导体装置及其制造方法以及显示装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR101996438B1 (ko) * 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
US9096426B2 (en) * 2013-04-05 2015-08-04 The United States Of America As Represented By The Secretary Of The Army Electronic device structure and method of making electronic devices and integrated circuits using grayscale technology and multilayer thin-film composites
CN104062843A (zh) * 2014-07-18 2014-09-24 深圳市华星光电技术有限公司 一种掩膜板、阵列基板制作方法及阵列基板
WO2021102997A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160076A (ja) * 1995-10-05 1997-06-20 Toshiba Corp 表示装置用アレイ基板及びその製造方法
EP1028469A2 (en) * 1999-02-12 2000-08-16 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN1677209A (zh) * 2004-04-01 2005-10-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1734776A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 显示器件、其制造方法以及电视机

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPS6484669A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH04188770A (ja) 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JPH06194687A (ja) 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
JPH07307477A (ja) 1994-03-15 1995-11-21 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
DE69635239T2 (de) 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
JPH09292633A (ja) 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP0940797B1 (en) * 1997-08-21 2005-03-23 Seiko Epson Corporation Active matrix display
JP4131297B2 (ja) * 1997-10-24 2008-08-13 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の製造方法
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000307118A (ja) 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
KR100669093B1 (ko) * 1999-11-05 2007-01-16 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP3761756B2 (ja) * 1999-12-16 2006-03-29 シャープ株式会社 液晶表示装置およびその製造方法
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2001188240A (ja) * 1999-12-28 2001-07-10 Sharp Corp 透明導電膜を有する電子装置
JP2001202035A (ja) * 2000-01-18 2001-07-27 Sharp Corp 有機エレクトロルミネッセンス表示装置
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100496420B1 (ko) 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
TW488080B (en) 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
JP4876341B2 (ja) 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3831868B2 (ja) * 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
JP4485119B2 (ja) 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2003223119A (ja) * 2002-01-30 2003-08-08 Toshiba Corp 表示装置およびその製造方法
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP3952979B2 (ja) * 2003-03-25 2007-08-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP2005128040A (ja) * 2003-10-21 2005-05-19 Hitachi Displays Ltd 表示装置
KR101006439B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
TWI239651B (en) 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
KR101086478B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4700317B2 (ja) 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR20060079040A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP2006215275A (ja) * 2005-02-03 2006-08-17 Sony Corp 表示装置
KR20060120300A (ko) * 2005-05-19 2006-11-27 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101100891B1 (ko) * 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101201017B1 (ko) 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7807516B2 (en) 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR20070019457A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
US7914971B2 (en) 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI289360B (en) * 2005-10-24 2007-11-01 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and manufacturing method thereof
JP5025242B2 (ja) * 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
EP3229066A1 (en) 2005-12-05 2017-10-11 Semiconductor Energy Laboratory Co., Ltd. Transflective liquid crystal display with a horizontal electric field configuration
CN102331638B (zh) 2005-12-05 2015-11-25 株式会社半导体能源研究所 液晶显示器
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
TWI322288B (en) 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
US8053816B2 (en) 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100433338C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
KR101295192B1 (ko) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
WO2008099528A1 (ja) 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
US20100182303A1 (en) 2007-07-30 2010-07-22 Shinji Takasugi Image display device
KR101296653B1 (ko) 2007-10-05 2013-08-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5427390B2 (ja) 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5357493B2 (ja) 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI355553B (en) 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s
WO2009072451A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN101939694B (zh) * 2008-02-27 2014-01-29 株式会社半导体能源研究所 液晶显示器件及其制造方法以及电子装置
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
JP5364422B2 (ja) * 2008-04-17 2013-12-11 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7790483B2 (en) 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
KR101243824B1 (ko) 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160076A (ja) * 1995-10-05 1997-06-20 Toshiba Corp 表示装置用アレイ基板及びその製造方法
EP1028469A2 (en) * 1999-02-12 2000-08-16 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN1677209A (zh) * 2004-04-01 2005-10-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1734776A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 显示器件、其制造方法以及电视机

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390551A (zh) * 2015-10-28 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN105390551B (zh) * 2015-10-28 2018-05-29 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
TWI657716B (zh) 2019-04-21
JP6666986B2 (ja) 2020-03-18
TW201714489A (zh) 2017-04-16
JP7008095B2 (ja) 2022-01-25
JP6190015B2 (ja) 2017-08-30
JP2016048378A (ja) 2016-04-07
TWI622321B (zh) 2018-04-21
JP2018005239A (ja) 2018-01-11
JP5674899B2 (ja) 2015-02-25
US8101442B2 (en) 2012-01-24
JP5982550B2 (ja) 2016-08-31
US20090224249A1 (en) 2009-09-10
TW200950583A (en) 2009-12-01
JP7225441B2 (ja) 2023-02-20
CN101527284A (zh) 2009-09-09
JP5512988B2 (ja) 2014-06-04
CN103987146B (zh) 2017-04-19
CN101527284B (zh) 2014-07-02
JP2023065419A (ja) 2023-05-12
KR20090095520A (ko) 2009-09-09
JP2022058527A (ja) 2022-04-12
JP2020096193A (ja) 2020-06-18
JP2009239272A (ja) 2009-10-15
JP2014206753A (ja) 2014-10-30
JP2016212435A (ja) 2016-12-15
TW201524264A (zh) 2015-06-16
TWI486096B (zh) 2015-05-21
KR101519890B1 (ko) 2015-05-21
JP5824557B2 (ja) 2015-11-25
JP2019040215A (ja) 2019-03-14
JP2014063179A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
CN101527284B (zh) El显示装置的制造方法
CN101562155B (zh) 发光装置及其制造方法
CN101533780B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
CN101533781B (zh) 薄膜晶体管的制造方法、以及显示装置的制造方法
US7749820B2 (en) Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
CN101939694B (zh) 液晶显示器件及其制造方法以及电子装置
KR20090131262A (ko) 박막 트랜지스터 및 그 제작 방법 및 표시 장치 및 그 제작 방법
JP2010230950A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant