CN103875062A - 双层转移方法 - Google Patents

双层转移方法 Download PDF

Info

Publication number
CN103875062A
CN103875062A CN201280048909.3A CN201280048909A CN103875062A CN 103875062 A CN103875062 A CN 103875062A CN 201280048909 A CN201280048909 A CN 201280048909A CN 103875062 A CN103875062 A CN 103875062A
Authority
CN
China
Prior art keywords
layer
substrate
final
silicon
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280048909.3A
Other languages
English (en)
Other versions
CN103875062B (zh
Inventor
弗兰克·富尔内尔
马克西姆·阿古德
杰里米·达丰塞卡
胡贝特·莫里索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN103875062A publication Critical patent/CN103875062A/zh
Application granted granted Critical
Publication of CN103875062B publication Critical patent/CN103875062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

一种转移层（1）的方法，包括：a）提供以结合能E0与初始基板（4）整体接合的层（1）；b）根据中间结合能Ei，使所述层（1）的正面（8）结合到中间基板（5）；c）从所述层（1）分离所述初始基板（4）；e）根据最终结合能Ef，使背面（9）结合至最终基板（11）；以及f）从所述层（1）剥离所述中间基板（5）以将所述层（1）转移到所述最终基板（11）；步骤b）包括形成硅氧烷键Si-O-Si的步骤，在第一无水环境中进行步骤c）并且在第二潮湿环境中进行步骤f），使得所述中间结合能Ei在步骤c）中取第一值Ei1和在步骤f）中取第二值Ei2，其中Ei1>E0且Ei2<Ef。

Description

双层转移方法
技术领域
本发明涉及一种由特别是半导体、绝缘或金属材料组成的层的转移方法。本发明还涉及一种包含转移层的中间结构和最终结构，例如，通过层转移方法。该方法和这些结构特别地可以应用在柔性技术、电子领域，例如柔性电子如智能卡、智能纺织品、MEMS（微机电系统）、NEMS（纳米机电系统）、大功率电子产品、RF（射频）和微波、微电子、光学、光电和光伏。
背景技术
对于创新基板的发展，能够将初始基板的层转移到中间基板，以便采取与初始基板不兼容的工艺步骤经常是非常关注的。此外，到中间基板上的转移使其能够接近（access）所述层的背面，当该层结合在初始基板上时，不暴露该层的背面。然后，继续进行所述层的第二次转移，从中间基板转移到适合于最终应用的最终基板上往往是必须的。为了最大限度地减少生产成本，必须实现这些转移而没有初始和中间基板的损耗，以便能够重复使用后者。为此，必须通过从一个基板剥离（debonding）层并将其转移至另一个来进行所述转移。然而，为了实现两次这样的转移，必须明智地选择结合能。事实上，初始基板转移到中间基板上需要所述层到中间基板上的结合能Ei，高于所述层到其初始基板的结合能E0。类似地，第二次转移需要在所述层和最终基板之间的最终结合能Ef，强于所述层和中间基板之间的结合能Ei。这些条件可以用不等式E0<Ei<Ef的形式表示。
然而，这些不同结合（键合，bonding）的结合能的顺序高度限制了用于实现层在不同基板上的结合以及层从这些相同基板上的选择性剥离的许多可能技术。特别地，使用相同方法用于将所述层结合到初始基板上（第一步骤）和用于将所述层结合到最终基板上（最后步骤）似乎是不可能的。实际上，如果在第一和最后步骤进行相同的方法或结合类型，这可以类推为具有类似结合能的结合，找到结合能强于第一结合同时低于最终结合的中间结合似乎是不可能的。
发明内容
本发明的一个目的是克服这一缺点，同时确保成本有效的方法并使得能够在所述层的背面进行工艺步骤。
为此，根据第一方面，本发明涉及一种用于转移由特别是半导体、绝缘或金属材料组成的层的方法，所述方法包括以下步骤：
a）提供接合到初始基板的层，在所述层和所述初始基板之间具有结合能E0；
b）根据中间结合能Ei，使所述层的正面（前面）结合到中间基板上；
c）从所述层分离（detaching）所述初始基板以暴露所述层的背面；
e）根据最终结合能Ef，使背面结合到最终基板上；以及
f）从所述层剥离所述中间基板用于将所述层转移到所述最终基板上；
步骤b）包括形成硅氧烷键Si-O-Si的步骤，在第一无水环境中进行步骤c）并在第二湿环境中进行步骤f），使得中间结合能Ei在步骤c）取第一值Ei1和在步骤f）取第二值Ei2，其中Ei1>E0且Ei2<Ef。
在本申请中，术语‘层’是指可以具有各种厚度的待转移层。它可以由薄层组成，其厚度使所述层具有高柔性。因此，难以处理所述薄层并且其自身周围容易损坏。根据本发明所述的方法有利地应用于在每个步骤给出的这种类型的层，所述薄层接合到加强基板或支架上，这使其具有机械刚性。因此，可以进行工艺步骤，尤其是蚀刻或将材料沉积在连接到基板的所述层上。薄层的厚度由有关材料的固有物理性质决定。例如，薄硅层的厚度可以在几十纳米到约150微米之间变化。
待转移层还可以由自支持层（self-supporting layer），即一个层组成，其厚度使得该层具有足够的刚度以容易处理。所述层还可以包括几百微米厚度的基板或晶片。
由于是标准的，所述层的‘正面’是指当所述层接合到初始基板上时的游离面或暴露面。相反地，所述“背面”是指与正面相对的所述层的面。
此外，本方法的步骤a）的结合能可以包括用于保持层在初始基板上的结合能或能量。
因此，根据本发明所述的方法进行双层转移，使得当正面结合到中间基板上时，可以在所述层的暴露的或游离的背面进行工艺步骤。此外，在双层转移过程中，进行蚀刻待去除的基板的步骤是常见的，其导致所述基板的损耗。根据本发明所述的方法有利地使得能够选择性地分离或剥落（剥离）待去除的基板，从而在本方法中可以回收它们以重新使用。
根据本发明所述的方法，在步骤b）中产生的硅氧烷键Si-O-Si是共价键。因此，这些Si-O-Si键确保在层和中间基板之间的高中间结合能Ei。此外，这些硅氧键Si-O-Si对湿度的存在是敏感的。因此，可以通过改变放入硅氧烷键的介质中的水含量调节结合能Ei。因此，根据本发明，当步骤c）的第一环境是无水时，所述硅氧烷键提供大于根据本发明的步骤f）的第二湿环境中获得的结合能Ei2的结合能Ei1。
此外，这种方法使得可以避免已知的双层转移方法的要求。在这些方法中，实际上必要的是，结合能E0低于能量Ef值，使得中间结合能Ei在能量E0到Ef之间变化。这意味着，在层和初始基板之间以及层和最终基板之间的结合类型是不同的。然而，本发明的方法有利地使可变能量Ei能够中间结合，使得在初始基板分离过程中，Ei可以高于E0，并且在中间基板的剥离过程中也可以低于Ef。因此，可以应用使所述层结合到初始基板和最终基板上相同类型的结合，并使用类似于能量Ef的能量E0。
不言而喻，根据本发明所述的方法，也使得可以使用与在所述层和初始基板之间的结合不同的在所述层和最终基板之间的结合。因此，根据本发明所述的方法，可以使结合能E0不同于结合能Ef并且能量Ei2高于或等于能量Ei1。
根据一个实施方式，所述方法的步骤b）包括进行直接亲水结合步骤。所述层与中间基板的‘直接结合’指的是结合基于表面分子附着，从而直接接触该表面，也就是说，界面上不用添加胶，或者粘合剂、蜡、或低熔融温度金属。在这种情况下，两个表面之间的吸引力，特别是范德华力，足够高以引起分子附着。同样，直接分子结合是‘亲水性的’，它包括接触两个具有水分子保持能力的亲水性表面的事实。这些结合涉及通过两个表面之间氢键形成的相互作用。这些结合提供了一种最强相互作用的范德华键。因此，这种直接亲水结合方式确保在室温时层和中间基板之间的强结合能。
优选地，步骤b）的直接亲水结合之后为结合稳定退火（annealing）步骤。该退火在于施加热处理几分钟到几小时，以促进两个表面之间氢键和共价键的形成。由此获得紧密结合，其大于通过简单放置为直接接触亲水表面而提供的结合能。
根据一个可替代的实施方式，所述方法的步骤b）包括进行阳极结合（anodic bonding）的步骤。“阳极结合”是指如上所述的直接结合，包括接触硅层和硅氧层或两个硅氧层，高温热处理和所述层和/或待结合基板之间的高电位差。所述热处理温度通常为约400℃和施加的电位差通常在几百伏的数量级。
根据一个实施方式，所述方法包括，在步骤b）之前的化学机械抛光步骤和/或清洗所述层的正面和所述中间基板表面的步骤。所述化学机械抛光也被技术人员称为CMP，具有减少待结合表面的粗糙度的效果，以改善表面接近，以增加相互作用并促进结合形成。施加抛光直至获得在5微米×5微米范围内小于约5埃RMS（均方根）的粗糙度。此外，清洗具有去除表面上单个颗粒的效果，这些单个颗粒可能不利于很好的结合。在表面接触之前，清洗还能使表面亲水。因此，这些步骤使得可以达到良好的直接亲水结合。
根据一个实施方式，所述方法包括分别在所述层的正面和中间基板上，形成硅层或者选自天然SiO2、热SiO2、沉积SiO2、SiOx和SixOyNz的氧化层的步骤。所述方法的步骤b）还包括形成的层彼此接触的步骤，以实现形成硅氧烷键Si-O-Si。非化学计量的硅氧化物SiOx的x值不同于零。同样地，氮氧化硅SixOyNz的x、y和z值不同于零。硅层将在空气中氧化而形成天然氧化层，从而能够形成Si-O-Si键。因此，这些层使得能够在所述层和中间基板之间形成共价键并获得高的中间结合能Ei。
天然氧化物是在空气存在下在硅材料表面天然形成的氧化物。这种氧化层的厚度天然地限制在约10到15埃。可以通过在湿环境中硅的热氧化获得热硅氧化物。也可以通过干法或湿法化学制备该氧化物。通常通过使用各种已知的技术，如通过CVD（化学气相沉积）和PVD（物理气相沉积）等沉积获得沉积的氧化物SiO2、氧化物SiOx和氮氧化物SiOxNy。也可以用等离子技术生成所述氧化物，如RIE（反应离子刻蚀）刻蚀、ICP（电感耦合等离子体）或ECR（电子回旋共振）。可以单独使用或组合使用这些氧化物发展（生成，development）技术。进一步可以理解，氧化物可以包括掺杂元素，而不脱离本发明的范围。在本申请中，热处理可以应用到沉积的氧化物，以使它们更加致密并改变其结合性能。
根据本发明的一个方面，所述方法的第一无水环境具有小于1ppm的水蒸汽含量。在本申请中，术语‘无水环境’定义了含有比由下面使用的表述‘湿环境’所定义的环境更低湿度的环境。该无水环境有益于层和初始基板之间的分离。事实上，没有湿度存在使得能够在层和中间基板之间获得高结合能Ei1，以使能量Ei1高于层和初始基板之间的结合能E0。
优选地，所述无水环境是干燥氮气环境。使用该环境的益处在于，它易于产生并为所使用的材料提供中性环境。
根据本发明的另一个方面，所述方法的第二湿环境具有在20%到80%之间变化的湿度含量。事实上，湿度的存在促进了薄层和中间基板之间的结合能的比例减弱。因此，通过选择适当的湿度比率，可以使能量Ei2值变化。
优选地，所述第二环境包括约40%的湿度比率。事实上，洁净室的环境通常具有40%的湿度比率。因此，没有必要提供具体外壳，其环境湿度比率将被调节为不同于洁净室以进行剥离。
有利地，步骤c）的分离和/或步骤f）的剥离包括分别在层和初始基板之间以及中间基板和层之间同时施加机械应力，如通过使用钳夹、施用刀片或楔。事实上，机械应力使得能够减弱步骤c）中结合能E0和步骤f）中结合能Ei2。特别地，钳夹使其能够利用吸引机理在最弱界面从所述基板分离所述层。
根据一个可替换的实施方式，步骤c）的分离包括施加干燥空气或氮气的加压喷射、或激光辐射。
根据另一个可替换的实施方式，通过湿空气或水的加压喷射获得步骤f）的剥离。
该方法另一个可选特征存在于在步骤c）和e）之间进行的技术步骤d），其应用到所述层的背面，所述技术步骤的热预算（thermal budget）具有小于阈值（超过该阈值时，Ei2＞Ef）的值。热预算是指在给定的时间段内施加的热处理。事实上，施加热预算可以引发新的硅氧烷键的形成，进一步加强层和中间基板之间的中间结合能Ei2。从而，监测热预算使得可以确保中间结合能Ei2保持低于最终结合能Ef。因此，该技术步骤d）使得可以通过与中间基板结合而官能化机械硬化层的后面，同时限制中间结合能Ei2以将所述层转移到最终基板上。
根据一个实施方式，所述技术步骤d）包括至少一个材料层的离子蚀刻和/或化学蚀刻和/或光刻和/或沉积，该材料层尤其选自半导体材料。可以通过外延来实现所述层的沉积，并且可以包括一个或多个缓冲层的形成以调整所述层材料的晶格常数的参数，从而作为所述外延层材料的晶种。
优选地，所述方法的步骤e）包括通过粘合剂膜进行的结合步骤，所述粘合剂膜如二乙烯基硅氧烷-双-苯并环丁烯（DVS-bis-BCB）、聚酰亚胺或光敏聚合物膜。使用粘合剂膜使其能够获得简单进行的结合，尤其在没有必要平面化和清洗具有很大精度的表面上。
根据一个可替换的实施方式，所述方法的步骤e）包括分子附着结合步骤，使得最终结合能具有独立于第二环境的湿度比率的值Ef。特别地，该结合可以通过将氮化硅SixNy或SiNx:H的层沉积在所述层的背面和/或最终基板上来进行。x和y值分别不同于零，例如，氮化物可以是Si3N4。还可以通过直接疏水结合产生该结合。通过分子附着的结合的益处是它可以产生高结合能。
根据另一个实施方式，通过形成多孔层获得所述层和初始基板之间的结合能E0，所述层沉积在该多孔层上。例如，通过Eltran方法获得所述多孔层，说明性实例可以参见T.Yonehara，K.Sakagushi和N.Sato，Appl.Phys.Lett..vol.64(16)pp.2108-2110(1994)。所述多孔层的益处在于具有低保持能E0，在所述方法的步骤c）过程中，这促使层和初始基板之间的键的断裂。此外，将所述层沉积在多孔层的顶面的事实，使得可以接近显著厚度的层，其它形成方法难以达到。优选地，通过外延，所述层沉积在多孔层上以形成单晶层。
根据又一个实施方式，通过植入离子物质穿过基板的正面获得所述层，以在所述层和初始基板的任一面获得弱化平面（weakening plane）。在弱化平面，所述层和初始基板之间的结合能E0足够低以促使所述层转移至中间基板上。就这一点而言，可以使用Smart CutTM（智能剥离）技术，例如其描述可参见Jean-Pierre Colinge的Silicon-On-Insulator Technology:Materials to VLSI，第二版（Kluwer学术出版社，第50和51页）。
在根据本发明所述方法的步骤a）的两个上述实施方式中，以及当根据本发明所述方法的步骤e）包含分子附着结合步骤时，显而易见的是，结合能E0低于结合能Ef。因此，能量Ei2可以高于能量Ei1。
优选地，所述层包括单晶硅材料且所述中间基板包括硅材料。中间基板的材料为单晶或多晶硅形式，使其能够确保高耐温性和高耐腐蚀环境，以使得能够在所述层上应用许多类型的工艺步骤。
可替换地，所述层包括选自由硅和锗构成的材料，来自第II-VI族元素的材料，以及来自第III-V族元素的二元、三元或四元材料中的材料。所述材料III-V特别利于应用于光伏和光电，特别是制造激光器和二极管。此外，当构成材料具有极性晶体结构时，含元素III-N的材料如GaN也可以如此的情况下，所述层可以表现为不同极性的两个面，从而产生不同性能。因此，能够接近和官能化具有不同于正面的性质的所述层的背面是特别关注的。
初始基板材料和最终基板材料包括：选自蓝宝石、硅、锗、氧化硅、玻璃、石英中的材料，来自第II-VI族元素的材料，来自第III-V族元素的二元、三元或四元材料如AsGa、InP或GaN，金属、金属合金和聚合物，例如聚酰亚胺如
Figure BDA0000486822510000091
。选自聚合物中的材料具有容易通过粘合剂膜结合的优点。也可以通过多种技术从薄层分离所述聚合物，优选通过施加与剥离应力相关的机械应力。此外，聚合物基板的柔性可以明智地用于柔性技术、柔性电子领域，如智能卡、智能纺织品，特别用于制造应变计。
根据第二方面，本发明涉及由叠层形成的中间结构，包括：
-聚合物材料的最终基板，
-基于二乙烯基硅氧烷-双-苯并环丁烯（DVS-bis-BCB）的粘合剂膜，
-单晶硅层，以及
-通过硅氧烷键Si-O-Si结合到所述层的正面的硅中间基板。
因此，利用这种结构，可以通过使存在于大气中的湿度比率改变，促使从中间基板剥离所述层，用于转移到最终基板上。
特别地，在湿度含量在20到80%之间变化的环境中，所述层的背面和中间结构的最终基板之间的最终结合能Ef高于所述层的正面和中间基板之间的中间结合能Ei2。在这些条件下，因此，能够从中间基板剥离所述层。
有利地，所述层的背面呈现具有用于柔性技术和柔性电子领域的特征。
根据第三方面，本发明涉及最终结构，包括：
-聚合物材料的最终基板，
-基于DVS-bis-BCB的粘合剂膜，以及
-单晶硅层，
所述层的背面呈现具有用于柔性技术、柔性电子领域的特征，如智能卡、智能纺织品、电子学、MEMS、NEMS、大功率电子产品、RF和微波、微电子、光学、光电和光伏。
因此，官能化的层可以在上述领域装置中用作活性层。另外，作为游离的和暴露的所述层的正面，也可以在该表面进行工艺步骤。
在阅读下面描述的两个实施方式之后，本发明的其它方面、目的和优点将变得更加明显，其中这两个实施方式以非限制性实施例的方式以及参照附图给出。为提高可读性，这些图不一定符合所有代表要素的比例。附图中使用了虚线以清楚并明确地说明材料的层，尽管这些虚线并非是，但是该材料层是连续的形式。在描述的其余部分，为了简单起见，相同、类似或相当于不同实施方式的要素具有相同参考标号。
附图说明
图1A至图1J表示转移根据本发明的第一个实施方式的层的方法步骤。
图2是在无水环境和湿环境中，中间结合能Ei根据温度变化的示意图。
图3A和图3E表示转移根据本发明的第二个实施方式的材料层的方法步骤。
具体实施方式
参考图1A，基于具有厚度约725微米的硅供体基板100进行所述方法，将制备从该基板待转移的层1。这种基板100通常在其表面的外周具有根据SEMI标准制得的下降边缘（fallen edge）。这些下降边缘有利于基板处理，否则基板将剥落并在表面生成颗粒，容易阻碍后续结合。当接触空气时，在所述基板100的表面上形成天然氧化层2。由DVS-bis-BCB聚合物制成的粘合剂膜3沉积在硅基板100上，通过离心涂布或旋转涂布（本领域技术人员公知的方法）而具有10微米厚度。然后，通过在250℃进行热处理1小时交联DVS-bis-BCB膜3。聚合物基板4，例如聚酰亚胺如
Figure BDA0000486822510000111
，具有大于50微米的厚度，然后通过在温度250℃热压制，通过交联的DVS-bis-BCB的膜3结合在硅供体基板100上。
参考图1B，然后，减薄硅基板100直至获得厚度约50微米的待转移层1，例如通过磨制、化学下降（chemical planning down）和化学机械抛光CMP。与初始聚酰亚胺基板4结合的硅层1具有约2J/m2的平均结合能E0。天然氧化层2与空气接触，天然地形成在硅层1的表面。
参见图1C，涂有天然氧化层6和沉积硅氧化层7的硅中间基板5通过直接亲水结合在所述硅层1的正面8上。预先制备硅层1的正面8和中间基板5用于结合。通过化学机械抛光平面化所述硅层1，以达到在5微米×5微米范围内的表面粗糙度小于5埃RMS。对层1和硅中间基板5施加化学清洗。为此，在21℃，在去离子水溶液（含有20ppm溶解臭氧的去离子水）中，浸泡所述中间基板5和层1持续10分钟。第一次化学清洗确保去除单个颗粒，特别是表面上存在的烃颗粒。然后用去离子水冲洗中间基板5和层1。之后在APM（氨过氧化氢混合物）溶液中，在45℃浸泡10分钟，该APM溶液包括，例如，分别以5:1:1比例的去离子水、氨（30%）和过氧化氢（30%）的混合物。第二次清洗使得能够结束硅表面颗粒的清洗。含有氨的溶液富含OH-离子。然后，这些离子将与在硅表面生成的悬垂键反应，以形成硅醇端基Si-OH，该硅醇端基引起表面亲水化并促进直接亲水结合。之后，用去离子水冲洗中间基板5和层1并干燥。然后涂有干净的氧化层7并具有Si-OH端基的硅中间基板5与涂有天然氧化层2的硅层1的正面8接触用于直接亲水结合，如图1D所示。
然后，在200℃进行热处理或结合退火2小时，以增强中间结合能Ei。事实上，这种热处理促使Si-OH端基之间的氢键以及在层1和中间基板5之间的界面处共价键Si-O-Si的形成。
根据本发明另一个可能的实施方式（未示出），涂有天然氧化层6和沉积硅氧化层7的硅中间基板5，通过阳极结合而结合在硅层1的正面8上，从而形成硅氧烷键Si-O-Si。特别地，通过接触表面7、8，在约400℃热处理以及层1和中间基板5之间的电位差在几百伏数量级结合来获得阳极结合。
参见图1E，将由结合到中间基板5的层1组成的结构置于无水环境中，使得硅氧烷键Si-O-Si不被与水分子的相互作用减弱。在这种环境中，中间结合能Ei取值Ei1约2.5J/m2，该值高于层1和初始基板4之间的约2J/m2的结合能E0，其结合将首先被破坏。因此，在层1和初始基板4之间的界面施加由图1E所示的箭头表示的机械应力，以促使初始基板4的分离。
参考图1F，获得了结合到硅层1的正面8上的硅中间基板5，从而暴露了层1的背面9。因此，可以在层1的背面9上进行一种或几种工艺步骤，由于该背面与中间基板5的结合而被机械硬化。所述层1的背面9的官能化在聚合物中间基板5的存在下是不可能实现的，该聚合物中间基板是不耐高温和过度强烈处理的。优选地，所述工艺步骤不涉及高于退火结合使用的温度，从而通过生成其它共价硅氧烷键，不增加结合能Ei，除非所施加的热预算最终使其能够达到Ei2<Ef。
参考图1G，形成了DVS-bis-BCB膜12，然后交联到最终聚酰亚胺基板11如
Figure BDA0000486822510000131
的表面。BIS-DVS-BCB膜12与官能化的层1的背面9接触，以获得与层1在初始基板4上相同类型的结合。因此，所述最终结合能Ef类似于结合能E0，在本实施方式中，即约2J/m2。
图1H示出了由此得到的中间结构13。所述中间结构13包括聚合物材料11的最终基板11，通过基于DVS-BIS-BCB的粘合剂膜12结合到硅层1的背面9上，具有能量Ef，并且所述层1的正面8结合到硅中间基板5上，具有能量Ei。
参见图1I，将中间结构13置于含有约40%湿度的洁净室的湿环境中。在机械应力下，通过形成与水分子相互作用，减弱共价键Si-O-Si。所述硅氧烷键被侵蚀（破坏，corrode），并在接触表面上趋于形成硅醇端基Si-OH。因此，在这个实施方式中，中间结合能Ei取值Ei2约1J/m2，低于最终约2J/m2的结合能Ef值。然后，在最弱的结合能Ei2处施用刀片。Si-O-Si键的侵蚀机理用来完成机械剥离机理，如刀片在硅层1和中间基板5之间向前移动。
参考图1J，所述中间基板5已经从层1的正面8剥离。由此获得了含有硅层1的最终结构14，其背面9通过基于DVS-BIS-BCB的膜12结合到最终聚酰亚胺基板11上。
图2示出了说明由涂布在天然氧化层2中的硅层1和涂布在热氧化层7中的硅中间基板5之间的直接亲水结合实验获得的能量Ei的变化图。两条曲线分别表示在无水环境（三角形-Ei1）和湿环境（正方形-Ei2）中结合能根据所施加的温度的变化。看来在低于阈值温度，对于两个能量Ei1和Ei2，结合能较低。事实上，在该温度范围内，通过范德华型相互作用，所述层1主要结合到中间基板5。超过这个阈值温度，所述结合能Ei1和Ei2随陡坡增加。这种增加可以归因于共价键的生成，特别是在两个结合表面之间的Si-O-Si型键。然而，值得一提的是，能量Ei1的变化斜率较能量Ei2变化斜率明显大得多。尤其是可以获得能量Ei1和能量Ei2比值接近4。该图进一步显示了本发明所述的方法可以有利地应用于宽的温度范围，对此结合能Ei1明显高于能量Ei2。
现在参考图3A至图3E描述根据本发明所述方法的第二个实施方式，在这种情况下，初始结合能E0是多孔层15的保持能。根据图3A，通过制备硅基板多孔的表面层首先获得含有多孔硅层15的结构。例如，通过Eltran方法进行多孔层的形成。然后通过在所述多孔层15上外延，沉积单晶硅层1。例如，厚度为0.5微米和80%孔隙率的所述多孔层15，是使得能够在硅层1和初始硅基板4之间保持的层。这种多孔层15具有约2J/m2结合能E0。然后，通过在湿环境中热处理，在硅层1的正面8上形成热氧化层16。如果需要的话，通过CMP平面化所述层1，直至在5微米×5微米的范围内达到小于5埃RMS的粗糙度。具有天然硅氧化层17的硅中间基板5在被放置于与层1的正面8接触之前制备。这种制备方法，同样在层1的正面8上进行，包括步骤用SPM溶液在130℃（硫酸和过氧化氢混合物）清洗，例如，含有硫酸（98%）和过氧化氢（30%）以每1体积过氧化氢3体积酸的比例，然后如上所述，用APM溶液清洗。接触由此得到的洁净和亲水性表面以直接亲水结合。在200℃进行这种结合的稳定退火2小时。
参考图3B，由此得到的结构置入干燥氮气中，这使得能够获得含有小于1ppm水蒸汽的无水环境。从而，亲水结合表现出值为约2.5J/m2的中间结合能Ei1，其远高于该实施方式的多孔硅层15的结合能E0。然后，应用钳夹，由图3B所示的箭头表示，使得在所述层1和初始基板4之间最弱的能量界面处分离。
参考图3C，转移到中间基板5的层1的背面9暴露，使得可以对其进行工艺步骤，如CMP、离子刻蚀和/或层沉积和/或光刻。显而易见的是，对于上述方法，这些工艺步骤应不应超过热预算（温度和时间），否则可能增强中间结合并导致不等式Ef<Ei2。然后根据以上参照图1A至1J描述的相同实施方式，通过交联的DVS-BIS-BCB膜12，使聚酰亚胺型聚合物的最终基板11结合到层1的背面9上。
参考图3D，然后获得了具有最终结合能Ef的中间结构13，最终结合能Ef具有类似于约2J/m2的初始结合能E0的值。
如图3E所示，将中间结构13置于湿环境中，通常包含洁净室的湿度比率（约40%）。共价硅氧烷Si-O-Si键，层1和中间基板5之间的高结合能的来源，在水存在下，当施加机械剥离应力（或牵引力）时趋于破坏，以形成低能量的硅醇端基Si-OH，通过氢键产生结合。中间结合能取值Ei2为约1J/m2。这种技术使得可以在具有最低能量Ei2的结合界面，选择性地促进层1的剥离。在分离点水的存在增加了硅氧烷键的侵蚀，在机械应力施加于结合界面的同时，该硅氧烷键断裂形成减少结合能的硅醇端基。一旦中间基板5从最终结构14分离，便将其清洗以在另一个方法中回收。
因此，可以以聚合物材料形式获得含有最终基板11的最终结构14，通过选择和简单地实施双层转移方法，所述硅层1官能化的背面9结合到该聚合物材料上。这种最终结构14，以及通过上述第一个实施方式获得的最终结构，可以用于柔性技术、柔性电子领域中应用，如智能卡、智能纺织品、电子产品、MEMS、NEMS、大功率电子产品、RF和微波、微电子、光学、光电和光伏。在这些领域的设备中，转移的层1和/或可能沉积在其表面的层，可以有利地用作活性层。例如，当最终基板11具有足够的柔性时，可以得到应变计。
此外，该方法还允许在层1和初始基板4（多孔层15）之间以及层1和最终基板11（通过粘合剂结合）之间使用两种不同类型的结合。
另外，本发明所述的方法也可以使用的高于结合能E0的能量Ef在直至能量Ef保持低于中间结合能Ei1的范围内。可以获得这个，例如根据参考图1A至1J的第一个上述实施方式，除了接触层1和最终基板11后，在最终基板11上进行所述DVS-BIS-BCB膜12的交联之外。用于所述层1与最终基板11结合的热压制处理，实际上可以用来交联所述DVS-BIS-BCB膜12。由此获得的结合允许在表面之间更强的粘合，使得结合能Ef大于能量E0。
此外，本发明并不限于一个层1和基板4、5或具有确定直径的晶片形状的11。本发明还涉及任何其它形状类型的层1和基板4、5或11，特别是层1或平行六面体基板4、5或11且这可以由若干层构成。
因此，本发明通过提供一种转移层1（可以容易进行）的方法，提供了对现有技术实质性改进，该方法使得能够回收基板4、5，在层1的背面9上应用工艺步骤以及形成含有转移到基板上的层1的最终结构14（具有各种结合类型）。
不言而喻，本发明并不限于上述通过实施例方式描述的实施方式，而是包括所有技术等同物和描述的装置的替换形式及其组合。

Claims (17)

1.一种转移层（1）的方法，所述层特别是由半导体、绝缘或金属材料组成，所述方法包括以下步骤：
a）提供接合到初始基板（4）的层（1），在所述层（1）和所述初始基板（4）之间具有结合能E0；
b）根据中间结合能Ei，使所述层（1）的正面（8）结合到中间基板（5）上；
c）从所述层（1）分离所述初始基板（4）以暴露所述层（1）的背面（9）；
e）根据最终结合能Ef，使背面（9）结合至最终基板（11）上；以及
f）从所述层（1）剥离所述中间基板（5）以将所述层（1）转移到所述最终基板（11）上；
步骤b）包括形成硅氧烷键Si-O-Si的步骤，在第一无水环境中进行步骤c）并且在第二湿环境中进行步骤f），使得所述中间结合能Ei在步骤c）中取第一值Ei1和在步骤f）中取第二值Ei2，其中Ei1>E0且Ei2<Ef。
2.根据权利要求1所述的转移层（1）的方法，其特征在于，步骤b）包括进行直接亲水结合的步骤。
3.根据权利要求1所述的转移层（1）的方法，其特征在于，步骤b）包括进行阳极结合的步骤。
4.根据权利要求1至3中任一项所述的转移层（1）的方法，其特征在于，所述方法包括分别在所述层（1）的正面（8）和所述中间基板（5）上，形成硅层或者选自天然SiO2、热SiO2、沉积SiO2、SiOx和SixOyNz中的氧化层的步骤，并且步骤b）包括所述使所形成的层相互接触的步骤，以获得硅氧烷键Si-O-Si的形成。
5.根据权利要求1至4中任一项所述的转移层（1）的方法，其特征在于，所述第一无水环境具有低于1ppm的水蒸气含量。
6.根据权利要求1至5中任一项所述的转移层（1）的方法，其特征在于，所述第二湿环境具有范围在20%至80%之间的湿度含量。
7.根据权利要求1至6中任一项所述的转移层（1）的方法，其特征在于，步骤c）的分离和/或步骤f）的剥离包括在所述层（1）和所述初始基板（4）之间以及在所述中间基板（5）和层（1）之间同时施加机械应力，如分别使用钳夹、施用刀片或楔。
8.根据权利要求1至7中任一项所述的转移层（1）的方法，其特征在于，所述方法包括在步骤c）和e）之间进行的工艺步骤d），并且所述工艺步骤施用于所述层（1）的所述背面（9），所述工艺步骤的热预算具有低于阈值的值，超过所述阈值时Ei2>Ef。
9.根据权利要求1至8中任一项所述的转移层（1）的方法，其特征在于，步骤e）包括通过粘合剂膜（3）如二乙烯基硅氧烷-双-苯并环丁烯（DVS-bis-BCB）、聚酰亚胺、或光敏聚合物膜进行的结合步骤。
10.根据权利要求1至8中任一项所述的转移层（1）的方法，其特征在于，步骤e）包括分子附着结合步骤，使得最终结合能具有独立于所述第二环境的所述湿度比率的值Ef。
11.根据权利要求1至10中任一项所述的转移层（1）的方法，其特征在于，通过形成多孔层（15）得到所述层（1）和所述初始基板（4）之间的所述结合能E0，其中在所述多孔层（15）上沉积所述层（1）。
12.根据权利要求1至11中任一项所述的转移层（1）的方法，其特征在于，所述层（1）包括单晶硅材料且所述中间基板（5）包括硅材料。
13.根据权利要求1至11中任一项所述的转移层（1）的方法，其特征在于，所述层（1）包括选自由硅和锗构成的材料，第II-VI族元素的材料，以及来自第III-V族元素的二元、三元、或四元材料中的材料。
14.根据权利要求1至13中任一项所述的转移层（1）的方法，其特征在于，所述初始基板（4）的材料和所述最终基板（11）的材料包括选自以下各项中的材料：蓝宝石，硅，锗，二氧化硅，玻璃，石英，来自第II-VI族元素的材料，来自第III-V族元素的二元、三元、或四元材料如AsGa、InP、或GaN，金属，金属合金，和聚合物，例如聚酰亚胺如
Figure FDA0000486822500000031
15.一种由叠层形成的中间结构（13），包括：
-聚合物材料的最终基板（11），
-基于二乙烯基硅氧烷-双-苯并环丁烯（DVS-bis-BCB）的粘合剂膜（3），
-单晶硅层（1），以及
-硅的中间基板（5），通过硅氧烷键Si-O-Si结合到所述层（1）的正面（8）。
16.根据权利要求15所述的中间结构（13），其特征在于，在湿度含量范围在20至80%之间的环境中，所述层（1）的背面（9）和所述最终基板（11）之间的最终结合能Ef高于所述层（1）的正面（8）和所述中间基板（5）之间的中间结合能Ei2。
17.一种最终结构（14），包括：
-聚合物材料的最终基板（11）
-基于二乙烯基硅氧烷-双-苯并环丁烯（DVS-bis-BCB）的粘合剂膜（3），以及
-单晶硅层（1），
所述层（1）的背面（9）表现出应用于柔性技术、柔性电子产品的特征，所述柔性技术、柔性电子产品如智能卡、智能纺织品、电子产品、MEMS、NEMS、大功率电子产品、RF和微波、微电子、光学、光电和光伏。
CN201280048909.3A 2011-10-04 2012-09-20 双层转移方法 Active CN103875062B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1158944A FR2980919B1 (fr) 2011-10-04 2011-10-04 Procede de double report de couche
FR1158944 2011-10-04
PCT/FR2012/052100 WO2013050683A1 (fr) 2011-10-04 2012-09-20 Procédé de double report de couche

Publications (2)

Publication Number Publication Date
CN103875062A true CN103875062A (zh) 2014-06-18
CN103875062B CN103875062B (zh) 2016-08-03

Family

ID=47023003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280048909.3A Active CN103875062B (zh) 2011-10-04 2012-09-20 双层转移方法

Country Status (8)

Country Link
US (1) US9076841B2 (zh)
EP (1) EP2764535B1 (zh)
JP (1) JP5676059B2 (zh)
KR (1) KR101991389B1 (zh)
CN (1) CN103875062B (zh)
FR (1) FR2980919B1 (zh)
SG (1) SG11201400496VA (zh)
WO (1) WO2013050683A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655243A (zh) * 2014-11-27 2016-06-08 Soitec公司 组合两个衬底的方法
CN106252280A (zh) * 2015-06-05 2016-12-21 索泰克公司 用于双层转移的机械分离的方法
CN108028222A (zh) * 2015-09-18 2018-05-11 索泰克公司 用于转移单晶块的方法
CN108781504A (zh) * 2016-01-21 2018-11-09 康宁公司 处理基板的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981940B1 (fr) * 2011-10-26 2014-06-06 Commissariat Energie Atomique Procede de collage direct d'une couche d'oxyde de silicium
WO2015109240A1 (en) * 2014-01-16 2015-07-23 Research Foundation Of The City University Of New York Center-side method of producing superhydrophobic surface
CN104993011A (zh) * 2015-05-25 2015-10-21 中国电子科技集团公司第十八研究所 利用选择腐蚀衬底剥离制备薄膜太阳能电池的工艺
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
FR3087297B1 (fr) * 2018-10-12 2021-01-08 Commissariat Energie Atomique Procede de transfert de film mince
CH716104A1 (fr) * 2019-04-18 2020-10-30 Sy&Se Sa Procédé d'amélioration de l'adhérence d'une couche sur un substrat.
CN112760615B (zh) * 2020-12-17 2023-04-28 武汉新芯集成电路制造有限公司 一种二氧化硅薄膜及其低温制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030108715A1 (en) * 2001-12-11 2003-06-12 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
CN1734749A (zh) * 1996-08-27 2006-02-15 精工爱普生株式会社 转移方法和有源矩阵基板的制造方法
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
US20090156016A1 (en) * 2007-12-17 2009-06-18 Lea Di Cioccio Method for transfer of a thin layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
FR2849268A1 (fr) * 2002-12-24 2004-06-25 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
JP2007088235A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
JP2010054695A (ja) * 2008-08-27 2010-03-11 National Institute Of Advanced Industrial Science & Technology 光デバイスの製造方法
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734749A (zh) * 1996-08-27 2006-02-15 精工爱普生株式会社 转移方法和有源矩阵基板的制造方法
US20030108715A1 (en) * 2001-12-11 2003-06-12 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
US20090156016A1 (en) * 2007-12-17 2009-06-18 Lea Di Cioccio Method for transfer of a thin layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655243A (zh) * 2014-11-27 2016-06-08 Soitec公司 组合两个衬底的方法
CN105655243B (zh) * 2014-11-27 2020-05-15 Soitec公司 组合两个衬底的方法
CN106252280A (zh) * 2015-06-05 2016-12-21 索泰克公司 用于双层转移的机械分离的方法
CN106252280B (zh) * 2015-06-05 2020-01-31 索泰克公司 用于机械地分离层的方法
US10910250B2 (en) 2015-06-05 2021-02-02 Soitec Method of mechanical separation for a double layer transfer
US11742233B2 (en) 2015-06-05 2023-08-29 Soitec Method of mechanical separation for a double layer transfer
CN108028222A (zh) * 2015-09-18 2018-05-11 索泰克公司 用于转移单晶块的方法
CN108028222B (zh) * 2015-09-18 2022-04-29 索泰克公司 用于转移单晶块的方法
CN108781504A (zh) * 2016-01-21 2018-11-09 康宁公司 处理基板的方法

Also Published As

Publication number Publication date
JP2014534621A (ja) 2014-12-18
SG11201400496VA (en) 2014-09-26
US9076841B2 (en) 2015-07-07
WO2013050683A1 (fr) 2013-04-11
JP5676059B2 (ja) 2015-02-25
WO2013050683A9 (fr) 2014-12-31
FR2980919A1 (fr) 2013-04-05
EP2764535B1 (fr) 2015-10-14
CN103875062B (zh) 2016-08-03
KR20140082780A (ko) 2014-07-02
US20140295642A1 (en) 2014-10-02
KR101991389B1 (ko) 2019-06-20
FR2980919B1 (fr) 2014-02-21
EP2764535A1 (fr) 2014-08-13

Similar Documents

Publication Publication Date Title
CN103875062A (zh) 双层转移方法
CN1327505C (zh) 制造含有粘接到目标基片上的薄层的叠置结构的方法
US6911375B2 (en) Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
US20100216294A1 (en) Method of fabricating a microelectronic structure involving molecular bonding
US20230353115A1 (en) Process for transferring a thin layer to a support substrate that have different thermal expansion coefficients
KR20080080571A (ko) 대면적의 반도체-온-글래스 인슐레이터
US8505197B2 (en) Methods of fabricating multilayer substrates
KR20080006490A (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
US8298915B2 (en) Method of transferring a circuit onto a ground plane
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JPH11145438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
CN104779143A (zh) 一种设置在基底上的薄膜及其制备方法
JPH05217824A (ja) 半導体ウエハ及びその製造方法
KR20120117843A (ko) 다층 결정질 구조물의 제조 방법
JP6111678B2 (ja) ＧｅＯＩウェーハの製造方法
US7169683B2 (en) Preventive treatment method for a multilayer semiconductor structure
JPH07235651A (ja) 半導体基板およびその作製方法
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
TW201005883A (en) Method for manufacturing soi wafer
JP2005101630A (ja) 半導体部材の製造方法
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법
CN115280487A (zh) 用于制造堆叠结构的方法
Marti et al. Wafer-bonding and film transfer for advanced PV cells C Jaussaud, E Jalaguier and D Mencaraglia
Chen et al. Fabrication of InP/SiO2/Si substrate using ion-cutting process and selective chemical etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant