CN103855150A - 片上解耦电容器、集成芯片及其制造方法 - Google Patents
片上解耦电容器、集成芯片及其制造方法 Download PDFInfo
- Publication number
- CN103855150A CN103855150A CN201310594462.6A CN201310594462A CN103855150A CN 103855150 A CN103855150 A CN 103855150A CN 201310594462 A CN201310594462 A CN 201310594462A CN 103855150 A CN103855150 A CN 103855150A
- Authority
- CN
- China
- Prior art keywords
- electrode
- tube
- carbon nano
- skin layer
- metal coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 90
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 90
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000011248 coating agent Substances 0.000 claims abstract description 45
- 238000000576 coating method Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 230000005611 electricity Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 53
- 210000003491 skin Anatomy 0.000 description 25
- 239000003989 dielectric material Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 239000004411 aluminium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910017090 AlO 2 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 210000002615 epidermis Anatomy 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y99/00—Subject matter not provided for in other groups of this subclass
Abstract
本发明涉及片上解耦电容器、集成芯片及其制造方法。公开了一种片上解耦电容器。一个或多个碳纳米管被耦合到所述电容器的第一电极。在所述一个或多个碳纳米管上形成介电肤层。在所述介电肤层上形成有金属涂层。所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。
Description
技术领域
本发明涉及一种集成芯片电容器，更具体涉及使用碳纳米管的电容器。
背景技术
集成芯片通常包括片上解耦电容器，以抑制电压尖峰和其他电气干扰，从而避免破坏集成芯片的操作元件。片上解耦电容器一般包括第一电极和第二电极，以及二者之间形成的介电材料。电容通常受所用的材料、第一电极和第二电极之间的表面积以及电极之间的距离的影响。一种常用的增加电容的方法包括通过增加电极之间的表面积。在一种方法中，可以在所述第一电极中形成沟槽，第二电极形成为延伸到所述沟槽的叉头（prong）。这种沟槽/尖头结构的几种变形结构可用于扩展第一电极和第二电极之间的表面积。
发明内容
根据本发明的一个实施例，一种片上解耦电容器包括：耦合到所述电容器的第一电极的一个或多个碳纳米管；在所述一个或多个碳纳米管上形成的介电肤层；以及在所述电介质的表皮上形成的金属涂层，其中，所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。
根据本发明的另一个实施例，一种集成芯片包括：第一电极；第二电极；以及所述第一电极和所述第二电极之间的分离层，其中，所述分离层被配置为包括一个或多个碳纳米管，在所述一个或多个碳纳米管表面上具有介电肤层。
根据本发明的另一个实施例，一种片上解耦电容器包括：第一电极，其被配置以形成多个沟槽；第二电极，其被配置以形成多个叉头，其中所述第二电极的选择的叉头被配置为延伸到所述第一电极的选择的沟槽中；在第一电极和第二电极之间的分离层，其中，所述隔离层包括：电耦合到所述第一电极的碳纳米管的网孔（mesh）；形成所述碳纳米管的所述网孔上的介电肤层；以及形成在所述介电肤层上的金属涂层。
通过本发明的技术，可以实现附加的特征和有益效果。本发明的其它实施例和方面在本文中被详细描述，也被认为是所要求保护的本发明的一部分。为了更好地理解本发明的有益效果和特征，请参照描述和附图。
附图说明
在说明书结论处的权利要求中特别地指出并明确要求保护视为本发明的主旨。通过下面详细的说明并结合附图，本发明的上述和其他特征以及有益效果是显而易见的：
图1示出了本发明可用于集成芯片的片上解耦电容器一个示例；
图2示出了碳纳米管的示例性配置，其用于形成图1的片上解耦电容中的示例性的分离层；
图3示出了在图1中的示例性的分离层的剖视图；
图4示出了设置在层间介电材料的底层中形成的沟槽中的铜布线；
图5显示了在图4的铜布线和底介电层上形成的底电极；
图6显示了在图5的底电极上沉积的分离层；
图7示出了在图6的分离层上沉积的顶电极和顶金属；
图8示出了解耦电容器的电容性单元的蚀刻表面；
图9示出了在图8中形成的电容性单元的顶表面上沉积的层间介电材料的第二层；
图10示出完成的片上解耦电容器；
图11示出了包括多个沟槽的单解耦电容器。
具体实施方式
图1显示了本发明示例性的片上解耦电容100，其可适用于集成芯片。片上解耦电容器100包括两个铜布线104a和104b，其布置在层间介电材料层102内。层间介电材料层102将电容器100与外部的电路和元件电绝缘，以防止电流从电容器100泄漏。第一铜布线104a电耦合到底电极106，以及第二铜布线104b通过顶金属层112电耦合到顶电极110。底电极106和顶电极110可形成沟槽/叉头架构，其增加底电极106和顶电极110之间的表面积。隔离层108设置在底电极106和顶电极110之间，以使得顶电极110与底电极106电绝缘。在一个示例性的实施例中，隔离层108包括一个或多个碳纳米管，该一个或多个碳纳米管被设置为增加隔离层108的与电容相关的表面积并由此增加解耦电容器100的电容超过没有碳纳米管时的隔离层的电容。下面将结合图2和图3详细讨论的隔离层108。
图2显示了用于形成图1的片上解耦电容100的示例性隔离层108的碳纳米管202的示例性配置。出了底电极106以及由底电极106的表面之上的体积表示隔离层108。碳纳米管202沉积在底电极106上，并在示例性实施例中，形成碳纳米管202的网孔。该碳纳米管202可以在各种位置彼此接触，但由于它们的网孔设置或结构，可以其他方式形成它们之间的空间。一旦碳纳米管202沉积在底电极106上，在碳纳米管202上形成介电肤层（204，图3）。由于沉积的碳纳米管202的网孔状结构，可使用原子层沉积将介电肤层204沉积在碳纳米管202上。介电肤层204覆盖碳纳米管202的外表面以及底电极106的表面。一旦介电肤层204沉积在碳纳米管202上，金属涂层（206，图3）被沉积在介电肤层204上。使用是原子层沉积技术沉积金属涂层206，以形成基本上为圆柱形的外壳。
图3示出了在图1中的示例性形成的隔离层108的剖视图。示例性的碳纳米管202的表面上形成有介电肤层204。介电肤层204形成在碳纳米管202的外表面之上，并且可包括Al2O3、HfO2或其他合适的介电材料。介电肤层的厚度为约5纳米（nm）和20nm之间的范围内。在一个示例性实施例中，介电肤层204包括1纳米AlO2N3和8nm的HfO2。金属涂层206形成在介电肤层204的外表面上，并可能在介电层204周围形成同心结构。此外，金属涂层206可填充在碳纳米管/介质皮肤组件之间的间隙。在一个示例性实施例中，金属涂层206的厚度为约5nm到50nm之间的范围内。金属涂层206可能是氮化钽（TaN）或氮化钛（TiN）。在替代实施例中，金属层206可包括任何合适的导电金属，如铜，铝等。未被碳纳米管202、介电肤层204和金属涂层206的隔离层108的剩余部分被填充以合适的导电材料208（如铜，铝等）。形成隔离层108后，介电肤层204电隔离碳纳米管202与金属涂层206。因此，该电容被该碳纳米管202、碳纳米管202上的金属涂层206、以及碳纳米管202和金属涂层206之间的介电肤层204限定为纳米级。因此，介电肤层204的表面积与电容相关。
图4-9示出了用于制造本发明的示例性的片上解耦电容器100的制造方法。图4示出了设置在层间介电材料的底介电层102a中形成的沟槽中的铜布线104a。在一个示例性实施例中，层间介电材料可被沉积在铜布线104a的顶表面上。也可以对底介电层102a进行化学机械抛光，以提供底介电层102a的光滑表面。也可以使用标准的光刻方法和反应性离子蚀刻，以露出铜布线104a的顶表面。
图5示出了图4中的底介电层102a和铜布线104a上形成的底电极106。可以由任何合适的导电金属形成底电极106，如铜或铝。在一个示例性实施例中，底电极106可使用原子层沉积（ALD）或化学气相沉积（CVD）进行沉积，并可能形成沟槽，该沟槽与在图4中形成的沟槽的形状相符。
图6示出了沉积在底电极106上的隔离层108。该隔离层108的沉积可分为数个阶段进行。如图2所示，在第一阶段中，一个或多个碳纳米管202沉积在底电极106上，从而附着在底电极106上。在第二阶段中，高k介电材料204沉积在碳纳米管202，以覆盖碳纳米管202和底电极106的表面。介电肤层204的厚度可以在从约5nm至约20nm的范围内。在一个示例性实施例中，介电肤层204可为约9nm的厚度，包括约1nm的AlO2N3以及约8nm的HfO2。高k介电材料204可使用原子层沉积或其他适合的沉积工艺进行沉积。在第三阶段中，金属涂层206被淀积以包围碳纳米管202和在其上形成介电肤层204，从而得到图3的示例性配置。金属涂层206可使用原子层沉积技术进行沉积，并且可以包括任何合适的导电金属，如铜、铝、氮化钽（TaN）等。金属涂层206可以是约5nm到50nm的厚度的TaN。如铜或铝的导电金属208，可被淀积以填充在隔离层108中。导电金属208可以是和金属涂层206相同的材料。在示范性实施例中，隔离层108的形状大致与底电极106一致，因此，可以保持通过底电极106设置的沟槽几何形状。
图7示出了沉积在隔离层108上的顶电极110和顶金属层112。可以使用原子层沉积或化学气相沉积法，或其它合适的方法用来沉积顶电极110。沉积顶电极110，以填充由底电极106和分离层108形成的沟槽。在一个示例性实施例中，顶电极110是金属涂层206相同的材料。因此，沉积顶电极110可出现在和沉积金属涂层206相同的步骤中。因此，顶电极110电耦合到隔离层108的金属涂层206，而底电极106电耦合到隔离层108中的碳纳米管202。顶电极110可以包括任何合适的导电金属，如铜铝、氮化钽、氮化钛等。顶金属层在完成顶电极沉积步骤之后在顶电极110上沉积。顶金属层112可以包括任何合适的导电金属，如铜铝、氮化钽、氮化钛等。
图8示出了解耦电容器的电容单元的蚀刻表面。蚀刻工艺去除了远离沟槽区的底电极106、分离层108、顶电极110和顶金属层112的部分。使用标准光刻方法和反应性离子蚀刻，露出底的介电层102a的顶表面以形成蚀刻表面。
图9示出了在图8中形成的电容单元的顶表面上沉积的层间介电材料的顶介电层102b。层间介电材料可被沉积在顶金属层112的顶表面上，以形成顶介电层102b。对所淀积的层间介电材料进行化学机械抛光，以提供顶介电层102b的光滑表面。使用标准的光刻方法和反应性离子蚀刻，露出顶金属层112的顶表面。顶介电层102b和底介电层102a一起形成图1中所示的层间介电材料层102。
图10示出了完整的片上解耦电容器。铜布线104b形成在图9中的沟槽中，以形成完整的解耦电容器。在一个示例性实施例中，铜布线104b可以由铜沉积和化学机械抛光形成。完整的电容器包括顶电极110、底电极106和分离层108。在隔离层中，通过金属涂层206、碳纳米管202和介电肤层204形成电容。因此，决定电容器的电容的面积与隔离层108中的介电肤层204的表面积相关。此电容面积大于未采用碳纳米管202的隔离层108提供的电容面积。因此，分离层108中的碳纳米管202的存在与在分离层108中没有碳纳米管时相比增加了电容器的电容。
图11示出了单一的解耦电容器，其包括多个沟槽。蚀刻层间介电材料层1115，以在铜布线1101上形成若干沟槽。使用图4-10中所示的方法，在铜布线1101上分别形成底电极1106、隔离层1108、顶部电极1110、顶金属层1112和顶铜布线1102。解耦电容1100的每个沟槽都增加了电容器的表面积，从而增加解耦电容器1110的电容。虽然本文所公开的示例性的解耦电容器（即，图1和图11中的电容器）形成在层间介电材料中，在替代实施例中，电容器可以被形成在其他合适的材料中，例如硅。
尽管对于解耦电容器使用术语“顶”和“底”描述解耦电容器的分层结构，但可以理解的是，这些术语仅用于说明目的，并且解耦电容器也可沿任何选择的方向定向。
这里使用的术语仅用于用于描述特定实施例，而不旨在限制本发明的范围。如本文所用，单数形式“一个”、“这个”、“该”也可包括复数形式，除非上下文清楚地另有指示。进一步地，术语“包括”和/或“包含”在本说明书中使用时，指定所述的特征、整数（integer）、步骤、操作、元件和/或组件的存在，但不排除存在或增加其它特征、整数、步骤、操作、元素成分和/或它们的组。
在下面的权利要求中，相应的结构、材料、方式和所有装置或步骤加功能元件的替换物，也可包括与特别要求保护的其他要求保护的元件结合而实施功能的任何结构、材料或作用。本发明的说明书仅以描述的目的描述了本发明，但并非旨在穷举或限制本发明到所公开的形式。在本技术领域的普通技术人员不脱离本发明的范围和精神的情况下，许多修改和变化是显而易见的。实施例的选择和描述是为了最好地解释本发明的原理和实际应用，并使其他在本技术领域的普通技术人员能够理解本发明的具有适合于预期的特定用途的各种修改的各种实施例。
流程图只是一个示例。在不脱离本发明核心的情况下，本图或其中所述的步骤（或操作）可能有多种变化。例如，步骤可以不同的顺序执行，或者步骤可以被添加、删除或修改。所有这些变化都是所要求保护的本发明的一部分。
虽然已经描述了本发明的优选实施例，但可以理解的是，对本领域技术人员来说，无论是现在还是将来，可能在权利要求的范围内进行各种改进和增强。这些权利要求应解释保持对首次描述的本发明的适当保护。
Claims (40)
1.一种片上解耦电容器，其包括：
耦合到第一电极的一个或多个碳纳米管；
形成在所述一个或多个碳纳米管上的介电肤层；以及
形成在所述介电肤层上的金属涂层，其中所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。
2.根据权利要求1所述的片上解耦电容器，其中，所述一个或多个碳纳米管被电耦合到所述电容器的所述第一电极，以及所述金属涂层被电耦合到所述电容器的第二电极。
3.根据权利要求2所述的片上解耦电容器，其中，所述第一电极被配置为形成至少一个沟槽，以及所述第二电极形成至少一个叉头，所述至少一个叉头被配置为延伸到所述第一电极的所述至少一个沟槽中。
4.根据权利要求1所述的片上解耦电容器，其中，所述电容器的电容与所述介电肤层的表面积直接成正比。
5.根据权利要求1所述的片上解耦电容器，其中，所述电容器的电容与所述碳纳米管的数量直接成正比。
6.根据权利要求1所述的片上解耦电容器，其中所述碳纳米管是富金属碳纳米管。
7.根据权利要求1所述的片上解耦电容器，其中，所述一个或多个碳纳米管被配置为在所述第一电极上形成网孔状结构，以及所述金属涂层被配置为填充所述网孔状结构中的所述一个或多个碳纳米管之间的间隙。
8.根据权利要求1所述的片上解耦电容器，其中所述介电肤层的厚度在约5纳米到10纳米之间。
9.一种集成芯片，其包括：
第一电极；
第二电极；以及
在所述第一电极和第二电极之间的隔离层，其中所述隔离层被配置为包括一个或多个碳纳米管，在所述一个或多个碳纳米管的表面上具有介电肤层。
10.根据权利要求9所述的集成芯片，还包括形成在所述介电肤层上的金属涂层，其中所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电绝缘。
11.根据权利要求10所述的集成芯片，其中，所述碳纳米管被配置为电耦合到所述第一电极，以及所述金属涂层被配置为电耦合到所述第二电极。
12.根据权利要求10所述的集成芯片，其中，所述一个或多个碳纳米管被配置为在第一电极上形成网状结构，以及所述金属涂层被配置为填充所述网孔状结构中的所述一个或多个碳纳米管之间的间隙。
13.根据权利要求9的集成芯片，其中，所述一个或多个碳纳米管和所述金属涂层之间的电容与所述介电肤层的表面积直接成正比。
14.根据权利要求9的集成芯片，其中，所述第一电极被配置为形成至少一个沟槽，以及所述第二电极被配置为形成至少一个叉头，所述至少一个叉头延伸到所述第一电极的所述至少一个沟槽中。
15.根据权利要求9的集成芯片，其中，所述碳纳米管是富金属碳纳米管。
16.一种片上解耦电容器，其包括：
第一电极，其被配置成形成多个沟槽；
第二电极，其被配置成形成多个叉头，其中所述第二电极的选择的叉头被配置为延伸到所述第一电极的选择的沟槽中；
第一电极和第二电极之间的隔离层，其中所述隔离层包括：
电耦合到所述第一电极的碳纳米管的网孔；
所述碳纳米管的所述网孔上形成的介电肤层；
在所述介电肤层上形成的金属涂层。
17.根据权利要求16的片上解耦电容器，其中，所述碳纳米管的所述网孔被配置为电耦合到所述第一电极，以及所述金属涂层被配置为电耦合到所述第二电极。
18.根据权利要求16的片上解耦电容器，其中，所述电容器的电容与所述介电肤层的表面积直接成正比。
19.根据权利要求16的片上解耦电容器，其中所述碳纳米管的所述网孔包括富金属碳纳米管。
20.根据权利要求16的片上解耦电容器，其中，底电极被配置为在多个位置处耦合到铜布线。
21.一种形成片上解耦电容器的方法，其包括：
在所述电容器的第一电极上设置一个或多个碳纳米管；
在所述一个或多个碳纳米管上形成介电肤层；
在所述介电肤层上形成金属涂层，其中所述介电肤层将所述一个或多个碳纳米管与所述金属涂层电隔离。
22.根据权利要求21的方法，还包括将所述一个或多个碳纳米管电耦合到所述电容器的所述第一电极，以及将所述金属涂层电耦合到所述电容器的第二电极。
23.根据权利要求21的方法，还包括在所述第一电极中形成至少一个沟槽，以及在所述第二电极上形成至少一个叉头，所述至少一个叉头延伸到所述第一电极的所述至少一个沟槽中。
24.根据权利要求21的方法，其中，所述电容器的电容与所述介电肤层的表面积直接成正比。
25.根据权利要求21所述的方法，其中，所述电容器的电容与碳纳米管的数量直接成正比。
26.根据权利要求21所述的方法，其中，所述一个或多个碳纳米管还包括富金属碳纳米管。
27.根据权利要求21的方法，还包括所述第一电极上由所述一个或多个碳纳米管形成网孔状结构，用所述金属涂层填充所述网孔状结构中的所述一个或多个碳纳米管之间的间隙。
28.根据权利要求21所述的方法，还包括使用原子层沉积在所述一个或多个碳纳米管上形成所述介电肤层。
29.一种形成集成芯片的方法，其包括：
形成第一电极；
形成第二电极；以及
在所述第一电极和所述第二电极之间形成隔离层，其中，所述隔离层包括一个或多个碳纳米管，在所述一个或多个碳纳米管的表面上具有介电肤层。
30.根据权利要求29所述的方法，还包括在所述介电肤层上形成金属涂层，其中所述介电肤层将所述碳纳米管与所述金属涂层电绝缘。
31.根据权利要求30的方法，还包括在所述第一电极上由所述一个或多个碳纳米管形成网孔状结构，以及使用所述金属涂层填充所述网孔状结构中的所述一个或多个碳纳米管之间的间隙。
32.根据权利要求30的方法，还包括将所述碳纳米管电耦合到所述第一电极，以及将所述金属涂层电耦合到所述第二电极。
33.根据权利要求29的方法，其中，所述一个或多个碳纳米管和所述金属涂层之间的电容与所述介电肤层的表面积直接成正比。
34.根据权利要求29的方法，还包括在所述第一电极中形成至少一个沟槽，以及在所述第二电极上形成至少一个叉头，所述叉头延伸到所述第一电极的所述至少一个沟槽中。
35.根据权利要求29所述的方法，其中，所述一个或多个碳纳米管为富金属碳纳米管。
36.一种形成片上解耦电容器的方法，其包括：
形成具有多个沟槽的第一电极；
形成具有多个叉头的第二电极，其中，所述第二电极的选择的叉头延伸到所述第一电极的选择的沟槽中；
在第一电极和第二电极之间形成隔离层，其中形成所述隔离层包括：
在所述第一电极上形成碳纳米管的网孔；
在所述碳纳米管的所述网孔上形成介电肤层；以及
在所述介电肤层上形成金属涂层。
37.根据权利要求36的方法，还包括将所述碳纳米管的所述网孔电耦合到所述第一电极，以及将所述金属涂层电耦合到所述第二电极。
38.根据权利要求36的方法，其中，所述电容器的电容与所述碳纳米管的所述介电肤层的表面积直接成正比。
39.根据权利要求36的方法，其中，所述碳纳米管的所述网孔包括富金属碳纳米管。
40.根据权利要求36的方法，还包括将底电极在多个位置处耦合到铜布线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/690,593 US8766345B2 (en) | 2012-11-30 | 2012-11-30 | Area-efficient capacitor using carbon nanotubes |
| US13/690,593 | 2012-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103855150A true CN103855150A (zh) | 2014-06-11 |
Family
ID=50824650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310594462.6A Pending CN103855150A (zh) | 2012-11-30 | 2013-11-21 | 片上解耦电容器、集成芯片及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8766345B2 (zh) |
| CN (1) | CN103855150A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534505A (zh) * | 2019-08-29 | 2019-12-03 | 华中科技大学 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859394B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
| CA2971589C (en) | 2014-12-18 | 2021-09-28 | Edico Genome Corporation | Chemically-sensitive field effect transistor |
| US9857328B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same |
| US9618474B2 (en) | 2014-12-18 | 2017-04-11 | Edico Genome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
| US10006910B2 (en) | 2014-12-18 | 2018-06-26 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
| US10020300B2 (en) | 2014-12-18 | 2018-07-10 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
| US9607943B2 (en) | 2015-06-11 | 2017-03-28 | International Business Machines Corporation | Capacitors |
| EP3459115A4 (en) | 2016-05-16 | 2020-04-08 | Agilome, Inc. | GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS |
| US11837534B2 (en) * | 2017-12-29 | 2023-12-05 | Intel Corporation | Substrate with variable height conductive and dielectric elements |
| KR20220056668A (ko) * | 2020-10-28 | 2022-05-06 | 삼성전자주식회사 | 집적 회로 반도체 소자 |
| KR20220070145A (ko) * | 2020-11-20 | 2022-05-30 | 삼성전자주식회사 | 반도체 패키지 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040131774A1 (en) * | 2002-09-20 | 2004-07-08 | Kellar Scot A. | Ultra-high capacitance device based on nanostructures |
| US20040188738A1 (en) * | 2002-03-06 | 2004-09-30 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US20040262637A1 (en) * | 2003-05-27 | 2004-12-30 | Infineon Technologies Ag | Memory device for storing electrical charge and method for fabricating the same |
| US20050064657A1 (en) * | 2002-03-28 | 2005-03-24 | Naoyuki Miyazawa | Interdigital capacitor and method for adjusting the same |
| US20050101099A1 (en) * | 2001-09-12 | 2005-05-12 | Kim Sarah E. | Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode |
| US20060214262A1 (en) * | 2005-03-24 | 2006-09-28 | Intel Corporation | Capacitor with carbon nanotubes |
| CN101097889A (zh) * | 2006-06-29 | 2008-01-02 | 海力士半导体有限公司 | 存储装置的电容器及其形成方法 |
| US20080239620A1 (en) * | 2007-03-30 | 2008-10-02 | Yongki Min | Carbon nanotube coated capacitor electrodes |
| CN101290835A (zh) * | 2007-04-16 | 2008-10-22 | 韩国科学技术研究院 | 一种超级电容器的电极及其制造方法 |
| CN101438360A (zh) * | 2004-11-24 | 2009-05-20 | 加利福尼亚大学董事会 | 具有碳纳米管电极的高功率密度超电容器 |
| US8405189B1 (en) * | 2010-02-08 | 2013-03-26 | Lockheed Martin Corporation | Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767537B2 (en) | 2007-10-17 | 2010-08-03 | International Business Machines Corporation | Simplified method of fabricating isolated and merged trench capacitors |
| US8222104B2 (en) | 2009-07-27 | 2012-07-17 | International Business Machines Corporation | Three dimensional integrated deep trench decoupling capacitors |
-
2012
- 2012-11-30 US US13/690,593 patent/US8766345B2/en not_active Expired - Fee Related
-
2013
- 2013-08-19 US US13/970,081 patent/US8765547B2/en not_active Expired - Fee Related
- 2013-11-21 CN CN201310594462.6A patent/CN103855150A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050101099A1 (en) * | 2001-09-12 | 2005-05-12 | Kim Sarah E. | Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode |
| US20040188738A1 (en) * | 2002-03-06 | 2004-09-30 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US20050064657A1 (en) * | 2002-03-28 | 2005-03-24 | Naoyuki Miyazawa | Interdigital capacitor and method for adjusting the same |
| US20050194628A1 (en) * | 2002-09-20 | 2005-09-08 | Kellar Scot A. | Capacitor with conducting nanostructure |
| US20040131774A1 (en) * | 2002-09-20 | 2004-07-08 | Kellar Scot A. | Ultra-high capacitance device based on nanostructures |
| US20040262637A1 (en) * | 2003-05-27 | 2004-12-30 | Infineon Technologies Ag | Memory device for storing electrical charge and method for fabricating the same |
| CN101438360A (zh) * | 2004-11-24 | 2009-05-20 | 加利福尼亚大学董事会 | 具有碳纳米管电极的高功率密度超电容器 |
| US20060214262A1 (en) * | 2005-03-24 | 2006-09-28 | Intel Corporation | Capacitor with carbon nanotubes |
| CN101097889A (zh) * | 2006-06-29 | 2008-01-02 | 海力士半导体有限公司 | 存储装置的电容器及其形成方法 |
| US20080239620A1 (en) * | 2007-03-30 | 2008-10-02 | Yongki Min | Carbon nanotube coated capacitor electrodes |
| US20100177475A1 (en) * | 2007-03-30 | 2010-07-15 | Yongki Min | Carbon nanotube coated capacitor electrodes |
| CN101290835A (zh) * | 2007-04-16 | 2008-10-22 | 韩国科学技术研究院 | 一种超级电容器的电极及其制造方法 |
| US8405189B1 (en) * | 2010-02-08 | 2013-03-26 | Lockheed Martin Corporation | Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534505A (zh) * | 2019-08-29 | 2019-12-03 | 华中科技大学 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8765547B2 (en) | 2014-07-01 |
| US8766345B2 (en) | 2014-07-01 |
| US20140151847A1 (en) | 2014-06-05 |
| US20140154858A1 (en) | 2014-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103855150A (zh) | 片上解耦电容器、集成芯片及其制造方法 | |
| CN104798152B (zh) | 利用多孔硅形成的能量储存设备 | |
| CN105706234B (zh) | 具有改进型电容器的结构 | |
| JP5743353B2 (ja) | 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、移動型電子デバイスおよびマイクロ電子デバイス | |
| JP6046282B2 (ja) | 金属絶縁体金属キャパシタ構造 | |
| CN103346141B (zh) | 内部集成有电容器的半导体器件 | |
| US9928966B2 (en) | Nanostructured electrolytic energy storage devices | |
| TWI287286B (en) | Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same | |
| CN109075164A (zh) | 3维电容器结构 | |
| CN102569250B (zh) | 高密度电容器及其电极引出方法 | |
| CN101573772A (zh) | Mim电容器 | |
| US9337188B2 (en) | Metal-insulator-metal capacitor structure | |
| US9728337B2 (en) | Method for producing a capacitor | |
| CN113661581A (zh) | 三维电容性结构及其制造方法 | |
| CN101783286B (zh) | 结构为金属-绝缘体-金属的电容器制造方法 | |
| US9142607B2 (en) | Metal-insulator-metal capacitor | |
| WO2009133510A1 (en) | Method of manufacturing a capacitor on a nanowire and integrated circuit having such a capacitor | |
| US9269761B2 (en) | Metal-insulator-metal capacitor | |
| CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| US20130285201A1 (en) | Mim capacitor formation method and structure | |
| CN104752606B (zh) | 电阻式存储器的形成方法 | |
| US11038011B2 (en) | Metal-insulator-metal capacitors including nanofibers | |
| US20230307185A1 (en) | Capacitor structure with via embedded in porous medium | |
| US20220399167A1 (en) | High-density capacitive device having well-defined insulating areas | |
| CN116601729A (zh) | 具有嵌入多孔介质中的通孔的电容器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140611 |
|
| RJ01 | Rejection of invention patent application after publication |