CN103531547A - 半导体封装件及其形成方法 - Google Patents

半导体封装件及其形成方法 Download PDF

Info

Publication number
CN103531547A
CN103531547A CN201310282434.0A CN201310282434A CN103531547A CN 103531547 A CN103531547 A CN 103531547A CN 201310282434 A CN201310282434 A CN 201310282434A CN 103531547 A CN103531547 A CN 103531547A
Authority
CN
China
Prior art keywords
semiconductor chip
packaging
base plate
semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310282434.0A
Other languages
English (en)
Other versions
CN103531547B (zh
Inventor
张爱妮
金泳龙
张在权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103531547A publication Critical patent/CN103531547A/zh
Application granted granted Critical
Publication of CN103531547B publication Critical patent/CN103531547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了半导体封装件及形成所述半导体封装件的方法。在所述半导体封装件和所述方法中，封装基板包括不与半导体芯片堆叠的孔。因此，可以在无空隙的情况下形成模制层。

Description

半导体封装件及其形成方法
本申请要求于2012年7月5日在韩国知识产权局提交的第10-2012-0073430号韩国专利申请的优先权，该申请通过引用全部包含于此。
技术领域
本发明构思涉及半导体封装件及其形成方法。
背景技术
芯片堆叠（COC）结构因其能够实现高性能、快速度和/或用于电子工业的电子元件的小尺寸而已经备受关注。COC结构具有堆叠在一个封装基板上的多个半导体芯片。在COC结构中，多个半导体芯片可以通过倒装芯片键合的方法安装在一个封装基板上。设置在具有COC结构的半导体封装件的半导体芯片之间的凸起之间可能存在空隙。
发明内容
本发明构思的实施例可以提供具有芯片堆叠（COC）结构并且在半导体芯片之间没有空隙的半导体封装件。
本发明构思的实施例还可以提供形成能够防止半导体芯片之间形成空隙并且能够简化形成工艺的半导体封装件的方法。
在一个方面，半导体封装件包括：封装基板，包括至少一个孔；第一半导体芯片，安装在封装基板上并且不与所述至少一个孔叠置；第二半导体芯片，通过倒装芯片键合的方法安装在第一半导体芯片上；以及模制层，位于封装基板上。模制层包括：第一模制部分，覆盖第二半导体芯片、第一半导体芯片和封装基板并填充第一半导体芯片和第二半导体芯片之间的空间；以及第二模制部分，通过所述至少一个孔连接到第一模制部分并且被设置成邻近于封装基板的底表面。
在一些实施例中，第一半导体芯片的结构可以与第二半导体芯片的结构相同；第一半导体芯片和第二半导体芯片可以关于设置在它们之间的凸起彼此基本对称。
在其它实施例中，第一半导体芯片可以通过引线键合的方法安装在封装基板上；第一半导体芯片可以包括与凸起接触的第一结合盘和与引线键合的第二结合盘；第二半导体芯片可以包括与凸起接触的第三结合盘和与引线和凸起电绝缘的第四结合盘。
在其它实施例中，可以向第一结合盘和第三结合盘传输相同的信号。
在其它实施例中，半导体封装件还可以包括：多个焊球，附着于封装基板的底表面。第二模制部分可以设置在焊球之间；第二模制部分可以具有线形状、网格形状和闭环形状中的至少一种。
在其它实施例中，从封装基板的底表面到第二模制部分的底表面的高度可以比从封装基板的底表面到焊球的底端的高度小。
在其它实施例中，半导体封装件还可以包括：第三半导体芯片，附着在第二半导体芯片上；以及第四半导体芯片，通过倒装芯片键合的方法安装在第三半导体芯片上。第一半导体芯片至第四半导体芯片可以具有相同的结构。
在其它实施例中，第一半导体芯片的结构可以与第二半导体芯片的结构不同；第一半导体芯片和第二半导体芯片中的至少一个可以包括通孔。
在其它实施例中，第二模制部分可以具有与封装基板的侧壁对齐的侧壁。
在其它实施例中，第二半导体芯片可以具有与第一半导体芯片的宽度相同或者比第一半导体芯片的宽度宽的宽度。
在其它实施例中，第二半导体芯片的侧壁可以与第一半导体芯片的侧壁对齐。
在其它实施例中，第一半导体芯片可以利用设置在第一半导体芯片与封装基板之间的粘附层附着于封装基板。
在其它实施例中，第二模制部分可以覆盖封装基板的底表面；第二模制部分的底表面可以从封装基板的底表面突起。
在其它实施例中，封装基板可以包括与封装基板的底表面中的所述至少一个孔叠置的凹进区域；第二模制部分可以设置在凹进区域中。在这种情况下，第二模制部分的底表面可以与封装基板的底表面基本共面。
在另一方面，形成半导体封装件的方法包括：在包括至少一个孔的封装基板上安装第一半导体芯片，第一半导体芯片不与所述至少一个孔叠置；在第一半导体芯片上通过倒装芯片键合的方法安装第二半导体芯片；以及在封装基板上形成模制层。模制层包括：第一模制部分，覆盖第一半导体芯片、第二半导体芯片和封装基板；第二模制部分，通过所述至少一个孔连接到第一模制部分并邻近于封装基板的底表面。
在一些实施例中，形成模制层的步骤可以包括：在下模与上模之间插入封装基板。可以在下模中形成至少一个凹进区域，至少一个凹进区域可以与所述至少一个孔叠置。
在其它实施例中，至少一个凹进区域可以具有线形状、网格形状和闭环形状中的至少一种。
在其它实施例中，所述方法还可以包括：切割第一模制部分和封装基板以使单元半导体封装件彼此分离；以及将焊球附着于封装基板的未被第二模制部分覆盖的底表面。
在其它实施例中，安装第一半导体芯片的步骤可以包括：将第一半导体芯片附着在封装基板上以暴露所述至少一个孔；以及利用引线将第一半导体芯片的结合盘连接到封装基板。
在其它实施例中，封装基板还可以包括邻近于封装基板的底表面并与所述至少一个孔叠置的至少一个凹进区域；形成模制层的步骤可以包括：在下模与上模之间插入封装基板；与所述至少一个孔叠置的下模的内底表面可以基本是平的。
在一些实施例中，提供了一种利用包括下模和上模的模形成半导体封装件的方法，所述方法包括：在下模和上模之间的凹区域中提供封装基板，封装基板具有安装在其上的第一半导体芯片和第二半导体芯片的堆叠件，封装基板包括通过其延伸的至少一个孔；通过封装基板的所述至少一个孔将树脂溶液供应到凹区域中以在封装基板上形成模制层，模制层覆盖第一和第二半导体芯片。另外，供应树脂溶液的步骤可以包括通过封装基板的所述至少一个孔排出空气。
附图说明
本发明构思鉴于附图和附带的具体实施方式将变得更加清楚。
图1A是示出根据本发明构思的第一实施例的封装基板的底表面的平面图；
图1B是示出根据本发明构思的第一实施例的翻转的封装基板的底表面的透视图；
图1C是示出根据本发明构思的第一实施例的封装基板的顶表面的平面图；
图2A和图2B是为解释根据本发明构思的第一实施例的半导体基板而分别沿图1A或图1C的线A-A'和线B-B'截取的剖视图；
图2C是图2A的部分‘P’的放大图；
图3A至图6A是示出形成具有图2A的横截面的半导体封装件的方法的剖视图；
图3B至图6B是示出形成具有图2B的横截面的半导体封装件的方法的剖视图；
图7示出了设置在模中的封装基板的平面图和用于形成模制层的树脂溶液的流动；
图8A和图8B是根据本发明构思的第一实施例的分别沿图7的线C-C'和线D-D'截取的剖视图；
图9A和图9B是为解释根据本发明构思的第二实施例的半导体封装件而分别沿图1A或图1C的线A-A'和线B-B'截取的剖视图；
图9C是示出根据本发明构思的第二实施例的翻转的封装基板的底表面的透视图；
图10A和图10B是根据本发明构思的第二实施例的沿图7的线C-C'和线D-D'截取的剖视图；
图11A和图11B是为解释根据本发明构思的第三实施例的半导体封装件而分别沿图1A或图1C的线A-A'和线B-B'截取的剖视图；
图12A至图12I是根据本发明构思的修改示例的封装基板的底表面的平面图；
图13A是示出图2A的修改示例的剖视图；
图13B是示出图2B的修改示例的剖视图；
图14示出了包括根据本发明构思的实施例的半导体封装件的封装模块的示例；
图15是示出包括根据本发明构思的实施例的半导体封装件的电子装置的示例的示意性框图；以及
图16是示出包括根据本发明构思的实施例的半导体封装件的存储系统的示例的示意性框图。
具体实施方式
现在，将在下文中参照附图更加充分地描述本发明构思，在附图中示出了本发明构思的示例性实施例。根据将参照附图更加详细描述的下面的示例性实施例，本发明构思的优点和特征以及使它们实现的方法将是清楚的。然而，应该注意的是，本发明构思不限于下面的示例性实施例，并且可以以各种形式进行实施。因此，提供示例性实施例仅为了公开本发明构思和让本领域技术人员了解本发明构思的范畴。在附图中，本发明构思的实施例不局限于这里提供的具体示例，并且为清晰起见，夸大了本发明构思的实施例。
这里使用的术语仅出于描述具体实施例的目的，并不意图限制本发明。除非上下文另外明确指出，否则如这里所使用的单数术语“一个”、“一种”和“该”也意图包括复数形式。如这里使用的，术语“和/或”包括一个或多个相关列出项的任意和所有组合。将理解的是，当元件被称为“连接”或“结合”到另一元件时，它可以直接连接或结合到其他元件，或者可以存在中间元件。
类似地，将理解的是，当诸如层、区域或基板的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者可以存在中间元件。相反，术语“直接”意味着没有中间元件。还将理解的是，术语“包含”和/或“包括”用在本说明书中时说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
另外，将利用作为本发明构思的理想示例性视图的剖视图来描述具体实施方式中的实施例。因此，可根据制造技术和/或允许误差来修改示例性视图的形状。因此，本发明构思的实施例不限于在示例性视图中示出的特定形状，而可包括可根据制造工艺产生的其他形状。附图中举例说明的区域具有一般特性，并用于示出元件的特定形状。因此，这不应该被解释为对本发明构思的范围的限制。
还将理解的是，尽管在这里可使用术语第一、第二、第三等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。因此，在不脱离本发明的教导的情况下，一些实施例中的第一元件可在其他实施例中被命名为第二元件。这里解释并示出的本发明构思的多方面的示例性实施例包括它们的补充相对物。在整个说明书中，相同的标号或相同的标记表示相同的元件。
另外，这里参照作为理想的示例性视图的剖视图和/或平面图来描述示例性实施例。因此，预计将出现例如由制造技术和/或公差引起的视图的形状的变化。从而，示例性实施例不应被解释为在此示出的区域的形状，而将包括例如由制造导致的形状的变形。例如，示出为矩形的蚀刻区域将通常具有圆形或曲线特征。因此，附图中示出的区域实质上是示意性的，它们的形状没有意图示出装置的区域的实际形状，并且没有意图限制示例实施例的范围。
[第一实施例]
图1A是示出根据本发明构思的第一实施例的封装基板的底表面的平面图。图1B是示出根据本发明构思的第一实施例的翻转的封装基板的底表面的透视图。图1C是示出根据本发明构思的第一实施例的封装基板的顶表面的平面图。图2A和图2B是为解释根据本发明构思的第一实施例的半导体封装件而分别沿图1A或图1C的线A-A'和线B-B'截取的剖视图。
参照图1A、图1B、图1C、图2A和图2B，根据第一实施例的半导体封装件包括封装基板1。封装基板1可以是由单层或多个层组成的印刷电路板。封装基板1包括彼此相对的顶表面1a和底表面1b。封装基板还包括贯穿封装基板1并从顶表面1a延伸到底表面1b的孔5。第一导电图案3a设置在封装基板1的顶表面1a上，第二导电图案3b设置在封装基板1的底表面1b上。第二导电图案3b可以是球形区（ball-land）。第一半导体芯片10安装在封装基板1的顶表面1a上。第一半导体芯片10可以利用第一半导体芯片10与顶表面1a之间的粘附层20附着到顶表面1a。第一半导体芯片10包括第一结合盘12a和第二结合盘12b。
图2C是图2A中用虚线标出的部分‘P’的放大图。
参照图2A、图2B和图2C，多个晶体管TR设置在半导体基板200上，多个晶体管TR在第一半导体芯片10内电连接到互连件215。晶体管TR可以包括非存储性或存储性栅电极，或者还可以包括诸如电容器的数据存储元件。中间绝缘层210覆盖互连件215和晶体管TR。互连件215中的最上部的互连件例如通过再分布互连件218电连接到第一结合盘12a和第二结合盘12b。再分布互连件218、第一结合盘12a和第二结合盘12b的部分可以被钝化层225覆盖。多个导电凸起25分别设置在第一结合盘12a上。
再次参照图1A、图1B、图1C、图2A和图2B，第一半导体芯片10可以通过引线键合方法连接到封装基板1。第一半导体芯片10的第二结合盘12b通过引线16连接到封装基板1的第一导电图案3a。第二结合盘12b可以是连接到外部装置的信号传输路径。第二半导体芯片30可以通过倒装芯片键合的方法安装在第一半导体芯片10上。在本实施例中，第二半导体芯片30的结构可以与第一半导体芯片10的结构相同。例如，第一半导体芯片10和第二半导体芯片30可以都是存储芯片。第二半导体芯片30可以包括第三结合盘32a和第四结合盘32b。多个第三结合盘32a可以分别与导电凸起25接触。第一半导体芯片10和第二半导体芯片30可以关于导电凸起25彼此基本对称。第四结合盘32b可以与导电凸起25和引线16电绝缘。第三结合盘32a的位置可以分别与第一结合盘12a的位置对应。相同的信号可以施加到被放置成彼此面对的第三结合盘32a和第一结合盘12a。换句话说，执行相同功能的第一结合盘12a和第三结合盘32a可以通过导电凸起25彼此连接。外部装置可以通过第一半导体芯片10访问第二半导体芯片30。由于第一半导体芯片10和第二半导体芯片30是相同类型的存储芯片，并且可以通过倒装芯片键合的方法彼此面对，因此可以使半导体封装件的存储容量增大两倍，并且可以提高半导体封装件的信号传输速度。封装结构可以非常适用于被转化成双数据速率4（DDR4）型的下一代存储产品。
由于第一半导体芯片10和第二半导体芯片30是相同的芯片，因此第一半导体芯片10和第二半导体芯片30可以具有相同的尺寸（例如，相同的宽度、相同的厚度和相同的面积）。因此，第一半导体芯片10和第二半导体芯片30的侧壁可以彼此对齐。第一半导体芯片10和第二半导体芯片30可以不与孔5叠置。模制层40可以设置在封装基板1的顶表面和底表面上。模制层40可以包括第一模制部分40a和第二模制部分40b。第一模制部分40a可以覆盖第一半导体芯片10、第二半导体芯片30和封装基板1的顶表面1a。第一模制部分40a延伸成填充设置在第一半导体芯片10与第二半导体芯片30之间的凸起25之间的空间。第二模制部分40b通过孔5连接到第一模制部分40a并覆盖封装基板1的底表面1b。第一模制部分40a和第二模制部分40b在没有界面的情况下可以彼此连接，从而构成单一体。第一模制部分40a和第二模制部分40b可以由相同的材料形成。模制层40可以包括树脂层和分散到树脂层中的多个填料颗粒。树脂层可以包括至少一种聚合物材料。填料颗粒可以包括诸如二氧化硅或氧化铝的材料。
在当前的第一实施例中，第二模制部分40b在平面图中可以具有跨过底表面1b的中心的线形状。第二模制部分40b的底表面从封装基板1的底表面1b突起。焊球27可以分别设置在第二导电图案3b上（参见图2A）。封装基板1的底表面1b与第二模制部分40b的底表面之间的距离可以比每个焊球27的高度小。换句话说，第二模制部分40b的底表面相对于封装基板1的底表面1b可以比焊球27的底端低。焊球27可以与第二模制部分40b分隔开。
在根据当前的第一实施例的结构中，第一半导体芯片10与第二半导体芯片30之间的空间可以仅填充有第一模部分40a而没有底部填充树脂层。此外，第一半导体芯片10与第二半导体芯片30之间不会形成空隙。因此，根据本实施例的半导体封装件不需要底部填充树脂层。因此，可以简化半导体封装件的形成工艺。
图3A至图6A是示出形成半导体封装件的方法的剖视图，图3A至图6A中示出的封装件具有图2A的横截面。图3B至图6B是示出形成具有图2B的横截面的半导体封装件的方法的剖视图。
参照图3A和图3B，准备封装基板1。封装基板1包括彼此相对的顶表面1a和底表面1b、设置在顶表面1a上的第一导电图案3a以及设置在底表面1b上的导电图案3b。孔5形成在包括顶表面1a、底表面1b、第一导电图案3a和第二导电图案3b的封装基板1中。孔5使顶表面1a与底表面1b连接。例如，在本公开的精神和范围内，可以利用激光或其它合适的方法形成孔5。孔5可以形成在其上安装有半导体芯片的区域的外部。例如，利用第一半导体芯片10与封装基板1的顶表面1a之间的粘附层20将第一半导体芯片10粘附于封装基板1的顶表面1a。粘附层20可以是双面胶或粘附剂。每个第一半导体芯片10包括第一结合盘12a和第二结合盘12b。第二结合盘12b可以设置成邻近于第一半导体芯片10的边缘。第一导电凸起14可以分别设置在第一结合盘12a上。当第一半导体芯片10粘附于顶表面1a时，结合盘12a和12b可以面向上。第二结合盘12b可以通过引线16连接到第一导电图案3a。可选择地，例如，第二结合盘12b可以通过其它合适的方法连接到第一导电图案3a。
参照图4A和图4B，第二半导体芯片30设置在每个第一半导体芯片10上。第二半导体芯片30包括第三结合盘32a和第四结合盘32b。第二凸起34分别设置在第三结合盘32b上。第二凸起34分别对应于第一凸起14。第二半导体芯片30可以具有与第一半导体芯片10相同的结构和尺寸。因此，第一结合盘12a可以具有与第三结合盘32a相同的结构，第二结合盘12b可以具有与第四结合盘32b相同的结构。第一凸起14可以与第二凸起34相同。第一凸起14和第二凸起34可以由诸如锡和/或引线的导电材料形成。
参照图5A和5B，向彼此接触的第一凸起14和第二凸起34施加热同时向其供应助熔剂。因此，第一凸起14和第二凸起34可以熔融并彼此结合，从而可以形成单个凸起25。虽然附图中没有示出，但是当第一凸起14和第二凸起34熔融并彼此结合时，可以使用另外的焊球或焊料颗粒。任何凸起或引线可以不连接到第四焊接盘32b。
参照图6A和图6B，执行成型工艺以形成模制层40a和40b。将更加详细地描述成型工艺。
图7示出了设置在模中的封装基板的平面图。图7示出了用于形成模制层的树脂溶液的流动。图8A和图8B是分别根据本发明构思的第一实施例的沿图7的线C-C'和线D-D'截取的剖视图。
参照图6A、图6B、图7、图8A和图8B，封装基板1设置在下模102和上模101之间。多个凹进区域R1可以形成在下模102中。每个凹进区域R1可以形成在下模102中。每个凹进区域R1可以与孔5叠置并限定第二模制部分40b的形状。限定第一模制部分40a的形状的凹区域105可以形成在上模101中。此外，树脂溶液供应进口103形成在上模101中。通过树脂溶液供应进口103将用于形成模制层的树脂溶液供应到凹区域105。如果从树脂溶液供应进口103开始供应树脂溶液，则通过与树脂溶液供应进口103相对的出口（未示出）将下模102和上模101之间的空气排出。如果从树脂溶液供应进口103开始供应树脂溶液，则树脂溶液可以沿示出树脂溶液的流动的参考标记F1、F2和F3按顺序流动。换句话说，树脂溶液在其中不存在障碍物的彼此邻近的第一半导体芯片10之间的空间中快速流动，树脂溶液在其中存在许多障碍物的第一半导体芯片10和第二半导体芯片30之间的空间缓慢流动。在邻近的第一半导体芯片10之间沿参考标记F1流动的树脂溶液可以进而沿箭头AR1流动，从而树脂溶液的流动可以变得与参考标记F2相同。如果孔5和凹进区域R1不存在，则首先到达的树脂溶液与缓慢流动的溶液之间的空气保留在模中，从而可能形成空隙。然而，根据本发明构思的一些实施例，可以通过孔5排出空气，从而防止了例如半导体芯片之间的空隙的形成。此外，通过孔5可以继续排出首先到达的树脂溶液，从而首先到达的树脂溶液不会阻碍缓慢流动的树脂溶液的流动。因此，能够大大减少空隙的形成。其后，树脂溶液可以在无空隙的情况下沿参考标记F3流动。因此，树脂溶液可以在无空隙的情况下完全填充凹区域105和凹进区域R1。随后，可以执行硬化工艺以将树脂溶液变成模制层40a和40b。然后可以去除模101和102。因此，模制层40可以覆盖第一半导体芯片10、第二半导体芯片30和封装基板1的顶表面1a。并且模制层40可以形成为同时包括第一模制部分40a、第二模制部分40b。第一模制部分40a填充第一半导体芯片10和第二半导体芯片30之间的空间。第二模制部分40b可以连接到第一模制部分40a并可以覆盖封装基板1的部分底表面1b。
参照图6A和图6B，可以执行分离工艺以切割第一模制部分40a、封装基板1和第二模制部分40b，使得单元半导体封装件彼此分离。随后，再次参照图2A和图2B，焊球27可以分别附着（或熔融且结合）于第二导电图案3b。在其它实施例中，在分离工艺之前可以执行焊球粘附工艺。
[第二实施例]
图9A和图9B是为解释根据本发明构思的第二实施例的半导体封装件而分别沿图1A或图1C的线A-A'和线B-B'截取的剖视图。图9C是示出根据本发明构思的第二实施例的翻转的封装基板的底表面的透视图。
参照图9A、图9B和图9C，根据本实施例的封装基板1包括邻近于底表面1b并与孔5叠置的凹进区域R2。凹进区域R2可以具有在焊球27之间延伸的线形状。凹进区域R2可以形成在设置在封装基板1的底表面上的阻焊层上。可选择地，凹进区域R2可以形成在阻焊层中和阻焊层下方的绝缘基板中。第二模制部分40b可以设置在凹进区域R2和孔5中。第二模制部分40b的底表面可以与封装基板1的底表面1b基本共面。由于第二模制部分40b设置在凹进区域R2中并且第二模制部分40b的底表面与封装基板1的底表面基本共面，因此，第二模制部分40b不会覆盖或阻挡用作球形区的导电图案3b。因此，能够减小结合焊球27的工艺的差错率。
根据本实施例的半导体封装件的另一实施例的其它元件可以与第一实施例的相对应的元件相同/相似。
接下来，将参照图10A和图10B来描述形成图9A、图9B和图9C的半导体封装件的方法。
图10A和图10B是根据本发明构思的第二实施例的分别沿线C-C'和线D-D'截取的剖视图。
参照图10A和图10B，可以在包括如第一实施例中描述的凹进区域R2和孔5的封装基板1上安装第一半导体芯片10和第二半导体芯片30。随后，将封装基板1设置在上模101与下模102之间。下模102的内底表面可以基本是平的。换言之，在没有图8A的凹进区域R1的情况下，与孔5叠置的下模102的内底表面可以基本是平的。下模102的内底表面与封装基板1的底表面1b接触。接下来，如第一实施例中所描述的，可以执行成型工艺，使得用于形成模制层的树脂溶液可以填充凹区域105并可以通过孔5在无空隙的情况下填充封装基板1的凹进区域R2。随后，可以执行硬化工艺、分离工艺和焊球粘附工艺，以形成图9A、图9B和图9C的半导体封装件。
[第三实施例]
图11A和图11B是为解释根据本发明构思的第三实施例的半导体封装件而分别沿图1A或图1C的线A-A'和线B-B'截取的剖视图。
参照图11A和图11B，第一实施例的堆叠的第一半导体芯片10和第二半导体芯片30可以组成堆叠结构。两个堆叠结构可以堆叠成根据本第三实施例的半导体封装件。换句话说，第二半导体芯片30可以例如通过倒装芯片键合的方法安装在第一半导体芯片10上。另外的第一半导体芯片10可以利用粘附层20结合在第二半导体芯片30上。另外的第二半导体芯片30可以例如倒装芯片键合的方法安装在所述另外的第一半导体芯片10上。所有的第一半导体芯片10可以通过引线键合的方法安装在封装基板1上。半导体封装件中的第一半导体芯片10和第二半导体芯片30可以是相同类型的芯片，例如，存储芯片。根据本第三实施例的半导体封装件的结构可以应用于能够使存储容量增加四倍并能够提高运行速度的下一代产品。根据本第三实施例的半导体封装件的其它元件可以与第一实施例的相对应的元件相同/相似。
图12A至图12I是根据本发明构思的修改示例的封装基板的底表面的平面图。
参照图12A，两个孔5可以在封装基板1中设置成邻近于半导体芯片10和30的侧壁中的一个。在其它实施例中，如图12B中所示，两个孔5可以均分别设置成邻近于半导体芯片10或半导体芯片30的侧壁中的相对应的一个。在其它实施例中，如图12C中所示，一个孔5可以设置成邻近于与邻近于第一实施例的孔5的半导体芯片10或30的侧壁相对的半导体芯片10或30的侧壁。具有线形状的第二模制部分40b可以设置在图12A至13C中的封装基板1的底表面上。
参照图12D，第二模制部分40b可以包括彼此平行且彼此间隔开的线部分。第二模制部分40b的三个线部分中的一个线部分在如第一实施例中描述的封装基板1的底表面的中心上方延伸，其它两个线部分可以分别设置在封装基板1的底表面的两个边缘区域上。孔5分别与第二模制部分40b的线部分叠置。与第二模制部分40b的设置在封装基板1的底表面的中心上的线部分叠置的孔5可以与第一实施例中的孔5在相同的位置处，与第二模制部分40b的设置在封装基板1的底表面的两个边缘区域上的孔5可以设置成分别邻近于封装基板1的与第一实施例的孔5的位置相对的角。
参照图12E，第二模制部分40b包括如图12D中示出的三个线部分。然而，孔5可以设置在距离封装基板1的一个侧壁基本相等的距离处。
参照图12F，第二模制部分40b可以包括彼此平行的多于三个（例如，9个）的线部分。第二模制部分40b的9个线部分可以设置在焊球27之间并且被设置成彼此间隔开。第二模制部分40b的9个线部分分别与孔5叠置。孔5可以设置在距离封装基板1的一个侧壁基本相等的距离处。
参照图12G，第二模制部分40b可以具有使焊球27彼此分离的网格形状。在该情况下，由于第二模制部分40b可以包围每个焊球27，因此能够充分地减小可能因在用于将封装基板1安装在母板上的回流焊接工艺中焊球27的熔化引起的焊球27之间的短路。
参照图12H，第二模制部分40b可以具有闭环形状。
参照图12I，除了设置在另一闭环形状中的在图12H中示出的闭环形状以外，第二模制部分40b还可以具有沿封装基板1的边缘设置的另一闭环形状。
参照图12A至图12H描述的第二模制部分40b可以设置在如第一实施例中描述的封装基板1的底表面上，或者可以设置在如第二实施例中描述的封装基板1的凹进区域R2中。
图13A是示出图2A的修改示例的剖视图。
参照图13A，第一半导体芯片10的结构可以与根据当前修改示例的半导体封装件中的第二半导体封装芯片30的结构不同。第二半导体芯片30的尺寸可以比第一半导体芯片10的尺寸大。此外，第三半导体芯片50可以设置在第一半导体芯片10与第二半导体芯片30之间。第三半导体芯片50和第二半导体芯片30可以通过例如倒装芯片键合的方法安装在第一半导体芯片10上。第三半导体芯片50可以包括通孔52。通孔52贯穿第三半导体芯片50。第一模制部分40a在无空隙的情况下填充半导体芯片10、30和50之间的空间。根据当前修改示例的半导体封装件的其它元件可以与第一实施例的相对应的元件相同/相似。
图13B是示出图2B的修改示例的剖视图。
参照图13B，封装基板1在根据当前修改示例的半导体封装件中可以包括第一孔5a和第二孔5b。第一半导体芯片10可以通过凸起25例如通过倒装芯片键合的方法安装在封装基板1上。第二半导体芯片30可以例如通过倒装芯片键合的方法安装在第一半导体芯片10上。第一半导体芯片10的结构可以与第二半导体芯片10的结构不同。第一半导体芯片10可以包括贯穿第一半导体芯片10的通孔52。第一孔5a可以不与半导体芯片10和30叠置，但是第二孔5b与半导体芯片10和30叠置。第二模制部分40b填充孔5a和5b，并且通过孔5a和5b连接到第一模制部分40a。第一模制部分40a在空隙的情况下填充封装基板1与第一半导体芯片10之间的空间和第一半导体芯片10与第二半导体芯片30之间的空间。第一孔5a可以用来在无空隙的情况下形成位于第一半导体芯片10与第二半导体芯片30之间的第一模制部分40a。第二孔5b可以用来在无空隙的情况下形成位于第一半导体芯片10与封装基板1之间的第一模制部分40a。根据当前修改示例的半导体封装件的其它元件可以与第一实施例的相对应的元件相同/相似。
在本发明构思的实施例中，多个半导体芯片10和30堆叠在封装基板1上。半导体芯片10和30的尺寸可以彼此相等，或者上半导体芯片30的尺寸可以比下半导体芯片10的尺寸大。在这种情况下，可能难于利用底部填充树脂层来填充半导体芯片10与半导体芯片30之间的空间。因此，如果孔5不存在，则当模制层40a形成在半导体芯片10与半导体芯片30之间时，凸起之间可能因模制层40a的树脂溶液的流动速度的差异而形成空隙。如果凸起之间存在空隙，则在用于将封装基板1安装在母板上的回流焊接工艺中凸起可能熔融然后进而彼此接触。此外，空隙中可能聚集湿气，从而在高温过程中湿气可能使空隙爆裂。然而，根据本发明构思的实施例，孔5存在封装基板1中，从而模制层40a可以在无空隙的情况下形成在半导体芯片10和半导体芯片30之间。
上面描述的半导体封装技术可以应用于各种类型的半导体装置和包括该半导体装置的封装模块。
图14示出了包括根据本发明构思的实施例的半导体封装件的封装模块的示例。参照图14，封装模块1200可以包括通过四侧扁平封装（QFP）包封的半导体集成电路芯片1220和半导体集成电路芯片1230。应用根据本发明构思的半导体封装技术的半导体装置1220和1230安装在基板1210上以形成封装模块1200。封装模块1200可以通过设置在基板1210的侧面上的外部连接端子1240连接到外部电子装置。
上面描述的半导体封装技术可以应用于电子系统。图15是示出包括根据本发明构思的实施例的半导体封装件的电子装置的示例的示意性框图。参照图15，电子系统1300可以包括控制器1310、输入/输出（I/O）单元1320和存储装置1330。控制器1310、I/O单元1320和存储装置1330可以通过数据总线1350彼此通信。数据总线1350可以对应于通过其传输电信号的路径。例如，控制器1310可以包括微处理器、数字信号处理器、微控制器或其它逻辑装置中的至少一个。其它逻辑装置可以具有与微处理器、数字信号处理器和微控制器中的任何一个相似的功能。控制器1310和/或存储装置1330可以包括根据本发明构思的实施例的半导体封装件中的至少一种。I/O单元1320可以包括按键、键盘和/或显示单元。存储装置1330存储逻辑数据。存储装置1330可以存储通过控制器1310执行的数据和/或命令。存储装置1330可以包括易失性存储装置和/或非易失性存储装置。存储装置1330可以由快闪存储装置形成。例如，根据本发明构思的半导体封装件可以应用于诸如移动装置和/或台式计算机的信息处理系统。存储装置1330可以由固态盘（SSD）组成。在这种情况下，电子系统1300可以在存储装置1330中稳定地存储大量数据。电子系统1300可以包括可以将电子数据传输到通信网络或者可以接收来自通信网络的电子数据的接口单元1340。接口单元1340可以包括天线、无线收发器或电缆收发器。虽然附图中未示出，但是电子系统1300中还可以设置应用芯片组和/或相机图像处理器（CIS）、输入/输出单元。
电子系统1300可以实现执行各种功能的移动系统、个人计算机、工业用计算机或逻辑系统。例如，移动系统可以是个人数字助理（PDA）、便携式计算机、上网本、无线电话、移动电话、膝上型计算机、数码音乐播放器、存储卡和信息传输/接收系统。如果电子系统1300执行无线通信，则电子系统1300可以用在诸如CDMA、GSM、NADC、E-TDMA、WCDAM和/或CDMA2000的通信接口协议中。
应用本发明构思的技术的半导体封装件可以应用于存储卡。图16是示出包括根据本发明构思的实施例的半导体封装件的存储系统的示例的示意性框图。参照图16，存储卡1400可以包括非易失性存储装置1410和存储控制器1420。非易失性存储装置1410和存储控制器可以存储数据和/或读取存储的数据。非易失性存储装置1410可以包括应用根据前述实施例的半导体封装技术的非易失性存储装置中的至少一种。存储控制器1420可以响应于主机1430的读取/写入请求来读取非易失性存储装置1410中存储的数据或在非易失性存储装置1410中存储数据。
在根据本发明构思的实施例的半导体封装件中，模制层在无空隙的情况下填充半导体芯片之间的空间。因此，可以提高半导体封装件的稳定性。此外，根据一些实施例的半导体封装件包括彼此结合的相同类型的存储芯片，从而半导体封装件的存储容量可以增加，并且可以提高半导体封装件的信号传输速度。因此，半导体封装件可以应用于下一代存储装置。
在根据本发明构思的实施例的形成半导体封装件的方法中，可以使用包括孔的封装基板。如上所述，孔不与半导体芯片叠置。孔在形成模制层的过程中用作通气孔。此外，用于模制层的树脂溶液的流动通过孔保持沿向前方向。因此，半导体芯片之间的空间可以通过孔填充有模制层而没有空隙。因此，防止了凸起的短路并且可以防止因空隙中的湿气引起的问题，从而可以实现具有提高的稳定性的半导体封装件，并且可以提高产品产率。此外，不需要形成底部填充树脂层的工艺，从而可以简化用于形成半导体封装件的工艺。
尽管已经参照示例实施例描述了本发明构思，但是本领域技术人员将清楚的是，在不脱离本发明构思的精神和范围的情况下，可以做出各种改变和修改。因此，应该理解的是，上述实施例不是限制性的，而是示例性的。因此，本发明构思的范围由权利要求及其等同物的最宽的可允许的解释来确定，并且不应受前面的描述的限定或限制。

Claims (31)

1.一种半导体封装件，所述半导体封装件包括：
封装基板，包括至少一个孔；
第一半导体芯片，安装在封装基板上并且不与所述至少一个孔叠置；
第二半导体芯片，通过倒装芯片键合的方法安装在第一半导体芯片上；以及
模制层，位于封装基板上，其中，模制层包括：第一模制部分，覆盖第二半导体芯片、第一半导体芯片和封装基板并填充第一半导体芯片和第二半导体芯片之间的空间；以及第二模制部分，通过所述至少一个孔连接到第一模制部分并且被设置成邻近于封装基板的底表面。
2.如权利要求1所述的半导体封装件，其中，第一半导体芯片具有与第二半导体芯片的结构基本相同的结构；其中，第一半导体芯片和第二半导体芯片关于设置在第一半导体芯片与第二半导体芯片之间的凸起彼此基本对称。
3.如权利要求2所述的半导体封装件，其中，第一半导体芯片通过键合引线与封装基板连接；
其中，第一半导体芯片包括与凸起接触的第一结合盘和与键合引线结合的第二结合盘；以及
其中，第二半导体芯片包括与凸起接触的第三结合盘和与引线和凸起电绝缘的第四结合盘。
4.如权利要求3所述的半导体封装件，其中，相同的信号被构造成被传输到第一结合盘和第三结合盘。
5.如权利要求1所述的半导体封装件，所述半导体封装件还包括：
多个焊球，附着于封装基板的底表面，
其中，第二模制部分设置在焊球之间；并且
其中，第二模制部分具有线形状、网格形状和闭环形状中的至少一种。
6.如权利要求5所述的半导体封装件，其中，从封装基板的底表面到第二模制部分的底表面的距离比从封装基板的底表面到焊球的底端的高度小。
7.如权利要求1所述的半导体封装件，所述半导体封装件还包括：
第三半导体芯片，附着于第二半导体芯片上；以及
第四半导体芯片，通过倒装芯片键合的方法安装在第三半导体芯片上，
其中，第一半导体芯片至第四半导体芯片基本具有相同的结构。
8.如权利要求1所述的半导体封装件，其中，第一半导体芯件具有与第二半导体芯片的结构不同的结构；以及
其中，第一半导体芯片和第二半导体芯片中的至少一个包括通孔。
9.如权利要求1所述的半导体封装件，其中，第二模制部分具有与封装基板的侧壁对齐的侧壁。
10.如权利要求1所述的半导体封装件，其中，第二半导体芯片具有与第一半导体芯片的宽度相同或者比第一半导体芯片的宽度宽的宽度。
11.如权利要求1所述的半导体封装件，其中，第二半导体芯片的侧壁与第一半导体芯片的侧壁对齐。
12.如权利要求1所述的半导体封装件，其中，第一半导体芯片利用设置在第一半导体芯片与封装基板之间的粘附层附着于封装基板。
13.如权利要求1所述的半导体封装件，其中，第二模制部分覆盖封装基板的底表面；
其中，第二模制部分的底表面从封装基板的底表面突起。
14.如权利要求1所述的半导体封装件，其中，封装基板包括与封装基板的底表面中的至少一个孔叠置的凹进区域；
其中，第二模制部分设置在凹进区域中。
15.如权利要求14所述的半导体封装件，其中，第二模制部分的底表面与封装基板的底表面基本共面。
16.一种形成半导体封装件的方法，所述方法包括：
在包括至少一个孔的封装基板上安装第一半导体芯片，第一半导体芯片不与至少一个孔叠置；
在第一半导体芯片上通过倒装芯片键合的方法安装第二半导体芯片；以及
在封装基板上形成模制层，其中，模制层包括：第一模制部分，覆盖第一半导体芯片、第二半导体芯片和封装基板；以及第二模制部分，通过所述至少一个孔连接到第一模制部分，第二模制部分邻近于封装基板的底表面。
17.如权利要求16所述的方法，其中，形成模制层的步骤包括：
在下模和上模之间插入封装基板，其中，至少一个凹进区域形成在下模中，并且，所述至少一个凹进区域与所述至少一个孔叠置。
18.如权利要求17所述的方法，其中，所述至少一个凹进区域具有线形状、网格形状和闭环形状中的至少一种。
19.如权利要求16所述的方法，所述方法还包括：切割第一模制部分和封装基板以将封装基板单元分成单元半导体封装件；以及
将焊球附着于第二模部分没有覆盖的封装基板的底表面。
20.如权利要求16所述的方法，其中，安装第一半导体芯片的步骤包括：
将第一半导体芯片附着在封装基板上以暴露所述至少一个孔；以及
利用引线将第一半导体芯片的结合盘连接到封装基板。
21.如权利要求16所述的方法，其中，封装基板还包括邻近于封装基板的底表面并与所述至少一个孔叠置的至少一个凹进区域；
其中，形成模制层的步骤包括：在下模与上模之间插入封装基板；以及
其中，与所述至少一个孔叠置的下模的内底表面基本是平的。
22.一种利用模形成半导体封装件的方法，所述模包括下模和上模，至少一个凹进区域限定在下模中，所述方法包括：
在包括穿过封装基板延伸的至少一个孔的封装基板上安装第一半导体芯片，第一半导体芯片不与所述至少一个孔叠置；
在第一半导体芯片上安装第二半导体芯片；
在下模与上模之间插入具有第一半导体芯片和第二半导体芯片的封装基板；以及
在下模与上模之间供应树脂溶液以在封装基板上形成模制层，模制层覆盖第一半导体芯片和第二半导体芯片，
其中，下模的所述至少一个凹进区域与所述至少一个孔叠置。
23.如权利要求22所述的方法，其中，模制层包括：
第一模制部分，覆盖第一半导体芯片、第二半导体芯片和封装基板；以及
第二模制部分，通过所述至少一个孔连接到第一模制部分，第二模制部分邻近于封装基板的底表面。
24.一种半导体封装件，所述半导体封装件包括：
封装基板，包括穿过封装基板延伸的至少一个孔；
第一半导体芯片，安装在封装基板上；
第二半导体芯片，安装在第一半导体芯片上；以及
模制层，覆盖第一半导体芯片和第二半导体芯片，
其中，模制层覆盖第二半导体芯片、第一半导体芯片和封装基板，模制层具有通过所述至少一个孔延伸的部分和被设置成邻近于封装基板的底表面并连接到所述部分的另一部分。
25.如权利要求24所述的半导体封装件，其中，模制层填充第一半导体芯片和第二半导体芯片之间的空间。
26.如权利要求24所述的半导体封装件，其中，半导体芯片不与所述至少一个孔叠置。
27.如权利要求25所述的半导体封装件，其中，模制层基本不具有空隙。
28.如权利要求25所述的半导体封装件，其中，封装基板包括邻近于封装基板的底表面并与所述至少一个孔叠置的凹进区域。
29.一种利用包括下模和上模的模形成半导体封装件的方法，所述方法包括：
在下模和上模之间的凹区域中提供封装基板，封装基板具有安装在封装基板上的第一半导体芯片和第二半导体芯片的堆叠件，封装基板包括通过封装基板延伸的至少一个孔；以及
通过封装基板的所述至少一个孔将树脂溶液供应到凹区域中以在封装基板上形成模制层，模制层覆盖第一半导体芯片和第二半导体芯片。
30.如权利要求29所述的方法，其中，第一半导体芯片不与所述至少一个孔叠置。
31.如权利要求29所述的方法，其中，供应树脂溶液的步骤包括通过封装基板的所述至少一个孔排出空气。
CN201310282434.0A 2012-07-05 2013-07-05 半导体封装件及其形成方法 Active CN103531547B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0073430 2012-07-05
KR1020120073430A KR101963883B1 (ko) 2012-07-05 2012-07-05 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN103531547A true CN103531547A (zh) 2014-01-22
CN103531547B CN103531547B (zh) 2018-02-02

Family

ID=49877906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310282434.0A Active CN103531547B (zh) 2012-07-05 2013-07-05 半导体封装件及其形成方法

Country Status (3)

Country Link
US (1) US9373574B2 (zh)
KR (1) KR101963883B1 (zh)
CN (1) CN103531547B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328605A (zh) * 2015-06-30 2017-01-11 三星电子株式会社 半导体封装件
CN111276457A (zh) * 2018-12-04 2020-06-12 南亚科技股份有限公司 双晶片存储器封装
CN117650104A (zh) * 2024-01-29 2024-03-05 江苏中科智芯集成科技有限公司 芯片封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6515047B2 (ja) * 2016-03-11 2019-05-15 東芝メモリ株式会社 半導体装置及びその製造方法
KR20210006115A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
CN113284856B (zh) * 2020-02-19 2022-03-18 长鑫存储技术有限公司 封装结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841192A (en) * 1994-07-21 1998-11-24 Sgs-Thomson Microelectronics S.A. Injection molded ball grid array casing
US20080160678A1 (en) * 2004-05-12 2008-07-03 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package
US20090134504A1 (en) * 2007-11-28 2009-05-28 Walton Advanced Engineering, Inc. Semiconductor package and packaging method for balancing top and bottom mold flows from window

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030696A (ko) 1995-11-08 1997-06-26 김광호 록킹 홀이 형성된 인쇄회로기판을 구비한 플라스틱 볼 그리드 어레이 패키지
KR19980083359A (ko) 1997-05-13 1998-12-05 황인길 반도체패키지
KR100673379B1 (ko) 1999-12-22 2007-01-23 삼성전자주식회사 적층 패키지와 그 제조 방법
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
KR100690247B1 (ko) 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
KR20070105613A (ko) 2006-04-27 2007-10-31 삼성전자주식회사 반도체 소자의 플립 칩 본딩 구조
US7435675B2 (en) * 2006-06-30 2008-10-14 Intel Corporation Method of providing a pre-patterned high-k dielectric film
KR20080065795A (ko) 2007-01-10 2008-07-15 엘지이노텍 주식회사 반도체 칩과 기판의 접합 방법 및 그 구조
KR100930095B1 (ko) 2007-06-01 2009-12-07 삼성전자주식회사 에어 벤트를 포함한 인쇄회로기판 및 에어 벤트를 포함한인쇄회로기판을 사용한 패키지
KR101046251B1 (ko) 2009-05-19 2011-07-04 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR20110092045A (ko) 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
TW201207961A (en) 2010-08-04 2012-02-16 Global Unichip Corp Semiconductor package device using underfill material and packaging method thereof
KR101810940B1 (ko) * 2011-10-26 2017-12-21 삼성전자주식회사 관통 개구부가 형성된 반도체 칩을 포함하는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841192A (en) * 1994-07-21 1998-11-24 Sgs-Thomson Microelectronics S.A. Injection molded ball grid array casing
US20080160678A1 (en) * 2004-05-12 2008-07-03 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package
US20090134504A1 (en) * 2007-11-28 2009-05-28 Walton Advanced Engineering, Inc. Semiconductor package and packaging method for balancing top and bottom mold flows from window

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328605A (zh) * 2015-06-30 2017-01-11 三星电子株式会社 半导体封装件
CN106328605B (zh) * 2015-06-30 2019-01-18 三星电子株式会社 半导体封装件
CN111276457A (zh) * 2018-12-04 2020-06-12 南亚科技股份有限公司 双晶片存储器封装
CN117650104A (zh) * 2024-01-29 2024-03-05 江苏中科智芯集成科技有限公司 芯片封装结构

Also Published As

Publication number Publication date
KR101963883B1 (ko) 2019-04-01
US20140008797A1 (en) 2014-01-09
KR20140008551A (ko) 2014-01-22
US9373574B2 (en) 2016-06-21
CN103531547B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
US8399992B2 (en) Package-on-package type semiconductor package
US8030135B2 (en) Methods for a multiple die integrated circuit package
US7514297B2 (en) Methods for a multiple die integrated circuit package
KR101623880B1 (ko) 반도체 패키지
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
CN108022923B (zh) 半导体封装
US20130277831A1 (en) Semiconductor package and method of fabricating the same
US8981543B2 (en) Semiconductor package and method of forming the same
CN103531547A (zh) 半导体封装件及其形成方法
JP2001077301A (ja) 半導体パッケージ及びその製造方法
US8193637B2 (en) Semiconductor package and multi-chip package using the same
US20130114323A1 (en) Semiconductor device and data storage apparatus
US9252095B2 (en) Semiconductor package and method of fabricating the same
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
US20170069564A1 (en) Semiconductor package and method of manufacturing the same
KR20150021786A (ko) 반도체 패키지
JP2012089847A (ja) 半導体パッケージ及びその製造方法
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
KR102235489B1 (ko) 인쇄 회로 기판 및 이를 이용한 반도체 패키지
CN107958889A (zh) 半导体装置
KR102571267B1 (ko) 부분 중첩 반도체 다이 스택 패키지
US8390128B2 (en) Semiconductor package and stack semiconductor package having the same
US20200035649A1 (en) Semiconductor package
US20140124910A1 (en) Semiconductor package and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant