CN103222353A - 组装后平面化的微电子元件 - Google Patents

组装后平面化的微电子元件 Download PDF

Info

Publication number
CN103222353A
CN103222353A CN2010800691902A CN201080069190A CN103222353A CN 103222353 A CN103222353 A CN 103222353A CN 2010800691902 A CN2010800691902 A CN 2010800691902A CN 201080069190 A CN201080069190 A CN 201080069190A CN 103222353 A CN103222353 A CN 103222353A
Authority
CN
China
Prior art keywords
carrier structure
microelectronic
microelectronic unit
terminal
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800691902A
Other languages
English (en)
Other versions
CN103222353B (zh
Inventor
瓦格·奥甘赛安
贝勒卡西姆·哈巴
克雷格·米切尔
伊利亚斯·默罕默德
皮尤什·萨瓦利亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Priority to CN201610574542.9A priority Critical patent/CN106024721A/zh
Publication of CN103222353A publication Critical patent/CN103222353A/zh
Application granted granted Critical
Publication of CN103222353B publication Critical patent/CN103222353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Abstract

微电子单元包括具有正面、远离正面的背面、及具有在正面的开口及位于载体结构正面下方的内表面的凹陷的载体结构。微电子单元可包括具有邻近内表面的底面、远离底面的顶面、及在顶面上的复数个触点的微电子元件。微电子元件可包括与微电子元件的触点电连接的端子。微电子单元可包括介电区域，至少与微电子元件的顶面接触。介电区域可具有平坦表面，与载体结构的正面共面，或高于载体结构的正面。端子可暴露在介电区域的表面，以与外部元件互连。

Description

组装后平面化的微电子元件
相关申请的交叉引用 
本申请要求专利申请号为12/842587、申请日为2010年7月23日的美国专利申请之利益，其公开的内容通过援引加入本文。
背景技术
本发明涉及微电子器件的封装，尤其是半导体器件的封装。本发明还涉及堆叠微电子封装及制造这种封装的方法，该堆叠微电子封装包括在晶圆级制造的堆叠微电子封装。 
微电子元件通常包括如硅或砷化镓等半导体材料的薄板，一般称为裸片或半导体芯片。半导体芯片一般设置为单独的、封装的单元。有源电路制备在半导体芯片的第一面（如正面）。为便于与有源电路的电连接，在芯片的同一面设置有结合垫。结合垫通常以规则阵列的形式设置，或者绕裸片的边缘，或者在裸片的中心，对于许多存储器件来说是在裸片的中心。结合垫通常由如铜或铝等的导电金属制成，大约为0.5微米厚。结合垫可包括单层或多层的金属。结合垫的大小随器件类型而变化，但典型地，在一侧的尺寸为几十微米至几百微米。 
在一些单元的设计中，半导体芯片安装至基板或芯片载体上，基板或芯片载体再安装至如印刷电路板等的电路板上。半导体芯片通常与基板封装在一起，以形成具有端子的微电子封装，所述端子与芯片触点电连接。然后所述封装可与检测设备连接，以确定封装器件是否符合所需的性能标准。检测过后，所述封装可与较大的电路，例如计算机或移动电话等电子产品的电路连接。 
为节省空间，在某些常规的设计中一个封装内堆叠复数个微电子芯片。这样允许该封装占用的基板上的表面积小于堆叠中各芯片的总的表面积。但是，常规堆叠封装具有结构复杂、成本高、厚度大及不易检测的缺点。 
在芯片的任一几何布置中，尺寸是重要的考虑因素。随着便携式电子装置的快速发展，芯片的更紧凑几何布置的需求变得更为强烈。仅以示例的方式说明，通常称为“智能手机”的装置，集成了移动电话及强大的数据处理器、存储器、如全球定位系统接收器、数码相机等的辅助器件等的功能，以及局域网连接，并伴有高分辨率的显示及相关的图像处理芯片。这种装置可提供如完整的互联网连接、包括高清视频等的娱乐、导航、电子银行及更多的性能，都设置在袖珍式的装置内。复杂的便携装置要求把大量芯片包装至狭小的空间内。此外，一些芯片具有许多输入和输出接口，一般称为“I/O口”。这些I/O口必须与其他芯片的I/O口互连。这种互连应尽量短且应具有低的阻抗，以使信号传输延迟最小化。形成这些互连的元器件不应大幅度增加组件的尺寸。类似需求也出现在其他应用中，例如，数据服务器，如在互联网搜索引擎中使用的数据服务器。例如，在复杂芯片之间设置大量短且阻抗低的互连的结构，可增加搜索引擎的频带宽度（bandwidth），并降低其能耗。 
尽管取得了上述进展，仍需对半导体器件与载体的封装及堆叠封装进行改进，使之更可靠、更薄、可检测，且制造成本经济。本发明的这些属性通过微电子封装的构造而获得，如下文所述。 
发明内容
根据本发明的一个方面，微电子单元包括载体结构，载体结构具有正面、远离正面的背面、及凹陷，所述凹陷具有在正面的开口及位于载体结构正面下方的内表面。载体结构可包括半导体材料或玻璃中的至少一种。微电子单元还可包括具有邻近内表面的底面、远离底面的顶面、及在顶面上的复数个触点的微电子元件。 
微电子单元还可包括与微电子元件的触点电连接的端子。端子可与载体结构电绝缘。微电子单元还可包括至少与微电子元件的顶面接触的介电区域。介电区域可具有与载体结构的正面共面，或高于载体结构的正面的平坦表面。端子可暴露在介电区域的表面，以与外部元件互连。 
在特定实施例中，端子可暴露在载体结构的正面。在一个实施例中，端子可延伸至载体结构正面的上方。在示例性的实施例中，微电子元件可具有在顶面与底面之间的至少一个边缘表面，至少一个端子在平坦表面横向上的位置，可位于微电子元件的边缘表面与载体结构界定凹陷的表面之间。 
在一个实施例中，端子可包括导电结合垫（conductive bond pads）。在示例性的实施例中，端子可包括扩展结合垫（extended bond pads）。扩展结合垫可与微电子元件的触点接触。在特定实施例中，载体结构可包括外部金属处理层（outer metal finish layer），使得载体结构适于起到散热器的作用。在一个实施例中，介电材料可覆盖载体结构的整个正面。 
在示例性的实施例中，载体结构可包括半导体材料，介电区域可为电化学沉积的聚合物。在特定实施例中，载体结构可包括玻璃和喷涂或旋涂的柔性介电材料，其可覆盖凹陷的内表面。在一个实施例中，微电子单元还可包括从载体结构的背面延伸至正面的复数个导电通路。 
在特定实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在一个实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在示例性的实施例中，介电区域可在凹陷的侧壁与微电子元件之间延伸。在特定实施例中，微电子单元还可包括从介电区域的主表面穿过载体结构延伸至背面的复数个导电通路。在特定实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在一个实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。 
在一个实施例中，微电子组件可至少包括第一微电子单元和第二微电子单元，第一微电子单元与第二微电子单元堆叠，组件内各微电子元件的触点通过第一微电子单元和第二微电子单元的端子而电连接。在示例性的实施例中，第一微电子单元可包括暴露在第一载体结构背面的第一端子，第二微电子单元可包括暴露在第二载体结构正面的端子，且通过第一端子和第二端子，第一微电子元件可与第二微电子元件电连接。在特定实施例中，第一载体结构可包括沿其正面的横向具有第一宽度的第一凹陷，且第二载体结构可包括沿其正面的横向限定第二宽度的第二凹陷，第二宽度与第一宽度不同。 
在示例性的实施例中，微电子元件可为第一微电子元件。微电子单元还可包括第二微电子元件，第二微电子元件具有邻近凹陷内表面的底面、远离底面的顶面、及在顶面上的复数个触点。在一个实施例中，凹陷可为第一凹陷，微电子元件可为第一微电子元件，且载体结构可具有第二凹陷，第二凹陷具有在正面的开口及位于载体结构正面下方的内表面。微电子元件还可包括第二微电子元件，第二微电子元件具有邻近第二凹陷内表面的底面、远离底面的顶面、及在顶面上的复数个触点。 
根据本发明的一个方面，微电子单元包括载体结构，载体结构具有正面、远离正面的背面、及凹陷，所述凹陷具有在正面的开口及位于载体结构正面下方的内表面。载体结构可包括半导体材料或玻璃中的至少一种。微电子单元还可包括微电子元件，微电子元件具有邻近内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。 
微电子单元还可包括与微电子元件的触点电连接的端子。端子可与载体结构电绝缘。微电子单元还可包括至少与微电子元件的底面接触的介电区域。介电区域可限定平坦表面，其与载体结构的正面共面，或高于载体结构正面。 
在特定实施例中，微电子元件可具有在顶面与底面之间的至少一个边缘表面，以平坦表面的横向，至少一个端子的位置可在微电子元件的边缘表面与载体结构界定凹陷的表面之间。在一个实施例中，微电子元件的底面可与载体结构的正面共面。在示例性的实施例中，端子可暴露在载体结构的正面。在特定实施例中，端子可延伸至载体正面的上方。 
在一个实施例中，端子可包括导电结合垫。在示例性的实施例中，端子可包括扩展结合垫。扩展结合垫可使在凹陷内延伸的导电体与微电子元件的触点接触。在特定实施例中，载体结构可包括外部金属处理层，使得载体结构适于起到散热器的作用。在一个实施例中，介电材料可覆盖载体结构的整个正面。 
在示例性的实施例中，载体结构可包括半导体材料，介电区域可为电化学沉积的聚合物。在特定实施例中，载体结构可包括玻璃，喷涂或旋涂的柔性介电材料可覆盖凹陷的内表面。在一个实施例中，微电子单元还可包括从载体结构的背面延伸至内表面的复数个导电通路。 
在特定实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在一个实施例中，端子可包括扩展结合垫，每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在示例性的实施例中，微电子单元还可包括从载体结构的背面延伸至正面的复数个导电通路。在一个实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在特定实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。 
在一个实施例中，介电区域可在凹陷的侧壁与微电子元件之间延伸。在示例性的实施例中，微电子元件还可包括从介电区域的主表面穿过载体结构延伸至背面的复数个导电通路。在一个实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在特定实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。 
在示例性的实施例中，微电子组件可至少包括第一微电子单元和第二微电子单元。第一微电子单元与第二微电子单元堆叠，通过第一微电子单元和第二微电子单元的端子，组件内各微电子元件的触点电连接。在特定实施例中，第一微电子单元可包括暴露在第一载体结构背面的第一端子，第二微电子单元可包括暴露在第二载体结构正面的第二端子，且通过第一端子和第二端子，第一微电子元件可与第二微电子元件电连接。 
在一个实施例中，第一载体结构可包括沿其正面的横向具有第一宽度的第一凹陷，第二载体结构可包括以沿其正面的横向限定第二宽度的第二凹陷，第二宽度与第一宽度不同。在示例性的实施例中，微电子元件可为第一微电子元件。微电子单元可进一步包括第二微电子元件，第二微电子元件具有邻近凹陷内表面的顶面、远离顶面的底面、及在正面上的复数个触点。 
在特定实施例中，凹陷可为第一凹陷，具有在正面的开口及位于载体结构正面下方的内表面。微电子单元还可包括第二微电子元件，第二微电子元件具有邻近第二凹陷内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。 
根据本发明的一个方面，微电子单元包括载体结构，载体结构具有正面、远离正面的背面、及穿过载体结构从正面延伸至背面的开口。载体结构可包括半导体材料或玻璃中的至少一种。微电子单元还可包括微电子元件，微电子元件具有邻近开口侧边表面的边缘表面、远离底面的顶面、及在顶面上的复数个触点。 
微电子单元还可包括与微电子元件的边缘表面接触的介电区域。微电子单元还可包括暴露在由正面与介电区域限定的平面上、或暴露在由背面与介电区域限定的平面上的端子。端子可与微电子元件的触点电连接。微电子单元还可包括沿介电区域延伸并使触点与端子电连接的迹线。 
在示例性的实施例中，端子的第一子集可暴露在介电区域的前平面，端子的第二子集可暴露在介电区域的后平面，用于与外部元件互连。在一个实施例中，微电子单元还可包括从正面穿过载体结构延伸至背面的复数个导电通路。在特定实施例中，每个通路可具有在载体结构背面的第一宽度和在相对端的第二宽度，第二宽度与第一宽度不同。在示例性的实施例中，介电区域可在开口的壁与微电子元件之间延伸。 
在一个实施例中，微电子单元还可包括从前平面穿过介电区域延伸至后平面的复数个导电通路。在特定实施例中，微电子单元还可包括从前平面穿过导电区域延伸至微电子元件触点的复数个导电通路。在示例性的实施例中，微电子单元还可包括从后平面穿过介电区域延伸至微电子元件触点的复数个导电通路。 
根据本发明的一个方面，制造微电子单元的方法包括，在载体结构的凹陷内放置微电子元件的步骤，微电子元件具有顶面、远离顶面的底面、在顶面上的复数个触点，载体结构具有正面及远离正面的背面。载体结构可包括半导体材料或玻璃中的至少一种。该方法还可包括使触点与载体结构的端子电互连的步骤。微电子元件的顶面或底面可放置为邻近载体结构在凹陷内的内表面。 
制造微电子单元的方法还可包括向所述凹陷涂敷介电区域的步骤。介电区域可至少与微电子元件的顶面接触。该方法还可包括平面化介电区域的步骤，以限定与载体结构的正面共面、或在载体结构的正面上方的平坦表面。 
在一个实施例中，制造微电子单元的方法还可包括应用光刻图案化过程在介电区域上电镀迹线的步骤。在特定实施例中，向凹陷涂敷介电区域的步骤可包括涂敷覆盖凹陷整个内表面的层。 
在特定实施例中，制造微电子单元堆叠组件的方法可包括，在第二微电子单元上堆叠第一微电子单元的步骤。该方法还可包括通过导电结合材料使第一微电子单元与第二微电子单元接合的步骤。 
平面化介电区域的步骤可包括，研磨、抛光或蚀刻微电子元件顶面及载体结构正面的一部分。在示例性的实施例中，微电子元件的底面可放置为邻近载体结构在凹陷内的内表面。该方法还可包括，研磨微电子元件底面及载体结构背面的一部分的步骤，直至微电子元件的底面暴露在载体结构的背面。在示例性的实施例中，该方法还可包括，形成从正面穿过载体结构延伸至背面的复数个导电通路的步骤。 
在一个实施例中，形成复数个导电通路的步骤可包括，形成从正面穿过载体结构延伸至被背面覆盖的一位置的复数个插口，研磨载体结构背面的一部分的步骤可包括，研磨背面直至复数个插口在背面暴露而变为复数个导电通路。在特定实施例中，该方法可包括，形成从介电区域的主表面穿过载体结构延伸至背面的复数个导电通路的步骤。 
在一个实施例中，该方法可包括，形成从背面穿过载体结构延伸至正面的复数个导电通路的步骤。在特定实施例中，形成复数个导电通路的步骤可包括形成从背面穿过载体结构延伸至被正面覆盖的一位置的复数个插口，平面化介电区域的步骤可包括研磨、抛光或蚀刻载体结构的正面直至复数个插口在正面暴露而变成复数个导电通路。 
在特定实施例中，当载体结构与至少一个其他载体结构在边缘保持连接时，可进行形成凹陷、形成复数个导电通路、形成端子、涂敷介电区域、及平面化介电区域的各步骤。 
在一个实施例中，制造微电子单元堆叠组件的方法可包括，在第二微电子单元上堆叠第一微电子单元的步骤。该方法还可包括使第一微电子单元与第二微电子单元接合的步骤。形成复数个导电通路的步骤和使第一微电子单元与第二微电子单元接合的步骤可包括，在堆叠步骤后，钻出穿过第一微电子单元和第二微电子单元而延伸的孔，并用导电材料电镀该孔。 
在特定实施例中，制造微电子单元的方法还可包括，形成从凹陷内表面穿过载体结构向背面延伸的复数个导电通路的步骤。在示例性的实施例中，当载体结构与至少一个其他载体结构在边缘保持连接时，可进行形成凹陷、形成复数个导电通路、形成端子、涂敷介电区域、及平面化介电区域的各步骤。 
在一个实施例中，制造微电子单元堆叠组件的方法可包括，在第二微电子单元上堆叠第一微电子单元的步骤。该方法还可包括通过导电结合材料使第一微电子单元与第二微电子单元接合的步骤。 
在一个实施例中，制造微电子单元的方法还可包括，使微电子元件的触点与位于凹陷内表面邻近的导电垫接合的步骤。形成复数个导电通路的步骤可包括，形成从载体结构背面延伸至导电垫的通路的步骤。在特定实施例中，该方法还可包括，使微电子元件与涂敷在凹陷内表面的介电层接合的步骤。形成复数个导电通路的步骤可包括，形成从载体结构的背面延伸至微电子元件触点的孔。形成复数个导电通路的步骤可通过电镀孔而进行。 
本发明的另一方面提供了系统，所述系统包含了与其他电子器件联合的根据本发明之前方面的微电子结构、根据本发明之前方面的复合芯片、或二者。例如，系统可置于可为便携式外壳的单个外壳内。根据本发明这方面的优选实施例的系统，可比同类的常规系统更紧凑。 
附图说明
图1A和图1B分别是说明根据本发明实施例的封装芯片与芯片载体组件的剖面图和相对应的俯视图。 
图2是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图3A和图3B分别是说明根据本发明实施例的一个制造阶段的剖面图和相对应的俯视图。 
图3C是说明根据本发明实施例的一个制造阶段的平面图。 
图4是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图5是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图6A是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图6B和图6C是说明根据本发明变例的制造方法当中一个阶段的剖面图。 
图7是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图8A是说明根据另一实施例的封装芯片的剖面图。 
图8B是说明根据另一实施例的封装芯片的剖面图。 
图9A是说明根据另一实施例的封装芯片的剖面图。 
图9B是说明根据另一实施例的封装芯片的剖面图。 
图9C是说明根据另一实施例的封装芯片的剖面图。 
图10是说明根据另一实施例的包括复数个封装芯片的堆叠组件的剖面图。 
图11A是说明根据另一实施例的安装至单个芯片载体的复数个封装芯片的平面图。 
图11B是说明根据另一实施例的安装至单个芯片载体的复数个封装芯片的平面图。 
图12是说明根据本发明实施例的封装芯片与芯片载体组件的剖面图。 
图13是说明根据本发明变例的制造方法当中一个阶段的剖面图。 
图14是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图15是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图16是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图17是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图18A是说明根据另一实施例的封装芯片的剖面图。 
图18B是说明根据另一实施例的封装芯片的剖面图。 
图18C是说明根据另一实施例的封装芯片的剖面图。 
图19A是说明根据另一实施例的封装芯片的剖面图。 
图19B是说明根据另一实施例的封装芯片的剖面图。 
图20是说明根据另一实施例的包括复数个封装芯片的堆叠组件的剖面图。 
图21是说明根据另一实施例的包括复数个封装芯片的堆叠组件的剖面图。 
图22是说明根据另一实施例的包括复数个封装芯片的堆叠晶圆级组件的剖面图。 
图23A是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图23B是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图24是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图25是说明根据本发明实施例的制造方法当中一个阶段的剖面图。 
图26是说明根据本发明一个实施例的系统的示意图。 
具体实施方式
在本文所示及所描述的实施例中，微电子单元可平面化。平面化的微电子单元可有利于并入堆叠组件中。不同尺寸微电子单元数量的减少也可有利于微电子单元的堆叠。 
图1A和图1B是分别说明根据本发明实施例的封装芯片与芯片载体组件的剖面图和相对应的俯视图。如图1A和图1B所示，微电子单元10包括安装在载体结构30上的微电子元件20。 
微电子元件20可包括，例如由硅制成的半导体基板，其中一个或复数个半导体器件（如晶体管、二极管等）置于半导体基板的有源半导体区域内，有源半导体区域位于顶面21上和/或顶面21下方。微电子元件20的顶面21与远离正面的底面22之间的厚度，通常小于200微米，且可显著地更小，例如130微米、70微米、或甚至更小。微电子元件20包括位于其顶面21的复数个导电触点23，用于与其他导电元件电连接。 
尽管在图1A和图1B中没有特别地示出，有源半导体区域内的半导体器件通常与导电触点23导电连接。因此，通过在微电子元件20的一个或多个介电层内并入的配线，半导体器件可导电接通。在一些实施例中，微电子元件正面的接触垫可不直接地暴露在微电子元件的正面。替代地，接触垫可与延伸至暴露端子的迹线电连接。 
如在本文应用的，声明导电元件“暴露在”介电元件的表面，指的是导电元件可与一理论点接触，所述理论点以垂直于该介电元件表面的方向、从介电元件外向该介电元件表面移动。因此，暴露在介电元件表面上的端子或其他导电元件可从该表面突出、可与该表面平齐、或可相对该表面凹陷并通过介电元件内的孔或凹坑暴露。 
实质上可用于形成导电元件的任何技术都可应用，以形成本文所述的导电元件，如在与本申请同一日提交的、同时待决的、名称为“三维导电元件的非光刻生成”的专利申请（律师案卷号为Tessera 3.0-614）中非常详尽地阐述的非光刻（non-lithographic）技术，可被采用。这种非光刻技术可包括，例如，应用激光或应用如研磨或喷砂等的机加工艺，选择性地处理表面，使得沿将要形成导电元件的路线的该部分表面，处理为与表面的其他部分不同。例如，可应用激光或机加工艺，从表面只沿特定路线烧蚀或去除如牺牲层等的材料，因此形成沿该路线延伸的凹槽。然后可在凹槽内沉积如催化剂等的材料，并可在凹槽内沉积一种或多种金属层。 
载体结构30限定了从其正面31部分地穿过载体结构向背面32延伸的凹陷40。载体结构30可由如硅等的半导体制成。在一个示例中，载体结构30可由如铜等的金属制成，这可允许载体结构起到用于微电子元件20的散热器的作用。在示例性的实施例中，载体结构30可包括外部金属处理层，使得载体结构适于起到散热器的作用。 
凹陷40包括位于凹陷底部的内表面41，其离载体结构30的正面31最远。凹陷40包括在凹陷的内表面41与载体结构30的正面31之间延伸的侧边表面42（即凹陷40的侧壁）。凹陷40可从正面31朝着背面32延伸超过一半的距离，从而沿垂直于正面的方向，凹陷的高度比在内表面41与背面32之间延伸的载体结构30的保留部分的高度更高。 
凹陷40可具有任意的俯视形状，例如包括，如图1B所示的长方形通道。如图1A和图1B所示，凹陷40包括单个微电子元件20。在其他实施例中，凹陷可包括任意数量的微电子元件20。在一个示例中，如图11A所示的实施例，凹陷可包括复数个微电子元件。在一些示例中，凹陷40可具有任意三维形状，例如包括，圆柱体、立方体、或棱柱，及其他。 
如图1A所示，侧边表面42以与正面31限定的水平面成正交的角度从载体结构30的正面31穿过载体结构而延伸。在其他实施例中，侧边表面42可相对正面31以任意角度从正面31延伸，例如包括，角度在约60至约100度之间。侧边表面42可具有恒定的斜度或变化的斜度。例如，当侧边表面进一步向内表面41深入时，相对于正面31所限定的水平面，侧边表面42的角度或斜度可减小。在示例性的实施例中，侧边表面以图8A所示的非正交的角度从载体结构的正面延伸。 
载体结构30还限定了从其正面31穿过载体结构延伸至背面32的复数个孔50，及复数个导电通路60，每个导电通路穿过相对应的孔50延伸。在参照图1A和图1B所描述的实施例中，具有六个孔50及相对应的导电通路60。在其他示例中，可具有任意数量的穿过载体结构延伸的孔和导电通路。例如，在图11A所示的实施例中，具有18个穿过载体结构延伸的孔。 
孔50可在载体结构30内以任意几何构型布置。例如，孔50可沿单个共同轴线布置，或孔50可布置为两个平行的排，如图1B和图11所示。在其他示例（未示出）中，孔50可布置为串、格栅、环、或任意其他形状。 
每个孔50都包括穿过载体结构30延伸的内表面51。如图1A所示，孔50具有在正面31的宽度W1及在背面32的宽度W2，宽度W2比W1更宽，从而沿从背面向正面的方向，孔逐渐变细。在其他示例中，如图8A所示的示例中，沿从正面向背面的方向，一个或多个孔可具有恒定的宽度，一个或多个孔可逐渐变细。 
每个孔50的内表面51可具有恒定的斜度或变化的斜度。例如，当内表面51从正面31进一步向载体结构的背面32深入时，相对于载体结构30的正面31所限定的水平面，内表面51的角度或斜度的量值可减小（正值或负值的绝对值变小）。 
每个孔50可具有任意的俯视形状，例如包括，如图1B所示的圆形（在图1B中，每个孔50都具有截头圆锥的三维形状）。在一些实施例中，每个孔50可具有正方形、长方形、椭圆形，或任意其他的俯视形状。在一些示例中，每个孔50可具有任意的三维形状，例如包括圆柱体、立方体、或棱柱，及其他。 
每个导电通路60在相对应的孔50内延伸，并限定在载体结构30的正面31与背面32之间沿导电通路的高度延伸的外表面61。每个导电通路可由金属或导电金属化合物制成，例如包括铜或金。 
每个导电通路60与正面31的前导电触点62及背面32的后导电触点63电连接。每个前导电触点62和后导电触点63（或本文公开的任意其他导电触点），如果暴露在微电子单元10的外表面（如正面31、背面32、介电区域70的主表面71、或覆盖相对应表面31或32的介电层72或73），都适于用作与外部元件电连接的端子。 
如图所示，导电通路60还与导电触点62和63对齐（即导电通路60与导电触点62、63共同拥有一中心轴）。在其他示例中，导电通路可具有与前导电触点或后导电触点中之一或与二者都不同的中心轴。每个导电触点62、63都可由任意的导电金属制成，例如包括铜或金。如图所示，导电触点62。63具有圆形的俯视形状。在其他示例中，导电触点62、63及本文公开的任意其他导电触点可具有任意的俯视形状，包括椭圆形、三角形、正方形、长方形、或任意其他形状。 
每个导电通路60也可与微电子元件20的一个或多个导电触点23电连接。如图1A和图1B所示，每个导电通路60通过端子24、沿载体结构30的正面31延伸的导电迹线64、及前导电触点62而与相对应的导电触点23电连接。在其他示例中，每个导电通路60可与任意其他配置中的一个或多个导电触点23电连接。 
一个或多个端子24、导电触点62、及导电迹线64的组合还可被认为是“扩展结合垫” （"extended bond pad"），适于与外部元件（未示出）连接。 
如图所示，每个导电通路60与暴露在后导电触点63底面的相应的导电结合材料65电连接，以与外部元件（未示出）电互连。在其他示例中，导电结合材料65可被任意的其他电互连元件（如导电纳米颗粒）取代，或可省略导电结合材料65（例如当采用扩散结合时）。 
导电通路60、导电触点62和63、迹线64及端子24都通过介电区域或介电层而与微电子元件20电绝缘。例如，迹线64通过具有主表面71的介电区域70与载体结构30绝缘，前导电触点62通过介电层72与正面31绝缘，后导电触点63通过介电层73与背面32绝缘。每个导电通路60也通过沿孔的内表面51延伸的介电层（未示出）而与孔50绝缘。 
如图1A所示，导电通路60可充满孔50内的介电层内部的所有空间，介电层使载体结构30与导电通路60电绝缘。换言之，导电通路60的外表面61与相对应孔50的内表面51的轮廓一致。 
在其他示例中，导电通路60可不充满使孔50绝缘的介电层内部的所有空间。在一个示例中，导电通路61的外表面61可与相对应孔50的内表面51的轮廓不一致。在这样的示例中，介电区域可填充孔50，可钻出贯穿介电区域的孔隙，然后电镀该孔隙，以形成导电通路。图8A示出了这样的示例性实施例，其导电通路具有的外表面与孔的内表面不一致。 
根据工艺条件的不同，导电通路60可形成为实心的或中空的。例如，导电通路60可通过对使孔50绝缘的介电层保形电镀而形成，从而具有穿过导电通路中心延伸的内部孔隙。这个内部孔隙可用介电材料填充，或可一直打开着。图8A示出的这样的示例性实施例中，包括具有内部孔隙的导电通路。 
如图所示，每个导电通路60都具有截头圆锥的形状。在其他示例中，导电通路60可具有任意的其他形状，例如包括，圆柱体的形状（如图8A所示）、或沿导电通路位于不同高度的圆柱体与截头圆锥的组合形状。 
介电区域70填充凹陷40内没有被微电子元件20占据的部分，对于微电子元件20，介电区域70可提供良好的介电隔离。介电区域70可为柔性的，具有足够低的弹性模量及足够的厚度，使得具有该模量和该厚度的产物可提供柔性。特别地，当在导电元件上施加外部负载时，这种柔性的介电区域70可允许附接于其上的导电元件弯曲或相对微电子元件20和/或载体结构30稍许移动。以这种方式，微电子单元10的导电元件与如电路板等的外部元件（未示出）的端子之间的结合，可更好地承受由于微电子单元10与电路板之间热膨胀系数（“CTE”）的不匹配而产生的热应变。 
在所示的实施例中，介电区域70的主表面71在载体结构30的正面31限定的平面上方延伸。在其他示例中，主表面71可大致在与载体结构30正面31限定的同一平面延伸。 
介电层72和73可包括无机介电材料或有机介电材料或二者都包括。介电层72和73可包括电沉积的保形涂料（conformal coating）或其他介电材料，例如光致成像的聚合物材料，如阻焊材料（solder mask material）。 
每个端子24都暴露在介电区域70的主表面71，用于与外部元件互连。每个端子24都可与凹陷40对齐，并可完全地或部分地置于载体结构30的由凹陷40限定的区域内。从图1A中可以看出，端子24完全地置于凹陷40所限定的区域内。在其他示例中，端子24可置于凹陷40限定的区域外（如参见图9A）。如图所示，端子24的顶面25所限定的平面与载体结构30的正面31所限定的平面大致平行。作为将端子24与外部元件电互连的附加手段或替代手段，前导电触点62可用作端子，并可与外部元件电互连。 
如图所示，端子24的顶面25位于载体结构30的正面31所限定的平面的上方。在其他实施例中，端子24的顶面25可位于或低于正面31所限定的平面（参见图6A至图6C，与载体结构的正面及介电区域的主表面所限定的平面相比，端子顶面的各种布置）。 
如图1B所示，端子24和前导电触点62具有导电结合垫的形状。在其他实施例中，端子24和导电触点62可为任意其他形状的导电触点，例如包括导电柱。 
现在将参照图2至图7，描述制造微电子单元10（图1A和图1B）的方法。参照图2，载体结构30包括初始正面31＇。在制造过程的这个阶段，初始正面31＇可与载体结构30的背面32通过其初始厚度T1均匀地隔开。可在载体结构30的初始表面31＇的需要保留的地方形成掩模层33。 
参照图3A和图3B，可形成凹陷40，例如，通过在形成掩模层33后，选择性地蚀刻载体结构30而形成。例如，可沉积并图案化光致抗蚀剂层（photoresist layer）等的光致成像层（photoimageable layer），以只覆盖部分的初始正面31＇，之后可进行定时蚀刻过程以形成凹陷40。如图3所示，凹陷40从载体结构30的正面31向下朝背面32延伸。 
凹陷40具有内表面41，其为平坦的且通常相对背面32等距。从正面31向下朝内表面41延伸的凹陷的侧边表面42可为倾斜的，即可沿与正面31不是正交（直角）的角度延伸，如图8A所示。 
在本文所示及所描述的实施例中，载体结构30内的一些或全部开口（例如凹陷40），可通过在载体结构表面上直接喷射精细研磨颗粒而形成。精细研磨颗粒除去暴露在表面的材料。本文中应用的，喷砂意味着这种过程，无论磨粒是否包括砂子或为砂子中主要组分的二氧化硅颗粒。采用喷砂来形成载体结构内的一些开口，可节约生产微电子元件的时间及成本。 
如各向同性蚀刻工艺的湿蚀刻工艺，和应用锥形刀片锯，及其他方法，都可用于形成具有倾斜侧边表面的凹陷。喷砂、激光切割、机械研磨及其他，也可用于形成具有倾斜侧边表面的凹陷。 
替代地，凹陷的侧边表面42可沿竖直或基本竖直的方向从正面31向下以与正面31基本为直角的角度延伸，而不是倾斜的。各向异性的蚀刻工艺、激光切割、激光钻孔、机械去除工艺，例如喷砂、锯切、研磨、超声波加工等及其他，都可用于形成具有基本竖直侧边表面42的凹陷40。 
在载体结构30内的凹陷40形成后，在载体结构的正面31上及凹陷的内表面41和侧边表面42上沉积介电层72，以使载体结构30与微电子元件及在以后添加的导电元件电绝缘。 
形成介电层72可应用各种方法。在一个示例中，可流动的介电材料可在载体结构30的正面上及凹陷的内表面41和侧边表面42上涂敷，然后在“旋涂”操作过程中，可流动材料更均匀地分布，随后是可包括加热的干燥周期。在其他示例中，介电材料的热塑性膜可铺在载体结构的正面31上，然后加热组件，或在真空环境中加热，即放置在低于外界压力的环境中加热。然后这样致使膜向下流动至凹陷40的侧边表面42上及内表面41上。在另一示例中，可应用气相沉积形成介电层72。 
在又一示例中，载体结构30可浸入介电材料沉积槽中以形成保形的介电涂层或介电层72。在本文中应用的“保形涂层”（ "conformal coating"）是指，特定材料的涂层与将涂敷的表面的轮廓一致，例如当介电层72与凹陷40的轮廓一致时。可应用电化学沉积以形成保形的介电层72，例如包括，电泳沉积或电解沉积。 
在一个示例中，可应用电泳沉积技术以形成保形的介电涂层，使得保形的介电涂层只沉积在组件暴露的导体与半导体的表面上。在沉积过程中，载体结构30可保持在所需的电位，电极浸入槽中以使槽保持在不同的所需电位。然后在适当的条件下，组件保持在槽中充足的时间，以在载体结构30的暴露的导体或半导体的表面上形成电沉积的保形介电层72，包括但不限于沿着正面31、背面32、内表面41和侧边表面42。只要在待涂敷表面与槽之间保持足够强的电场，电泳沉积就会发生。因为电泳沉积的涂层为自限制的，在涂层达到沉积过程中如电压、浓度等参数确定的特定厚度后，沉积过程就会停止。 
电泳沉积在组件的导体和/或半导体外表面上形成了连续的厚度均匀的保形涂层。另外，电泳涂层可沉积为涂层不在任何已沉积的介电层上形成，例如不在图1A所示的介电层73上形成，由于它的介电（非导电）性能。换言之，电泳沉积的特性为其不在覆盖导体的介电材料层上形成，假设该介电材料层具有足够的厚度，考虑到其介电性能。典型地，电泳沉积将不在厚度大于10微米至几十微米的介电层上发生。保形介电层72可由阴极环氧树脂沉积的反应源（precursor）形成。替代地，可应用聚氨酯或丙烯酸沉积的反应源。各种电泳涂层的反应源的成分及供应的原料在下面的表1中列出。 
 在另一示例中，可电解形成介电层。除了沉积层不是仅限于在接近导体或半导体的表面上形成以外，这种过程与电泳沉积类似。以这种方式，可形成电解沉积的介电层，并达到根据需要所选择的厚度，处理时间是所获得厚度的一个影响因素。 
现在参照图3C，载体结构30（及将要形成的微电子单元10）可在晶圆级制程中同时处理，即，对仍然接合在一起的、作为晶圆一部分或作为整个半导体或金属晶圆的复数个载体结构30同时进行处理。达到如图1A和图1B所示出的制造阶段后，可沿切割线12和14切割晶圆，以形成单独的封装微电子单元。 
如图3A中所示出的，晶圆8或晶圆8的一部分包含复数个载体结构30，每个载体结构30都具有凹陷40。切割线12标明了单独的载体结构30之间的边界处切割线的位置。晶圆8的切割线12无需太宽。微电子单元的凹陷40的位置可与切割线之间留有间隔。切割线12的代表性宽度为大约40微米。 
把晶圆切割为单独单元的各种示例过程，在共同拥有的临时申请号为60/761171和60/775086的美国临时专利申请中描述，两个申请中任一个都可用于切割晶圆以形成如图1A和图1B所示的单独的微电子单元，其通过援引加入本文。 
现在参照图4，微电子元件20安装在载体结构30的凹陷40内，使得微电子元件的底面22邻近凹陷的内表面41。微电子元件20的顶面21包括面向上的导电触点23，并远离凹陷40的内表面41。微电子元件20可应用粘接剂、粘性介质或任意其他适用的安装手段而安装至凹陷40内。 
现在参照图5，介电区域70形成在凹陷40内部。介电区域70可包括无机材料、聚合物材料或二者都包括。可选择地，介电区域70可形成为，使得该区域的暴露主表面71与载体结构30的正面31或与介电层72的暴露表面共面或基本共面。例如，自平面化的介电材料可沉积在凹陷40内，如通过分配或制版过程而沉积。在另一示例中，在形成介电区域70后，可对载体结构30的正面31或介电层72的暴露表面应用研磨（grinding）、磨光（lapping）或抛光（polishing）过程，以使介电区域70的主表面71与正面31或介电层72的暴露主表面71平面化。在特定实施例中，介电区域70可为柔性的，具有足够低的弹性模量和足够的厚度，使得具有该模量和该厚度的产物可提供柔性。 
介电区域70的主表面71可通过其他方法平面化。在一个实施例中，例如可采用研磨过程，以平面化主表面71及载体30的正面31。研磨过程既不仅可去除介电材料而且可去除硅材料。主表面71和正面31也可通磨光或抛光而平面化。 
在特定示例中，可采用化学机械抛光（“CMP”）平面化介电区域70的主表面71和/或载体结构30的正面31。示例性的CMP过程可包括用研磨垫打磨主表面71和/或正面31，同时应用润滑剂。示例性的CMP过程可包括应用研磨浆，例如包括微硅粉浆，以平面化主表面71和/或正面31。 
然后，形成穿过介电区域70在导电触点23与介电区域70的主表面71之间延伸的孔隙74。孔隙74可通过例如激光烧蚀或任意其他适当的方法而形成。如图5所示，孔隙74具有圆柱的形状。在其他示例中，孔隙可具有截头圆锥的形状（参见图8A）或其他形状，例如包括，在从载体结构30的正面31的不同距离处的圆柱与截头圆锥的组合形状。 
现在参照图6A，端子24形成在孔隙74内。端子与相对应的导电触点23电连接，并通过介电区域70与微电子元件20绝缘。为形成端子24，示例性的方法包括无电沉积。例如，这种步骤可通过在相对应的孔隙74的内表面75上包层沉积（blanket deposition）而进行，使得每个端子24的外形与相对应的内表面75的轮廓一致。如图6A所示，端子24为实心的。在其他实施例中（未示出），每个端子可包括填充有介电材料的内部空间。 
在示例性的实施例中，端子24可在远离导电触点23的位置形成（参见图9A），可在介电区域70的主表面71沉积迹线，以使导电触点23与端子24电连接。 
如图6A所示，端子24延伸使得端子24的顶面25与介电区域70的主表面71共面。端子24适于与外部元件电连接，例如，应用结合引线或如焊接球等的导电块。 
在一个示例中，如图6B所示的示例，端子24＇可暴露在介电区域70的主表面71或暴露在载体结构30的正面31，而端子24＇的顶面25＇没有延伸至介电区域70的主表面71。端子24＇适于与外部元件电连接，例如，应用结合引线或如焊料球等的导电块。 
在特定示例中，如图6C所示的示例，每个端子24＂的顶面25＂可在介电区域70的主表面71上方延伸或在载体结构30的正面31上方延伸。端子24＂可适于与外部元件电连接，例如，应用结合引线或如焊料球等的导电块。 
在一些实施例中，分别在图6A、图6B和图6C中示出的示例性的微电子单元10、10＇或10＂可无需形成导电通路。例如，如图10所示，如果没有需要安装在下面的附加微电子单元，在堆叠微电子组件底部位置的微电子单元可无需具有延伸至背面的导电通路。通过使微电子单元10与另一微电子单元通过端子24电连接，例如，应用结合引线或如焊料球等的导电块，图6A所示的微电子单元10可并入图10所示的堆叠组件内。 
现在参照图7，可在载体结构30内形成从正面31延伸至背面32的孔50。如光致抗蚀剂等的光学成像层或介电层沉积在载体结构30的正面31和/或背面32，并图案化以形成掩模开口。光学成像层或介电层内的掩模开口位于所需的位置，用于形成在载体结构30的正面31与背面32之间延伸的孔50。 
此后，可在掩模开口内暴露的正面31和/或背面32的部分应用蚀刻过程，以去除掩模开口下的半导体或金属材料。从而，形成了在载体结构30的正面31与背面32之间延伸的孔50。 
蚀刻过程可进行为，以选择性地蚀刻如硅等的半导体材料、但保留氧化物材料的方式。以选择性的方式蚀刻半导体材料时，保留介电材料，当在载体结构30的所有位置都需要贯穿半导体材料厚度而蚀刻、同时保持横过载体结构30的充分工艺窗口时，可进行过蚀刻过程。当采用选择性蚀刻过程时，在形成孔50后，如氧化物层（例如介电层73）等的介电层保持在原位置。替代地，可采用喷砂、激光钻孔、或机械打磨等方式以形成孔50。 
然后，返回参照图1A，导电通路60形成在孔50内。通过介电层或区域（未示出，但以与上文所述的介电层和/或区域沉积时应用的类似的方式沉积），每个导电通路60与相对应孔50的内表面51绝缘。 
为形成导电通路60，示例性的方法包括沉积金属层，通过在组件的暴露表面上一次或多次喷射原生金属层（primary metal layer）、电镀或机械沉积的方法而沉积。机械沉积可包括在高速下引入加热的金属微粒流至待涂敷表面的步骤。这个步骤可通过在孔50的内表面51上包层沉积而进行。在一个实施例中，原生金属层包括或主要由铝组成。在另一特定实施例中，原生金属层包括或主要由铜组成。在又一实施例中，原生金属层包括或主要由钛组成。一种或多种其他示例金属也可在形成导电通路60的过程中应用。 
在特定示例中，可在内表面形成包括复数个金属层的叠片。例如，层叠的金属层可包括钛层伴有覆盖在钛层上的铜层（Ti-Cu）、镍层伴有覆盖在镍层上的铜层（Ni-Cu）、以类似的方式设置的镍-钛-铜（Ni-Ti-Cu）的叠片、或镍-钒（Ni-V）的叠片。 
然后，形成使端子24与导电通路60电连接的迹线64和导电触点62、63。在一些实施例中，导电触点62、63和迹线64可与导电通路60在单个无电沉积步骤中一起形成。在其他实施例中，导电通路60与其他导电元件62、63和64可通过各自的无电沉积步骤而形成。 
在一个实施例中，包含导电触点62、63和迹线64的原生金属层包括铝或主要由铝组成。在另一特定实施例中，原生金属层包括铜或主要由铜组成。在又一实施例中，原生金属层包括钛。一种或多种其他示例金属也可在形成导电触点62、63和迹线64的过程中应用。 
最后，如果采用晶圆级制程来形成微电子单元10时，需沿切割线通过锯子或其他切割方法把微电子单元10彼此切割开，以形成单独的微电子单元10。 
图8A示出了根据本发明另一实施例的微电子单元。微电子单元110与上述及图1A所示的微电子单元10类似，但微电子单元110的不同在于，凹陷的侧边缘、端子、孔和穿过孔延伸的导电通路等的形状及布置。 
取代凹陷所具有的从载体结构的正面沿与正面正交的角度（参见图1A）延伸的侧边表面，微电子单元110包括从载体结构130的正面131以非正交角度延伸的侧边表面142。在一些示例中，侧边表面142的非正交角度可为与水平线成60度至100度之间的角度。 
微电子单元110包括在载体结构130的正面131与背面132之间延伸的孔150a的内表面151a。孔150a具有在正面132和背面132的宽度W3，从而沿从正面朝背面的方向，孔具有基本恒定的宽度。可从正面131或从背面132开始，采用如反应离子蚀刻或喷砂等的过程形成这种孔150a。 
微电子单元110还可包括在载体结构130的正面131与背面132之间延伸的孔150b的内表面151b。孔150b在正面131具有宽度W4，在背面132具有宽度W5，W5小于W4，从而沿从正面朝背面的方向，该孔逐渐变细。这种孔150b可从正面131采用如湿法刻蚀或喷砂等的过程而形成。 
微电子单元110包括没有充满使孔151a绝缘的介电区域152的内部所有空间的导电通路160a。导电通路160a的外表面161a与相对应孔150a的内表面151a的轮廓不一致。介电区域152填充孔150a，孔隙153穿过介电区域延伸，可电镀孔隙153以形成导电通路160a。导电通路160a限定了圆柱的形状，而不是截头圆锥形状（如图1A中所示的导电通路60所限定的形状）。 
微电子单元110包括中空的导电通路160b，而不是图1A中所示的实心的导电通路160。例如导电通路160b可通过在使孔150b绝缘的介电层上保形电镀而形成，使得具有穿过导电通路160b中心而延伸的内部孔隙166。如图8A所示，内部孔隙166用介电材料167填充。在一个示例中，内部孔隙166可一直打开着。 
微电子单元110包括端子124b，形成在介电区域170内限定的孔隙174b的内侧。端子124b限定了截头圆锥的形状，而不是端子124a或图1A中所示的端子24所限定的圆柱形状。 
图8B示出了根据本发明另一实施例的微电子单元。微电子单元210与上述及图1A中所示的微电子单元10类似，但是微电子单元210的不同在于，贯穿载体结构延伸的孔及穿过孔延伸的导电通路的位置。 
取代具有图1A中所示的从背面穿过载体结构朝正面延伸的孔和导电通路，微电子单元210包括的孔250和导电通路260，从介电区域270的主表面271穿过载体结构230延伸至其背面232。与微电子单元10类似，在微电子单元210中，通过环绕导电通路260的外表面261的介电层和/或介电区域，导电通路260与载体结构230绝缘。 
图9A示出了根据本发明另一实施例的微电子单元。微电子单元310与上述及图1A中所示的微电子单元10类似，但是微电子单元310并没有包括贯穿载体结构330的导电通路，且微电子单元310包括第一端子324a或扩展结合垫，沿介电区域370的主表面371的横向，第一端子324a或扩展结合垫位于微电子元件的外边缘326与形成在载体结构330内的凹陷340的侧边表面342之间。沿主表面371（或介电层372）的横向，第二端子324b或扩展结合垫位于侧边表面342与载体结构330的外边缘333之间。 
图9B示出了根据本发明另一实施例的微电子单元。微电子单元410与上述及图9A中所示的微电子单元310类似，但微电子单元410包括的端子424只暴露在介电区域470的在微电子元件420的外边缘426（即微电子元件420的侧壁）与形成在载体结构430内的凹陷440的侧边表面442之间的主表面471上。微电子单元410包括导电迹线464，其穿过介电区域470延伸而使微电子元件420的导电触点423与端子424电连接。 
图9C示出了根据本发明另一实施例的微电子单元。微电子单元510与上述及图9B中所示的微电子单元410类似，但微电子单元510包括的端子524为结合垫的形状，且端子524与微电子元件420的导电触点523电连接并暴露在介电区域570的主表面571上。 
图10是说明包括复数个与上述的微电子单元类似的微电子单元的堆叠组件的剖面图。在所示的实施例中，堆叠组件600包括复数个微电子单元610a、610b和610c（统称610）。尽管图10中包括微电子单元610a、610b和610c的特定示例，本文公开的任意的微电子单元都可堆叠以形成堆叠组件。 
通过设置暴露在各载体结构630b和630c正面上的端子624b和624c、及各载体结构630a和630b背面的导电触点663a和663b，数个微电子单元610可以一个在另一个之上的方式堆叠，以形成堆叠组件600。 
在这种布置中，上方微电子元件610a的后导电触点663a与中间微电子单元610b的端子624b对齐。在堆叠组件600中，相邻的各微电子单元610 之间的连接是通过导电结合材料或导电块665而进行的。除了设置的互连以外，背面632上的介电层673与正面631上的介电层672和/或介电区域670，提供了在堆叠组件600中相邻微电子单元610之间的电绝缘。 
如图10所示，每个载体结构630可具有凹陷640，各凹陷具有不同宽度。例如，如图所示，载体结构630a包括的凹陷640a具有沿其正面横向的第一宽度，且载体结构630b包括的凹陷640b具有沿其正面横向的第二宽度，第二宽度与第一宽度不同。此外，微电子单元610a包括微电子元件620a，其具有的宽度与微电子单元610b中的微电子元件620b的宽度不同。 
导电块665可包括具有相对低熔点的易熔金属，如焊料、锡或包括复数种金属的易熔混合物。替代地，导电块665可包括润湿性金属，如铜或其他贵金属或非贵金属，具有高于焊料或其他易熔金属的熔点。这种润湿性金属可与相应的特征接合、例如与电路板等互连元件的易熔金属特征接合，以使堆叠组件600与这种互连元件外部互连。在特定实施例中，导电块665可包括在介质中散布的导电材料，例如导电膏，如填充金属的膏、填充焊料的膏，或包括各向同性的导电粘接剂或各向异性的导电粘接剂。 
在一个示例中，导电块或结合材料665可包括导电膏，如焊膏或其他填充金属的膏或包含导电性金属化合物的膏或其组合。例如，焊膏的均匀层可在箔的表面上铺开。可应用特定类型的焊膏，以在相对低的温度下接合金属层。例如铟基或银基焊膏，其包括金属的“纳米微粒”，即微粒的长尺寸典型地小于约100纳米，铟基或银基焊膏可具有约150℃的烧结温度。纳米颗粒的实际尺寸可显著地更小，如尺寸为从约一纳米及较大。 
在特定示例中，可应用扩散结合（diffusion bonding）或热压结合（thermocompression bonding）使相邻的微电子单元610接合，以取代导电块665。例如，各微电子单元610之间的金属与金属的结合可无需应用焊料而生成。替代地，在每个后导电触点663a与相对应的端子624b之间的结合可通过使它们变形彼此接合而形成。在这样的示例中，后导电触点663a和端子624b可由具有极小弹性或回弹的具有延展性的材料制成，例如，基本上纯的金。 
后导电触点663a和端子624b可通过在柱与覆盖物材料之间的共熔键合（eutectic bonding）或阳极键合（anodic bonding）而结合在一起。例如，后导电触点663a与端子624b的外表面可涂敷少量的锡、硅、锗或与金可形成相对低的熔点的其他材料，或后导电触点663a和端子624b可全部由金制成，或在其表面具有金涂层。当后导电触点663a和端子624b彼此接合后加热，在后导电触点663a和 端子624b的材料与后导电触点663a和端子624b顶端上的材料之间发生扩散，而在柱与壁间的界面形成熔点低于单个元素熔点的合金。堆叠组件600保持在高温下时，进一步的扩散致使合金元素离开界面，而进入后导电触点663a和 端子624b的大量的金内，从而界面处材料的熔点提高，导致界面凝固，形成了在微电子单元610a和610b之间的可靠连接。 
图11A是说明复数个与上述微电子元件类似的封装微电子元件安装至单个芯片载体的平面视图。在所示的实施例中，单个载体结构730包括复数个微电子元件720a、720b、720c（统称720），每个微电子元件720安装在载体结构730内形成的单个凹陷740内。这样的微电子单元710可与图1至图7中所示及参照图1至图7所描述的方式相类似的方式形成，除了复数个微电子元件720安装至一个凹陷740内，在微电子元件与相对应的凹陷之间不是一个与一个的对应以外。 
图11B是说明复数个堆叠微电子元件的平面视图，微电子元件与上述的安装至单个芯片载体的微电子单元类似。微电子单元110与上述及在图11A所示的微电子单元710类似，但微电子单元710＇的不同在于，微电子单元710＇包括复数个微电子元件720a＇、720b＇、720c＇，每个微电子元件720都安装在单个载体结构730＇内形成的相对应的凹陷740a＇、740b＇、740c＇内。 
图12示出了根据本发明另一实施例的微电子单元。微电子单元110与上述及图1A所示的微电子单元10类似，但微电子单元810的不同在于，微电子元件以面向下而不是面向上的方式，且导电通路从微电子元件的下侧向下延伸。 
图12所示的元件与图1A中所示的元件类似，且可以与图1A所示的元件类似的方式变化，例如包括，表面的不同角度、微电子单元810的导电通路的布置、及形成微电子单元810及其元器件的不同方法。 
如图12所示，微电子单元810包括安装至载体结构830的微电子元件820。虽然没有在图12中特别示出，在有源半导体区域的半导体器件，通常与导电触点823导电连接。因为微电子元件820取向为面向下位置，顶面821面向下，并位于邻近载体结构830内形成的凹陷840的内表面841，远离顶面的底面822面向上。导电触点823暴露在顶面821上，用于其他导电元件连接。 
载体结构830包括从凹陷840的内表面841穿过载体结构830延伸至其背面832的复数个孔850，和复数个导电通路860，每个导电通路穿过相对应的孔850延伸。如参照图1A在上文所述，可具有穿过载体结构延伸的任意数量的孔和导电通路。 
每个孔850包括贯穿载体结构830延伸的内表面851。如图12所示，沿从背面832向凹陷840的内表面841的方向，孔850逐渐变细。 
每个导电通路860都与在凹陷840的内表面841（但通过介电层872，正面862与内表面841绝缘）的前导电触点862电连接，并与在背面832的后导电触点863电连接。每个导电通路860还可通过沿孔内表面851延伸的介电层（未示出）与孔850绝缘。 
每个导电通路860还与微电子元件820的一个或多个导电触点823电连接。如图12所示，每个导电通路860通过前导电触点862与相对应的导电触点823电连接。导电迹线864沿凹陷840的内表面841与侧边表面842及载体结构830的正面831，在前导电触点862和位于正面831的端子824之间（但通过介电层872，端子824与正面831绝缘）延伸。一个或多个端子824和导电迹线864的组合还可视为“扩展结合垫”，适于与外部元件（未示出）连接。 
现在将参照图13至图17描述制造微电子单元810（图12）的方法。参照图13，载体结构830包括初始正面831＇。凹陷840可形成为，例如通过在形成掩模层后选择性蚀刻载体结构830而形成，或通过喷砂或任意其他适当方法而形成。如图13所示，凹陷840从初始正面831＇向下朝载体结构830的背面832延伸。 
接下来，在载体结构830内形成从凹陷840的内表面841延伸至载体结构的背面832的孔850。如参照图7在上文所描述的，蚀刻过程、喷砂、激光钻孔、机械研磨或其他适当的过程都可用于形成孔850。 
在载体结构830内形成凹陷840和孔850后，介电层872沉积在载体结构的正面831、凹陷的内表面841与侧边表面842、及孔850的内表面851上，以使载体结构830与微电子元件及后来将要添加的导电元件电绝缘。如参照图3A在上文所描述的，可应用各种方法以在载体结构830上形成保形的介电层872。 
同样，如参照图3C在上文所描述的，在晶圆级制程中，复数个载体结构830（及其将要形成的微电子单元810）可同时处理，载体结构830可在形成微电子单元810后分离。 
现在参照图14，导电通路860在孔850内形成。通过介电层或区域（未示出，但以与上述的沉积介电层和/或区域的类似方式沉积），每个导电通路860都与相应孔850的内表面851绝缘。导电通路860可采用与参照图1A在上文所描述方法类似的方法而形成。在一些实施例中，具有面向下的微电子元件的示例性的微电子单元，可无需形成导电通路（例如参见图18C）。 
在形成导电通路860后，或与其同时，形成导电触点862、863和迹线864的在凹陷内延伸的部分。在一些实施例中，导电触点862、863和迹线864可与导电通路860在单个无电沉积步骤中形成。在其他实施例中，导电通路860和其他导电元件862、863、864可通过各自的无电沉积步骤形成。 
现在参照图15，微电子元件820安装在载体结构830的凹陷840内，使得微电子元件的顶面821邻近凹陷的内表面841，且微电子元件的初始底面822＇朝上。微电子元件820的顶面821包括面向下、朝着凹陷840的内表面841的导电触点823。微电子元件820可通过导电触点823与导电触点862结合而安装在凹陷840内，可采用导电结合材料或其他公开的任意方法，例如参照图10中的方法而结合。 
现在参照图16，介电区域870形成在凹陷840内部。可选用地，介电区域870可形成为使得该区域的暴露主表面871与载体结构830的正面831或介电层872的暴露表面共面或基本共面。例如，自平面化的介电材料可在凹陷840内沉积，例如通过分配或制版过程。在另一示例中，在形成介电区域870后，可在载体结构830的正面831或介电层872的暴露表面应用研磨、磨光、或抛光过程，使介电区域870的主表面871与正面831或介电层872的主表面871平面化。 
如将在下文中描述的，介电区域870的主表面871和/或载体结构830的初始正面831＇可通过其他方法平面化，使得载体结构830的厚度从厚度T2缩减为在正面831和背面832之间延伸的厚度T3。 
现在参照图17，在一个实施例中，例如，可应用研磨过程使载体结构830的正面831与微电子元件820的底面822平面化。载体结构830的厚度从厚度T2缩减至T3，微电子元件820的厚度通过从初始底面822＇除去材料而缩减，从而生成的最终底面822更接近微电子元件的顶面821。例如，厚度T2可为约600微米至约1毫米，厚度T3可为约70微米至约200微米。 
然后，返回参照图12，介电区域870和介电层872在研磨过程中被除去的部分再次涂敷至载体结构830的暴露正面831及微电子单元820的暴露底面822。 
然后，形成贯穿介电区域870延伸的孔隙874，以暴露迹线864的沿侧边表面842延伸的竖直延伸部分的端部。 
一旦孔隙874形成后，即形成沿介电区域870的主表面871和再次涂敷的介电层872延伸的迹线864。例如通过无电沉积，在顶面871上形成端子824，且通过导电迹线864和导电触点862，端子824与导电触点823电连接。如参照图6A、图6B和图6C在上文所描述的，端子824可延伸至低于、位于或高于主表面871的一高度，使得端子824暴露在介电区域870的主表面871。 
最后，如果采用晶圆级制程形成微电子单元810，微电子单元810可沿切割线通过锯割或其他切割方法而彼此分离，以形成单独的微电子单元810。 
图18A示出了根据本发明另一实施例的微电子单元。微电子单元910与上述及图12中所示的微电子单元810类似，只是微电子单元910不包括穿过介电区域970延伸至其主表面971的迹线。在这个实施例中，导电触点963可视为端子，因为导电触点963与微电子元件920的导电触点923电连接，且导电触点963可通过导电块965或其他结合手段与外部元件电连接。 
图18B示出了根据本发明另一实施例的微电子单元。微电子单元1010与上述及在图12中所示的微电子单元810类似，只是微电子单元1010内包括的导电迹线1064，暴露在介电区域1070的主表面1071，而不是在主表面上延伸。在这个实施例中，导电迹线1064的暴露端可视为端子，因为导电迹线1064与微电子元件1020的导电触点1023电连接，且导电迹线1064可通过导电块或其他结合手段与外部元件电连接。如参照图6A、图6B和图6C所描述的，迹线1064可延伸至高于、位于、或低于主表面1071所限定的平面或载体结构1030的正面1031所限定的平面的一高度。 
图18C示出了根据本发明另一实施例的微电子单元。微电子单元1110与上述及图12中所示的微电子元件810类似，只是微电子单元1110不包括贯穿载体结构1130的导电通路。端子1124可通过导电块或其他结合手段与外部元件电连接。微电子单元1110可适于包含在堆叠组件的底部，例如在图10中所示的堆叠组件600底部的微电子单元610c。 
图19A示出了根据本发明另一实施例的微电子单元。微电子单元1210与上述及图12中所示的微电子单元810类似，只是微电子单元1210在穿过载体结构延伸的孔和穿过孔延伸的导电通路的位置方面不同。 
不是具有如图12所示的从内表面穿过载体结构向背面延伸的孔和导电通路，微电子单元1210包括的孔1250和导电通路1260，从载体结构1230的正面1231延伸至背面1232。与微电子单元810类似，在微电子单元1210中，通过环绕导电通路1260的外表面1261的介电层和/或介电区域，导电通路1260与载体结构1230绝缘。 
图19B示出了根据本发明另一实施例的微电子单元。微电子单元1310与上述及图12所示的微电子单元810类似，只是微电子单元1310在穿过载体结构延伸的孔和穿过孔延伸的导电通路的位置方面不同。 
不是具有如图12所示的从内表面穿过载体结构向背面延伸的孔和导电通路，微电子单元1310包括的孔1350和导电通路1360，从介电区域1370的主表面1371穿过载体结构1330延伸至其背面1332。与微电子单元810类似，在微电子单元1310中，通过环绕导电通路1360的外表面1361的介电层和/或介电区域，导电通路1360与载体结构1330绝缘。 
图20是说明包括复数个微电子单元的堆叠组件的剖面图，微电子单元与参照图12至图19B中在上文所描述的微电子单元类似。在所示的实施例中，堆叠组件1400包括复数个微电子单元1410a、1410b和1410c（统称1410）。尽管图20中包括微电子单元1410a、1410b和1410c的特定示例，本文公开的任意微电子元件都可堆叠以形成堆叠组件。 
通过暴露在各自载体结构1430b和1430c正面的端子1424b和1424c、及暴露在各自载体结构1430a和1430b背面的后导电触点1463a和1463b的设置，数个微电子单元1410可以一个在另一个上堆叠的方式形成堆叠组件1400。 
在这种布置中，上方微电子单元1410a的后导电触点1463a与中间微电子单元1410b的端子1424b对齐。堆叠组件1400中相邻的各微电子单元1410之间是通过导电结合材料或导电块1465连接的。在其他示例中，相邻微电子单元1410可以其他方式而结合，如应用扩散结合或任意其他适当的结合手段，例如参照图10在上文所描述的结合手段。背面1432上的介电层1473与正面1431上的介电层1472和/或介电区域1470，提供了堆叠组件1400中相邻微电子单元1410之间的电绝缘，设置的互连处除外。 
如图20所示，每个载体结构1430可包括具有不同宽度的凹陷1440。例如，如图所示，载体结构1430a包括沿其正面的横向具有第一宽度的凹陷1440a，载体结构1430b包括沿其正面的横向具有第二宽度的凹陷1440b，第二宽度与第一宽度不同。此外，微电子单元1410a内包括的微电子元件1420a具有的宽度，与微电子单元1410b内包括的微电子元件1420b的宽度不同。 
图21是说明包括复数个微电子单元的堆叠组件的剖面图，微电子单元与参照图12至图19B在上文所描述的微电子单元类似。在所示的实施例中，堆叠组件1500包括复数个微电子单元1510a、1510b和1510c（统称1510）。堆叠组件1500与上述及图20所示的堆叠组件1400类似，只是堆叠组件1500在穿过载体结构延伸的孔的位置和形状方面不同，在穿过孔延伸的导电通路的形成和形状方面不同，在各微电子单元1510电连接在一起的方法方面不同。 
不是分别形成穿过每个载体结构的孔，且堆叠组件中相邻微电子单元间的连接不是通过如图20中所示的导电结合材料或导电块，在堆叠组件1500中，竖直堆叠的相邻微电子单元1510内的孔在单个过程中形成，且相邻微电子单元1510中的导电通路在单个过程中电镀。 
在图21所示的实施例中，微电子单元1510竖直堆叠，然后在单个钻孔操作中钻出穿过各个微电子单元1510a、1510b和1510c的圆柱体形状的孔1550a、1550b和1550c。在特定示例中，孔1550可通过蚀刻或其他适当的工艺过程生成。 
在形成孔1550后，介电层或区域1552涂敷在各孔1550a、1550b、1550c的内表面1551a、1551b、1551c，或填充各个孔，如果需要，钻出穿过介电层或区域1552的孔隙1553。 
接下来，单个导电通路1560电镀至相应孔隙1553的内部。导电通路1560穿所有竖直堆叠的微电子单元1510延伸，从而把微电子单元机械连接及电连接在一起。 
如参照图1A在上文所述，根据处理条件，导电通路1560可形成为实心的或中空的。例如，导电通路1560可通过在使孔1550绝缘的介电层或区域1552上保形电镀而形成，从而具有穿过导电通路1560中心而延伸的内部孔隙。这种内部孔隙可填充介电材料，或可一直打开着。 
如参照图10和图20在上文所描述的，与堆叠组件1500中的任意其他载体结构的凹陷相比，每个载体结构1530可具有不同宽度的凹陷1540。此外，与堆叠组件1500中任意其他微电子单元中包括的微电子元件相比，每个微电子单元1510可包括具有不同宽度的微电子元件1520。具有同一宽度的载体结构1530的堆叠中，可并入具有各种宽度的微电子元件1520， 例如，通过在特定载体结构1530包括不同大小的凹陷，或在特定载体结构1530上应用路径布置不同的迹线，例如，如图20所示。 
图22是说明根据另一实施例的包括复数个封装芯片的堆叠晶圆级组件的剖面图。如参照图3C在上文所描述的，通过晶圆级制程，各载体结构和各微电子单元同时处理而形成，即当复数个载体结构保持接合在一起，作为晶圆的一部分、或作为整个半导体或金属晶圆时，对复数个载体结构同时进行处理。在微电子单元的制造过程完成后，可沿切割线切割晶圆，以形成单独的封装微电子单元。 
如图22中所示出的，堆叠晶圆组件1600包括晶圆1608a、1608b、1608c、和1608d（或统称1608）。每个晶圆1608包括复数个微电子单元810（图12），微电子单元810根据参照图12至图17在上文所描述的过程而形成。 
每个晶圆1608中的每个微电子单元810可与图中竖直方向相邻的微电子单元810通过相对短的电连接而连接，与在常规堆叠布置中的微电子器件之间的较长电连接相比，这可为有利的。如图22所示，通过导电互连元件1614，上方微电子单元810的后导电触点863与下方微电子单元810的端子824电连接。 
每个导电互连元件1614可与上方微电子单元810的后导电触点863及下方微电子单元810的端子824连接，例如应用如锡或焊料等的结合金属、扩散结合、热压结合、各向异性导电粘接剂、或任意其他适当的结合手段或材料而连接。在特定实施例中，导电互连元件1614可包含在设置为使上方晶圆1608与下方晶圆1608连接的再分布层（redistribution layer）内。 
尽管图22中所示的晶圆1608是通过导电互连元件1614而电连接在一起的，在示例性的实施例中，导电互连元件1614可省略。在这样的实施例中，后导电触点863可与端子824直接电连接而无需应用导电互连元件1614，例如，导电触点863和/或端子824为扩展结合垫的形式，且导电触点863与端子824对齐，使得后导电触点与端子彼此面对。 
在一些实施例中，特定微电子单元810的每个端子（如，位于载体结构830正面831的每个端子824或导电触点862，或位于背面832的每个导电触点863），无需与相邻微电子单元810的相对应的端子连接。 
晶圆1608a、1608b、1608c、和1608d可堆叠并电连接在一起，如参照图10、图20或图21在上文所述。在晶圆1608连接在一起后，通过沿切割线1612切割以分离堆叠组件而生成单独的堆叠组件1601、1602、1603，切割线1612位于各单独的微电子单元810之间的边界处。 
如参照图10、图20和图21在上文所述，与其自身堆叠组件中任意其他的载体结构上的凹陷相比较，在特定堆叠组件1601、1602、1603中的每个微电子单元810可包括具有不同宽度的凹陷840。此外，与其自身所在堆叠组件中任意其他的微电子单元中包括的微电子元件相比较，每个微电子单元810可包括具有不同宽度的微电子元件820。 
制造微电子单元1710的方法将参照图23A至图25而描述。该方法与图2至图7所示及参照图2至图7在上文所描述的方法具有相同的初始步骤，除了完成方法不是通过参照图1A所描述的步骤进行的以外，而是进行下文描述的步骤。 
现在参照图23A和图24，例如，可应用研磨、抛光或蚀刻过程，以使载体结构30的初始背面32＇与微电子元件20的初始底面22＇平面化。载体结构30的厚度可从初始厚度T1缩减至厚度T4，微电子元件20的厚度可通过从初始底面22＇除去材料而缩减，从而生成的最终底面22更接近微电子元件20的顶面21。例如厚度T1可为约600微米至约1毫米，厚度T4可为约70微米至约200微米。 
在图23A所示的制造微电子单元1710的阶段的一个变例中，图23B中所示的微电子单元1710＇可在研磨、抛光或蚀刻过程进行之前生成。在图23B所示的实施例中，每个孔50＇可从正面31穿过载体结构30＇延伸至被初始背面32＇覆盖的底面34。示出的孔50＇具有内凹形状，其中他们在底面34的宽度大于在正面31的宽度。在其他示例中，孔50＇可在正面和底面具有相同宽度，或它们可在其正面具有比其底面更大的宽度。 
在通过研磨、抛光或蚀刻初始背面32＇而平面化载体结构30＇后，孔50＇在背面32上暴露，从而孔完全贯穿载体结构而延伸，如图24所示。在特定示例中，孔可从背面穿过载体结构延伸至被初始正面覆盖的位置，使得在平面化顶面的步骤后，孔在载体结构的顶面上暴露。形成部分地穿过载体结构延伸的孔的步骤，及在平面化步骤中暴露孔的步骤，可对在本文公开的任意载体结构的实施例应用。 
如图24和图25所示，载体结构30＂可生成为，具有从正面31完全贯穿载体结构30＂延伸至背面32的开口43，而不是图1A中所示具有在凹陷40底部的内表面的凹陷40。在特定实施例中，载体结构30＂可形成为包括开口43的圆环形状，而不是通过研磨、抛光或蚀刻载体结构30的初始背面32＇而生成开口43。 
然后，参照图25，介电层73涂敷至载体结构30的背面32，且在孔50内形成导电通路60。通过介电层或区域（未示出，但以与参照其他实施例在上文所描述的用来沉积介电层的类似方式沉积），每个导电通路60与相对应孔50的内表面51绝缘。 
然后，形成迹线64和导电触点62、63，以使端子24与导电通路60电连接。在一些实施例中，导电触点62、63和迹线64可与导电通路60在单个无电沉积步骤中形成。在其他实施例中，导电通路60和其他导电元件62、63、64通过各自的无电沉积步骤形成。 
本文公开的用于形成微电子单元的方法可应用至如单个载体结构的微电子基板，或可同时应用至在固定装置内或在载体上保持限定的间距以同时处理的复数个载体结构。替代地，对于晶圆级、面板级或带级规格上的复数个载体结构，本文公开的方法可应用至包括以晶圆的方式、或晶圆的一部分的方式附接在一起的复数个载体结构的载体结构或元件，以同时进行上述的过程。 
上述的结构提供了非同寻常的三维互连能力。这些能力可用于任意类型的芯片。仅以示例的方式说明，芯片的下面的组合可包括在如上文所述的结构中：（Ⅰ）处理器及与该处理器一起使用的存储器；（Ⅱ）相同类型的复数个存储器芯片；（Ⅲ）不同类型的复数个存储器芯片，如DRAM（动态随机存储器）和SRAM（静态存储器）；（Ⅳ）图像传感器和用于处理来自于传感器的图像的图像处理器；（Ⅴ）专用集成电路（“ASIC”）和存储器。 
上述的结构可在不同的电子系统的构造中利用。例如，根据本发明进一步实施例的系统1800包括如上文所述的结构1806与其他电子元器件1808和1810联合。在描述的示例中，元器件1808为半导体芯片，而元器件1810为显示屏，但任意其他元器件都可使用。当然，尽管为清楚图示起见，在图26中只描述了两个附加元器件，系统可包括任意数量这样的元器件。如上文所述的结构1806可为，例如，上文所述的与图1A或图1B相关的微电子单元，或如参照图10在上文所描述的并入复数个微电子单元的结构。在另一变例中，二者都可提供，且任意数量的这种结构都可应用。 
结构1806和元器件1808、1810都安装至以虚线示意性地描述的共同壳体1801内，且必要时彼此电互连以形成所需的电路。在所示的示例性系统中，系统包括如柔性印刷电路板等的电路板1802，且电路板包括使元器件之间彼此互连的大量导电体1804，其中在图26中只示出了一个。但是，这只是示例，任意适当的用于形成电连接的结构都可应用。 
外壳1801作为便携式外壳而描述，具有用于如移动电话或个人数字助理等的类型，显示屏1810暴露在外壳的表面。其中结构1806包括如成像芯片等的光敏元件，还可配置镜头1811或其他光学器件，以提供光至结构的路线。同样，图26内所示的简化系统只是示例，其他系统，包括一般被视为固定结构的系统，如台式计算机、路由器及类似的结构，都可应用上述的结构而制成。 
本文公开的通路或通路导电体可通过以下专利申请中非常详细描述的过程而形成，如在共同待决、共同转让的专利申请号为12/842612、12/842651、12/842669、12/842692和12/842717，申请日都为2010年7月23日的美国专利申请中，及在申请公开号为2008/0246136的已公开的美国专利申请中，其公开的内容通过援引加入本文。 
尽管本发明参照特定实施例进行描述，可以理解的是，这些实施例只是说明本发明的原理和应用。因此，应理解为，在不偏离由附加的权利要求书所限定的本发明实质和范围的情况下，说明的实施例可做出许多修改及可设计出其他布置。 
可是理解的是，各从属权利要求及其阐述的特征可以与存在于最初权利要求书中的不同的方式组合。也可理解的是，与单个实施例结合进行描述的特征可与其他已描述的实施例共用。 
工业实用性 
本发明享有广泛的工业实用性，包括但不限于，微电子单元和制造微电子单元的方法。 
权利要求书(按照条约第19条的修改)
1.微电子单元，包括：
载体结构，具有正面、远离正面的背面、及凹陷，所述凹陷具有在所述正面的开口与位于所述载体结构的所述正面下方的内表面，所述载体结构包括半导体材料或玻璃中的至少一种；
微电子元件，具有邻近所述内表面的底面、远离所述底面的顶面、及在所述顶面上的复数个触点；
端子，与所述微电子元件的所述触点电连接，所述端子与所述载体结构电绝缘；及
介电区域，至少与所述微电子元件的所述顶面接触，所述介电区域具有与所述载体结构的所述正面共面或高于所述载体结构的所述正面的平坦表面，其中所述端子暴露在所述介电区域的所述表面，用于与外部元件互连。
2.根据权利要求1所述的微电子单元，其中所述端子暴露在所述载体结构的所述正面。
3.根据权利要求2所述的微电子单元，其中所述端子延伸至所述载体结构的所述正面的上方。
4.根据权利要求1所述的微电子单元，其中所述微电子元件具有在所述顶面与所述底面之间的至少一个边缘表面，至少一个所述端子在所述平坦表面的横向上的位置，位于所述微电子元件的所述边缘表面与所述载体结构的界定所述凹陷的表面之间。
5.根据权利要求1所述的微电子单元，其中所述端子包括导电结合垫。
6.根据权利要求1所述的微电子单元，其中所述端子包括扩展结合垫，所述扩展结合垫与所述微电子元件的所述触点接触。
7.根据权利要求1所述的微电子单元，其中所述载体结构包括外部金属处理层，使得所述载体结构适于用作散热器。
8.根据权利要求1所述的微电子单元，其中介电材料覆盖所述载体结构的整个正面。
9.根据权利要求1所述的微电子单元，其中所述载体结构包括半导体材料，所述介电区域为电化学沉积的聚合物。
10.根据权利要求1所述的微电子单元，其中所述载体结构包括玻璃，喷涂或旋涂的柔性介电材料覆盖所述凹陷的所述内表面。
11.根据权利要求1所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述正面的复数个导电通路。
12.根据权利要求11所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
13.根据权利要求11所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
14.根据权利要求1所述的微电子单元，其中所述介电区域在所述凹陷的侧壁与所述微电子元件之间延伸。
15.根据权利要求14所述的微电子单元，进一步包括从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路。
16.根据权利要求15所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
17.根据权利要求15所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
18.微电子组件，包括：
至少第一微电子单元和第二微电子单元，每个微电子单元都如权利要求1中所述，所述第一微电子单元与所述第二微电子单元堆叠，各微电子单元内的触点通过所述第一微电子单元和所述第二微电子单元的端子而电连接。
19.根据权利要求18所述的微电子组件，其中所述第一微电子单元包括暴露在第一载体结构背面的第一端子，所述第二微电子单元包括暴露在第二载体结构正面的第二端子，所述第一微电子元件与所述第二微电子元件通过所述第一端子和所述第二端子而电连接。
20.根据权利要求19所述的微电子组件，其中所述第一载体结构包括沿其正面的横向具有第一宽度的第一凹陷，且所述第二载体结构包括沿其正面的横向限定第二宽度的第二凹陷，所述第二宽度与所述第一宽度不同。
21.根据权利要求1所述的微电子单元，其中所述微电子元件为第一微电子元件，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述凹陷的所述内表面的底面、远离所述底面的顶面、及在所述顶面上的复数个触点。
22.根据权利要求1所述的微电子单元，其中所述凹陷为第一凹陷，所述微电子元件为第一微电子元件，且所述载体结构具有第二凹陷，所述第二凹陷具有在所述正面的开口及位于所述载体结构的所述正面下方的内表面，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述第二凹陷的所述内表面的底面、远离所述底面的顶面、及在所述顶面上的复数个触点。
23.微电子单元，包括：
载体结构，具有正面、远离所述正面的背面、及凹陷，所述凹陷具有在所述正面的开口与位于所述载体结构的所述正面下方的内表面，所述载体结构包括半导体材料或玻璃中的至少一种；
微电子元件，具有邻近所述内表面的顶面、远离所述顶面的底面、及在所述顶面上的复数个触点；
端子，与所述微电子元件的所述触点电连接，所述端子与所述载体结构电绝缘；及
介电区域，至少与所述微电子元件的所述底面接触，所述介电区域限定了与所述载体结构的所述正面共面或高于所述载体结构的所述正面的平坦表面。
24.根据权利要求23所述的微电子单元，其中所述微电子元件具有在所述顶面与所述底面之间的至少一个边缘表面，至少一个所述端子在所述平坦表面的横向上的位置，位于所述微电子元件的所述边缘表面与所述载体结构的界定所述凹陷的表面之间。
25.根据权利要求23所述的微电子单元，其中所述微电子元件的所述底面与所述载体结构的所述正面共面。
26.根据权利要求23所述的微电子单元，其中所述端子暴露在所述载体结构的所述正面上。
27.根据权利要求26所述的微电子单元，其中所述端子延伸至所述载体结构的所述正面的上方。
28.根据权利要求23所述的微电子单元，其中所述端子包括导电结合垫。
29.根据权利要求23所述的微电子单元，其中所述端子包括扩展结合垫，所述扩展结合垫使在所述凹陷内延伸的导电体与所述微电子元件的所述触点接触。
30.根据权利要求23所述的微电子单元，其中所述载体结构包括外部金属处理层，使得所述载体结构适于用作散热器。
31.根据权利要求23所述的微电子单元，其中介电材料覆盖所述载体结构的整个正面。
32.根据权利要求23所述的微电子单元，其中所述载体结构包括半导体材料，所述介电区域为电化学沉积的聚合物。
33.根据权利要求23所述的微电子单元，其中所述载体结构包括玻璃，喷涂或旋涂的柔性介电材料覆盖所述凹陷的所述内表面。
34.根据权利要求23所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述内表面的复数个导电通路。
35.根据权利要求34所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
36.根据权利要求34所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
37.根据权利要求23所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述正面的复数个导电通路。
38.根据权利要求37所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
39.根据权利要求37所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
40.根据权利要求23所述的微电子单元，其中所述介电区域在所述凹陷的侧壁与所述微电子元件之间延伸。
41.根据权利要求40所述的微电子单元，进一步包括从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路。
42.根据权利要求41所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
43.根据权利要求41所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
44.微电子组件，包括：
至少第一微电子单元和第二微电子单元，每个微电子单元都如权利要求23中所述，所述第一微电子单元与所述第二微电子单元堆叠，各微电子单元内的触点通过所述第一微电子单元和所述第二微电子单元的端子而电连接。
45.根据权利要求44所述的微电子组件，其中所述第一微电子单元包括暴露在第一载体结构背面的第一端子，所述第二微电子单元包括暴露在第二载体结构正面的第二端子，所述第一微电子元件与所述第二微电子元件通过所述第一端子和所述第二端子而电连接。
46.根据权利要求45所述的微电子组件，其中所述第一载体结构包括沿其正面的横向具有第一宽度的第一凹陷，且所述第二载体结构包括沿其正面的横向限定第二宽度的第二凹陷，所述第二宽度与所述第一宽度不同。
47.根据权利要求23所述的微电子单元，其中所述微电子元件为第一微电子元件，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述凹陷的所述内表面的顶面、远离所述顶面的底面、及在所述顶面上的复数个触点。
48.根据权利要求23所述的微电子单元，其中所述凹陷为第一凹陷，具有在所述正面的开口及位于所述载体结构的所述正面下方的内表面，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述第二凹陷的内表面的顶面、远离所述顶面的底面、及在所述顶面上的复数个触点。
49.微电子单元，包括：
载体结构，具有正面、远离所述正面的背面、及开口，所述开口从所述正面穿过所述载体结构延伸至所述背面，所述载体结构包括半导体材料或玻璃中的至少一种；
微电子元件，具有邻近所述开口的侧边表面的边缘表面、远离底面的顶面、及在所述顶面上的复数个触点；
介电区域，与所述微电子元件的所述边缘表面接触；
端子，暴露在由所述正面与所述介电区域所限定的平面上、或暴露在由所述背面与所述介电区域所限定的平面上，所述端子与所述微电子元件的所述触点电连接；及
迹线，沿所述介电区域延伸，并使所述触点与所述端子电连接。
50.根据权利要求49所述的微电子单元，其中所述端子的第一子集暴露在所述介电区域的前平坦表面，所述端子的第二子集暴露在所述介电区域的后平坦表面并用于与外部元件互连。
51.根据权利要求49所述的微电子单元，进一步包括从所述正面穿过所述载体结构延伸至所述背面的复数个导电通路。
52.根据权利要求51所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
53.根据权利要求49所述的微电子单元，其中所述介电区域在所述开口的壁与所述微电子元件之间延伸。
54.根据权利要求53所述的微电子单元，进一步包括从所述前平坦表面穿过所述介电区域延伸至所述后平坦表面的复数个导电通路。
55.根据权利要求49所述的微电子单元，进一步包括从所述前平坦表面穿过所述介电区域延伸至所述微电子元件的所述触点的复数个导电通路。
56.根据权利要求49所述的微电子单元，进一步包括从所述后平坦表面穿过所述介电区域延伸至所述微电子元件的所述触点的复数个导电通路。
57.制造微电子单元的方法，包括：
在载体结构的凹陷内放置微电子元件，所述微电子元件具有顶面、远离所述顶面的底面、在所述顶面上的复数个触点，所述载体结构具有正面及远离所述正面的背面，所述载体结构包括半导体材料或玻璃中的至少一种，使所述触点与所述载体结构的端子电互连，所述微电子元件的所述顶面或所述底面放置为邻近所述载体结构的在所述凹陷内的内表面；
向所述凹陷涂敷介电区域，所述介电区域至少与所述微电子元件的所述顶面接触；及
平面化所述介电区域，以限定与所述载体结构的正面共面或在所述载体结构的正面上方的平坦表面。
58.根据权利要求57所述的方法，进一步包括应用光刻图案化过程在所述介电区域上电镀迹线的步骤。
59.根据权利要求57所述的方法，其中向所述凹陷涂敷介电区域的步骤包括涂敷覆盖所述凹陷的整个内表面的层。
60.制造微电子单元堆叠组件的方法，包括根据权利要求57所述的方法，进一步包括下面的步骤：
在第二微电子单元上堆叠第一微电子单元；及
通过导电结合材料使所述第一微电子单元与所述第二微电子单元接合。
61.根据权利要求57所述的方法，其中平面化所述介电区域的步骤包括研磨、抛光或蚀刻所述微电子元件的所述底面及所述载体结构的所述正面的一部分。
62.根据权利要求57所述的方法，其中所述微电子元件的所述底面放置为邻近所述载体结构在所述凹陷内的内表面，进一步包括研磨部分的所述微电子元件的所述底面及所述载体结构的所述背面的步骤，直至所述微电子元件的所述底面在所述载体结构的所述背面暴露。
63.根据权利要求62所述的方法，进一步包括形成从所述正面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
64.根据权利要求63所述的方法，其中形成所述复数个导电通路的步骤包括形成从所述正面穿过所述载体结构延伸至被所述背面覆盖的一位置的复数个插口，研磨所述载体结构的所述背面的一部分的步骤包括，研磨所述背面直至所述复数个插口在所述背面暴露而变为所述复数个导电通路。
65.根据权利要求57所述的方法，进一步包括形成从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
66.根据权利要求57所述的方法，进一步包括形成从所述背面穿过所述载体结构延伸至所述正面的复数个导电通路的步骤。
67.根据权利要求66所述的方法，其中形成所述复数个导电通路的步骤包括形成从所述背面穿过所述载体结构延伸至被所述正面覆盖的一位置的复数个插口，平面化所述介电区域的步骤包括，研磨、抛光或蚀刻所述载体结构的所述正面直至所述复数个插口在所述正面暴露而变成所述复数个导电通路。
68.根据权利要求66所述的方法，其中当所述载体结构与至少一个其他载体结构在边缘保持连接时，进行形成所述凹陷、形成所述复数个导电通路、形成所述端子、涂敷所述介电区域、及平面化所述介电区域的各步骤。
69.制造微电子单元堆叠组件的方法，包括根据权利要求66所述的方法，进一步包括下面的步骤：
在第二微电子单元上堆叠第一微电子单元；及
使所述第一微电子单元与所述第二微电子单元接合；
其中形成所述复数个导电通路的步骤和使所述第一微电子单元与所述第二微电子单元接合的步骤包括，在堆叠步骤后，钻出贯穿所述第一微电子单元和所述第二微电子单元的孔，并用导电材料电镀所述孔。
70.根据权利要求57所述的方法，进一步包括，形成从所述凹陷的所述内表面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
71.根据权利要求70所述的方法，其中当所述载体结构与至少一个其他载体结构在边缘保持连接时，进行形成所述凹陷、形成所述复数个导电通路、形成所述端子、涂敷所述介电区域、及平面化所述介电区域的各步骤。
72.制造微电子单元堆叠组件的方法，包括根据权利要求70所述的方法，进一步包括下面的步骤：
在第二微电子单元上堆叠第一微电子单元；及
通过导电结合材料使所述第一微电子单元与所述第二微电子单元接合。
73.根据权利要求70所述的方法，进一步包括使所述微电子元件的所述触点与位于所述凹陷的所述内表面邻近的导电垫接合的步骤，其中形成复数个导电通路的步骤包括形成从所述载体结构的所述背面延伸至所述导电垫的通路。
74.根据权利要求70所述的方法，进一步包括，使所述微电子元件与涂敷在所述凹陷的所述内表面的介电层接合的步骤，其中形成复数个导电通路的步骤包括，形成从所述载体结构的所述背面延伸至所述微电子元件的所述触点的孔，其中形成复数个导电通路的步骤可通过电镀所述孔而进行。
75.系统，包括根据权利要求1、23或49中任一所述的微电子单元，以及与所述结构电连接的一个或多个其他电子元器件。
76.根据权利要求75所述的系统，进一步包括外壳，所述微电子单元和所述其他电子元器件安装于所述外壳。

Claims (76)

1.微电子单元，包括：
载体结构，具有正面、远离正面的背面、及凹陷，所述凹陷具有在所述正面的开口与位于所述载体结构的所述正面下方的内表面，所述载体结构包括半导体材料或玻璃中的至少一种；
微电子元件，具有邻近所述内表面的底面、远离所述底面的顶面、及在所述顶面上的复数个触点；
端子，与所述微电子元件的所述触点电连接，所述端子与所述载体结构电绝缘；及
介电区域，至少与所述微电子元件的所述顶面接触，所述介电区域具有与所述载体结构的所述正面共面或高于所述载体结构的所述正面的平坦表面，其中所述端子暴露在所述介电区域的所述表面，用于与外部元件互连。
2.根据权利要求1所述的微电子单元，其中所述端子暴露在所述载体结构的所述正面。
3.根据权利要求2所述的微电子单元，其中所述端子延伸至所述载体结构的所述正面的上方。
4.根据权利要求1所述的微电子单元，其中所述微电子元件具有在所述顶面与所述底面之间的至少一个边缘表面，至少一个端子在所述平坦表面的横向上的位置，位于所述微电子元件的所述边缘表面与所述载体结构的界定所述凹陷的表面之间。
5.根据权利要求1所述的微电子单元，其中所述端子包括导电结合垫。
6.根据权利要求1所述的微电子单元，其中所述端子包括扩展结合垫，所述扩展结合垫与所述微电子元件的所述触点接触。
7.根据权利要求1所述的微电子单元，其中所述载体结构包括外部金属处理层，使得所述载体结构适于用作散热器。
8.根据权利要求1所述的微电子单元，其中介电材料覆盖所述载体结构的整个正面。
9.根据权利要求1所述的微电子单元，其中所述载体结构包括半导体材料，所述介电区域为电化学沉积的聚合物。
10.根据权利要求1所述的微电子单元，其中所述载体结构包括玻璃，喷涂或旋涂的柔性介电材料覆盖所述凹陷的所述内表面。
11.根据权利要求1所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述正面的复数个导电通路。
12.根据权利要求11所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
13.根据权利要求11所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
14.根据权利要求1所述的微电子单元，其中所述介电区域在所述凹陷的侧壁与所述微电子元件之间延伸。
15.根据权利要求14所述的微电子单元，进一步包括从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路。
16.根据权利要求15所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
17.根据权利要求15所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
18.微电子组件，包括：
至少第一微电子单元和第二微电子单元，每个微电子单元都如权利要求1中所述，所述第一微电子单元与所述第二微电子单元堆叠，各微电子单元内的触点通过所述第一微电子单元和所述第二微电子单元的端子而电连接。
19.根据权利要求18所述的微电子组件，其中所述第一微电子单元包括暴露在第一载体结构背面的第一端子，所述第二微电子单元包括暴露在第二载体结构正面的第二端子，所述第一微电子元件与所述第二微电子元件通过所述第一端子和所述第二端子而电连接。
20.根据权利要求19所述的微电子组件，其中所述第一载体结构包括沿其正面的横向具有第一宽度的第一凹陷，且所述第二载体结构包括沿其正面的横向限定第二宽度的第二凹陷，所述第二宽度与所述第一宽度不同。
21.根据权利要求1所述的微电子单元，其中所述微电子元件为第一微电子元件，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述凹陷的所述内表面的底面、远离底面的顶面、及在顶面上的复数个触点。
22.根据权利要求1所述的微电子单元，其中所述凹陷为第一凹陷，所述微电子元件为第一微电子元件，且所述载体结构具有第二凹陷，所述第二凹陷具有在所述正面的开口及位于所述载体结构的所述正面下方的内表面，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述第二凹陷的内表面的底面、远离底面的顶面、及在顶面上的复数个触点。
23.微电子单元，包括：
载体结构，具有正面、远离正面的背面、及凹陷，所述凹陷具有在所述正面的开口与位于所述载体结构的所述正面下方的内表面，所述载体结构包括半导体材料或玻璃中的至少一种；
微电子元件，具有邻近所述内表面的顶面、远离所述顶面的底面、及在所述顶面上的复数个触点；
端子，与所述微电子元件的所述触点电连接，所述端子与所述载体结构电绝缘；及
介电区域，至少与所述微电子元件的所述底面接触，所述介电区域限定了与所述载体结构的所述正面共面或高于所述载体结构的所述正面的平坦表面。
24.根据权利要求23所述的微电子单元，其中所述微电子元件具有在所述顶面与所述底面之间的至少一个边缘表面，至少一个端子在所述平坦表面的横向上的位置，位于所述微电子元件的所述边缘表面与所述载体结构的界定所述凹陷的表面之间。
25.根据权利要求23所述的微电子单元，其中所述微电子元件的所述底面与所述载体结构的所述正面共面。
26.根据权利要求23所述的微电子单元，其中所述端子暴露在所述载体结构的所述正面上。
27.根据权利要求26所述的微电子单元，其中所述端子延伸至所述载体结构的所述正面的上方。
28.根据权利要求23所述的微电子单元，其中所述端子包括导电结合垫。
29.根据权利要求23所述的微电子单元，其中所述端子包括扩展结合垫，所述扩展结合垫使在所述凹陷内延伸的导电体与所述微电子元件的所述触点接触。
30.根据权利要求23所述的微电子单元，其中所述载体结构包括外部金属处理层，使得所述载体结构适于用作散热器。
31.根据权利要求23所述的微电子单元，其中介电材料覆盖所述载体结构的整个正面。
32.根据权利要求23所述的微电子单元，其中所述载体结构包括半导体材料，所述介电区域为电化学沉积的聚合物。
33.根据权利要求23所述的微电子单元，其中所述载体结构包括玻璃，喷涂或旋涂的柔性介电材料覆盖所述凹陷的所述内表面。
34.根据权利要求23所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述内表面的复数个导电通路。
35.根据权利要求34所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
36.根据权利要求34所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
37.根据权利要求23所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述正面的复数个导电通路。
38.根据权利要求37所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
39.根据权利要求37所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
40.根据权利要求23所述的微电子单元，其中所述介电区域在所述凹陷的侧壁与所述微电子元件之间延伸。
41.根据权利要求40所述的微电子单元，进一步包括从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路。
42.根据权利要求41所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
43.根据权利要求41所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
44.微电子组件，包括：
至少第一微电子单元和第二微电子单元，每个微电子单元都如权利要求23中所述，所述第一微电子单元与所述第二微电子单元堆叠，各微电子单元内的触点通过所述第一微电子单元和所述第二微电子单元的端子而电连接。
45.根据权利要求44所述的微电子组件，其中所述第一微电子单元包括暴露在第一载体结构背面的第一端子，所述第二微电子单元包括暴露在第二载体结构正面的第二端子，所述第一微电子元件与所述第二微电子元件通过所述第一端子和所述第二端子而电连接。
46.根据权利要求45所述的微电子组件，其中所述第一载体结构包括沿其正面的横向具有第一宽度的第一凹陷，且所述第二载体结构包括沿其正面的横向限定第二宽度的第二凹陷，所述第二宽度与所述第一宽度不同。
47.根据权利要求23所述的微电子单元，其中所述微电子元件为第一微电子元件，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述凹陷的所述内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。
48.根据权利要求23所述的微电子单元，其中所述凹陷为第一凹陷，具有在所述正面的开口及位于所述载体结构的所述正面下方的内表面，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近第二凹陷内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。
49.微电子单元，包括：
载体结构，具有正面、远离正面的背面、及开口，所述开口从所述正面穿过所述载体结构延伸至所述背面，所述载体结构包括半导体材料或玻璃中的至少一种；
微电子元件，具有邻近所述开口的侧边表面的边缘表面、远离底面的顶面、及在所述顶面上的复数个触点；
介电区域，与所述微电子元件的所述边缘表面接触；
端子，暴露在由所述正面与所述介电区域所限定的平面上、或暴露在由所述背面与所述介电区域所限定的平面上，所述端子与所述微电子元件的所述触点电连接；及
迹线，沿所述介电区域延伸，并使所述触点与所述端子电连接。
50.根据权利要求49所述的微电子单元，其中所述端子的第一子集暴露在所述介电区域的前平坦表面，所述端子的第二子集暴露在所述介电区域的后平坦表面并用于与外部元件互连。
51.根据权利要求49所述的微电子单元，进一步包括从所述正面穿过所述载体结构延伸至所述背面的复数个导电通路。
52.根据权利要求51所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
53.根据权利要求49所述的微电子单元，其中所述介电区域在所述开口的壁与所述微电子元件之间延伸。
54.根据权利要求53所述的微电子单元，进一步包括从所述前平坦表面穿过所述介电区域延伸至所述后平坦表面的复数个导电通路。
55.根据权利要求49所述的微电子单元，进一步包括从所述前平坦表面穿过所述介电区域延伸至所述微电子元件的所述触点的复数个导电通路。
56.根据权利要求49所述的微电子单元，进一步包括从所述后平坦表面穿过所述介电区域延伸至所述微电子元件的所述触点的复数个导电通路。
57.制造微电子单元的方法，包括：
在载体结构的凹陷内放置微电子元件，所述微电子元件具有顶面、远离顶面的底面、在顶面上的复数个触点，所述载体结构具有正面及远离正面的背面，所述载体结构包括半导体材料或玻璃中的至少一种，使所述触点与所述载体结构的端子电互连，所述微电子元件的所述顶面或所述底面放置为邻近所述载体结构的在所述凹陷内的内表面；
向所述凹陷涂敷介电区域，所述介电区域至少与所述微电子元件的所述顶面接触；及
平面化所述介电区域，以限定与载体结构的正面共面或在载体结构的正面上方的平坦表面。
58.根据权利要求57所述的方法，进一步包括应用光刻图案化过程在所述介电区域上电镀迹线的步骤。
59.根据权利要求57所述的方法，其中向所述凹陷涂敷介电区域的步骤包括涂敷覆盖所述凹陷的整个内表面的层。
60.制造微电子单元堆叠组件的方法包括根据权利要求57所述的方法，进一步包括下面的步骤：
在第二微电子单元上堆叠第一微电子单元；及
通过导电结合材料使所述第一微电子单元与所述第二微电子单元接合。
61.根据权利要求57所述的方法，其中平面化所述介电区域的步骤包括研磨、抛光或蚀刻部分的所述微电子元件底面及所述载体结构的所述正面。
62.根据权利要求57所述的方法，其中所述微电子元件的所述底面放置为邻近所述载体结构在所述凹陷内的内表面，进一步包括研磨部分的所述微电子元件的所述底面及所述载体结构的所述背面的步骤，直至所述微电子元件的所述底面在所述载体结构的所述背面暴露。
63.根据权利要求62所述的方法，进一步包括形成从所述正面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
64.根据权利要求63所述的方法，其中形成所述复数个导电通路的步骤包括形成从所述正面穿过所述载体结构延伸至被所述背面覆盖的一位置的复数个插口，研磨所述载体结构的所述背面的一部分的步骤包括，研磨所述背面直至所述复数个插口在所述背面暴露而变为所述复数个导电通路。
65.根据权利要求57所述的方法，进一步包括形成从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
66.根据权利要求57所述的方法，进一步包括形成从所述背面穿过所述载体结构延伸至所述正面的复数个导电通路的步骤。
67.根据权利要求66所述的方法，其中形成所述复数个导电通路的步骤包括形成从所述背面穿过所述载体结构延伸至被所述正面覆盖的一位置的复数个插口，平面化所述介电区域的步骤包括，研磨、抛光或蚀刻所述载体结构的所述正面直至所述复数个插口在所述正面暴露而变成所述复数个导电通路。
68.根据权利要求66所述的方法，其中当所述载体结构与至少一个其他载体结构在边缘保持连接时，进行形成所述凹陷、形成所述复数个导电通路、形成所述端子、涂敷所述介电区域、及平面化所述介电区域的各步骤。
69.制造微电子单元堆叠组件的方法包括根据权利要求66所述的方法，进一步包括下面的步骤：
在第二微电子单元上堆叠第一微电子单元；及
使所述第一微电子单元与所述第二微电子单元接合；
其中形成所述复数个导电通路的步骤和使所述第一微电子单元与所述第二微电子单元接合的步骤包括，在堆叠步骤后，钻出贯穿所述第一微电子单元和所述第二微电子单元的孔，并用导电材料电镀所述孔。
70.根据权利要求57所述的方法，进一步包括，形成从所述凹陷的所述内表面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
71.根据权利要求70所述的方法，其中当所述载体结构与至少一个其他载体结构在边缘保持连接时，进行形成所述凹陷、形成所述复数个导电通路、形成所述端子、涂敷所述介电区域、及平面化所述介电区域的各步骤。
72.制造微电子单元堆叠组件的方法，包括根据权利要求70所述的方法，进一步包括下面的步骤：
在第二微电子单元上堆叠第一微电子单元；及
通过导电结合材料使所述第一微电子单元与所述第二微电子单元接合。
73.根据权利要求70所述的方法，进一步包括使所述微电子元件的所述触点与位于所述凹陷的所述内表面邻近的导电垫接合的步骤，其中形成复数个导电通路的步骤包括形成从所述载体结构的所述背面延伸至所述导电垫的通路。
74.根据权利要求70所述的方法，进一步包括，使所述微电子元件与涂敷在所述凹陷的所述内表面的介电层接合的步骤，其中形成复数个导电通路的步骤包括，形成从所述载体结构的所述背面延伸至所述微电子元件的所述触点的孔，其中形成复数个导电通路的步骤可通过电镀所述孔而进行。
75.系统，包括根据权利要求1、23或49中任一所述的结构，以及与所述结构电连接的一个或多个其他电子元器件。
76.根据权利要求75所述的系统，进一步包括外壳，所述结构和所述其他电子元器件安装于所述外壳。
CN201080069190.2A 2010-07-23 2010-10-15 组装后平面化的微电子元件 Active CN103222353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610574542.9A CN106024721A (zh) 2010-07-23 2010-10-15 组装后平面化的微电子元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/842,587 US8847376B2 (en) 2010-07-23 2010-07-23 Microelectronic elements with post-assembly planarization
US12/842,587 2010-07-23
PCT/US2010/052792 WO2012011933A1 (en) 2010-07-23 2010-10-15 Microelectronic elements with post-assembly planarization

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610574542.9A Division CN106024721A (zh) 2010-07-23 2010-10-15 组装后平面化的微电子元件

Publications (2)

Publication Number Publication Date
CN103222353A true CN103222353A (zh) 2013-07-24
CN103222353B CN103222353B (zh) 2016-08-24

Family

ID=45493456

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610574542.9A Pending CN106024721A (zh) 2010-07-23 2010-10-15 组装后平面化的微电子元件
CN201080069190.2A Active CN103222353B (zh) 2010-07-23 2010-10-15 组装后平面化的微电子元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610574542.9A Pending CN106024721A (zh) 2010-07-23 2010-10-15 组装后平面化的微电子元件

Country Status (8)

Country Link
US (5) US8847376B2 (zh)
EP (1) EP2596689B1 (zh)
JP (3) JP5663662B2 (zh)
KR (3) KR101656814B1 (zh)
CN (2) CN106024721A (zh)
BR (1) BR112013001774A2 (zh)
TW (1) TWI470751B (zh)
WO (1) WO2012011933A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047628A (zh) * 2015-06-05 2015-11-11 苏州迈瑞微电子有限公司 晶圆级芯片tsv封装结构及其封装方法
CN105244336A (zh) * 2014-07-07 2016-01-13 英飞凌科技奥地利有限公司 通过公共导电层将多个半导体器件层电耦合的方法和装置
CN105704924A (zh) * 2014-11-24 2016-06-22 深南电路有限公司 一种封装基板的方法及电路板
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN111434191A (zh) * 2017-11-10 2020-07-17 Lpkf激光电子股份公司 集成半导体晶片的方法和装置
CN113380637A (zh) * 2021-05-20 2021-09-10 苏州通富超威半导体有限公司 扇出型封装方法及扇出型封装器件

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8723049B2 (en) 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
EP2766928A1 (en) 2011-10-03 2014-08-20 Invensas Corporation Stub minimization with terminal grids offset from center of package
WO2013052373A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
FR2988712B1 (fr) * 2012-04-02 2014-04-11 St Microelectronics Rousset Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation.
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
JP6705096B2 (ja) 2013-08-21 2020-06-03 インテル・コーポレーション バンプレスビルドアップ層（ｂｂｕｌ）用のバンプレスダイ−パッケージインターフェースを備えるパッケージアセンブリ、コンピューティングデバイス、及びパッケージアセンブリの製造方法
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
US9305911B2 (en) * 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
EP2881986A3 (en) 2013-12-06 2015-08-12 Ka Wa Cheung System and method for manufacturing a cavity down fabricated carrier
CN104766805A (zh) 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法
CN104701191A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 生产制造载体的系统和方法
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR20150086779A (ko) * 2014-01-20 2015-07-29 재단법인 다차원 스마트 아이티 융합시스템 연구단 소자 패키지 및 그 제작 방법
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9087759B1 (en) 2014-03-28 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming an image sensor device and method of forming the same
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
KR102146131B1 (ko) * 2014-04-07 2020-08-21 에스케이하이닉스 주식회사 패키지 적층 소자
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
JP6554338B2 (ja) * 2014-07-28 2019-07-31 ローム株式会社 半導体装置
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
TWI560827B (en) * 2014-09-15 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor package and its carrier structure and method of manufacture
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
TWI571983B (zh) * 2014-11-25 2017-02-21 矽品精密工業股份有限公司 電子封裝件及其製法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10388607B2 (en) * 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
US9693488B2 (en) * 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
US10224269B2 (en) * 2015-12-17 2019-03-05 International Business Machines Corporation Element place on laminates
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN105575913B (zh) * 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
US11114353B2 (en) * 2016-03-30 2021-09-07 Intel Corporation Hybrid microelectronic substrates
JP6761592B2 (ja) * 2016-03-31 2020-09-30 大日本印刷株式会社 電子デバイス及びその製造方法
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
JP6716363B2 (ja) 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102506428B1 (ko) * 2016-09-30 2023-03-06 삼성전자 주식회사 전자 장치 및 이의 노이즈 제어 방법
KR102537528B1 (ko) * 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN106599424B (zh) * 2016-12-05 2019-10-15 重庆邮电大学 基于微电子工艺的智能化结构变换系统
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
US20190011497A1 (en) * 2017-07-09 2019-01-10 Texas Instruments Incorporated Test Fixture with Sintered Connections Between Mother Board and Daughter Board
KR102144933B1 (ko) * 2017-08-04 2020-08-18 주식회사 네패스 칩 패키지 및 그 제조방법
CN108807316B (zh) * 2017-08-14 2020-07-10 苏州捷芯威半导体有限公司 半导体封装结构及半导体器件
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
US10354978B1 (en) * 2018-01-10 2019-07-16 Powertech Technology Inc. Stacked package including exterior conductive element and a manufacturing method of the same
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
KR102015910B1 (ko) * 2018-01-24 2019-10-23 삼성전자주식회사 팬-아웃 센서 패키지
US10573573B2 (en) 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
CN110299328B (zh) * 2018-03-21 2021-08-13 华为技术有限公司 一种堆叠封装器件及其封装方法
KR102578881B1 (ko) * 2018-03-23 2023-09-15 주식회사 네패스 전력 반도체 패키지 및 그 제조 방법
MX2020014055A (es) 2018-09-14 2021-05-27 Illumina Inc Celdas de flujo y metodos relacionados con las mismas.
CN113196469B (zh) * 2018-12-21 2024-03-29 株式会社村田制作所 电子部件模块的制造方法及电子部件模块
US11069622B2 (en) * 2019-03-22 2021-07-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Interposer-type component carrier and method of manufacturing the same
CN112687615A (zh) 2019-10-17 2021-04-20 美光科技公司 微电子装置组合件、封装体和相关方法
CN112687614A (zh) * 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
US11456284B2 (en) 2019-10-17 2022-09-27 Micron Technology, Inc. Microelectronic device assemblies and packages and related methods
US11282716B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
CN111326503B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
US11518573B2 (en) * 2020-02-14 2022-12-06 Dell Products L.P. Palletizing containers for charging electronic devices contained therein
TWI704668B (zh) * 2020-02-25 2020-09-11 典琦科技股份有限公司 晶粒封裝結構的製造方法
CN111312697B (zh) * 2020-02-28 2022-02-22 西安微电子技术研究所 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN113571431A (zh) * 2020-04-29 2021-10-29 典琦科技股份有限公司 晶粒封装结构的制造方法
DE102020215562A1 (de) * 2020-12-09 2022-06-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224968A1 (en) * 2004-03-31 2005-10-13 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
CN1738512A (zh) * 2004-08-20 2006-02-22 松下电器产业株式会社 立体电路模块和用其的叠层立体电路模块及其制造方法
US20070096289A1 (en) * 2005-09-30 2007-05-03 Ibiden Co., Ltd A Multilayered circuit substrate with semiconductor device incorporated therein
JP2009231371A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 半導体チップ及び半導体装置

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259376A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd 半導体装置
US5377902A (en) 1994-01-14 1995-01-03 Microfab Technologies, Inc. Method of making solder interconnection arrays
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5986334A (en) 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
SE514529C2 (sv) * 1998-09-21 2001-03-05 Ericsson Telefon Ab L M Metod och anordning för begravda elektronik-komponenter
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
SE515856C2 (sv) * 1999-05-19 2001-10-22 Ericsson Telefon Ab L M Bärare för elektronikkomponenter
KR100823767B1 (ko) 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US20020072189A1 (en) 1999-12-17 2002-06-13 Haroun Baher S. Via capacitor
JP2001250902A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
US6600231B2 (en) * 2000-05-11 2003-07-29 Mitutoyo Corporation Functional device unit and method of producing the same
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
US6707149B2 (en) 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20030119692A1 (en) 2001-12-07 2003-06-26 So Joseph K. Copper polishing cleaning solution
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US6897128B2 (en) 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
TW581323U (en) 2003-02-07 2004-03-21 Via Tech Inc Vertical routing structure
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP3951966B2 (ja) * 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US6946726B1 (en) * 2003-11-26 2005-09-20 Actel Corporation Chip carrier substrate with a land grid array and external bond terminals
TWI233192B (en) * 2004-05-04 2005-05-21 Kuo-Ning Chiang The wafer level structure of system packaging with stacked packaging units
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
US20060017058A1 (en) * 2004-07-22 2006-01-26 Taiwan Oasis Technology Co., Ltd. Construction of LED circuit board
KR100605315B1 (ko) 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
US7204737B2 (en) 2004-09-23 2007-04-17 Temic Automotive Of North America, Inc. Hermetically sealed microdevice with getter shield
TWM264652U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Structure of image sensor package
US7897436B2 (en) * 2004-11-26 2011-03-01 Stmicroelectronics, S.A. Process for packaging micro-components using a matrix
CN1815734A (zh) * 2005-02-03 2006-08-09 光磊科技股份有限公司 发光二极管数组封装结构及其方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7973398B2 (en) * 2005-05-12 2011-07-05 Unimicron Technology Corp. Embedded chip package structure with chip support protruding section
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US20060278962A1 (en) 2005-06-09 2006-12-14 Tessera, Inc. Microelectronic loop packages
KR100721353B1 (ko) 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
US7592699B2 (en) 2005-12-29 2009-09-22 Sandisk Corporation Hidden plating traces
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
WO2007086481A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 電子デバイスパッケージ、モジュール、および電子機器
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
KR100884238B1 (ko) 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US20080054443A1 (en) * 2006-08-23 2008-03-06 Chao-Wen Shih Carrier board structure with semiconductor chip embedded therein
JP5042591B2 (ja) 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP5064768B2 (ja) 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
TWI344694B (en) 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
WO2009048604A2 (en) * 2007-10-10 2009-04-16 Tessera, Inc. Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
US8138610B2 (en) * 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
JP2010056496A (ja) * 2008-08-30 2010-03-11 Kyocera Kinseki Corp ウェハの金属材料形成方法
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224968A1 (en) * 2004-03-31 2005-10-13 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
CN1738512A (zh) * 2004-08-20 2006-02-22 松下电器产业株式会社 立体电路模块和用其的叠层立体电路模块及其制造方法
US20070096289A1 (en) * 2005-09-30 2007-05-03 Ibiden Co., Ltd A Multilayered circuit substrate with semiconductor device incorporated therein
JP2009231371A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 半導体チップ及び半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244336A (zh) * 2014-07-07 2016-01-13 英飞凌科技奥地利有限公司 通过公共导电层将多个半导体器件层电耦合的方法和装置
CN105244336B (zh) * 2014-07-07 2018-11-13 英飞凌科技奥地利有限公司 通过公共导电层将多个半导体器件层电耦合的方法和装置
CN105704924A (zh) * 2014-11-24 2016-06-22 深南电路有限公司 一种封装基板的方法及电路板
CN105047628A (zh) * 2015-06-05 2015-11-11 苏州迈瑞微电子有限公司 晶圆级芯片tsv封装结构及其封装方法
CN105047628B (zh) * 2015-06-05 2017-08-22 苏州迈瑞微电子有限公司 晶圆级芯片tsv封装结构及其封装方法
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN111434191A (zh) * 2017-11-10 2020-07-17 Lpkf激光电子股份公司 集成半导体晶片的方法和装置
CN111434191B (zh) * 2017-11-10 2023-10-20 Lpkf激光电子股份公司 集成半导体晶片的方法和装置
CN113380637A (zh) * 2021-05-20 2021-09-10 苏州通富超威半导体有限公司 扇出型封装方法及扇出型封装器件
CN113380637B (zh) * 2021-05-20 2023-11-17 苏州通富超威半导体有限公司 扇出型封装方法及扇出型封装器件

Also Published As

Publication number Publication date
US9966303B2 (en) 2018-05-08
KR20130133167A (ko) 2013-12-06
TWI470751B (zh) 2015-01-21
US9659812B2 (en) 2017-05-23
TW201205742A (en) 2012-02-01
US20130010441A1 (en) 2013-01-10
KR101736890B1 (ko) 2017-05-17
JP5986178B2 (ja) 2016-09-06
KR101619942B1 (ko) 2016-05-12
WO2012011933A1 (en) 2012-01-26
JP2015084434A (ja) 2015-04-30
US20170256443A1 (en) 2017-09-07
JP2016201565A (ja) 2016-12-01
CN106024721A (zh) 2016-10-12
US20120020026A1 (en) 2012-01-26
KR101656814B1 (ko) 2016-09-22
US8847376B2 (en) 2014-09-30
JP6321095B2 (ja) 2018-05-09
BR112013001774A2 (pt) 2016-05-31
KR20160107364A (ko) 2016-09-13
KR20160055968A (ko) 2016-05-18
JP5663662B2 (ja) 2015-02-04
CN103222353B (zh) 2016-08-24
EP2596689A1 (en) 2013-05-29
US20150249037A1 (en) 2015-09-03
US10559494B2 (en) 2020-02-11
US20180254213A1 (en) 2018-09-06
US9099479B2 (en) 2015-08-04
EP2596689A4 (en) 2017-07-26
JP2013535834A (ja) 2013-09-12
EP2596689B1 (en) 2019-08-28

Similar Documents

Publication Publication Date Title
CN103222353A (zh) 组装后平面化的微电子元件
US10354942B2 (en) Staged via formation from both sides of chip
CN103109349B (zh) 具有与第一通路或中间通路结构连接的后触点的微电子元件
CN201910420U (zh) 微电子单元及系统
CN103339725B (zh) 晶圆内的柔性互连
CN103339717A (zh) 具有分段形成的贯通硅通路及芯片上载体的堆叠微电子组件
CN106935563A (zh) 电子封装件及其制法与基板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant