CN102931103A - 具有极细间距堆叠的微电子组件 - Google Patents

具有极细间距堆叠的微电子组件 Download PDF

Info

Publication number
CN102931103A
CN102931103A CN2012103939900A CN201210393990A CN102931103A CN 102931103 A CN102931103 A CN 102931103A CN 2012103939900 A CN2012103939900 A CN 2012103939900A CN 201210393990 A CN201210393990 A CN 201210393990A CN 102931103 A CN102931103 A CN 102931103A
Authority
CN
China
Prior art keywords
substrate
conductive
dielectric layer
microelectronic element
conductive pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103939900A
Other languages
English (en)
Other versions
CN102931103B (zh
Inventor
B·哈巴
C·S·米切尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN102931103A publication Critical patent/CN102931103A/zh
Application granted granted Critical
Publication of CN102931103B publication Critical patent/CN102931103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一种制造堆叠微电子组件的方法包括：提供第一微电子封装（122A），所述第一微电子封装具有第一衬底（124A）以及从所述第一衬底（124A）的表面（128A）延伸的导电柱（130A），以及提供第二微电子封装（122B），其具有第二衬底（124B）和从第二衬底（124B）的表面（126B）延伸的导电可熔块（148B）。在第一和第二衬底（124A，124B）的表面之一上固定微电子元件（154A），所述微电子元件（154A）界定从所述第一和第二衬底的固定所述微电子元件的表面之一延伸的垂直高度H1。第一衬底的导电柱（130A）的末端（131A）抵靠到第二衬底的可熔块（148B）的顶点，由此每个导电柱/可熔块组合的垂直高度等于或大于固定到所述第一和第二衬底的表面之一的所述微电子元件（154A）的垂直高度。

Description

具有极细间距堆叠的微电子组件
本申请为分案申请，其原申请是2008年8月21日进入中国国家阶段、国际申请日为2006年12月19日的国际专利申请PCT/US2006/048423，该原申请的中国国家申请号是20068005323.6，发明名称为“具有极细间距堆叠的微电子组件”。
对相关申请的交叉引用
本申请要求享有于2005年12月23日提交的美国专利申请No.11/318164的权益，在此通过引用将其并入本文。
本发明涉及微电子组件以及制造和测试可堆叠微电子组件的方法。
背景技术
诸如半导体芯片的微电子器件通常需要很多通往其它电子元件的输入和输出连接。半导体芯片或其它类似器件的输入和输出接触通常设置成基本覆盖器件表面的格栅状图案（通常称为“区域阵列”）或细长的排，所述排可以平行延伸到器件正面的每个边缘并与其相邻，或者在正面的中心位置。典型地，必须要把诸如芯片的器件物理地安装在诸如印刷电路板的衬底上，器件的接触必须要电连接到电路板的导电部件上。
半导体芯片通常设置在封装中，在制造期间，以及在将芯片安装在诸如电路板或其它电路面板的外部衬底上期间，封装有助于对芯片的操作。例如，很多半导体芯片设置在适于表面安装的封装中。已经针对各种应用提出了这一大类的很多种封装。最常见的是，这种封装包括电介质元件，其通常称为“芯片载体”，电介质上形成有作为电镀或蚀刻金属结构的端子。通常通过诸如沿芯片载体自身延伸的细迹线的部件、并通过延伸于芯片接触和端子或迹线之间的细引线或导线，将这些端子连接到芯片自身的接触。在表面安装操作中，将封装置于电路板上，使得封装上的每个端子与电路板上对应的接触焊盘对准。在端子和接触焊盘之间提供焊料或其它接合材料。可以通过加热组件以熔化或“回流”焊料或激活接合材料来将封装永久键合在适当的位置。
很多封装包括附着于封装端子的焊球形式的焊料块，其直径通常大约为0.1mm和大约0.8mm（5和30密耳）。具有从其底面突出的焊球阵列的封装通常被称为球栅阵列或“BGA”封装。被称为栅格阵列或“LGA”封装的其它封装，它们是通过焊料形成的薄层或焊接区而固定到衬底。这种类型的封装可以相当紧凑。某些封装，通常称为“芯片尺度封装”，其占据的电路板面积等于或仅稍大于封装中所包括的器件的面积。这样的有利之处在于，其减小了组件的总体尺寸，并允许使用衬底上各器件之间的短互连，这又限制了器件之间的信号传播时间，并且由此便于以高速操作组件。
包括封装的组件可能会有因器件和衬底的不同热膨胀和收缩而被施加应力的问题。在工作期间以及在制造期间，半导体芯片膨胀和收缩的量往往与电路板膨胀和收缩的量不同。在例如通过利用焊料将封装端子相对于芯片或其它器件加以固定的情况下，这些效应往往会导致端子相对于电路板上的接触焊盘移动。这可能会在将端子连接到电路板上的接触焊盘的焊料中施加应力。如美国专利5679977、5148266、5148265、5455390和5518964（在此通过引用将其公开并入本文）的某些优选实施例所公开的，半导体芯片封装可以具有相对于芯片或封装中包括的其它器件可移动的端子。这种移动可以在相当程度上补偿膨胀和收缩的差异。
测试已封装的器件提出了另一个困难的问题。在一些制造工艺中，必须要在被封装器件的端子和测试夹具之间形成临时连接，并通过这些连接操作器件，以确保器件实现全面功能。通常，必需要在不将封装端子接合到测试夹具的情况下形成这些临时连接。确保所有端子都可靠地连接到测试夹具的导电元件是非常重要的。然而，难以通过把封装压到诸如具有平面接触焊盘的普通电路板的简单测试夹具上来形成连接。如果封装的端子不是共平面的，或者测试夹具的导电元件不是共平面的，那么一些端子将无法接触到测试夹具上它们相应的接触焊盘。例如，在BGA封装中，附着于端子的焊球直径的差异以及芯片载体不平坦可能导致一些焊球位于不同的高度。
可以通过使用特殊构造的、具有被设置成补偿非平坦的特征的测试夹具减轻这些问题。然而，这样的特征增加了测试夹具的成本，并且在一些情况下，给测试夹具自身带来了一些不可靠性。这一点尤其不合乎需要，因为测试夹具以及器件与测试夹具的配合应当比被封装器件自身更加可靠，以便提供有意义的测试。此外，通常通过施加高频信号来测试用于高频操作的器件。这种要求对测试夹具中的信号路径的电学特性提出了约束，这进一步使测试夹具的构造复杂化。
此外，在测试焊球与端子连接的已封装器件时，焊料往往会积聚在测试夹具结合焊球的那些部分上。残余焊料的这种积聚可能会缩短测试夹具的寿命并减损其可靠性。
已经提出了多种方案来解决上述问题。上述专利中公开的某些封装具有可相对于微电子器件移动的端子。这种移动在测试期间可以在一定程度上补偿端子非平面性。
Nishiguchi等人的美国专利5196726和5214308公开了一种BGA型的方法，其中在衬底上的杯状插座中接收芯片表面上的凸点引线并通过低熔点材料在其中焊接它们。Beaman等人的美国专利4975079公开了一种用于芯片的测试插座，其中在锥形导向体之内设置了处于测试衬底上的穹顶形接触。通过将芯片压到衬底上，使得焊球进入锥形导向体并与衬底上的穹顶形管脚相啮合。通过施加充分大的力，使得穹顶形管脚实际上使芯片的焊球变形。
可以在1998年9月8日授权的共同转让美国专利5802699中找到BGA插座的其它范例，在此通过引用将其公开并入本文。'699专利公开了一种具有多个孔的片状连接器。每个孔具备至少一个在孔上方、向内延伸的弹性分层接触。BGA器件的凸点引线进入孔中，使得凸点引线与接触配合。可以对该组件进行测试，且如果发现可以接受，可以将凸点引线永久地焊接到接触。
2001年3月20日授权的共同转让美国专利6202297（在此通过引用将其并入本文）公开了一种具有凸点引线的用于微电子器件的连接器以及制造和使用连接器的方法。在'297专利的一个实施例中，电介质衬底具有从正面向上延伸的多个柱体。柱体可以设置成柱体组的阵列，每个柱体组在其间界定一间隙。一般分层的接触从每个柱体顶部延伸。为了测试器件，将器件的每个凸点引线插入相应间隙之内，由此在凸点引线被不断地插入期间使其与凸点引线相擦触的接触相配合。通常，在将凸点引线插入间隙中时，接触的远侧部向下朝着衬底偏转，向外远离间隙的中心。
共同转让的美国专利6177636（在此通过引用将其公开并入本文）公开了一种用于在微电子器件和支撑衬底之间提供互连的方法和设备。在'636专利的一个优选实施例中，制造微电子器件的互连组件的方法包括提供具有第一和第二表面的柔性芯片载体以及将导电片耦合到芯片载体的第一表面。然后有选择地蚀刻导电片，以制作出多个基本刚性的柱体。在支撑结构的第二表面上提供应力缓冲（compliant）层，并将诸如半导体芯片的微电子器件与应力缓冲层配合，使得应力缓冲层位于微电子器件和芯片载体之间，保留柱体从芯片载体的暴露表面突出。柱体电连接到微电子器件。柱体形成突出的封装端子，其可以配合在插座中或由焊料结合到诸如电路面板的衬底的部件上。由于柱体可以相对于微电子器件移动，因此这种封装基本适应器件使用时器件和支撑衬底之间的热膨胀系数的不匹配。此外，柱体的端部可以是共面的或几乎共面的。
如2004年11月10日提交的共同审查中、共同转让的题为“MICRO PINGRID ARRAY WITH WIPING ACTION”[TESSERA 3.0-375]的美国专利申请No.10/985126（在此通过引用将其公开并入本文）的某些优选实施例所公开的，微电子封装包括了促进擦触作用（wiping action）且有助于导电柱和接触相配合的导电柱。在一个优选实施例中，每个柱体的尖端或上端可以从柱体基底的中心水平偏移。除了上述部件之外，或者作为其替代，可以使用这种偏移用于促进柱体倾斜。而且，可以为柱体提供诸如陡沿或粗糙体的特征，用于促进与接触焊盘更可靠的配合。
如2004年12月16日提交的共同审查中、共同转让的题为“MICROELECTRONIC PACKAGES AND METHODS THEREFOR”[TESSERA 3.0-374]的美国专利申请No.11/014439（在此通过引用将其公开并入本文）所详细讨论的，支撑结构可以包括多个间隔开的支撑元件且还可以包括覆盖该支撑元件的柔性片。导电柱可以在水平方向上从支撑元件偏移开。柱体和支撑元件之间的偏移允许柱体，尤其是柱体的基底相对微电子元件彼此独立地移动。
在2004年11月10日提交的共同审查中、共同转让的题为“MICRO PINGRID WITH PIN MOTION ISOLATION”[TESSERA 3.0-376]的美国专利申请No.10/985119中也更详细地公开了具有能彼此独立地移动的导电端子或柱体的微电子封装，在此通过引用将其公开并入本文。
通常将诸如半导体芯片的微电子元件安装在诸如电路板的电路面板上。例如，已封装的半导体芯片可以在封装的底表面上具有结合接触的阵列。通过将这种封装放在电路板上，使封装的底表面面朝下并且抵靠电路板的顶表面,使得封装上的每个接合接触与电路板上对应的接合接触对准，可以将封装安装到电路板顶表面暴露的对应结合接触阵列上。在封装的结合接触和电路板的结合接触之间提供通常为焊球形式的导电接合材料块。在典型的表面安装技术中，在将封装施加到电路板之前，在封装的结合接触上放置焊球。
通常，在电路板上并排安装大量的微电子元件，并通过连接各结合接触的导电迹线将微电子元件彼此互连。然而，利用这种常规的方法，电路板必须要具有至少等于所有微电子元件的总计面积的面积。此外，电路板必须要具有在微电子元件之间形成所有互连所需的所有迹线。在一些情况下，电路板必须包括很多层迹线，以容纳所需的互连。这实质上增加了电路板的成本。通常，每层都在电路板的整个区域上延伸。换言之，整个电路板中的层数由电路板中具有最复杂、最密集包封的互连的区域中所需的层数决定。例如，如果特定的电路在一个小区域中需要六层迹线，而在电路板的其它区域中只需要四层，则必须要把整个电路板制造为六层结构。
通过利用附加电路面板使相关微电子元件彼此连接以便形成子电路或模块，子电路或模块又安装到主电路板上，这样可以在一定程度上减轻这些困难。主电路板不需要包括由模块的电路面板所形成的互连。可以用“堆叠”配置制造这种模块，使得模块中的一些芯片或其它微电子元件设置于同一模块中其它芯片或微电子元件的顶部。所以，可以将模块整体安装在主电路板上小于模块中各微电子元件累积面积的区域中。然而，附加电路面板和该电路面板与主电路板之间附加互连层会占据额外的空间。具体而言，该附加电路面板和附加电路面板与主电路面板之间的附加互连层增加了模块的高度，即，增加了模块在主电路板顶表面上方突出的距离。在以堆叠配置提供模块，且低高度非常重要（例如，在用于微型化的手机和将被用户佩戴或携带的其它设备中的组件中）的情况下，这一点尤其显著。
通过把模块的电路面板与封装自身的一部分（通称为封装衬底）集成可以节省在独立模块电路面板上安装预封装的半导体芯片所占用的额外空间。例如，在芯片封装操作期间，可以将若干裸露或未封装的半导体芯片连接到公共衬底。这种性质的封装也可以制造成堆叠的设置。这种多芯片封装可以包括封装中各芯片间的一些或所有互连，并能够提供非常紧凑的组件。主电路板可以比在同一电路中安装单个已封装芯片所需的电路板更简单。然而，这种方法需要针对封装中要包括的芯片的每个组合的唯一封装。例如，在手机行业中，通行做法是使用具有静态随机存取存储器（“SRAM”）和闪速存储器的不同组合的同样现场可编程门阵列（“FPGA”）或专用集成电路（“ASIC”），以便在不同手机中提供不同的特征。这增加了与生产、处理和存储各种封装相关的成本。
尽管现有技术中已经存在以上所有这些进步，但仍期望在制造和测试微电子封装方面的进一步改进。
发明内容
在本发明的某些优选实施例中，一种制造堆叠微电子组件的方法包括：提供第一微电子封装，所述第一微电子封装具有第一衬底以及从所述第一衬底的表面延伸的导电柱，每个导电柱具有从所述第一衬底的所述表面延伸到所述导电柱末端的垂直高度。该方法优选包括：提供第二微电子封装，所述第二微电子封装包括第二衬底以及从所述第二衬底的表面延伸的导电可熔块，每个可熔块具有从所述第二衬底的表面延伸到所述可熔块顶点的垂直高度。在所述第一和第二衬底的表面之一上根据需要固定微电子元件，所述微电子元件界定从固定所述微电子元件的所述第一和第二衬底的所述表面延伸的垂直高度。第一衬底的表面优选与第二衬底的表面并置（juxtapose），使得导电柱基本与可熔块对准。希望所述导电柱的末端抵靠到所述可熔块的顶点，由此每个所述导电柱/可熔块组合的垂直高度等于或大于固定到所述第一和第二衬底的表面之一的微电子元件的垂直高度。
在其它优选实施例中，一种微电子组件优选包括以微细间距堆叠的两个或更多微电子封装，该间距比利用焊球制造连接可能实现的间距更微细。每个可堆叠封装最好包括衬底，其具有从衬底一个表面突出的管脚和从衬底另一个表面突出的焊球。结果，每个封装可以与另一个类似构造的封装堆叠在一起和/或放置在多层堆叠组件中。每个可堆叠封装可以具有一个或多个附着于衬底的一个或多个表面的管芯。在某些实施例中，管芯可以附着于衬底的两个表面。可以利用本领域的技术人员公知的任何方法，包括利用引线键合、倒装芯片结合、引线和/或螺柱凸点技术将管芯与衬底电互连。管芯可以密封在密封剂材料中，被底填或进行顶端水滴化（globtopped）。在某些优选实施例中，导电柱高度和球高度的组合等于或大于设置在衬底上的密封或模制芯片结构的高度。导电柱高度和球高度的组合必须至少等于密封芯片结构的高度，使得导电元件（例如导电柱和相对的焊球）能够跨越组件层之间的间隙。
在导电焊盘末端与焊料块接触之后，按照期望使焊料块回流以形成堆叠微电子封装之间的永久电互连。在回流期间，回流的焊料将吸附（wick up）到导电柱周围，形成细长的焊料柱。此外，在回流焊料时，表面张力将组件的相对层彼此拉到一起，并为导电柱提供自定心作用。
虽然本发明不限于任何特定的操作理论，但据信，提供具有从衬底一个表面突出的导电柱和从衬底另一表面突出的可熔块的可堆叠封装相对于常规封装具有很多优点。首先，利用导电柱来跨越堆体层间间隙的一部分允许为电互连使用更微细的间距。第二，导电柱可以跨越堆体层间的间隙的大部分，使得相对的焊球可以非常小，这进一步便于使用微细间距。此外，利用拉长的导电柱为回流的可熔材料提供了更大的吸附表面积，从而增大柱体和回流的材料之间的表面张力。此外，回流的可熔材料将试图完全包围导电柱的外表面，这将容易使柱体居于导电可熔块的中心或使二者对准。
在某些优选实施例中，衬底可以是柔性的，并且可以包括诸如聚酰亚胺的电介质材料。例如使用导电引线、导线或迹线使微电子元件按照期望与衬底电互连。微电子元件可以是半导体芯片，其具有带接触的正面和远离其的背面。在某些优选实施例中，半导体芯片的正面面对衬底。在其它优选实施例中，然而，半导体芯片的正面远离衬底，而半导体芯片的背面面对衬底。可以在微电子元件和衬底之间设置应力缓冲层。在其它优选实施例中，封装可以包括在衬底上的两个或更多微电子元件。在一个优选实施例中，在衬底顶表面上有一个或多个微电子元件。在第二优选实施例中，一个或多个微电子元件覆盖在衬底的底表面上。在又一个优选实施例中，一个或多个微电子元件覆盖衬底的第一表面，并且一个或多个微电子元件可以覆盖衬底的第二表面。微电子元件可以被密封。
本发明的又一方面提供了处理微电子封装的方法。根据本发明该方面的方法有利地包括如下步骤：推进具有支撑于微电子元件表面上的柔性衬底并具有从所述衬底突出的导电柱的微电子封装，直到所述柱体的末端与测试电路面板上的接触焊盘配合，且衬底发生弯曲，使得与所述柔性衬底相邻的所述柱体的至少一些基底部分相对于微电子元件移动。在根据本发明该方面的优选方法中，柱体基底的移动有助于末端的移动，允许末端即使在接触焊盘自身彼此不共面的情况下也与接触焊盘配合。
根据本发明该方面的方法可以包括如下额外的步骤：保持柱体末端与所述接触焊盘接触，并在保持步骤期间测试封装，例如通过经配合的接触焊盘和柱体向以及从封装传输信号。可以使用具有简单接触焊盘的简单电路面板实施该方法。该方法还可以包括，在测试之后将末端从接触焊盘解除配合，且还可以包括在从测试电路面板释放之后，将柱体末端与电路面板的导电元件结合。
安装结构可以包括柔性衬底，其可以具有形成于其上的导电迹线，用于使柱体与微电子元件电互连。柔性衬底可以是基本沿水平面延伸的大致片状衬底，该衬底具有顶表面和底表面，导电柱从顶表面向上突出。柔性衬底还可以包括多个延伸通过衬底并界定多个区域的间隙，不同柱体设置于不同区域上，例如如2004年11月10日提交的共同转让的题为“MICRO PINGRID WITH PIN MOTION ISOLATION”的美国专利申请No.10/985119所公开的，在此通过引用将其公开并入本文。该封装可以并入支撑层，例如设置于柔性衬底和微电子元件之间的应力缓冲层。在其它实施例中，该封装可以包括多个彼此间隔开并设置于柔性衬底和微电子元件之间的支撑元件，柱体的基底与支撑元件水平间隔开，如2004年12月16日提交的共同审查中、共同转让的题为“MICROELECTRONIC PACKAGES AND METHODSTHEREFOR”的美国专利申请No.11/014439中所更详细描述的，在此通过引用将其公开并入本文。
封装的微电子元件优选具有面和接触，接触与导电柱和/或可熔块电互连。在某些实施例中，接触暴露于微电子元件的第一面，且安装结构覆盖第一面。在其它实施例中，接触暴露于微电子元件的第一面，安装结构覆盖微电子元件的方向相反的第二面。
本发明的另一方面提供了制造微电子封装和这种封装的元件的方法。根据本发明该方面的方法期望包括：提供由诸如铜的导电材料制成的坯件，在压力下向坯件施加流体，最好为液体，以在坯件中形成至少一个导电端子，以及提供通往至少一个导电端子的电互连。至少一个导电端子可以是导电柱。该方法还可以包括加热坯件以使坯件在形成操作期间更有易延展。
该组件还期望地包括设置于微电子元件和衬底之间的多个支撑元件。支撑元件最好支撑微电子元件上方的柔性衬底，同时至少一些导电柱与支撑元件偏移开。可以在柔性衬底和微电子元件之间设置应力缓冲材料。
在某些优选实施例中，至少一个导电支撑元件包括可熔材料块。在其它优选实施例中，至少一个导电支撑元件包括电介质内核与电介质内核上的导电外涂层。支撑元件也可以是细长的，具有大于其宽度或直径的长度。
微电子元件可以是印刷电路板或用于测试诸如微电子元件和微电子封装的器件的测试板。微电子元件的第一面可以是微电子元件的正面，可以在正面触及接触。在某些优选实施例中，至少一些支撑元件是导电的。导电支撑元件按期望将至少一些微电子元件的接触与至少一些导电柱电互连。在某些优选实施例中，支撑元件包括从柔性衬底延伸的多个第二导电柱。第二导电柱优选向着微电子元件的第一面突出，至少一些第二导电柱与第一导电柱电互连。在某些优选实施例中，第一导电柱通过与第一导电柱紧邻设置的第二导电柱电互连到接触。
导电柱可以是细长的，从而使柱体具有显著大于柱体宽度或直径的长度。可以将支撑元件设置成阵列，使得支撑元件在柔性衬底上界定多个区域，每个区域由界定区域角部的多个支撑元件划界，不同的导电柱设置于不同区域中。在优选实施例中，在每个区域中仅设置一个导电柱。
在本发明的另一优选实施例中，微电子组件包括具有面和接触的微电子元件、与微电子元件隔开且覆盖其第一面的柔性衬底，以及从柔性衬底延伸并从微电子元件的第一面突出的多个第一导电柱，至少一些导电柱与微电子元件电互连。该组件还按期望包括从柔性衬底延伸并向着微电子元件的第一面突出的多个第二导电柱，第二导电柱支撑着微电子元件上的柔性衬底，至少一些第一导电柱从第二导电柱偏移开。
在优选实施例中，至少一些第二导电柱是导电的，第二导电柱将微电子元件的至少一些接触与至少一些第一导电柱电互连。至少一些第一导电柱可以通过紧邻第一导电柱的第二导电柱连接到至少一些接触。该组件还可以包括设置于柔性衬底上的导电迹线，由此，导电迹线将至少一些第一导电柱与微电子元件上的至少一些接触电互连。在某些优选实施例中，至少一个导电迹线延伸于相邻导电柱之间。
根据本发明某些优选实施例的组件有助于具有非平坦接触和接口的微电子元件和封装的测试，并避免了对专用的昂贵测试设备的需求。在根据本发明该方面的优选方法中，导电柱基底的移动有助于柱体末端的移动，即使在接触焊盘自身彼此不共面的情况下也允许末端与相对的接触焊盘配合。
如上所述，可以在柔性衬底上提供导电迹线以将至少一些第一导电柱与至少一些第二导电柱电互连。这些迹线可以非常短；每条迹线的长度按期望等于第一导电柱和第二导电柱之间的偏移距离。在优选形式中，可以证明该设置是适于高频信号传输的、柱体和微电子元件之间的低阻抗导电路径。
在本发明的另一优选实施例中，微电子组件包括其正面上具有接触的裸芯片或晶片。裸芯片或晶片与其顶表面上具有导电柱且其底表面上具有导电端子的柔性衬底并置。至少一些导电柱未与一些导电端子对准。导电柱优选与导电端子互连。在组装期间，将导电柱的末端抵靠到芯片或晶片的接触上，以将芯片或晶片与柔性衬底上的导电端子电互连。可以在芯片/晶片和柔性衬底之间提供密封剂。可以提供诸如焊料或锡/金的导电元件与导电端子接触。导电端子与导电柱的非对准为封装提供了顺从性（compliancy），使得导电端子能够相对于芯片/晶片移动。在某些优选实施例中，导电柱具有金外层，该金外层被直接压到芯片接触上。在其它优选实施例中，利用各向异性导电膜或各向异性导电胶形成导电柱和接触之间的电互连，由此在导电柱和接触之间设置导电颗粒。在本发明的另一优选实施例中，用于将芯片/晶片与柔性衬底保持在一起的密封剂包括不导电膜或胶。
下文将详细描述本发明的这些和其它优选实施例。
附图说明
图1A-1E示出了制造微电子组件的现有技术方法。
图2A-2B示出了图1A-1B中所示的现有技术的微电子组件的另一视图。
图3示出了根据本发明某些优选实施例的微电子封装的截面图。
图4A-4C示出了根据本发明某些优选实施例的制造堆叠微电子组件的方法。
图5A-5C示出了根据本发明另一优选实施例的制造堆叠微电子组件的方法。
图6A-6B示出了根据本发明又一优选实施例的制造堆叠微电子组件的方法。
图7示出了根据本发明某些优选实施例的堆叠微电子组件的截面图。
具体实施方式
图1A-1C示出了制造可堆叠组件的常规方法，该可堆叠组件包括具有电介质衬底24的第一微电子封装22，电介质衬底24具有第一表面26和第二表面28。第一微电子封装22包括可以在衬底24的第二表面28触及的导电焊盘30。第一微电子封装22还包括附着于衬底24的第二表面28的第一微电子元件32，例如半导体芯片。微电子封装22还包括第一微电子元件32上方的第二微电子元件34。封装材料36覆盖第一和第二微电子元件32、34。
参考图1A，该微电子组件还包括具有衬底40的第二微电子元件38，该衬底40具有第一表面42和第二表面44。衬底40的第一表面42包括可以在第一表面触及的接触46。在组装期间，第一衬底24的导电焊盘30优选被置于同第二衬底40的接触46对准的位置。为了跨越或桥接密封剂层36的高度以确保可靠的电互连，在第一衬底24的一些导电焊盘30上放置第一焊球48，且在第二衬底40的一些接触46上放置第二焊球50。
如图1A所示，第一衬底24包括设置在被密封微电子元件32、34左侧的五个导电焊盘30以及设置在被密封微电子元件右侧的五个导电焊盘。如下文将要更详细描述的，由于必须要跨越的第一和第二微电子封装之间的高度，且由于跨越间隙所需的焊球尺寸，可以不在每个导电焊盘30或接触46上设置焊球。结果，仅有一些对准的导电焊盘30和接触46可以具有在其间延伸的导电材料。
参考图1B，在彼此并置第一和第二微电子元件之后，第一微电子封装的第一焊球48靠住第二微电子封装的第二焊球50。如图1B所示，第一和第二组焊球48、50优选彼此对准，以电互连相对的导电焊盘30和接触46。第一和第二焊球48、50优选具有足以跨越第一和第二微电子封装22、38之间的间隙的尺寸，以形成其间的电互连。在图1B的实施例中，焊球的高度显著高于密封剂层36的高度。然而，对准的第一和第二焊球48、50的组合高度必须仅足以跨越密封剂层36形成的层之间的间隙。
参考图1C，在相对的焊球48、50彼此接触之后，可以通过例如加热焊料块来使焊料块回流，以形成导电块，一些导电块延伸于第一衬底24的导电焊盘30和第二衬底40的接触46之间。在图1C所示的特定实施例中，微电子组件20包括被密封微电子元件32、34左侧的三个导电块和其右侧的三个导电块。由于表面张力，导电块52往往在顶部较薄，在底部较厚。如图1C所示，导电块52A、52B、52D、52E和52F具有泪滴状形状，其底部比顶部厚。导电块52C塌陷成球形块。结果，导电块52C不能形成导电焊盘30E和接触46E之间的电互连。
图1D中示出了一种方案，用于确保导电块52'能够桥接第一衬底24'的导电焊盘30'和第二衬底40'上的接触46'之间的间隙。在图1D所示的组件中，将两个衬底24'和40'置于比图1C实施例所示的间距更近。然而，导电块52'往往会展宽并覆盖相邻的导电焊盘30'和接触46'。结果，不能在所有对准的导电焊盘30和接触46之间放置导电块。如果在所有对准的导电焊盘30'和接触46'上放置诸如焊球的导电块，一个导电焊盘或接触上的导电材料会接触到相邻的导电焊盘或接触或相邻导电焊盘和/或接触上的导电材料。在某些情况下，相邻导电焊盘和/或接触上的导电焊料材料在回流期间会流到一起，这将导致微电子组件短路等。
图1E示出了在试图对图1D实施例导致的问题进行解决的时候发生的额外问题。在图1E中，第一衬底24”和第二衬底40”相互隔开充分的距离，以便避免图1D中所示的横向集束问题。随着将衬底彼此移开，表面张力和重力可能导致诸如焊球的导电材料仅在接触46”上集中，在第一衬底24”的导电焊盘30”和第二衬底40”的接触46”之间为间隙47”。还可以在相对的导电焊盘和接触之间形成两个更小的导电块，例如在导电焊盘30J”上形成较小的导电块52F”-1,在接触46J”上形成较大的导电块52F”-2。
图2A和2B示出了在将焊球置于每个对准的导电焊盘和接触上时发生的一些上述问题。参考图2A，第一微电子封装22包括第一衬底24，第一衬底24具有第一表面26和远离其的第二表面28。第一衬底24包括位于已密封微电子元件32、34左侧的五个导电焊盘30A-30E以及位于已密封第一和第二微电子元件32、34右侧的五个导电焊盘30F-30J。在相应的导电焊盘30A、30C和30E上方分别设置焊球48A、48C和48E。类似地，在相应的导电焊盘30F、30H和30J上方分别设置焊球48F、48H和48J。在导电焊盘30B、30D、30G和30I上不设置焊球。这是因为焊球48太大，以致于不能被放置在每个导电焊盘30上。假想（phantom）的焊球48B表明，在导电焊盘30A-30C上没有足够的空间来在每个导电焊盘上放置焊球。如果尝试这种布置，三个焊球48A-48C会在回流操作期间彼此接触，这会导致电子组件短路或形成有缺陷的电互连。
图2A还示出了包括第二衬底40的第二微电子封装38，第二衬底40具有第一表面42和第二表面44。第二衬底40包括接触46A-46J。焊球50设置于接触46A-46J中一部分的顶部。具体而言，焊球50A、50C和50E分别设置在接触46A、46C和46E顶部。此外，焊球50F、50H和50J分别设置在接触46F、46H和46J顶部。在接触46B顶部不设置焊球，因为在该接触上放置焊料会导致焊球50A-50C彼此接触，这会导致短路或有缺陷的电互连。
参考图2B，在组装期间，使第一微电子封装22与第二微电子封装38并置，从而使导电焊盘30A-30J与接触46A-46J基本对准。将导电焊盘上的焊球48A、48C、48E、48F、48H和48J放置成与第二微电子封装38上的第二焊球50A、50C、50E、50F、50H和50J接触。堆叠焊球的高度足以跨越由密封剂层36的高度产生的间隙。由于空间量不够，并不是在所有的对准导电焊盘和接触之间都设置焊球。具体而言，至少在导电焊盘30B和接触46B之间不设置焊球，因为在第一和第二衬底24、40的相对表面上没有足够的空间。虽然示出了假想的焊球48B、50B，但这样的焊球实际上并不在相对的导电焊盘30B和接触46B上。示出假想的焊球仅仅表示如果在每个对准的导电焊盘和接触顶部都设置焊球将会发生的空间问题和短路问题。
所以，图1A-1C以及2A-2B示出了与使用焊球或焊料块跨越堆叠微电子组件层之间的间隙相关联的一些问题。如上所述，问题之一涉及到相对的接触或导电焊盘之间的距离或间隙空间。为了充分跨越层间的高度，焊料块必须要具有足够的直径以跨越该高度。令人遗憾的是，为了跨越该高度，随着焊料块直径的增加，可以在衬底表面上并排设置的焊球数量下降。因此，可以在堆体中的层间形成的垂直延伸的电连接的数量减小了。考虑到这些不足，需要提供具有微细间距的堆叠微电子组件。
图3示出了根据本发明某些优选实施例的微电子封装122。微电子封装包括诸如柔性电介质衬底的衬底124，其具有第一表面126和远离其的第二表面128。微电子封装包括从柔性衬底124的第二表面128突出的导电柱130。导电柱130具有远离衬底124的第二表面128的末端131。微电子封装122还包括衬底124的第二表面128上方的第一微电子元件132以及第一微电子元件132上的第二微电子元件134。第一和第二微电子元件132、134被密封在密封剂层136中。
微电子封装122还包括可从衬底124第一表面126触及的诸如焊球的可熔块148。可熔块148优选与一个或多个导电柱130电接触。微电子封装122还优选包括在整个衬底124上延伸的导电迹线149。导电迹线149可以与一个或多个导电柱130和/或一个或多个可熔块148电接触。导电迹线149可以在衬底124的第一表面126上、第二表面128上和/或第一和第二表面126、128之间延伸。
密封剂材料136具有底表面154，该底表面界定了在底表面154和衬底124的第二表面128之间延伸的高度H1。导电柱130界定在导电柱的末端131和衬底124的第二表面128之间延伸的第二高度H2。如下文将要详细描述的，导电柱的高度H2和将要与导电柱130的末端131配合的相对焊料块的高度必须足以跨越由密封剂层136的高度H1生成的间隙。焊料块148具有顶点151，顶点151界定了在焊料块的顶点151和衬底124的第一表面126之间延伸的高度H3。如下文将要详细描述的，当把两个或更多个图3所示的微电子封装彼此堆叠在一起时，衬底124的第一表面126上的导电柱的高度H2和焊料块148的高度H3通常大于或等于密封剂层136的高度，以便跨越由密封剂层136的高度产生的间隙。
图4A示出了与图3中所示的封装类似的两个微电子封装122A、122B。第一微电子封装122A包括衬底124A、导电柱130A、可熔块148A和被密封的微电子元件132A、134A。微电子元件132A、134A被具有底表面154A的密封剂层136A密封。密封剂层136A的底表面154A界定了在衬底124A的第二表面128A和密封剂层136A的底表面154A之间延伸的第一高度H1。导电柱130A界定了在其末端131A和衬底124A的第二表面128A之间延伸的第二高度H2。焊料块148A界定了在焊料块的顶点151和衬底124A的第一表面126A之间延伸的第三高度H3。第二微电子封装122B包括具有第一表面126B和第二表面128B的衬底124B。
参考图4B，第一微电子封装122A被堆叠在第二微电子封装122B上，导电柱的末端131A与焊料块148B的顶点配合。导电柱的高度H2和焊料块的高度H3的组合高度优选等于或大于密封剂层136A的高度H1。
参考图4C，在导电柱131的末端131抵靠到可熔块之后，例如通过加热对可熔块进行回流，以使可熔块变成至少部分熔化的状态。回流的可熔材料优选通过毛细作用被吸附到导电柱外表面周围。在回流状态下，可熔块利用表面张力来对导电柱自定心。结果，第一微电子封装122A的导电柱优选与第二微电子封装122B的导电柱基本对准。表面张力还将第一微电子封装122A和第二微电子封装122B相互拉近。
图5A-5C示出了根据本发明另一优选实施例的微电子组件220。微电子组件220包括具有衬底224的第一微电子元件222，衬底224具有第一表面226和远离其的第二表面228。第一衬底224包括可在第二表面228触及的导电焊盘230A-230J。第一微电子封装222还具有附着于衬底的一个或多个微电子元件，例如半导体芯片。在图5A所示的特定实施例中，第一微电子封装222包括第二表面228上的第一微电子元件232以及第一微电子元件上的第二微电子元件234。密封剂层236覆盖微电子元件232、234。密封剂层具有底表面254，其界定了密封剂层底表面和衬底224的第二表面228之间的距离。
导电焊盘230A-230J具有与图1A和2A的实施例所示的间隔类似的间隔。然而，图5A的特定实施例使用了细长的导电柱248A-248J，而不是图1A和2A实施例所示的焊料块。结果，有足够的空间供一个导电柱248从每个导电焊盘230突出而不会使相邻的导电柱彼此接触，如以上图1A和2A实施例所示，在导电焊盘和接触上都使用焊球时会发生所述接触。于是，能够具有来自第一微电子封装222的更多输入/输出并形成更多电互连。
微电子组件220还包括具有第二衬底240的第二微电子封装238，第二衬底240具有第一表面242和远离其的第二表面244。第一表面242包括接触246A-246J。焊球250设置于每个接触246A-246J上。
参考图5B，第一衬底224的第一表面228与第二衬底240的第一表面242并置。导电柱248的末端231抵靠在焊球250的顶点。密封剂层236的底表面254界定了在密封剂层底表面254和衬底224的第二表面228之间延伸的高度H1。导电柱230界定了在柱末端231和第一衬底224的第二表面228之间延伸的高度H2。焊球250界定了在焊球顶点和第二衬底240的第一表面242之间延伸的高度H3。导电柱和焊球的组合高度H2和H3等于或大于密封剂层236的高度H1。结果，导电柱230和焊球250的组合足以跨越由密封剂层的高度产生的间隙。
图5C示出了在已经对焊料材料250进行回流并将其吸附到导电柱230的侧面之后的微电子组件220。随着焊料材料250吸附到导电柱的侧面，表面张力将第一微电子封装222和第二微电子封装238彼此拉向一起。此外，回流的焊料材料提供了自定心功能，由此使导电柱230位于第二微电子封装238的接触246的顶部中心。
图6A和6B示出了本发明的自定心特征。参考图6A，第一微电子封装322A与第二微电子封装322B并置。导电柱330的末端抵靠在第二微电子封装322B上的焊料块348上。在该特定实施例中，导电柱330至少部分地与焊料块348不对准。图6A中示出了失准，因此第一微电子封装322A上的导电柱330D沿轴A1延伸，第二微电子封装322B上的导电柱330D'沿不同于轴A1的轴A2延伸。结果，第一微电子封装上的导电柱未与第二微电子封装322B上的焊料块348基本对准。
参考图6B，在第二微电子封装322B上的焊料回流期间，回流的焊料吸附到导电柱外表面周围并提供自定心作用，迫使第一微电子封装322A的导电柱与第二微电子封装322B的导电柱基本对准。如图6B所示,第一微电子封装322A的第一导电柱沿轴A1对准,第二微电子封装的第二导电柱沿轴A2对准,由此轴A1和A2现在位于公共轴上。作为自定心作用的结果,第一和第二微电子封装322A、322B的导电柱现在基本彼此对准。
图6B示出了方向箭头D，其示出了在焊料块的回流期间第一微电子封装322A相对于第二微电子封装322B的移动。此外，如上所述，回流的焊料提供表面张力，所述表面张力将第一和第二微电子封装322A、322B彼此拉向一起。
图7示出了包括四个堆叠层的堆叠微电子组件的局部截面图。上层的导电柱与下层的可熔导电块电互连。在组装期间，将柱体末端置于与相对的可熔导电块接触。然后对可熔块进行回流，由此回流的块吸附到导电柱外表面周围。
在某些优选实施例中，衬底可以是诸如聚酰亚胺或其它聚合物片的柔性电介质衬底，其包括顶表面和远离其的底表面。虽然电介质衬底的厚度可以随着应用而变化，但电介质衬底最典型的厚度大约为10μm-100μm。柔性片上优选具有导电迹线。导电迹线可以在柔性片的顶表面上，在顶表面和底表面二者上或在柔性衬底内部延伸。于是，如本公开中所使用的，将第一特征设置于第二特征“上”这种表述不应被理解为要求第一特征位于第二特征的表面上。导电迹线可以由任何导电材料形成，但最典型地由铜、铜合金、金或这些材料的组合形成。迹线的厚度也将随着应用而变化，但典型的大约为5μm-25μm。可以设置导电迹线，使每条迹线具有支撑端以及远离支撑端的柱端。
如上所述，在某些优选实施例中，导电柱从衬底的表面突出。每个柱体可以连接到一条导电迹线的柱端。在某些优选实施例中，导电柱可以从迹线的柱端通过衬底向上延伸。导电柱的尺度可以在很大范围内变化，但最典型的是柔性片表面上的每个柱高度大约为50-300μm。每个柱体优选具有与衬底相邻的基底部和远离衬底的末端。导电柱可以具有截头圆锥形状，由此每个柱体的基底部和末端基本为圆形。柱体基底部典型为大约100-600μm的直径，而末端典型为大约40-600μm的直径，更优选为大约40-200μm的直径。柱体可以由任何导电材料形成，但最好由诸如铜、铜合金、金及其组合的金属材料形成。例如，柱体可以主要由铜形成，在柱体表面具有一层金。
可以通过诸如2004年10月6日提交的共同审查、共同转让的美国专利申请No.10/959465[TESSERA 3.0-358]中所公开的工艺那样制造电介质衬底、迹线和柱体，在此通过引用将其公开并入本文。如'465申请所更详细公开的，蚀刻金属板或以其它方式处理金属板以形成很多从板突出的金属柱。向该板施加电介质层，使柱体经过电介质层突出。电介质层的内部或侧面面对金属板，而电介质层的外侧面对柱体的末端。可以通过将诸如聚酰亚胺的电介质涂布到板上和柱体周围，或者更典型的，通过迫使柱体与电介质片配合使得柱体穿透该片，从而制造电介质层。一旦片到位，就蚀刻金属板以形成电介质层内侧上的各迹线。或者，诸如电镀或蚀刻的常规工艺可以形成迹线，然而可以使用共同转让的美国专利6177636中公开的方法形成柱体（在此通过引用将其公开并入本文）。在又一种选择中，可以用任何适当的方式将柱体制造成单个元件并组装到柔性片上，柔性片将柱体连接到迹线。
在本发明的某些优选实施例中，导电柱可以彼此独立地自由移动。柱体之间彼此独立地位移允许所有柱体末端接触相对微电子元件上的所有接触。例如，第一导电柱附近的柔性衬底能够比第二导电柱附近的柔性衬底更加显著地弯曲。因为可以将所有柱体末端与相对微电子元件的所有接触可靠地配合，所以可以通过经测试电路板和经配合的柱体和接触焊盘施加测试信号、功率和地电势来可靠地测试封装。此外，利用简单的测试电路板实现了可靠的配合。例如，测试电路板的接触焊盘是简单的平面焊盘。测试电路板无需包括补偿非平面性的特殊功能部件或复杂的插座构造。可以利用形成普通电路板通用的技术来制造测试电路板。这本质上降低了测试电路板的成本，还便于构造简单布局、与高频信号兼容的带有迹线（未示出）的测试电路板。而且，根据特定高频信号处理电路的需要，测试电路板可以包括与接触焊盘非常靠近的诸如电容器的电子元件。这里，再次因为测试电路板无需包括适应非平面性的特殊功能部件，这种电子元件的放置得到简化。在一些情况下，希望尽可能使测试电路板平面化，以便减小系统的非平面性并从而使对管脚移动的需求最小化。例如，在测试电路板为高度平面化的陶瓷电路板（例如抛光的氧化铝陶瓷结构）的情况下，仅仅约为20μm的管脚移动就足够了。
在本发明的某些优选实施例中，在测试过微电子封装之后，可以从测试电路板取下封装，并通过用诸如焊料的导电接合材料将柱体末端结合到电路面板的接触焊盘，将所述封装永久地与诸如电路面板的具有接触焊盘的另一衬底互连在一起。可以利用表面安装微电子组件的通用常规设备来执行焊料接合过程。于是，可以在柱体或接触焊盘上提供焊料块，并在将柱体与接触焊盘配合之后对其进行回流。在回流期间，焊料的表面张力会使柱体在接触焊盘上居中。这种自定心作用在柱体末端小于接触焊盘的情况下尤其显著。此外，焊料至少在一定程度上润湿柱体侧面，从而形成包围每个柱体末端的过渡曲面（fillet）以及柱体和焊盘相对表面之间的强结合。
可以在柱体末端周围和接触焊盘周围提供诸如环氧树脂或其它聚合材料的底填材料（未示出），以便加强焊料结合。希望该底填材料仅部分地填充封装和电路板之间的间隙。在这种设置中，底填不会将柔性衬底或微电子器件结合到电路板。底填仅在柱体与接触焊盘的连接处加强了柱体。然而，在柱体基底部不需要任何加强，因为每个柱体基底部和相关迹线之间的连接特别抗疲劳破坏。
以上讨论涉及到单个微电子元件。然而，封装可以包括一个以上的微电子元件或一个以上的衬底。此外，可以在芯片为晶片形式期间执行用于将柔性衬底、支撑元件和柱体组装到芯片上的工艺步骤。可以将单个大衬底组装到整个晶片或晶片的一些部分上。可以切割组件以形成单个单元，每个单元包括一个或多个芯片以及衬底的相关部分。上面讨论的测试操作可以在切割步骤之前执行。封装补偿测试板中或晶片本身中的非平面性的能力极大地方便了大单元的测试。
衬底和迹线可能在柱体周围的区域中发生局部形变。这些区域往往会向上形变，从而在衬底的底表面中留下凹坑。柱体可以具有头部，这些头部可以部分或完全进入凹坑之内。为了控制衬底的形变，可以将衬底的顶表面抵靠在具有孔的管芯上，该孔与迫使柱体穿过衬底的位置对准。这种管芯也能够防止衬底和迹线分离。在该工艺的变型中，可以在单层衬底的顶表面或底表面上设置迹线。可以将所得的柱阵列衬底与微电子元件组装到一起以形成上述封装，或者可以将其用在希望具有小的柱阵列的任何其它微电子组件中。该组装工艺允许选择性地设置柱体。在迹线中提供焊接区和孔并不重要。于是，可以沿着任何迹线在任何位置设置柱体。此外，基本可以由任何导电材料形成柱体。可以用不同的材料形成不同的柱体。例如，可以全部或部分地由诸如钨的坚硬难熔金属形成要经受剧烈机械载荷的柱体，而可以由诸如铜的较软金属形成其它柱体。而且，可以全部或部分地由诸如镍、金或铂的耐腐蚀金属形成一些或全部柱体。
如以上较早实施例所述，导电柱可以独立于其它导电柱自由移动，从而确保每个导电柱与测试板上每个导电焊盘之间的可靠接触。导电柱的末端能够移动以补偿垂直间隔方面潜在的差异，从而仅通过施加适中的垂直力将可测试封装和测试板压到一起就可以使所有末端与所有导电焊盘同时接触。在该过程中，至少一些导电柱的末端相对于其它柱体末端在垂直或z方向上位移。此外，与不同导电柱相关联的柔性衬底的不同部分可以彼此独立地形变。在实践中，衬底的形变可以包括衬底的弯曲和/或拉伸，从而基底部的运动可以包括绕x-y平面或水平面中的轴倾斜以及基底部的一些水平位移，且还可以包括其它运动分量。
由于诸如微电子器件正面的非平面性、电介质衬底的翘曲和柱体自身的不等高度等因素，柱体末端可能不会精确地彼此共面。而且，封装相对于电路板可能会稍微倾斜。由于这些和其它原因，柱体末端和接触焊盘之间的垂直距离可能是不等的。柱体之间彼此独立的位移允许所有柱体末端接触相对微电子封装上的所有接触焊盘。
因为可以将所有柱体末端与所有接触焊盘可靠地配合，所以可以借助经测试电路板和经相配合的柱体和接触焊盘施加测试信号、功率和地电势来可靠地对封装进行测试。此外，利用简单的测试电路板实现了这种可靠的配合。例如，测试电路板的接触焊盘是简单的平面焊盘。测试电路板无需包括补偿非平面性的特殊功能部件或复杂的插座构造。可以利用形成普通电路板通用的技术来制造测试电路板。这本质上降低了测试电路板的成本，并且还便于构造简单布局的、与高频信号兼容的带有迹线（未示出）的测试电路板。而且，根据特定高频信号处理电路的需要，测试电路板可以包括与接触焊盘非常靠近的诸如电容器的电子元件。这里，再次因为测试电路板无需包括适应非平面性的特殊功能部件，这种电子元件的放置得到简化。在一些情况下，希望尽可能使测试电路板平面化，以便减小系统的非平面性并从而使对管脚移动的需求最小化。例如，在测试电路板为高度平面化的陶瓷电路板（例如抛光的氧化铝陶瓷结构）的情况下，仅仅约为20μm的管脚移动就足够了。
在本发明的某些优选实施例中，可以在微电子封装的一个或多个导电部分上提供颗粒涂层，例如美国专利4804132和5083697（在此通过引用将其公开并入本文）所公开的颗粒涂层，以增强微电子元件之间的电互连的形成并便于微电子封装的测试。优选在诸如导电端子或导电柱的末端等导电部分上提供颗粒涂层。在一个特别优选的实施例中，颗粒涂层为金属化金刚石晶体涂层，其是利用标准光刻胶技术选择性电镀到微电子元件的导电部分上的。在操作中，可以将具有金刚石晶体涂层的导电部分压到相对的接触焊盘上，以穿透接触焊盘外表面存在的氧化层。除了传统的擦触作用之外，金刚石晶体涂层促进了通过穿透氧化物层来形成可靠的电互连。
如上所述，柱体的运动可以包括倾斜运动。该倾斜运动导致每个柱体的末端在末端与接触焊盘配合时与接触焊盘擦触。这促进了可靠的电接触。如在2004年11月10日提交的共同审查、共同转让的题为“MICRO PIN GRIDARRAY WITH WIPING ACTION”[TESSERA 3.0-375]的申请No.10/985126（在此通过引用将其公开并入本文）中更详细描述的，所述柱体可以具有促进这种擦触作用或者有助于柱体和接触配合的特征。如在2004年11月10日提交的共同审查、共同转让的题为“MICRO PIN GRID WITH PIN MOTIONISOLATION”[TESSERA 3.0-376]的申请No.10/985119（在此通过引用将其公开并入本文）中更详细公开的，柔性衬底可以具有增强柱体彼此独立移动的能力并增强倾斜和擦触作用的特征。
在本发明的某些优选实施例中，微电子封装、组件或堆体可以包括如下专利申请中所公开的一个或多个实施例的一个或多个特征：2004年10月6日提交的题为“Formation of Circuitry With Modification of FeatureHeight”[TESSERA 3.0-358]的美国申请No.10/959465；2005年6月24日提交的题为“Structure With Spherical Contact Pins”[TESSERA 3.0-416]的美国申请No.11/166861;2004年12月16日提交的美国申请No.11/014439[TESSER a.3.0-374]，其要求2003年12月30日提交的美国临时申请No.60/533210的优先权；2004年11月10日提交的美国申请No.10/985126[TESSERA 3.0-375]，其要求2003年12月30日提交的美国临时申请No.60/533393的优先权；2004年11月10日提交的美国申请No.10/985119[TESSERA 3.0-376]，其要求2003年12月30日提交的美国临时申请No.60/533437的优先权；2005年5月27日提交的美国专利申请No.11/140312[TESSERA 3.0-415]，其要求2004年6月25日提交的美国临时申请No.60/583066以及2004年10月25日提交的美国临时申请No.60/621865的优先权；2005年3月16日提交的美国临时申请No.60/662199[TESSERA  3.8-429]；美国专利申请公布No.2005/0035440[TESSERA 3.0-307]；以及2005年12月23日提交的题为“MICROELECTRONIC PACKAGES AND METHODS THEREFOR”的序列号为No.60/753605、转让代理文档号为TESSERA 3.8-482的美国临时申请，在此通过引用将其公开并入本文。
参考具体实施例，应当理解这些实施例仅仅是本发明的原理和应用的例示。因此要理解，可以对例示性实施例作出很多修改，并且可以想到其它布置，而不会脱离如所附权利要求定义的本发明的精神和范围。
工业实用性声明
本发明在半导体封装行业中具有实用性。

Claims (10)

1.一种制造堆叠微电子组件的方法，包括：
提供第一微电子封装，所述第一微电子封装包括第一衬底、导电柱以及导电迹线，所述第一衬底包括第一电介质层，所述导电柱的末端位于所述第一电介质层上方且与所述第一电介质层的表面相距一垂直高度，所述导电迹线沿着所述第一电介质层的所述表面延伸，其中所述导电柱具有沿垂直方向背离所述导电迹线延伸的基底，所述柱与所述迹线形成为一体；
提供第二微电子封装，所述第二微电子封装包括第二衬底、导电可熔块、在所述第二衬底的支撑所述可熔块的表面暴露出来的接触以及导电迹线，所述第二衬底包括第二电介质层，所述导电可熔块的顶点位于所述第二电介质层上方且与所述第二电介质层的表面相距一垂直高度，所述导电迹线从所述接触沿着所述第二电介质层的所述表面延伸；
将微电子元件固定到所述第一或第二衬底中的至少一个的所述表面之一上，使得所述第一和第二电介质层延伸超出所述微电子元件的边缘，所述微电子元件界定从所述第一或第二衬底的所述至少一个的固定了所述微电子元件的所述表面之一延伸的垂直高度；
将所述第一衬底的所述导电柱末端设置成与所述第二衬底的所述可熔块的顶点毗连，且其中每个所述导电柱/可熔块组合的垂直高度等于或大于所述微电子元件的垂直高度，并且
然后使所述可熔块回流以使所述柱与所述接触结合。
2.根据权利要求1所述的方法，其中所述导电柱包括在第一行中对准的多个对准柱，所述第一行在一个正交方向上沿着所述第一衬底的表面远离所述第一衬底的面对所述微电子元件的面的部分延伸，所述对准柱设置在所述微电子元件的所述边缘中的一个边缘之外。
3.根据权利要求2所述的方法，其中所述电介质层由聚合物材料构成
4.根据权利要求2所述的方法，其中所述电介质层是柔性的。
5.根据权利要求2所述的方法，其中柱的高度为50-300微米。
6.一种制造堆叠微电子组件的方法，包括：
提供第一微电子封装，所述第一微电子封装包括第一衬底、导电柱以及导电迹线，所述第一衬底包括第一电介质层，所述导电柱的末端位于所述第一电介质层上方且与所述第一电介质层的表面相距一垂直高度，所述导电迹线沿着所述第一电介质层的所述表面延伸，其中通过蚀刻金属层来形成所述导电柱；
提供第二微电子封装，所述第二微电子封装包括第二衬底、导电可熔块、在所述第二衬底的支撑所述可熔块的表面暴露出来的接触以及导电迹线，所述第二衬底包括第二电介质层，所述导电可熔块的顶点位于所述第二电介质层上方且与所述第二电介质层的表面相距一垂直高度，所述导电迹线从所述接触沿着所述第二电介质层的所述表面延伸；
将微电子元件固定到所述第一或第二衬底中的至少一个的所述表面之一上，使得所述第一和第二电介质层延伸超出所述微电子元件的边缘，所述微电子元件界定从所述第一或第二衬底的所述至少一个的固定了所述微电子元件的所述表面之一延伸的垂直高度；
将所述第一衬底的所述导电柱末端设置成与所述第二衬底的所述可熔块的顶点毗连，且其中每个所述导电柱/可熔块组合的垂直高度等于或大于所述微电子元件的垂直高度。
7.根据权利要求6所述的方法，其中所述导电柱包括在第一行中对准的多个对准柱，所述第一行在一个正交方向上沿着所述第一衬底的表面远离所述第一衬底的面对所述微电子元件的面的部分延伸，所述对准柱设置在所述微电子元件的所述边缘中的一个边缘之外。
8.根据权利要求7所述的方法，其中所述电介质层由聚合物材料构成
9.根据权利要求7所述的方法，其中所述电介质层是柔性的。
10.根据权利要求7所述的方法，其中柱的高度为50-300微米。
CN201210393990.0A 2005-12-23 2006-12-19 具有极细间距堆叠的微电子组件 Active CN102931103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/318,164 2005-12-23
US11/318,164 US8067267B2 (en) 2005-12-23 2005-12-23 Microelectronic assemblies having very fine pitch stacking
CN2006800532365A CN101385140B (zh) 2005-12-23 2006-12-19 具有极细间距堆叠的微电子组件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800532365A Division CN101385140B (zh) 2005-12-23 2006-12-19 具有极细间距堆叠的微电子组件

Publications (2)

Publication Number Publication Date
CN102931103A true CN102931103A (zh) 2013-02-13
CN102931103B CN102931103B (zh) 2015-10-07

Family

ID=38194352

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210393990.0A Active CN102931103B (zh) 2005-12-23 2006-12-19 具有极细间距堆叠的微电子组件
CN2006800532365A Active CN101385140B (zh) 2005-12-23 2006-12-19 具有极细间距堆叠的微电子组件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006800532365A Active CN101385140B (zh) 2005-12-23 2006-12-19 具有极细间距堆叠的微电子组件

Country Status (5)

Country Link
US (1) US8067267B2 (zh)
JP (1) JP5271088B2 (zh)
KR (1) KR101171842B1 (zh)
CN (2) CN102931103B (zh)
WO (1) WO2007075678A2 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810235B2 (ja) * 2006-01-11 2011-11-09 株式会社東芝 半導体装置とそれを用いた電子部品モジュール
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
CN102403275B (zh) * 2010-09-17 2014-01-15 深南电路有限公司 一种堆叠封装结构及其制作方法
US8853558B2 (en) * 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
WO2013084496A1 (ja) * 2011-12-07 2013-06-13 パナソニック株式会社 無線モジュール
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
WO2014066153A1 (en) * 2012-10-23 2014-05-01 Tessera, Inc. Multiple die stacking for two or more die
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9537234B2 (en) * 2013-08-08 2017-01-03 Globalfoundries Inc. Method of making a solder tail extender connector
KR20150033937A (ko) 2013-09-25 2015-04-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US9437566B2 (en) 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9793198B2 (en) 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
KR101616272B1 (ko) * 2015-07-29 2016-05-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제작 방법
US11437303B2 (en) * 2019-02-12 2022-09-06 Texas Instruments Incorporated Floated singulation
KR102599631B1 (ko) 2020-06-08 2023-11-06 삼성전자주식회사 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지
WO2023157749A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール
CN117690878B (zh) * 2024-02-03 2024-04-05 江门市和美精艺电子有限公司 一种基于柔性基板的fbga封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726493A (en) * 1994-06-13 1998-03-10 Fujitsu Limited Semiconductor device and semiconductor device unit having ball-grid-array type package structure
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6476503B1 (en) * 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
US6765287B1 (en) * 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US20040251523A1 (en) * 2003-06-16 2004-12-16 Sandisk Corporation Stackable integrated circuit package and method therefor

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608701B2 (ja) 1985-09-19 1997-05-14 三菱電機株式会社 保護装置の点検回路
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS6397941A (ja) * 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4804132A (en) * 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US4991000A (en) * 1989-08-31 1991-02-05 Bone Robert L Vertically interconnected integrated circuit chip system
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH06510122A (ja) * 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US6177636B1 (en) * 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5818748A (en) * 1995-11-21 1998-10-06 International Business Machines Corporation Chip function separation onto separate stacked chips
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US6656550B1 (en) * 1996-10-08 2003-12-02 Alan M. Zamore Dilatation device of uniform outer diameter
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JPH113969A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
EP1030369B1 (en) * 1997-08-19 2007-12-12 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) * 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
US6332270B2 (en) * 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
TW548757B (en) * 1999-07-22 2003-08-21 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit substrate and electronic machine
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) * 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
JP2004206924A (ja) * 2002-12-24 2004-07-22 Auto Network Gijutsu Kenkyusho:Kk コネクタの実装構造及びその実装方法
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
US6756305B1 (en) * 2003-04-01 2004-06-29 Xilinx, Inc. Stacked dice bonded with aluminum posts
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP4472481B2 (ja) * 2004-10-04 2010-06-02 シャープ株式会社 半導体装置およびその製造方法並びに積層型半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726493A (en) * 1994-06-13 1998-03-10 Fujitsu Limited Semiconductor device and semiconductor device unit having ball-grid-array type package structure
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6476503B1 (en) * 1999-08-12 2002-11-05 Fujitsu Limited Semiconductor device having columnar electrode and method of manufacturing same
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) * 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US20040251523A1 (en) * 2003-06-16 2004-12-16 Sandisk Corporation Stackable integrated circuit package and method therefor

Also Published As

Publication number Publication date
US20070148819A1 (en) 2007-06-28
KR101171842B1 (ko) 2012-08-14
CN102931103B (zh) 2015-10-07
JP5271088B2 (ja) 2013-08-21
CN101385140B (zh) 2012-12-05
JP2009521803A (ja) 2009-06-04
WO2007075678A2 (en) 2007-07-05
CN101385140A (zh) 2009-03-11
US8067267B2 (en) 2011-11-29
WO2007075678A3 (en) 2007-10-25
KR20080080406A (ko) 2008-09-03

Similar Documents

Publication Publication Date Title
CN101385140B (zh) 具有极细间距堆叠的微电子组件
CN100470793C (zh) 半导体器件和制造半导体器件的方法
US6814584B2 (en) Elastomeric electrical connector
KR910004506B1 (ko) 반전 칩 캐리어
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
JP3006885B2 (ja) 相互接続のためのコンタクト構造、介在体、半導体アセンブリおよび方法
JP5572288B2 (ja) 超小型電子部品パッケージ及びそのための方法
US7709968B2 (en) Micro pin grid array with pin motion isolation
US7545029B2 (en) Stack microelectronic assemblies
US20080185705A1 (en) Microelectronic packages and methods therefor
US9129862B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
CN105723509B (zh) 焊丝的衬底外扭结
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
US20080150101A1 (en) Microelectronic packages having improved input/output connections and methods therefor
JP3981817B2 (ja) 半導体装置の製造方法
WO2001089038A2 (en) Elastomeric electrical connector
US20030048624A1 (en) Low-height multi-component assemblies
JPH06268141A (ja) 電子回路装置の実装方法
CN102456673A (zh) 芯片堆叠结构
CN1971896B (zh) 高分子导电膜结构及其半导体组件封装结构
KR20040089293A (ko) 칩 스택 패키지
KR20010058575A (ko) 반도체패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant