CN102741999B - 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 - Google Patents

使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 Download PDF

Info

Publication number
CN102741999B
CN102741999B CN201080051652.8A CN201080051652A CN102741999B CN 102741999 B CN102741999 B CN 102741999B CN 201080051652 A CN201080051652 A CN 201080051652A CN 102741999 B CN102741999 B CN 102741999B
Authority
CN
China
Prior art keywords
layer
kernel texture
semiconductor material
material layer
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080051652.8A
Other languages
English (en)
Other versions
CN102741999A (zh
Inventor
F·勒泰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102741999A publication Critical patent/CN102741999A/zh
Application granted granted Critical
Publication of CN102741999B publication Critical patent/CN102741999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

制造半导体结构和器件的方法，所述方法包括使用玻璃将种子结构键合至衬底。种子结构可包含半导体材料的晶体。可通过使用玻璃键合至衬底的种子结构的热处理来控制种子结构中的应变状态。种子结构可以室温下的压缩应变状态安置。可使用键合至玻璃的种子结构以生长半导体材料，或在其它方法中，可使用玻璃将种子结构键合至第一衬底，热处理以控制种子结构中的应变状态，且可使用非玻璃材料将第二衬底键合至种子结构的相反面。

Description

使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
相关申请的交叉引用
本申请要求2009年11月18日提交的美国临时专利申请序列号No.61/262,391和2009年12月15日提交的美国临时专利申请序列号No.61/286,680的权益，各个专利的公开以全文引用的方式并入本文。
技术领域
一般地，本发明涉及使用工程衬底制造半导体结构和器件的方法，涉及在制造半导体结构和器件的过程中形成的中间结构，涉及用于制造半导体结构和器件的工程衬底，并涉及使用工程衬底形成的半导体器件。
背景技术
包含一个或多个半导体材料层的衬底用于形成多种半导体结构和器件，包括例如集成电路（IC）（例如逻辑处理器和存储器件），辐射发射器件（例如发光二极管（LED），共振腔发光二级管（RCLED），和垂直腔表面发射激光器（VCSEL）），辐射吸收器件（例如光学传感器和太阳能电池）和开关/整流器件（例如功率电子器件）。所述器件可包括双极结型晶体管（BJT）、功率金属氧化物场效应晶体管（MOSFETS），半导体闸流管，肖特基二极管，结型场效应晶体管（JFET），绝缘栅双极型晶体管（IGBT）和PIN二极管。所述半导体器件通常以逐层方式（即平版印刷法）在半导体衬底上形成。
已用于半导体器件生产工业的大部分所述半导体衬底历来包含硅材料的薄盘或“晶片”。所述硅材料的晶片如下制造：首先形成大的通常为圆柱形的硅单晶锭，然后垂直于单晶锭的纵轴对该单晶锭进行切割以形成多个硅晶片。所述硅晶片可具有大约30厘米（30cm）或更大（大约12英寸（12in）或更大）的直径。尽管硅晶片通常具有数百微米（例如大约700微米）或更大的厚度，实际上只有硅晶片主要表面上的极薄的（例如小于大约300纳米（300nm））半导体材料层被用于形成硅晶片上的有源器件。
已经发现半导体器件的速度和功率效率可通过使实际上用于形成半导体器件的半导体材料部分与衬底的剩余块状半导体材料电绝缘而得以改善。此外，已经更普遍地发现，在包含一种或多种材料的基础衬底上提供用于形成半导体器件的半导体材料，允许半导体材料性能的“工程化（engineering）”。
因此，已经开发所谓的“工程衬底”（engineered substrate”），其可包含安置在一种或多种其它材料上的相对薄的半导体材料层（例如厚度小于大约300微米（300μm）的层），所述其它材料例如为介电材料（例如二氧化硅（SiO2）），氮化硅（Si3N4），碳化硅（SiC），硅（Si）或氧化铝（Al2O3）。可选地，介电材料层可相对较薄（例如太薄，以至于不能用传统的半导体器件生产设备处理），且半导体材料安置于其上的一个或多个材料层（即基础衬底）可足够厚，从而能用生产设备处理工程衬底。
在本领域中已知各种工程衬底且可包含半导体材料，例如硅（Si）、锗（Ge），碳化硅（SiC），III-V型半导体材料，和II-VI型半导体材料。
例如，工程衬底可在基础衬底的表面上包含III-V型半导体材料的外延层，例如氧化铝（Al2O3）（其通常被称作“蓝宝石”）。使用所述工程衬底，可在III-V型半导体材料的外延层上方形成和加工（例如图案化（patterned））额外的材料层从而在工程衬底上形成一个或多个半导体器件。
当半导体材料层在升高的温度下在工程衬底上外延式生长时，可引发半导体材料层的晶格中的晶格应变。半导体材料中的应变的起因可以是工程衬底的下层材料的晶格与工程衬底的下层材料上形成的半导体材料的晶格之间的晶格参数失配（例如，下层材料具有一个或多个不同于半导体材料的晶格常数）。
此外，在升高的温度下外延式生长的过程中，由于各个相邻材料显示出的热膨胀系数（CTE）的差异，半导体材料的晶格中也可引发晶格应变。例如，如果下层工程衬底具有的平均CTE大于工程衬底上生长的半导体材料的平均CTE，半导体材料会以拉伸应变的状态生长。在半导体材料的生长过程，所述拉伸应变的状态会随着层厚度的增加而增加，并可能会最终导致在半导体层中形成缺陷。所述缺陷例如包括错位和裂缝。
发明内容
本发明的实施方案用于在具有降低的晶格应变的工程衬底上方提供半导体材料层，使得能够使用工程衬底形成相对厚的高品质半导体材料层。因此，本发明的实施方案用于提供改善的半导体器件。
在某些实施方案中，本发明包括制造半导体结构和器件的方法，其中使用玻璃键合层将至少一个种子结构（seed structure）键合至载体衬底。至少一个种子结构至少基本上由半导体材料的单晶构成。可在高于玻璃键合层的玻璃材料的玻璃化转变温度的温度下将至少一个半导体材料层沉积在至少一个种子结构上方，同时将至少一个种子结构支撑在玻璃键合层上。
在其它实施方案中，本发明包括制造半导体结构和器件的方法，其中使用玻璃键合层将至少一个种子结构键合至第一载体衬底。至少一个种子结构至少基本上由半导体材料的单晶构成。使用非玻璃键合层将第二载体衬底键合至至少一个种子结构的与第一载体衬底相反的面上。当加热至少一个种子结构、非玻璃键合层和第二载体衬底时，第一载体衬底和玻璃键合层可从至少一个种子结构移除，且至少一个种子结构的半导体材料的单晶可通过第二载体衬底的热膨胀而膨胀。至少一个半导体材料层可沉积在至少一个种子结构的与第二载体衬底和非玻璃键合层相反的面上，而半导体材料的单晶处于至少部分由第二载体衬底的热膨胀而导致的膨胀状态。
本发明的其它实施方案包括由本文所述的方法形成的半导体结构和器件。所述半导体结构和器件包括例如集成电路（IC）（例如逻辑处理器和存储器件），辐射发射器件（例如发光二极管（LED），共振腔发光二级管（RCLED），和垂直腔表面发射激光器（VCSEL）），辐射吸收器件（例如光学传感器和太阳能电池）和开关/整流器件（例如功率电子器件）。所述器件可包括双极结型晶体管（BJT）、功率金属氧化物场效应晶体管（MOSFETS），半导体闸流管，肖特基二极管，结型场效应晶体管（JFET），绝缘栅双极型晶体管（IGBT）和PIN二极管。
附图说明
本说明书以权利要求书而总结，权利要求书特别指明并明确要求保护本发明的实施方案的内容，通过阅读本发明实施方案的描述并结合附图更易于确定本发明的优点，在附图中：
图1是在本发明方法的实施方案过程中形成的在第一衬底上包含半导体材料层的中间结构的简化的截面图；
图2是通过将第二衬底粘附至图1的中间结构而形成的另一中间结构的简化的截面图；
图3是描绘了通过从图2的中间结构移除部分半导体材料层和第一衬底而形成的另一中间结构的简化的截面图；
图4A是通过对图3的中间结构上的剩余部分的半导体材料层进行图案化而形成的另一中间结构的简化的截面图；
图4B是图4A所示中间结构的俯视图；
图5是通过在图4A和4B的中间结构上的图案化的半导体材料上方生长额外的半导体材料而形成的另一中间结构的简化的截面图；
图6是通过将第三衬底粘附至图4A和4B的中间结构而形成的另一中间结构的简化的截面图；
图7是通过从图6的中间结构的图案化的半导体材料和第三衬底移除第二衬底而形成的另一中间结构的简化的截面图；和
图8是通过在图7的中间结构上的图案化的半导体材料上方生长额外的半导体材料而形成的另一中间结构的简化的截面图。
具体实施方式
本文的附图并不代表任何特定半导体材料、结构或器件的实际视图，而仅仅是用于描述本发明实施方案的理想化表现。此外，附图之间的同一元件保持相同的数字标记。
本文使用的术语“III-V型半导体材料”意指并包括至少主要由一种或多种来自元素周期表IIIA族的元素（B、Al、Ga、In和Ti）和一种或多种来自元素周期表VA族的元素（N、P、As、Sb和Bi）构成的任意半导体材料。
本文使用的术语“II-VI型半导体材料”意指并包括至少主要由一种或多种来自元素周期表IIB族的元素（Zn、Cd和Hg）和一种或多种来自元素周期表VIA族的元素（O、S、Se、Te和Po）构成的任意半导体材料。
当用于材料或结构时，本文使用的术语“热膨胀系数”意指所述材料或结构在室温下的平均线性热膨胀系数。
本文使用的术语“工程衬底”意指并包括任意衬底，所述衬底包含安置在另一材料上方（例如之上）的相对薄的半导体材料层（例如平均厚度小于大约300微米（300μm）的层）且旨在用作用于制造其上的一个或多个半导体器件的衬底。工程衬底包括例如绝缘体上半导体型衬底。
本文使用的术语“半导体材料的外延层”意指至少基本上由半导体材料单晶构成且已形成为使得单晶显示出已知晶向的半导体材料层。
当用于晶体材料层时，本文使用的术语“晶格应变”意指在至少基本上平行于材料层平面的方向上的晶格应变。类似地，当用于材料层时，术语“平均晶格参数”意指在至少基本上平行于材料层平面的方向上的平均晶格参数。
本文使用的术语“再流动（reflow）”意指并包括加热或以其它方式处理材料使其软化或具有降低的粘度，使其可在空间中再分配。
当用于材料层时，术语“松弛的”意指并包括至少基本上无晶格应变的材料层。术语“松弛”意指降低（例如消除）材料层中的晶格应变。
本文使用的术语“种子结构”意指并包括包含半导体材料晶体的任何体积的材料，所述半导体材料用作用于在其上生长或以其它方式沉积额外的半导体材料的衬底。种子结构包括例如种子层，以及通过图案化种子层而形成的结构，如下文进一步详细描述。
本发明的实施方案包括便于外延式制造相对厚的半导体材料层（例如III-V型半导体材料的外延层）的方法和结构，与先前已知的传统的所述半导体材料的外延层相比，所述相对厚的半导体材料层中具有相对低的缺陷含量。下文参考附图描述制造包含所述半导体材料的外延层的半导体结构或器件的方法的示例性实施方案。
参考图1，制造或以其它方式提供第一中间结构100，第一中间结构100包含基本上松弛的半导体材料层104。换言之，半导体材料层104在室温下至少基本上无晶格应变。可使用一部分半导体材料层104从而在工程衬底上提供种子层，所述工程衬底用于在其上形成一个或多个额外的半导体材料层，作为制造有源半导体器件的一部分，如下文进一步详细描述。
如图1中所示，在某些实施方案中，半导体材料层104可粘附并承载于牺牲（sacrificial）衬底102。然而在其它实施方案中，半导体材料104可包含独立的半导体材料块状（bulk）层104，其不安置或承载于牺牲衬底102或任何其它材料上。
在某些实施方案中，半导体材料层104可包含半导体材料的外延层。例如但并不限制，半导体材料层104可包含III-V型半导体材料的外延层。例如，半导体材料层104可包含氮化镓（GaN）的外延层。
牺牲衬底102可至少基本上由例如氧化铝（Al2O3）（例如蓝宝石），氧化锌（ZnO），硅（Si），碳化硅（SiC），砷化镓（GaAs），没食子酸锂（LiGaO2），铝酸锂（LiAlO2），氧化钇铝（Y3Al5O12）或氧化镁（MgO）构成。
任选地，一个或多个中间材料层（未示出），例如另一半导体材料层，可安置在半导体材料层104和牺牲衬底102之间。所述中间材料层可用作例如用于在其上形成半导体材料层104的种子层，或用作用于将半导体材料层104键合至牺牲衬底102的键合层，当难以或不可能直接在牺牲衬底102上形成半导体材料层104时。此外，如果半导体材料104为极性的，则希望将半导体材料层104键合至牺牲衬底102。在所述实施方案中，可使用键合方法以改变极性半导体材料的极性。附图未以比例显示，且实际上，半导体材料层104可比牺牲衬底102相对更薄。
为了形成图1中所示的中间结构100，可在牺牲衬底102的主要表面上外延式生长或以其它方式形成或提供半导体材料层104。当在牺衬底102上形成半导体材料层104时，可使用本领域已知的任何方法降低半导体材料层104中错位的密度。所述方法包括例如侧向外延生长（ELO），悬空外延、原位掩蔽技术等。
牺牲衬底102显示的热膨胀系数可不同于半导体材料层104显示的热膨胀系数。例如，如果牺牲衬底102显示的热膨胀系数低于半导体材料层104显示的热膨胀系数，在将中间结构100加热至升高的温度时，半导体材料层104的晶格可处于压缩晶格应变的状态，因为牺牲衬底102和半导体材料层104之间的原子键会阻止半导体材料层104的晶格膨胀至针对给定的升高的温度的平衡尺寸。平衡尺寸意指，当半导体材料层104未粘附至牺牲衬底102时其在给定温度和压力下显示的尺寸。如果牺牲衬底102显示的热膨胀系数高于半导体材料层104显示的热膨胀系数，在将中间结构100加热至升高的温度时，半导体材料层104的晶格可处于拉伸晶格应变的状态，因为牺牲衬底102和半导体材料层104之间的原子键会“拉伸”半导体材料层104的晶格超过针对给定的升高的温度的平衡尺寸。
在其它实施方案中，图1的中间结构可不包含牺牲衬底102，并可简单地包含独立的半导体材料块状层104。例如，块状材料104可包含独立的氮化镓衬底。
参考图2，可使用玻璃键合层114将载体衬底112键合至半导体材料层104的与牺牲衬底102相反的面上，以形成另一中间结构110。因此，玻璃键合层114可安置在载体衬底112和半导体材料层104之间。可通过使在载体衬底112上的玻璃键合层114紧靠在半导体材料层104上，从而使载体衬底112和半导体材料层104键合在一起，并在期望的温度和压力下维持所得结构足够的时间，从而在相邻层之间产生足够的键合强度。
载体衬底112显示的热膨胀系数可大于半导体材料层104显示的热膨胀系数。作为非限制性的例子，载体衬底112可至少基本上包含例如氧化铝（Al2O3）（例如蓝宝石），氧化锌（ZnO），氧化钇铝（Y3Al5O12），氧化镁（MgO），和金属或金属合金，例如HAYNES Alloy214或HANES Alloy 230。
玻璃键合层114显示玻璃化转变温度（Tg），低于该玻璃化转变温度时玻璃键合层114表现为易碎形式，高于该玻璃化转变温度时玻璃键合层114表现为韧性形式。非限制性地例如，玻璃键合层114可包含下述的至少一种：氧化物玻璃，磷硅酸盐玻璃（PSG），硼硅酸盐玻璃（BSG）,硼磷硅酸盐玻璃（BPSG），聚酰亚胺，经掺杂或未经掺杂的类无机硅氧烷旋涂玻璃（SOG），无机旋涂玻璃，和经掺杂或未经掺杂的硅酸盐玻璃。
例如但非限制性地，玻璃键合层114可具有从大约0.1微米（0.1μm）至大约10微米（10μm），和更特别地，从大约1微米（1μm）至大约5微米（5μm）的范围的厚度。
参考图3，在使用玻璃键合层114将载体衬底112键合至半导体材料层104之后，可从牺牲衬底102移除半导体材料层104的部分104A和载体衬底112（或者可从半导体材料层104移除牺牲衬底102），以形成第三中间结构120，所述第三中间结构120包含由半导体材料层104的部分104A形成的种子层104B。例如但非限制性地，可使用工业中已知的方法如SMART-CUTTM方法从牺牲衬底102和半导体材料层104的剩余部分分离半导体材料层104的部分104A（和载体衬底112）。所述方法详细描述于例如Bruel的美国专利No.RE39,484（2007年2月6日提交），Aspar等人的美国专利No.6,303,468（2001年10月16日提交），Aspar等人的美国专利No.6,335,258（2002年1月1日提交），Moriceau等人的美国专利No.6,756,286（2004年6月29日提交），Aspar等人的美国专利No.6,809,044（2004年10月26日提交），和Aspar等人的美国专利No.6,946,365（2005年9月20日），各个专利的公开以全文引用的方式并入本文。
简要地，再次参考图1，可将多个离子（例如氢、氦或惰性气体离子）注入中间结构100。例如，可从位于中间结构100的邻近半导体材料层104的一侧上的离子源（未示出）将离子注入半导体材料层104。如图1中用指向箭头108所示，可沿基本上垂直于半导体材料层104的方向将离子注入中间结构100。如本领域中已知，离子注入中间结构100的深度至少部分随将离子注入中间结构100的能量而变化。通常地，用更低能量注入的离子会注入相对较浅的深度，而用较高能量注入的离子会注入相对较深的深度。
可用选择的预定能量将离子注入中间结构，从而以期望的深度D1将离子注入中间结构100（例如，注入半导体材料层104）。作为一个特别的非限制性的例子，在某些实施方案中，离子注入层109可以以深度D1安置在半导体材料层104中，所述深度D1为在半导体材料层104的暴露的主要表面下方大约100纳米（100nm）至大约300纳米（300nm）的范围内。正如本领域中已知，至少某些离子不可避免地以不同于期望注入深度D1的深度注入，且随中间结构100中离半导体材料层104的暴露表面的深度而变化的离子浓度曲线通常显示为钟形（对称或不对称）曲线，所述钟形曲线在期望的注入深度D1处具有最大值。
当注入中间结构100时，离子可在中间结构100中限定离子注入层109（在图1中描绘为虚线）。离子注入层109可包含在中间结构100中与中间结构100的最大离子浓度平面对齐（例如居中）的层或区域。离子注入层109可在中间结构100中限定弱化区域，中间结构100可在随后的方法中沿着所述弱化区域裂开或断裂，如下文进一步详细描述。
在本发明的某些实施方案中，离子注入层109可安置在半导体材料层104中。换言之，离子注入层109可全部安置在半导体材料层104中。在其它实施方案中，离子注入层109可全部安置在牺牲衬底102和半导体材料层104之间的半导体材料中间层中，或部分安置在半导体材料层104中且部分安置在半导体材料中间层中。
在将载体衬底112粘附至半导体材料层104的与牺牲衬底102相反的面上以形成中间结构110之后（如上文参考图2所述），中间结构110可经受一次或多次的进一步处理，例如机械、化学或热处理，使中间结构110沿离子注入层109裂开或断裂，从而形成图3中所示的中间结构120。换言之，在例如热处理中间结构110时，半导体材料层104的部分104A可从半导体材料层104的剩余部分和下层牺牲衬底102脱离，以形成种子层104B。可在种子层104B上生长额外的半导体材料，如下文进一步详细探讨。
例如但非限制性地，在将载体衬底112粘附至半导体材料层104以形成中间结构110之后，可将中间结构110的温度维持在升高的温度下（即高于大约100℃）足够的时间，以导致离子注入层109中的注入离子合并并形成多个微腔和/或包体（inclusion）。进行所述热处理方法的升高的温度可低于或高于将载体衬底112粘附至半导体材料层104的温度。另外，可调整用于形成离子注入层109的离子注入方法的剂量（和因此的离子注入层109中的离子浓度），使得使中间结构110沿离子注入层109断裂所需的热预算（即热量输入）大于将载体衬底112键合至半导体材料层104所需的热预算，从而保证在将载体衬底112粘附至半导体材料层104之前，中间结构110不沿离子注入层109断裂。
在本发明的某些实施方案中，在热处理中间结构110（图2）以在结构上弱化离子注入层109之后，可通过改变中间结构110的温度而使中间结构110沿离子注入层109分裂。当改变中间结构110的温度时，牺牲衬底102和载体衬底112的热膨胀系数的差异会导致在中间结构110中产生应力，所述应力最终导致中间结构110沿热处理的离子注入层109断裂。作为非限制性的例子，在热处理中间结构110以在结构上弱化离子注入层109之后，当冷却（例如至室温）中间结构110时，可使中间结构110沿离子注入层109分裂。
为使半导体材料层104的部分104A和载体衬底112从牺牲衬底102和半导体材料层104的剩余部分分离，本发明的实施方案并不限于使用SMART-CUTTM方法。在本发明方法的其它实施方案中，可使用其它方法，例如蚀刻法、磨削法和激光剥离法，从而使半导体材料层104的部分104A和载体衬底112从牺牲衬底102和半导体材料层104的剩余部分分离。
可选地，图3中所示的中间结构120可用作工程衬底，且可通过例如在种子层104B上和上方生长额外的半导体材料器件层从而在中间结构120上制造有源器件。如下文进一步详细探讨，玻璃键合层114便于种子层104B在随后处理中的松弛。
在某些实施方案中，在种子层104B上生长额外的半导体材料之前，可对种子层104B进行图案化以形成包含多个种子结构104C的中间结构130，如图4A和4B所示，这进一步协助种子层104B和种子结构104C的半导体材料在随后处理中的松弛。例如但非限制性地，可如美国临时专利申请序列号No.61/099,829（2008年9月24日提交，名称为“Methods Of Forming Relaxed Layers Of Semiconductor Materials,Semiconductor Structures,Devices And Engineered Substrates IncludingSame”）和美国临时专利申请序列号No.61/109,784（2008年10月30日提交，名称为“Methods Of Forming Layers Of Semiconductor MaterialHaving Reduced Lattice Strain，Semiconductor Structures，Devices AndEngineered Substrates Including Same”）所述对种子层104B（图3）进行图案化，所述专利的公开以全文引用的方式并入本文。
例如，可使用本领域已知的掩蔽法和蚀刻法对种子层104B（图3）进行图案化，以由种子结构104B形成一个或多个种子结构104C（图4A和4B）。简要地，可在图3的中间结构120的种子层104B上方形成和加工（例如图案化）掩蔽层。可基于所需的蚀刻深度和下层材料（例如种子层104B和玻璃键合层114）的电阻选择掩蔽层的组成和厚度。作为非限制性的例子，掩蔽层可包含光阻材料或硬掩蔽材料，例如氧化物材料、氮化物材料或金属材料（即铬或钛）。可穿过掩蔽层提供多个孔以穿过掩蔽层暴露待蚀刻的种子层104B的表面区域。
可使用例如干蚀刻法（如反应离子蚀刻）或高密度等离子体蚀刻法（如电感耦合等离子体（ICP）蚀刻）穿过掩蔽层中的孔移除一部分种子层104B。此外，也可使用湿化学蚀刻法。例如，可使用酸或碱溶液蚀刻法。使用所述方法以形成多个种子结构104C，每个种子结构包含种子层104B（和半导体材料层104）的半导体材料。作为非限制性的例子，在种子层104B包含氮化镓且玻璃键合层114包含硼磷硅酸盐玻璃的实施方案中，掩蔽层可包含光阻材料，且可使用基于氯的等离子体蚀刻法（例如ICP）从而选择性地针对硼磷硅酸盐玻璃和光阻材料移除氮化镓，以形成包含氮化镓的种子结构104C。换言之，用等离子体移除氮化镓的速度显著高于等离子体移除硼磷硅酸盐玻璃和光阻材料的速度，直至限定出种子结构104C。在种子结构104C形成之后，可从结构移除剩余掩蔽层。在某些实施方案中，除了蚀刻种子结构104C之外，蚀刻法也可蚀刻部分玻璃键合层114，使得在种子层104B中形成的多个沟槽可继续穿过种子层并进入玻璃键合层114。
各个种子结构104C可包含支撑于且承载于玻璃键合层114的一定体积的半导体材料，如图4A和4B所示。例如但非限制性地，种子层104C可通常为矩形，且可形成为具有在大约5微米（5μm）和大约1毫米（1mm）之间（例如大约500微米（500μm））的横向尺寸X和Y。各个种子层104C可与相邻种子层104C相隔距离D2，所述距离D2在大约1微米（1μm）和大约100微米（100μm）之间。
参考图5，可在种子结构104C上方外延式生长另一半导体材料层142，以形成如图5中所示的中间结构140。种子结构104C可作为在种子结构104C上方生长的半导体材料外延层142的模板。半导体材料外延层142可包括单个半导体材料层或多个半导体材料层。作为非限制性的例子，半导体材料外延层142可包含III-V型半导体材料，且玻璃键合层114可由针对半导体材料层142的III-V型半导体材料的生长作为抗表面活性剂的材料形成。换言之，玻璃键合层114的材料组成可至少基本上避免III-V氮化物材料在其上成核和生长。作为非限制性的例子，半导体材料层142可为GaN或InyGa1-yN，其中y表示在0.01和0.25之间的数值，例如0.05或0.10。
可例如使用高温法，如有机金属化学气相沉积（MOCVD）、分子束外延（MBE）或氢化物气相外延（HVPE）沉积半导体材料外延层142，且可在足以降低玻璃键合层114的粘度的温度下沉积。
例如但非限制性地，半导体材料外延层142可在大于或等于玻璃键合层114的玻璃化转变温度（Tg）的温度下沉积，在所述温度点下玻璃键合层114的粘度会降低并允许玻璃键合层114的玻璃材料开始再流动。可选择玻璃键合层114的材料组成，使其在等于或低于沉积半导体材料外延层142的温度的温度下再流动或以其它方式软化。作为非限制性的例子，玻璃键合层114可包含硼磷硅酸盐玻璃（BPSG），且半导体材料外延层142可在根据硼和磷的百分比含量确定的温度下形成。更特别地，当玻璃键合层114为包含4重量%的硼和4%重量的磷的硼磷酸盐玻璃时，在半导体材料外延层142的沉积过程中，玻璃键合层114可暴露于大于大约600℃的温度下。通过将玻璃键合层114加热至足以在半导体材料外延层142沉积的同时使玻璃键合层114再流动的温度（例如高于玻璃键合层114的玻璃化转变温度Tg的温度），在半导体材料外延层142的沉积之前或过程中，支撑于并承载于玻璃键合层114的种子结构104C的晶格可允许至少部分松弛或放松其中的晶格应变。
在某些实施方案中，半导体材料外延层142可包含晶格常数基本上等于种子结构104C的半导体材料的晶格常数的材料。此外，种子结构104C和半导体材料外延层142可具有小于下层中间结构130的平均热膨胀系数的平均热膨胀系数。
在用于生长外延半导体层142的高温生长方法的过程中，通过玻璃键合层114的存在可补偿由于CTE与中间结构130失配在外延半导体142中引起的拉伸应变，因为玻璃键合层114在升高的生长温度下可再流动。因此，种子结构104C和半导体材料外延层142中的拉伸应变的程度可降低，从而允许半导体材料外延层142的厚度增加至超过通常形成缺陷和裂缝的点。
例如考虑如下实施例，其中种子结构104C和半导体材料外延层142各自包含氮化镓且中间结构130包含BPSG玻璃键合层114和蓝宝石载体衬底112。在该实施例中，中间结构130的平均CTE大于种子结构104C和半导体材料外延层142的平均CTE。当反应器的温度升高以形成外延半导体层142时，蓝宝石载体衬底112较大的CTE将以拉伸应变状态安置上层半导体材料。然而，当反应器的温度超过BPSG玻璃键合层114的玻璃化转变温度时，玻璃键合层114将再流动，允许上层半导体结构（104C和142）的应变降低（即允许种子结构104C和半导体材料外延层142的半导体材料中的应变松弛）。
在某些实施方案中，半导体材料外延层142可包含晶格常数大于种子结构104C的半导体材料的晶格常数的材料，因此可导致当半导体材料外延层142在种子结构104C上生长时施加至种子结构104C的晶格的力。当半导体材料外延层142在种子结构104C上方生长而玻璃键合层114为粘性和可移动状态时，在半导体材料外延层142的生长过程中，响应于通过生长半导体材料外延层142而施加至种子结构104C的晶格的任何力，晶格可允许膨胀或收缩。
例如，当种子结构104C和半导体材料外延层142各自包含氮化铟镓时，半导体材料外延层142可具有与种子结构104C相比更高的铟含量，并因此具有比种子结构104C的半导体材料的晶格常数更大的晶格常数。半导体材料外延层142较大的晶格常数可产生在下层种子结构104C中导致拉伸应变的力。然而，当玻璃键合层114在粘性状态下时，允许种子结构104C的原子贯穿种子结构104C的厚度T（图4A）应变，从而导致种子结构104C和半导体材料外延层142中降低的应力。
相反，在现有技术方法中，其中当在种子层上方外延式生长另外的半导体材料层时，支撑且承载种子层的下层材料不为粘性状态，下层材料阻止与下层材料相邻的种子层的原子的移动，这可导致在种子层和上层半导体材料层中产生更高的应力，并增加在种子层和上层半导体材料层中形成缺陷的可能性。
因此，根据本发明的某些实施方案，与使用本领域已知方法形成的具有相同厚度和材料组成的半导体材料外延层相比，在如本文所述形成的半导体材料外延层142中在给定的厚度和材料组成下可具有降低的缺陷数量。
通过将半导体材料外延层142沉积在种子结构104C上方同时玻璃键合层114处于粘性状态（例如在高于玻璃键合层114的玻璃材料的玻璃化转变温度（Tg）的温度下），可在半导体材料外延层142和种子结构104C中得到应变平衡，所述应变平衡允许半导体材料层142以至少部分松弛的状态生长至相对较大的厚度，并且半导体材料层142中具有降低的缺陷浓度。
在某些实施方案中，半导体材料外延层142可在种子结构104C上方生长至大约2微米（2μm）或更大的平均厚度。在其它实施方案中，半导体材料外延层142可在种子结构104C上方生长至大约6微米（6μm）或更大的平均厚度。在本发明的某些实施方案中，半导体材料外延层142可具有大于大约2微米（2μm）且小于大约50微米（50μm）的平均厚度。
非限制性地例如，如果种子结构104C如图5中所示各自包含氮化镓且玻璃键合层114包含硼磷硅酸盐玻璃，可在硼磷硅酸盐玻璃再流动的温度下或高于该温度下将氮化镓沉积在种子结构104C上方，以允许种子结构104C的晶格膨胀。在其它实施方案中，种子结构104C和半导体材料外延层142可包含其它材料，且种子结构可在半导体材料外延层142形成和玻璃键合层114再流动的过程中收缩。
因此，半导体材料外延层142可沉积为具有相对更松弛的晶格结构。通过在种子结构104C上方形成半导体材料外延层142同时使种子结构104C下方的玻璃键合层114再流动，半导体材料外延层142可沉积至超过形成其缺陷的临界厚度，且当半导体材料外延层142由InGaN组成时，可包含比传统能够沉积的更高的铟百分比，且没有缺陷形成和相分离（phase separation）。
在某些实施方案中，半导体材料外延层142可包含氮化镓。作为非限制性的例子，种子结构104C如图5中所示也可包含GaN。可通过有机金属化学气相沉积（MOCVD）在大于大约600℃，更特别地在从大约700℃至大约1150℃范围内的温度下沉积GaN外延层142，同时玻璃键合层114包含硼磷硅酸盐玻璃，所述硼磷硅酸盐玻璃的玻璃化转变温度（Tg）为大约700℃或更低且小于或等于GaN外延层142的沉积温度。以该方式，GaN层可以至少部分松弛的状态沉积，这便于形成具有增加厚度的至少部分松弛的层，同时减少例如错位和裂缝的不期望的缺陷。
载体衬底112可包含热膨胀系数大于种子结构104C和半导体材料外延层142的热膨胀系数的材料。因此，当冷却时，在图5的中间结构140的温度低于玻璃键合层114的玻璃化转变温度Tg之后，载体衬底112会由于比种子结构104C和半导体材料外延层142更快速的热收缩而收缩。因此，种子结构104C和半导体材料外延层142在冷却至室温时会以压缩状态安置。通过提供压缩状态的种子结构104C和半导体材料外延层142，可降低种子结构104C和半导体材料外延层142中裂缝和其它缺陷成核并传播的可能性。
下文参考图6至8描述本发明的其它实施方案。
根据本发明方法的其它实施方案，可如本文之前参考图1至图4A和4B所述制造图4A和4B的中间结构130。
在制造图4A和4B的中间结构130之后，中间结构130可经受热处理方法。可将中间结构130加热至超过玻璃键合层114的玻璃化转变温度（Tg）以允许玻璃键合层114的玻璃材料再流动，并允许其上的种子结构104C的半导体材料松弛和放松其中的任何晶格应变。之后可允许冷却中间结构130，由于载体衬底112显示出比种子结构104C更高的热膨胀系数，载体衬底112在低于玻璃键合层114的玻璃化转变温度（Tg）下冷却至室温时的热收缩会导致种子结构104C的晶格在室温下以压缩应变的状态安置。
在使图4A和4B的中间结构130经受热过程从而以压缩应变的状态安置种子结构103C之后，可将种子结构103C转移至第二载体衬底以有效地上下翻转种子结构104C。当种子结构104C包含极性半导体材料时，所述方法是期望的，因为翻转方法可倒转种子结构104C的暴露的主要表面的极性。
参考图6，可使用非玻璃键合层154将第二载体衬底152键合至半导体结构130的种子结构104C。种子结构104C可安置在玻璃键合层114和非玻璃键合层154之间并分别与玻璃键合层114和非玻璃键合层154键合。
第二载体衬底152可包含热膨胀系数大于种子结构104C的半导体材料所显示的热膨胀系数的材料。例如但非限制性地，第二载体衬底152可至少基本上由上文关于第一载体衬底112所述的任意材料组成，所述材料包括例如氧化铝（Al2O3）（例如蓝宝石），氧化锌（ZnO），氧化钇铝（Y3Al5O12），氧化镁（MgO），和金属或金属合金，例如HAYNESAlloy 214或HANES Alloy 230。
在某些实施方案中，第二载体衬底152可为导电性。例如，载体衬底可显示出室温下大约100(ohm-cm)-1或更大的导电率。此外，载体衬底152可为导热性。例如，载体衬底152可显示出室温下大约100W/mK或更大的导热率。
非玻璃键合层154可包含例如氧化物材料和氮化物材料的至少一种（例如SiO2、Si3N4或SiOxN）。在载体衬底152为导电性和导热性的实施方案中，如上所述，非玻璃键合层154可包含金属键合层（即金属或金属合金材料层）。此外，在载体衬底152为导电性和导热性的实施方案中，非玻璃键合层154可具有小于大约100nm的厚度，使得键合层154在整体导热性和导电性上不具有不良影响。所述实施方案可特别用于以相对高的功率和/或温度操作的半导体器件。
可通过使第二载体衬底152上的非玻璃键合层154紧靠在种子结构104C上从而使第二载体衬底152和种子结构104C键合在一起，并在期望的温度和压力下维持所得中间结构150足够的时间，从而在相邻层之间产生足够的键合强度。
在使用非玻璃键合层154将第二载体衬底152粘附至中间结构130的种子结构104C之后，可从种子结构104C分离或以其它方式移除第一载体衬底112和玻璃键合层114，所述种子结构104C仍然通过非玻璃键合层154键合至第二载体衬底152，以形成图7中所示的中间结构160。
例如但非限制性地，可使用激光剥离法从种子结构104C移除第一载体衬底112。所述激光剥离法可以非破坏性方式移除第一载体衬底112，因此第一载体衬底112可循环用于其它生长方法。可根据需要使用蚀刻法、化学机械抛光（CMP）法或所述方法的组合以移除种子结构104上玻璃键合层114的任何剩余部分。
参考图8，在从种子结构104C移除第一载体衬底112和玻璃键合层114之后，可如上文关于图5所述在种子结构104C上方外延式生长其它的半导体材料层142，以形成如图8中所示的中间结构170。
然而，在图8的实施方案中，在半导体材料外延层142在种子结构104C上方生长的温度下，非玻璃键合层154并不软化或再流动。非玻璃键合层154可不显示玻璃化转变温度（Tg），或显示大于半导体材料外延层142在种子结构104C上方生长的温度的玻璃化转变温度（Tg）。因此，在图8的实施方案中，当将中间结构160（图7）加热至半导体材料外延层142在种子结构104C上方生长的温度时，第二载体衬底112（其显示出比种子结构104C更高的热膨胀系数）的热膨胀会导致种子结构104C的晶格以平行于通常平坦的载体衬底154的平面的横向方向膨胀或“拉伸”。
然而，如上所述，种子结构104C最初在室温下处于压缩状态。由于在升高的温度下用于基本上松弛种子结构中的拉伸应变的热处理，种子结构104C中的压缩应变的程度可增加超过现有技术中通常发现的程度。当种子结构冷却时，由于拉伸应变通过升高温度下的松弛而降低，载体衬底114较大的CTE可在增加的压缩应变程度下安置种子结构。因此，取决于半导体材料外延层142在种子结构104C上方生长的最终温度，种子结构104C可维持压缩状态（尽管相对于室温下的压缩状态已降低），种子结构104C可为松弛的（即种子结构104C不处于压缩或拉伸状态），或种子结构104C可处于拉伸状态。
在某些实施方案中，可选择种子结构104C、载体衬底154和非玻璃键合层154的材料组成，以及将载体衬底154键合至种子结构104C的温度，和半导体材料外延层142在种子结构104C上方生长的温度（和任何其它相关的方法参数），从而使种子结构104C处于松弛状态，同时使半导体材料外延层142在种子结构104C上方生长。在其它实施方案中，可选择所述参数从而使种子结构104C为压缩状态，或为拉伸状态，同时使半导体材料外延层142在种子结构104C上方生长。
在沉积之后，半导体材料外延层142在种子结构104C上方生长，当冷却至室温时，半导体材料外延层142和种子结构104C可处于由载体衬底154的热收缩导致的压缩状态，其中所述半导体材料外延层142和种子结构104C通过非玻璃键合层154粘附至载体衬底154，因为载体衬底154更高的热膨胀系数（和热收缩）使得载体衬底154会以比半导体材料外延层142和种子结构104C热收缩更快的速度热收缩。
由于种子结构104C和半导体材料层142的晶格以压缩应变的状态安置，可降低种子结构104C和半导体材料外延层142中裂缝和其它缺陷成核并传播的可能性。
尽管本文主要针对包括氮化镓和氮化铟镓的半导体材料描述本发明的实施方案，本发明并不限于此，且本发明的实施方案可用于提供其它III-V型半导体材料层（例如GaAs、InP、AlGaN等），II-VI型半导体材料层，硅层，锗层，碳化硅（SiC）层等。
虽然本文针对某些实施方案描述本发明，本领域技术人员将了解并理解本发明并不限于此。相反可在不偏离如权利要求书所述的本发明的范围的情况下对本文描述的实施方案进行多种增加、删除和修改。此外，一个实施方案的特征可与其它实施方案的特征结合，同时仍然落入发明人预期的本发明的范围之内。

Claims (14)

1.一种制造半导体结构的方法，所述方法包括：
使用玻璃键合层将至少基本上由半导体材料的单晶构成的至少一个种子结构键合至载体衬底；
选择所述载体衬底使其包含的材料显示的热膨胀系数高于所述至少一个种子结构的半导体材料的单晶显示的热膨胀系数；
在高于玻璃键合层的玻璃材料的玻璃化转变温度的温度下将至少一个半导体材料层沉积在至少一个种子结构上方，同时将至少一个种子结构支撑在玻璃键合层上；
将至少一个半导体材料层沉积在至少一个种子结构上方之后，将所述至少一个半导体材料层、所述至少一个种子结构、所述玻璃键合层、和所述载体衬底冷却至室温；和
当将所述至少一个半导体材料层、所述至少一个种子结构、所述玻璃键合层和所述载体衬底从低于玻璃键合层的玻璃材料的玻璃化转变温度的温度冷却至室温时，使用载体衬底的热收缩使所述至少一个种子结构的半导体材料的单晶压缩应变。
2.根据权利要求1所述的方法，其中使用玻璃键合层将至少一个种子结构键合至载体衬底包括使用玻璃键合层将连续的种子层键合至载体衬底。
3.根据权利要求1所述的方法，其中使用玻璃键合层将至少一个种子结构键合至载体衬底包括：
对连续的种子层进行图案化以形成多个种子结构；和
使用玻璃键合层将多个种子结构键合至载体衬底。
4.根据权利要求1所述的方法，进一步包括选择所述至少一个种子结构的半导体材料的单晶使其包含III-V型半导体材料。
5.根据权利要求1所述的方法，其中将至少一个半导体材料层沉积在至少一个种子结构上方包括在所述至少一个种子结构上外延式生长III-V型半导体材料层至2微米(2μm)或更大的厚度。
6.根据权利要求1所述的方法，进一步包括选择所述玻璃键合层使其包含硼磷硅酸盐玻璃(BPSG)。
7.根据权利要求1所述的方法，进一步包括制造包含至少一个半导体材料层的发光二级管、激光器、光学传感器、功率电子器件和太阳能电池的至少一种。
8.一种半导体结构，其包含：
载体衬底；
沉积在所述载体衬底上的非玻璃键合层；
通过键合界面键合至所述非玻璃键合层的多个种子结构，所述多个种子结构的种子结构包含压缩应变的氮化镓；和
在所述多个种子结构表面上生长的至少一个半导体材料层，其中所述至少一个半导体材料层具有大于2微米的厚度，且所述至少一个半导体材料层中的裂缝减少。
9.根据权利要求8所述的半导体结构，其中载体衬底的平均热膨胀系数大于所述多个种子结构的平均热膨胀系数和所述至少一个半导体材料层的平均热膨胀系数。
10.根据权利要求8所述的半导体结构，其中所述非玻璃键合层包含SiO2、Si3N4和SiOxNy的至少一种。
11.根据权利要求8所述的半导体结构，其中所述多个种子结构的各个种子结构具有在5微米(5μm)和1毫米(1mm)之间的横向尺寸X和Y。
12.根据权利要求8所述的半导体结构，其中所述多个种子结构的每一个与相邻种子结构相隔的距离在1微米(1μm)和100微米(100μm)之间。
13.根据权利要求8所述的半导体结构，其中在所述多个种子结构的表面上生长的至少一个半导体材料层具有大于6微米(6μm)的厚度。
14.根据权利要求8所述的半导体结构，其中在所述多个种子结构的表面上生长的至少一个半导体材料层包含压缩应变的氮化镓。
CN201080051652.8A 2009-11-18 2010-09-24 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 Active CN102741999B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26239109P 2009-11-18 2009-11-18
US61/262,391 2009-11-18
US28668009P 2009-12-15 2009-12-15
US61/286,680 2009-12-15
PCT/IB2010/002542 WO2011061580A1 (en) 2009-11-18 2010-09-24 Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods

Publications (2)

Publication Number Publication Date
CN102741999A CN102741999A (zh) 2012-10-17
CN102741999B true CN102741999B (zh) 2015-07-15

Family

ID=43585705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080051652.8A Active CN102741999B (zh) 2009-11-18 2010-09-24 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件

Country Status (7)

Country Link
US (3) US8114754B2 (zh)
EP (1) EP2502266B1 (zh)
JP (1) JP6028280B2 (zh)
KR (1) KR101478977B1 (zh)
CN (1) CN102741999B (zh)
SG (1) SG2014014146A (zh)
WO (1) WO2011061580A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
KR101478977B1 (ko) * 2009-11-18 2015-01-06 소이텍 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
TWI446583B (zh) * 2011-06-29 2014-07-21 Univ Nat Chiao Tung 半導體製程方法
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
CN104094419A (zh) * 2012-01-31 2014-10-08 索泰克公司 具有电荷载流子的改进分布的光敏器件及其形成方法
US8981432B2 (en) 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
WO2014152617A1 (en) * 2013-03-15 2014-09-25 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
WO2016033557A2 (en) * 2014-08-29 2016-03-03 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
EP3320374B1 (en) * 2015-07-09 2020-05-20 Shenzhen Xpectvision Technology Co., Ltd. Methods of making semiconductor x-ray detector
US20180138357A1 (en) * 2016-11-11 2018-05-17 QMAT, Inc. Micro-light emitting diode (led) fabrication by layer transfer
DE102017101333B4 (de) * 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR3075833B1 (fr) * 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure
US10601096B2 (en) 2018-02-12 2020-03-24 International Business Machines Corporation Reduced thermal resistance attenuator on high-thermal conductivity substrates for quantum applications
US10505245B2 (en) * 2018-02-12 2019-12-10 International Business Machines Corporation Microwave attenuators on high-thermal conductivity substrates for quantum applications
US11749632B2 (en) 2021-03-31 2023-09-05 Toyota Motor Engineering & Manufacturing North America, Inc. Glass-based bonding structures for power electronics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2682253A1 (fr) 1991-10-07 1993-04-09 Commissariat Energie Atomique Sole chauffante destinee a assurer le chauffage d'un objet dispose a sa surface et reacteur de traitement chimique muni de ladite sole.
AU2764095A (en) 1994-06-03 1996-01-04 Commissariat A L'energie Atomique Method and apparatus for producing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5972790A (en) 1995-06-09 1999-10-26 Tokyo Electron Limited Method for forming salicides
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US6121140A (en) 1997-10-09 2000-09-19 Tokyo Electron Limited Method of improving surface morphology and reducing resistivity of chemical vapor deposition-metal films
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6090705A (en) 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
US6558998B2 (en) 1998-06-15 2003-05-06 Marc Belleville SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit
FR2781082B1 (fr) 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
US20020089016A1 (en) 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2784796B1 (fr) 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2798224B1 (fr) 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
US6440494B1 (en) 2000-04-05 2002-08-27 Tokyo Electron Limited In-situ source synthesis for metal CVD
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6730605B2 (en) 2001-04-12 2004-05-04 Tokyo Electron Limited Redistribution of copper deposited films
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834654B1 (fr) 2002-01-16 2004-11-05 Michel Bruel Procede de traitement d'une piece en vue de modifier au moins une de ses proprietes
US7452757B2 (en) 2002-05-07 2008-11-18 Asm America, Inc. Silicon-on-insulator structures and methods
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1429381B1 (en) 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
EP1586115B1 (en) 2003-01-24 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies A layer transfer method
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7022593B2 (en) 2003-03-12 2006-04-04 Asm America, Inc. SiGe rectification process
JP5288707B2 (ja) 2003-03-12 2013-09-11 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
WO2005013326A2 (en) 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US7785995B2 (en) 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20080026149A1 (en) 2006-05-31 2008-01-31 Asm America, Inc. Methods and systems for selectively depositing si-containing films using chloropolysilanes
EP2038456B1 (en) 2006-06-09 2014-03-05 Soitec System and process for high volume deposition of gallium nitride
US20080057678A1 (en) * 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
KR20110063773A (ko) 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들
CN102203904B (zh) 2008-10-30 2013-11-20 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
KR101478977B1 (ko) * 2009-11-18 2015-01-06 소이텍 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
WO2015125673A1 (ja) 2014-02-18 2015-08-27 東芝キヤリア株式会社 空気調和機
US10978408B2 (en) 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底

Also Published As

Publication number Publication date
JP6028280B2 (ja) 2016-11-16
WO2011061580A1 (en) 2011-05-26
US20120100692A1 (en) 2012-04-26
KR20120094050A (ko) 2012-08-23
KR101478977B1 (ko) 2015-01-06
US20110114965A1 (en) 2011-05-19
EP2502266B1 (en) 2020-03-04
EP2502266A1 (en) 2012-09-26
JP2013511834A (ja) 2013-04-04
US8114754B2 (en) 2012-02-14
CN102741999A (zh) 2012-10-17
US20120112205A1 (en) 2012-05-10
US8461014B2 (en) 2013-06-11
US8487295B2 (en) 2013-07-16
SG2014014146A (en) 2014-07-30

Similar Documents

Publication Publication Date Title
CN102741999B (zh) 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
US8836081B2 (en) Semiconductor structures, devices and engineered substrates including layers of semiconductor material having reduced lattice strain
US8486771B2 (en) Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
JP4845314B2 (ja) 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
US20150102466A1 (en) Semiconductor-on-insulator structure and method of fabricating the same
US8420506B2 (en) Process for cleaving a substrate
WO2013121926A1 (ja) 半導体装置及びその製造方法
CN104508815B (zh) 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
US9312339B2 (en) Strain relaxation using metal materials and related structures
EP2324488A1 (en) Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
EP2221853B1 (en) Relaxation and transfer of strained material layers
CN102349148B (zh) 应变材料层的晶格参数的调节
WO2012085219A1 (en) Strain relaxation using metal materials and related structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant