CN102530824B - 具微机电元件的封装结构及其制法 - Google Patents

具微机电元件的封装结构及其制法 Download PDF

Info

Publication number
CN102530824B
CN102530824B CN201110005021.9A CN201110005021A CN102530824B CN 102530824 B CN102530824 B CN 102530824B CN 201110005021 A CN201110005021 A CN 201110005021A CN 102530824 B CN102530824 B CN 102530824B
Authority
CN
China
Prior art keywords
projection
connection pad
electric connection
bonding wire
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110005021.9A
Other languages
English (en)
Other versions
CN102530824A (zh
Inventor
詹长岳
黄建屏
柯俊吉
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN102530824A publication Critical patent/CN102530824A/zh
Application granted granted Critical
Publication of CN102530824B publication Critical patent/CN102530824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0154Moulding a cap over the MEMS device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

本发明涉及具微机电元件的封装结构及其制法,该具微机电元件的封装结构包括:具有至少一微机电元件与多个第一电性连接垫的芯片;设于该芯片上并罩住该微机电元件的盖体,且该盖体上形成有多个第二电性连接垫;对应电性连接各该第一与第二电性连接垫的焊线;设于该第二电性连接垫上的第一凸块;设于该芯片上以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与第一凸块的封装层;移除该第一凸块上的封装层以外露出各该第一凸块;以及设于该封装层上并电性连接该第一凸块的金属导线,由此能够免除形成该封装层时导致该焊线产生偏移的缺陷。

Description

具微机电元件的封装结构及其制法
技术领域
本发明涉及一种封装结构及其制法,特别是涉及一种具微机电元件的封装结构及其制法。
背景技术
微机电系统(Micro Electro Mechanical System,MEMS)是一种兼具电子与机械功能的微小装置,在制造上则通过各种微细加工技术来达成,可将微机电元件设置于芯片的表面上,且以保护罩或底胶进行封装保护,而得到一微机电封装结构。而微机电封装的种类计有:金属封装(metal package)、陶瓷封装(ceramic package)、薄膜积层封装(thinfilm multi-layer package)、及塑料封装(plastic package)等;其中,该塑料封装将微机电芯片接置于封装基板上,之后以打线方式进行电性连接,再以封装胶体进行封装,即完成微机电封装。
例如美国专利第6,809,412号、第6,303,986号、第7,368,808号、第6,846,725号、及第6,828,674号即公开一种现有的微机电封装。
请参阅图1A至图1F,为现有以塑料封装微机电系统的示意图。
如图1A所示,首先,准备一晶圆10,该晶圆10上具有多个电性连接垫101与微机电元件102。
如图1B所示,在该晶圆10上设置多个盖体11,所述盖体11对应罩住各该微机电元件102,其中,该盖体11上形成有金属层111。
如图1C所示,以焊线12电性连接该电性连接垫101与金属层111;接着,在该晶圆10上形成封装层13以包覆该盖体11、焊线12、电性连接垫101与金属层111。
如图1D所示,之后,移除部分该封装层13及部分该焊线12,从而使该封装层13顶面与该盖体11顶面齐平,以令该焊线12分离成不相连的电性连接该电性连接垫101的第一子焊线121与电性连接该金属层111的第二子焊线122,且该第一子焊线121及第二子焊线122的顶端均外露于该封装层13顶面。
如图1E所示,在该封装层13上形成多条金属导线14,从而使各该金属导线14电性连接该第一子焊线121;接着,在该金属导线14上形成凸块15。
如图1F所示,最后,进行切单工艺,以得到多个具微机电元件102的封装件1。
但是,形成封装层13以包覆该盖体11、焊线12、电性连接垫101与金属层111时,该封装层13的模流容易造成该焊线12产生偏移,使该第一子焊线121或第二子焊线122顶端的外露位置改变,导致后续在该封装层13表面上形成该金属导线14时,使该金属导线14无法电性连接该第一子焊线121,因而导致电性连接失效的情况发生。
因此,鉴于上述的问题,如何避免现有该封装层进行包覆时,导致该封装层的模流造成该焊线产生偏移,使金属导线无法电性连接该第一子焊线,因而电性连接失效的问题,实已成为目前急欲解决的技术问题。
发明内容
鉴于上述现有技术的种种缺陷,本发明的主要目的是提供一种具微机电元件的封装结构及其制法,能免除电性连接失效的问题。
为达到上述及其他目的,本发明提供一种具微机电元件的封装结构,其包括:芯片,具有至少一微机电元件与多个第一电性连接垫;盖体,设于该芯片上并罩住该微机电元件,且该盖体上形成有多个第二电性连接垫;焊线,对应电性连接各该第一电性连接垫与第二电性连接垫;第一凸块,设于该第二电性连接垫上;封装层,设于该芯片上以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与第一凸块,且外露该第一凸块的顶面;以及多条金属导线,设于该封装层上,且令该金属导线电性连接该外露的第一凸块。
前述的具微机电元件的封装结构中,该第一凸块形成于该第二电性连接垫上的焊线端旁或该焊线端的相同位置。
此外,该具微机电元件的封装结构还可包括多个第二凸块,其形成于该金属导线上。在另一实施例中,该具微机电元件的封装结构还可包括绝缘层,其形成于该封装层及金属导线上,其中,该绝缘层具有多个外露该金属导线的绝缘层开口;以及多个第二凸块,其形成于该外露的金属导线上。
本发明还提供一种具微机电元件的封装结构的制法,其包括:准备一晶圆,该晶圆上具有多个第一电性连接垫与多个微机电元件;在该晶圆上对应各该微机电元件设置盖体,且该盖体上形成有多个第二电性连接垫;以焊线对应电性连接该第一电性连接垫与第二电性连接垫;在各该第二电性连接垫上形成第一凸块;在该晶圆上形成封装层,以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与各该第一凸块;移除第一凸块上的封装层以外露出各该第一凸块;在该封装层上形成多条金属导线,且令该金属导线电性连接该第一凸块;以及进行切单工艺,以得到多个具微机电元件的封装件。
前述的具微机电元件的封装结构的制法中,该第一凸块形成于该第二电性连接垫上的焊线端旁或该焊线端的相同位置。
再者,形成外露出各该第一凸块的步骤是在该封装层顶面通过研磨封装层或激光钻孔第一凸块正上方部分封装层而外露出该第一凸块。
依上述的具微机电元件的封装结构及其制法,该微机电元件为陀螺仪、加速度计或射频微机电元件等。
依上所述,该第一电性连接垫位于该盖体外围。
如上所述,形成该盖体的材料可为金属、硅、玻璃或陶瓷。
上述的第二电性连接垫可由多个接合垫构成,而形成该接合垫的材料可为铝、铜、金、钯、镍/金、镍/铅、钛钨/金、钛/铝、钛钨/铝或钛/铜/镍/金或其组合。
所述的第二电性连接垫是通过溅镀或蒸镀的方式形成。
由上可知,本发明的具微机电元件的封装结构及其制法,是先提供具有多个第一电性连接垫与多个微机电元件的晶圆,在该晶圆相对于该微机电元件的位置上设置具有多个第二电性连接垫的盖体,再以焊线对应电性连接该第一电性连接垫与第二电性连接垫,接着,在各该第二电性连接垫上形成第一凸块,之后在该晶圆上形成封装层以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与各该第一凸块的部分,并令该第一凸块外露于该封装层的顶面,再于该封装层上形成多个电性连接该第一凸块的金属导线及第二凸块,最后进行切单工艺。由于该焊线无需外露,而是外露出该第一凸块,该第一凸块是设于该第二电性连接垫上,当形成封装层进行封装时,即使模流导致该焊线偏移,该焊线仍电性连接该第一电性连接垫及第二电性连接垫,且模流不会使该第一凸块的位置发生改变,因此在移除第一凸块上的封装层后,该第一凸块会在预定位置外露,可避免背景技术中焊线外露位置改变的缺陷。
附图说明
图1A至图1F为现有具微机电元件的封装结构的制法剖视示意图。
图2A至图2H为本发明具微机电元件的封装结构的制法剖视示意图;其中,该图2D’为图2D的俯视图;该图2D”为第一凸块与焊线端位于同一位置的实施例;图2G’及图2G”为说明以激光钻孔外露第一凸块的实施例;该图2H’为自图2D”而得的封装结构示意图。
图3为本发明具微机电元件的封装结构外形成绝缘层的剖视示意图。
主要元件符号说明:
1封装件            10晶圆
101电性连接垫      102微机电元件
11盖体             111金属层
12焊线             121第一子焊线
122第二子焊线      13封装层
14金属导线         15凸块
2封装件            20晶圆
20’芯片           201第一电性连接垫
202微机电元件      21盖体
211第二电性连接垫  211a尾端部
211b前端部         211c电性迹线
22焊线             23第一凸块
24封装层           25金属导线
26第二凸块        27绝缘层
270绝缘层开口。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本技术领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本技术领域的技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时,本说明书中所引用的如“上”、“一”、“前”、“尾”及“顶”等技术用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
第一实施例。
请参阅图2A至图2H,为本发明所提供的一种具微机电元件的封装结构的制法。
如图2A所示,首先,准备一晶圆20,在本图中仅显示部分晶圆的剖视图,但是该晶圆20上具有多个第一电性连接垫201与多个微机电元件202,该微机电元件202可为陀螺仪、加速度计或射频微机电元件。
如图2B所示,在该晶圆20上对应各该微机电元件202设置例如金属、硅、玻璃或陶瓷的盖体21,且该第一电性连接垫201位于该盖体21外围;该盖体21上具有通过溅镀或蒸镀的方式形成的多个第二电性连接垫211,该第二电性连接垫211是由多个例如为铝、铜、金、钯、镍/金、镍/铅、钛钨/金、钛/铝、钛钨/铝或钛/铜/镍/金或其组合的接合垫构成。
如图2C所示,以例如反向焊线(reverse bonding)的方式将焊线22对应电性连接该第一电性连接垫201与第二电性连接垫211。
如图2D至图2D”所示,在各该第二电性连接垫211上以例如利用打线机形成金属凸块(stud bump),以作为第一凸块23,但是第一凸块23的形成方式不以打线机为限,且该第一凸块23与该焊线22各自形成于该第二电性连接垫211上,也就是该第一凸块23形成于该第二电性连接垫211上的焊线22端旁,如图2D及图2D’所示,其中,该第一凸块23与焊线22分设不同位置的较佳实例中,可采用图2D’左侧所示的第二电性连接垫211,该第二电性连接垫211包括尾端部211a、前端部211b及连接其二者的电性迹线211c,该电性迹线211c的线宽小于尾端部211a及前端部211b的宽度,该第一凸块23形成于尾端部211a,该焊线22形成于前端部211b,以利于分别进行打线及植设第一凸块23。但是,当然图2D’所示的两种第二电性连接垫211结构,可视需要选择单一种结构或者搭配使用。另一方面,如图2D”所示,该第一凸块23形成于各该焊线22的位置上,也就是该第一凸块23形成于该第二电性连接垫211上的该焊线22端的相同位置,以令该第一凸块23与该焊线22共同连接在该第二电性连接垫211上。此外,较佳地,该第一凸块23的高度高于该焊线22的弧高。
如图2E所示,在该晶圆20上以如模制成形(molding)的方式形成封装层24以包覆该盖体21、焊线22、第一电性连接垫201、第二电性连接垫211与第一凸块23。
如图2F所示,之后通过如研磨方式研磨该封装层24顶面,以移除部分该封装层24(可移除部分第一凸块23),从而使该封装层24顶面外露出各该第一凸块23。由于该焊线22无需外露,而是外露出该第一凸块23,该第一凸块23是设于该第二电性连接垫211上,当形成封装层24进行封装时,即使模流导致该焊线22偏移,该焊线22仍电性连接该第一电性连接垫201及第二电性连接垫211,且模流不会使该第一凸块23的位置发生改变,因此在移除该封装层24顶面之后,该第一凸块23会在预定位置外露,可避免背景技术中焊线外露位置改变的缺陷。
如图2G所示,在该封装层24上形成多条金属导线25,且令该金属导线25电性连接该第一凸块23;接着,在该金属导线25上形成第二凸块26。
另请参阅图2G’及图2G”,若外露出各该第一凸块23的方式通过激光钻孔(laser drill)仅移除第一凸块23上方的封装层24,使封装层24高度仍高于第一凸块23,再于该封装层24及外露的第一凸块23上形成多条金属导线25,则此时第一凸块23可形成于该第二电性连接垫211上的焊线22端旁,且以正向打线方式以弧高高于该第一凸块23的焊线22电性连接该第一电性连接垫201与第二电性连接垫211,如图2G’所示。当然,也可如前述实施利以反向焊线的方式将焊线22对应电性连接第一电性连接垫201与第二电性连接垫211,再于第二电电性连接垫211上形成第一凸块23于该焊线22端的相同位置上,如图2G”所示。
如图2H及图2H’所示,进行切单工艺,以得到多个具微机电元件202的封装件2,且将该晶圆20分切成多个芯片20’;其中,该图2H为接续图2D的结构,而该图2H’为分别接续图2D”的结构。
根据前述的制法,本发明还提供一种具微机电元件的封装结构,其包括:芯片20’、盖体21、焊线22、第一凸块23、封装层24及多条金属导线25。
所述的芯片20’,具有至少一微机电元件202与多个第一电性连接垫201,该微机电元件202为陀螺仪、加速度计或射频微机电元件。
所述的盖体21,可为金属、硅、玻璃或陶瓷的材料并设于该芯片20’上并罩住该微机电元件202,且该第一电性连接垫201位于该盖体21外围,又该盖体21上形成有多个第二电性连接垫211,该第二电性连接垫211是由多个例如为铝、铜、金、钯、镍/金、镍/铅、钛钨/金、钛/铝、钛钨/铝或钛/铜/镍/金或其组合的接合垫构成。
所述的焊线22,对应电性连接各该第一电性连接垫201与第二电性连接垫211。
所述的第一凸块23,设于该第二电性连接垫211上,且该第一凸块23与该焊线22各自形成于该第二电性连接垫211上,也就是该第一凸块23形成于该第二电性连接垫211上的焊线22端旁,如图2D所示;或该第一凸块23形成于各该焊线22的位置上,也就是该第一凸块23形成于该第二电性连接垫211上的该焊线22端的相同位置,如图2D’所示。
所述的封装层24,设于该芯片20’上以包覆该盖体21、焊线22、第一电性连接垫201、第二电性连接垫211与第一凸块23,且外露该第一凸块23的顶面。
所述的多条金属导线25,设于该封装层24上,且令该金属导线25电性连接该外露的第一凸块23。
该具微机电元件的封装结构还可包括多个第二凸块26,各别对应形成于该金属导线25上。
第二实施例。
请参阅图3,为本发明具微机电元件的封装结构的第二实施例,本实施例与前述实施例大致相同,其差异在于还包括在进行切单工艺之前,在如图2G所示的该封装层24及金属导线25上形成绝缘层27,其中,该绝缘层27具有多个外露该金属导线25的绝缘层开口270;以及在该外露的金属导线25上形成第二凸块26。
因此,本实施例的具微机电元件的封装结构还包括绝缘层27,其形成于该封装层24及金属导线25上,其中,该绝缘层27具有多个外露该金属导线25的绝缘层开口270;以及第二凸块26,其形成于该外露的金属导线25上。
本发明的具微机电元件的封装结构及其制法,是先提供具有多个第一电性连接垫与多个微机电元件的晶圆,在该晶圆相对于该微机电元件的位置上设置具有多个第二电性连接垫的盖体,再以焊线对应电性连接该第一电性连接垫与第二电性连接垫,接着,在各该第二电性连接垫上形成第一凸块,之后在该晶圆上形成封装层以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与各该第一凸块的部分,并令该第一凸块外露于该封装层的顶面,再于该封装层上形成多个电性连接该第一凸块的金属导线及第二凸块,最后进行切单工艺。由于该焊线无需外露,而是外露出该第一凸块,该第一凸块是设于该第二电性连接垫上,当形成封装层进行封装时,即使模流导致该焊线偏移,该焊线仍电性连接该第一电性连接垫及第二电性连接垫,且模流不会使该第一凸块的位置发生改变,因此在移除第一凸块上的封装层后,该第一凸块会在预定位置外露,可避免背景技术中焊线外露位置改变的缺陷。
上述实施例是用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何本技术领域的技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应以权利要求书的范围为依据。

Claims (13)

1.一种具微机电元件的封装结构,其特征在于,包括:
芯片,具有至少一微机电元件与多个第一电性连接垫;
盖体,设于该芯片上并罩住该微机电元件,且该盖体上形成有多个第二电性连接垫;
焊线,对应电性连接各该第一电性连接垫与第二电性连接垫;
第一凸块,设于该第二电性连接垫上的焊线端旁或该焊线端的相同位置;
封装层,设于该芯片上以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与第一凸块,且外露该第一凸块的顶面;以及
多条金属导线,设于该封装层上,且令该金属导线电性连接该外露的第一凸块。
2.根据权利要求1所述的具微机电元件的封装结构,其特征在于,该第一凸块形成于该第二电性连接垫上的焊线端旁,且该第二电性连接垫包括前端部、尾端部及连接其二者的电性迹线,该第一凸块形成于该尾端部,该焊线形成于该前端部。
3.根据权利要求1所述的具微机电元件的封装结构,其特征在于,形成该盖体的材料为金属、硅、玻璃或陶瓷。
4.根据权利要求1所述的具微机电元件的封装结构,其特征在于,还包括多个第二凸块,形成于该金属导线上。
5.根据权利要求1所述的具微机电元件的封装结构,其特征在于,还包括绝缘层,形成于该封装层及金属导线上,其中,该绝缘层具有多个外露该金属导线的绝缘层开口;以及多个第二凸块,形成于该外露的金属导线上。
6.一种具微机电元件的封装结构的制法,其特征在于,包括:
准备一晶圆,该晶圆上具有多个第一电性连接垫与多个微机电元件;
在该晶圆上对应各该微机电元件设置盖体,且该盖体上形成有多个第二电性连接垫;
以焊线对应电性连接该第一电性连接垫与第二电性连接垫;
在各该第二电性连接垫上形成第一凸块;
在该晶圆上形成封装层以包覆该盖体、焊线、第一电性连接垫、第二电性连接垫与各该第一凸块;
移除该第一凸块上的封装层以外露出各该第一凸块;
在该封装层上形成多条金属导线,且令该金属导线电性连接该第一凸块;以及
进行切单工艺,以得到多个具微机电元件的封装件。
7.根据权利要求6所述的具微机电元件的封装结构的制法,其特征在于,该第一凸块形成于该第二电性连接垫上的焊线端旁或该焊线端的相同位置。
8.根据权利要求7所述的具微机电元件的封装结构的制法,其特征在于,该第一凸块形成于该第二电性连接垫上的焊线端旁,且该第二电性连接垫包括前端部、尾端部及连接其二者的电性迹线,该第一凸块形成于该尾端部,该焊线形成于该前端部。
9.根据权利要求7所述的具微机电元件的封装结构的制法,其特征在于,该第一凸块为打线机形成的金属凸块。
10.根据权利要求6所述的具微机电元件的封装结构的制法,其特征在于,形成外露出各该第一凸块的步骤是在该封装层顶面通过研磨或激光钻孔而外露出该第一凸块。
11.根据权利要求6所述的具微机电元件的封装结构的制法,其特征在于,该第二电性连接垫是通过溅镀或蒸镀的方式形成。
12.根据权利要求6所述的具微机电元件的封装结构的制法,其特征在于,还包括在进行切单工艺之前,在该金属导线上形成第二凸块。
13.根据权利要求6所述的具微机电元件的封装结构的制法,其特征在于,还包括在进行切单工艺之前,在该封装层及金属导线上形成绝缘层,其中,该绝缘层具有多个外露该金属导线的绝缘层开口;以及在该外露的金属导线上形成第二凸块。
CN201110005021.9A 2010-12-17 2011-01-06 具微机电元件的封装结构及其制法 Active CN102530824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099144690 2010-12-17
TW099144690A TWI455266B (zh) 2010-12-17 2010-12-17 具微機電元件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
CN102530824A CN102530824A (zh) 2012-07-04
CN102530824B true CN102530824B (zh) 2015-04-22

Family

ID=45922089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110005021.9A Active CN102530824B (zh) 2010-12-17 2011-01-06 具微机电元件的封装结构及其制法

Country Status (3)

Country Link
US (1) US8154115B1 (zh)
CN (1) CN102530824B (zh)
TW (1) TWI455266B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395312B (zh) 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI522308B (zh) * 2012-06-22 2016-02-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US9856136B2 (en) 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
KR20140147613A (ko) * 2013-06-20 2014-12-30 삼성전기주식회사 웨이퍼 레벨 반도체 패키지 및 그 제조방법
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
FR3028349B1 (fr) * 2014-11-12 2016-12-30 Schneider Electric Ind Sas Actionneur electromagnetique et disjoncteur comprenant un tel actionneur
US9490164B1 (en) 2015-06-23 2016-11-08 International Business Machines Corporation Techniques for forming contacts for active BEOL
CN105668502B (zh) * 2016-03-24 2017-12-15 美新半导体(无锡)有限公司 一种带腔体器件的气密封装结构及其制造方法
CN110553761A (zh) * 2018-05-30 2019-12-10 苏州明皜传感科技有限公司 力量传感器
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
CN113611618A (zh) * 2021-09-28 2021-11-05 深圳新声半导体有限公司 用于芯片系统级封装的方法和芯片系统级封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485914A (zh) * 2002-09-29 2004-03-31 矽品精密工业股份有限公司 开窗型多芯片半导体封装件
CN1499630A (zh) * 2002-11-04 2004-05-26 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
CN101071779A (zh) * 2006-05-08 2007-11-14 矽品精密工业股份有限公司 半导体封装件堆栈结构及其制法
CN101165886A (zh) * 2006-10-20 2008-04-23 矽品精密工业股份有限公司 可供半导体器件堆栈其上的半导体封装件及其制法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
WO2001036320A2 (en) * 1999-11-15 2001-05-25 Amkor Technology, Inc. Micromachine package
US6441481B1 (en) 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US7368808B2 (en) 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
TW200942487A (en) * 2008-04-03 2009-10-16 Asia Pacific Microsystems Inc Package body and package method for microsensor module
WO2009145726A1 (en) * 2008-05-27 2009-12-03 Agency For Science, Technology And Research Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485914A (zh) * 2002-09-29 2004-03-31 矽品精密工业股份有限公司 开窗型多芯片半导体封装件
CN1499630A (zh) * 2002-11-04 2004-05-26 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
CN101071779A (zh) * 2006-05-08 2007-11-14 矽品精密工业股份有限公司 半导体封装件堆栈结构及其制法
CN101165886A (zh) * 2006-10-20 2008-04-23 矽品精密工业股份有限公司 可供半导体器件堆栈其上的半导体封装件及其制法

Also Published As

Publication number Publication date
CN102530824A (zh) 2012-07-04
TWI455266B (zh) 2014-10-01
TW201227886A (en) 2012-07-01
US8154115B1 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
CN102530824B (zh) 具微机电元件的封装结构及其制法
CN105261609B (zh) 半导体器件封装件、封装方法和封装的半导体器件
CN105280599B (zh) 用于半导体器件的接触焊盘
CN101252096B (zh) 芯片封装结构以及其制作方法
KR101332916B1 (ko) 반도체 패키지 및 그 제조 방법
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
CN101312200B (zh) 影像感测装置及其制造方法
CN102598257B (zh) 微电子封装及其制造方法
CN108091615A (zh) 半导体封装件
CN109637997A (zh) 半导体装置封装和其制造方法
KR101346420B1 (ko) 반도체 패키지 및 그 제조 방법
CN106206510A (zh) 多芯片封装结构、晶圆级芯片封装结构及其方法
CN104229720A (zh) 芯片布置及用于制造芯片布置的方法
CN101330068A (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN104882417A (zh) 集成无源倒装芯片封装
CN102969305A (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
CN102153045B (zh) 具微机电元件的封装结构及其制法
CN104495741A (zh) 表面传感芯片封装结构及制作方法
CN102881666B (zh) 晶圆级器件封装
CN106328624A (zh) 制造具有多层囊封的传导基板的半导体封装的方法及结构
CN102398886B (zh) 具微机电元件的封装结构及其制法
CN103915397B (zh) 多裸晶、高电流晶圆级封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant