CN102150191B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102150191B
CN102150191B CN2009801354513A CN200980135451A CN102150191B CN 102150191 B CN102150191 B CN 102150191B CN 2009801354513 A CN2009801354513 A CN 2009801354513A CN 200980135451 A CN200980135451 A CN 200980135451A CN 102150191 B CN102150191 B CN 102150191B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
wiring
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801354513A
Other languages
English (en)
Other versions
CN102150191A (zh
Inventor
山崎舜平
秋元健吾
小森茂树
鱼地秀贵
二村智哉
笠原崇广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102150191A publication Critical patent/CN102150191A/zh
Application granted granted Critical
Publication of CN102150191B publication Critical patent/CN102150191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel

Abstract

一种保护电路,其包括非线性元件,所述非线性元件进一步包括:栅电极;覆盖栅电极的栅极绝缘层;一对第一及第二布线层,在栅极绝缘层上其端部与栅电极重叠,并且其中层叠导电层和第二氧化物半导体层;第一氧化物半导体层,其至少与栅电极重叠并与栅极绝缘层、第一及第二布线层的导电层的侧面部和第二氧化物半导体层的侧面部及顶面部接触。在栅极绝缘层上,物理性不同的氧化物半导体层彼此接合,从而与肖特基结相比可以执行稳定的操作。因此,可以减少结的泄漏,并可以提高非线性元件的特性。

Description

显示装置
技术领域
本发明涉及一种包括氧化物半导体的显示装置。
背景技术
以液晶显示装置为代表的形成在诸如玻璃衬底等的平板上的薄膜晶体管使用非晶硅或多晶硅来制造。使用非晶硅制造的薄膜晶体管其场效应迁移率低,但是这种晶体管可以在玻璃衬底上以较大面积形成。另一方面,使用多晶硅制造的薄膜晶体管其场效应迁移率高,但是需要诸如激光退火等晶化步骤,并且这种晶体管并不总是适于较大的玻璃衬底。
考虑到上述内容,使用氧化物半导体制造薄膜晶体管并将其应用于电子装置或光学装置的技术受到关注。例如,专利文献1及专利文献2公开了使用氧化锌(ZnO)或基于In-Ga-Zn-O的氧化物半导体作为氧化物半导体膜来制造薄膜晶体管并将其用于图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开2007-123861号
[专利文献2]日本专利申请公开2007-96055号
发明内容
利用氧化物半导体来形成沟道形成区域的薄膜晶体管具有如下特性:其工作速度高于包括非晶硅的薄膜晶体管的工作速度,并且其制造工序比包括多晶硅的薄膜晶体管的简单。换言之,通过使用氧化物半导体,即使在300℃或更低的低的温度下也可以制造场效应迁移率高的薄膜晶体管。
为了利用使用工作特性优良并可以在低的温度下制造的氧化物半导体的显示装置的特性,需要具有适当结构的保护电路等。此外,保证包括氧化物半导体的显示装置的可靠性是重要的。
本发明的一个实施例的目的之一在于提供适合于作为保护电路的结构。
在除了氧化物半导体以外,还层叠(stacking)绝缘膜及导电膜制造的用于各种用途的显示装置中,本发明的一个实施例的目的之一在于提高保护电路的功能并使操作稳定。
本发明的一个实施例是一种显示装置,其中使用包括氧化物半导体的非线性元件形成保护电路。该非线性元件包括具有不同氧含量的氧化物半导体的组合。
本发明的例示实施例之一是一种显示装置,包括:扫描线和信号线,其设置在具有绝缘表面的衬底上以彼此交叉;像素部,其中像素电极布置为矩阵状;以及非线性元件,其在该像素部外侧的区域中,由氧化物半导体形成。像素部包括其中在第一氧化物半导体层中形成沟道形成区域的薄膜晶体管。像素部中的该薄膜晶体管包括:与扫描线连接的栅电极;与信号线连接并与第一氧化物半导体层接触的第一布线层;以及与像素电极连接并与第一氧化物半导体层接触的第二布线层。此外,非线性元件设置在设置在衬底的周边部的信号输入端子和像素部之间。非线性元件包括:栅电极及覆盖该栅电极的栅极绝缘层;在栅极绝缘层上的一对第一布线层和第二布线层,其通过层叠导电层和第二氧化物半导体层而形成,并且其端部与栅电极重叠;以及第一氧化物半导体层,其至少与栅电极重叠,并且与栅极绝缘层和该第一布线层及该第二布线层中的导电层的侧面部以及第二氧化物半导体层的侧面部及顶面部接触。非线性元件的栅电极与扫描线或信号线连接,非线性元件的第一布线层或第二布线层通过第三布线层与栅电极连接,以对第一布线层或第二布线层施加栅电极的电位。
本发明的例示实施例之一是一种显示装置,包括:扫描线与信号线,其设置在具有绝缘表面的衬底上,以彼此交叉;像素部,其包括矩阵状布置的像素电极;以及保护电路,其在该像素部外侧的区域中。像素部包括其中在第一氧化物半导体层中形成沟道形成区域的薄膜晶体管。像素部中的该薄膜晶体管包括:与扫描线连接的栅电极;与信号线连接并与第一氧化物半导体层接触的第一布线层;以及与像素电极连接并与第一氧化物半导体层接触的第二布线层。在像素部外侧的区域中,设置有将扫描线与公共布线彼此连接的保护电路、将信号线和公共布线彼此连接的保护电路。保护电路包括:栅电极;覆盖该栅电极的栅极绝缘层;在栅极绝缘层上的一对第一布线层及第二布线层,其通过层叠导电层和第二氧化物半导体层而形成,并且其端部与栅电极重叠;以及第一氧化物半导体层,其至少与栅电极重叠,并且与栅极绝缘层和该第一布线层及该第二布线层中的导电层的侧面部以及第二氧化物半导体层的侧面部及顶面部接触。此外,非线性元件的栅电极通过第三布线层与第一布线层或第二布线层连接。
在此,第一氧化物半导体层的氧浓度高于第二氧化物半导体层的氧浓度。换言之,第一氧化物半导体层是氧过量型,而第二氧化物半导体层是氧缺乏型。第一氧化物半导体层的导电率低于第二氧化物半导体层的导电率。第一氧化物半导体层具有非晶结构,并且第二氧化物半导体层具有在某些情况下包括处于非晶结构中的纳米晶体。
注意,为方便起见,在本申请文件中使用了“第一”、“第二”等序数词,但其并不表示步骤顺序以及层的层叠顺序。另外,在本申请文件中的序数词并非是用来规定发明的特定名称。
此外,在本申请文件中,将由包含In、Ga及Zn的氧化物半导体膜形成的半导体膜也称为“IGZO半导体膜”,并且将由这样的氧化物半导体形成的半导体层也称为“IGZO半导体层”。
根据本发明的一个实施例,通过由使用包括氧化物半导体的非线性元件形成保护电路,可以提供具有适合于作为保护电路的结构的显示装置。在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域,与只采用金属布线的情况相比,允许稳定的操作。由此,可以增强保护电路的功能并能够使操作稳定。
附图说明
图1示出了显示装置中的信号输入端子、扫描线、信号线、包括非线性元件的保护电路、及像素部之间的位置关系;
图2示出了保护电路的示例;
图3示出了保护电路的示例;
图4A和4B是示出了保护电路的示例的平面图;
图5是示出了保护电路的示例的截面图;
图6A至6C是示出了保护电路的制造工序的截面图;
图7A至7C是示出了保护电路的制造工序的截面图;
图8A至8C是示出了保护电路的制造工序的截面图;
图9A至9C是示出了保护电路的制造工序的截面图;
图10是电子纸的截面图;
图11A和11B每一都是半导体装置的框图;
图12示出了信号线驱动电路的结构;
图13是信号线驱动电路的操作的时序图;
图14是信号线驱动电路的操作的时序图;
图15是示出了移位寄存器的结构的图;
图16示出了图14的触发器的连接结构;
图17A和17B是俯视图,并且图17C是截面图,每一都示出了实施例6的半导体装置;
图18是示出了实施例6的半导体装置的截面图;
图19示出了实施例7的半导体装置中的像素的等效电路;
图20A至20C每一都示出了实施例7的半导体装置;
图21A是俯视图,而图21B是截面图,两者说明了实施例7的半导体装置;
图22A和22B示出了电子纸应用的例子;
图23是示出了电子书装置的示例的外观图;
图24A是电视装置的外观图,而24B是数码相框的例子的外观图;
图25A和25B是示出了游戏机的例子的外观图;
图26是示出了蜂窝电话的示例的外观图;
图27A和27B是示出了保护电路的示例的平面图;
图28A和28B是示出了保护电路的示例的平面图。
具体实施方式
下面,参照附图对本发明的实施例进行说明。但是,本发明不局限于以下的说明,所属技术领域的普通技术人员可以很容易地理解,可以对其方式及细节进行多种改变而不脱离本发明的宗旨及范围。因此,本发明不应该被解释为仅限于以下所示的实施例所描述的内容。在以下说明的本发明的结构中,在不同附图中共同地使用相同的附图标记来表示相同的部分。
实施例1
在实施例1中,参照附图对包括像素部和设置在像素部周围的包括非线性元件的保护电路的显示装置的一个示例进行说明。
图1是示出了显示装置中的信号输入端子、扫描线、信号线、包括非线性元件的保护电路、及像素部之间的位置关系。在具有绝缘表面的衬底10上,扫描线13与信号线14彼此交叉以形成像素部17。
像素部17包括矩阵状布置的多个像素18。像素18包括连接到扫描线13和信号线14的像素晶体管19、存储电容器部20、像素电极21。
在此所示的像素结构中,存储电容器部20的一个电极与像素晶体管19连接,另一个电极与电容器线22连接。此外,像素电极21形成驱动显示元件(诸如,液晶元件、发光元件、或对比度媒体(电子墨)等)的一个电极。该显示元件的另一个电极连接到公共端子23。
保护电路设置在像素部17与扫描线输入端子11及信号线输入端子12之间。在实施例1中,设置了多个保护电路。因此,即使因静电等而引起的浪涌电压(surge voltage)被施加到扫描线13、信号线14及电容器总线27,也不损坏像素晶体管19等。因此,保护电路具有用于在浪涌电压被施加到该保护电路时向公共布线29或公共布线28释放电荷的结构。
在实施例1中,在扫描线13侧设置保护电路24,在信号线14侧设置保护电路25,在电容器总线27侧设置保护电路26。注意,保护电路的结构不局限于如上所示出的这些。
图2示出了保护电路的示例。该保护电路包括非线性元件30及非线性元件31,非线性元件30及非线性元件31并联布置,二者之间夹着扫描线13。非线性元件30及非线性元件31每一个都包括诸如二极管等的二端元件或诸如晶体管等的三端元件。例如,可以通过与像素部的像素晶体管相同的步骤形成非线性元件。例如,通过将非线性元件的栅极端子和漏极端子连接,可以实现与二极管类同的特性。
非线性元件30的第一端子(栅极)和第三端子(漏极)连接到扫描线13,其第二端子(源极)连接到公共布线29。非线性元件31的第一端子(栅极)和第三端子(漏极)连接到公共布线29,其第二端子(源极)连接到扫描线13。换言之,图2所示的保护电路包括两个晶体管,这两个晶体管对于扫描线13整流方向彼此相反,并且它们将扫描线13和公共布线29彼此连接。换言之,在扫描线13和公共布线29之间,存在其整流方向为从扫描线13向公共布线29的晶体管以及其整流方向为从公共布线29向扫描线13的晶体管。
在图2所示的保护电路中,在扫描线13因静电等而相对于公共布线29带正电或负电的情况下,电流在消除该电荷的方向流动。例如,如果扫描线13带正电,电流在将该正电荷释放到公共布线29的方向流动。由于该操作,可以防止连接到带电的扫描线13的像素晶体管19的静电击穿或阈值电压的偏移。此外,可以防止带电的扫描线13和与带电的扫描线13以其间夹有绝缘层的方式交叉的其他布线之间的绝缘膜的电介质击穿。
注意,在图2中,使用其第一端子(栅极)连接到扫描线13的非线性元件30以及其第一端子(栅极)连接到公共布线29的非线性元件31的对;换言之,非线性元件30和非线性元件31的整流方向彼此相反。公共布线29和扫描线13通过各非线性元件的第二端子(源极)和第三端子(漏极)而彼此并联连接。作为其他结构,还可以以并联连接附加非线性元件,从而可以增强保护电路的操作稳定性。例如,图3示出了设置在扫描线13和公共布线29之间的、包括非线性元件30a和非线性元件30b以及非线性元件31a和非线性元件31b的保护电路。该保护电路包括总共四个非线性元件:两个非线性元件(30b、31b)每一个的第一端子(栅极)连接到公共布线29,两个非线性元件(30a、31a)每一个的第一端子(栅极)连接到扫描线13。换言之,在公共布线29和扫描线13之间连接两对非线性元件,每一对包括被设置为整流方向彼此相反的两个非线性元件。换言之,在扫描线13和公共布线29之间,存在其每一个的整流方向为从扫描线13向公共布线29的两个晶体管以及其每一个的整流方向为从公共布线29向扫描线13的两个晶体管。当以这样的方式利用四个非线性元件使公共布线29和扫描线13彼此连接时,可以防止电荷直接流过扫描线13,即使在对扫描线13施加浪涌电压的情况下,而且即使在公共布线29因静电等而带电的情况下,也可以防止电荷直接流过扫描线13。注意,图28A示出了其中四个非线性元件740a、740b、740c、740d设置在衬底上的示例,而图28B是其等效电路图。注意,在图28A和28B中,附图标记650、651分别表示扫描线和公共布线。
图27A示出了在衬底上提供使用奇数个非线性元件形成的保护电路的例子,而图27B是其等效电路图。在该电路中,将非线性元件730b和非线性元件730a连接到非线性元件730c,作为开关元件。通过以这样的方式的非线性元件的串联连接,可以分散施加到保护电路的非线性元件的瞬时负荷。注意,在图27A和27B中,附图标记650、651分别表示扫描线和公共布线。
图2示出了设置在扫描线13侧的保护电路的例子,但是也可以在信号线14侧设置具有类同结构的保护电路。
图4A是示出了保护电路的示例的平面图,图4B是其等效电路图。图5是示出了沿图4A中示出的Q1-Q2线的截面图。以下参照图4A和4B及图5说明保护电路的一个结构的例子。
非线性元件30a及非线性元件30b分别包括使用与扫描线13相同的层形成的栅电极15及栅电极16。在栅电极15及栅电极16上形成有栅极绝缘层37。在栅极绝缘层37上设置第一布线层38及第二布线层39,以便在栅电极15上彼此面对。注意,非线性元件30a及非线性元件30b在主要部分中具有相同的结构。
第一氧化物半导体层36被设置为覆盖彼此面对的第一布线层38及第二布线层39之间的区域。换言之,第一氧化物半导体层36被设置为与栅电极15重叠,并与栅极绝缘层37、第一布线层38及第二布线层39中的导电层41的侧面部、以及第一布线层38及第二布线层39中的第二氧化物半导体层40的侧面部及部分顶面部接触。在此,第一布线层38及第二布线层39每一具有从栅极绝缘层37侧起顺序层叠导电层41和第二氧化物半导体层40的结构。栅极绝缘层37使用诸如氧化硅或氧化铝等的氧化物形成。
第一氧化物半导体层36的氧浓度高于第二氧化物半导体层40的氧浓度。换言之,第一氧化物半导体层36是氧过量型,而第二氧化物半导体层40是氧缺乏型。由于通过提高第一氧化物半导体层36的氧浓度可以减少施主型缺陷,因此具有更长的载流子寿命和更高的迁移率等的效果。另一方面,在使得第二氧化物半导体层40的氧浓度低于第一氧化物半导体层36的氧浓度时,可以提高载流子浓度,并且可以利用第二氧化物半导体层40来形成源区及漏区。
至于氧化物半导体的结构,第一氧化物半导体层36具有非晶结构,而第二氧化物半导体层40在某些情况下包括处于非晶结构的纳米晶体。于是,第一氧化物半导体层36具有其导电率低于第二氧化物半导体层40的导电率的特性。因此,实施例1的非线性元件30a及非线性元件30b中的用作第一布线层38及第二布线层39的构成部件的第二氧化物半导体层40可以具有与晶体管的源区及漏区类似的作用。
第一氧化物半导体层36及第二氧化物半导体层40典型地由氧化锌(ZnO)或包含In、Ga及Zn的氧化物半导体形成。
第一氧化物半导体层36被设置为与栅极绝缘层37接触。此外,第一氧化物半导体层36被设置为与其导电率比第一氧化物半导体层36的高的第二氧化物半导体层40接触。当非线性元件30a及非线性元件30b每一具有如上所述的其中将如上所述的物理性不同的氧化物半导体层彼此接合的结构时,与在第一布线层38及第二布线层39只使用金属层形成的情况下形成的肖特基结相比,可以实现稳定的操作。换言之,与只使用金属布线的情况相比,可以增加热稳定性,从而能够实现稳定的操作。由此,可以提高保护电路的功能并实现稳定的操作。此外,可以降低结泄漏量,并且可以改善非线性元件30a及非线性元件30b的特性。
在第一布线层38及第二布线层39每一具有如下的结构时,结部分处的面积增加,使得电流容易流过非线性元件30a,在所述结构中:在由金属材料形成的导电层41上设置第二氧化物半导体层40,并且该第二氧化物半导体层40的顶面部与第一氧化物半导体层36接触。由此,当将非线性元件30a用作保护电路时,即使对信号线等施加浪涌电压,也可以使电荷快速地放电到公共布线。
在第一氧化物半导体层36上设置层间绝缘层42。层间绝缘层42由诸如氧化硅或氧化铝等的氧化物形成。当在氧化硅或氧化铝上层叠氮化硅、氮化铝、氧氮化硅或氧氮化铝时,可以进一步增强保护膜的功能。
在任何情况下,当与第一氧化物半导体层36接触的层间绝缘层42为氧化物时,可以防止氧被从第一氧化物半导体层36抽出,并防止第一氧化物半导体层36变成氧缺乏型。此外,通过其中第一氧化物半导体层36不与包含氮化物的绝缘层直接接触的结构,可以防止氮化物中的氢扩散并防止氢在第一氧化物半导体层36中由于羟基等引起缺陷。
层间绝缘层42设置有接触孔43,在该接触孔处,使用与栅电极15相同的层形成的扫描线13和非线性元件30a的第三端子(漏极)连接。该连接通过由与像素部的像素电极相同的材料形成的第三布线层44实现。第三布线层44由用于形成透明电极的材料形成,例如由氧化铟锡(ITO:indium tin oxide)、氧化锌(ZnO)、或氧化锡(SnO2)等形成。由此,第三布线层44与由金属材料形成的布线相比具有高电阻。在保护电路包括包含这种电阻成分的布线时,可以防止过大的电流流过非线性元件30a,并防止非线性元件30a被损坏。
尽管图4A和4B及图5示出了设置在扫描线13处的保护电路的示例,然而可以将类同的保护电路应用于信号线或电容器总线等。
根据实施例1,通过以这样的方式提供包括包含氧化物半导体的非线性元件的保护电路,可以提供具有适于作为保护电路的结构的显示装置。于是,通过采用包含氧化物半导体的非线性元件,可以提高保护电路的功能并实现操作的稳定化。
实施例2
在实施例2中,参照图6A至6C及图7A至7C对在实施例1中的图4A所示的保护电路的制造工序的一个实施例进行说明。图6A至6C及图7A至7C是沿图4A中的Q1-Q2线截取的截面图。
在图6A中,作为具有透光性的衬底100,可以使用可在市场上获得的钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃等的玻璃衬底。例如,优选使用就组成比而言氧化钡(BaO)的含量多于硼酸(B2O3)的含量并且应变点为730℃或更高的玻璃衬底。这是因为当在700℃左右的高温下对氧化物半导体层进行热处理时不使玻璃衬底被应变的缘故。
接着,在衬底100上整个形成导电层。之后,通过进行第一光刻工序形成抗蚀剂掩模,并且通过蚀刻去除不需要的部分来形成布线及电极(诸如,包括栅电极101的栅极布线、电容器布线、以及端子)。在此时,进行蚀刻以使得至少栅电极101的端部渐缩(tapered)。
包括栅电极101的栅极布线、电容器布线、端子部的端子期望由诸如铝(Al)或铜(Cu)等的低电阻导电材料形成;然而,由于仅采用Al时存在如耐热性低并容易腐蚀等问题,所以其与耐热性的导电材料组合使用。作为耐热性的导电材料,可以使用:选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)中的元素,含上述元素作为成分的合金,组合了某些上述元素的合金膜,或含上述元素作为成分的氮化物。图6A是处在这个阶段的截面图。
随后,在栅电极101上整个形成栅极绝缘层102。利用溅射法等形成栅极绝缘层102至50nm至250nm的厚度。
例如,利用溅射法形成氧化硅膜至100nm的厚度,来作为栅极绝缘层102。当然,栅极绝缘层102不局限于这样的氧化硅膜,也可以是包括诸如氧氮化硅膜、氮化硅膜、氧化铝膜、或氧化钽膜等的其他绝缘膜的单层或叠层。
接着,在栅极绝缘层102上利用溅射法或真空蒸镀法形成由金属材料形成的导电膜。作为导电膜的材料,可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素,含上述元素作为成分的合金,组合了某些上述元素的合金膜等。在此,导电膜具有如下的三层结构,其中形成Ti膜,在该Ti膜上层叠铝(Al)膜,在Al膜上形成另一Ti膜。替代地,导电膜也可以具有如下的两层结构,其中在Al膜上层叠Ti膜。另外,替代地,导电膜可以具有包含硅的铝膜的单层结构或者钛膜的单层结构。
接着,在栅极绝缘层102上利用溅射法形成第二氧化物半导体膜。在此,在如下的条件下进行溅射淀积:靶材包含组成比为1∶1∶1(=In2O3∶Ga2O3∶ZnO)的氧化铟(In2O3)、氧化镓(Ga2O3)、氧化锌(ZnO),淀积室中的压力设定为0.4Pa,将电功率设定为500W,将淀积温度设定为室温,氩气体流量设定为40sccm。由此,形成包含In、Ga、Zn及氧的半导体膜作为第二氧化物半导体膜。虽然有意地使用其中组成比为In2O3∶Ga2O3∶ZnO=1∶1∶1的靶材,但是常常获得在刚淀积后的包含1nm至10nm大小的晶粒的氧化物半导体膜。可以认为,通过适当地调节反应性溅射的淀积条件(诸如,靶材的组成比、淀积压力(0.1Pa至2.0Pa)、电功率(250W至3000W∶8英寸φ)、温度(室温至100℃)等),可以控制是否有晶粒以及晶粒的密度,并可以将晶粒的直径调节为在1nm至10nm的范围内。将第二氧化物半导体膜的厚度设定为5nm至20nm。当然,当该膜包含晶粒时,晶粒的尺寸不超过膜厚度。在实施例2中,第二氧化物半导体膜厚度为5nm。
通过适当地改变引入到该室内的气体以及设置在该室的靶材,可以利用溅射法以不暴露于空气的方式连续形成栅极绝缘层、导电膜以及第二氧化物半导体膜。连续淀积而不暴露于空气可以防止杂质混入。当以不暴露于空气的方式连续淀积时,优选使用多室类型的制造装置。
接着,进行第二光刻工序形成抗蚀剂掩模,并对第二氧化物半导体膜进行蚀刻。在此,利用ITO07N(Kanto Chemical Co.,Inc.制造)进行湿蚀刻,来去除不需要的部分;从而形成第二氧化物半导体层111a、111b。注意,在此的蚀刻不局限于湿蚀刻,而是可以是干蚀刻。
接着,使用在第二氧化物半导体膜的蚀刻工序中使用的抗蚀剂掩模来通过蚀刻去除栅极绝缘层上的导电膜的不需要的部分,从而形成源电极层105a及漏电极层105b。所述蚀刻可以是湿蚀刻或干蚀刻。在此,利用SiCl4、Cl2、BCl3的混合气体采用干蚀刻,来对其中层叠了Ti膜、Al膜、Ti膜的导电膜进行蚀刻。从而形成源电极层105a及漏电极层105b。注意,图6B示出了去除抗蚀剂掩模后的截面图。
接着,进行等离子体处理。在此,进行其中在将氧气体和氩气体引入到淀积室内之后产生等离子体的反向溅射(reverse sputtering),以对露出的栅极绝缘层照射氧自由基或氧。因此,去除了附着于表面的灰尘,还使栅极绝缘层的表面改变为氧过量区域。对栅极绝缘层的表面进行氧自由基处理,从而使其表面改变为氧过量区域,这是有效的,因为用于使第一氧化物半导体层的界面改性的氧供应源是在热处理(200℃至600℃)中产生的,增加了后面的步骤中的可靠性。此外,图6C示出了这个步骤时的截面图。
注意,虽然根据等离子体处理的条件,在源电极层105a及漏电极层105b的露出的侧表面形成了氧化膜(未图示);但是这不会导致问题,因为在实施例2的该结构中,源电极层105a及漏电极层105b与沟道形成区域直接接触。而是,通过形成该氧化膜,源电极层105a及漏电极层105b与沟道形成区域电连接,而源区或漏区(其每一是利用第二氧化物半导体层形成的)插在其间。此外,由于在源电极层及漏电极层上形成包括第二氧化物半导体层的源区及漏区后进行等离子体处理,因此仅源电极层及漏电极层的露出的端部被氧化。由于其他区域未被氧化,因此可以使源电极层及漏电极层保持低电阻。另外,由于包括第二氧化物半导体层的源区及漏区与第一半导体层接触的面积大,因此源区或漏区可以与半导体层良好地电连接。
接着,以不使已对其进行了等离子体处理的衬底暴露于空气的方式形成第一氧化物半导体膜。通过以不使已进行等离子体处理的衬底暴露于空气的方式形成的第一氧化物半导体膜,可以避免灰尘或水分附着在栅极绝缘层和半导体膜之间的界面的问题。在此,在如下的条件下在氧气氛中形成第一氧化物半导体膜:靶材是直径8英寸的包含In、Ga以及Zn的氧化物半导体靶材(组成比为In2O3∶Ga2O3∶ZnO=1∶1∶1),将在衬底和靶材之间的距离设定为170mm,将压力设定为0.4Pa,将直流(DC)电源设定为0.5kW。注意,脉冲直流(DC)电源是优选的,因为可以减少灰尘并且膜厚度均匀。将第一氧化物半导体膜的厚度设定为5nm至200nm。在实施例2中第一氧化物半导体膜的厚度被设定为100nm。
当在与第二氧化物半导体膜不同的淀积条件下形成第一氧化物半导体膜时,第一氧化物半导体膜具有与第二氧化物半导体膜不同的组成;作为示例,第一氧化物半导体膜包含比第二氧化物半导体膜更多的氧。在这种情况下,例如,第一氧化物半导体膜的淀积条件中的氧气体流量对氩气体流量的比率被设定为高于第二氧化物半导体膜的淀积条件中的比率。尤其是,在稀有气体(如,氩或氦等)气氛(或者,包含10%或更低的氧和90%或更高的氩的气体)下形成第二氧化物半导体膜,而在氧气氛(或者,氧的流量大于氩的流量的氧和氩的混合气体)下形成第一氧化物半导体膜。当第一氧化物半导体膜包含比第二氧化物半导体膜更多的氧时,第一氧化物半导体的导电率可以比第二氧化物半导体膜的导电率低。此外,在第一氧化物半导体膜包含大量的氧时,可以降低截止电流的量;因此,可以提供导通(ON)/截止(OFF)比高的薄膜晶体管。
可以在与先前进行反向溅射的同一处理室中形成第一氧化物半导体膜,或者可以在与先前进行反向溅射的处理室不同的处理室中形成第一氧化物半导体膜,只要可以进行淀积而不暴露于空气即可。
接着,优选进行200℃至600℃的热处理,典型地进行300℃至500℃的热处理。在此,在炉中在氮气氛下以350℃进行热处理一个小时。该热处理允许IGZO半导体膜的原子的重新排列。由于通过该热处理释放阻碍载流子的迁移的畸变,因此在此进行的热处理(还包括光退火)很重要。此外,对于进行热处理的时间没有特别的限制,只要在第一氧化物半导体膜的形成之后就可以;例如也可以在形成像素电极后进行。
接着,进行第三光刻工序形成抗蚀剂掩模,并且通过蚀刻去除不需要的部分。从而形成第一氧化物半导体层103。在此,利用ITO07N(Kanto Chemicl Co.,Inc.制造)进行湿蚀刻;从而形成第一氧化物半导体层103。注意,由于第一氧化物半导体膜和第二氧化物半导体膜溶解在相同的蚀刻剂中,因此通过在此进行的蚀刻去除第二氧化物半导体膜的一部分。换言之,第二氧化物半导体膜(IGZO半导体膜)的由抗蚀剂掩模和第一氧化物半导体膜覆盖的部分被保护;而第二氧化物半导体膜的露出的部分被蚀刻,从而形成源区104a及漏区104b。注意,第一氧化物半导体层103的蚀刻不局限于湿蚀刻,也可以利用干蚀刻。然后,去除抗蚀剂掩模。通过这些步骤完成了其中第一氧化物半导体层103作为沟道形成区域的非线性元件30a。图7A示出了这个阶段的截面图。
接着,形成覆盖非线性元件30a的保护绝缘膜107。保护绝缘膜107可以使用氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等通过溅射法等形成。
接着,进行第四光刻工序形成抗蚀剂掩模,并对保护绝缘膜107进行蚀刻。从而,形成到达漏电极层105b的接触孔125。此外,优选使用相同的抗蚀剂掩模对栅极绝缘层102进行蚀刻,来形成到达栅电极的接触孔126,这是因为可以减少光掩模的数量。去除抗蚀剂掩模,图7B示出这个阶段的截面图。
接着,形成第三布线层128。在使用透明导电膜时,可以与第三布线层128一起形成像素电极。作为透明导电膜的材料,可以给出氧化铟(In2O3)或氧化铟氧化锡合金(In2O3-SnO2,简称为ITO)等,并且可以利用溅射法或真空蒸镀法等形成。这种材料的蚀刻处理使用基于氯化酸(chlorinated acid)的溶液来进行。然而,由于ITO的蚀刻尤其容易产生残渣,所以为了改善蚀刻加工性,可以使用氧化铟和氧化锌的合金(In2O3-ZnO)。如此,以这样的方式对透明导电膜进行蚀刻而形成第三布线层128。
接着,进行第五光刻工序形成抗蚀剂掩模,并且去除透明导电膜的不需要的部分。从而,在像素部中形成像素电极,其未被示出。
此外,在该第五光刻工序中,在电容器部中,通过将栅极绝缘层102及保护绝缘膜107用作电介质,电容器布线和像素电极形成存储电容器,其未被示出。
此外,在第五光刻工序中,抗蚀剂掩模覆盖端子部,从而留下形成在端子部中的透明导电膜。该透明导电膜用作用于与FPC连接的电极或布线,或用作源极布线的输入端子的连接用端子电极等。
此外,在实施例2中,经由利用透明导电膜形成的第三布线层128通过接触孔125及126,非线性元件30a的漏电极层105b和扫描线108连接。
然后,去除抗蚀剂掩模。图7C示出这个阶段的截面图。
通过以上述方式进行的五次光刻工序,可以使用五个光掩模完成具有多个非线性元件(在实施例2中,两个非线性元件30a以及30b)的保护电路。根据实施例2,可以通过类同的方法与非线性元件一起完成多个TFT。因此,可以同时制造包括底栅型n沟道TFT的像素部和保护电路。换言之,根据实施例2所示的步骤,可以制造其上安装有保护二极管的有源矩阵型显示装置用的板(board)。
实施例3
在实施例3中,通过使用具有与实施例2不同的结构的非线性元件形成实施例1中图4A所示的保护电路。换言之,在本示例的非线性元件中,将源区及漏区设置在源电极层及漏电极层的上方及下方。参考图8A至8C及图9A至9C对具有与实施例2不同的结构的薄膜晶体管及其制造方法进行说明。
在实施例3中,由于实施例3与实施例1仅部分不同,所以与图6A至6C及图7A至7C相同的部分使用相同的附图标记表示,并且未对相同的步骤进行说明。
首先,以与实施例2类似的方式,在衬底100上形成导电层,之后进行第一光刻工序形成抗蚀剂掩模,并且通过进行蚀刻去除不需要的部分。从而,形成布线及电极(包括栅电极101的栅极布线、电容器布线、以及第一端子)。图8A示出这个阶段的截面图。
接着,以与实施例2类似的方式,在栅电极101上整个形成栅极绝缘层102。通过溅射法以50nm至250nm的厚度形成栅极绝缘层102。例如,通过溅射法形成氧化硅膜至110nm的厚度,作为栅极绝缘层102。
接着,在栅极绝缘层102上利用溅射法形成第三氧化物半导体膜。在此,在如下的条件下进行溅射:靶材包含组成比为1∶1∶1(=In2O3∶Ga2O3∶ZnO)的氧化铟(In2O3)、氧化镓(Ga2O3)、氧化锌(ZnO),将压力设定为0.4Pa,将电功率设定为500W,将淀积温度设定为室温,并且氩气体流量设定为40sccm。虽然有意地使用组成比为In2O3∶Ga2O3∶ZnO=1∶1∶1的靶材,但是常常获得刚淀积后包含1nm至10nm大小的晶粒的IGZO半导体膜。可以认为:通过适当地调节反应性溅射的淀积条件,诸如靶材的组成比、淀积压力(0.1Pa至2.0Pa)、电功率(250W至3000W∶8英寸φ)、温度(室温至100℃)等,可以控制是否有晶粒以及晶粒的密度,并且可以将晶粒的直径调节为在1nm至10nm的范围内。将第三氧化物半导体膜的厚度设定为5nm至20nm。当然,当该膜包含晶粒时,晶粒的尺寸不超过膜厚度。在实施例3中,第三氧化物半导体膜具有5nm的厚度。
接着,在第三氧化物半导体膜上利用溅射法或真空蒸镀法由金属材料形成导电膜。作为导电膜的材料,可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素,包含上述元素的合金、组合了某些上述元素的合金膜等。在此,导电膜具有包含硅的铝膜的单层结构。替代地,导电膜可以具有叠层结构,其中在铝膜上层叠钛膜。另外,替代地,导电膜可以具有三层结构,其中形成Ti膜、在该Ti膜上层叠铝(Al)膜、在Al膜上形成另一Ti膜。
接着,在导电膜上利用溅射法形成第二氧化物半导体膜。该第二氧化物半导体膜可以利用与第三氧化物半导体膜相同的淀积条件来形成。在与第三氧化物半导体膜相类同的条件下形成的第二氧化物半导体膜中,在某些情况下,刚淀积之后形成包含1nm至10nm的晶粒尺寸的IGZO半导体膜。将第二氧化物半导体膜的厚度设定为5nm至20nm。在实施例3中,将第二氧化物半导体膜的厚度设定为5nm。
利用溅射法通过适当地改变引入到处理室内的气体以及设置在处理室中的靶材,可以以暴露于空气的方式连续形成栅极绝缘层、第三氧化物半导体膜、导电膜以及第二氧化物半导体膜。以不暴露于空气的方式连续淀积可以防止杂质的混入。当以不暴露于空气的方式连续淀积时,优选使用多室型的制造装置。
接着,进行第二光刻工序以在第二氧化物半导体膜上形成抗蚀剂掩模,并且通过蚀刻去除第三氧化物半导体膜、导电膜以及第二氧化物半导体膜的不需要的部分。从而,形成第一源区106a及第一漏区106b、源电极层105a及漏电极层105b、第二氧化物半导体层111a和111b。所述蚀刻可以是湿蚀刻或干蚀刻。在此,利用ITO07N(KantoChemical Co.,Inc.制造)进行湿蚀刻以形成第二氧化物半导体层111a及111b,之后,利用SiCl4、Cl2、BCl3的混合气体作为反应气体进行干蚀刻来对具有包含硅的铝膜的导电膜进行蚀刻。从而形成源电极层105a及漏电极层105b。然后,使用相同的抗蚀剂掩模,利用ITO07N(Kanto Chemical Co.,Inc.制造)进行湿蚀刻,从而形成第一源区106a及第一漏区106b。图8B示出去除抗蚀剂掩模之后的截面图。
此外,虽然未图示,但是IGZO半导体膜的与电容器部中的电容器布线重叠的部分被去除。在端子部中,第三氧化物半导体层保留。
接着,进行等离子体处理。在此,进行通过将氧气体和氩气体引入到淀积室内而产生等离子体的反向溅射,从而对露出的栅极绝缘层照射氧自由基或氧。从而,去除附着于表面的灰尘,还使栅极绝缘层表面改性为氧过量区域。对栅极绝缘层的表面进行等离子体处理,从而使其表面成为氧过量区域,就在热处理(200℃至600℃)中产生用于使第一氧化物半导体层的界面改性的氧源以增加后面的步骤中的可靠性而言,是有效的。图8C示出在完成这个步骤时的截面图。
由于第一源区106a及第一漏区106b设置在源电极层105a及漏电极层105b下,所以能够减少对第一源区106a及第一漏区106b的等离子体损伤。另外,第二氧化物半导体层111a及111b设置在源电极层105a及漏电极层105b上。因此,可以抑制因源电极层105a及漏电极层105b的氧化而导致的布线电阻的增大。
注意,根据等离子体处理的条件,在源电极层105a及漏电极层105b的露出的侧表面处形成氧化膜(未图示);但是,这不会导致问题,因为在实施例3的该结构中,源电极层105a及漏电极层105b不与沟道形成区域直接接触。而是,通过形成该氧化膜,源电极层105a及漏电极层105b与沟道形成区域电连接,而源区或漏区插入在其间。
接着,以不使已对其进行了等离子体处理的衬底暴露于空气的方式形成第一氧化物半导体膜。通过以不使已对其进行了等离子体处理的衬底暴露于空气的方式形成第一氧化物半导体膜,可以避免灰尘或水分附着在栅极绝缘层和半导体膜之间的界面的问题。在此,在如下的条件下,在氧气氛中形成第一氧化物半导体膜:靶材是直径8英寸的包含In、Ga以及Zn的氧化物半导体靶材(组成比为In2O3∶Ga2O3∶ZnO=1∶1∶1),将衬底和靶材之间的距离设定为170mm,将压力设定为0.4Pa,将直流(DC)电源设定在0.5kW。注意,脉冲直流(DC)电源是优选的,因为可以减少灰尘,并且膜厚度可以均匀。将第一氧化物半导体膜的厚度设定为5nm至200nm。在实施例3中,第一氧化物半导体膜的厚度为100nm。
当在与第二及第三氧化物半导体膜的淀积条件不同的淀积条件下形成第一氧化物半导体膜时,第一氧化物半导体膜具有与第二及第三氧化物半导体膜不同的组成;作为示例,第一氧化物半导体膜可以具有比第二及第三氧化物半导体膜的高的氧浓度。在该情况下,例如,在如下条件下形成第一氧化物半导体膜:淀积气氛中氧气体的比例高于第二及第三氧化物半导体膜的气氛中的氧气体的比例。
具体而言,第二及第三氧化物半导体膜在稀有气体(诸如,氩或氦等)气氛(或者,包含10%或更低的氧和90%或更高的氩的气体)下形成,而第一氧化物半导体膜在氧气氛下(或者,氧气体流量在氩气体流量以上并且其比率为1∶1或更高的氧和氩的混合气体)。
当作为第一氧化物半导体膜的IGZO半导体膜包含比作为第二及第三氧化物半导体膜的IGZO半导体膜更多的氧时,作为第一氧化物半导体膜的IGZO半导体膜可以具有比作为第二及第三氧化物半导体膜的IGZO半导体膜低的导电率。此外,当第一氧化物半导体膜包含大量的氧时,可以降低截止电流的量;因此,可以得到导通/截止比高的薄膜晶体管。
第一氧化物半导体膜可以在与先前进行反向溅射的同一处理室中形成,或者可以在与先前进行反向溅射的处理室不同的处理室中形成,只要可以不暴露于空气地进行淀积即可。
接着,优选进行在200℃至600℃的热处理,典型地进行在300℃至500℃的热处理。在此,在炉中在氮气氛下在350℃进行热处理一个小时。该热处理允许IGZO半导体膜的原子的重新排列。由于通过该热处理释放阻碍载流子的迁移的畸变,因此在此进行的热处理(包括光退火)很重要。对于进行热处理的时间没有特别的限制,只要在第一氧化物半导体膜的形成后即可;例如,在形成像素电极后进行。
接着,进行第三光刻工序形成抗蚀剂掩模,并且利用蚀刻去除不需要的部分。从而形成第一氧化物半导体层103。在此,利用ITO07N(Kanto Chemical Co.,Inc.制造)进行湿蚀刻来去除第一氧化物半导体膜的不需要的部分;从而形成第一氧化物半导体层103。注意,由于第一氧化物半导体膜、第二氧化物半导体膜、以及第三氧化物半导体膜溶解在相同的蚀刻剂中,因此通过在此进行的蚀刻去除第二氧化物半导体膜的一部分及第三氧化物半导体膜的一部分。第二氧化物半导体膜的覆盖有抗蚀剂掩模和第一氧化物半导体膜并因此被留下的部分,作为第二源区104a及第二漏区104b。第三氧化物半导体膜的由第一氧化物半导体膜覆盖的侧表面被保护;然而,如图9A所示,第三氧化物半导体膜的另一个侧表面露出。因此,该另一个侧表面稍微被蚀刻,从而使得端面的形状变化。注意,第一氧化物半导体层103的蚀刻不局限于湿蚀刻,也可以是干蚀刻。通过这些步骤,可以制造其中第一氧化物半导体层103作为沟道形成区域的非线性元件30a。图9A示出了这个阶段的截面图。
接着,形成覆盖非线性元件30a的保护绝缘膜107。由于在此之后的步骤与实施例2的相同,因此简单地说明。
在形成保护绝缘膜107之后,进行第四光刻工序形成抗蚀剂掩模,并且对保护绝缘膜107进行蚀刻。从而形成接触孔125及126。图9B示出了在去除抗蚀剂掩模之后的截面图。
接着,在形成透明导电膜之后,进行第五光刻工序,来形成抗蚀剂掩模。通过进行蚀刻去除透明导电膜的不需要的部分,而形成像素电极(未图示)。
此外,在实施例3中,由利用透明导电膜形成的第三布线层128通过接触孔125及126将非线性元件30a的漏电极层105b连接到扫描线108。图9C示出这个阶段的截面图。
通过以上述方式进行的五次光刻工序,可以通过五个光掩模完成具有多个非线性元件(在实施例3中,两个非线性元件30a以及30b)的保护电路。根据实施例3,可以通过类似的方法与非线性元件一起完成多个TFT。因此,可以同时制造包括底栅型n沟道TFT的像素部和保护电路。换言之,根据实施例3所述的步骤,可以制造其上安装有保护二极管的用于有源矩阵显示装置的板。
栅极绝缘层102与利用第三氧化物半导体层形成的源区106a及漏区106b之间的粘合良好,并且薄膜不容易剥离。换言之,由于与其中与栅极绝缘层102直接接触地形成铝等金属布线的情况相比,与源电极层105a及漏电极层105b的粘合提高,因此可以防止由于薄膜剥离而导致的保护电路的缺陷。
实施例4
实施例4示出了作为应用本发明的一个实施例的显示装置的其中保护电路和像素部中的TFT设置在一个衬底上的电子纸的例子。
图10示出了有源矩阵型电子纸作为应用本发明的一个实施例的显示装置的例子。用于显示装置的薄膜晶体管581可以以与实施例2所示的非线性元件类似的方式制造。薄膜晶体管581具有高的电学特性,该薄膜晶体管包括:已对其进行了等离子体处理的栅极绝缘层;由氧缺乏型的IGZO半导体膜形成的源区及漏区;与源区及漏区接触的源电极层及漏电极层;以及与源区及漏区接触的氧过量型的IGZO半导体层。
图10中的电子纸是采用扭转球显示系统的显示装置的例子。扭转球显示系统是指这样一种方法,其中将分别着色为白色和黑色的球形粒子布置在作为用于显示元件的电极层的第一电极层及第二电极层之间,并在第一电极层及第二电极层之间产生电位差来控制球形粒子的取向,从而进行显示。
薄膜晶体管581具有底栅结构,其中源电极层或漏电极层在形成于绝缘层585中的开口中与第一电极层587电连接。在第一电极层587和第二电极层588之间设置有球形粒子589。每一球形粒子589包括黑色区590a、白色区590b、以及设置在黑色区590a和白色区590b的周围的填充了液体的空腔594。球形粒子589的周围填充有诸如树脂等的填料595(参照图10)。注意,图10中的附图标记580、583、584以及596分别表示衬底、层间绝缘层、保护膜以及衬底。
此外,还可以使用电泳元件代替扭转球。使用直径为10μm至20μm左右的微囊,该微囊填充有透明液体、带正电的白色微粒、和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中,当通过第一电极层和第二电极层施加电场时,白色微粒和黑色微粒向彼此相反的方向移动,从而可以显示白色或黑色。应用这种原理的显示元件是电泳显示元件,一般称之为电子纸。电泳显示元件具有比液晶显示元件高的反射率,因而不需要辅助光。此外,功耗低,并且在昏暗的地方也能够辨别显示部。另外,即使在不向显示部供应电源,也能够保持显示过一次的图像。因而,即使具有显示功能的半导体装置(其也被简单地称为显示装置,或称为具备显示装置的半导体装置)与作为电源的电波源分隔开,也能够储存显示的图像。
根据实施例4,通过使用包含氧化物半导体的非线性元件形成保护电路,可以得到具有适合作为保护电路的结构的显示装置。在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域,与只采用金属布线的情况相比,允许稳定的操作。因此,可以增强保护电路的功能并可以使操作稳定。以这样的方式,根据实施例4,可以完成作为显示装置的可靠性高的电子纸。此外,通过使用与实施例3类同的结构,可以制造合并有包括非线性元件的保护电路的可靠性高的显示装置,其中不易导致由于薄膜剥离而引起的缺陷。
实施例4可以与实施例1所公开的结构适当组合实施。
实施例5
实施例5说明作为根据本发明的一个实施例的半导体装置的示例的,在显示装置中在一个衬底上至少制造保护电路、驱动电路的一部分、和像素部的薄膜晶体管的例子。
以与实施例2或3所示的非线性元件类同的方式形成像素部中的薄膜晶体管。形成的薄膜晶体管是n沟道TFT;所以可以在与像素部中的薄膜晶体管相同的衬底上形成利用n沟道TFT形成的驱动电路的部分。
图11A示出了作为根据本发明一个实施例的半导体装置的示例的有源矩阵型液晶显示装置的框图的示例。图11A所示的显示装置在衬底5300上包括:具有多个具备显示元件的像素的像素部5301;选择各像素的扫描线驱动电路5302;以及控制对被选择的像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接,并且通过从扫描线驱动电路5302在行方向上延伸的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接。像素部5301包括与信号线S1-Sm以及扫描线G1-Gn对应的配置为矩阵形的多个像素(未图示)。另外,各个像素与一信号线Sj(信号线S1-Sm中的任一个)和一扫描线Gi(扫描线G1-Gn中的任一个)连接。
可以以与实施例2或3所示的非线性元件类同的方法将薄膜晶体管形成为n沟道型TFT,并且参照图12说明包括n沟道型TFT的信号线驱动电路。
图12所示的信号线驱动电路包括:驱动器IC 5601;开关群5602_1至5602_M;第一布线5611;第二布线5612;第三布线5613;以及布线5621_1至5621_M。开关群5602_1至5602_M中的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。开关群5602_1至5602_M中的每一个连接到第一布线5611、第二布线5612、第三布线5613、及分别与开关群5602_1至5602_M对应的布线5621_1至5621_M中的一个。布线5621_1至5621_M中的每一个通过第一薄膜晶体管5603a、第二薄膜晶体管5603b、及第三薄膜晶体管5603c连接到三个信号线。例如,第J列的布线5621_J(布线5621_1至布线5621_M中的任一个)通过开关群5602_J的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
注意,对第一布线5611、第二布线5612、第三布线5613中的每一个输入信号。
注意,驱动器IC 5601优选形成在单晶衬底上。开关群5602_1至5602_M优选在与像素部形成在同一衬底上。因此,驱动器IC 5601优选通过FPC等连接到开关群5602_1至5602_M。
接着,参照图13的时序图说明图12所示的信号线驱动电路的操作。注意,图13示出了选择第i行中的扫描线Gi时的时序图。第i行中的扫描线Gi的选择期间被划分为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。另外,图12中的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图13类似的操作。
注意,图13的时序图示出了第J列中的布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
图13的时序图示出了第i行中的扫描线Gi被选择时的时序、第一薄膜晶体管5603a被导通/截止时的时序5703a、第二薄膜晶体管5603b被导通/截止时的时序5703b、第三薄膜晶体管5603c被导通/截止时的时序5703c、及输入到第J列中的布线5621_J的信号5721_J。
注意,在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中,对布线5621_1至布线5621_M输入不同的视频信号。例如,在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1,在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj,在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别用Data_j-1、Data_j、Data_j+1表示。
如图13所示,在第一子选择期间T1中,第一薄膜晶体管5603a导通,第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时,输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中,第二薄膜晶体管5603b导通,第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时,输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中,第三薄膜晶体管5603c导通,第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时,输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述,在图12的信号线驱动电路中,将一个栅极选择期间划分为三,因此,可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此,在图12的信号线驱动电路中,可以将形成有驱动器IC 5601的衬底和形成有像素部的衬底之间的连接的数量减少到信号线数量的大约1/3。在将连接数量减少到信号线数量的大约1/3时,可以提高图12中的信号线驱动电路的可靠性、成品率等。
注意,对于薄膜晶体管的布置、数量及驱动方法等没有特别限制,只要能够如图12所示地,将一个栅极选择期间划分为多个子选择期间,并在各子选择期间中从一个布线向多个信号线输入视频信号。
例如,当在三个或更多个的子选择期间的每一个中将视频信号从一个布线输入到三个或更多个的信号线时,可以增加薄膜晶体管及用来控制薄膜晶体管的布线。注意,当将一个栅极选择期间划分为四个或更多个子选择期间时,一个子选择期间变短。因此,优选将一个栅极选择期间划分为两个或三个子选择期间。
作为另一个例子,也可以如图14的时序图所示,将一个选择期间划分为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。图14的时序图示出了选择第i行中的扫描线Gi时的时序、第一薄膜晶体管5603a导通/截止时的时序5803a、第二薄膜晶体管5603b导通/截止时的时序5803b、第三薄膜晶体管5603c导通/截止时的时序5803c、以及输入到第J列中的布线5621_J的信号5821_J。如图14所示,在预充电期间Tp中,第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时,输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中,第一薄膜晶体管5603a导通,第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时,输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中,第二薄膜晶体管5603b导通,第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时,输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中,第三薄膜晶体管5603c导通,第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时,输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述,在应用了图14的时序图的图12的信号线驱动电路中,可以通过在子选择期间之前提供预充电期间来对信号线进行预充电。因而,可以高速地对像素写入视频信号。注意,在图14中的与图13类似的部分用相同的附图标记来表示,并且省略对于相同部分或具有类似功能的部分的详细说明。
现在说明扫描线驱动电路的构成。扫描线驱动电路包括移位寄存器和缓冲器。此外,根据情况,还可以包括电平转移器(level shifter)。在扫描线驱动电路中,在对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)时,生成选择信号。所生成的选择信号被缓冲器缓冲并放大,并且所得到的信号被供给到对应的扫描线。与一条线对应的像素中的晶体管的栅电极被连接到扫描线。此外,由于需要将一条线的像素中的晶体管同时导通,因此使用能够馈送大电流的缓冲器。
参照图15和图16说明用作扫描线驱动电路的一部分的移位寄存器的一个实施例。
图15示出了移位寄存器的电路结构。图15所示的移位寄存器包括多个触发器(触发器5701_1至5701_n)。此外,通过输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来操作移位寄存器。
下面说明图15中的移位寄存器的连接关系。在图15中的移位寄存器中的第i级的触发器5701_i(触发器5701_1至5701_n中的任一个)中,图16所示的第一布线5501连接到第七布线5717_i-1,图16所示的第二布线5502连接到第七布线5717_i+1,图16所示的第三布线5503连接到第七布线5717_i,并且图16所示的第六布线5506连接到第五布线5715。
此外,在奇数级的触发器中图16所示的第四布线5504连接到第二布线5712,在偶数级的触发器中其连接到第三布线5713。图16所示的第五布线5505连接到第四布线5714。
注意,第一级的触发器5701_1的图16所示的第一布线5501连接到第一布线5711,而第n级的触发器5701_n的图16所示的第二布线5502连接到第六布线5716。
第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
图16示出了图15所示的触发器的详细结构。图16所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意,第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577、以及第八薄膜晶体管5578是n沟道晶体管,并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时变为导通。
接着,下面说明图16所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504,并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506。第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505。第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506。第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505。第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506。第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506。第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506。第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极。第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意,将第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极、以及第七薄膜晶体管5577的第二电极连接的点称作节点5543。将第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极、以及第八薄膜晶体管5578的第二电极连接的点称作节点5544。
第一布线5501、第二布线5502、第三布线5503以及第四布线5504可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。第五布线5505、第六布线5506可以分别称为第一电源线、第二电源线。
替代地,可以仅使用与实施例2或3所示的非线性元件的制造方法类似的方法制造的n沟道TFT来制造信号线驱动电路及扫描线驱动电路。因为可以通过与实施例2或3所示的非线性元件的制造方法类似的方法形成的n沟道TFT具有高的迁移率,所以可以增加驱动电路的驱动频率。另外,可以通过与实施例2或3所示的非线性元件的制造方法类似的方法形成的n沟道TFT包括利用包含铟、镓以及锌的氧缺乏型氧化物半导体层形成的源区或漏区。因此,减少了寄生电容,并提高了频率特性(称为f特性)。例如,包括可以使用与实施例2或3所示的非线性元件的制造方法类似的方法形成的n沟道TFT的扫描线驱动电路可以高速操作;因此,例如可以提高帧频率或实现黑屏(black screen)的插入等。
另外,例如,通过增大扫描线驱动电路的晶体管的沟道宽度,或设置多个扫描线驱动电路等,可以实现更高的帧频率。在设置多个扫描线驱动电路时,将用来驱动偶数编号的扫描线的扫描线驱动电路设置在一侧,而将用来驱动奇数编号的扫描线的扫描线驱动电路设置在相反的一侧,从而,可以实现帧频率的提高。
在制造作为应用了本发明的一个实施例的半导体装置的示例的有源矩阵型发光显示装置的情况下,因为在至少一个像素中布置多个薄膜晶体管,因此优选布置多个扫描线驱动电路。图11B示出了有源矩阵型发光显示装置的框图的示例。
图11B所示的发光显示装置在衬底5400上包括:具有多个具备显示元件的像素的像素部5401;选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404;以及控制对被选择的像素的视频信号输入的信号线驱动电路5403。
在将数字视频信号输入到图11B的发光显示装置的像素的情况下,通过切换晶体管的导通和截止,将像素置于发光状态或非发光状态。因此,可以采用面积比例灰度法或时间比例灰度法进行灰度显示。面积比例灰度法是指这样一种驱动法,其中将一个像素划分为多个子像素并根据视频信号分别驱动各子像素来进行灰度显示。此外,时间比例灰度法是这样一种驱动法,其中控制像素处于发光状态的期间来进行灰度显示。
因为发光元件的响应时间比液晶元件等的短,所以发光元件适合于时间比例灰度法。尤其是,在采用时间灰度法进行显示的情况下,将一个帧期间划分为多个子帧期间。然后,根据视频信号,在各子帧期间中使像素中的发光元件处于发光状态或非发光状态。通过将一个帧划分为多个子帧,可以利用视频信号控制在一个帧期间中像素实际发光的期间的总长度,以显示灰度。
注意,在图11B所示的发光显示装置中,在其中一个像素包括开关TFT和电流控制TFT的情况下,从第一扫描线驱动电路5402生成输入到用作开关TFT的栅极布线的第一扫描线的信号,而从第二扫描线驱动电路5404生成输入到用作电流控制TFT的栅极布线的第二扫描线的信号。但是,可以从一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外,例如,根据开关元件中所包含的晶体管的数量,可能会在各像素中设置多个用来控制开关元件的操作的第一扫描线。在此情况下,输入到第一扫描线的信号可以所有都从一个扫描线驱动电路生成,或者可以从多个扫描线驱动电路生成。
即使在发光显示装置中,也可以将能够由n沟道TFT形成的驱动电路的部分与像素部的薄膜晶体管一起设置在一个衬底上。另外,可以仅使用可以通过与实施例2或3所示的非线性元件的制造方法类似的方法形成的n沟道TFT,来制造信号线驱动电路及扫描线驱动电路。
上述驱动电路不仅可以用于液晶显示装置或发光显示装置,而且还可以用于其中利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器),并具有如下优点:其具有与普通纸相同程度的可读性、功耗比其他的显示装置小、且可以形成为薄且轻的形式。
存在多种模式的电泳显示器。电泳显示器是如下器件,其中在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊,并且对微囊施加电场使微囊中的粒子向彼此相反的方向移动,并且仅显示集合在一侧上的粒子的颜色。注意,第一粒子或第二粒子包括着色剂(colorant),且在没有电场时不移动。此外,第一粒子的颜色不同于第二粒子的颜色(其也可以是无色的)。
如此,电泳显示器利用所谓的介电电泳效应(dielectrophoreticeffect),在该介电电泳效应中,介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片和对置衬底,从而其厚度和重量可以减半。
将微囊分散在溶剂中的被称作电子墨水,该电子墨水可以印刷在玻璃、塑料、织物、纸等的表面上。还可以通过使用滤色器或具有着色物质的粒子来进行彩色显示。
此外,通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间,而完成有源矩阵型显示装置,并且当对微囊施加电场时可以进行显示。例如,可以使用利用可以通过与实施例2或3所示的非线性元件的制造方法类似的方法形成的薄膜晶体管而得到的有源矩阵衬底。
注意,微囊中的第一粒子及第二粒子可以由选自下列之一的材料形成:导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、磁泳材料、或这些材料的复合材料。
根据实施例5,使用包含氧化物半导体的非线性元件形成保护电路。因此,可以提供具有适合用作保护电路的结构的显示装置。在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,设置与第二氧化物半导体层(其导电率高于第一氧化物半导体层的导电率)接合的区域,与只采用金属布线的情况相比,允许稳定地操作。由此,可以增强保护电路的功能,并可以使操作稳定。以这样的方式,根据实施例5,可以制造可靠性高的显示装置。此外,通过与实施例3类似的结构,可以制造具有包括非线性元件的保护电路的可靠性高的显示装置,其中不易导致由于薄膜剥离而引起的缺陷。
实施例5可以与其他实施例所公开的结构适当地组合。
实施例6
根据本发明的一个实施例,可以与非线性元件一起制造薄膜晶体管,并且可以将该薄膜晶体管用于像素部及驱动电路,从而可以制造具有显示功能的半导体装置(也称为显示装置)。此外,可以将根据本发明一个实施例的非线性元件和薄膜晶体管用于与像素部一起在一个衬底上形成的驱动电路的一部分或整个驱动电路,从而形成面板上系统(system-on-panel)。
所述显示装置包括显示元件。作为显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制其亮度的元件,尤其是,包括无机电致发光(EL)元件、有机EL元件等。此外,可以应用通过电效应改变其对比度的显示介质,诸如电子墨水等。
此外,所述显示装置包括其中密封有显示元件的面板和在该面板上安装有包括控制器的IC等的模块。本发明的一个实施例涉及在制造显示装置的过程中在显示元件完成之前的一种元件衬底的模式,并且该元件衬底设置有用于将电流供到在多个像素中的每一像素中的显示元件的单元。尤其是,该元件衬底可以处于只设置有显示元件的像素电极的状态、在形成要作为像素电极的导电膜之后且在蚀刻该导电膜以形成像素电极之前的状态、或者任何其它状态。
注意,本申请文件中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外,所述显示装置还包括任何以下类别的模块:包括连接器的模块,所述连接器诸如柔性印刷电路(FPC)、载带自动接合(TAB)带、或带载封装(TCP);具有在其端部设有印刷布线板的TAB带或TCP的模块;以及具有通过玻璃上芯片(COG)方法直接安装在显示元件上的集成电路(IC)的模块。
在实施例6中,将参照图17A、17B和17C描述作为根据本发明的一个实施例的显示装置的一个实施例的液晶显示面板的外观及截面。图17A、17B是面板的俯视图,其中利用密封剂4005将可以通过与制造非线性元件的方法类似的方法制造的电特性高的薄膜晶体管4010、4011以及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图17C对应于沿着图17A和17B的M-N的截面图。
密封剂4005被设置来围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004。在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002和扫描线驱动电路4004以及液晶层4008被利用密封剂4005密封在第一衬底4001和第二衬底4006之间。在与第一衬底4001上的由密封剂4005围绕的区域不同的区域中,安装有信号线驱动电路4003,该信号线驱动电路4003是利用单晶半导体膜或多晶半导体膜形成在另行制备的衬底上。
注意,对于另行形成的该驱动电路的连接方法没有特别的限制,可以采用已知的COG方法、引线键合方法、或TAB方法等。图17A示出了其中通过COG方法安装信号线驱动电路4003的例子,而图17B示出了其中通过TAB方法安装信号线驱动电路4003的例子。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004每一都包括多个薄膜晶体管。图17B示出了像素部4002中所包括的薄膜晶体管4010和扫描线驱动电路4004中所包括的薄膜晶体管4011。在薄膜晶体管4010和4011上设置有绝缘层4020和4021。
薄膜晶体管4010和4011每一都具有高的电特性,并且包括:已经对其进行了等离子体处理的栅极绝缘层;包括氧缺乏型的IGZO半导体膜的源区及漏区;与源区及漏区接触的源电极层及漏电极层;以及与源区及漏区接触的氧过量型的IGZO半导体层。可以通过与实施例2所示的非线性元件的制造方法类似的方法制造薄膜晶体管4010和4011。在实施例6中,薄膜晶体管4010和4011是n沟道薄膜晶体管。
液晶元件4013中所包含的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031、和液晶层4008彼此重叠的部分对应于液晶元件4013。注意,像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032和绝缘层4033,并且以绝缘层4032和4033插入在其间的方式保持液晶层4008。
注意,第一衬底4001和第二衬底4006可以由玻璃、金属(典型的,不锈钢)、陶瓷、或塑料形成。作为塑料,可以使用玻璃纤维增强型塑料(Fiberglass-Reinforced Plastics,FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸树脂膜。此外,可以使用具有将铝箔夹在PVF膜之间或聚酯薄膜之间的结构的薄片。
柱状间隔物4035通过对绝缘膜选择性地进行蚀刻而得到,并且它被设置用于控制像素电极层4030和对置电极层4031之间的距离(单元间隙)。替代地,可以使用球状间隔物。
替代地,可以使用没有取向膜的蓝相液晶。蓝相是液晶相的一种,其在使胆甾相液晶的温度上升时即将从胆甾相液晶转变到各向同性相之前出现。蓝相只出现在较窄的温度范围内,因此,为了扩展温度范围,使用其中混合有5重量%或更多的手性试剂的液晶组成物而形成液晶层4008。包含蓝相液晶和手性试剂的液晶组成物具有10μs至100μs的短的响应时间,并且是光学上各向同性的,因此不需要取向处理,并且视角依赖性小。
注意,虽然实施例6描述了透射型液晶显示装置的例子,但是本发明的实施例也可以应用于反射型液晶显示装置或半透射型液晶显示装置。
虽然实施例6的液晶显示装置具有设置得比衬底更向外(观看者侧)的偏振器,以及顺序设置的比衬底更向内的着色层和显示元件的电极层,但是偏振器也可以设置得比衬底更向内。偏振器和着色层的叠层结构也不局限于实施例6的结构,可以根据偏振器和着色层的材料或制造工序条件适当地设定。另外,可以设置用作黑矩阵的遮光膜。
在实施例6中,使用用作平坦化绝缘膜的保护膜或绝缘层(绝缘层4020、绝缘层4021)覆盖实施例2中所述的非线性元件以及可以通过与该非线性元件的制造方法类似的方法形成的薄膜晶体管,以降低薄膜晶体管的表面不均匀性并提高薄膜晶体管的可靠性。注意,设置保护膜用来防止悬浮在大气中的诸如有机物质、金属物质、水汽等的污染杂质的侵入,所以优选采用致密的膜。可以通过溅射法利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、或氮氧化铝膜的单层或叠层形成保护膜。虽然在实施例6中利用溅射法形成保护膜,但是并不局限于此,而是可以使用多种方法形成保护膜。
在此,形成具有叠层结构的绝缘层4020作为保护膜。在此,作为绝缘层4020的第一层,利用溅射法形成氧化硅膜。将氧化硅膜用于保护膜,有利于防止用作源电极层及漏电极层的铝膜的小丘(hillock)。
另外,利用溅射法形成氮化硅膜作为绝缘层4020的第二层。当将氮化硅膜用于保护膜时,可以抑制钠等可动离子侵入到半导体区域中而使TFT的电特性变化。
另外,可以在形成保护膜之后对IGZO半导体层进行退火(在300℃至400℃)。
另外,形成绝缘层4021作为平坦化绝缘膜。绝缘层4021可以由具有耐热性的有机材料形成,诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、或环氧等。作为对上述有机材料的替代,还可以使用低介电常数材料(low-k材料)、基于硅氧烷的树脂、PSG(磷硅酸盐玻璃)、或BPSG(硼磷硅酸盐玻璃)等。基于硅氧烷的树脂可以包括氟、烷基和芳基中的至少一种作为取代基,以及氢。注意,可以通过层叠多个由这些材料形成的绝缘膜,来形成绝缘层4021。
注意,基于硅氧烷的树脂是以基于硅氧烷的材料为起始材料而形成的并且包含Si-O-Si键的树脂。基于硅氧烷的树脂可以包括氟、烷基和芳香烃中的至少一种作为取代基,以及氢。
对绝缘层4021的形成方法没有特别的限制,可以根据绝缘层4021的材料来使用溅射法、SOG法、旋涂、浸涂、喷涂、液滴喷射法(如,喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、或刮刀涂布机等。在使用材料溶液形成绝缘层4021的情况下,可以在进行焙烧步骤的同时对IGZO半导体层进行退火(在300℃至400℃)。在同时进行绝缘层4021的焙烧和IGZO半导体层的退火时,可以有效率地制造半导体装置。
像素电极层4030和对置电极层4031可以使用具有透光性的导电材料形成,诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡等。
此外,可以将包含导电高分子(也称为导电聚合物)的导电组成物用于像素电极层4030、对置电极层4031。由该导电组成物形成的像素电极优选具有10000Ω/□或更低的薄层电阻,并且其在550nm的波长处具有70%或更高的透射率。另外,导电组成物中所包含的导电高分子的电阻率优选为0.1Ω·cm或更低。
作为导电高分子,可以使用所谓的π电子共轭导电聚合物。作为其示例,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及上述材料中的两种或更多种的共聚物等。
另外,将多种信号及电位从FPC 4018供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004和像素部4002。
在实施例6中,连接端子电极4015由与液晶元件4013中所包括的像素电极层4030相同的导电膜形成。端子电极4016由与薄膜晶体管4010、4011中所包括的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018的端子。
虽然图17A至17C示出了另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子,但是实施例6不局限于该结构。可以另行形成扫描线驱动电路然后安装,或者可以仅另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分而后安装。
图18示出了使用根据本发明的一个实施例制造的TFT衬底2600来形成液晶显示模块作为半导体装置的示例。
图18示出了液晶显示模块的示例,其中利用密封剂2602将TFT衬底2600和对置衬底2601彼此固着,并且包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605被设置在所述衬底之间来形成显示区。着色层2605是进行彩色显示时所需的。在RGB体系的情况下,对于各像素设置分别对应于红色、绿色、蓝色的相应着色层。在TFT衬底2600和对置衬底2601的外侧设置偏振片2606、偏振片2607、散射板2613。光源包括冷阴极管2610和反射板2611,电路板2612利用柔性布线板2609与TFT衬底2600的布线电路部2608连接,且电路板2612包括诸如控制电路及电源电路等的外部电路。可以以其间插入延迟板(retardation plate)的方式层叠偏振片和液晶层。
对于液晶显示模块,可以采用TN(扭转向列(Twisted Nematic))模式、IPS(面内转换(In-Plane-Switching))模式、FFS(边缘电场转换(Fringe Field Switching))模式、MVA(多畴垂直取向(Multi-domain Vertical Alignment))模式、PVA(垂直取向构型(Patterned Vertical Alignment))模式、ASM(轴对称对准微胞(Axially Symmetric aligned Micro-cell))模式、OCB(光学补偿弯曲(Optical Compensated Birefringence))模式、FLC(铁电液晶(Ferroelectric Liquid Crystal))模式、或AFLC(反铁电液晶(AntiFerroelectric Liquid Crystal))模式等。
根据实施例6,通过使用包含氧化物半导体的非线性元件形成保护电路,因而,可以得到具有适合于作为保护电路的结构的显示装置。在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,设置与其导电率高于第一氧化物半导体层的导电率的第二氧化物半导体层接合的区域,与只采用金属布线的情况相比,允许稳定的操作。因此,可以增强保护电路的功能并使操作稳定。以这样的方式,根据实施例6,可以制造作为显示装置的可靠性高的液晶显示面板。此外,通过与实施例3类似的结构,可以制造并入有包含非线性元件的保护电路的可靠性高的液晶显示面板,其中不易导致起因于薄膜剥离的缺陷。
实施例6可以与其他实施例所公开的结构适当地组合。
实施例7
实施例7描述了作为根据本发明的一个实施例的显示装置的发光显示装置的例子。在此,使用利用电致发光的发光元件作为显示装置的显示元件的示例。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行分类。一般来说,前者称为有机EL元件,而后者称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子和空穴从一对电极分别注入到含发光有机化合物的层,并由此电流流动。然后,这些载流子(即,电子和空穴)复合,并因此发光有机化合物被激发。当发光有机化合物由激发态回到基态时,发射光。由于这种机理,这样的发光元件被称为电流激发型发光元件。
根据无机EL元件的结构,将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有其中发光材料的粒子分散在粘合剂中的发光层,且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有其中发光层夹在电介质层之间的结构并且该结构还进一步被夹在电极之间,并且其发光机理是利用金属离子的内层电子跃迁的局域型(localized type)发光。注意,在本示例中,使用有机EL元件作为发光元件。
图19示出作为应用本发明的一个实施例的半导体装置的例子的能够对其应用数字时间灰度级驱动(digital time grayscale driving)的像素结构的示例。
以下对能够对其应用数字时间灰度级驱动的像素的结构及操作进行说明。在该示例中,一个像素包括两个n沟道晶体管,在每一n沟道晶体管中沟道形成区域包括IGZO半导体层,并且其可以通过与实施例2或3所示的非线性元件类似的方法形成。
像素6400包括:开关晶体管6401、驱动晶体管6402、发光元件6404、以及电容器6403。开关晶体管6401的栅极连接到扫描线6406,开关晶体管6401的第一电极(源电极及漏电极中的一方)连接到信号线6405,并且开关晶体管6401的第二电极(源电极及漏电极中的另一方)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电源线6407,驱动晶体管6402的第一电极连接到电源线6407,并且驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。
发光元件6404的第二电极(公共电极6408)设置为低电源电位。当以设置到电源线6407的高电源电位作为基准时,低电源电位是满足低电源电位<高电源电位的电位。作为低电源电位,例如,可以采用GND或0V等。将高电源电位和低电源电位之间的电位差施加到发光元件6404,并将电流供应给发光元件6404,从而使得发光元件6404发光。这里,为了使发光元件6404发光,每个电位被设定为使得高电源电位和低电源电位之间的电位差大于或等于正向阈值电压。
可以使用驱动晶体管6402的栅极电容作为对电容器6403的代替物,从而使得电容元件6403可以省略。驱动晶体管6402的栅极电容可以形成在沟道区域和栅电极之间。
在采用电压输入电压驱动方法的情况下,视频信号被输入到驱动晶体管6402的栅极,使得驱动晶体管6402处于充分导通或完全截止的两个状态之一。换言之,使驱动晶体管6402工作在线性区域。由于驱动晶体管6402工作在线性区域,因此,对驱动晶体管6402的栅极施加比电源线6407的电压高的电压。注意,对信号线6405施加高于或等于(电源线电压+驱动晶体管6402的Vth)的电压。
在进行模拟灰度级驱动而不是数字时间灰度级驱动的情况下,可以通过改变信号输入来使用与图19中的相同的像素结构。
在进行模拟灰度级驱动的情况下,对驱动晶体管6402的栅极施加大于或等于(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压。发光元件6404的正向电压指示得到所希望的亮度时的电压,并且至少包括正向阈值电压。输入使驱动晶体管6402工作在饱和区域的视频信号,从而可以将电流供给到发光元件6404。为了使驱动晶体管6402工作在饱和区域,电源线6407的电位被设置为高于驱动晶体管6402的栅极电位。当使用模拟视频信号时,可以根据该视频信号馈送电流到发光元件6404,并可以进行模拟灰度级驱动。
图19所示的像素结构不局限于此。例如,可以对图19所示的像素添加开关、电阻器、电容器、晶体管、或逻辑电路等。
接着,参照图20A至20C说明发光元件的结构。在此,以n沟道驱动TFT为例子来说明像素的截面结构。图20A、20B和20C中所示的作用用于半导体装置的驱动TFT的TFT 7001、7011、7021可以通过与实施例2所示的非线性元件的制造方法类似的方法形成。TFT 7001、7011、7021具有高的电特性,并且其中的每一个包括:已对其进行了等离子体处理的栅极绝缘层;包括氧缺乏型IGZO半导体膜的源区及漏区;与源区及漏区接触的源电极层及漏电极层;以及与源区及漏区接触的氧过量型IGZO半导体层。
另外,为了提取从发光元件发射的光,阳极及阴极中之至少一方需要透射光。在衬底上形成薄膜晶体管及发光元件。发光元件可以具有:其中通过与衬底相反的表面提取光发射的顶部发射结构;其中通过衬底侧的表面提取光发射的底部发射结构;以及其中通过衬底侧上的表面及与衬底相反的表面提取光发射的双发射结构。根据本发明实施例的像素结构可以应用于具有任何这些发射结构的发光元件。
参照图20A说明具有顶部发射结构的发光元件。
图20A是其中驱动TFT 7001是n型TFT,并且发光元件7002中产生的光相对于发光层7004发射向阳极7005侧(与衬底侧相反的一侧)的情况下的像素的截面图。在图20A中,发光元件7002的阴极7003和驱动TFT 7001电连接,并且在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003可以使用各种导电材料形成,只要其功函数低且反射光即可。例如,优选采用Ca、Al、CaF、MgAg、AlLi等。发光层7004可以由单层形成或者通过堆叠多个层而形成。在由多个层形成发光层7004时,通过在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层而形成发光层7004。不需要形成上述的所有的层。使用透光性的导电膜形成阳极7005,所述透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面,称为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡等。
发光元件7002对应于其中阴极7003及阳极7005夹着发光层7004的区域。在图20A所示的像素的情况中,如箭头所示地从发光元件7002发射光到阳极7005侧。
接着,参照图20B描述具有底部发射结构的发光元件。图20B是在驱动TFT 7011为n沟道的并且从发光元件7012发射光到相对于发光层7014的阴极7013侧(衬底侧)的情况下的像素的截面图。在图20B中,在与驱动TFT 7011电连接的透光性的导电膜7017上形成发光元件7012的阴极7013,并且在阴极7013上按顺序层叠发光层7014和阳极7015。在阳极7015具有透光性的情况下,可以形成用于反射光或进行遮光的遮光膜7016以覆盖阳极。对于阴极7013,与图20A的情况同样地,可以使用各种材料,只要阴极7013是功函数低的导电膜即可。注意,将阴极7013形成为其厚度可以透射光(优选为约5nm至30nm)。例如,可以将膜厚度为20nm的铝膜用作阴极7013。与图20A的情况同样地,发光层7014可以由单层或通过多个层的叠层形成。阳极7015不需要透射光,而是可以与图20A的情况同样地使用透光性的导电材料形成。对于遮光膜7016,可以使用反射光的金属等,但是并不局限于金属膜。例如,也可以使用添加有黑色颜料的树脂等。
发光元件7012对应于阴极7013及阳极7015夹着发光层7014的区域。在图20B所示的像素的情况中,从发光元件7012发射的光如箭头所示地发射到阴极7013侧。
接着,参照图20C说明具有双发射结构的发光元件。在图20C中,在与驱动TFT 7021电连接的透光性的导电膜7027上形成发光元件7022的阴极7023,并在阴极7023上按顺序层叠发光层7024、阳极7025。与图20A的情况同样地,阴极7023可以使用各种导电材料形成,只要其是导电的且功函数低即可。注意,阴极7023被形成为其厚度能够透射光。例如,可以将膜厚度为20nm的Al膜用作阴极7023。与图20A的情况同样地,发光层7024可以利用单层或通过多个层的叠层形成。以与图20A类似的方式,阳极7025可以使用透光的导电材料形成。
发光元件7022对应于其中阴极7023、发光层7024和阳极7025彼此重叠的区域。在图20C所示的像素中,如箭头所示那样,从发光元件7022发射光到阳极7025侧和阴极7023侧中的双方。
虽然在此描述了有机EL元件作为发光元件,但是替代地,也可以提供无机EL元件作为发光元件。
注意,实施例7描述了其中控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子,但是也可以采用其中在驱动TFT和发光元件之间连接有电流控制TFT的结构。
实施例7中所描述的半导体装置不限于图20A至20C所示的结构,而是可以根据本发明的技术思想进行各种变形。
接着,将参照图21A和21B说明对应于根据本发明的半导体装置的一个实施方式的发光显示面板(也称为发光面板)的外观及截面。图21A是面板的俯视图,其中利用密封剂在第一衬底与第二衬底之间密封可以在第一衬底上通过与根据本发明一个实施例的非线性元件的制造方法类似的方法制造的电特性高的薄膜晶体管及发光元件。图21B是沿着图21A的H-I的截面图。
密封剂4505被设置为围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a和4504b。此外,在像素部4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a、4504b上形成第二衬底4506。因此,像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b与填料4507一起由第一衬底4501、密封剂4505、和第二衬底4506密封。以这样的方式,优选使用气密性高且几乎不漏气的保护膜(诸如,附连膜或紫外线可固化树脂膜等)或覆盖材料对像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b进行封装(密封),以使得像素部4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b不暴露于空气。
形成在第一衬底4501上的像素部4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a和4504b每一都包括多个薄膜晶体管,并且在图21B中,作为示例示出了像素部4502中所包括的薄膜晶体管4510和信号线驱动电路4503a中所包括的薄膜晶体管4509。
薄膜晶体管4509和4510每一都具有高的电特性,并且包括:已对其进行了等离子体处理的栅极绝缘层;利用氧缺乏型的IGZO半导体膜形成的源区及漏区;与源区及漏区接触的源电极层及漏电极层;与源区及漏区接触的氧过量型的IGZO半导体层。薄膜晶体管4509和4510可以以与实施例2所示的非线性元件的制造方法类似的方式来制造。在实施例7中,薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外,附图标记4511表示发光元件。作为发光元件4511中所包括的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意,虽然发光元件4511具有第一电极层4517、电致发光层4512、和第二电极层4513的叠层结构,但是发光元件4511的结构不局限于实施例7所示的结构。可以根据从发光元件4511提取光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是,使用感光材料形成分隔壁4520以在第一电极层4517上形成开口部,以使得开口部的侧壁被形成为具有连续的曲率的倾斜表面。
电致发光层451可以由单层形成或可以由层叠的多层形成。
可以在第二电极层4513及分隔壁4520上形成保护膜,以防止氧、氢、水分、或二氧化碳等侵入到发光元件4511中。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、或DLC(金刚石类碳)膜等。
另外,从FPC 4518a、4518b供给各种信号及电位到信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部4502。
在实施例7中,利用与发光元件4511所包括的第一电极层4517相同的导电膜形成连接端子电极4515。利用与薄膜晶体管4509、4510所包括的源电极层及漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519与FPC 4518a所包括的端子电连接。
位于从发光元件4511提取光的方向中的第二衬底4506需要具有透光性。在此情况下,使用如玻璃板、塑料板、聚酯膜、或丙烯酸膜等的透光材料。
作为填料4507,可以使用紫外线可固化树脂或热固性树脂以及诸如氮或氩等惰性气体。例如,可以使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)、或乙烯醋酸乙烯酯(EVA)。在实施例7中,使用氮作为填料4507。
另外,若需要,可以在发光元件的出射表面上适当地设置光学膜,诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟板(retarder plate)(四分之一波片、二分之一波片)、滤色器等。另外,偏振片或圆偏振片可以设置有抗反射膜。例如,可以进行抗眩光处理,通过该处理利用表面的凹凸来使反射光散射并降低眩光。
可以安装在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路,作为信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b。此外,也可以另行形成安装仅信号线驱动电路或仅其一部分或者仅扫描线驱动电路或仅其一部分。实施例7并不局限于图21A和21B的结构。
根据实施例7,使用包含氧化物半导体的非线性元件形成保护电路;因而,可以提供具有适合于作为保护电路的结构的显示装置。在非线性元件的第一氧化物半导体层与布线层之间的连接结构中,设置与第二氧化物半导体层(其导电率高于第一氧化物半导体层的导电率)接合的区域,与只采用金属布线的情况相比,允许稳定的操作。因此,增强了保护电路的功能并可以使操作稳定。以这样的方式,根据实施例7,可以制造作为显示装置的可靠性高的发光显示装置(显示面板)。此外,通过使用与实施例3类似的结构,可以制造包括非线性元件的保护电路的可靠性高的发光显示装置(显示面板),其中不易发生由于薄膜剥离而导致的缺陷。
实施例7可以与其他实施例所公开的结构适当地组合。
实施例8
根据本发明一个实施例的显示装置可以应用作为电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如,可以将电子纸应用于电子书(e-book)、招贴、列车等交通工具中的广告、信用卡等各种卡片中的显示等。图22A和22B以及图23示出了这些电子设备的示例。
图22A示出使用电子纸形成的招贴2631。在广告媒介是印刷的纸时,通过人力进行广告的替换;而在使用对其应用本发明的一个实施例的电子纸时,可以在短时间内改变广告显示。此外,可以获得稳定的图像而没有显示劣化。此外,招贴可以无线地收发信息。
图22B示出了诸如列车等交通工具中的广告2632。在广告媒介是印刷的纸时,通过人力进行广告的替换;而当使用对其应用了本发明的一个实施例的电子纸时,则可以在短时间内改变广告显示而不需要许多人手。此外,可以获得稳定的图像而没有显示劣化。此外,交通工具中的广告可以无线地收发信息。
图23示出了电子书装置2700的示例。例如,电子书装置2700包括两个壳体,即壳体2701及壳体2703。壳体2701及壳体2703通过轴部2711彼此接合,电子书装置2700沿着该轴部2711开闭。通过这种结构,可以实现纸质书籍那样的操作。
壳体2701中并入有显示部2705,而壳体2703中并入有显示部2707。显示部2705及显示部2707可以显示一系列的图像,或者可以显示不同的图像。在其中在不同显示部分中显示不同的图像的结构中,例如,右边的显示部(图23中的显示部2705)可以显示文本,而左边的显示部(图23中的显示部2707)可以显示图像。
图23示出了其中壳体2701设置有操作部等的例子。例如,壳体2701设置有电源2721、操作键2723、扬声器2725等。可以利用操作键2723翻页。注意,也可以在与壳体的显示部同一个面上设置键盘、指示装置(pointing device)等。另外,壳体的背表面或侧表面可以设置有外部连接端子(耳机端子、USB端子、或可以与诸如AC适配器或USB线缆等的各种线缆连接的端子等)、或存储介质插入部等。此外,电子书装置装置2700可以具有电子词典的功能。
此外,电子书装置2700可以无线地收发信息。可以无线地从电子书服务器购买和下载所希望的书籍数据。
如实施例8中所述地,当将具有如下的保护电路的显示装置安装在电子设备上时可以提供可靠性高的电子设备,所述保护电路已经通过使用包含氧化物半导体的非线性元件得以增强,并已经使其操作稳定。通过使用与实施例3地类似的结构,可以制造包括其上安装了包括非线性元件的保护电路的可靠性高的显示装置的电子设备,其中不易发生由薄膜剥离导致的缺陷。
实施例8可以与其他实施例所公开的结构适当地组合。
实施例9
根据本发明的一个实施例的半导体装置可以应用于各种电子设备(包括游戏机)。作为所述电子设备,例如,可以举出电视装置(也称为TV或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、蜂窝电话(也称为移动电话或便携式电话装置)、便携式游戏机、便携式信息终端、音频回放装置、诸如弹珠机等的大型游戏机等。
图24A示出了电视装置9600的示例。在电视装置9600的壳体9601中并入有显示部9603。显示部9603可以显示图像。在此,壳体9601被支撑在支架9605上。
可以通过壳体9601的操作开关或分开的遥控器9610操作电视装置9600。可以利用遥控器9610的操作键9609控制频道及音量,并可以控制显示部9603上显示的图像。此外,遥控器9610可以具有其中显示从遥控器9610输出的信息的显示部9607。
注意,电视装置9600设置有接收机及调制解调器等。通过利用接收机,可以接收一般的电视广播。此外,在显示装置通过调制解调器有线或无线地连接到通信网络时,可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间)的信息通信。
图24B示出了数码相框9700的示例。例如,在数码相框9700地壳体9701中,并入有显示部9703。显示部9703可以显示多种图像,例如,显示使用数码相机等拍摄的图像数据,从而可以发挥与一般的相框类似的功能。
注意,数码相框9700设置有操作部、外部连接端子(诸如,USB端子或可以与多种电缆(包括USB电缆等)连接的端子等)、存储介质插入部等的结构。这些结构可以并入在与显示部相同的面上;但是优选将它设置在侧表面或背表面上来改善设计。例如,可以将包含由数码相机拍摄的图像数据的存储器插入数码相框的存储介质插入部并引入图像数据。然后,可以将所引入的图像数据显示于显示部9703。
数码相框9700可以无线地收发信息。在这种情况下,可以无线地将所希望的图像数据引入到数码相框9700中,并可以在其中进行显示。
图25A示出了一种便携式游戏机,其包括壳体9881和壳体9891,两者通过连接器9893接合以可以开闭。壳体9881和壳体9891中分布并入有显示部9882和显示部9883。另外,图25A所示的便携式游戏机还具备扬声器部9884、存储介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能:力、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流量、湿度、倾斜角、振动、气味或红外线)、以及麦克风9889等)。当然,便携式游戏机的结构不限于上述结构,并且可以采用任何结构,只要具备根据本发明的实施例的半导体装置即可。此外,可以采用适当地设置其它附属设备。图25A所示的便携式游戏机具有如下功能:读出储存在存储介质中的程序或数据并将它显示在显示部上;以及通过无线通信与其他便携式游戏机共享信息。注意,图25A所示的便携式游戏机所具有的功能不局限于此,而是可以具有各种各样的功能。
图25B示出大型游戏机的一种的投币机(slot machine)9900的示例。在投币机9900的壳体9901中并入有显示部9903。另外,投币机9900还包括如起动手柄或停止开关等的操作单元、投币口、扬声器等。当然,投币机9900的结构不限于此,并且可以是任何结构,只要至少具备根据本发明实施例的半导体装置即可。此外,可以适当地设置其它附属设备。
图26示出了蜂窝电话1000的示例。蜂窝电话1000包括其中并入了显示部1002的壳体1001,此外还包括操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图26所示的蜂窝电话1000可以通过用手指等触摸显示部1002来输入信息。此外,可以通过用手指等触摸显示部1002来进行打电话或文本消息等的操作。
显示部1002主要有三种屏幕模式。第一种模式是主要用于图像显示的显示模式。第二种模式是主要用于输入诸如文本等的信息的输入模式。第三种模式是其中混合了显示模式和输入模式这两种模式的显示及输入模式。
例如,在打电话或文本消息操作的情况下,将显示部1002设定为其中以文本输入为主的文本输入模式,并可以在屏幕上进行文本输入。在此情况下,优选在显示部1002的几乎整个屏幕上显示键盘或号码按钮。
在蜂窝电话1000的内部设置包括诸如陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置时,可以通过判断蜂窝电话1000的方向(蜂窝电话1000被垂直放置还是水平放置以用于横向方式或竖向方式),来对显示部1002的屏幕种的显示进行自动切换。
此外,通过触摸显示部1002或对壳体1001的操作按钮1003进行操作,切换屏幕模式。替代地,还可以根据显示在显示部1002中的图像种类切换屏幕模式。例如,当显示部中显示的图像的信号为运动图像数据时,屏幕模式切换成显示模式。当该信号为文本数据时,屏幕模式切换成输入模式。
另外,在输入模式中,当在一定期间中未进行通过触摸显示部1002的输入同时检测出通过显示部1002中的光传感器检测的信号时,可以控制屏幕模式从输入模式切换打破显示模式。
还可以将显示部1002用作图像传感器。例如,通过用手掌或手指触摸显示部1002,来拍摄掌纹、指纹等的图像,从而可以进行个人验证。此外,当显示部中设置了发射近红外光的背光或发射近红外光的感测用光源,可以拍摄手指静脉或手掌静脉等。
如实施例9中所述的,当在电子设备上安装具有通过使用包含氧化物半导体的非线性元件改善了其功能并使其操作稳定的保护电路的显示装置时,可以提供可靠性高的电子设备。通过使用与实施例3的类似的结构,可以制造包括可靠性高的显示装置的电子设备,该显示装置上安装有包括非线性元件的保护电路,其中不易发生由于薄膜剥离而导致的缺陷。
实施例9可以与其他实施例所公开的结构适当地组合。
本申请基于2008年9月12日在日本专利局提交的日本专利申请No.2008-235581,通过引用将其全部内容并入在此。

Claims (16)

1.一种显示装置,包括:
在具有绝缘表面的衬底上的彼此交叉的扫描线和信号线;
包括像素电极和薄膜晶体管的像素部,其中所述薄膜晶体管包括:
与所述扫描线连接的栅电极;
包括第一氧化物半导体层的沟道形成区域;
与所述信号线和所述第一氧化物半导体层连接的第一布线层;以及
与所述像素电极和所述第一氧化物半导体层连接的第二布线层;
形成在所述像素部和设置在所述衬底的周边部的信号输入端子之间的非线性元件,其中所述非线性元件包括:
与所述扫描线或所述信号线连接的栅电极;
覆盖所述非线性元件的所述栅电极的栅极绝缘层;
位于所述栅极绝缘层上并与所述非线性元件的所述栅电极重叠的一对第一及第二布线层,其中所述一对第一及第二布线层中的每一个包括导电层和在所述导电层上的第二氧化物半导体层;以及
与所述第二氧化物半导体层的上表面和侧表面接触并与所述导电层的侧表面接触的第一氧化物半导体层,
其中所述非线性元件的所述第一布线层或所述第二布线层经由第三布线层与所述非线性元件的所述栅电极连接。
2.根据权利要求1所述的显示装置,其中所述第一氧化物半导体层的氧浓度高于所述第二氧化物半导体层的氧浓度。
3.根据权利要求1所述的显示装置,其中所述第一氧化物半导体层的导电率低于所述第二氧化物半导体层的导电率。
4.根据权利要求1所述的显示装置,其中所述第一氧化物半导体层具有非晶结构,并且所述第二氧化物半导体层包括处于非晶结构的纳米晶体。
5.根据权利要求1所述的显示装置,其中所述第一氧化物半导体层为氧过量型,而所述第二氧化物半导体层为氧缺乏型。
6.根据权利要求1所述的显示装置,其中所述第一氧化物半导体层及所述第二氧化物半导体层包含铟、镓以及锌。
7.根据权利要求1所述的显示装置,其中所述第三布线层由与所述像素电极相同的材料形成。
8.根据权利要求1所述的显示装置,其中所述显示装置被并入在选自由招贴、广告、电子书、电视装置、数码相框、游戏机和电话机构成的组中的一种中。
9.一种显示装置,包括:
在具有绝缘表面的衬底上的彼此交叉的扫描线和信号线;
包括像素电极和薄膜晶体管的像素部,其中所述薄膜晶体管包括:
与所述扫描线连接的栅电极;
包括第一氧化物半导体层的沟道形成区域;
与所述信号线和所述第一氧化物半导体层连接的第一布线层;以及
与所述像素电极和所述第一氧化物半导体层连接的第二布线层;
保护电路,其包括在所述衬底上并且在所述像素部外侧形成的非线性元件,其中所述保护电路将所述扫描线和公共布线彼此连接,或者将所述信号线和公共布线彼此连接,并且其中所述非线性元件包括:
栅电极;
覆盖所述非线性元件的所述栅电极的栅极绝缘层;
位于所述栅极绝缘层上并与所述非线性元件的所述栅电极重叠的一对第一及第二布线层,其中所述一对第一及第二布线层中的每一个包括导电层和在所述导电层上的第二氧化物半导体层;以及
与所述第二氧化物半导体层的上表面和侧表面接触并与所述导电层的侧表面接触的第一氧化物半导体层,
其中所述非线性元件的所述第一布线层或所述第二布线层经由第三布线层与所述非线性元件的所述栅电极连接。
10.根据权利要求9所述的显示装置,其中所述第一氧化物半导体层的氧浓度高于所述第二氧化物半导体层的氧浓度。
11.根据权利要求9所述的显示装置,其中所述第一氧化物半导体层的导电率低于所述第二氧化物半导体层的导电率。
12.根据权利要求9所述的显示装置,其中所述第一氧化物半导体层具有非晶结构,并且所述第二氧化物半导体层包括处于非晶结构的纳米晶体。
13.根据权利要求9所述的显示装置,其中所述第一氧化物半导体层为氧过量型,并且所述第二氧化物半导体层为氧缺乏型。
14.根据权利要求9所述的显示装置,其中所述第一氧化物半导体层及所述第二氧化物半导体层包含铟、镓以及锌。
15.根据权利要求9所述的显示装置,其中所述第三布线层由与所述像素电极相同的材料形成。
16.根据权利要求9所述的显示装置,其中所述显示装置并入在选自由招贴、广告、电子书、电视装置、数码相框、游戏机和电话机构成的组中的一种中。
CN2009801354513A 2008-09-12 2009-08-24 显示装置 Active CN102150191B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008235581 2008-09-12
JP2008-235581 2008-09-12
PCT/JP2009/065134 WO2010029866A1 (en) 2008-09-12 2009-08-24 Display device

Publications (2)

Publication Number Publication Date
CN102150191A CN102150191A (zh) 2011-08-10
CN102150191B true CN102150191B (zh) 2013-07-24

Family

ID=42005123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801354513A Active CN102150191B (zh) 2008-09-12 2009-08-24 显示装置

Country Status (7)

Country Link
US (2) US20100065840A1 (zh)
EP (1) EP2327069A4 (zh)
JP (13) JP5315180B2 (zh)
KR (3) KR101657957B1 (zh)
CN (1) CN102150191B (zh)
TW (1) TWI475532B (zh)
WO (1) WO2010029866A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106662783B (zh) * 2014-04-30 2018-11-13 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示装置
TWI818591B (zh) * 2022-06-16 2023-10-11 第一美卡事業股份有限公司 發光顯示之電子卡

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101665734B1 (ko) * 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
KR101507324B1 (ko) 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106057819B (zh) 2009-10-30 2019-03-15 株式会社半导体能源研究所 半导体装置
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102450568B1 (ko) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101879570B1 (ko) 2010-04-28 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
JP5832181B2 (ja) * 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9792844B2 (en) * 2010-11-23 2017-10-17 Seminconductor Energy Laboratory Co., Ltd. Driving method of image display device in which the increase in luminance and the decrease in luminance compensate for each other
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9171517B2 (en) 2011-03-17 2015-10-27 Sharp Kabushiki Kaisha Display device, driving device, and driving method
WO2012137756A1 (ja) * 2011-04-07 2012-10-11 シャープ株式会社 表示装置およびその駆動方法
TWI467756B (zh) * 2011-07-19 2015-01-01 Chimei Innolux Corp 有機電激發光顯示裝置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
US8751261B2 (en) 2011-11-15 2014-06-10 Robert Bosch Gmbh Method and system for selection of patients to receive a medical device
US8981368B2 (en) * 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR101710316B1 (ko) 2012-11-08 2017-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막의 형성 방법
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI820614B (zh) 2012-11-28 2023-11-01 日商半導體能源研究所股份有限公司 顯示裝置
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR20230121931A (ko) 2012-12-25 2023-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102069192B1 (ko) * 2013-02-08 2020-01-23 삼성디스플레이 주식회사 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6257112B2 (ja) * 2014-04-08 2018-01-10 シャープ株式会社 表示装置
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6397654B2 (ja) * 2014-05-13 2018-09-26 株式会社ジャパンディスプレイ 有機el発光装置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
CN104183608B (zh) * 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
KR102252147B1 (ko) * 2014-09-23 2021-05-14 엘지디스플레이 주식회사 정전기 방전회로
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
KR102284842B1 (ko) * 2014-12-30 2021-08-03 엘지디스플레이 주식회사 반도체 집적 회로 및 그 구동 방법
KR102333762B1 (ko) * 2015-01-22 2021-12-01 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
US10139663B2 (en) * 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2017124383A (ja) * 2016-01-15 2017-07-20 双葉電子工業株式会社 乾燥剤、封止構造、及び有機el素子
CN105632403B (zh) * 2016-01-15 2019-01-29 京东方科技集团股份有限公司 一种像素电路、驱动方法、显示面板及显示装置
JP6785563B2 (ja) 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
JP2019197128A (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 表示装置
CN109270761B (zh) * 2018-09-14 2021-09-03 上海洞舟实业有限公司 一种柔性热熔胶型全固态柔性电致变色器件
US11287707B2 (en) 2018-11-15 2022-03-29 Sharp Kabushiki Kaisha Array substrate, array substrate body component, and display device
CN113168804A (zh) 2018-12-19 2021-07-23 株式会社半导体能源研究所 显示装置及电子设备
KR20210107645A (ko) 2018-12-26 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN110010078B (zh) * 2019-03-14 2022-02-08 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN113744629B (zh) * 2020-05-27 2023-01-31 群创光电股份有限公司 显示装置
CN111900187B (zh) * 2020-07-13 2022-04-12 淄博职业学院 一种艺术品展示屏及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP3357699B2 (ja) 1992-02-21 2002-12-16 株式会社東芝 液晶表示装置
DE69319760T2 (de) 1992-02-21 1999-02-11 Toshiba Kawasaki Kk Flüssigkristallanzeigevorrichtung
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2758533B2 (ja) 1992-07-10 1998-05-28 株式会社フロンテック マトリクス配線基板
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
JPH08262485A (ja) * 1995-03-20 1996-10-11 Nec Corp 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3261699B2 (ja) * 1995-10-03 2002-03-04 セイコーエプソン株式会社 アクティブマトリクス基板
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JPH09171167A (ja) 1995-12-20 1997-06-30 Advanced Display:Kk 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09281525A (ja) * 1996-02-15 1997-10-31 Hitachi Ltd 液晶表示基板およびその製造方法
JP3629798B2 (ja) * 1996-02-20 2005-03-16 カシオ計算機株式会社 配線パターン
JPH09297321A (ja) * 1996-04-30 1997-11-18 Hitachi Ltd 液晶表示基板および液晶表示装置
JPH1010493A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板
JPH10161155A (ja) * 1996-12-04 1998-06-19 Hitachi Ltd 液晶表示装置
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JPH1115016A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置
JP3031300B2 (ja) * 1997-06-20 2000-04-10 日本電気株式会社 液晶表示装置の製造方法
JP3111944B2 (ja) * 1997-10-20 2000-11-27 日本電気株式会社 アクティブマトリクス液晶表示装置
JPH11183876A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd 液晶表示装置及びその駆動方法
JP3006584B2 (ja) * 1998-05-14 2000-02-07 日本電気株式会社 薄膜トランジスタアレイ
US20060093785A1 (en) * 1998-06-03 2006-05-04 Scott Laboratories, Inc. Apparatus, method and drug products for providing a conscious patient relief from pain and anxiety associated with medical or surgical procedures
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4390991B2 (ja) * 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6558910B2 (en) * 1999-09-10 2003-05-06 The Regents Of The University Of California SF, a novel family of taste receptors
KR100598735B1 (ko) * 1999-09-21 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시소자의 정전기 방지회로
KR100696258B1 (ko) * 1999-11-06 2007-03-16 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치 및 그 제조방법
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4632522B2 (ja) * 2000-11-30 2011-02-16 Nec液晶テクノロジー株式会社 反射型液晶表示装置の製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3714243B2 (ja) * 2001-12-11 2005-11-09 セイコーエプソン株式会社 半導体装置、電気光学装置、および電子機器
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
CN100394283C (zh) * 2002-04-12 2008-06-11 西铁城控股株式会社 液晶显示板
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
KR100701555B1 (ko) * 2002-05-22 2007-03-30 마사시 카와사키 반도체 장치 및 그것을 이용하는 표시 장치
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4565799B2 (ja) 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100926434B1 (ko) * 2002-11-27 2009-11-12 엘지디스플레이 주식회사 액정표시장치 및 리페어 방법
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4360128B2 (ja) * 2003-06-03 2009-11-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101133751B1 (ko) * 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
JP4385691B2 (ja) * 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR101001969B1 (ko) * 2003-12-26 2010-12-17 삼성전자주식회사 광감지 패널과, 이를 갖는 액정 표시 장치
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI229933B (en) * 2004-06-25 2005-03-21 Novatek Microelectronics Corp High voltage device for electrostatic discharge protective circuit and high voltage device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708337A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245093A (ja) * 2005-03-01 2006-09-14 Renei Kagi Kofun Yugenkoshi 高電圧デバイス並びに静電気保護回路用高電圧デバイス
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041096A (ja) 2005-08-01 2007-02-15 Sanyo Epson Imaging Devices Corp 電気光学装置およびその製造方法、電子機器
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008020772A (ja) * 2006-07-14 2008-01-31 Epson Imaging Devices Corp 液晶表示パネル
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4265655B2 (ja) * 2007-01-12 2009-05-20 セイコーエプソン株式会社 インクジェットプリンタ
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101772377B1 (ko) * 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101665734B1 (ko) * 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101507324B1 (ko) * 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-246202A 2004.09.02
JP特开2006-245093A 2006.09.14
JP特开2007-96055A 2007.04.12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106662783B (zh) * 2014-04-30 2018-11-13 夏普株式会社 有源矩阵基板和具备该有源矩阵基板的显示装置
TWI818591B (zh) * 2022-06-16 2023-10-11 第一美卡事業股份有限公司 發光顯示之電子卡

Also Published As

Publication number Publication date
JP2021044552A (ja) 2021-03-18
JP2013242580A (ja) 2013-12-05
JP6560403B2 (ja) 2019-08-14
KR20160054028A (ko) 2016-05-13
CN102150191A (zh) 2011-08-10
JP2023130352A (ja) 2023-09-20
KR101657957B1 (ko) 2016-09-20
JP2022115871A (ja) 2022-08-09
US20100065840A1 (en) 2010-03-18
JP2010092036A (ja) 2010-04-22
JP2018189967A (ja) 2018-11-29
JP2013008037A (ja) 2013-01-10
KR101783193B1 (ko) 2017-09-29
JP2020003799A (ja) 2020-01-09
JP5315180B2 (ja) 2013-10-16
WO2010029866A1 (en) 2010-03-18
TW201028975A (en) 2010-08-01
EP2327069A4 (en) 2013-03-20
JP2020030412A (ja) 2020-02-27
JP5917743B2 (ja) 2016-05-18
EP2327069A1 (en) 2011-06-01
JP2014167624A (ja) 2014-09-11
JP6775659B2 (ja) 2020-10-28
US20160254257A1 (en) 2016-09-01
JP5572774B1 (ja) 2014-08-13
KR20160110537A (ko) 2016-09-21
KR20110056542A (ko) 2011-05-30
JP2014115658A (ja) 2014-06-26
US10074646B2 (en) 2018-09-11
JP5657065B2 (ja) 2015-01-21
JP2015200891A (ja) 2015-11-12
TWI475532B (zh) 2015-03-01
JP2016177288A (ja) 2016-10-06
JP6600761B1 (ja) 2019-10-30

Similar Documents

Publication Publication Date Title
CN102150191B (zh) 显示装置
JP6730393B2 (ja) 表示装置
CN102160103B (zh) 显示装置
CN101714547B (zh) 显示装置
CN101713897B (zh) 显示装置
CN102160102B (zh) 显示装置
CN102160184B (zh) 显示装置
CN101740634B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN101714546B (zh) 显示装置及其制造方法
CN102160104B (zh) 半导体装置
CN102160105B (zh) 显示装置及其制造方法
CN101728435B (zh) 半导体器件及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101719493B (zh) 显示装置
CN102569189B (zh) 半导体装置的制造方法
CN105870200B (zh) 半导体装置及其制造方法
CN101728383A (zh) 逻辑电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant