CN101932943B - 半导体器件测试系统 - Google Patents

半导体器件测试系统 Download PDF

Info

Publication number
CN101932943B
CN101932943B CN2008801251334A CN200880125133A CN101932943B CN 101932943 B CN101932943 B CN 101932943B CN 2008801251334 A CN2008801251334 A CN 2008801251334A CN 200880125133 A CN200880125133 A CN 200880125133A CN 101932943 B CN101932943 B CN 101932943B
Authority
CN
China
Prior art keywords
test
measuring head
hifix
semiconductor device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801251334A
Other languages
English (en)
Other versions
CN101932943A (zh
Inventor
张庆勋
吴世京
李应尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jing Hong Electronic Technology Co., Ltd.
Original Assignee
INTERNATIONAL TRADING AND Tech CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40755677&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101932943(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by INTERNATIONAL TRADING AND Tech CO Ltd filed Critical INTERNATIONAL TRADING AND Tech CO Ltd
Publication of CN101932943A publication Critical patent/CN101932943A/zh
Application granted granted Critical
Publication of CN101932943B publication Critical patent/CN101932943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

本发明公开了一种半导体器件测试系统。该半导体器件测试系统使作为测试头重要功能的驱动器和比较器扩展到测试头的外部部件(例如，HIFIX板)，从而能够使测试量倍增，而无需升级测试头。该半导体器件测试系统包括通过测试控制器测试半导体器件的测试头，以及在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理由半导体器件产生的读信号并且发送已处理的读信号给测试头。

Description

半导体器件测试系统
技术领域
本发明涉及一种半导体器件测试系统，特别是涉及使作为测试头重要功能的驱动器和比较器扩展到测试头的外部部件(例如，HIFIX板)的半导体器件测试系统，从而能够使测试量倍增，而无需升级测试头。
背景技术
如本领域所熟知的，由半导体制造工艺的预定装配过程制造的半导体器件要经历用于确定最终是否能够实现一个特殊功能的测试过程。
图1是说明用于测试半导体器件的常规系统的透视图。参考图1，用于测试半导体器件的常规系统包括测试头2、处理机3，和HIFIX板1。测试头2测试半导体器件。处理机3载有预定数量的半导体器件，对该半导体器件执行所期望的测试，根据这些半导体器件的等级对其进行分类，并且其上装载有已分类的半导体器件。HIFIX板1位于测试头2和处理机3之间，从而在半导体器件和测试头2之间建立电连接。换句话说，如果位于测试底板上的插头中的半导体开始与HIFIX板1上(m×n)矩阵的插座接触时，在具有(m×n)矩阵插座的HIFIX板1与处理机3的测试位置匹配的情况下，该常规半导体测试系统能够同时测试(m×n)个半导体器件。
图2是说明常规半导体测试头装置的方框图。
参考图2，测试头20包括单一的测试头衬底和设置在该测试头衬底一面或两面上的各种电路元件。这个测试头衬底包括算法图形产生器(ALPG)21，引脚电子(PE)单元(未示出)，数字比较器23，和接口单元(未示出)。
该算法图形产生器(ALPG)21产生用于测试该半导体的预定测试图形信号。该引脚电子(PE)单元包括：用于将算法图形产生器(ALPG)21产生的测试图形信号记录到被称作被测器件(DUT)30的半导体器件中的驱动器25；以及用于比较由DUT30读取的测试图形的读信号和符合相应的半导体特性的参考信号并且输出比较结果的比较器27。该数字比较器23确定引脚电子(PE)单元的输出信号中是否存在故障。该接口单元连接用于控制该半导体测试系统的测试控制器10。
更详细地，引脚电子(PE)单元30是基于测试图形将电流和电压信号直接施加于容纳在DUT30中的半导体的电路，从而形成单一的输入/输出(I/O)通道。如果算法图形产生器(ALPG)21产生测试图形信号，容纳在PE单元中的驱动器25记录相应的测试图形信号到容纳在球形网格阵列(BGA)型DUT30中的测试目的半导体中。所记录的图形信号由DUT30读取，使得所读取的图形信号被输出给比较器27。比较器27发送表示测试图形的读信号和参考信号之间的比较结果的比较结果信号给数字比较器23。数字比较器23确定相应的读信号中是否存在故障，并且发送已确定的结果给测试控制器10。
然而，常规的半导体器件测试系统通常要求处理机同时处理多个DUT。近来，已经研发出了能够同时处理512个DUT的改进处理机，并且已经投入到市场，从而必须升级改进处理机的测试头。然而，升级上述测试头所需的设备相当昂贵，因此常规的半导体器件测试系统很难升级该测试头，并且很难提高测试量。
不用说，尽管常规的半导体器件测试系统通过将一个I/O通道分成两个I/O通道能够在测试头(例如，并行的256测试头)和处理机(例如，并行的512处理机)之间建立连接，但是需要占用很长的时间来读取DUT输出的读信号，该读信号的数量和测试头的分段数量一样多，从而导致总测试时间增加。即，尽管常规的半导体器件测试系统的处理机被升级，使得改进的半导体器件测试系统被配置，但是常规的半导体器件测试系统和改进的半导体器件测试系统之间的测试量不存在或几乎不存在差异。
发明内容
因此，本发明教导了一种半导体器件测试系统，该系统同时避免了由于相关技术的限制和不足产生的一个或多个问题。
本发明的一个目的是提供一种半导体器件测试系统，该系统能够使DUT产生的读信号由安装在DUT和测试头之间的外部元件(优选地，HIFIX板)来处理，而不是由测试头来处理，使得该外部元件具有和处理机相同的性能，从而使测试量倍增，而无需升级测试头。
根据本发明一个方面，提供一种半导体器件测试系统来实现上述和其他目的，该半导体器件测试系统包括：通过测试控制器来测试半导体器件的测试头；以及在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理半导体器件产生的读信号并且传送已处理的读信号给测试头。
DUT测试单元可以包括：多个引脚电子(PE)单元，每个引脚电子(PE)单元包括用于将测试头接收到的图形信号记录到半导体器件中的HIFIX端驱动器，以及用于比较半导体器件产生的读信号和从测试头接收的参考信号，并且输出读信号和参考信号之间的比较结果的HIFIX端比较器；分别相应于多个引脚电子(PE)单元的多个数字比较器，确定HIFIX端比较器的输出信号中是否存在故障并且存储已确定的结果；用于开启或关闭测试头和多个引脚电子(PE)单元之间连接的多个开关；和用于驱动开关组的开关驱动器。
该开关驱动器可以由测试头控制。
该HIFIX端驱动器可以由测试头控制。
DUT测试单元可以使用专用集成电路或现场可编程门阵列(FPGA)来实现。
应当理解本发明的前述概括性描述和下文的详细描述都是用于示例和说明的并且意指提供如权利要求所述的本发明的其他说明。
如以上所描述的，根据本发明的半导体器件测试能够使测试头的一些功能扩展到HIFIX板，从而能够使测试量倍增而无需升级测试头。
附图说明
图1是说明常规的半导体器件测试系统的透视图；
图2是说明常规的半导体测试头装置的方框图；
图3是说明根据本发明的半导体器件测试系统的电路框图。
附图中主要元件的附图标记描述：
100：测试控制器
200：测试头                210：定时发生器
220：ALPG                  230：参考电压提供器
240：驱动器                250：比较器
260：数字比较器
300：HIFIX板               310：开关驱动器
320：开关组                331、333：数字比较器
341、343：引脚电子(PE)单元 341a、343a：驱动器
341b、343b：比较器
具体实施方式
参考附图，下文将描述根据本发明的半导体器件测试系统。
图3是说明根据本发明的半导体器件测试系统的电路图。
参考附图3，根据本发明的半导体器件测试系统通常包括：测试控制器100，测试头200，处理机(未示出)，和HIFIX板300。当接收到测试控制器100的控制信号时测试头200开始测试DUT。该处理机载有预定数量的DUT，对DUT执行所期望的测试，通过参考测试结果根据DUT的等级对其进行分类，并且其上装载有已分类的DUT。HIFIX板300位于测试头200和处理机之间，从而在每个DUT和测试头200之间建立电连接，当接收到测试头200的控制信号时，HIFIX板300处理DUT产生的读信号，并且发送处理结果给测试头200。
在上述结构中，测试头200包括：定时发生器210，算法图形产生器(ALPG)220，引脚电子(PE)单元，数字比较器260，和参考电压提供器230。
当接收到测试控制器100的控制信号时，定时发生器210产生系统所需的各种定时信号。ALPG 220根据定时发生器210产生的定时信号产生各种算法图形。引脚电子(PE)单元包括用于将ALPG 220产生的测试图形信号记录到被测器件(DUT)中的驱动器240；以及用于比较DUT读取的测试图形的读信号和符合相应的半导体特性的参考信号并且比较读信号和参考信号之间的比较结果的比较器250。数字比较器260确定引脚电子(PE)单元的比较器250的输出信号中是否存在故障。参考电压提供器230发送相应于DUT产生的读信号的参考信号(例如，参考电压)给比较器250和HIFIX板300。在这种情况下，当接收到测试控制器100的控制信号时，ALPG 220输出用于处理DUT产生的读信号所需的控制信号。
在这种情况下，测试头200可以进一步包括用于补偿驱动器240之间时间延迟的延时元件，用于测量与DUT有关的各种DC参数的DC参数测量单元。例如，DC参数测量单元可以是用于测试DUT的输出电压或输出电流的电流负载，和/或作为可编程的测量单元(PMU)的高精度DC测量电路，通过施加电压信号给DUT来测量电流值(例如，VFIM操作)或者通过施加电流信号给DUT来测量电压值。
接下来，HIFIX板300包括(m×n)矩阵的插座。换句话说，如果位于测试底板上的插头中的DUT开始与HIFIX板300上(m×n)矩阵的插座接触时，在具有(m×n)矩阵插座的HIFIX板300与处理机3的测试位置匹配的情况下，该常规的半导体测试系统能够同时测试(m×n)个半导体器件。
同样，HIFIX板300进一步包括用于处理由DUT而不是由测试头200产生的读信号的DUT测试单元。该DUT测试单元可以被安装到独立于上述插座的附加PCB板上，并且可以使用专用集成电路或现场可编程门阵列(FPGA)来实现。在这种情况下，DUT测试单元可以具有一对测试头200的驱动器240。倘若256驱动器可以容纳在测试头200中，就可以确定HIFIX板300同样包括256DUT测试单元。
更详细地，DUT测试单元可以包括多个引脚电子(PE)单元341和343，相应于各个PE单元341和343的多个数字比较器331和333，用于开启或关闭测试头200和引脚电子(PE)单元341或343之间连接的开关组(例如，多个开关)320，和当接收到测试头200的ALPG 220的控制信号时，用于驱动开关组的开关驱动器310。
在这种情况下，引脚电子(PE)单元341包括用于将从测试头200接收的图形信号记录到DUT中的HIFIX端驱动器341a，以及用于比较DUT产生的读信号和从参考电压提供器230接收的参考信号并且输出读信号和参考信号之间的比较结果的HIFIX端比较器341b。在这种方式中，引脚电子(PE)单元343可以包括HIFIX端驱动器343a和HIFIX端比较器343b。HIFIX端数字比较器331或333确定HIFIX端比较器341b或343b的输出信号中是否存在故障，并且在其中存储已确定的结果。
下文将详细描述根据本发明的半导体器件测试系统的操作。
首先，如果半导体器件测试系统将ALPG 220产生的测试图形信号记录到DUT中，开关组320中用于连接测试头的驱动器240到HIFIX端驱动器341a或343a的开关开启，而开关组320中的其他开关断开。并且，测试头的ALPG 220输出用于建立写模式的控制信号，从而驱动HIFIX端驱动器341a或343a和测试头的驱动器240。测试头的驱动器240产生的图形信号被分成预定数量的图形信号，该图形信号的预定数量与HIFIX端驱动器的数量一样多，从而已划分的图形信号被记录在相应的DUT中。因此，可同时记录的DUT的数量随着组成HIFIX板300中的DUT测试单元的驱动器的数量增加。
接下来，下文将详细描述用于处理DUT产生的读信号的方法。测试头的ALPG 220输出用于建立读模式的控制信号，并且停止驱动HIFIX端驱动器341a或343a。换句话说，测试头的ALPG 220使HIFIX端驱动器341a或343a无效，也就是，ALPG 220进入一个Hi-Z状态(即，一个高阻抗状态)，从而防止写模式和读模式之间的冲突。在这种情况中，测试头的驱动器240保持驱动，从而当HIFIX端数字比较器331或333确定是否存在故障状态时，测试头的驱动器240产生的图形信号能够作为一个参数使用。
而且，HIFIX端比较器341b或343b比较相应的DUT产生的读信号和参考信号(即，参考电压)，并且输出比较结果值。HIFIX端数字比较器331或333确定HIFIX比较器341b或343b的输出信号中是否存在故障，并且存储已确定的结果。在这种情况下，HIFIX端数字比较器331或333的存储器(即，触发器)存储相应于PASS状态的逻辑值“0”或相应于FAIL状态的另一个逻辑值“1”。如果逻辑值“1”一旦被存储，即使HIFIX比较器341a或343b的输出信号指示PASS状态，仍然保持相应的值(即FAIL值)。换句话说，如图3所示，数字比较器331或333顺序执行XOR和OR操作，并且将XOR和OR操作的结果值存储在触发器中。如果逻辑值“0”通过这种操作处理被存储在触发器中，那么这个逻辑值“0”改变为另一个逻辑值“1”。如果逻辑值“1”一旦被存储，那么这个值“1”是不可改变的。在这种情况中，这个触发器通过从测试头的ALPG 220接收的选通脉冲(即，时钟信号)来操作。
在这种方式中，半导体器件测试系统多次重复执行上述半导体测试处理(即，读/写处理)，从而完成相应的DUT测试。因此，输入/输出(I/O)通道的数量随着DUT测试单元的引脚电子(PE)单元的数量倍增，从而使增加数量的DUT能够同时执行测试而无需升级测试头200。
期间，在完成对DUT的测试之后，测试头200读取存储在HIFIX端触发器中的最后一个值。下文将详细描述相关的详细说明。
首先，测试头的ALPG 220允许测试头的驱动器240进入Hi-Z状态。然后，ALPG 220控制HIFIX端开关驱动器310，从而连接第一HIFIX端数字比较器331到测试头200，并且发送从第一HIFIX端数字比较器331接收的逻辑值给测试控制器100。
接下来，ALPG 220切断第一HIFIX端数字比较器331的连接，并且连接第二HIFIX端数字比较器333到测试头200，从而发送从第二HIFIX端数字比较器接收的逻辑值给测试控制器100.
因此，测试控制器100基于所接收的逻辑值控制处理机根据DUT的等级来分类测试底板上装载的DUT。
根据本发明的半导体器件测试系统的范围和精神不仅限于上述实施例，而且在本发明技术思想允许的范围内还能够以各种方式进行修改。

Claims (4)

1.一种半导体器件测试系统，包括：
通过测试控制器测试半导体器件的测试头；以及
在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件测试单元，该被测器件测试单元通过使其具有一对测试头的驱动器来处理由半导体器件产生的读信号并且发送已处理的读信号给测试头；
其中该被测器件测试单元包括：
多个引脚电子单元，每个引脚电子单元包括用于将从测试头接收的图形信号记录到半导体器件中的HIFIX端驱动器，以及用于比较由半导体器件产生的读信号和从测试头接收的参考信号并且输出读信号和参考信号之间的比较结果的HIFIX端比较器；
分别相应于多个引脚电子单元的多个数字比较器，确定HIFIX端比较器的输出信号中是否存在故障并且存储已确定的结果；
用于开启或关闭测试头和多个引脚电子单元之间连接的多个开关；以及
用于驱动多个开关的开关驱动器。
2.根据权利要求1的半导体器件测试系统，其中该开关驱动器由测试头控制。
3.根据权利要求2的半导体器件测试系统，其中该HIFIX端驱动器由测试头控制。
4.根据权利要求1至3任意一个的半导体器件测试系统，其中该被测器件测试单元使用专用集成电路或现场可编程门阵列来实现。
CN2008801251334A 2007-12-10 2008-10-17 半导体器件测试系统 Active CN101932943B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0127703 2007-12-10
KR1020070127703A KR100916762B1 (ko) 2007-12-10 2007-12-10 반도체 디바이스 테스트 시스템
PCT/KR2008/006160 WO2009075469A1 (en) 2007-12-10 2008-10-17 Semiconductor device test system

Publications (2)

Publication Number Publication Date
CN101932943A CN101932943A (zh) 2010-12-29
CN101932943B true CN101932943B (zh) 2013-03-20

Family

ID=40755677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801251334A Active CN101932943B (zh) 2007-12-10 2008-10-17 半导体器件测试系统

Country Status (7)

Country Link
US (1) US8446164B2 (zh)
EP (1) EP2220509B1 (zh)
JP (1) JP5258897B2 (zh)
KR (1) KR100916762B1 (zh)
CN (1) CN101932943B (zh)
TW (1) TWI472780B (zh)
WO (1) WO2009075469A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007654A1 (ja) * 2008-07-14 2010-01-21 株式会社アドバンテスト 信号出力回路、タイミング発生回路、試験装置、および受信回路
KR101535231B1 (ko) * 2009-11-09 2015-07-08 삼성전자주식회사 신호 캡쳐 시스템 및 이를 포함하는 테스트 장치
KR101164116B1 (ko) * 2012-02-29 2012-07-12 주식회사 유니테스트 번인 테스터용 테스트보드
US8933715B2 (en) * 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
KR101348425B1 (ko) * 2013-05-14 2014-01-10 주식회사 아이티엔티 자동 테스트 장비의 타이밍 보정 장치
JP2014235127A (ja) * 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
US9543171B2 (en) * 2014-06-17 2017-01-10 Lam Research Corporation Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element
JP7272061B2 (ja) * 2019-03-29 2023-05-12 新東工業株式会社 テストシステム及びテストヘッド
CN112255527A (zh) * 2020-09-24 2021-01-22 胜达克半导体科技(上海)有限公司 一种测试组件及集成电路测试机
CN112462248A (zh) * 2021-01-06 2021-03-09 浙江杭可仪器有限公司 一种测试信号输出系统及其使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323990A (zh) * 2000-04-12 2001-11-28 株式会社鼎新 基于特定应用事件的半导体测试系统
CN1384366A (zh) * 2001-04-29 2002-12-11 株式会社鼎新 基于模块的灵活的半导体测试系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646299A (en) 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
JP2641816B2 (ja) * 1991-07-23 1997-08-20 三菱電機株式会社 半導体集積回路の測定方法
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
JP2002005999A (ja) 2000-06-20 2002-01-09 Advantest Corp 半導体試験装置
JP2002071755A (ja) 2000-08-28 2002-03-12 Advantest Corp 半導体試験装置
JP2002357640A (ja) 2001-06-04 2002-12-13 Advantest Corp 半導体デバイス試験装置
US6856158B2 (en) * 2002-05-01 2005-02-15 Advantest Corp. Comparator circuit for semiconductor test system
US6710590B1 (en) * 2002-12-12 2004-03-23 Advantest Corporation Test head Hifix for semiconductor device testing apparatus
EP1612571A4 (en) 2003-04-04 2010-03-03 Advantest Corp CONNECTION UNIT, TEST HEAD AND TEST UNIT
WO2005052614A1 (en) 2003-11-26 2005-06-09 Advantest Corporation Testing apparatus
WO2005088324A1 (ja) * 2004-03-12 2005-09-22 Advantest Corporation 半導体デバイス試験装置及びデバイスインターフェースボード
US7245134B2 (en) 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US8149901B2 (en) * 2005-05-27 2012-04-03 Verigy (Singapore) Pte. Ltd. Channel switching circuit
WO2007007658A1 (ja) 2005-07-07 2007-01-18 Advantest Corporation 試験装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323990A (zh) * 2000-04-12 2001-11-28 株式会社鼎新 基于特定应用事件的半导体测试系统
CN1384366A (zh) * 2001-04-29 2002-12-11 株式会社鼎新 基于模块的灵活的半导体测试系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-357640A 2002.12.13
JP特开2002-5999A 2002.01.09
JP特开2002-71755A 2002.03.12

Also Published As

Publication number Publication date
KR20090060772A (ko) 2009-06-15
EP2220509A1 (en) 2010-08-25
TWI472780B (zh) 2015-02-11
KR100916762B1 (ko) 2009-09-14
US20110018572A1 (en) 2011-01-27
JP2011506959A (ja) 2011-03-03
JP5258897B2 (ja) 2013-08-07
EP2220509B1 (en) 2014-09-10
CN101932943A (zh) 2010-12-29
WO2009075469A1 (en) 2009-06-18
EP2220509A4 (en) 2013-03-27
TW200931041A (en) 2009-07-16
US8446164B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
CN101932943B (zh) 半导体器件测试系统
US6275962B1 (en) Remote test module for automatic test equipment
US6954079B2 (en) Interface circuit coupling semiconductor test apparatus with tested semiconductor device
EP1295139B1 (en) Arrangement for calibrating timing of an integrated circuit wafer tester and method
JP3453133B2 (ja) Ｉｃ試験装置のタイミング校正方法及びその校正方法を用いた校正機能を有するｉｃ試験装置
US7607056B2 (en) Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
KR100825811B1 (ko) 고속 검사가 가능한 반도체 소자 자동검사장치
JP2002040108A (ja) 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
JP2001311765A (ja) 半導体テストシステム
JP2016521852A (ja) 較正装置
US7872488B2 (en) Tester for testing semiconductor device
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
US7106081B2 (en) Parallel calibration system for a test device
US7325182B2 (en) Method and circuit arrangement for testing electrical modules
KR20070086393A (ko) 고전압 기능부를 가진 핀 전자기기
US7702480B2 (en) Manufacturing test and programming system
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP4840730B2 (ja) デバイステスタ、タイミング校正方法
KR100959628B1 (ko) 메모리 테스트 보드의 동기화 장치
Helmreich Test path simulation and characterisation
KR101018683B1 (ko) 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
Wang et al. A Study on Parallel Test Approach for the Flash Burn-in Experiment in Laboratory
KR100921222B1 (ko) 반도체 테스트 헤드 장치
WO2010044488A1 (ja) 同期型インパルスイミュニティ評価装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180612

Address after: 11 layers of the 48#1 building, Shucheng Road, Hongshan District, Wuhan, Hubei

Patentee after: Wuhan Jing Hong Electronic Technology Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Internat Trading & Technology