CN101854238B - Ip网络上的网络同步 - Google Patents

Ip网络上的网络同步 Download PDF

Info

Publication number
CN101854238B
CN101854238B CN200910221444.7A CN200910221444A CN101854238B CN 101854238 B CN101854238 B CN 101854238B CN 200910221444 A CN200910221444 A CN 200910221444A CN 101854238 B CN101854238 B CN 101854238B
Authority
CN
China
Prior art keywords
source
territory
clock
timing
tandem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910221444.7A
Other languages
English (en)
Other versions
CN101854238A (zh
Inventor
E·穆尼
T·莫罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avaya Inc
Original Assignee
Avaya Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avaya Inc filed Critical Avaya Inc
Publication of CN101854238A publication Critical patent/CN101854238A/zh
Application granted granted Critical
Publication of CN101854238B publication Critical patent/CN101854238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols

Abstract

公开了IP网络上的网络同步。从PSTN获取网络定时并且通过网络将其分发给能够从输入UDP流中获得定时的网关。该获得的定时具有用于语音电话的正确频率，而不使用外部定时源或额外的硬件部件。例如，数字信号处理器(DSP)能够从定时TDM总线获取定时并且向其它网关或端口网络分发消息，例如IP消息。该其它网关和端口网络使用输入流来提取定时，之后用来定时他们的TDM总线。端口网络和网关还能够以扇出型排列向其它网关分发其它流。该内部生成的定时能够被用于，例如电路仿真服务(CES)。

Description

IP网络上的网络同步
技术领域
本发明的示例性实施方式涉及通信设备、协议、技术和定时。更特别地，本发明的示例性方面涉及IP网络的各种成员的同步及其管理。
背景技术
传统的端口网络(PN，port network)是通过光纤连接从中央级交换机(CSS，Center Stage Switch)进行定时的。经由IP连接的端口网络(PN)和媒体网关(MG)是通过本地基准板进行定时的。媒体网关不能连接到CSS。
网络定时协议(NTP)和简单网络定时协议(SNTP)的使用要求建立到SNTP或NTP服务器的连接，这在一定的环境，例如专用LAN中并不总是可行的。
GPS接收器是用于保持同步的另一种方法，但是GPS需要专门的接收器，该接收器必须与网关相连接。因而，该解决方案需要一些硬件和软件开发。
IEEE 588提供了一种基于专用硬件的高度解决方案，以提供时间戳单元中的高精确度实时时钟。使用软件模块协同专用硬件来处理协议和定时。
发明内容
根据本发明的一个示例性方面，定时来源于PSTN(公用电话交换网)并通过网络分发给能够从输入的UDP流中获得定时的网关。获得的定时具有用于语音电话的正确频率，而不使用外部定时源或额外的硬件部件。
例如，数字信号处理器(DSP)可以从定时TDM总线获得定时并分发消息，例如IP消息给其它网关或端口网络。这些其它网关和端口网络使用输入流来提取定时，该定时然后用来对他们的TDM总线进行定时。端口网络和网关还能够以扇出型排列分发其它流给其它网关。该内部产生的定时能够被用于，例如，电路仿真业务(CES，Circuit Emulated Service)。
基于网际协议的时钟同步(CSOIP，Clock Synchronization Over InternetProtocol)是一种使用IP流来提供系统时钟的方法。可以创建网关间连接(IGC，Inter-Gateway Connection)以将这些流从一个成员传送到另一个成员。为便于讨论和适用于IP连接网络中的各种类型的硬件，各种网关、端口网络等等将被称为“成员”。属于所描述种类的示例部件有作为“网关”的G650和G450，G650容纳了一个被称为CrossfireTM的板，在该板上组装有用于VoIP处理的DSP，G450具有类似的板MP80，其提供相似的功能。
虽然使用DS1、BRI或其它板来提供源自PSTN的系统基准可能是理想的，但是由于也可以使用任何成员上的本地时钟，这并不是必须的。然而，由于所有的源自PSTN的定时都最终可追溯到更高层时钟，因此，任意数目的DS1、BRI、或其它基准板可以被用作基准源。根据本发明的示例性实施方式，可以留给用户来选择初级源。
在使用IP电话之前，端口网络使用例如DS1的基准板来从连接到PSTN的区段提取定时信号，该DS1被安装于端口网络之一中。能够使用该定时信号来对端口网络上的TDM总线进行定时。因为能够将所有的端口网络连接到中央级交换机，通过到CSS的接口板把定时分发给所有的其它端口网络。因此，所有端口网络中的所有TDM总线均被同步。
随着IP电话的出现，端口网络和媒体网关能够不连接到CSS而独立存在。无论如何，端口网络通常能够被连接到CSS，并且TDM总线定时来自于本地时钟或来自于安装在端口网络或媒体网关内的基准板。然而，唯一实现系统范围同步的办法是在所有的端口网络或媒体网关中都具有基准板，这是一个昂贵的提议。
根据本发明的示例性实施方式，IP上的时钟同步基于“同步域”的概念。域由具有时钟-同步基准的一个成员来定义，该成员向被称为同步域成员(从成员)的其它成员发送定时流。该时钟/同步基准可以是DS1/BRI中继或接收IGC流。成员必须能够接收时钟IGC流和发送多个IGC流。由于成员为了这个目的而使用VoIP资源，所以这种流的数目必须被限制以避免过度影响DSP板的呼叫承载能力。该限制或值将被称为成员的“扇出数”。单个时钟源将不能够将流发送到系统中最大数目的成员，因此，一些时钟接收器也将成为时钟源，称之为汇接时钟源。汇接时钟源再同样将流(IGC流)发送到其它成员。
主域包含具有从DS1或BRI获取的时钟/同步基准的成员。该基准然后被DSP用来向被称为从成员的其它成员提供IGC流。从成员是时钟源下边一跳的级。汇接域包含具有从输入的IGC流获取的时钟/同步基准的成员，获取的时钟/同步基准然后被用于对输出到其它成员(从成员)的IGC流进行定时。
当从成员通过若干汇接时钟接收时钟时，每个汇接时钟都指定“级”或“跳”。跳计数是在从成员及其主时钟成员之间的汇接时钟的数目。跳的最大数目取决于在链路末端的从时钟的收敛时间要求。
根据示例性实施方式，根据下列步骤来执行同步分发。当第一成员(IGC流)投入使用时，第一成员成为默认系统时钟源。所有其它成员(IGC源)则成为从成员，形成默认主域，直到达到扇出数限制。该扇出数限制基于一个或多个DSP资源、成员的性能、以及来自通信管理器的指令。当附加成员投入使用时，从成员被“升级”为汇接时钟源。后续成员(IGC源)然后从这个汇接源而被定时，形成汇接域，直到达到扇出数限制。然后，来自最低跳级的同步域的另一从成员被升级为汇接时钟源。当一个跳级中的所有时钟从成员均被升级时，升级下一更低跳级中的从成员。
如果具有DS1/BRI基准的成员投入使用，它将被用来创建主时钟域。如果存在默认系统时钟，则该默认系统时钟从其角色降级。该默认系统时钟将成为具有汇接时钟/同步基准的成员或从成员，这取决于再分配。所有的预先存在的域成员也可以被再分配。可以具有与被管理时钟/同步基准一样多的主时钟域。
当具有时钟/同步基准的成员投入使用和停用时，需要删除、创建、或者修改域。当具有汇接时钟/同步基准的成员停用时，域中的从该成员得到它们的定时的所有其它成员被分配到其它域。这个原理同样可以延伸到主域(包含具有DS1/BRI时钟-同步基准的成员的域)。
为了便于讨论，这里的时/同同步基准是指DS1/BRI中继、或接收的IGC流。成员是指端口网络或媒体网关。时钟源是具有时钟/同步基准的成员。主源是具有DS1/BRI时钟/同步基准的成员。汇接源是具有从IGC获取的时钟/同步基准的成员。域是向其它成员发送IGC流的具有时钟/同步基准的成员。主域是具有向其它成员发送IGC流的具有时钟/同步基准的成员的域。汇接域是具有向其它成员发送IGC流的具有从IGC获取的时钟/同步基准的成员的域。从成员是具有从IGC获取的时钟/同步基准的域成员。
因此，本发明的方面涉及网络定时。
更具体的，本发明的方面涉及基于网际协议的时钟同步。
更进一步地，本发明的方面涉及生成内部定时用于电路仿真业务。
更进一步地，本发明的方面涉及从PSTN获取定时并且通过能够从输入的UDP流中获取定时的网络成员分发该定时。该获取的定时具有用于语音电话的正确频率，而不使用外部定时源或额外的硬件组件。
更进一步地，本发明的方面涉及IP连接网络内的域的管理。
更进一步地，本发明的方面涉及IP连接网络内的成员的一个或多个升级和降级用于定时同步。
更进一步地，本发明的方面涉及通过使用网关间连接、主成员、汇接时钟源和从成员来保持IP连接网络内的定时。
更进一步地，本发明的方面涉及基于成员可用性的域管理。
取决于特定的配置，本发明可以提供多个优点。由这里所包含的本发明的公开，这些优点和其它优点将是显而易见的。
短语“至少一个”、“一个或多个”，和“和/或”是使用中联合和选择性的开放式表述。例如，“A，B和C中的至少一个”、“A，B或C中的至少一个”、“A，B和C中的一个或多个”、“A，B或C中的一个或多个”和“A，B和/或C”的表述的每一个均表示单独A、单独B、单独C、A和B一起、A和C一起、B和C一起，或A，B和C一起。
术语“一个”或“一个”实体指该实体的一个或多个。同样地，在这里术语“一个”、“一个或多个”以及“至少一个”可以互换使用。同样应当注意，术语“包含”、“包括”和“具有”也可以交互使用。
术语“自动的”以及其变形，如这里所用的，指在执行处理或操作时没有实质性的人工输入而完成的任何处理或操作。然而，即使处理或操作的执行利用了在处理或操作的执行之前接收的人工输入，无论人工输入是实质性的还是非实质性的，处理或操作也可以是自动的。如果这种输入影响了将如何执行处理或操作，则人工输入被认为是实质性的。同意执行处理或操作的人工输入则被不认为是“实质性的”。
这里所用的术语“计算机可读介质”是指任何有形的存储和/或传输介质，该介质用于向处理器提供用于执行的指令。这种介质可以使用多种形式，包括但并不限于，非易失性介质、易失性介质、和传输介质。非易失性介质包括，例如非易失性随机存取存储器(NVRAM)，或磁盘或光盘。易失性介质包括动态存储器，例如主存储器。计算机可读介质的一般形式包括，例如，软盘、柔性盘、硬盘、磁带、或任何其它磁介质、磁光介质、CD-ROM、其它任何光介质、穿孔卡片、纸带、其它任何具有孔洞图案的物理介质、RAM、PROM、和EPROM、FLASH-EPROM、类似存储卡的固态介质、其它任何存储芯片或磁盘、如下文中所描述的载体波、或其它任何计算机能够读取的介质。电子邮件的数字文件附件或其它本身包含的信息档案或档案集被认为是与有形的存储介质相同的分发介质。当计算机可读介质被配置成数据库时，应当理解，数据库可以是任意类型的数据库，例如关系数据库、分层数据库、面向对象的数据库等等。
虽然本发明能够利用电路交换或分组交换类型的通信，但是这里所公开的概念和技术可以用于其它协议。
因此，认为本发明包括有形存储介质或分发介质和在先技术公认的等价物以及后续的介质，例如计算机可读介质，其中存储了本发明的软件实现。
在此使用的术语“确定”、“运算”和“计算”，以及其变形可以交互使用，并且包括任何类型的方法、处理、数学运算或技术。
在此使用的术语“模块”指能够执行与该元件相关联的功能的任何已知的或今后开发的硬件、软件、固件、人工智能、模糊逻辑、或硬件和软件的组合。同样，虽然以示例性实施方式来描述本发明，但是应当理解可以分别提出本发明的各个方面。
前面所述是本发明的简单描述，以理解本发明的一些观点。此描述对本发明和其多个实施方式的评述既不完全也不全面彻底。其旨在既不是指明本发明的关键或重要因素，也不是描述本发明的范围，而是以简单的形式来体现本发明的思想，作为对下面提出的更详细描述的介绍。应当理解，本发明的其它实施方式可能单独或结合利用上面陈述的或下面具体描述的一个或多个特征。
附图说明
图1示出了根据本发明的示例性IP连接网络；
图2示出了根据本发明的示例性域管理；
图3示出了根据本发明的另一域管理的示例；
图4示出了根据本发明的向IP扩展外围节点的同步分配；
图5示出了根据本发明的向IP媒体网关的同步分配；
图6示出了根据本发明的向CSS/ATM的同步分配；
图7示出了根据本发明的源自PSTN T1的时钟基准；
图8示出了根据本发明的用于IGC IP流的时钟基准确定；
图9示出了根据本发明的IP同步分配的另一示例；
图10示出了根据本发明的IP同步再分配的又一示例；
图11示出了根据本发明的IP同步再分配的另一示例；
图12示出了根据本发明的用于域管理的示例性方法；
图13示出了根据本发明的用于建立主源的示例性方法；以及
图14示出了根据本发明的成员再分配的示例性方法。
具体实施方式
下面结合IP连接网络环境来描述该发明。虽然非常适用于IP连接网络中，但是本发明并不限于用于任何特定类型的通信系统或是系统元素的配置，并且本领域技术人员应当知道，所公开的技术可以被用于其中希望提供定时同步的任何应用中。
将结合软件、模块、和相关硬件和网络来描述本发明的示例性系统和方法。然而，为了避免本发明的不必要的模糊，下面的描述认为可能在框图中示出的公知的结构、元件和设备是公知的，或否则会对其进行简单描述。
为了解释说明的目的，陈述了大量的细节以彻底全面地理解本发明。应当认识到，无论如何，除了这里所陈述的细节之外，可以以多种方式来实现本发明。
图1示出了根据本发明的示例性IP连接网络100。该IP连接网络100包括通信管理器110以及各种成员。通常，每个成员可以包括DSP并被指定为主源(例如成员120)、被指定为汇接源(例如成员130)、或被指定为从成员(例如成员140)。根据该特定示例性实施方式，成员120接收DS1/BRI时钟/同步基准，然后通过网关间扇出连接将该时钟/同步基准分发给多个成员，在这儿为四个成员。然后，这些成员再经由网关间连接(IGC’s)将定时信息转发给链路下面的从属成员。
由通信管理器110和各种成员之间的链路来管理IP连接网络的层次，这些成员由通信管理器110来建立和再分配。
更特别地，通信管理器110包括域管理模块102和链路管理模块104。如后面更具体的描述，域管理模块102协助通信管理器110建立域、向域分配成员、以及监视域中的成员状态。链路管理模块104协助通信管理器110建立用于将IP连接网络100中的各种成员互相连接的各种通信链路。
可以由通信管理器110、域管理模块102以及链路管理模块104中的一个或多个考虑的信息是：每个成员的性能，尤其是与成员相关联的DSP设备的性能，一个或多个成员之间的等待时间，IP连接网络100的层次，跳级信息，扇出数信息，基准时钟信息，IP连接网络100中的一个或多个成员的工作状态，QoS信息，以及一般而言协助进行网络体系中的时钟同步的任何信息。
图2和3示出了域的建立、修改和删除。如所讨论地，将结合域管理模块102和链路管理模块104来进行域的管理。更特别地，在图2中，图的左手部分示出了初始域配置，以及图2的右手部分示出了在损失了主域源M1的示例性情形下调整或修改后的域配置。
特别地，对于图的左手部分，域1(D1)包括三个成员，M1、M2和M3。域2(D2)包括成员M2、M4和M5。域3(D3)包括成员M3、M6和M7。成员1(M1)是所有域的控制者，因为其向所有的成员供给时钟。成员M2和M3是汇接时钟源，其从M1接收他们的定时并且向其它成员分发定时，这些其它成员被称作从成员。
如果M1停止工作，那么其中的一个汇接(源)，在该图例中为M2，被“升级”为控制者。于是域3(D3)的成员被分配到成员M4和M5并且创建新的域。因此，图2的右手部分示出了修改后的域，其中D5包括成员M4、M3和M6，以及D4包括成员M5和M7。
图3示出了当汇接时钟源停止工作时如何管理域的更多细节。在该示例中，初始域位于左边以及修改域位于右边。这里，汇接时钟源M3停止工作，并且通过升级从成员为汇接时钟源并向其分配一个成员来再分配从成员，由此创建新的域。因此，修改后的域包括域D2、D5和D4，其中D5包括成员M2、M4和M5，以及D4包括成员M6和M7，M6为汇接时钟源。如所讨论的，域管理模块102和链路管理模块104管理、并且追踪域的再配置并且将与其相关的信息存储在通信管理器110内。
除其它因素以外，当修改或重组域时，通信管理器110、域管理模块102和链路管理模块104可以考虑成员之间的链路的带宽。
本发明另外的方面解决与传统端口网络同步的兼容性。例如，对于经由诸如扩展接口(IE)板NACSS的同步链路来获得定时的成员来说，所有需要的就是提供具有基准的端口网络(PN)组，例如标准基准板或IGC，从而允许本发明技术扩展至这种环境。这具有至少两个示例性优点：仅仅一块板(如CrossfireTM板)需要得到基准流，而所有的板(如端口网络组中的CrossfireTM板)目前可以作为汇接时钟源。
此外，由于定时IGC是稳定工作的以及各种DSP板测量并报告输入IP流的质量，因此IP网络被稳定地监视。当评估他们的网络的整体健康和坚固时，该信息被证明对于网络管理者来说是非常宝贵的。
此外，由于分组的到达时间是感兴趣的参数，定时分组的实际数目内容是不相关的。为什么流不能同样承载呼叫信息，这并没有特别的原因。这具有下列优点：不减损DSP板的呼叫容量，以及在带宽不是问题的小装置或LAN中，允许最大化扇出数，这减少跳级并允许更快地收敛。
图4示出了用于IP扩展外围节点(EPN)的同步分发的示例性实施方式。更特别地，该EPN接收时钟/同步基准并且因此是主源400。媒体网关资源板，例如CrossfireTM402(XFire)，包括，如所讨论的，DSP并且因此确定时钟同步信号，该时钟同步信号经由IGC转发给其它成员，例如另一个EPN 404、媒体网关406和又一个EPN408。
这些成员(404、406和408)的每一个都是从成员，因为他们从另一个源接收定时信息并且依赖于从IGC获得的时钟/同步基准用于定时。
图5示出了对于IP媒体网关的用于定时同步分发的示例性实施方式。特别地，由于媒体网关500是具有源自T1的DS1/BRI时钟/同步基准的成员，因此该媒体网关500是主源。该媒体网关500是用于所有示出的域的主源，因为其经由所示的IGC向所有的成员，特别是向EPN 510、媒体网关520和EPN 530供给时钟。
图6示出了在CSS/ATM环境下用于定时同步分发的另一示例性实施方式。特别地，在该特定实施方式中，在EPN 600、CSS/ATM 610，和EPN 620之间存在同步链路。该EPN 620由于其经由同步链路从EPN 600获取定时信息，因此是成员630、640和650的主源。
图7示出了初始定时源(在该例中为DS1)与端口网络或媒体网关中的本地时钟的交互。该DS1区段被定义为PSTN和DS1板之间的链路。通常以1.54Mps的速率来发送这个链路上的这个数据。该DS1板提取8K赫兹的基准速率并得到SYSFRM信号。该本地时钟使振荡器与该信号同步并且进行各种检查以确定信号的有效性。该信号必须不能与振荡器频率有一点不同。如果该时钟是正确的信号(在5ppm内)，其获取SYSSYNC信号，该信号被用来定时机柜中的所有其它电路板。如果该时钟是不正确的，则使用本地振荡器来获取SYSSYNC。
图8示出了输入IGC和本地时钟之间的交互。基本上，由固件模块来取代图7的DS1，该固件模块监视缓冲器电平并且利用前面讨论的算法来确定成帧信号。该本地时钟如图7所描述地运行并且获取SYSSYNC。
图9示出了在具有三个域：D1、D2和D3的环境下的IP同步分发的另一示例性实施方式。主源M1提供定时信息给汇接时钟源T2和T3。汇接时钟源T2和T3分别向从成员S4和S5以及S6和S7提供定时信息。域D1是主域，因为它具有成员(M1)，成员(M1)具有向其它域中的其它成员发送IGC流的DS1/BRI时钟/同步基准。
图10示出了如果主时钟源(M1)停用时的域再分配的示例性实施方式。在该示例性实施方式中，汇接时钟源(未示出)被升级为主时钟源M2。另外，从成员4被升级为汇接时钟源T4并且从成员5被升级为汇接时钟源T5。汇接时钟源T3被降级为从成员3，从成员6依然作为从成员6，不过从域3移到了域2，并且从成员S7经由IGC连接从汇接时钟源T5接收其定时信息。
在图10中，假定主时钟源M1停用而重新分配了图9中的配置。
在图11中，再次示出了基于图9的IP同步再分配的又一示例性实施方式。这次为汇接时钟源T3停用的情况。在该例子中，从成员6被升级为汇接时钟源T6但是其余的体系结构保持相同。因此，在主域(D1)中存在成员M1、T2和T6。在域D2中存在成员T2、S4和S5。在域(D3)中存在成员T6和S7。
图12示出了当第一成员(IGC源)投入使用时的定时同步分配的示例性方法。更特别地，在步骤S1200中开始控制并且持续到步骤S1210。
在步骤S1210中，确定主域是否可用。如果主域不可用，控制持续到步骤S1220，在该步骤选择一个成员作为默认主域源。然后控制持续到步骤S1230。
如果主域可用，控制跳到步骤S1230。在步骤S1230中，创建主域。接着，在步骤S1240中，当成员们投入使用时，将他们添加到主域中。然后，在步骤S1250中，确定是否达到扇出数。如果没有达到扇出数，控制跳回到步骤S1240，否则控制一直持续到步骤S1260。
在步骤S1260中，选择一个成员作为汇接时钟源。例如，任意成员，如有能力的从成员，可以被升级为汇接时钟源。接着，在步骤S1270中，当成员投入使用时添加成员。然后，在步骤S1280中，确定是否达到扇出数。如果没有达到扇出数，控制跳回到添加成员的步骤S1260。否则，控制跳到步骤S1290，在步骤S1290，后续成员，例如从成员，从这个汇接源进行定时，形成汇接域。控制然后持续到步骤S1295，该步骤中控制序列结束。
图13概述了当具有DS1/BRI基准的成员投入使用时，同步分配的示例性方法。更特别地，控制开始于步骤S1300并且持续到步骤S1310。在步骤S1310中，当DS1/BRI基准投入使用时，创建主时钟域。接着，在步骤S1320中，默认时钟系统如果存在则被降级。然后，在步骤S1330中，该默认时钟系统可选择地被分配成为汇接时钟源或从成员。然后控制持续到步骤S1340。
在步骤S1340中，如果需要，可选择地再分配预先存在的域成员。然后控制持续到步骤S1350，该步骤中控制序列结束。
图14概述了根据本发明的域管理的示例性方法。特别是，更具体地，控制开始于步骤S1400中并且持续到步骤S1410。在步骤S1410中，监视一个或多个域中的一个或多个成员。接着，在步骤S1420中，确是否删除、创建或修改域。例如，如果在步骤S1430中汇接时钟源停用，则在步骤S1440中，从停用的汇接时钟源获取定时的所有成员被分配到其它域，并且控制一直持续到步骤S1450。
然而，如果在步骤S1460中主时钟源停用，则在步骤S1470中，从停用的主时钟源获取定时的所有成员被分配到其它域。然后控制持续到步骤S1480，该步骤中控制序列结束。
作为另一可替代地，如果没有DS1/BRI基准源可用，则可以将成员自身的内部信号用作主源。当DS1/BRI基准返回投入使用时，可以将定时重新同步到该时钟信号。
可以通过任何域中的任何成员来执行该IP时钟同步确定。明显地，向另一成员转发同步信息的任何成员应当具有确定IP时钟同步信息的能力。因此，每一成员可以具有实施该功能的模块，这种模块的示例性实施方式在固件中实现。通常，该确定重点围绕在一个窗口内接收分组的到达时间和到FPGA的信号输出脉冲之间的差的计算。例如，以及根据示例性非限制的实施方式，使用向FPGA发出的10mS信号输出脉冲。该模块利用10mS的到达时间来编程中断定时器的初始值，并且使能中断。该模块确定生成样本所用的时间(窗口大小)并且将其与接收样本所用的时间(窗口大小)相比较。累积差值(Δ)。该累积值被用来调整中断定时器。其目的是使累积值接近0。
例如，该模块可以使用无DSP的运行定时器(有时被称为本地时钟)作为用于时钟同步实施的基准时钟。不同的DSP平台使用不同的输入时钟。为了协助使得代码平台独立，在第一次计算中，该模块可以预先计算10毫秒(TDM总线毫秒)内的时钟周期数目，并且当需要时，使用其来校准其余的测量结果。为了取得自由运行时钟，该模块可以被叫做获得周期计数()例程，该例程可以返回，例如，32比特的结果。由本地时钟对输入的分组加上时间戳。另一处理可以调用时钟同步程序来处理IGC呼叫。该时钟同步程序能够确定用于中断的定时器并将其存储为定时值。该中断定时器在其产生窗口大小样本后，可以加载定时值到定时比较寄存器。
在初始化期间，该模块在其确定第一窗口间隔(每窗口的周期)之前，在窗口深度时间等待窗口大小样本。该模块得到窗口的平均值，该平均值是在窗口深度时间收集的每个窗口大小，将该平均值除以样本尺寸以获得10毫秒定时器。大的采样尺寸给出更好的时钟精度，其有助于加速收敛。该模块利用获得的值编程中断定时器，并且使能中断。
接着，该模块确定下一个接收周期(每窗口的周期)并且将其与输出周期(每IMT的周期)比较。在累积值中累积该差值。正的累积值Δ表示输出速率大于输入速率。该模块需要增加用于中断的定时器。负的累积值Δ表示输出速率低于输入速率。因此该模块需要减少用于中断的定时器。
该模块同样可以定标该累积值Δ。该预定标的结果可以被用来确定定时器调整。谨慎地进行该调整，以避免引入突变到输出脉冲，以及导致频率超过中心频率(也就是偏离频率)。利用该预先定标的累积值Δ来阻止该模块对于瞬间抖动反应过快。
该修复处理的另一示例性方式是最小化对成员同步的扰动，这些成员并没有失去与他们的源的IGC连通性。当丢失到目的(成员)的IGC时，可以从源(成员)建立新的IGC，该源具有与故障目的(成员)的可行连通性。仅仅移动(或重建)一个IGC。由于故障成员中的时钟具有一些滞后(延期)能力，源自故障成员的IGC流和从属于故障成员的成员的同步将具有最小的扰动(如果有任何扰动的话)。
可以利用该发明的多种变化和变型。可以对一些该发明特征进行规定或要求其权利，而不对其它特征作规定或要求权利。
结合网络定时来具体描述了本发明的示例性系统和方法。然而，为了避免对本发明造成不必要的模糊，该说明书忽略了若干公知结构和设备。该忽略不是为了解释为对所要求发明的范围的限制。陈述了具体细节提供对本发明的理解。然而，应该理解，除此处陈述的具体细节外，本发明可采用多种方式实现。
此外，虽然在这里说明的示例性实施方式示出了配置系统的多种组件，但是系统的某些组件可以远程地位于分布式网络如LAN、电缆网、和/或因特网的远端部分，或在专用系统中。因此，应当理解，能够将系统的组件合并到一个或多个设备，例如网关、或配置于分布式网络，如模拟和/或数字通信网、分组交换网、电路交换网或电缆网的特定节点上。
从以下描述中应当理解，以及由于计算效率的原因，系统的组件可被布置在组件的分布式网络内的任何位置而不影响该系统的运行。例如，不同的组件可位于交换设备如PBX以及媒体服务器、网关、光缆供给器、企业系统中，位于一个或多个通信设备中，在一个或多个用户室内，或他们的某种组合中。类似地，系统的一个或多个功能部分可分布在通信设备与相关计算设备之间。
此外，应当理解，连接元件的多个链路，可以是有线或无线链路，或它们的任意组合，或者是可向并且可以从互联的元件供给和/或传输数据的任何已知的或今后开发的元件。这些有线和无线链路同样是安全链路并且能够传输加密信息。用作链路的传输媒体，例如，可以是任何合适的用于电信号的载体，包括同轴电缆、铜线和光纤，并且可以携带声波或光波，例如在无线电波和红外线数据通信期间所生成的。
同样，尽管结合特定程序来讨论和描述了流程图，但应当理解，可对该程序进行更改、增加，和删减而不会实质影响本发明的操作。
在另一实施方式中，本发明的系统和方法可被实施于专用计算机、编程的微处理器或微控制器以及外围集成电路元件、ASIC或其它集成电路、数字信号处理器、硬连线电子或逻辑电路如分离元件电路、可编程逻辑设备或门阵列如PLD、PLA、FPGA、PAL、专用计算机，任何类似装置，等等。通常，任何可实施此处所描述计算的设备或装置均可以被用来实施本发明的多个方面。
用于本发明的示例性硬件包括计算机、手持设备、电话(如，蜂窝、网络、数字、模拟、混合、以及其它)，以及其它本领域已知的硬件。这些设备中的一部分包括处理器(如单个微处理器或多个微处理器)、存储器、非易失性存储器、输入设备、和输出设备。另外，包括但不局限于分布式处理或组件/对象分布式处理、并行处理、或虚拟机处理的可替换软件实施方式也可被构建以实施这里描述的方法。
在另一实施方式中，使用提供可用在多种计算机或工作站平台上的可移植源代码的对象或面向对象的软件开发环境，可以用软件容易地实施所述方法。可替代地，所公开的系统可使用标准逻辑电路或VLSI设计部分地或完全地用硬件来实施。是否使用软件或硬件实施根据本发明的系统取决于系统要求的速度和/或效率、特定的功能，以及所用的特定软件或硬件系统或微处理器或微计算机系统。
在另一实施方式中，所公开的方法可部分地实现为软件，该软件可存储在计算机可读存储介质上，并在控制器和存储器的协助下在已编程的通用计算机上执行，在专用计算机、微处理器，等等上执行。在这些情况中，本发明的系统和方法可实现为嵌入在个人计算机上的程序，如小应用程序、或CGI脚本，作为驻于服务器或计算机工作站上的资源，作为嵌入专用测量系统、系统组件，等等中的程序。所述系统也能够通过将本系统和/或方法物理地结合到软件和/或硬件系统中来实现。
尽管本发明参考特定标准和协议描述了在实施例中实施的组件和功能，但是本发明并不局限于这些标准和协议。在此没有提及的其它类似标准和协议也存在并被认为是包括在本发明中。此外，在此提及的标准和协议以及在此没有提及的标准和协议周期性地被具有实质相同功能的更快或更有效的等同体所取代。这种具有相同功能的替换标准和协议被认为是包括在本发明中的等同体。
在多个实施例、结构、和观点中，本发明包括基本如在此叙述和描述的组件、方法、处理、系统和/或设备，包括多种实施例、子组合，及其子集。本领域技术人员在理解本公开内容之后将明白如何实现和使用本发明。例如，为了改善性能、容易实现和/或减少实现的成本，在多个实施例、结构、和观点中，本发明包括提供缺少未在此或在其各个实施例中叙述和/或描述的项目的设备和处理，或者在多个实施例、结构、和观点中，包括提供缺少可在前面设备或处理中使用的项目的设备和处理。
为了示出和描述的目的而给出了本发明前面的讨论。前面的描述并非旨在将本发明限制为在此公开的形式或多种形式。在前面作为例子的具体实施方式中，为了使该公开内容更加流畅，而将本发明的各种特征聚合在一个或多个实施方式、结构、或观点中。该实施方式、结构、或观点的特征可以结合除了上述之外的可替代的实施方式、结构、或观点的特征。公开内容中的所述方法不应被解释为反映所要求的本发明需要比在每一权利要求中清楚地描述的特征更多的特征的意图。相反地，如所附权利要求所反映的那样，本发明的观点在于有少于单个前面公开的实施方式、结构、或观点的所有特征。因此，所附权利要求在此合并到所述具体实施方式中，其中每一权利要求独立地表示本发明的一个单独的优选实施例。
此外，虽然本发明的说明书包括对一个或多个实施方式、结构、或观点，以及特定变化和变型的描述，但在理解了本公开内容之后，例如在本领域技术人员的技术和知识范围之内，其它改变、结合、和修改也应是在本发明的范围之内的。旨在获得包括所允许的范围内的可选实施方式、结构、或观点的权利，其包括可替换的、可互换和/或等同的结构、功能、范围或步骤，而无论这样的可替换的、可互换的和/或等同的结构、功能、范围或步骤是否在此公开，并且并不意图公开地开放使用任何可获得专利权的主题内容。

Claims (9)

1.一种包括多个成员的IP连接网络中的时钟同步方法，包括：
创建具有主域源的主域；
将成员添加到所述主域源，直到达到扇出数；
升级成员为汇接源；
在将成员升级为汇接源之后，将另外的成员添加到所述汇接源，直到达到扇出数；
从所述汇接源定时所添加的另外的成员；
监视一个或多个域中的一个或多个成员；以及
如果所述主域源停用，那么将从所述主域源获取定时的所有成员分配到其他域。
2.如权利要求1的方法，还包括：选择主域源。
3.如权利要求2的方法，其中：
所述主域源从数字信号DS1或基本速率接口BRI获取定时，
多个成员的每一个可以是端口网络或媒体网关，
所述汇接源是具有从网关间连接IGC获取的时钟或同步基准的成员，
后续添加的成员是具有从IGC获取的时钟或同步基准的从成员，
汇接域是包含具有从IGC获取的时钟或同步基准并向其它成员发送IGC流的成员的域，以及
主域是包含具有DS1或BRI或时钟同步基准并向其它成员发送IGC流的成员的域。
4.如权利要求1的方法，还包括下列步骤中的一个或多个：
在一个或多个网关间连接IGC上分发定时信息；
基于工作状态再分配域内的成员；以及
基于停用信息再分配域内的成员。
5.一种用于在包括多个成员的IP连接网络中的时钟同步设备，包括：
用于创建具有主域源的主域的装置；
用于将成员添加到所述主域源，直到达到扇出数的装置；
用于升级成员为汇接源的装置；
用于在将成员升级为汇接源之后，将另外的成员添加到所述汇接源，直到达到扇出数的装置；
用于从所述汇接源定时所添加的另外的成员的装置；
用于监视一个或多个域中的一个或多个成员的装置；以及
用于如果所述主域源停用，那么将从所述主域源获取定时的所有成员分配到其他域的装置。
6.一种包括多个成员的时钟同步IP连接网络，包括：
域管理模块，该模块：
创建具有主域源的主域，并将成员添加到所述主域源，直到达到扇出数；
升级成员为汇接源；以及
在将成员升级为汇接源之后，将另外的成员添加到所述汇接源，直到达到扇出数，其中，从所述汇接源定时后续添加的另外的成员；
监视一个或多个域中的一个或多个成员；以及
如果所述主域源停用，那么将从所述主域源获取定时的所有成员分配到其他域。
7.如权利要求6的网络，进一步包括：
选择主域源的通信管理器，其中，所述主域源从DS1或BRI获取定时，其中，多个成员的每一个可以是端口网络或媒体网关。
8.如权利要求6的网络，进一步包括分发定时信息的一个或多个网关间连接IGC，其中，链路管理模块与域管理模块合作，以便基于工作状态再分配域内的成员。
9.如权利要求6的网络，其中：
所述汇接源是具有从IGC获取的时钟或同步基准的成员，
后续添加的成员是具有从IGC获取的时钟或同步基准的从成员，
汇接域是包含具有从IGC获取的时钟或同步基准并向其它成员发送IGC流的成员的域，以及
主域是包含具有数字信号DS1或基本速率接口BRI或时钟同步基准并向其它成员发送IGC流的成员的域。
CN200910221444.7A 2009-04-06 2009-09-29 Ip网络上的网络同步 Active CN101854238B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/419,110 US8238377B2 (en) 2009-04-06 2009-04-06 Network synchronization over IP networks
US12/419,110 2009-04-06

Publications (2)

Publication Number Publication Date
CN101854238A CN101854238A (zh) 2010-10-06
CN101854238B true CN101854238B (zh) 2014-09-24

Family

ID=41350507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910221444.7A Active CN101854238B (zh) 2009-04-06 2009-09-29 Ip网络上的网络同步

Country Status (6)

Country Link
US (1) US8238377B2 (zh)
JP (1) JP5313827B2 (zh)
KR (1) KR101355778B1 (zh)
CN (1) CN101854238B (zh)
DE (1) DE102009043279A1 (zh)
GB (1) GB2469356B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401007B2 (en) * 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks
CN104662826B (zh) * 2012-08-10 2018-03-13 Abb研究有限公司 分站网络中的等待时间确定
CN103634094A (zh) * 2013-12-19 2014-03-12 中国科学院高能物理研究所 时钟同步控制方法和系统、正电子发射断层扫描仪
CN106301648B (zh) * 2015-06-29 2018-10-09 华为技术有限公司 时钟同步控制器、确定时钟同步链路的方法及系统
US10816937B2 (en) 2016-07-12 2020-10-27 Stryker Corporation Patient support apparatuses with clocks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450828A2 (en) * 1990-04-02 1991-10-09 AT&T Corp. Method for synchronizing interconnected digital equipment
CN101399757A (zh) * 2007-09-25 2009-04-01 华为技术有限公司 跟踪时钟源的方法和装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369163A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体集積回路装置
US5673252A (en) * 1990-02-15 1997-09-30 Itron, Inc. Communications protocol for remote data generating stations
JPH07334539A (ja) * 1994-06-07 1995-12-22 Fujitsu Ltd 論理回路合成処理方法
US5666366A (en) 1996-05-24 1997-09-09 National Semiconductor Corporation Inter-base synchronization technique for a TDMA communication system
SE9602823L (sv) 1996-07-19 1998-01-20 Ericsson Telefon Ab L M En metod, en apparat och ett nätverk för att återhämta klockan
US6512761B1 (en) 1999-02-02 2003-01-28 3Com Corporation System for adjusting billing for real-time media transmissions based on delay
US6834057B1 (en) 1999-02-12 2004-12-21 Broadcom Corporation Cable modem system with sample and packet synchronization
US6549587B1 (en) 1999-09-20 2003-04-15 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
US6765931B1 (en) 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
JP3353824B2 (ja) * 1999-04-22 2002-12-03 日本電気株式会社 ネットワーク同期システム及びネットワーク同期方法
JP2001117956A (ja) * 1999-10-18 2001-04-27 Nec Corp タイミング検証方法及びタイミング検証プログラムを記憶した記憶媒体
US7986729B2 (en) 1999-10-28 2011-07-26 Lightwaves Systems, Inc. High bandwidth data transport system
US6938095B2 (en) * 2000-06-28 2005-08-30 Pluris, Inc. Method and apparatus for establishing and sharing a virtual change notification list among a plurality of peer nodes
US7126937B2 (en) 2000-12-26 2006-10-24 Bluesocket, Inc. Methods and systems for clock synchronization across wireless networks
US7330900B2 (en) 2001-07-06 2008-02-12 Dialogic Corporation Low-latency packet processor
US7730202B1 (en) 2001-07-16 2010-06-01 Cisco Technology, Inc. Dynamic interrupt timer
US7391791B2 (en) * 2001-12-17 2008-06-24 Implicit Networks, Inc. Method and system for synchronization of content rendering
US7583897B2 (en) 2002-01-08 2009-09-01 Enablence Usa Fttx Networks Inc. Optical network system and method for supporting upstream signals propagated according to a cable modem protocol
US6795421B1 (en) 2002-02-12 2004-09-21 Nokia Corporation Short-range RF access point design enabling services to master and slave mobile devices
DE60301752T9 (de) * 2002-04-16 2006-11-23 Robert Bosch Gmbh Verfahren zur Überwachung einer Zugriffsablaufsteuerung für ein Kommunikationsmedium einer Kommunikationssteuerung eines Kommunikationssystems
GB2392588A (en) 2002-08-24 2004-03-03 Zarlink Semiconductor Ltd Adaptive TDM clock recovery using timestamps
US20040062260A1 (en) 2002-09-30 2004-04-01 Raetz Anthony E. Multi-level jitter control
US7079554B2 (en) 2002-10-16 2006-07-18 Terasync, Ltd. System and method for synchronizing between communication terminals of asynchronous packets networks
JP3763812B2 (ja) 2002-11-01 2006-04-05 松下電器産業株式会社 通信システム及び方法
US20070008884A1 (en) 2003-10-08 2007-01-11 Bob Tang Immediate ready implementation of virtually congestion free guarantedd service capable network
US20050094628A1 (en) 2003-10-29 2005-05-05 Boonchai Ngamwongwattana Optimizing packetization for minimal end-to-end delay in VoIP networks
JP4046096B2 (ja) * 2004-03-30 2008-02-13 株式会社Ｋｄｄｉ研究所 ネットワークの時刻同期方法
US7551647B2 (en) 2004-07-19 2009-06-23 Qvidium Technologies, Inc. System and method for clock synchronization over packet-switched networks
JP2006287919A (ja) * 2005-03-08 2006-10-19 Nec Corp 通信ネットワーク、コンテンツ配信ノード、ツリー構築方法、コンテンツ配信制御プログラム
US20070008108A1 (en) 2005-07-07 2007-01-11 Schurig Alma K Unsynchronized beacon location system and method
CN100542083C (zh) 2005-08-24 2009-09-16 华为技术有限公司 通过分组网络实现网络同步的方法和系统
JP2007281730A (ja) * 2006-04-04 2007-10-25 Nec Engineering Ltd ＶｏＩＰシステム
US8295310B2 (en) 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
US8660152B2 (en) 2006-09-25 2014-02-25 Futurewei Technologies, Inc. Multi-frame network clock synchronization
US7809027B2 (en) 2006-09-25 2010-10-05 Futurewei Technologies, Inc. Network clock synchronization floating window and window delineation
US8494009B2 (en) 2006-09-25 2013-07-23 Futurewei Technologies, Inc. Network clock synchronization timestamp
US7773639B2 (en) 2006-09-28 2010-08-10 Texas Instruments Incorporated Synchronization of voice packet generation with transmission opportunities in a wireless network
JP5054993B2 (ja) 2007-02-09 2012-10-24 富士通株式会社 同期非同期通信網の変換装置、方法、プログラム、記録媒体及び通信システム
JP4877004B2 (ja) * 2007-03-27 2012-02-15 東京電力株式会社 ワイヤレスセンサネットワークの省電力化システム
US20080281938A1 (en) * 2007-05-09 2008-11-13 Oracle International Corporation Selecting a master node in a multi-node computer system
JP2009077323A (ja) 2007-09-25 2009-04-09 Hitachi Communication Technologies Ltd 局舎側光通信装置および光通信システム
KR20090071923A (ko) * 2007-12-28 2009-07-02 주식회사 케이티 동기식 이더넷에서 단일 타임 싱크 프레임을 이용한 통신단말 및 브리지 장치의 시간 동기화 방법 및 그 장치
US8473638B2 (en) * 2008-05-02 2013-06-25 James Aweya Method and apparatus for time and frequency transfer in communication networks
US7773606B2 (en) * 2008-09-22 2010-08-10 Telefonaktiebolaget L M Ericsson (Publ) Timing distribution within a network element while supporting multiple timing domains
US8401007B2 (en) 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450828A2 (en) * 1990-04-02 1991-10-09 AT&T Corp. Method for synchronizing interconnected digital equipment
CN101399757A (zh) * 2007-09-25 2009-04-01 华为技术有限公司 跟踪时钟源的方法和装置

Also Published As

Publication number Publication date
DE102009043279A1 (de) 2010-10-21
JP5313827B2 (ja) 2013-10-09
GB2469356B (en) 2015-06-24
KR101355778B1 (ko) 2014-02-06
GB2469356A (en) 2010-10-13
GB0917022D0 (en) 2009-11-11
KR20100111222A (ko) 2010-10-14
US20100254411A1 (en) 2010-10-07
JP2010246083A (ja) 2010-10-28
US8238377B2 (en) 2012-08-07
CN101854238A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
JP5389593B2 (ja) Ｉｐネットワークにおけるネットワークの同期化
US8488960B2 (en) Synchronizing events on a communications network using a virtual command interface
US8504660B2 (en) Validation of the configuration of a data communications network using a virtual network operations center
CN101854238B (zh) Ip网络上的网络同步
US20130163990A1 (en) Provisioning and Commissioning a Communications Network with a Virtual Network Operations Center and Interface
US10873442B2 (en) Measure and improve clock synchronization using combination of transparent and boundary clocks
US9654555B2 (en) Method for synchronizing local clocks in a distributed computer system
EP2514125A1 (en) Configuration of synchronisation network having synchronization trails for time sync and frequency sync
US20110038634A1 (en) Network protection switching
WO2009043268A1 (en) A method and apparatus for tracking clock source
US6707828B1 (en) Synchronization of a network element in a synchronous digital communications network
CN111416875A (zh) 一种面向云边协同的服务目录同步方法及系统
CN105553595A (zh) 一种分布式系统中的设备及其同步方法
Ruffini et al. A novel SDN-based architecture to provide synchronization as a service in 5G scenarios
JPH11234237A (ja) 通信端局装置及びその動作クロック選定方法並びにその制御プログラムを記録した記録媒体
KR100608894B1 (ko) Ｔｄｍ/ｉｐ 데이터 통합 전달 시스템 및 그의 망 동기 제어 방법
JP2015173311A (ja) 通信システム
CN115277571B (zh) 处理方法和处理系统
WO2021213225A1 (zh) 一种信号帧的处理方法及相关设备
CN103580926B (zh) 一种轻量热备系统同步方法
Enderin et al. AXE 810-The evolution continues
Li et al. Data center interconnection resolution with metro transport network technology
CN107948136A (zh) 电力调度通信网pcm语音信令和协议通讯转换系统
Mayer ITU-T Architecture standards and impacts to network operations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1144508

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1144508

Country of ref document: HK