CN101584033B - 具有柔顺性的微电子组件及其方法 - Google Patents

具有柔顺性的微电子组件及其方法 Download PDF

Info

Publication number
CN101584033B
CN101584033B CN2007800499747A CN200780049974A CN101584033B CN 101584033 B CN101584033 B CN 101584033B CN 2007800499747 A CN2007800499747 A CN 2007800499747A CN 200780049974 A CN200780049974 A CN 200780049974A CN 101584033 B CN101584033 B CN 101584033B
Authority
CN
China
Prior art keywords
projection
compliance
layer
dielectric projection
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800499747A
Other languages
English (en)
Other versions
CN101584033A (zh
Inventor
V·奥加涅相
G·高
B·阿瓦
D·奥夫如特斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN101584033A publication Critical patent/CN101584033A/zh
Application granted granted Critical
Publication of CN101584033B publication Critical patent/CN101584033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种制作微电子组件的方法包括：提供半导体晶片(20)，其具有可在第一表面(22)处被触及的触点；在第一表面(22)上形成柔顺性凸块(32)；以及在柔顺性凸块(32)上沉积牺牲层(34)。所述方法包括研磨牺牲层(34)和柔顺性凸块(32)以便平面化柔顺性凸块(32)的顶表面(36)，从而平面化顶表面(36)可被经过所述牺牲层(34)触及。牺牲层(34)被去除以暴露柔顺性凸块(32)和触点(38)。硅酮层(40)被沉积在柔顺性凸块(32)上，并且硅酮层(40)的一些部分被去除以暴露可在半导体晶片(20)的第一表面(22)处被触及的触点(38)。导电迹线(42)被形成为具有与触点(38)电连接的第一端部和层叠于柔顺性凸块(32)上的第二端部，并且导电元件设置在迹线(42)的第二端部的顶部上。

Description

具有柔顺性的微电子组件及其方法
相关申请的交叉引用
本申请要求2006年12月20日提交的名称为“MICROELECTRONIC ASSEMBLIES HAVING COMPLIANCY ANDMETHODS THEREFOR”的美国申请No.11/643,021的优先权，所述文献的公开内容以引用方式并入本申请。本申请涉及2006年2月23日提交的美国专利申请No.11/360,230，所述文献的公开内容以引用方式并入本申请。
技术领域
本发明涉及晶片级和半导体芯片级封装。更具体地讲，本发明涉及改进的柔顺性晶片和柔顺性半导体封装结构和它们的制作方法。
背景技术
微电子器件例如半导体芯片典型地需要具有与其它电子部件之间的许多输入和输出连接部。半导体芯片或其它类似器件的输入和输出触点通常被布置成栅状图案，其基本上覆盖器件的表面(通常称作″区域阵列″)，或被布置成延长的排，它们可以平行于和靠近器件的前表面的每个边缘延伸，或布置在前表面的中心。典型地，各种器件例如芯片必须物理安装在衬底例如印刷电路板上，并且器件的触点必须电连接至电路板的导电特征。
半导体芯片通常被提供于封装中，以便于在芯片制造过程中和在将芯片安装到外部衬底例如印刷电路板或其它电路板上的过程中传送芯片。例如，许多半导体芯片被提供在适合于表面安装的封装中。大量的这种一般类型的封装已为各种用途提出。最通常地，这样的封装包括介电元件，通常称作″芯片载体″，具有在介电材料上电镀或蚀刻金属结构而形成的端子。这些端子典型地通过沿着芯片载体本身延伸的特征例如薄迹线以及通过延伸于芯片触点和端子或迹线之间的精细引线或布线而被连接至芯片本身的触点。在表面安装操作中，封装被安置在电路板上，从而封装上的每个端子对准电路板上的相应的触点垫。焊料或其它结合材料提供于端子和触点垫之间。通过加热组件以便使焊料熔化或″回流″或以其它方式激活结合材料，封装可以永久性地结合就位。
许多封装包括焊接块，其形式为焊料球，典型地直径为大约0.1mm和大约0.8mm(5和30密耳)范围内，附连于封装的端子。具有从其底表面突伸一个阵列的焊料球的封装通常称作球栅阵列或″BGA″封装。其它封装，称作矩栅阵列或″LGA″封装，通过焊料形成的薄层或焊盘而被紧固至衬底。这种类型的封装可以非常紧凑。某些封装，通常称作″芯片级封装″，所占据的电路板面积等于或仅仅略大于封装中组合的器件的面积。这一点是有利的，因为能够减小组件的整体尺寸，并且允许使用衬底上各种器件之间的短互联，这反过来又限制了器件之间的信号传播时间，并且因此而便于组件以高速操作。
包括封装的组件可能遭受因器件和衬底的不同热膨胀和收缩引起的应力。在操作过程中，以及在制造过程中，半导体芯片趋向于膨胀和收缩与电路板的膨胀和收缩量不同的量。在封装的端子被相对于芯片或其它器件固定的情况下，例如通过使用焊料，这些效应趋向于引起端子相对于电路板上的触点垫移动。这可能在将端子连接至电路板上的触点垫的焊料中产生应力。如美国专利5,679,977、5,148,266、5,148,265、5,455,390以及5,518,964(这些文献的公开内容以引用方式并入本申请中)的某些优选实施方式所公开，半导体芯片封装件的端子可以相对于组合于封装中的芯片或其它器件移动。这样的运动可以对相当程度的不同膨胀和收缩作出补偿。
测试封装器件提出了另一严重问题。在一些制造工艺中，需要在封装器件的端子和测试夹具之间产生临时连接，并且通过这些连接操作器件以确保器件完全发挥功能。通常，这些临时连接必须在不将结合封装的端子结合至测试夹具的情况下实现。重要的是，需要确保所有端子被可靠地连接至测试夹具的导电元件。然而，难以通过抵靠着简单的测试夹具例如具有平面形触点垫的常规电路板按压封装而实现连接。如果封装的端子不是共面的，或者如果测试夹具的导电元件不是共面的，则一些端子将不能接触它们在测试夹具上的相应触点垫。例如，在BGA封装中，附连于端子的焊料球的直径差异，和芯片载体的非共面度，可能引起一些焊料球处在不同的高度。
这些问题可以通过使用专门构造的具有特殊配置以补偿非共面度的测试夹具而得以减轻。然而，这样的特征导致测试夹具的成本升高，并且在一些情况下，将一些不可靠性引入了测试夹具本身。这一点是特别不理想的，因为测试夹具，以及器件与测试夹具之间的接合，应当比封装器件本身更可靠，以便提供有意义的试验。另外，适用于高频操作的器件典型地必须通过施加高频信号来测试。这就要求对测试夹具中的信号路径的电学特性施加某些限制，这会进一步导致测试夹具的结构复杂。
此外，当测试具有与端子连接的焊料球的晶片和封装器件时，焊料趋向于聚集在测试夹具的与焊料球接合的部位上。这种焊料参与物的聚集可能会缩短测试夹具的寿命和损害其可靠性。
各种方案被提出以解决前述问题。前述专利中公开的一些封装的端子能够相对于微电子器件移动。这样的运动可以在测试过程中补偿一定程度的端子非共面度。
均授予Nishiguchi等的美国专利5,196,726和5,214,308公开了一种BGA型措施，其中芯片的表面上的凸块引线被容纳在衬底上的杯状插槽中，并且通过低熔点材料结合在其中。授予Beaman等的美国专利4,975,079公开了一种芯片试验插槽，其中测试衬底上的拱形触点布置在圆锥形导向件内。芯片被强制抵靠在衬底上，从而进入圆锥形导向件的焊料球与衬底上的拱形针接合。所施加的力足以使得拱形针实际中导致芯片的焊料球变形。
BGA插槽的另一实施例可以见于1998年9月8日授权的共同转让的美国专利5,802,699，所述文献的公开内容以引用方式并入本申请。′699专利公开了一种片材状连接器，其具有多个孔。每个孔设有至少一个弹性层合触点，所述触点向内延伸到孔上。BGA器件的凸块引线前进到孔中，从而凸块引线与触点接合。组件可以被测试，并且如果被认为可接受，则凸块引线可以永久性地结合至触点。
2001年3月20日授权的共同转让的美国专利6,202,297，所述文献的公开内容以引用方式并入本申请，公开了一种用于具有凸块引线的微电子器件的连接器以及制造和使用连接器的方法。在′297专利的一个实施方式中，介电衬底具有从前表面向上延伸的多个柱。所述柱可以被布置成一个阵列的柱组，每个柱组之间限定出间隙。大致层合的触点从每个柱的顶部延伸。为了测试器件，器件的凸块引线分别插入相应的间隙内，从而与扫掠持续插入的凸块引线的触点接合。典型地，随着凸块引线被插入间隙中，触点的远侧部分朝向衬底向下和向外背离间隙的中心偏转。
共同转让的美国专利6,177,636，所述文献的公开内容以引用方式并入本申请，公开了一种方法和设备，用于提供微电子器件和支撑衬底之间的互联。在′636专利的一个优选实施方式中，制造微电子器件互联部件的方法包括提供柔性芯片载体，其具有第一和第二表面，以及将导电片材连接至芯片载体的第一表面。导电片材随后被选择性地蚀刻以产生多个基本上刚性的柱。柔顺层提供在支撑结构的第二表面上，并且微电子器件例如半导体芯片与柔顺层接合，从而柔顺层安置在微电子器件和芯片载体之间，并且留下柱从芯片载体的暴露表面突伸。柱被电连接至微电子器件。柱形成突伸封装端子，其可以接合在插槽中，或形成焊料，其结合至衬底例如电路板上的特征。由于柱可相对于微电子器件移动，因此这样的封装基本上能够适应于当器件被使用时器件和支撑衬底之间的热膨胀系数失配。另外，柱的末端可以共面或近乎共面。
最近，DRAM封装被研制出来，其以几GHz之上的频率操作，由于长布线的高阻抗，使得其难以使用线材结合来进行互联。对于传统倒装芯片封装件，印刷电路板(CTE 14-16)和硅(CTE 3-4)之间的热失配可以引起外周BGA剥离。因此，在球封装层下面优选具有足够的柔顺性(例如低弹性模量并且厚)，以便补偿在热循环过程中产生的机械应力。
平版印刷方法具有多种缺点。第一个缺点是具有大约40微米厚度的柔顺层是通过旋涂工艺形成的，这种工艺要求非常低的每分钟转数。由于低的每分钟转数，这样的柔顺层趋向于是非均匀的。第二个问题是平版印刷过程会导致这样的结构，其具有直壁或具有反转角度的壁，以便在顶部和底部凸块偏转部产生高应力金属化。网式印刷方法具有多种缺点，其中包括：1)用于聚合物的网式印刷过程精度低，从而所产生的凸块的厚度变化为50-60微米；以及2)网式印刷过程的产量低，因为存在大量的变形凸块。
虽然现有技术中有了上述进展，但仍需要有一种改进的方法来制作微电子封装，并且需要提供具有球下凸块柔顺性的微电子封装，例如具有球下凸块柔顺性的DDR封装。
发明内容
本发明提供了改进的方法，用于制作具有球下凸块柔顺性例如具有硅酮球下凸块(SUB)的微电子封装。在一个实施方式中，本发明使用平面化步骤，在这一过程中，网式印刷凸块被利用传统研磨设备研磨。在研磨凸块之后，凸块上的锋利边缘可以通过沉积光成像层例如光成像硅酮而被光滑化。因此，在一个实施方式中，球下凸块至少部分地如下形成：即在晶片上网式印刷柔顺性凸块，在网式印刷的柔顺性凸块上施加保护涂层，利用研磨方法平面化网式印刷凸块，以及通过施加附加光成像柔顺层而使得研磨的柔顺性凸块光滑化。
在本发明的一个优选实施方式中，一种制作微电子组件的方法包括提供微电子元件，其具有第一表面和可在第一表面处触及的触点。微电子元件可以包括半导体晶片，晶片具有一或多个存储芯片，或者晶片具有一或多个双数据速率(DDR)芯片，例如DDR3或DDR4芯片。在一个实施方式中，微电子元件可以还包括单一芯片，例如单一存储芯片。所述方法包括在微电子元件的第一表面上提供柔顺性凸块，和在柔顺性凸块和微电子元件的第一表面上沉积牺牲层，从而牺牲层覆盖柔顺性凸块。牺牲层可以是光成像层。牺牲层可以包括硅酮。
在一个实施方式中，基于硅酮的材料(3-2000MPa)是球下介电材料或柔顺层的良好的候选材料。这些材料优选有至少两种涂布方法。第一种方法涉及印刷硅酮材料例如由Dow Corning出售的WL-6910。第二种方法涉及使用光成像材料。这两种方法可以单独或组合使用。
所述方法理想地包括研磨牺牲层和柔顺性凸块，以便平面化柔顺性凸块的顶表面，从而柔顺性凸块的平面化顶表面穿过牺牲层可被触及。在一个实施方式中，平面化顶表面优选是大致平坦的。柔顺性凸块理想地具有位于平面化顶表面周围的倾斜侧面，从而倾斜侧面在去除牺牲层步骤的过程中被暴露。在研磨步骤后，牺牲层被去除，以暴露触点和柔顺性凸块的位于平面化顶表面周围的部分。导电迹线优选提供有第一端部，其与触点电连接，和第二端部，其层叠于柔顺性凸块的平面化顶表面上。导电迹线理想地由导电材料制成，例如铜，金，镍，它们的合金、组合物和复合材料。导电元件例如焊料球、导电柱和导电针可以被提供成与导电迹线的第二端部接触。导电元件可以由导电材料制成，例如铜，铜合金，金，以及它们的组合物。所述方法可以还包括切分微电子元件，以提供具有至少一个芯片的单独的芯片封装件。
在一个优选实施方式中，在去除牺牲层之后，硅酮层被沉积在微电子元件的第一表面和柔顺性凸块上。硅酮层可以被选择性地去除，以便暴露出可在微电子元件的第一表面处触及的触点。
在一个实施方式中，所述方法包括提供导电柱，其与导电迹线的第二端部接触，导电柱层叠于柔顺性凸块上并且背离微电子元件的第一表面突伸，从而导电柱与微电子元件的触点电互联。导电柱的末端优选限定出微电子组件上的最高点。
在一个实施方式中，柔顺性凸块被这样提供，即沉积具有在3-2000MPa的范围内的弹性模量的材料层，和选择性地去除低弹性模量材料层的一些部分，用于形成柔顺性凸块。在另一实施方式中，柔顺性凸块被这样提供，即在微电子元件的第一表面上网式印刷可固化材料的凸块，和固化所述可固化材料以形成柔顺性凸块。柔顺性凸块理想地由选自下面一组的材料制成：硅酮，硅酮-聚酰亚胺共聚物，柔韧性环氧树脂，聚酰亚胺，热固性聚合物，含氟聚合物，热塑性聚合物。
在一个实施方式中，导电柱具有与一个柔顺性凸块相邻的基部和远离柔顺性凸块的末端。导电柱理想地具有大约10-500微米的高度。在另一实施方式中，至少一个导电柱具有截头圆锥形状，其基部的直径为大约30-600微米，末端的直径为大约10-200微米。
在本发明另一优选实施方式中，一种制作微电子组件的方法包括：提供微电子元件，例如半导体晶片或DDR芯片，其具有第一表面和可在第一表面处触及的触点，在微电子元件的第一表面上提供介电凸块，和在介电凸块上沉积牺牲层。介电凸块可以由下述制成材料，例如硅酮，硅酮-聚酰亚胺共聚物或混聚物，柔韧性环氧树脂，聚酰亚胺，热固性聚合物，含氟聚合物，和热塑性聚合物。所述方法可以包括研磨牺牲层和介电凸块，以便平面化介电凸块的顶表面，从而平面化顶表面穿过牺牲层可被触及。在研磨步骤后，牺牲层可以被去除，以便进一步暴露介电凸块和暴露触点。介电层可以被沉积在微电子元件的第一表面和介电凸块上。介电层可以被选择性地去除，以暴露可在微电子元件的第一表面处触及的触点。导电迹线可以被形成为具有第一端部，其与触点电连接，和第二端部，其层叠于介电凸块的平面化顶表面上。导电元件，例如焊料球、导电柱和导电针，可以被提供称与导电迹线的第二端部接触。
导电迹线可以由导电材料制成，例如铜，金，镍，它们的合金、组合物和复合材料。导电元件可以是布置在介电凸块的顶部上的导电柱，从而每个导电柱的高度为大约50-300微米。导电元件优选由导电材料制成，例如铜，铜合金，金，以及它们的组合物。
在本发明另一优选实施方式中，一种制作微电子组件的方法包括：提供半导体晶片，其具有第一表面和可在第一表面处触及的触点，在半导体晶片的第一表面上形成柔顺性凸块，在柔顺性凸块上沉积牺牲层，和研磨牺牲层和柔顺性凸块，以便平面化柔顺性凸块的顶表面，从而柔顺性凸块的平面化顶表面可被过牺牲层穿触及。所述方法可以包括在研磨步骤后去除牺牲层，以便暴露柔顺性凸块和触点，在微电子元件的第一表面和柔顺性凸块上沉积硅酮层，和选择性地去除硅酮层，以便暴露可在半导体晶片的第一表面处触及的触点。导电迹线被提供成具有第一端部，其与触点电连接，和第二端部，其层叠于柔顺性凸块的平面化顶表面上。导电元件优选被提供围与导电迹线的第二端部接触。微电子元件可以被切分，以提供多个单独的芯片封装件。
导电元件可以是导电柱。导电元件或导电柱可以被电镀在导电迹线的第二端部的顶部，从而导电元件/柱层叠于柔顺性凸块上。
一种微电子组件包括半导体晶片，其具有第一表面和可在第一表面处触及的触点，和层叠于半导体晶片的第一表面的柔顺性凸块上，从而每个柔顺性凸块具有平面形顶表面，例如平坦表面。组件理想地包括层叠于半导体晶片的第一表面和柔顺性凸块上的硅酮层，从而柔顺性凸块的平面形顶表面和触点穿过硅酮层可被触及。组件优选包括导电迹线，其具有与触点电连接的第一端部和层叠于柔顺性凸块的平面化顶表面上的第二端部，和导电元件，其与导电迹线的第二端部接触。导电元件可以是焊料球、导电柱或导电针。半导体晶片可以包括一或多个存储芯片。晶片可以还包括一或多个双数据速率(DDR)芯片，例如DDR3或DDR4芯片。
在一个优选实施方式中，柔顺性凸块或柔顺层优选由具有低弹性模量的材料制成。柔顺层可以由下述材料制成，例如硅酮，柔韧性环氧树脂，聚酰亚胺，热固性聚合物，含氟聚合物和热塑性聚合物。
微电子组件理想地包括细长的导电元件，用于将导电元件(例如导电柱)和微电子元件的触点电互联。所述细长的导电元件可以包括下述材料，例如铜，金，镍，它们的合金、组合物和复合材料。在一个优选实施方式中，所述细长的导电元件可以是结合带或导电迹线。所述细长的导电元件优选延伸越过柔顺性凸块或介电凸块。
在一个实施方式中，导电柱中的至少一个可以被布置在柔顺性凸块中的至少一个的顶部。在其它优选实施方式中，每个导电柱被布置在一个柔顺性凸块的顶部上。在其它优选实施方式中，两个或以上的导电柱可以布置在单一柔顺性凸块的顶部上。每个导电柱理想地具有与柔顺性凸块相邻或柔顺层的基部和远离柔顺性凸块或柔顺层的末端。导电柱优选具有比焊料掩膜的厚度更高的高度，从而柱是微电子组件上的最高/最突出结构。结果，在测试微电子组件的过程中，导电柱的末端是与测试板上的导电垫接合的第一个元件。在一个优选实施方式中，导电柱理想地具有大约50-300微米的高度。在一个优选实施方式中，导电柱中的至少一个具有截头圆锥形状，其基部的直径为大约100-600微米，末端的直径为大约40-200微米。导电柱可以由导电材料制成，例如铜，铜合金，金，以及它们的组合物。
柔顺性凸块优选具有与微电子元件的第一表面相隔的顶表面和延伸在柔顺性凸块的顶表面和微电子元件的第一表面之间的倾斜表面。导电迹线理想地延伸越过柔顺性凸块的倾斜表面。
本发明的这些和其它优选实施方式将在后文中详细描述。
附图说明
图1-8示出了根据本发明的一个优选实施方式制作微电子组件的方法。
图9-11示出了根据本发明另一优选实施方式制作微电子组件的方法。
图12-13示出了根据本发明又一优选实施方式制作微电子组件的方法。
图14A-14J示出了根据本发明的一个优选实施方式制作微电子组件的方法。
图15示出了图14J中的微电子组件被抵靠在测试板上。
具体实施方式
参看图1，根据本发明的一个优选实施方式，晶片20包括顶表面22，其具有可在顶表面处被触及的触点(未示出)。晶片20还包括与顶表面22相反的底表面24。在一个实施方式中，晶片是具有多个半导体芯片的半导体晶片。在另一实施方式中，晶片具有多个存储芯片例如DRAM或DDR芯片。在高度优选的实施方式中，晶片具有一或多个DDR3或DDR4芯片。
参看图2，具有开口28的模板或印刷网26与晶片20的顶表面22并置。可固化材料30例如硅酮被经过模板中的开口28网式印刷到晶片20的顶表面22上。网式印刷材料30优选形成多个可固化材料的凸块32，它们层叠于晶片20的第一表面22上。所述多个可固化凸块32优选不覆盖可在晶片20的第一表面22处被触及的触点(未示出)。在凸块已经被模板印刷到晶片上之后，凸块32被固化，以提供柔顺性凸块。
在一个实施方式中，晶片可以被替换为单一微电子芯片，例如存储芯片。介电钝化层(未示出)可以被沉积或附着在晶片20的顶表面22上。钝化层可以是SiO2钝化层，通常可见于半导体芯片的触点承载表面上。在另一实施方式中，单独的介电钝化层可以被使用，例如环氧树脂，聚酰亚胺树脂，透光介电材料，等等。当单独的钝化层被使用时，钝化层可以被旋涂在顶表面上并且在顶表面上聚集成平面片材形式，或者，介电片材可以借助于本领域技术人员公知和使用的任何一种电子器件级粘合剂被层合在顶表面上。钝化层优选覆盖晶片20的顶表面22，并且留下触点(未示出)被暴露，从而导电元件例如细长的迹线或结合带可以被附着至触点(例如通过电镀)。
在一个实施方式中，柔顺性凸块优选被沉积或层合在钝化层(未示出)的暴露表面上。柔顺性凸块可以被形成为和/或具有共同转让的美国专利6,211,572、6,284,563、6,465,878、6,847,101和6,847,107以及共同未决的美国申请09/020,647和10/873,883中公开的形状，上述文献的公开内容以引用方式并入本申请。[TESSERA 078系列案]柔顺性凸块可以利用可固化液体被模板印刷、网式印刷或转印模制在钝化层上，所述液体在固化后将粘附在钝化层上。或者，柔顺性凸块可以借助于电子器件级别的粘合剂以固化柔顺性垫的形式附着在钝化层的暴露表面上。柔顺性凸块可以被由各式各样的材料形成，例如低弹性模量材料。柔顺性凸块还可以由聚合物和其它材料制造，例如硅酮，柔韧性环氧树脂，聚酰亚胺和其它热固性聚合物，含氟聚合物，和热塑性聚合物。
电镀籽晶层(未示出)可以被沉积在前述组件的顶部上，例如通过使用溅镀操作。典型的电镀籽晶层材料包括钯(对于无电镀)，钛，钨，镍，铬。然而，在其它优选实施方式中，主要由铜构成的籽晶层可以被使用。
导电迹线优选与导电迹线的第一端部靠近的触点电互联，并且延伸至层叠于柔顺性凸块中的一个上的第二端部。导电迹线可以直接电镀在触点上。优选的导电迹线材料包括铜，金，镍，它们的合金、组合物和复合材料。
焊料掩膜层可以被沉积或层合在组件的顶部上，从而只有导电迹线的第二端部被暴露。掩蔽层可以是介电材料。焊料掩膜可以包括网式印刷、曝光和显影形成的片材或层合片材，光阻材料，或者可以包括派瑞林，环氧树脂，聚酰亚胺树脂，含氟聚合物，等等，其沉积或层合在组件上。
参看图3，牺牲保护涂层34优选设置在柔顺性凸块32的顶部上。牺牲保护涂层34覆盖柔顺性凸块、晶片20的第一表面22以及可在晶片的第一表面处被触及的触点[未示出]。如后面更详细描述，牺牲保护层34为柔顺性凸块32提供了支撑基体，并且在进一步加工步骤中保护晶片20的第一表面22。
参看图4，牺牲保护层34和柔顺性凸块32优选被平面化以在凸块顶部上形成平坦的平表面。在一个实施方式中，柔顺性凸块被研磨或喷砂，以去除牺牲保护层和柔顺性凸块的一些部分。如示于图4，牺牲保护层34的一些部分被去除，以便暴露柔顺性凸块32的一些部分(即平面形顶表面)。柔顺性凸块被研磨或喷砂以便在柔顺性凸块32的顶部上形成大致平坦的平表面36。平表面36穿过牺牲保护层34可被触及和/或暴露。牺牲保护层34提供了支撑基体，其防止柔顺性凸块32在研磨过程中移动。此外，牺牲层34保护可在晶片20的第一表面22处被触及的一或多个触点38。因此，牺牲保护层34保护晶片的第一表面，并且防止可能因研磨的柔顺性凸块32的残余物导致的第一表面被污染。
参看图5，在研磨柔顺性凸块之后，牺牲层被去除，以暴露晶片20的第一表面22、可在第一表面22处被触及的一或多个触点38和柔顺性凸块32的侧面。
参看图6，光成像层40，通常也被称作拱层，被沉积在晶片的第一表面22、研磨的柔顺性凸块32和一或多个触点(未示出)的顶部上。在一个优选实施方式中，光成像层40被旋涂在晶片和柔顺性凸块的顶部上。在一个优选实施方式中，层40是光成像硅酮层，例如通常以商品名Dow Corning WL-5150或WL-6910销售的硅酮。光成像层40优选要将研磨的柔顺性凸块32上可能有的任何锋利边缘光滑化。优选去除锋利边缘以避免应力集中，从而任何延伸经过边缘的导电元件不会在热循环过程中被额外的应力损坏。
参看图7，光成像层40的一些部分被选择性地去除，以暴露可在晶片20的顶表面处被触及的一或多个触点(未示出)。
参看图8，导电迹线42被形成在柔顺性凸块32和晶片20的第一表面的顶部上。导电迹线42优选具有第一端部，其与晶片的第一表面上呈现的一或多个触点(未示出)电互联，和第二端部，其层叠于设置在柔顺性凸块32的顶部上的平表面36上。导电迹线可以通过各种方法被形成，例如沉积金属、然后通过去除金属以形成细长的导电元件。在导电迹线42已经被形成之后，焊料掩膜层44可以被沉积在导电迹线42、柔顺性凸块32和晶片20的第一表面的顶部上。焊料掩膜层44的一些部分可以被去除以便暴露导电迹线42的层叠于柔顺性凸块32的顶部平表面36上的第二端部。为了与外部元件例如印刷电路板形成电互联，导电元件46例如焊料球可以被沉积在焊料掩膜层44中的开口中。导电元件46，例如焊料球，优选与导电迹线42的第二端部电互联。导电元件46可以被回流处理以形成位于柔顺性凸块36的顶部上的导电凸块。导电元件46优选通过导电迹线42与晶片20上的一或多个触点接触。
参看图8，导电元件46被形成在每个导电迹线的第二端部的顶部上。导电元件46可以被电镀或沉积，从而它们突伸到半导体晶片或芯片的顶面上方。在一个优选实施方式中，每个导电元件优选连接至导电迹线的第二端部。
在一个实施方式中，导电元件46可以被用于将微电子组件与外部衬底例如印刷电路板永久性地连接。导电元件可以包括可熔材料例如焊料。导电元件46可以被回流处理以便将微电子组件与电路化衬底永久性地连接。
参看图9，根据本发明的另一实施方式，微电子组件利用前面参照图1-7描述的一或多个步骤被形成。微电子组件包括光成像层140，其沉积在具有平面化顶表面的研磨柔顺性凸块132的顶部上。
参看图10，光成像层140的一些部分被选择性地去除，以便暴露柔顺性凸块132的顶部上的平表面136。去除光成像层140还暴露出可在晶片120的第一表面处被触及的一或多个触点138。光成像层140产生在位于每个凸块的顶部上的柔顺性凸块132的区域内。
参看图11，导电迹线142优选形成在光成像层140的顶部上。导电迹线142优选从柔顺性凸块132的顶部平表面136延伸至可在晶片120的第一表面处被触及的一或多个触点(未示出)。导电迹线142可以被如下形成，即在晶片的顶部上沉积导电金属层，并且选择性地去除金属以形成导电迹线。阻焊材料层144优选沉积在导电迹线142的顶部上。阻焊层144可以被选择性地去除，以暴露位于柔顺性凸块132的平表面的顶部上的导电迹线的第二端部。导电元件146，例如焊料球、导电柱或导电针，可以被沉积在暴露的导电迹线142的第二端部的顶部上。
图12示出了一种微电子组件，其类似于图10所示组件。该微电子组件包括半导体晶片220具有第一表面，带有可在第一表面处被触及的一或多个触点238。微电子组件还包括具有平表面236的柔顺性凸块232。
参看图13，导电迹线242被形成在具有平表面的柔顺性凸块232的顶部上。导电迹线具有第一端部，其与可在晶片220的第一表面处触及的一或多个触点电互联，和第二端部，其层叠于柔顺性凸块232的平表面236上。焊料掩膜层244可以被沉积在导电迹线242的顶部上。焊料掩膜层244可以被选择性地去除，以暴露位于柔顺性凸块232的平表面的顶部上的导电迹线242的第二端部。细长的导电柱236或针可以被设置在柔顺性凸块232的平表面的顶部上。在一个优选实施方式中，导电柱246被电镀在柔顺性凸块232的顶部上。在其它优选实施方式中，导电柱246利用模具被沉积在柔顺性凸块的顶部上。在其它优选实施方式中，导电柱246被离开微电子组件预形成，然后附连于柔顺性凸块232的顶部平表面上。导电柱246优选通过导电迹线244与晶片上的一或多个触点电互联。在一个优选实施方式中，导电柱246具有大致平坦的末端。导电柱246的大致平坦末端250可以位于公共平面内。
柱的尺寸可以在大范围内变化。在一个优选实施方式中，柱具有位于柔顺层的顶表面上方大约50-300微米的高度。每个柱246具有与柔顺性凸块相邻的基部和远离柔顺层的末端250。导电柱246可以由任何导电材料形成，但理想地由金属材料形成，例如铜，铜合金，金，以及它们的组合物。例如，导电柱246可以由铜形成，其中金层提供在柱的表面上。
参看图14A，在一个优选实施方式中，半导体晶片320，例如DRAM晶片，具有顶表面322和远离顶表面的底表面324。晶片320包括可在它们的顶表面处被触及的触点338。柔顺性凸块332优选设置在晶片320的顶表面322的顶部上。在一个实施方式中，柔顺性凸块332通过在晶片320的顶部上模板印刷或网式印刷可固化材料块而被形成。可固化材料块优选被固化、然后抛光或研磨，以提供具有大致平坦的顶部平表面336的柔顺性凸块332。
参看图14B，籽晶层340理想地被沉积晶片320、一或多个触点338和柔顺性凸块332的顶表面上。在一个优选实施方式中，籽晶层被溅镀在晶片的顶表面上。籽晶层340可以包括导电金属，例如钛。
参看图14C，光阻层345被沉积在籽晶层340的顶部上。在一个优选实施方式中，光阻层345是电泳光阻层。光阻层然后被曝光，并且光阻层345的一些部分被选择性地去除，以提供一或多个开口352。
参看图14D，导电引线或迹线342优选电镀在光阻层345中的开口上。如示于图14D，导电迹线342具有第一端部354，其与晶片上的触点338接触，和第二端部356，其层叠于柔顺性垫332的平表面上。
参看图14E，光阻层345随后被剥离或去除。参看图14F，第二光阻层358被沉积在导电迹线342、触点338和柔顺性凸块332上。第二光阻层358可以包括电泳光阻层。第二光阻层358被曝光以产生对准导电迹线342的第二端部356的开口360。
参看图14G，导电针350优选通过在第二光阻层358中的开口中电镀针而形成在柔顺性凸块的顶部上。在一个实施方式中，导电针由铜制成。
导电柱350优选通过导电迹线342与晶片上的触点338电互联。
参看图14H，在导电柱350被电镀之后，第二光阻层被去除以便暴露导电迹线342。参看图14H和14I，籽晶层340被从晶片320的顶表面322去除。
参看图14J，介电包覆层362或焊料掩膜层被沉积在晶片320的顶表面上。介电包覆层362覆盖导电迹线342和柔顺性凸块332的一些部分。介电包覆层362中形成有开口364，导电柱350突伸穿过所述开口。
参看图15，图14J中的晶片级组件可以通过提供测试板370而被测试，所述测试板具有导电元件例如探针372。探针372被抵靠在微电子组件上的导电柱350上，以便对微电子组件进行老化试验和/或测试。探针372和导电柱350之间的任何非共面度通过柔顺性凸块332的柔顺性而被补偿。
传统晶圆级老化试验(BI)技术使用临时晶圆载体以便进行单独的晶圆老化试验和测试。需要在这样的临时载体上安装单独的晶圆极大地增加了批量生产技术中的老化试验成本。传统晶片级老化试验(WLBI)技术典型地包括牺牲金属层方法和直接接触方法。牺牲金属层方法要求沉积临时重新分布的金属层，其在测试之后被去除，因此会增加制造过程的复杂性。其它问题包括，老化试验在封装之前被实施，而同封装制品相比裸晶圆对环境的敏感度高得多，因此会因传送和环境问题降低产量。直接接触晶片级老化方法允许并行地测试许多器件。老化试验系统中的与每个针独立地相接的全晶片接触器是通过微弹簧或通过顶针实现的。然而，具有非常高的针数和非常小的间距的全接触探针卡是很昂贵的。
本发明将柔顺性组合到封装中。在每个单独的输入/输件的下面提供的柔顺性凸块能够实施晶片级测试而不需要插件，因为柔顺性凸块能在晶片级检测过程中通过输入/输出件的变形补偿它们的非共面度。另外，在优选实施方式中，铜针或导电柱替换了BGA球，从而要求更小的插入力和更小的触点阻力。另外，本发明允许晶片级老化试验[WLBI]和测试，而不会遭受每个前述问题。
柱的尺寸可以在大范围内变化。在一个优选实施方式中，柱具有位于柔顺层的顶表面上方大约50-300微米的高度。每个柱246具有与柔顺性凸块相邻的基部和远离柔顺层的末端250。导电柱246可以由任何导电材料形成，但理想地由金属材料形成，例如铜，铜合金，金，以及它们的组合物。例如，导电柱246可以由铜形成，其中金层提供在柱的表面上。
在一个优选实施方式中，传统工艺例如电镀可以用来形成导电迹线，并且导电柱可以使用共同转让的美国专利No.6,177,636中公开的方法被形成，所述文献的公开内容以引用方式并入本申请。在又一优选实施方式中，导电柱可以被制造成单独的元件，并且以任何将导电柱连接至导电迹线的第二端部的适宜方式组装到微电子组件上。在其它优选实施方式中，组件可以被如下形成，即沉积籽晶层，电镀导电迹线，其具有与微电子元件的触点连接的第一端部和布置在柔顺层的顶部上的第二端部，在柔顺层的顶部上电镀导电柱并且使其与导电迹线接触，以及去除籽晶层。组件还可以通过无电镀导电柱而被形成。导电柱可以痛感使用铜或镍无电镀柱而被形成。在其它实施方式中，导电元件例如导电针或球可以使用这里描述的任何方法被提供在导电迹线的第二端部上。
为了测试微电子组件，导电柱246的末端250被与电路化衬底的导电垫并置。末端250可以被推压在导电垫上。柔顺性凸块232使得导电柱的末端能够相对于晶片220上的触点移动，以适应于柱和导电垫之间的非共面度，以及适应于热失配。如果测试出微电子组件是合格的，则组件可以通过使用焊料或另一种可熔或导电材料而永久性地附连于衬底例如印刷电路板上。
在本发明的一个优选实施方式中，导电柱可以是大致截头圆锥形的，从而每个柱的基部和末端基本上是圆形的。在这些特定优选实施方式中，柱的基部典型地直径为大约100-600微米，而末端典型地直径为大约40-200微米。导电柱的外表面可以被可选地电镀高导电层，例如金，金/镍，金/锇，或金/钯，或者被替代性地电镀耐磨导电涂层，例如锇，以当柱被焊接或插接到衬底时确保获得良好的连接。
在本发明的一个优选实施方式中，柱的形状可以便于实现倾斜运动，其引起随着末端与触点垫接合，每个柱的末端扫过对置的触点垫。这种倾斜运动促进了可靠的电接触。如进一步详细讨论于2004年11月10日提交的名称为“MICRO PIN GRID ARRAY WITHWIPING ACTION”的共同未决、共同转让的美国专利申请No.10/985,126中，所述文献的公开内容以引用方式并入本申请，其中，柱可以被提供由促进这种扫掠动作和其它便于柱和触点接合的特征。导电柱可具有其它形状和设计，以促进扫掠和/或良好的电接触被更详细地公开于2004年11月10日提交的名称为“MICRO PIN GRID WITHPIN MOTION ISOLATION”的共同未决、共同转让的美国专利申请No.10/985,119和2004年12月16日提交的名称为“MICROELECTRONICPACKAGES AND METHODS THEREFOR”的共同转让的美国专利申请No.11/014,439中，所述文献的公开内容以引用方式并入本申请。
在本发明的一个优选实施方式中，颗粒涂层，例如公开了美国专利4,804,132和5,083,697(所述文献的公开内容以引用方式并入本申请)中的，可以被提供在微电子封装的一或多个导电件上，以促进微电子元件之间形成电互联，并且便于测试微电子封装。颗粒涂层优选提供在导电件例如导电端子或导电柱的末端端部上。在一个特定优选实施方式中，颗粒涂层是金属化金刚石晶体涂层，其被利用标准光阻技术选择性地电镀在微电子元件的导电件上。在操作中，带有金刚石晶体涂层的导电件可以被按压在对置的触点垫上，以穿刺触点垫的外侧表面上存在的氧化层。除了传统扫掠作用外，金刚石晶体涂层还便于通过穿刺氧化物层形成可靠的电互联。
所述柱还可以通过例如2004年10月6日提交的共同未决且共同转让的名称为“Formation of Circuitry With Modification of FeatureHeight”的美国专利申请No.10/959,465中公开的过程来制造，该文献的公开内容以引用方式并入本申请。
尽管本发明并不局限于任何特定的操作原理，但可以确信，如这里公开的在柔顺性材料的顶部提供导电元件将提供柔顺性晶片级或芯片封装件，其能够适应于热失配并且确保形成恰当的电互联。此外，使用导电针或柱使得微电子组件和/或晶片能够通过将导电柱的末端直接抵靠在测试板上的触点上而被测试，而不需要使用试验插槽。
尽管本说明书的公开内容提供了用于制作这里描述的微电子组件和晶片的特定程序，但该程序的次序可以改变，而仍位于本发明的范围内。
在一个优选实施方式中，这里公开的结构可以被用于制作测试板，其具有柔顺层和从柔顺层突伸的导电元件、焊料球、导电柱或导电针。裸晶片或晶圆上的触点可以抵靠在导电柱的末端上，以便测试晶片或晶圆。
尽管这里参照特定的实施方式描述了本发明，但可以理解，这些实施方式仅仅是为了解释本发明的原理和应用。因此可以理解，在不脱离本发明精神的前提下，可对所示出的实施方式作出各式各样的修改，并且其它配置也可构想出来。

Claims (38)

1.一种制作微电子组件的方法，包括：
提供微电子元件，其具有第一表面和可在第一表面处触及的触点；
在所述微电子元件的第一表面上提供柔顺性介电凸块；
在所述柔顺性介电凸块和所述微电子元件的第一表面上沉积牺牲层，其中，所述牺牲层覆盖所述柔顺性介电凸块；
研磨所述牺牲层和所述柔顺性介电凸块以便平面化所述柔顺性介电凸块的顶表面，其中，所述柔顺性介电凸块的平面化顶表面被暴露；
在研磨步骤后，去除所述牺牲层，以暴露至少一些所述触点；以及
形成导电迹线，其具有与所述触点电连接的第一端部和层叠于所述柔顺性介电凸块的平面化顶表面上的第二端部。
2.如权利要求1所述的方法，还包括提供与所述导电迹线的第二端部接触的导电元件。
3.如权利要求2所述的方法，其中，所述导电元件选自下面一组：焊料球，导电柱，导电针。
4.如权利要求1所述的方法，其中，在去除所述牺牲层的步骤中，所述微电子元件上的所述触点被暴露。
5.如权利要求1所述的方法，其中，所述柔顺性介电凸块具有位于所述平面化顶表面周围的倾斜侧面，在去除所述牺牲层的步骤中所述倾斜侧面被暴露。
6.如权利要求1所述的方法，还包括：
在去除所述牺牲层的步骤之后，在所述微电子元件的第一表面和所述柔顺性介电凸块上沉积硅酮层；
选择性地去除所述硅酮层，以便暴露位于所述微电子元件的第一表面处的所述触点。
7.如权利要求1所述的方法，其中，所述微电子元件包括半导体晶片。
8.如权利要求1所述的方法，其中，所述微电子元件包括至少一个存储芯片。
9.如权利要求1所述的方法，其中，所述微电子元件包括至少一个双数据速率芯片。
10.如权利要求7所述的方法，还包括切分所述半导体晶片。
11.如权利要求1所述的方法，还包括提供与所述导电迹线的第二端部接触的导电柱，所述导电柱层叠于所述柔顺性介电凸块上并且背离所述微电子元件的第一表面突伸，其中，所述导电柱与所述微电子元件的所述触点电互联。
12.如权利要求11所述的方法，其中，所述导电柱的末端限定出所述微电子组件上的最高点。
13.如权利要求1所述的方法，其中，提供柔顺性介电凸块的步骤包括：
沉积具有低弹性模量的材料层；
选择性地去除所述低弹性模量材料层的一些部分，以形成所述柔顺性介电凸块。
14.如权利要求1所述的方法，其中，提供柔顺性介电凸块的步骤包括：
在所述微电子元件的第一表面上网式印刷可固化材料的凸块；
固化所述可固化材料，以形成所述柔顺性介电凸块。
15.如权利要求1所述的方法，其中，所述牺牲层包括光成像层。
16.如权利要求15所述的方法，其中，所述牺牲层包括硅酮。
17.如权利要求1所述的方法，其中，所述柔顺性介电凸块包括选自下面一组的材料：硅酮，柔韧性环氧树脂，聚酰亚胺，热固性聚合物，含氟聚合物，热塑性聚合物。
18.如权利要求1所述的方法，其中，在研磨步骤后所述柔顺性介电凸块具有大致平坦的顶表面。
19.如权利要求1所述的方法，其中，所述导电迹线包括选自下面一组的材料：铜，金，镍，它们的合金。
20.如权利要求1所述的方法，其中，所述导电迹线包括选自下面一组的材料：铜、金、镍的组合物，和铜、金、镍的复合材料。
21.如权利要求11所述的方法，其中，每个所述导电柱具有与所述柔顺性介电凸块中的一个相邻的基部和远离所述柔顺性介电凸块中的所述一个的末端。
22.如权利要求11所述的方法，其中，每个所述导电柱的高度为50-300微米。
23.如权利要求11所述的方法，其中，所述导电柱中的至少一个具有截头圆锥形状，其基部的直径为100-600微米，末端的直径为40-200微米。
24.如权利要求2所述的方法，其中，所述导电元件包括选自下面一组的材料：铜，铜合金，金，它们的组合物。
25.一种制作微电子组件的方法，包括：
提供微电子元件，其具有第一表面和可在第一表面处触及的触点；
在所述微电子元件的第一表面上提供介电凸块；
在所述介电凸块上沉积牺牲层；
研磨所述牺牲层和所述介电凸块，以便平面化所述介电凸块的顶表面，其中，所述平面化顶表面被暴露；
在研磨步骤后，去除所述牺牲层，以便暴露所述介电凸块和所述触点；
在所述微电子元件的第一表面和所述介电凸块上沉积介电层；
选择性地去除所述介电层，以便暴露位于所述微电子元件的第一表面处的所述触点；
形成导电迹线，其具有与所述触点电连接的第一端部和层叠于所述介电凸块的平面化顶表面上的第二端部；以及
提供与所述导电迹线的第二端部接触的导电元件。
26.如权利要求25所述的方法，其中，所述导电元件选自下面一组：焊料球，导电柱，导电针。
27.如权利要求26所述的方法，其中，所述微电子元件包括半导体晶片，所述半导体晶片包含一或多个存储芯片。
28.如权利要求25所述的方法，其中，所述牺牲层是光成像型的并且包括硅酮。
29.如权利要求25所述的方法，其中，所述介电凸块包括选自下面一组的材料：硅酮，柔韧性环氧树脂，聚酰亚胺，热固性聚合物，含氟聚合物，热塑性聚合物。
30.如权利要求25所述的方法，其中，在研磨步骤后所述介电凸块具有大致平坦的顶表面。
31.如权利要求25所述的方法，其中，所述导电迹线包括选自下面一组的材料：铜，金，镍，它们的合金。
32.如权利要求25所述的方法，其中，所述导电迹线包括选自下面一组的材料：铜、金、镍的组合物，和铜、金、镍的复合材料。
33.如权利要求25所述的方法，其中，所述导电元件包括布置在所述介电凸块的顶部上的导电柱，其中，每个所述导电柱的高度为50-300微米。
34.如权利要求25所述的方法，其中，所述导电元件包括选自下面一组的材料：铜，铜合金，金，它们的组合物。
35.一种制作微电子组件的方法，包括：
提供半导体晶片，其具有第一表面和可在第一表面处触及的触点；
在所述半导体晶片的第一表面上形成柔顺性介电凸块；
在所述柔顺性介电凸块上沉积牺牲层；
研磨所述牺牲层和所述柔顺性介电凸块，以便平面化所述柔顺性介电凸块的顶表面，其中，所述柔顺性介电凸块的平面化顶表面被暴露；
在研磨步骤后，去除所述牺牲层，以便暴露所述柔顺性介电凸块和所述触点；
在所述半导体晶片的第一表面和所述柔顺性介电凸块上沉积硅酮层；
选择性地去除所述硅酮层，以便暴露所述可在所述半导体晶片的第一表面处触及的触点；
形成导电迹线，其具有与所述触点电连接的第一端部和层叠于所述柔顺性介电凸块的平面化顶表面上的第二端部；以及
提供与所述导电迹线的第二端部接触的导电元件。
36.如权利要求35所述的方法，其中，所述导电元件包括导电柱。
37.如权利要求36所述的方法，其中，提供与所述导电迹线的第二端部接触的导电元件的步骤包括：电镀位于所述导电迹线的第二端部的顶部并且层叠于所述柔顺性介电凸块上的所述导电柱。
38.如权利要求35所述的方法，还包括切分所述半导体晶片，以提供多个单独的芯片封装件。
CN2007800499747A 2006-12-20 2007-12-19 具有柔顺性的微电子组件及其方法 Active CN101584033B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/643,021 2006-12-20
US11/643,021 US7749886B2 (en) 2006-12-20 2006-12-20 Microelectronic assemblies having compliancy and methods therefor
PCT/US2007/026103 WO2008079310A1 (en) 2006-12-20 2007-12-19 Microelectronic assemblies having compliancy and methods therefor

Publications (2)

Publication Number Publication Date
CN101584033A CN101584033A (zh) 2009-11-18
CN101584033B true CN101584033B (zh) 2012-01-18

Family

ID=39358367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800499747A Active CN101584033B (zh) 2006-12-20 2007-12-19 具有柔顺性的微电子组件及其方法

Country Status (5)

Country Link
US (3) US7749886B2 (zh)
JP (1) JP5306224B2 (zh)
KR (1) KR101387719B1 (zh)
CN (1) CN101584033B (zh)
WO (1) WO2008079310A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US20090057909A1 (en) * 2007-06-20 2009-03-05 Flipchip International, Llc Under bump metallization structure having a seed layer for electroless nickel deposition
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
US9548240B2 (en) * 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US9245834B2 (en) 2012-03-16 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of forming compliant conductive interconnect structure in flipchip package
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US8828762B2 (en) 2012-10-18 2014-09-09 International Business Machines Corporation Carbon nanostructure device fabrication utilizing protect layers
US9059106B2 (en) * 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
CN104051287B (zh) * 2013-03-15 2017-06-16 台湾积体电路制造股份有限公司 扇出互连结构及其形成方法
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9496247B2 (en) 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9418886B1 (en) * 2015-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming conductive features
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US9543277B1 (en) 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10049893B2 (en) * 2016-05-11 2018-08-14 Advanced Semiconductor Engineering, Inc. Semiconductor device with a conductive post
US9704818B1 (en) 2016-07-06 2017-07-11 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10103114B2 (en) 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10515901B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
US20200035629A1 (en) * 2018-07-26 2020-01-30 Nanya Technology Corporation Packaged semiconductor device and method for preparing the same
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
US11527501B1 (en) 2020-12-15 2022-12-13 Intel Corporation Sacrificial redistribution layer in microelectronic assemblies having direct bonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
GB1487945A (en) 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
JPS5321771A (en) 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4300153A (en) 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4284563A (en) * 1978-02-08 1981-08-18 Research Corporation 9,10,11,12,12-Pentachloro 4,6-dioxa-5-thia-1-aza-tricyclo[7.2.1.02,8 ]d
JPS5519850A (en) 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
US4381602A (en) 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4396936A (en) 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US5310699A (en) 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4671849A (en) 1985-05-06 1987-06-09 International Business Machines Corporation Method for control of etch profile
US6043563A (en) * 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4902606A (en) 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US5302550A (en) * 1985-12-24 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of bonding a microelectronic device
US4977441A (en) 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
US4885126A (en) 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US4783594A (en) 1987-11-20 1988-11-08 Santa Barbara Research Center Reticular detector array
JPH0715087B2 (ja) 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US4962985A (en) 1989-10-02 1990-10-16 At&T Bell Laboratories Protective coatings for optical devices comprising Langmuir-Blodgett films
US5082811A (en) 1990-02-28 1992-01-21 E. I. Du Pont De Nemours And Company Ceramic dielectric compositions and method for enhancing dielectric properties
US5656862A (en) 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5070297A (en) 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5187020A (en) 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5180311A (en) 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2593965B2 (ja) 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5265329A (en) 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5194930A (en) 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
JP2927081B2 (ja) 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JPH05175280A (ja) 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5203076A (en) 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5249101A (en) 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
AU4782293A (en) * 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5371404A (en) 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JP3269171B2 (ja) 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP3445641B2 (ja) 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07115096A (ja) 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US6359335B1 (en) * 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6177636B1 (en) * 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5734547A (en) * 1995-02-13 1998-03-31 Iversen; Arthur H. Power switchgear
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
JP2000512065A (ja) * 1996-05-24 2000-09-12 テセラ，インコーポレイテッド 超小型電子素子のコネクタ
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
JP3751587B2 (ja) * 1996-07-12 2006-03-01 富士通株式会社 半導体装置の製造方法
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
US6255738B1 (en) * 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3963484B2 (ja) * 1997-03-10 2007-08-22 セイコーエプソン株式会社 電子部品及び半導体装置並びにこれらの製造方法
US6313402B1 (en) * 1997-10-29 2001-11-06 Packard Hughes Interconnect Company Stress relief bend useful in an integrated circuit redistribution patch
US5937758A (en) * 1997-11-26 1999-08-17 Motorola, Inc. Micro-contact printing stamp
US5956235A (en) * 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3538029B2 (ja) * 1998-06-09 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
US6184576B1 (en) * 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
JP2000252313A (ja) * 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
US6197613B1 (en) * 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
JP4066127B2 (ja) * 1999-03-25 2008-03-26 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器。
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
EP1186035A1 (de) * 1999-06-17 2002-03-13 Infineon Technologies AG Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001144204A (ja) 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3596864B2 (ja) 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
US6767818B1 (en) * 2000-08-07 2004-07-27 Industrial Technology Research Institute Method for forming electrically conductive bumps and devices formed
US6660626B1 (en) * 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US6710456B1 (en) * 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US20020121702A1 (en) * 2001-03-01 2002-09-05 Siemens Dematic Electronics Assembly Systems, Inc. Method and structure of in-situ wafer scale polymer stud grid array contact formation
US6643739B2 (en) 2001-03-13 2003-11-04 Koninklijke Philips Electronics N.V. Cache way prediction based on instruction base register
US7148566B2 (en) * 2001-03-26 2006-12-12 International Business Machines Corporation Method and structure for an organic package with improved BGA life
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP3983996B2 (ja) 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6638870B2 (en) * 2002-01-10 2003-10-28 Infineon Technologies Ag Forming a structure on a wafer
US6940177B2 (en) * 2002-05-16 2005-09-06 Dow Corning Corporation Semiconductor package and method of preparing same
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
US7329563B2 (en) * 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP4091443B2 (ja) 2003-01-14 2008-05-28 シャープ株式会社 テレビジョン受信機及び電子番組表表示装置
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
JP2004273592A (ja) 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
JP4686967B2 (ja) * 2003-10-14 2011-05-25 セイコーエプソン株式会社 光素子の製造方法
TWI223363B (en) * 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
JP2006100563A (ja) * 2004-09-29 2006-04-13 Sumitomo Bakelite Co Ltd 半導体装置
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP4503462B2 (ja) * 2005-02-17 2010-07-14 株式会社フジクラ 半導体装置の製造方法
JP5593018B2 (ja) * 2005-02-25 2014-09-17 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects

Also Published As

Publication number Publication date
US20120091582A1 (en) 2012-04-19
US8115308B2 (en) 2012-02-14
KR101387719B1 (ko) 2014-04-21
US20080150121A1 (en) 2008-06-26
WO2008079310A1 (en) 2008-07-03
JP5306224B2 (ja) 2013-10-02
CN101584033A (zh) 2009-11-18
US20100230812A1 (en) 2010-09-16
KR20090100412A (ko) 2009-09-23
JP2010514218A (ja) 2010-04-30
US8759973B2 (en) 2014-06-24
US7749886B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
CN101584033B (zh) 具有柔顺性的微电子组件及其方法
KR101718011B1 (ko) 반도체 패키지 및 그 제조방법
KR100222299B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US6680535B2 (en) Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US7084498B2 (en) Semiconductor device having projected electrodes and structure for mounting the same
KR101357765B1 (ko) 유연성을 갖는 마이크로 전자회로 조립체
US20090321915A1 (en) System-in-package and manufacturing method of the same
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
TW200832644A (en) Water level package with good CTE performance and method of the same
WO2006129832A1 (en) Semiconductor device and mounting structure thereof
CN101221937A (zh) 具有晶粒容纳通孔之晶圆级封装与其方法
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
CN115206900B (zh) 以增加的良率制造半导体装置模块的方法
US7141885B2 (en) Wafer level package with air pads and manufacturing method thereof
KR20020046966A (ko) 반도체장치 및 그 제조방법
TW200846671A (en) Semiconductor device test structure
JP2002270717A (ja) 半導体装置
CN102132409A (zh) 半导体装置及其制造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP4056360B2 (ja) 半導体装置及びその製造方法
JP2002231765A (ja) 半導体装置
KR100269539B1 (ko) Csp소자 제조방법과 제조된 csp소자
JP4767556B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant