CN101561994A - 半导体器件、显示器件、以及电子装置 - Google Patents

半导体器件、显示器件、以及电子装置 Download PDF

Info

Publication number
CN101561994A
CN101561994A CNA2009101417196A CN200910141719A CN101561994A CN 101561994 A CN101561994 A CN 101561994A CN A2009101417196 A CNA2009101417196 A CN A2009101417196A CN 200910141719 A CN200910141719 A CN 200910141719A CN 101561994 A CN101561994 A CN 101561994A
Authority
CN
China
Prior art keywords
current
transistor
wiring
current potential
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101417196A
Other languages
English (en)
Other versions
CN101561994B (zh
Inventor
木村肇
山崎優
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101561994A publication Critical patent/CN101561994A/zh
Application granted granted Critical
Publication of CN101561994B publication Critical patent/CN101561994B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

当将信号电流从电流源写入到电流源电路时，在某些情况下，在电流通过其中流动的布线中出现噪声，这会使布线的电位超出正常范围。由于此时电位不容易回到正常范围内，故对电流源电路的写入被延迟。根据本发明，在将信号电流从电流源写入到电流源电路时，当电位由于电流通过其中流动的布线中出现的噪声而变得超出正常范围时，电流被馈自电流源之外，从而布线的电位能够迅速地回到正常范围。

Description

半导体器件、显示器件、以及电子装置
本分案申请是基于申请号为200510072792.4，申请日为2005年5月20日，发明名称为“半导体器件、显示器件、以及电子装置”的中国专利申请的分案申请。
技术领域
本发明涉及到一种半导体器件，此半导体器件配备有用晶体管控制负载电流馈送的功能。确切地说，本发明涉及到一种包括象素的半导体器件，此象素由其亮度根据电流而改变的电流驱动发光元件及其信号驱动电路组成。
背景技术
近年来，其象素由诸如发光二极管(LED)之类的发光元件组成的所谓自发光显示器件吸引了各方注意。作为用于这种自发光显示器件的发光元件，有机发光二极管(OLED)、有机EL元件、电致发光(EL)元件等正在受到注意，并被用于有机EL显示器等。
与液晶显示器相比，诸如OLED之类的是为自发光元件的发光元件的优点是：象素提供了高的清晰度、不需要后照光、得到了高的响应速度等。发光元件的亮度由向其馈送的电流数值来控制。
作为采用这种自发光发光元件的显示器件的驱动方法，已知有无源矩阵方法和有源矩阵方法。无源矩阵方法的结构简单，但难以得到大的高亮度显示器。目前更主动地开发了有源矩阵方法，其中用提供在象素电路中的薄膜晶体管(TFT)来控制馈送到发光元件的电流。
在这种有源矩阵显示器件的情况下，存在的问题是当馈送到发光元件的电流由于驱动TFT的电流特性变化而改变时，亮度发生改变。
换言之，在这种有源矩阵显示器件的情况下，驱动馈送到发光元件的电流的驱动TFT被用于象素电路。当这些驱动TFT的特性变化时，馈送到发光元件的电流就改变，导致亮度改变。为此已经提出了各种用来抑制亮度变化的电路，其中，即使当象素电路中的驱动TFT的特性变化时，馈送到发光元件的电流也不改变。
[专利文件1]
PCT国际公开专利申请No.2002-517806的日译本
[专利文件2]
国际公开WO01/06484
[专利文件3]
PCT国际公开专利申请No.2002-514320的日译本
[专利文件4]
国际公开WO02/39420
专利文件1-4各公开了一种有源矩阵显示器件的结构。专利文件1-3各公开了一种电路结构，其中馈送到发光元件的电流，不由于提供在象素电路中的驱动TFT的特性的变化而改变。这种结构被称为电流写入型象素、电流输入型象素等。专利文件4公开了一种电路结构，用来抑制源驱动电路中的TFT变化所造成的信号电流改变。
图31示出了专利文件1所公开的常规有源矩阵显示器件的第一示意例子。图31中的象素包括源信号线3101、第一至第三栅信号线3102-3104、电流馈线3105、TFT 3106-3109、电容器3110、EL元件3111、信号电流输入电流源3112。
TFT 3106的栅电极被连接到第一栅信号线3102，其第一电极被连接到源信号线3101，其第二电极被连接到TFT 3107的第一电极、TFT 3108的第一电极、以及TFT 3109的第一电极。TFT 3107的栅电极被连接到第二栅信号线3103，且其第二电极被连接到TFT 3108的栅电极。TFT 3108的第二电极被连接到电流馈线3105。TFT 3109的栅电极被连接到第三栅信号线3104，且其第二电极被连接到EL元件3111的阳极。电容器3110被连接在TFT 3108的栅电极与输入电极之间并保持TFT 3108的栅-源电压。电流馈线3105和EL元件3111的阴极分别被输入预定的电位，并在其间具有电位差。
参照图32A-32E来描述从信号电流的写入到发光的操作。在图32A-32E中，表示各个部分的参考号标记于图31。图32A-32C各示意地示出了电流的流动。图32D示出了写入信号电流时流过各个路径的电流的关系。图32E示出了TFT 3108的栅-源电压，这是写入信号电流时积累在电容器3110中的电压。
首先，脉冲被输入到第一栅信号线3102和第二栅信号线3103，TFT 3106和3107从而被开通。此时，是为信号电流的流过源信号线的电流，被称为Idata。
当电流Idata流过源信号线时，如图32A所示，电流路径在象素中被分成I1和I2。图32D示出了它们之间的关系。要指出的是，显然满足Idat＝I1+I2。
在TFT 3106刚刚被开通之后，电容器3110中不保持电荷，因此，TFT 3108被关断。因此，满足I2＝0且Idata＝I1。亦即此时仅仅积累在电容器3110中的电流流动。
然后，电荷在电容器3110中逐渐积累，在二个电极之间产生电位差(图32E)。当二个电极之间的电位差变成Vth(图32E中的点A)时，TFT 3108被开通，从而产生I2。如上所述，当满足Idata＝I1+I2时，I1逐渐减小，但电流仍然流动，且电荷仍然积累在电容器中。
在电容器3110中，电荷一直积累到是为TFT 3108的栅-源电压的二个电极之间的电位差达到是为足以使TFT 3108流动电流Idata的电压(VGS)的所希望的电压。当电荷的积累被终止时(图32E中的点B)，电流I1停止流动，且此时，对应于VGS的电流流过TFT 3108，导致满足Idata＝I2(图32B)。以这种方式，达到了稳定状态。以这种方式完成了信号的写入操作。最后终止第一栅信号线3102和第二栅信号线3103的选择，这就关断了TFT 3106和3107。
随后开始发光操作。脉冲被输入到第三栅信号线3104，TFT 3109从而被开通。当刚刚写入的VGS被保持在电容器3110中时，TFT 3108开通，且电流Idata从电流馈线3105流到EL元件3111。因此，EL元件发光。此时，借助于使TFT 3108工作于饱和区，即使当TFT 3108的漏-源电压改变时，也能够流动恒定的Idata。
以这种方式输出设定电流的操作被称为输出操作。其例子如上所述的电流写入型象素的优点在于，即使当TFT 3108的特性等变化时由于电流Idata流动所要求的栅-源电压也保持在电容器3110中，故能够将所希望的电流精确地馈送到EL元件。因此，能够抑制TFT特性变化所造成的亮度变化。
上述例子涉及到用来修正象素电路中驱动TFT的变化所造成的电流改变的技术。类似的问题同样发生在源驱动电路中。专利文件4公开了一种用来抑制源驱动电路中TFT的变化所造成的信号电流改变的电路结构。
发明内容
以这种方式，在电流输入型电路中，电流被用作信号。当达到稳态时，信号的写入就完成。此处，在用来馈送电流的布线中可能出现噪声。在此情况下，在噪声下电位大幅度改变。在此情况下，由于利用电流源来输入信号，故为了回到原来的电位而需要时间，为了得到稳态也需要时间。
在正常工作的情况下，用来馈送电流的布线可望具有一定范围的电位。因此，在电位由于噪声之类而超出此范围的情况下，电流从馈送信号的电流源之外被馈送，致使电位能够迅速地回到正常范围内。这防止了信号的写入时间太长。
根据本发明的第一结构，半导体器件配备有晶体管、电流源、用来连接晶体管的漏端子和电流源的布线、以及用来保持晶体管的栅电位的电容器。当布线的电位变得超出设定范围时，布线的电位就回到设定的范围内。
根据本发明的第二结构，半导体器件配备有晶体管、电流源、用来连接晶体管的源端子和电流源的布线、以及用来保持晶体管的栅-源电压的电容器。当布线的电位变得超出设定范围时，布线的电位就回到设定的范围内。
根据本发明的第三结构，半导体器件配备有晶体管、电流源、连接在晶体管漏端子与电流源一个端子之间的布线、其一个端子连接到晶体管栅端子而另一端子连接到电位与晶体管源端子相同的电源线的电容器、连接在晶体管栅端子与漏端子之间的开关、其一个端子连接到布线而另一端子连接到第一电源线的第一整流元件、以及其一个端子连接到布线而另一端子连接到第二电源线的第二整流元件。当布线的电位变得超出设定范围时，电流就流到第一或第二整流元件，直至布线的电位变到设定的范围内。
根据本发明的第四结构，半导体器件的特性在于，第三结构中的第一电源线的电位高于第二电源线的电位。
根据本发明的第五结构，半导体器件的特性在于，第四结构中的设定范围是从第二电源线的电位到第一电源线的电位。
根据本发明的第六结构，半导体器件配备有晶体管、电流源、布线、电容器、开关、第一整流元件、以及第二整流元件。电流源和晶体管的漏端子通过布线被连接，电容器的一个电极被连接到晶体管的栅端子，晶体管的栅端子和漏端子通过开关被连接，第一整流元件的一个端子被连接到第一电源线，而其另一端子被连接到布线，第二整流元件的一个端子被连接到第二电源线，而其另一端子被连接到布线，第一整流元件的正向电流的方向是从第一电源线到布线，而第二整流元件的正向电流的方向是从布线到第二电源线。
根据本发明的第七结构，半导体器件配备有N沟道晶体管、电流源、布线、电容器、开关、以及整流元件。电流源和N沟道晶体管的漏端子通过布线被连接，晶体管的栅端子被连接到电容器的一个电极，晶体管的栅端子和漏端子通过开关被连接，整流元件的一个端子被连接到电源线，而其另一端子被连接到布线，整流元件的正向电流的方向是从电源线到布线。
根据本发明的第八结构，半导体器件配备有P沟道晶体管、电流源、布线、电容器、开关、以及整流元件。电流源和P沟道晶体管的漏端子通过布线被连接，晶体管的栅端子被连接到电容器的一个电极，晶体管的栅端子和漏端子通过开关被连接，整流元件的一个端子被连接到电源线，而其另一端子被连接到布线，整流元件的正向电流的方向是从布线到电源线。
根据本发明的第九结构，半导体器件的特征在于，上述结构中的整流元件是二极管连接的晶体管。
根据本发明的第十结构，半导体器件的特征在于，象素被排列成矩阵，对应于用来选择象素的沿行的方向提供的第一布线以及其中输入信号电流的沿列的方向提供的第二布线。整流元件被连接到各个第二布线。
根据本发明的第十一结构，半导体器件的特征在于，象素被排列成矩阵，对应于栅线和源信号线，信号电流被输入到源信号线，且整流元件被连接到各个源信号线。
根据本发明的第十二结构，半导体器件的特征在于，象素被排列成矩阵，对应于栅线和源信号线，并提供了信号驱动电路。此信号驱动电路包括电流源、电流源电路、以及用来连接电流源和电流源电路的布线。此布线被连接到整流元件。
根据本发明的第十三结构，半导体器件配备有排列成对应于栅线和源信号线的矩阵的象素以及信号驱动电路。此信号驱动电路包括电流源、电流源电路、以及用来连接电流源和电流源电路的布线。为各个源信号线提供了电流源电路。整流元件被连接到对应于电流源电路的布线。
根据本发明的第十四结构，半导体器件的特征在于，上述结构中的整流元件是二极管连接的晶体管。
根据本发明的第十五结构，提供了显示部分中包括上述结构的显示器件的电子装置。
要指出的是，本发明中的连接意味着电连接。因此，在连接之间可以提供其它的元件和开关等。
可用于本发明的晶体管的类型不受特殊的限制。例如，可以采用薄膜晶体管(TFT)。TFT可以具有非晶、多晶、或单晶半导体层中的任何一种。作为其它的晶体管，可以采用制作在单晶衬底、SOI衬底、玻璃衬底、塑料衬底、或任何衬底上的晶体管。此外，可以采用由有机物质或碳纳米管组成的晶体管。也可以采用MOS晶体管或双极晶体管。
根据本发明的半导体器件是一种包括具有晶体管和电容器等的电路的器件。
根据本发明，当将一个信号写入到电流源电路时，信号电流通过其中流动的布线的电位变得超出正常工作的电位范围时，电位能够被迅速地设定在正常的范围内。因此，能够缩短信号的写入时间。
附图说明
图1示出了本发明的电流源电路的结构。
图2A-2C示出了本发明的电流源电路的工作。
图3A和3B示出了本发明的电流源电路的工作。
图4示出了本发明的电流源电路的结构。
图5A-5D示出了本发明的电流源电路的工作。
图6A-6C示出了本发明的电流源电路的工作。
图7示出了本发明的电流源电路的结构。
图8示出了本发明的电流源电路的结构。
图9示出了本发明的电流源电路的结构。
图10A-10D示出了本发明的电流源电路的工作。
图11A-11C示出了本发明的电流源电路的工作。
图12示出了本发明的电流源电路的结构。
图13A和13B示出了本发明的电流源电路的结构。
图14A和14B示出了本发明的电流源电路的结构。
图15示出了本发明的显示器件的结构。
图16示出了本发明的显示器件的结构。
图17示出了本发明的信号驱动电路的部分结构。
图18示出了本发明的信号驱动电路的部分结构。
图19示出了本发明的信号驱动电路的部分结构。
图20示出了本发明的信号驱动电路的部分结构。
图21示出了本发明的信号驱动电路的部分结构。
图22示出了本发明的信号驱动电路的部分结构。
图23示出了本发明的象素结构。
图24示出了本发明的象素结构。
图25示出了本发明的象素结构。
图26示出了本发明的象素结构。
图27示出了本发明的象素结构。
图28是本发明的显示器件的示意图。
图29是可用于本发明的二极管连接的晶体管的掩模布局。
图30A-30H示出了其中应用了本发明的电子装置。
图31示出了一种常规象素结构。
图32A-32E各示出了一种常规象素结构。
图33A和33B示出了本发明的电流源电路的结构。
图34A和34B示出了本发明的电流源电路的结构。
图35示出了本发明的电流源电路。
图36示出了本发明的电流源电路。
图37示出了本发明的电流源电路。
图38示出了本发明的电流源电路。
图39示出了本发明的电流源电路。
图40示出了本发明的电流源电路。
图41示出了本发明的电流源电路。
图42示出了本发明的电流源电路。
图43示出了一种能够用于本发明的电位探测电路。
图44示出了一种能够用于本发明的电位探测电路。
图45示出了本发明的显示器件。
图46A和46B示出了本发明的显示屏。
图47A和47B是部分象素部分的剖面图。
图48A和48B是部分象素部分的剖面图。
图49A和49B是部分象素部分的剖面图。
图50示出了部分二极管连接的晶体管的剖面图。
具体实施方式
虽然将参照附图以举例的方法来充分地描述本发明，但要理解的是，各种改变和修正对本技术领域的熟练人员是显而易见的。因此，除非这种改变和修正超越了本发明的范围，否则就应该被认为包括在其中。
本发明能够被应用于具有电流源的各种模拟电路以及具有诸如EL元件之类的发光元件的象素。首先在本实施方案模式中来描述本发明的基本原理。
首先，图1示出了基于本发明基本原理的电流源电路的结构。布线110的一侧通过参考电流源101被连接到布线105。布线110的另一侧被连接到晶体管102的漏端子且通过开关104被连接到栅端子以及电容器103的一个端子。电容器的另一端子被连接到布线107，且晶体管102的源端子被连接到布线106。因此，电容器103能够保持晶体管102的栅端子的电位。布线110在点111处通过整流元件108被连接到布线112，并通过整流元件109被连接到布线113。连接到整流元件108的一个端子的布线112的电位等于布线106和107的电位。整流元件108的正向是从布线112到点111的方向。连接到整流元件109的一个端子的布线113的电位等于布线105的电位。整流元件109的正向是从点111到布线113的方向。亦即，整流元件108和109在正常工作中是不导电的。
在本实施方案模式中要指出的是，布线106、107、以及112各具有GND的电位，但这些布线可以是同一布线或不同的布线，并可以具有GND之外的电位，且可以分别具有不同的电位。换言之，仅仅要求布线106、107、112具有比布线105和113的电位更低的电位。而且，依赖于整流元件108的特性，布线112的电位有时最好稍许高于布线106和107的电位，但也可以是比布线106和107的电位稍许更低的电位。亦即，仅仅要求布线112的电位高得足以在点111的电位变得超出正常范围时开通整流元件108。虽然布线105和113各具有VDD的电位，但这些布线可以是同一布线或不同的布线，并可以具有VDD之外的电位或分别不同的电位。而且，依赖于整流元件109的特性，布线113的电位有时最好稍许低于布线105的电位，但也可以是比布线105的电位稍许更高的电位。亦即，仅仅要求布线113的电位高得足以在点111的电位变得超出正常范围时开通整流元件109。整流元件109和108在点111处被连接，但本发明不局限于此，也可以被连接在不同的点处。仅仅要求它们被连接到布线110。
下面来描述图1所示电流源电路的工作原理。首先参照图2A-2C来描述电流源电路在布线110的电位处于正常范围内的工作。当将信号写入到电流源电路时，如图2A-2C所示，开关104被开通。在开关刚刚被开通之后，电荷不被积累在电容器103中，晶体管102的栅-源电压为0，晶体管102于是被关断。因此，来自参考电流源101的电流仅仅流到电容器103(见图2A)。电流流到电容器103，晶体管102的栅电位因而被积累在电容器103中。当连接到晶体管102源端子的布线106的电位与积累在电容器103中的晶体管102的栅电位之间的电位差达到阈值电压时，晶体管102就被开通。亦即，电流也开始流过晶体管102(见图2B)。电流逐渐地停止流到电容器103且仅仅流过晶体管102(见图2C)。亦即达到稳态。积累在电容器103中的晶体管102的栅电位此时高得足以使信号电流从参考电流源流动。以这种方式，信号电流的写入被终止。
以这种方式，当电流源电路在布线110的电位处于正常范围内工作时，电流不流到整流元件108和109。
此处，布线110中可能出现噪声。此噪声由布线110与其它布线相交部分处产生的寄生电容(交点电容)等引起。布线110的电位由于这一噪声而变得比正常工作中的电位更高或更低。于是，布线110的电位不容易回到正常数值，这就延迟了写入的完成。这样，由于当设定的写入时间过去时，没有等到信号写入完成而下一个操作就开始，故无法得到用来馈送所需信号电流的晶体管的栅电位。例如，在对象素进行写入的情况下，对下一个象素的写入就开始。在此情况下，此象素无法被输入所需信号，因此无法进行所希望的显示。以这种方式，当布线中出现噪声时，就引起不良的工作。特别是当布线110的电位变得超出正常范围时，噪声就成为一个严重问题。
参照图3A和3B来描述整流元件108和109在布线110中出现噪声时的工作。当布线110中出现噪声且点111的电位变得低于布线112的电位时，如图3A所示，电流从布线112流到点111，直至点111的电位变成等于布线112的电位。这是由导电的整流元件108的工作所引起的。当布线110中出现噪声且点111的电位变得高于布线113的电位时，如图3B所示，电流从点111流到布线113，直至点111的电位变成等于布线113的电位。这是由导电的整流元件109的工作所引起的。
以这种方式，当布线110的电位由于噪声而变得超出正常范围时，电位能够迅速地回到正常范围内。
而且，布线110中可能出现的噪声内包括静电。布线110的电位即使由于静电而变成反常数值时也能够回到正常范围内。而且，还能够防止晶体管由于静电而被击穿。
要指出的是，例如二极管连接的晶体管能够被用作整流元件。图13A示出了一种结构，其中，二极管连接的N沟道晶体管被用作图1所示电流源电路的整流元件，且图13B示出了一种采用P沟道晶体管的结构。
图13A所示的晶体管1301和1302分别对应于图1中的整流元件108和109。晶体管1301的栅端子被连接到连接于布线112的一个端子。亦即，当电流源电路以正常范围内的点111的电位工作时，晶体管1301的栅端子和源端子由于布线112的电位低于点111的电位而被短路。因此，晶体管1301被关断，电流从而不流动。但当点111的电位变得低于布线112的电位时，晶体管1301的栅端子和漏端子被连接，电位差于是产生在晶体管1301的栅与源之间，使晶体管1301开通，从而流动电流。
晶体管1302的栅端子被连接到连接于布线110的一个端子。亦即，当电流源电路以正常范围内的点111的电位工作时，晶体管1302的栅端子和源端子由于布线113的电位高于点111的电位而被短路。因此，晶体管1302被关断，电流从而不流动。但当点111的电位变得高于布线113的电位时，晶体管1302的栅端子和漏端子被连接，电位差于是产生在晶体管1302的栅与源之间，使晶体管1302开通，从而流动电流。
作为变通，如图13B所示，P沟道晶体管1303和1304可以被用作图1中的整流元件108和109。晶体管1303的栅端子与其连接到布线110的端子短路。亦即，当电流源电路以正常范围内的点111的电位工作时，晶体管1303的栅端子和源端子由于点111的电位低于布线112的电位而被短路。因此，晶体管1303被关断，电流从而不流动。但当点111的电位变得低于布线112的电位时，晶体管1303的栅端子和漏端子被连接，电位差于是产生在晶体管1303的栅与源之间，使晶体管1303开通，从而流动电流。
晶体管1304的栅端子与其连接到布线113的端子短路。亦即，当电流源电路以正常范围内的点111的电位工作时，晶体管1304的栅端子和源端子由于点111的电位低于布线113的电位而被短路。因此，晶体管1304被关断，电流从而不流动。但当点111的电位变得高于布线113的电位时，晶体管1304的栅端子和漏端子被连接，电位差于是产生在晶体管1304的栅与源之间，使晶体管1304开通，从而流动电流。
这些晶体管可以被任意改变，例如图13A中的晶体管1302被改变成图13B所示的晶体管1304，图13A中的晶体管1301被改变成图13B所示的晶体管1303，等等。或者，可以借助于组合多个晶体管来形成整流元件。例如，可以如图33A所示，将二极管连接的N沟道晶体管与二极管连接的P沟道晶体管并联连接，或可以如图33B所示，将二极管连接的N沟道晶体管与二极管连接的P沟道晶体管串联连接。
要指出的是，图1等所示的开关可以是诸如电气开关和机械开关之类的任何开关，只要能够控制电流流动即可。这种开关可以是晶体管、二极管、或由它们构成的逻辑电路。因此，在采用晶体管作为开关的情况下，由于仅仅作为开关而工作，故其极性(导电性)不受特殊限制。但当关断电流优选为小时，最好采用具有小的关断电流的极性的晶体管。例如，提供LDD区的晶体管具有小的关断电流。而且，当作为开关的晶体管的源端子的电位接近低电位电源上的电源电位(VSS、VGND、0V等)时，采用N沟道晶体管是可取的，而当源端子的电位接近高电位电源上的电源电位(VDD等)时，采用P沟道晶体管是可取的。由于这样能够提高晶体管的栅-源电压的绝对值，故有助于开关的有效工作。还要指出的是，利用N沟道和P沟道晶体管二者，也能够采用CMOS开关。
不但是二极管连接的晶体管，而且PN或PIN结二极管、肖特基二极管、碳纳米管二极管等能够被用作本发明所用的整流元件。这些二极管也可以与二极管连接的晶体管组合使用。
在布线112被设定为具有与布线106和107相同的电位的情况下，或在布线113被设定为具有与布线105相同的电位的情况下，晶体管1301-1304的阈值电压Vth最好低。因此，在点111的电位刚刚变得超出正常范围之后，电流能够流到晶体管1301-1304，使电位回到正常范围内。
电容器103最好被连接在晶体管102的栅与源之间，以便保持晶体管102的栅-源电压。当晶体管102的源端子电位改变时，其Vgs不改变。
利用晶体管102的栅电容，可以省略电容器103。
二极管连接的晶体管最好具有小的关断电流。以大的关断电流无法流动准确的电流。因此，可以采用多栅结构或LDD结构。
本发明能够被应用于来自参考电流源的反方向的信号电流的情况。图8示出了这种情况的结构。
布线810的一侧通过参考电流源801被连接到布线805。布线810的另一侧被连接到晶体管802的漏端子，并通过开关804被连接到晶体管802的栅端子和电容器803的一个端子。电容器803的另一端子被连接到布线807，且晶体管802的源端子被连接到布线806。因此，电容器803能够保持晶体管802的栅端子的电位。布线810在点811处通过整流元件808被连接到布线812，并通过整流元件809被连接到布线813。连接到整流元件808的一个端子的布线812的电位等于布线805的电位。整流元件808的正向是从布线812到点811的方向。连接到整流元件809的一个端子的布线813的电位等于布线806和807的电位。整流元件809的正向是从点811到布线813的方向。亦即，整流元件808和809在正常工作中是不导电的。
在本实施方案模式中要指出的是，布线806、807、813各具有VDD的电位，但这些布线可以是同一布线或不同的布线，并可以分别具有VDD之外的电位或不同的电位。换言之，仅仅要求布线806、807、813具有高于布线805和812的电位。而且，依赖于整流元件809的特性，布线813的电位有时最好稍许高于布线806和807的电位，但也可以是比布线806和807的电位稍许更低的电位。亦即，仅仅要求布线813的电位高得足以在点811的电位变得超出正常范围时开通整流元件809。虽然布线805和812各具有GND的电位，但这些布线可以是同一布线或不同的布线，并可以具有GND之外的电位或分别不同的电位。而且，依赖于整流元件808的特性，布线812的电位有时最好稍许低于布线805的电位，但也可以是比布线805的电位稍许更高的电位。亦即，仅仅要求布线813的电位高得足以在点811的电位变得超出正常范围时开通整流元件808。
利用这种结构，当布线810的电位由于噪声而变得超出正常范围时，电位也能够迅速地回到正常范围内。
要指出的是，例如二极管连接的晶体管能够被用作整流元件。图14A示出了一种结构，其中，二极管连接的P沟道晶体管被用作图8所示电流源电路的整流元件，且图14B示出了一种采用N沟道晶体管的结构。
图14A所示的晶体管1401和1402分别对应于图8中的整流元件808和809。晶体管1401的栅端子被连接到连接于布线810的端子。亦即，当电流源电路以正常范围内的点811的电位工作时，晶体管1401的栅端子和源端子由于布线812的电位低于点811的电位而被短路。因此，晶体管1401被关断，电流从而不流动。但当点811的电位变得低于布线812的电位时，晶体管1401的栅端子和漏端子被连接，电位差于是产生在晶体管1401的栅与源之间，使晶体管1401开通，从而流动电流。
晶体管1402的栅端子与其连接到布线813的端子短路。亦即，当电流源电路以正常范围内的点811的电位工作时，晶体管1402的栅端子和源端子由于点811的电位低于布线813的电位而被短路。因此，晶体管1402被关断，电流从而不流动。但当点811的电位变得高于布线813的电位时，晶体管1402的栅端子和漏端子被连接，电位差于是产生在晶体管1402的栅与源之间，使晶体管1402开通，从而流动电流。
作为变通，如图14B所示，N沟道晶体管1403和1404可以被用作图8中的整流元件808和809。晶体管1403的栅端子与其连接到布线810的端子短路。亦即，当电流源电路以正常范围内的点811的电位工作时，晶体管1403的栅端子和源端子由于点811的电位高于布线812的电位而被短路。因此，晶体管1403被关断，电流从而不流动。但当点811的电位变得低于布线812的电位时，晶体管1403的栅端子和漏端子被连接，电位差于是产生在晶体管1403的栅与源之间，使晶体管1403开通，从而流动电流。
晶体管1404的栅端子被连接到其连接于布线810的端子。亦即，当电流源电路以正常范围内的点811的电位工作时，晶体管1404的栅端子和源端子由于布线813的电位高于点811的电位而被短路。因此，晶体管1404被关断，电流从而不流动。但当点811的电位变得高于布线812的电位时，晶体管1404的栅端子和漏端子被连接，电位差于是产生在晶体管1404的栅与源之间，使晶体管1404开通，从而流动电流。
不但是二极管连接的晶体管，而且PN或PIN结二极管、肖特基二极管、碳纳米管二极管等能够被用作本发明所用的整流元件。这些二极管也可以与二极管连接的晶体管组合使用。
在布线112被设定为具有与布线106和107相同的电位的情况下，或在布线113被设定为具有与布线105相同的电位的情况下，晶体管1401-1404的阈值电压Vth最好低。因此，在点811的电位刚刚变得超出正常范围之后，电流能够流到晶体管1401-1404，使电位回到正常范围内。
电容器803最好被连接在晶体管802的栅与源之间，以便保持晶体管802的栅-源电压。在此优选连接中，当晶体管802的源端子电位改变时，其Vgs不改变。
利用晶体管802的栅电容，可以省略电容器803。
二极管连接的晶体管最好具有小的关断电流。以大的关断电流无法流动准确的电流。因此，也可以采用多栅结构或LDD结构。
这些晶体管可以被任意改变，例如图14A中的晶体管1402被改变成图14B所示的晶体管1404，图14A中的晶体管1401被改变成图14B所示的晶体管1403，等等。或者，可以借助于组合多个这些晶体管来形成整流元件。例如，可以如图34A所示，将二极管连接的N沟道晶体管与二极管连接的P沟道晶体管并联连接，或可以如图34B所示，将N沟道晶体管与二极管连接的P沟道晶体管串联连接。
[实施方案模式1]
运行于饱和区的晶体管常常被用作图1中的参考电流源101。在本实施方案模式中，描述了在将工作于饱和区的晶体管应用于参考电流源101的情况下的本发明原理。
图4示出了在将工作于饱和区的晶体管401应用于图1所示参考电流源101的情况下的电流源电路的结构。晶体管401的源端子被连接到布线105，而其漏端子被连接到布线110。晶体管401的栅端子402被施加预定的电位。晶体管401工作于饱和区，因此，电流数值基本上决定于栅端子402与源端子之间的电位差，不受漏端子电位的影响。亦即，源端子由于被连接到布线105而具有恒定的电位，因此，电流数值决定于栅电位。晶体管401于是以电流源的形式工作。因此，工作于饱和区的晶体管401能够用作参考电流源。要指出的是，与图1结构中共同的部分用相同的参考号来表示。
晶体管401的栅端子有时被施加某种幅度的电压。否则，借助于使其栅端子和漏端子短路，并将预定电流馈送到漏端子以产生适当幅度的栅电压，来决定晶体管401的栅电位。
此处，电流源电路本身的布线110中可能出现噪声。此噪声由布线110与其它布线相交部分处产生的寄生电容(交点电容)等引起。布线110的电位由于这一噪声而变得比正常工作中的电位更高或更低。
下面来描述整流元件108和109在布线110中出现噪声时的工作。当噪声出现在布线110中且点111的电位变得低于布线112的电位时，电流从布线112流到点111，直至点111的电位变成等于布线112的电位。这是由导电的整流元件108的工作引起的。当噪声出现在布线110中且点111的电位变得高于布线105的电位时，如图3B所示，电流从点111流到布线113，直至点111的电位变成等于布线113的电位。这是由导电的整流元件109的工作引起的。
参照图5和6来描述当将信号写入到常规电流源电路时出现噪声的情况中的问题。要指出的是，用相同的参考号表示了与图4结构共同的部分。
图5示出了布线110的点111的电位变得低于布线106的电位的现象以及此时常规电流源电路的工作。
在图5A中，布线110在点111处与另一布线105相交，从而形成寄生电容。处于关断状态的晶体管102的栅电位被积累在电容器103中。图5C是示意图，示出了图5A的电流源电路在用与布线110在点111处相交的VDD下的布线501将信号写入到电流源电路时的等效电路。此时，信号电流从布线105被写入到布线107，且电流从布线501流到点111，电荷于是被积累在寄生电容503中。布线501与点111之间的电位差被保持在此寄生电容中。要指出的是，电阻器504表示布线110的布线电阻、晶体管401的内阻等，而电阻器505表示布线110的布线电阻、开关104的接触电阻(当开关是晶体管时，为晶体管内阻)等。电阻器504和505具有可变的电阻，但在本实施方案模式中被示意地表示为固定电阻。
如图5D所示，当布线501的电位从VDD改变到GND时，由于寄生电容503保持了布线501与点111之间的电位差，故低电位侧上的点111变低(VDD-GND)，并变成低于GND。
以这种方式，当在布线110的点111处出现噪声时，点111具有低于布线106的电位。此时，晶体管401的源端子被连接到布线105，其栅-源电压从而不改变。虽然晶体管401的漏-源电压增大，但由于晶体管401工作于饱和区，故来自布线105的电流几乎完全不增大。因此，点111的电位不容易从低于GND的电位增大。在晶体管102中，连接到晶体管102布线110侧的端子对应于源端子，栅端子与源端子从而具有相等的电位。亦即，晶体管102的Vgs变成0V，晶体管102从而被关断。因此，电流不从布线106流到点111。因此，点111的电位不容易从低于GND的电位增大。
亦即，当布线110的电位变低时，来自布线105的电流几乎完全不增大。由于连接到晶体管102的布线106侧的端子具有低于其连接到布线110侧的端子的电位，故连接到布线110侧的端子对应于晶体管102的源端子。然后，晶体管102的源端子和栅端子通过开关104被短路，因此，晶体管102被关断，电流从而也不从布线106馈送。因此，点111的电位需要一些时间来回到正常范围内。
另一方面，图6示出了布线110的点111的电位变得高于布线107的电位的现象以及此时常规电流源电路的工作。
图6B是示意图，示出了在用与图5所示电流源电路的布线110在点111处相交的GND下的布线501的电位将信号电流写入到电流源电路时的电流源电路等效电路。此时，信号电流从布线105被写入到布线107，且电流从布线501流到点111，电荷于是被积累在寄生电容503中。布线501与点111之间的电位差被保持在此寄生电容中。要指出的是，电阻器504表示布线110的布线电阻、晶体管401的内阻等，而电阻器505表示布线110的布线电阻、开关104的接触电阻(当开关是晶体管时，为晶体管内阻)等。电阻器504和505具有可变的电阻，但在本实施方案模式中被示意地表示为固定电阻。
如图6C所示，当布线501的电位从GND改变到VDD时，由于寄生电容503保持了布线501与点111之间的电位差，故高电位侧上的点111变高(VDD-GND)，并变成高于VDD。
以这种方式，当布线110的点111处出现噪声且点111具有的电位高于布线105的电位时，连接到晶体管401的布线110的端子对应于源端子，导致晶体管401的栅-源电压绝对值增大。结果，电流如图6A所示从点111流到布线105，且点111的电位降低。但当点111的电位降低时，晶体管401的Vgs绝对值变小，使较小的电流流过晶体管401。因此，点111的电位回到正常范围内需要一些时间。另一方面，晶体管102的栅-源电压增大，使电流从点111流到布线106。点111的电位因而降低。但随着点111的电位降低，晶体管102的Vgs变低。流到晶体管102的电流于是减小。因此，点111的电位回到正常范围内需要一些时间。以这种方式，当点111的电位变高时，电流就容易流过晶体管102并到达晶体管401，于是与电位变低的情况相比，电位就相当容易地回到正常范围内。
因此，在本实施方案模式中，借助于将图4所示整流元件108的电流驱动能力设定为大于整流元件109的电流驱动能力，布线110的电位在其由于噪声而变得超出正常范围的情况下就能够回到正常范围内。例如，整流元件108的电流驱动能力被设定为整流元件109的电流驱动能力的2倍或以上，或更优选地设定为5倍或以上。因此，在某些情况下，整流元件108仅仅可以如图7所示被提供。利用这种结构，由于噪声而超出正常范围的电位也能够更迅速地回到正常范围内。
[实施方案模式2]
实施方案模式1所述的结构采用了用作参考电流源的P沟道晶体管，但本发明不局限于此。图9示出了改变用作参考电流源的晶体管的极性(导电性)而不相对于图4所示电路改变电路的连接的情况的例子。在图9中要指出的是，N沟道晶体管901被用作图8中的参考电流源801。
晶体管901的源端子被连接到布线805，而其漏端子被连接到布线810。晶体管901的栅端子被输入预定电位。晶体管901工作于饱和区，因此，电流数值主要决定于栅端子902与源端子之间的电位差，不受漏端子电位的影响。亦即，源端子由于被连接到布线805而具有恒定的电位，因此，电流数值决定于栅电位。于是，晶体管901以电流源的形式工作。因此，工作于饱和区的晶体管901能够用作参考电流源。要指出的是，与图8结构共同的部分由相同的参考号表示。
晶体管901的栅端子有时被施加一定幅度的电压。否则，借助于使其栅端子和漏端子短路，并将预定电流馈送到漏端子以产生适当幅度的栅电压，来决定晶体管901的栅电位。
此处，布线810中可能出现噪声。此噪声由布线810与其它布线相交部分处产生的寄生电容(交点电容)等引起。静电也可能是一个原因。布线810的电位由于这一噪声而变得比正常工作中的电位更高或更低。
下面来描述整流元件808和809在布线810中出现噪声时的工作。当噪声出现在布线810中且点811的电位变得低于布线812的电位时，电流从布线812流到点811，直至点811的电位变成等于布线812的电位。这是由导电的整流元件808的工作引起的。当噪声出现在布线810中且点811的电位变得高于布线813的电位时，正向电压被施加到整流元件809，电流从点811流到布线813，直至点811的电位变成等于布线813的电位。这是由导电的整流元件809的工作引起的。
参照图10A-11C来描述当将信号写入到常规电流源电路时出现噪声的情况中的问题。要指出的是，用相同的参考号表示了与图9结构共同的部分。
图10A-10D各示出了布线810的点811的电位变得低于布线805的电位的现象以及此时常规电流源电路的工作。
在图10A中，布线810在点811处与另一布线1001相交，从而形成寄生电容。处于关断状态的晶体管802的栅电位被积累在电容器803中。图10C是示意图，示出了图10A的电流源电路在用与布线810在点811处相交的VDD下的布线1001将信号写入到电流源电路时的等效电路。此时，信号电流从布线807被写入到布线805，且电流从布线1001流到点811，电荷于是被积累在寄生电容1003中。布线1001与点811之间的电位差被保持在此寄生电容1003中。要指出的是，电阻器1004表示布线810的布线电阻、晶体管901的内阻等，而电阻器1005表示布线810的布线电阻、开关804的接触电阻(当开关是晶体管时，为晶体管内阻)等。示意地示出了电阻器1004和1005，但工作于饱和区的晶体管901如可变电阻器那样工作，并被设计成几乎不存在开关804造成的电阻。
此处，如图10D所示，当布线1001的电位从VDD改变到GND时，由于寄生电容1003保持了布线1001与点811之间的电位差，故低电位侧上的点811变成低于GND。
以这种方式，当在布线810的点811处出现噪声时，布线810具有的电位低于布线805的电位。此时，连接到布线810的晶体管901的端子相当于源端子，因此，其栅-源电压的绝对值增大。结果，如图10B所示，电流从布线805流到点811，点811的电位从而提高。但当点811的电位提高时，晶体管901的Vgs的绝对值减小。因此，流过晶体管901的电流变小。因此，点811的电位需要一些时间来回到正常范围内。另一方面，晶体管802的栅-源电压的绝对值增大，电流于是从布线806流到点811。因此，点811的电位提高。但当点811的电位提高时，晶体管802的Vgs变低，流过晶体管802的电流因而变小。因此，点811的电位需要时间来回到正常范围内。以这种方式，当点811的电位变低时，电流容易地流到晶体管802且然后流到晶体管901，于是，与电位变高的情况相比，电位就相当容易地回到正常范围内。
图11A-11C各示出了布线810的点811的电位变得高于布线807的电位的现象以及此时常规电流源电路的工作。
图11B是示意图，示出了在用与图10A所示电流源电路的布线810在点811处相交的GND下的布线1001的电位将信号电流写入到电流源电路时的电流源电路等效电路。此时，电流从布线807流到布线805以便写入信号电流，且电流同时从点811流到作为信号电流布线的布线1001，电荷于是被积累在寄生电容中。布线1001与点811之间的电位差被保持在此寄生电容中。要指出的是，电阻器1004表示布线810的布线电阻、晶体管902的内阻等，而电阻器1005表示布线810的布线电阻、开关804的接触电阻(当开关是晶体管时，为晶体管内阻)等。示意地示出了电阻器1004和1005。但工作于饱和区的晶体管901如电阻器那样工作，并被设计成几乎不存在由开关804造成的电阻。
如图11C所示，当布线1001的电位从GND改变到VDD时，由于寄生电容1003保持了布线1001与点811之间的电位差，故高电位侧上的点811变高(VDD-GND)，并变成高于VDD。以这种方式，布线1001的信号变成噪声，使点811的电位高于电流源电路正常范围内的VDD。
以这种方式，噪声出现在布线810的点811处，且点811的电位变得高于布线805的电位。此时，晶体管901的源端子被连接到布线805，其栅-源电压因而不改变。虽然晶体管901的漏-源电压增大，但由于晶体管901工作于饱和区，故流到布线805的电流几乎完全不增大。因此，点811的电位不容易从高于VDD的电位降低。在晶体管802中，连接到晶体管802的布线811侧的端子相当于源端子，栅端子和源端子因而具有相等的电位。亦即，晶体管802的Vgs变成0V，晶体管802因而被关断。因此，电流不从点811流到布线806。因此，点811的电位不容易从高于VDD的电位降低。
亦即，当布线810的电位变高时，流到布线805的电流增大得不多。由于连接到晶体管802的布线810侧的端子比其连接到布线806侧的端子具有更高的电位，故连接到布线811侧的端子相当于晶体管802的源端子。然后，晶体管802的源端子和栅端子通过开关804被短路，晶体管802从而被关断，且电流也不流到布线806。因此，点811的电位回到正常范围内需要一些时间。
因此，在本实施方案模式中，借助于将图9所示整流元件809的电流驱动能力设定为大于整流元件808的电流驱动能力，布线810的电位在其由于噪声而变得超出正常范围的情况下就能够有效地回到正常电位。例如，整流元件809的电流驱动能力被设定为整流元件808的电流驱动能力的2倍或以上，或更优选地设定为5倍或以上。因此，在某些情况下，整流元件809仅仅可以如图12所示被提供。与常规结构相比，利用这种结构，由于噪声而超出正常范围的电位也能够更迅速地回到正常范围内。
[实施方案模式3]
下面来描述可以采用本发明的另一种电流源电路结构。在本实施方案模式的电流源电路的电流源TFT中，其源端子不被连接到固定的电位。换言之，本发明可应用于其结构中的电流源TFT的源端子电位如本实施方案模式所述而改变的电流源电路。
首先，图35示出了本实施方案模式的电流源电路的结构。布线3510的一侧通过参考电流源3501被连接到布线3505。布线3510的另一侧被连接到晶体管3502的源端子，然后通过电容器3503被连接到其栅端子。而且，晶体管3502的栅端子通过开关3504被连接到晶体管3502的漏端子和布线3506。因此，电容器3503能够保持晶体管3502栅端子的电位。在点3511处，布线3510通过整流元件3508被连接到布线3512，并通过整流元件3509被连接到布线3513。连接到整流元件3508一个端子的布线3512的电位，等于布线3506的电位。整流元件3508的正向是从布线3512到点3511的方向。连接到整流元件3509一个端子的布线3513的电位，等于布线3505的电位。整流元件3509的正向是从点3511到布线3513的方向。亦即，整流元件3508和3509在正常工作中是不导电的。
下面简要地描述将信号写入到这种结构的电流源电路的操作。当将信号写入到电流源电路时，开关3504被开通。然后，来自参考电流源3501的信号电流流到电容器3503，晶体管3502的电位于是被积累在电容器3503中。当电流停止流到电容器3503时，就完成了信号的写入，并达到稳态。然后将开关3504关断。以这种方式，为了使信号电流流过其中所要求的晶体管3502的栅-源电压，被保持在电容器3503中。
当由于这一信号写入而在布线3510的点3511处出现噪声，且布线3510的电位变得超出正常范围时，电流流到整流元件3508和3509，使布线3510的电位回到正常范围内。
要指出的是，如图36所示，P沟道晶体管3601常常被用作参考电流源3501。
此处，布线3510的电位可能由于将信号写入到电流源电路时出现的噪声而超出正常范围。
当布线3510的点3511处出现噪声时，布线3510的电位变成低于布线3506的电位。此时，晶体管3501的源端子被连接到布线3505，晶体管3501的栅-源电压因而不改变。要指出的是，晶体管3501的漏-源电压增大，但由于晶体管3501工作于饱和区，故来自布线3505的电流几乎完全不增大。因此，点3511的电位不容易从低于GND的电位增大。连接到布线3506侧的晶体管3502的端子相当于源端子。当将信号写入到电流源电路时，开关3504被开通，晶体管3502的栅端子和源端子因而被短路并具有相等的电位。亦即，晶体管3502的Vgs变成0V，晶体管3502于是被关断。因此，电流不从布线3506流到点3511。点3511的电位于是不容易从低于GND的电位增大。
换言之，当布线3510的电位变得低于布线3505的电位时，来自布线3505的电流几乎完全不增大。由于连接到布线3510侧的晶体管3502端子具有比连接到布线3506侧的晶体管3502端子更低的电位，故连接到布线3506侧的晶体管3502端子相当于是为P沟道晶体管的晶体管3502的源端子。晶体管3502的源端子和栅端子通过开关3504被短路，晶体管3502因而也被关断，从而不从布线3506馈送电流。因此，点3511的电位需要一些时间来回到正常范围内。
另一方面，当布线3510的电位变得高于布线3505的电位时，连接到布线3510的晶体管3501端子相当于源端子，因此晶体管3501的栅-源电压的绝对值增大。结果，电流从点3511流到布线3505，点3511的电位从而降低。但当点3511的电位降低时，晶体管3501的Vgs绝对值变小。因此，流到晶体管501的电流变小。于是，点3511的电位需要时间来回到正常范围内。另一方面，从点3511到布线3506的电流流到晶体管3502。点3511的电位因而降低。但当点3511的电位降低时，晶体管3502的Vgs变小，使小的电流通过晶体管3502馈送。因此，点3511的电位需要一些时间来回到正常范围内。以这种方式，当点3511的电位变高时，电流容易流过晶体管3502并到达晶体管3501，因此，与布线3510的电位变得低于布线3505的电位的情况相比，点3511的电位相当容易地回到正常范围内。
因此，在本实施方案模式中，借助于将图36所示整流元件3508的电流驱动能力设定为大于整流元件3509的电流驱动能力，布线3510的电位在其由于噪声而变得超出正常范围的情况下就能够有效地回到正常电位。例如，整流元件3508的电流驱动能力被设定为整流元件3509的电流驱动能力的2倍或以上，或更优选地设定为5倍或以上。因此，在某些情况下，可以仅仅提供整流元件3508。与常规结构相比，利用这种结构，由于噪声而超出正常范围的电位也能够更迅速地回到正常范围内。
参照图36描述的结构采用了用作参考电流源的P沟道晶体管，但本发明不局限于此。图38示出了改变用作参考电流源的晶体管的极性(导电性)而不相对于图36所示电路改变电路的连接的情况的例子。在图38中要指出的是，N沟道晶体管被用作在图37中的参考电流源3701。
以这种方式，当在布线3710的点3711处出现噪声时，布线3710具有的电位低于布线3705的电位。此时，连接到布线3710的晶体管3801端子相当于源端子，因此，其栅-源电压的绝对值增大。结果，电流从布线3705流到点3711，点3711的电位从而提高。但当点3711的电位提高时，晶体管3801的Vgs绝对值减小。因此，流过晶体管3801的电流变小。因此，点3711的电位需要时间来回到正常范围内。另一方面，电流从布线3706流到点3711。因此，点3711的电位提高。但当点3711的电位提高时，晶体管3702的Vgs变低，流过晶体管3702的电流因而变小。因此，点3711的电位需要时间来回到正常范围内。以这种方式，当点3711的电位变低时，电流容易地流过晶体管3702并到达晶体管3801。
或者，噪声出现在布线3710的点3711处，且布线3710的电位变得高于布线3706的电位。此时，晶体管3801的源端子被连接到布线3705，其栅-源电压因而不改变。虽然晶体管3801的漏-源电压增大，但由于晶体管3801工作于饱和区，故流到布线3705的电流几乎完全不增大。因此，点3711的电位不容易从高于VDD的电位降低。在晶体管3702中，连接到晶体管3702的布线3706侧的端子相当于源端子，栅端子和源端子因而具有相等的电位。亦即，晶体管3702的Vgs变成0V，晶体管3702因而被关断。因此，电流不从点3711流到布线3706。因此，点3711的电位不容易从高于VDD的电位降低。
亦即，当布线3710的电位变得高于布线3706的电位时，流到布线3705的电流增大得不多。晶体管3702连接到布线3710侧的端子的电位变得比其连接到布线3706侧的端子的电位更高，故连接到布线3706侧的端子相当于是为N沟道晶体管的晶体管3702的源端子。晶体管3702的源端子和栅端子通过开关3704被短路，晶体管3702因而被关断，且电流也不流到布线3706。因此，点3711的电位回到正常范围内需要时间。
因此，在本实施方案模式中，借助于将图38所示整流元件3709的电流驱动能力设定为大于整流元件3708的电流驱动能力，布线3710的电位在其由于噪声而变得超出正常范围的情况下就能够有效地回到正常电位。例如，整流元件3709的电流驱动能力被设定为整流元件3708的电流驱动能力的2倍或以上，或更优选地设定为5倍或以上。因此，在某些情况下，可以仅仅提供整流元件3709。与常规结构相比，利用这种结构，由于噪声而超出正常范围的电位也能够更迅速地回到正常范围内。
[实施方案模式4]
本实施方案模式所述的是一种当连接到电流源电路的布线的电位变得超出正常范围时不用整流元件而从其它电流源接收和排放电流的方法。
首先，图39示出了本实施方案模式中用来馈送和排放电流的结构。布线3910的一侧通过参考电流源3901被连接到布线3905。布线3910的另一侧被连接到晶体管3902的漏端子且通过开关3904被连接到其栅端子和电容器3903的一个端子。电容器3903的另一端子被连接到布线3907。因此，电容器3903能够保持晶体管3902栅端子的电位。要指出的是，晶体管3902的源端子被连接到布线3906。电位探测电路3915被连接到布线3910，而电位探测电路3916在点3917处被连接到布线3910。电位探测电路3915和3916各探测布线3910的点3917的电位。当此电位变得低于布线3912的电位时，从电位探测电路3915的输出使开关3908开通。然后，电流从布线3912被馈送到点3911，布线3910的电位从而能够迅速地回到正常范围内。当点3911的电位高于布线3913的电位时，电位探测电路3916的输出使开关3909开通。然后，电流流到布线3913，布线3910的电位从而能够迅速地回到正常范围内。
如图40所示，电压比较器能够被用作电位探测电路。电位探测电路3915相当于图40中的电压比较器4001，而电位探测电路3916相当于图40中的电压比较器4002。电压比较器4001的非反相输入端子被输入GND，而电压比较器4002的反相输入端子被输入VDD。布线3910的点3917的电位被输入到电压比较器4001的反相端子和电压比较器4002的非反相输入端子。当点3917的电位低于GND时，H电平信号从电压比较器的输出被输入到开关3908，开关3908从而被开通。另一方面，当点3917的电位高于VDD时，H电平信号从电压比较器4002的输出被输入到开关3909，开关3909从而被开通。以这种方式，电压比较器能够用作电位探测电路。
图39中的电位探测电路3915和开关3908作为一个单位以及图39中的电位探测电路3916和开关3909作为一个单位，分别相当于实施方案模式1中的整流元件108和109。
图41示出了本实施方案模式中馈送和排放电流的另一种结构。布线4110的一侧通过参考电流源4101被连接到布线4105。布线4110的另一侧被连接到晶体管4102的漏端子且通过开关4104被连接到其栅端子和电容器4103的一个端子。电容器4103的另一端子被连接到布线4107。因此，电容器4103能够保持晶体管4102栅端子的电位。要指出的是，晶体管4102的源端子被连接到布线4106。电位探测电路4108在点4111处被连接到布线4110。参考电位布线4112通过开关4109在点4112处被连接到布线4110。
此结构的电流源电路的写入操作与图1所述的相同，此处因而不再赘述。
在本实施方案模式中，当布线4110的电位变得超出正常范围时，电位由电位探测电路4108探测，开关4109从而被开通，以便从参考电位布线4112馈送电流。以这种方式，当电位变得超出正常范围时，布线4110的电位能够迅速地回到正常范围内。
参考电位最好被设定在GND与VDD之间，使当电位不容易返回时，布线4110的电位能够迅速地回到正常范围内。不言自明，参考电位可以被设定在正常范围上限与下限之间的中间电位，使电位在变得太高和太低的情况下能够迅速地回到正常范围内。
而且，可变电源也能够被用来代替参考电位布线4112。图42示出了采用可变电源来代替参考电位布线4112情况下的一种结构例子。要指出的是，相同的参考号被用于与图41共同的部分。
此可变电源包括第二参考电流源4201、布线4206、晶体管4202、以及电压输出器4203。布线4206通过第二参考电流源4201被连接到布线4204，并被连接到晶体管4202的漏端子和栅端子。晶体管4202的漏端子和栅端子被连接，亦即，晶体管4202是一个二极管连接的晶体管。晶体管4202的源端子被连接到布线4204。连接到晶体管4202漏端子的布线4206以及电压输出器4203的非反相输入端子被连接。因此，电压输出器4203能够输出与晶体管4202漏端子电位相同的电位。要指出的是，当馈自第一参考电流源4101的电流为I1，馈自第二参考电流源的电流为I2，晶体管4104的沟道长度为L1，其沟道宽度为W1，晶体管4202的沟道长度为L2，以及其沟道宽度为W2时，最好满足I1∶W1/L1＝I2∶W2/L2。而且，当满足I1＝I2时，最好满足W1/L1＝W2/L2。
而且，任何电路可以被用于电压输出器，只要能够提供相似的功能即可。例如可以采用源输出器。可以采用能够进行阻抗转换的电路(高输入阻抗，低输出阻抗)。
因此，当布线4110的电位变得超出正常范围时，此电位被电位探测电路4108探测到，开关4109从而被开通。然后，从电压输出器4203馈送电流，布线4110的电位从而能够迅速地回到正常范围内。
此处，图43示出了电位探测电路4108的结构例子。
电位探测电路4108可以由第一电压比较器4301、第二电压比较器4302、以及OR门构成。点4111的电位被输入到第一电压比较器4301的非反相输入端子和第二电压比较器4302的反相输入端子。第一电压比较器4301的反相输入端子被输入VDD，而第二电压比较器4302的非反相输入端子被输入GND。此处，当高于VDD的电位被输入到电压比较器4301的非反相输入端子时，H电平信号就从电压比较器4301的输出端子被输出。另一方面，当低于GND的电位被输入到电压比较器4302的反相输入端子时，H电平信号就从电压比较器4302的输出端子被输出。然后，当输入电位处于GND与VDD之间时，L电平信号被输入到OR门的二个输入端子，因此，L电平信号从OR门的输出端子被输出。当输入电位超出GND与VDD之间时，H电平信号被输入到OR门的输入端子之一，H电平信号从而从OR门被输出。以这种方式提供了电位探测电路的工作。不言自明，本发明不局限于这种结构，而是可以采用任何结构的电位探测电路。例如可以采用图44所示的消波倒相比较器。
下面简要地描述图44所示的电位探测电路4108的结构和工作。
消波倒相比较器4401a包括开关4402a和4403a、电容器4404a、开关4405a、以及倒相器4406a。消波倒相比较器4401b包括开关4402b和4403b、电容器4404b、开关4405b、以及倒相器4406b。消波倒相比较器4401a的输出端子被连接到倒相器4407的输入端子，而倒相器4407的输出端子被连接到OR门4408的一个输入端子。消波倒相比较器4401b的输出端子被连接到OR门的另一输入端子。
当将比较电位输入到消波倒相比较器4401a和4401b时(亦即在取样情况下)，开关4402a和4405a以及开关4402b和4405b被开通。此时，倒相器4406a和4406b的输入端子和输出端子被短路，因此执行偏移消除。电容器4404a保持着比较输入电位VDD与执行偏移消除的倒相器4406a输入侧(以及输出侧)上的电位(Va)之间的电位差(VDD-Va)。电容器4404b保持着比较输入电位GND与执行偏移消除的倒相器4406b输入侧上的电位(Vb)之间的电位差(GND-Vb)。在输入电位的探测过程中，消波倒相比较器4401a的开关4402a和4405a以及消波倒相比较器4401b的开关4402b和4405b被关断。然后，开关4403a和4403b被开通。
然后，当输入电位改变时，倒相器4406a和4406b输入侧上的电位改变，同时，电容器4404a保持着电位差(VDD-Va)，而电容器4404b保持着电位差(GND-Vb)。
在此状态下，当高于VDD的电位(VDD+a)被输入作为输入电位时，高电位侧上的电位增大a，而电容器4404a保持着电位差(VDD-Va)。于是，电容器4404a低电位侧上的电位也增大a，其电位从而变成Va+a。因此，H电平信号被输入到倒相器4406a，而L电平信号被输出。信号的电平被倒相器4407反相，于是，H电平信号被输入到OR门4408。亦即，H电平信号从OR门4408被输出。另一方面，当低于GND的电位(GND-β)被输入作为输入电位时，低电位侧上的电位降低β，而电容器4404b保持着电位差(GND-Vb)。于是，高电位侧上的电位也降低β，电位从而变成Vb-β。因此，L电平信号被输入到倒相器4406b，而H电平信号被输出。此信号被输入到OR门4408，H电平信号从而被输出。
要指出的是，当输入电位在GND与VDD之间时，倒相器4406a输入侧上的电位不提高到高于Va，因此，H电平信号不被输入到倒相器4406a。换言之，H电平信号不被输入到OR门4408。而且，倒相器4406b的输入电位也不降低到低于Vb，因此，L电平信号不被输入到倒相器4406b。换言之，H电平信号不被输入到OR门4408。因此，当输入电位在GND与VDD之间时，H电平信号不从OR门被输出。
因此，当布线4110的电位变得超出正常范围时，此电位由电位探测电路4108探测，开关4109从而被开通。然后，从电压输出器4203馈送电流，布线4110的电位从而能够迅速地回到正常范围内。
[实施方案模式5]
在本实施方案模式中，描述了显示器件和信号驱动电路等的结构和工作。实施方案1和2所述的电流源电路能够被应用于信号驱动电路和象素部分。
图15所示的显示器件包括象素装置1501、门驱动电路(门驱动器)1502、以及信号驱动电路1510。门驱动电路1502将选择信号相继输出到象素装置1501。信号驱动电路1510将视频信号相继输出到象素装置1501。在象素装置1501中，借助于根据视频信号控制光的状态来显示图象。从信号驱动电路1510输入到象素装置1501的视频信号常常是电流。亦即，提供在各个象素中的显示元件以及控制显示元件的元件，根据从信号驱动电路1510输入的视频信号(电流)而改变其状态。EL元件和用于FED(场发射显示器)的元件等，被用作提供在象素中的显示元件的例子。
要指出的是，也可以提供多个门驱动电路1502和信号驱动电路1510。
信号驱动电路1510能够被分成多个部分。例如，可以被分成移位寄存器1503、第一锁存电路(LAT1)1504、第二锁存电路(LAT2)1505、以及数字/模拟转换电路1506。数字/模拟转换电路1506具有将电压转换成电流的功能，还可以具有提供灰度校正的功能。亦即，数字/模拟转换电路1506具有用来将电流(视频信号)输出到象素的电路，这是一种其中能够应用本发明的电流源电路。
象素包括诸如EL元件的显示元件。还包括用来将电流(视频信号)输出到显示元件的其中能够应用本发明的电流源电路。
简要地来描述信号驱动电路的工作。利用多个列的触发器(FF)电路等来形成移位寄存器1503，并对其输入时钟信号(S-CLK)、起始脉冲(SP)、以及时钟反相信号(S-CLKb)。根据这些信号的定时而输出取样脉冲。
从移位寄存器1503输出的取样脉冲，被输入到第一锁存电路(LAT1)1504。第一锁存电路(LAT1)1504从视频信号线1508被输入视频信号，并根据取样脉冲被输入的时标，将视频信号保持在各个列中。要指出的是，当提供数字/模拟转换电路1506时，视频信号具有数字数值。这一阶段中的视频信号常常是电压。
在第一锁存电路1504和第二锁存电路1505能够保持模拟数值的情况下，常常可以省略数字/模拟转换电路1506。在输出到象素1501的数据具有是为数字数值的二进制数值的情况下，常常可以省略数字/模拟转换电路1506。
当视频信号被保持到第一锁存电路(LAT1)1504的最后一列时，在水平回扫周期中，锁存脉冲从锁存控制线1509被输入，保持在第一锁存电路(LAT1)1504中的视频信号从而被同时转移到第二锁存电路(LAT2)1505。然后，保持在第二锁存电路(LAT2)1505中的视频信号被每次一行地输入到数字/模拟转换电路1506。从数字/模拟转换电路1506输出的信号，被输入到象素1501。
当保持在第二锁存电路(LAT2)1505中的视频信号被输入到数字/模拟转换电路1506，并被输入到象素1501时，取样脉冲被再次输出在移位寄存器1503中。亦即同时执行二个操作。因此，能够完成行顺序操作。然后重复此操作。
在包括于数字/模拟转换电路1506中的电流源电路执行设定操作和输出操作的情况下，需要一种电路来将电流馈送到电流源电路。在此情况下，提供了参考电流源电路1514。
如上所述，用于本发明的晶体管可以是任何类型的晶体管，并可以制作在任何衬底上。因此，图15的电路可以整个地制作在诸如玻璃衬底、塑料衬底、单晶衬底、以及SOI衬底之类的任何衬底上。否则，图15的部分电路可以被制作在某个衬底上，而其其它部分制作在另一衬底上。换言之，不要求图15的电路整个地制作在同一个衬底上。例如，可以用TFT将象素装置1501和门驱动电路1502制作在玻璃衬底上，而信号驱动电路1510(或其一部分)可以制作在单晶衬底上，并可以用COG(玻璃上芯片)方法将其中形成的IC芯片排列在玻璃衬底上。或者，可以用TAB(带自动键合)将IC芯片连接到玻璃衬底或印刷衬底。
要指出的是，信号驱动电路的结构等不局限于图15。
例如，在第一锁存电路1504和第二锁存电路1505能够储存模拟数值的情况下，视频信号(模拟电流)可以从参考电流源电路1514被输入到第一锁存电路(LAT1)1504。在图16中，在某些情况下不提供第二锁存电路1505。在此情况下，常常为第一锁存电路1504提供更多的电流源电路。
本发明能够被应用于上述的电流源电路。
[实施方案模式6]
在本实施方案模式中，描述了一种结构，其中，本发明被应用于信号驱动电路部分。
参照图17来描述一种结构，其中，实施方案模式1所述的图13的电流源电路被应用于信号驱动电路部分。要指出的是，在图17中，示出了用来将电流馈送到各列信号线的多个电流源电路中的一个电流源电路。
图13A中的参考电流源101相当于图17中的参考电流源1710，布线110相当于布线1710，开关104相当于开关1704，晶体管102相当于晶体管1702，电容器103相当于电容器1703，而晶体管1301和1302分别相当于晶体管1708和1709。图13所示的布线105和113相当于图17中的布线1705。同样，图13所示的布线112、106、107相当于图17中的布线1706。开关1707被连接在布线1710与晶体管1702的漏端子之间。晶体管1702的漏端子被连接到开关1711的一个端子，而开关1711的另一端子被连接到信号线Si。虚线表示电流源电路1712，它具有用来将电流馈送到各列信号线的结构。
这里简要地描述一下图17中信号驱动电路的工作。首先，来自参考电流源1710的信号被写入到用来将信号电流馈送到信号线Si的电流源电路1712。此时，开关1704和1707被开通，而开关1711被关断。来自参考电流源1701的电流被馈送到电容器1703，且晶体管1702的栅电位被积累在其中。当布线1710的电位在此写入中由于噪声等而变得超出正常范围时，晶体管1708或1709工作，以便使电位回到正常范围内。亦即，在布线1710的电位变得高于布线1705的电位的情况下，由于晶体管1709的工作，电流从布线1710流到布线1705。换言之，晶体管1709起作用，使布线1710的电位降低到布线1705的电位。在布线1710的电位变得低于布线1706的电位的情况下，由于晶体管1708的工作，电流从布线1706被馈送到布线1710。换言之，晶体管1708起作用，使布线1710的电位提高。以这种方式，能够减少噪声造成的写入操作延迟。
当完成了对电流源电路1712的写入之后将信号电流从电流源电路1712馈送到信号线Si时，开关1704和1707被关断，使电容器1703保持晶体管1702的栅-源电压。借助于开通开关1711，信号电流能够被馈送到信号线Si。
要指出的是，用于信号驱动电路的电流源电路不局限于图17的结构，而是可以组合采用实施方案模式1和2所述的各种结构。
以下所述的是采用本发明的信号驱动电路中的电流馈送晶体管和电流排放晶体管的各种结构例子。
图18示出了一种结构，其中，图17所示的一对电流馈送晶体管1708和电流排放晶体管1709通过各列的电流源电路1712被排列。利用这种安排，能够在各列中以大致相等的速度执行操作，使由于噪声而超出正常范围的电位回到正常范围内。确切地说，在布线1710的布线电阻和交点电容大的情况下，布线1710在远离晶体管1708或1709的位置处的电位不容易回到正常。因此，借助于在布线1710上以一定间距安置一些晶体管1708和1709，在布线1710的任何位置处，布线1710的电位都能够容易地回到正常范围内。
当电流馈送晶体管1708和电流排放晶体管1709无法被排列在各列中时，如图19所示，仅仅电流馈送晶体管1708可以被排列在各列电流源电路1712中。当布线1710的电位如实施方案模式1所述不容易回到正常范围内时，这种结构也是有效的。换言之，由于布线1710的电位在其变得低于正常范围时能够回到正常范围，故这种结构是有效的。亦即，借助于在布线1710上广泛地排列有效晶体管1708，布线1710的电位能够容易地回到正常范围内。
如图20所示，可以为多列电流源电路1712排列一对电流馈送晶体管1708和电流排放晶体管1709。在图20中，为3列电流源电路1712排列了一个电流馈送晶体管1708和电流排放晶体管1709。但列的数目能够被适当地选择。
如图21所示，仅仅电流馈送晶体管1708可以被排列在各列电流源电路1712中，电流馈送晶体管1708和电流排放晶体管1709则可以被排列在二端处。以这种方式，当布线1710的电位变得低于正常范围时，电位能够回到正常范围内，从而能够提高电流驱动能力。
借助于调节晶体管1708和1709的沟道长度L和沟道宽度W的比率，能够设定晶体管1708和1709的电流驱动能力。为了提高电流驱动能力，要增大W/L，而减小W/L则降低电流驱动能力。
因此，借助于适当地设定要排列的电流馈送晶体管1708和电流排放晶体管1709的数目以及比率W/L，能够进一步提高本发明的效果。由于在正常工作中电流不总是完全流过晶体管1708和1709，故W/L最好被设定为尽可能大。但晶体管1708和1709的关态电流不应该太大。为了降低关态电流，晶体管1708和1709可以具有多栅结构，否则可以提供低浓度杂质区(也称为LDD)。
例如，最好为各个电流源电路排列电流馈送晶体管1708和电流排放晶体管1709。或者，当电流源电路中的布线的电位不容易回到正常范围内时，最好为各个电流源电路仅仅排列一个流动电流的晶体管。否则，可以为各个源信号线排列晶体管。具体地说，优选排列100-2000个电流馈送晶体管1708和电流排放晶体管1709。更优选的是排列300-1000个电流馈送晶体管1708和电流排放晶体管1709，而最优选的是排列600-700个电流馈送晶体管1708和电流排放晶体管1709。更具体地说，根据显示器件的分辨率来提供电流馈送晶体管1708和电流排放晶体管1709。例如，当分辨率是VGA(视频图形阵列)时，水平点×垂直点＝640×480。为每个点提供RGB源信号线，因而提供1920个电流馈送晶体管1708和电流排放晶体管1709。同样，在QCIF(四分之一公共中间格式)的情况下，提供528个电流馈送晶体管1708和电流排放晶体管1709。在XGA(扩展图形阵列)的情况下，提供3072个电流馈送晶体管1708和电流排放晶体管1709。而在UXGA(超XGA)的情况下，提供4800个电流馈送晶体管1708和电流排放晶体管1709，或提供更多的晶体管。但在VGA中，1920个电流源电路不总是被连接到一个布线。例如，某些情况下大约连接640、320、或160个电流源电路。在此情况下，可以排列640个电流馈送晶体管1708和电流排放晶体管1709或其整数份额(320、160、80等)。因此，可以在QCIF情况下排列176、88、44、或42个晶体管，在XGA情况下排列1024、512、256、或128个晶体管，而在UXGA情况下排列1600、800、400、或200个晶体管。或者，当电流源电路中的布线的电位不容易回到正常范围内时，优选仅仅排列一个馈送电流的晶体管。
例如，W优选为5-800微米，更优选为50-800微米，且L为5-20微米，更优选为5-10微米。W/L优选为1-150，更优选为50-150。
要指出的是，在图17-21的各列信号线中，仅仅示出了一个电流源电路，但借助于并行提供多个电流源电路并使之交替地工作，能够同时执行输出操作作为设定操作等。本发明不局限于这一结构，也可以采用实施方案1和2所述的各种结构。
而且，当将模拟电流输出到负载(象素)时，采用了图22所示的结构。为简化起见，图22示出了3位的情况。亦即，提供了参考电流源电路2201A、2201B、2201C，且设定操作中的电流大小分别为Ic、2×Ic、4×Ic。电流源电路2202A、2202B、2202C分别被连接。图17所示的电流源电路1712可以被应用于电流源电路2202A、2202B、2202C。因此，电流源电路2202A、2202B、2202C分别输出大小为Ic、2×Ic、4×Ic的电流。开关2203A、2203B、2203C与各个电流源电路串联连接。这些开关由从图15所示的第二锁存电路(LAT2)1505输出的视频信号控制。从各个电流源电路和开关输出的电流的总和，被输出到是为象素的负载。借助于如上所述操作，模拟电流就作为视频信号被输出到象素。
要指出的是，借助于相似于图17而并行安排多个电流源电路，就能够同时执行诸如设定操作和输出操作之类的多个操作。
为简化起见，图22示出了3位的情况，但本发明不局限于此。利用相似的结构，能够容易地改变位数。
[实施方案模式7]
在本实施方案模式中，描述了将本发明应用于提供在源信号驱动电路与象素之间的电流源电路的情况。
图23示出了应用本发明的第一象素结构。
象素2313包括第一栅信号线2314、第二栅信号线2315、电流馈线2310、源信号线2316、电源线2306、开关TFT 2311、擦除TFT 2309、第一电容器2312、驱动TFT 2308、电流源TFT 2302、第二电容器2303、第一开关2304、第二开关2318、发光元件2307、以及参考电流源2301。
下面简要地描述本实施方案模式的象素结构和工作。在本结构中，当电流源TFT 2302将电流馈送到发光元件2307时，图象就被显示。来自参考电流源2301的电流被馈送到电流源TFT 2302和第二电容器2303，电流源TFT 2302的适当的栅-源电压从而被建立。因此，由第二电流源TFT 2302馈送的电流被建立。当第二栅信号线2315被选择时，开关晶体管2311被开通，数字图象信号(通常是电压数值)从而从源信号线2316被输入到第一电容器2312。要指出的是，利用晶体管的栅电容等，能够省略第一电容器2312。利用储存的数字图象信号，开关晶体管2311被开通或关断。亦即，开关晶体管2311控制着电流源TFT 2302馈送的电流是否流到发光元件2307。因而能够显示图象。
在本实施方案模式中，电流馈线2310的一侧通过参考电流源2301被连接到布线2305，而其另一侧通过第二开关2318被连接到第二电容器2303的一个端子、电流源TFT 2302的源端子、以及驱动TFT 2308的源端子。电流馈线2310被连接到电流馈送TFT 2321和电流排放TFT 2320。这些晶体管是二极管连接的TFT。电流馈送TFT2321的栅端子与其源端子被短路，并被连接到布线2317。电流排放TFT 2320的漏端子被连接到布线2306。电容器2303的另一端子通过电流源TFT 2302的栅端子和第一开关2304被连接到电源线2306。电流源TFT 2302的栅端子被连接到电源线2306。驱动TFT 2308的漏端子被连接到发光元件2307的阳极，而发光元件2307的阴极被连接到布线2319。开关TFT 2311的源端子被连接到源信号线2316，而其栅端子被连接到第一栅信号线2314。开关TFT 2311的漏端子被连接到驱动TFT的栅端子、擦除TFT 2309的源端子、以及第一电容器2312的一个端子。第一电容器2312的另一端子和擦除TFT 2309的漏端子被连接到电源线2306，而擦除TFT 2309的栅端子被连接到第二栅布线2315。
此处来描述将参考电流源2301的信号电流写入到象素2313的操作。
当将参考电流源2301的信号电流写入到象素2313的电流源电路时，第一开关2304和第二开关2318被开通。然后，电流从布线2306流到电容器2303，电流源TFT 2302的栅电位从而被积累在其中。当达到稳态时，就完成了写入。然后，开关2304和2318被关断。以这种方式，电流源TFT 2302的栅-源电压被保持在电容器2303中。换言之，用来将信号电流馈送到电流源TFT 2302的栅-源电压被保持。
当顺序在各个行中将参考电流源2301的信号电流写入到象素中的电流源TFT 2302时，假设输出操作(发光操作)在信号电流正被写入到第n行的象素2313n时开始于第一行。当输出操作未被执行时，第一栅信号线2314具有GND电位。当输出操作被执行时，VDD信号被输入到第一栅信号线2314，开关TFT 2311从而被开通，且电流开始从第二电源线2306流到第一电容器2312。驱动TFT 2308的栅电位被积累在第一电容器2312中，且当此栅电位超过驱动TFT 2308的阈值电压时，驱动TFT 2308就被开通，信号电流从而从电流源TFT2302被馈送到发光元件2307，从而发光。
此处，当VDD信号被输入到第一栅信号线2314时，与布线2314相交从而如图6所示形成寄生电容的电流馈线2310，具有高于VDD的电位。
当电流馈线2310的电位变得高于VDD时，连接到电源线2306的电流源TFT 2302n的一个端子相当于其源端子。此时，信号电流正被写入到象素2313n的电流源电路，因此，电流源TFT 2302n的栅端子及其连接到电源线2306的端子，被第一开关2304n短路。因此，当电流馈线2310的电位变得高于VDD时，电流源TFT 2302n被关断，电流从而不流动。如参照图9在实施方案模式1中所述，N沟道晶体管常常被用作电流源2301。然后，N沟道晶体管源端子的电位被恒定固定在布线2305的电位，因此，当连接到N沟道晶体管的漏端子侧的电流馈线2310的电位变高时，与信号电流相反地流动的电流增大得不多。
因此，电流馈线2310的电位回到正常范围内需要时间。然后，对第n行的写入操作终止，并在对第n行的写入操作完成之前(达到稳态之前)，开始对下一行的写入操作。结果，所希望的数据无法被写入到其中积累了所希望的电流源TFT 2302n的栅电位的第二电容器2303n，从而无法执行精确的显示。
但当如图23所示，电流排放TFT 2320被连接到电流馈线2310时，电流馈线2310的电位能够迅速地回到正常范围内。当电流馈线2310的电位变得高于是为电源线2306电位的VDD时，二极管连接的电流排放TFT 2320具有作为源端子的连接到电源线2306侧的端子，从而在其栅与源之间产生电位差。电流因此流到电流排放TFT 2320，并使电流馈线2310的电位回到正常范围内，从而能够减小写入信号电流的延迟。
在实际电路中，多个布线彼此相交，且信号在VDD与GND之间以复杂的方式改变。因此，电流馈线2310的电位变得比正常范围更低或更高。
当电流馈线2310的电位变得低于GND时，电流流到第二电容器2303，电流源TFT 2302从而被开通。当电流流过电流源TFT 2302时，电流馈线2310的电位能够回到正常范围内。在N沟道晶体管用于参考电流源2301的情况下，其连接到电流馈线2310的端子相当于源端子。因此，与信号电流流动的情况相比，栅-源电压变得更高，导致与信号电流相反地通过N沟道晶体管馈送更大的电流。而且，电流馈送TFT 2321连接到电流馈线2310侧的端子相当于源端子。电流于是通过电流馈送TFT 2321流动，使电流馈线2310的电位迅速地回到GND。
因此，当电流馈线2310的电位变得低于GND时，与变得高于VDD的情况相比，相当容易回到正常范围内。
因此，在图23中，用来使电流馈线2310的电位在其变得高于正常范围时回到正常范围内的电流排放TFT 2320的电流驱动能力，优选大于电流馈送TFT 2321的电流驱动能力。不言自明，可以仅仅提供电流排放TFT 2320而不提供电流馈送TFT 2321。否则，可以在象素部分的顶部和底部提供一对电流馈送TFT 2321和电流排放TFT2320，或仅仅电流排放TFT 2320。而且，可以在各个象素中提供一对电流馈送TFT 2321和电流排放TFT 2320或其中之一。在这种象素结构中，可以仅仅提供电流排放TFT 2320。
此处，图28示出了具有多个象素的显示器件的示意图。此显示器件包括衬底2801、FPC(柔性印刷电路)2802、门驱动电路2803、源信号驱动电路2804、象素部分2805、象素2806、以及整流元件2807和2808。要指出的是，象素2806被排列成对应于栅线和源信号线的矩阵。
如图28所示，电流排放晶体管2807被提供在各个源信号线的象素部分的顶部，而电流馈送晶体管2808被提供在其底部。不言自明，可以采用相反的结构，或可以在象素部分的顶部和底部提供电流排放晶体管2807和电流馈送晶体管2808。要指出的是，电流排放晶体管2807和电流馈送晶体管2808可以由二极管连接的晶体管组成。但其它的整流元件也可以被用来代替电流排放晶体管2807和电流馈送晶体管2808。
要指出的是，二极管连接的TFT在本实施方案中被用作电流馈送TFT和电流排放出TFT，但只要具有整流效应，也可以采用任何其它器件，例如PN或PIN结二极管、肖特基二极管、以及碳纳米管二极管。
图24示出了其中采用了本发明的第二象素结构。
图24所示的象素包括源信号线2410、第一栅信号线2414、第二栅信号线2415、电源线2416、开关TFT 2411、保持TFT 2412、驱动TFT 2404、电流源TFT 2402、电容器2403、发光元件2417、以及视频信号输入电流源2401。
开关TFT 2411的栅端子被连接到第二栅信号线2415，其源端子被连接到源信号线2410，而其漏端子被连接到驱动TFT 2404的源端子以及电流源TFT 2402的漏端子。保持TFT 2412的栅端子被连接到第一栅信号线2414，其源端子被连接到驱动TFT 2411的栅端子以及电流源TFT 2402的栅端子，而其漏端子被连接到源信号线2410。驱动TFT 2424的漏端子被连接到发光元件2417的阳极。电流源TFT2402的源端子被连接到电源线2416。电容器2403被连接在电流源TFT2402的栅端子与源端子之间，并保持电流源TFT 2402的栅-源电压。电源线2416和发光元件2417的阴极分别被输入预定的电位，且其间具有电位差。
此处，在日本专利公开No.2004-054200中公开了详细的驱动方法，故其描述从略。
当将信号电流写入到象素时，借助于用视频信号输入电流源2401进行写入，电流源TFT 2402的栅电位被积累在电容器2403中。此时，在源信号线2410中可能出现噪声，这可能使源信号线2410的电位超出正常范围。在源信号线2410的电位变得低于正常范围的情况下，电流源TFT 2402的栅-源电压提高，电流从而被馈自布线2416。因此，源信号线2410的电位容易回到正常范围内。
另一方面，在源信号线2410的电位变得高于正常范围的情况下，如实施方案模式2所述，工作于饱和区的N沟道晶体管常常被用于连接到低电位侧的视频信号输入电流源2401。因此，如上所述，当源信号线2410的电位变得高时，流到N沟道晶体管的电流改变得不多。要指出的是，在写入操作中，开关TFT 2411和保持TFT 2412是开通的。因此，连接到开关TFT 2411的电流源TFT 2402的一个端子相当于源端子，其栅端子和源端子因而被短路。电流源TFT 2402被关断，电流因而不流动。电流与信号电流相反地流到电容器2403。因此，即使在源信号线2410的电位回到正常范围内之后，写入操作也被延迟。但在图24的结构中，当源信号线2410的电位变得低于布线2413的电位时馈送电流的电流馈送TFT 2409以及当源信号线2410的电位变得高于布线2406的电位时排放电流的电流排放TFT 2408，被连接到电流馈线2310。因此，当源信号线2410的电位变得超出正常范围时，电流流过电流馈送TFT 2409和电流排放TFT 2408，电位从而能够迅速地回到正常范围内。最好提高电流排放TFT 2408的电流驱动能力。最好提高整个电路的的电流驱动能力，使TFT的数目可以增加以及增大TFT的W/L。本发明不局限于图24的结构，电流排放TFT 2408也可以被提供在象素顶部，而电流馈送TFT 2409被提供在其底部，一对电流排放TFT 2408和电流馈送TFT 2409可以被提供在象素的顶部和底部，或也可以仅仅提供电流排放TFT 2408。而且，可以为各个象素提供一对电流馈送TFT 2409和电流排放TFT 2408或其中之一。在这种象素结构中，也可以仅仅提供电流排放TFT 2408。
参照图25来描述第三象素结构。
图25示出了第三结构的例子。图25中的象素包括源信号线2507、第一栅信号线2510、第二栅信号线2509、第三栅信号线2517、电源线2518、第一TFT 2514、第二TFT 2506、第三TFT 2502、第四TFT2504、电容器2503、发光元件2505、以及视频信号输入电流源2501。
第一TFT 2514的栅端子被连接到第一栅信号线2510，其源端子被连接到源信号线2507，而其漏端子被连接到第二TFT 2506的漏端子以及第三TFT 2502的源端子。第三TFT 2502的栅端子被连接到第二栅信号线2509，其源端子被连接到电源线2518。第四TFT 2504的栅端子被连接到第三栅信号线2517，其漏端子被连接到第三TFT 2502的栅端子，而其漏端子被连接到第三TFT 2508的漏端子和发光元件2505的阳极。电容器2503被连接在第三TFT 2508的栅端子与源端子之间，并保持第三TFT 2508的栅-源电压。电源线2518和发光元件2505的阴极分别被输入预定的电位，且其间具有电位差。
此处，在日本专利公开No.2004-054200中公开了详细的驱动方法，故其描述从略。
当将信号电流写入到象素时，借助于用视频信号输入电流源2501进行写入，第三TFT 2502的栅电位被积累在电容器2503中。此时，在源信号线2507中可能出现噪声，这可能使源信号线2507的电位超出正常范围。如实施方案模式1所述，在源信号线2507的电位变得低于正常范围的情况下，工作于饱和区的P沟道晶体管常常被用于连接到高电位侧的视频信号输入电流源2501。因此，如上所述，流过P沟道晶体管的电流此时不改变。而且，第二TFT 2506连接到电源线2518的端子仍然相当于源端子，因此，流过第二TFT 2506的电流也增大得不多。由于其中积累第三TFT 2508的栅电位的电容器2503释放电荷，因此，第三TFT 2502被关断，电流从而也不流过第三TFT 2502。由于第四TFT 2504在写入信号电流时处于开通，故电流与信号电流相反地流到电容器2503。因此，即使在源信号线2407的电位回到正常范围内之后，写入操作也被延迟。但在其中采用本发明的图25中提供了电流馈送TFT 2513，在源信号线2507的电位变得低于正常范围的情况下，这能够提供电流，直至电位能够迅速地回到GND。
另一方面，在源信号线2507的电位变得高于正常范围的情况下，电流流到电容器2503，且电流源TFT 2502的栅电位被积累在其中，第三TFT 2502于是被开通。然后电流流到第三TFT 2502。随着第二TFT 2506的栅-源电压增大，流到第二TFT 2506的电流也增大。由于作为视频信号输入电流源的P沟道晶体管的连接到源信号线2507的端子，相当于源信号线，故栅-源电压增大，这就增大了流到P沟道晶体管的电流。因此，当源信号线2507的电位变得高于正常范围时，与变得低于正常范围的情况相比，电位能够相当容易地回到正常范围内。而且，由于提供了电流排放TFT 2511，它馈送电流，直至源信号线2507的电位回到VDD，故电位能够迅速地回到正常范围内。
在图25的结构中，电流馈送TFT 2513的电流驱动能力被提高。最好提高整个电路的的电流驱动能力，使TFT的数目可以增加以及增大TFT的W/L。本发明不局限于图25的结构，电流排放TFT 2511也可以被提供在象素顶部，而电流馈送TFT 2513被提供在其底部，一对电流排放TFT 2511和电流馈送TFT 2513可以被提供在象素的顶部和底部，或也可以仅仅提供电流馈送TFT 2513。而且，可以为各个象素提供一对电流馈送TFT 2513和电流排放TFT 2511或其中之一。在这种象素结构中，也可以仅仅提供电流馈送TFT 2513。
参照图26来描述第四结构。
图26中的象素包括源信号线2608、第一栅信号线2610、第二栅信号线2616、电源线2609、第一TFT 2606、第二TFT 2605、第三TFT 2604、第四TFT 2602、电容器2603、发光元件2607、以及视频信号输入电流源2601。
第一TFT 2606的栅端子被连接到第一栅信号线2610，其源端子被连接到源信号线2608，其漏端子被连接到第二TFT 2605的漏端子以及第三TFT 2604的漏端子。第三TFT 2604的栅端子被连接到第二栅信号线2616，其源端子被连接到第二TFT 2605的栅端子以及第四TFT 2602的栅端子，第二TFT 2605和第四TFT 2602的源端子被连接到电源线2609。第四TFT 2602的漏端子被连接到发光元件2607的阳极。电容器2603被连接到第二TFT 2605和第四TFT 2602的栅端子，并保持第二TFT 2605和第四TFT 2602的栅-源电压。电源线2609和发光元件2607的阴极分别被输入预定的电位，且其间具有电位差。
此处，在日本专利公开No.2004-054200中公开了详细的驱动方法，其描述从略。
当将信号电流写入到象素时，借助于用视频信号输入电流源2601进行写入，第二TFT 2605和第四TFT 2602的栅电位被积累在电容器2603中。首先，当源信号线2608的电位变得低于正常范围时，由于第二TFT 2605的栅端子通过第一TFT 2606和第三TFT 2604被连接到源信号线2608，故第二TFT 2605的栅电位变得低于正常范围。由于第二TFT 2605的源端子被连接到电源线2609，故第二TFT 2605的栅-源电压增大，这增大了从电源线2609流到第二TFT 2605的电流。因此，源信号线2608的电位相当容易回到正常范围内。
另一方面，在源信号线2608的电位变得高于正常范围的情况下，如实施方案模式2所述，工作于饱和区的N沟道晶体管常常被用于连接到低电位侧的视频信号输入电流源2601。因此，如上所述，当源信号线2608的电位变得高时，流过N沟道晶体管的电流改变得不多。在写入操作中，第一TFT 2606和第三TFT 2604是开通的。第二TFT2605连接到第一TFT 2606漏端子的端子相当于源端子，因此，栅和源通过用作开关的第三TFT 2604被短路。因此，第二TFT 2605被关断，电流因而不流动。而且，电流与信号电流相反地流到电容器2603。因此，即使在源信号线2608的电位回到正常范围内之后，写入操作也被延迟。
但在图26的结构中，当源信号线2608的电位变得低于布线2613的电位时馈送电流的电流馈送TFT 2611以及当源信号线2608的电位变得高于布线2614的电位时排放电流的电流排放TFT 2612，被连接到源信号线2608。因此，在源信号线的电位变得超出正常范围时，电流被馈送到电流馈送TFT 2611和电流排放TFT 2608，电位从而能够迅速地回到正常范围内。最好提高电流排放TFT 2612的电流驱动能力。最好提高整个电路的的电流驱动能力，使TFT的数目可以增加以及增大TFT的W/L。本发明不局限于图26的结构，电流排放TFT 2611也可以被提供在象素顶部，而电流馈送TFT 2611被提供在其底部，一对电流排放TFT 2612和电流馈送TFT 2611可以被提供在象素的顶部和底部，或也可以仅仅提供电流排放TFT 2612。而且，可以为各个象素提供一对电流馈送TFT 2611和电流排放TFT 2612或其中之一。在这种象素结构中，也可以仅仅提供电流排放TFT 2612。
参照图27来描述第五结构。
图27示出了第五结构。图27中的象素包括源信号线2708、第一栅信号线2709、第二栅信号线2710、第三栅信号线2711、电源线2712、第一TFT 2706、第二TFT 2704、第三TFT 2705、第四TFT 2702、电容器2703、发光元件2707、以及视频信号输入电流源2701。
第一TFT 2706的栅端子被连接到第一栅信号线2709，其源端子被连接到源信号线2708，而其漏端子被连接到第二TFT 2704的漏端子、第三TFT 2705的漏端子、以及第四TFT 2702的源端子。第二TFT 2704的栅端子被连接到第二栅信号线2710，而其源端子被连接到第四TFT 2702的栅端子。第四TFT 2702的源端子被连接到电源线2712。第三TFT 2705的栅端子被连接到第三栅信号线2711，其漏端子被连接到发光元件2707的阳极。电容器2703被连接在第四TFT
2703的栅端子与电源线2712之间，并保持第四TFT 2702的栅-源电压。电源线2712和发光元件2707的阴极分别被输入预定的电位，且其间具有电位差。
此处，在日本专利公开No.2004-054200中公开了详细的驱动方法，其描述从略。
当将信号电流写入到象素时，借助于用视频信号输入电流源2701进行写入，第四TFT 2702的栅电位被积累在电容器2703中。首先，当源信号线2708的电位变得低于正常范围时，第四TFT 2702的栅端子通过第一TFT 2706和第二TFT 2704被连接到源信号线2708，因此，第四TFT 2702的栅电位变得低于正常范围。由于第四TFT 2702的源端子被连接到电源线2712，故第四TFT 2702的栅-源电压增大，因此，从电源线2712流到第四TFT 2702的电流也增大。因此，源信号线2708的电位相当容易回到正常范围内。
另一方面，在源信号线2708的电位变得高于正常范围的情况下，如实施方案模式2所述，工作于饱和区的N沟道晶体管常常被用于连接到低电位侧的视频信号输入电流源2701。因此，如上所述，当源信号线2708的电位变得高时，流到N沟道晶体管的电流改变得不多。要指出的是，在写入操作中，第一TFT 2706和第二TFT 2704是开通的。因此，第四TFT 2702连接到第一TFT 2706漏端子的端子相当于源端子，其栅和源因而通过用作开关的第二TFT 2704被短路。第四TFT 2702被关断，电流因而不流动。电流与信号电流相反地流到电容器2703。因此，即使在源信号线2708的电位回到正常范围内之后，写入操作也被延迟。
但在图27的结构中，当源信号线2716的电位变得低于布线2716的电位时馈送电流的电流馈送TFT 2715以及当源信号线2708的电位变得高于布线2716的电位时排放电流的电流排放TFT 2713，被连接到源信号线2708。因此，在源信号线的电位变得超出正常范围时，电流被馈送到电流馈送TFT 2715和电流排放TFT 2713，电位从而能够迅速地回到正常范围内。最好提高电流排放TFT 2713的电流驱动能力。最好提高整个电路的的电流驱动能力，使TFT的数目可以增加以及增大TFT的W/L。本发明不局限于图27的结构，电流排放TFT 2713也可以被提供在象素顶部，而电流馈送TFT 2714被提供在其底部，一对电流排放TFT 2713和电流馈送TFT 2714可以被提供在象素的顶部和底部，或也可以仅仅提供电流排放TFT 2713。而且，可以为各个象素提供一对电流馈送TFT 2714和电流排放TFT 2713或其中之一。在这种象素结构中，也可以仅仅提供电流排放TFT 2713。
[实施方案模式8]
本发明可应用于各种电子装置。具体地说，本发明可应用于构成各种电子装置的显示部分的象素和信号驱动电路。这些电子装置包括摄象机、数码相机、风镜式显示器(头戴显示器)、导航系统、放声装置(汽车组合音响、音响组成系统等)、膝上计算机、游戏机、便携式信息终端(便携式计算机、便携式电话、便携式游戏机、电子记事本等)、配备有记录媒质的放像装置(具体地说是重现诸如DVD(数字万能碟盘)之类的记录媒质并具有能够显示重现的图象的显示器的装置)等。特别是常常被倾斜地观察的信息终端被要求具有广阔的视角，因此，本发明的显示器件被优选采用。图30A-30H示出了这些电子装置的具体例子。
图30A示出了一种显示器，它包括机箱13001、支座13002、显示部分13003、扬声器部分13004、视频输入端子13005等。在显示器显示部分13003的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。本发明的显示器件可以是液晶显示器件或发光器件。要指出的是，此显示器件包括用来显示诸如个人计算机、接收电视广播、以及广告的信息的显示器件。
图30B示出了一种数码静像相机，它包括主体13101、显示部分13102、图象接收部分13103、操作键13104、外部连接端口13105、快门13106等。在显示器显示部分13102的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。
图30C示出了一种膝上计算机，它包括主体13201、机箱13202、显示部分13203、键盘13204、外部连接端口13205、鼠标13206等。在显示器显示部分13203的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。
图30D示出了一种便携式计算机，它包括主体13301、显示部分13302、开关13303、操作键13304、红外端口13305等。在显示器显示部分13302的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。
图30E示出了一种便携式配备有记录媒质(具体地说是DVD重现装置)的放像装置，它包括主体13401、机箱13402、显示部分A13403、显示部分B 13404、记录媒质(DVD等)读出部分13405、操作键13406、扬声器部分13407等。显示部分A 13403主要显示图象数据，而显示部分B 13404主要显示文本数据。在显示器显示部分A13403和B 13404的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。注意，配备有记录媒质的放像装置包括家用游戏机等。
图30F示出了一种风镜式显示器(头戴显示器)，它包括主体13501、显示部分13502、以及镜臂部分13503。在显示器显示部分13502的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。
图30G示出了一种摄象机，它包括主体13601、显示部分13602、机箱13603、外部连接端口13604、遥控接收部分13605、图象接收部分13606、电池13607、声音输入部分13608、操作键13609等。在显示器显示部分13602的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。
图30H示出了一种便携式电话，它包括主体13701、机箱13702、显示部分13703、声音输入部分13704、声音输出13705、操作键13706、外部连接端口13707、天线13708等。在显示器显示部分13703的电源电路中采用本发明，能够降低噪声造成的工作缺陷，从而抑制显示不均匀性。
如上所述，本发明能够被应用于各种电子装置。
[实施方案1]
在本实施方案中，参照图29来描述参照图21在实施方案模式4中所述的二极管连接的晶体管1708和1709的掩模布局。
图29所示的晶体管2912相当于图18所示排列在最后一列电流源电路1712处的晶体管1709，而晶体管2913相当于排列在最后一列电流源电路1712处的晶体管1708。本实施方案所述的晶体管2912包括半导体层2904、栅电极2905、源电极2907、以及漏电极2906。栅电极2905与源电极2907通过接触孔被连接。而且，漏电极2906通过接触孔被连接到高电位(VDD)电源线2902。要指出的是，栅电极2905具有双栅结构，其中，一个栅的栅宽度为6微米。换言之，晶体管2912的沟道长度是12微米，而沟道宽度是10微米。
晶体管2913包括半导体层2908、栅电极2909、源电极2910、以及漏电极2911。栅电极2909与源电极2910通过接触孔被连接。而且，漏电极2906通过接触孔被连接到低电位(GND)电源线2901。要指出的是，栅电极2909具有栅宽度各为6微米的所谓双栅结构。换言之，晶体管2913的沟道长度是12微米，而沟道宽度是100微米。
借助于对同一个导电膜进行图形化并彼此连接，来形成晶体管2912的源电极2907、晶体管2913的漏电极2911、以及布线2903。
当布线2903中出现噪声且其电位变得超出正常范围时，电流流过晶体管2912和2913，从而使布线2903的电位回到正常范围内。亦即，当布线2903的电位变得高于高电位(VDD)电源线2902时，电流流过晶体管2912。换言之，晶体管2912能够使布线2903的电位回到VDD。另一方面，当布线2903的电位变得低于低电位(GND)电源线2901时，电流流过晶体管2913。换言之，晶体管2913能够使布线2903的电位回到GND。
要指出的是，本实施方案的掩模布局仅仅是一个例子，本发明不局限于此。
图50A示出了沿图29中虚线A-B的剖面图，而图50B示出了沿图29中虚线C-D的剖面图。
基底膜5002被形成在衬底5001上。诸如玻璃衬底、石英衬底、塑料衬底、以及陶瓷衬底之类的绝缘衬底、金属衬底、半导体衬底等，可以被用作衬底5001。可以用CVD或溅射方法来形成基底膜5002。例如，可以采用由CVD方法用SiH4、N2O、NH3作为源材料形成的氧化硅膜、氮化硅膜、氮氧化硅膜等。而且，也可以采用这些膜的叠层。要指出的是，基底膜5002被提供来防止杂质从衬底5001扩散到半导体层中，在用玻璃衬底或石英衬底作为衬底5001的情况下，不必提供基底膜5002。
小岛状半导体层被形成在基底膜5002上。此半导体层包括N沟道形成区5003、要成为N沟道晶体管的源区和漏区的杂质区5004、低浓度杂质区(LLD区)5005、P沟道形成区5011、要成为P沟道晶体管的源区和漏区的杂质区5012。栅电极5007被形成在沟道形成区5003和沟道形成区5011上，以栅绝缘膜5005插入其间。形成了从栅电极5007延伸的第一布线5014和第二布线5015。用CVD或溅射方法形成的氧化硅膜、氮化硅膜、氮氧化硅膜等，可以被用作栅绝缘膜5006。铝(Al)膜、铜(Cu)膜、包含铝或铜作为主要成分的薄膜、铬(Cr)膜、钽(Ta)膜、氮化钽(TaN)膜、钛(Ti)膜、钨(W)膜、钼(Mo)膜等，可以被用作栅电极5007、第一布线5014、以及第二布线5015。
侧壁5008被形成在栅电极5007的侧面上。可以借助于形成氧化硅膜、氮化硅膜、氮氧化硅膜以覆盖栅电极5007然后回腐蚀，来形成侧壁5008。
要指出的是，LDD区5005被提供在侧壁5008下方。亦即，以自对准的方式来形成LDD区5005。
层间绝缘膜5009被形成在栅电极5007、第一布线5014、第二布线5015、侧壁5008、以及栅绝缘膜5006上。层间绝缘膜5009包括作为底层的无机绝缘膜和作为顶层的树脂膜。氧化硅膜、氮化硅膜、氮氧化硅膜、或这些膜的叠层，可以被用作无机绝缘膜。聚酰亚胺、聚酰胺、丙烯酸、聚酰亚胺酰胺、环氧树脂等，可以被用作树脂膜。
第三布线5010和第四布线5013被形成在层间绝缘膜5009上。要指出的是，第三布线5010通过接触孔被电连接到杂质区5004。第三布线5010通过接触孔被连接到杂质区5004和第一布线5014。第四布线5013通过接触孔被连接到杂质区5012和第二布线5015。钛(Ti)膜、铝(Al)膜、铜(Cu)膜、含Ti的铝膜等，可以用作第三布线5010和第四布线5013。在与第三布线5010和第四布线5013相同的层中提供诸如信号线之类的布线的情况下，最好采用低电阻的铜。
[实施方案2]
在本实施方案中，参照图46A和46B来描述在象素和部分信号驱动电路中包括本发明的电流源电路的显示器件的显示屏的结构。
图46A是显示屏的俯视平面图，而图46B是沿图46A中虚线A-A’的剖面图。提供了虚线所示的信号驱动电路4601、象素部分4602、扫描驱动电路4606。提供了密封衬底4604以及环绕空间4607的密封元件4605。
要指出的是，布线4608将输入的信号传输到扫描驱动电路4606和信号驱动电路4601，并从作为外部输入端子的FPC(柔性印刷电路)4609接收视频信号、时钟信号、起始信号等。用COG(玻璃上芯片)等方法，IC芯片(其中制作有存储电路、缓冲电路等的半导体芯片)4646被安装在FPC 4609与显示屏之间的连接部分上。要指出的是，虽然此处仅仅示出了FPC，但印刷电路板(PWB)也可以被固定到FPC。本说明书中的显示器件不仅包括显示屏主体，而且还包括FPC或其上固定的PWB。而且，也可以包括IC芯片等。
接着，参照图46B来描述剖面结构。象素部分4602和外围驱动电路(扫描驱动电路4606和信号驱动电路4601)被形成在衬底4610上，但此处仅仅示出了信号驱动电路4601和象素部分4602。
要指出的是，信号驱动电路4601由诸如N沟道TFT 4620和N沟道TFT 4621之类的单极晶体管组成。要指出的是，扫描驱动电路4606同样由N沟道晶体管组成。由于利用本发明的象素结构，能够采用单极晶体管，故能够制造单极显示屏。在本实施方案中，示出了一种显示屏，其中，外围驱动电路被集成在衬底上，但本发明不局限于此，可以用IC芯片等来形成所有或部分外围驱动电路，并用COG方法等来安装。在此情况下，不要求驱动电路是单极的，P沟道晶体管也可以组合使用。虽然在本实施方案的显示器件中未示出图13所示的显示器件中的晶体管1301和1302，但为各个外围驱动电路提供了晶体管。
象素部分4602包括各具有开关TFT 4611和驱动TFT 4612的构成象素的多个电路。驱动TFT 4612的源电极被连接到第一电极4613。而且，绝缘体4614由正型光敏丙烯酸树脂膜组成，以覆盖第一电极4613的端部。
为了得到有利的覆盖，绝缘体4616的顶部或底部被形成为具有曲率。例如，在采用正型光敏丙烯酸作为绝缘体4616的材料的情况下，最好仅仅绝缘体4616的顶部具有曲率(0.2-3微米)。由于受光而不溶于腐蚀剂的负型光敏丙烯酸以及由于受光而溶于腐蚀剂的正型光敏丙烯酸，都能够被用于绝缘体4616。
含有机化合物的层4616和第二电极4617被形成在第一电极4613上。此处，最好采用功函数高的材料作为用作阳极的第一电极4613的材料。例如，可以采用ITO(氧化铟锡)膜、氧化铟锌(IZO)膜、氮化钛膜、铬膜、钨膜、锌膜、铂膜等的单层，上述膜与含氮化钛和铝作为主要成分的膜的叠层，上述膜、含氮化钛和铝作为主要成分的膜、以及氮化钛膜的三层结构等。要指出的是，叠层结构降低了布线的电阻，提供了有利的欧姆接触，因而能够用作阳极。
利用淀积掩模的淀积或喷墨方法来形成含有机化合物的层4616。属于周期表4族的金属络合物被用于部分层4616。而且，可以组合使用高分子或低分子重量材料。对于用于含有机化合物的层的材料，常常采用单层或叠层形式的有机化合物，但在本实施方案中，无机化合物也可以被包含在由有机化合物形成的部分膜中。而且，可以采用熟知的三重材料。
对于用于形成在含有机化合物的层4616上的第二电极(阴极)4617的材料，要采用低功函数材料(Al、Ag、Li、Ca)或这些材料的合金(MgAg、MgIn、AlLi、CaF2、CaN)。在含有机化合物的层4616产生的光透过第二电极4617的情况下，最好采用厚度小的金属薄膜与透光导电膜(ITO(氧化铟锡)、氧化铟-氧化锌合金(In2O3-ZnO)、氧化锌(ZnO)等)的叠层。
借助于用密封材料4605将密封衬底4604固定到衬底4610，发光元件4618被提供在由衬底4610、密封衬底4604、以及密封材料4605环绕的空间4607中。可以用惰性气体(氮、氩等)以及密封材料4605来填充空间4607。
最好使用环氧树脂基树脂作为密封材料4605。而且，此材料最好尽可能少透潮气和氧。由FRP(玻璃纤维加固的塑料)、PVF(聚氟乙烯)、myler、聚酯、丙烯酸等组成的塑料衬底，以及玻璃衬底和石英衬底，可以被用作密封衬底4604。
如上所述，能够得到具有本发明的象素结构的显示屏。
已经对用应用于象素部分半导体层的结晶半导体(例如多晶硅(P-Si:H))来集成象素部分和外围驱动电路的情况进行了描述，但非晶半导体(例如非晶硅(a-Si:H))也可以被应用于象素部分和部分信号驱动电路中具有本发明的电流源电路的显示器件中的象素部分的半导体层。在此情况下，象素部分4502被形成在衬底4500上，且如图45所示，利用密封材料4509，用衬底4500和密封衬底4508密封。而且，外围驱动电路(信号驱动电路4501和扫描驱动电路4504)被形成在用COG等方法安装在衬底上的IC芯片上。然后，衬底4500和FPC被连接。要指出的是，借助于将IC芯片4506和4507安装在衬底4500和FPC 4505的连接部分上，能够得到更窄的框架。
下面描述的是在将非晶半导体应用于象素部分的半导体层的情况下部分象素部分的剖面结构。
图47A和47B示出了顶栅晶体管，而图48A、48B、49A、49B示出了底栅晶体管。
图47A示出了采用非晶半导体作为半导体层的顶栅晶体管的剖面结构。基底膜4702被形成在衬底4701上。象素电极4703被形成在基底膜4702上。由相同于象素电极4703的材料组成的第一电极4704被形成在与象素电极4703相同的层中。
玻璃衬底、石英衬底、陶瓷衬底之类可以被用作衬底4701。氮化铝(AlN)、氧化硅(SiO2)、氮氧化硅(SiOxNy)之类的单层或叠层可以被用作基底膜4702。
布线4705和布线4706被形成在基底膜4702上，且象素电极4703的端部被布线4705覆盖。具有N型导电性的N型半导体层4707和4708被形成在布线4705和4706上。半导体层4709被形成在基底膜4702上的布线4705与4706之间。部分半导体层4709延伸在N型半导体层4707和4708上。要指出的是，各个半导体层由诸如非晶硅(a-Si:H)和微晶半导体(μ-Si:H)之类的具有非结晶性的半导体组成。栅绝缘膜4710被形成在半导体层4709上。由相同于栅绝缘膜的材料组成的绝缘膜4711也被形成在第一电极4704上。注意，栅绝缘膜4710由氧化硅膜、氮化硅膜之类组成。
栅电极4712被形成在栅绝缘膜4710上。由相同于栅电极4712的材料组成的第二电极4713，被形成与第一电极4704上的栅电极4712相同的层中，以绝缘膜4711插入在第二电极4713与第一电极4704其间。第一电极4704和第二电极4713将绝缘膜4711夹在中间，从而形成电容器4719。形成层间绝缘膜4714，以便覆盖象素电极4703的端部、驱动晶体管4718、以及电容器4719。
含有机化合物的层4715和反电极4716，被形成在层间绝缘膜4714和提供于层间绝缘膜4714的窗口中的象素电极4703上。象素电极4703和反电极4716将含有机化合物的层4715夹在中间，从而形成发光元件4717。
而且，图47A所示的第一电极4704可以由图47B所示的第一电极4720组成。第一电极4720由与布线4705和4706相同的材料形成在与布线4705和4706相同的层中。
图48A和48B示出了在半导体层中采用非晶半导体的底栅晶体管的剖面图。
基底膜4802被形成在衬底4801上。栅电极4803被形成在基底膜4802上。由相同于栅电极4803的材料组成的第一电极4804，被形成在与栅电极4803相同的层中。掺磷的多晶硅可以被用作栅电极4803的材料。除了多晶硅之外，可以采用是为金属和硅的化合物的硅化物。
形成栅绝缘膜4805，以便覆盖栅电极4803和第一电极4804。氧化硅膜、氮化硅膜之类被用作栅绝缘膜4805。
半导体层4806被形成在栅绝缘膜4805上。由相同于半导体层4806的材料组成的半导体层4807，被形成在与半导体层4806相同的层中。
玻璃衬底、石英衬底、陶瓷衬底之类可以被用作衬底4801。氮化铝(AlN)、氧化硅(SiO2)、氮氧化硅(SiOxNy)之类的单层或叠层可以被用作基底膜4802。
具有N型导电性的N型半导体层4808和4809被形成在半导体层4806上，且N型半导体层4810被形成在半导体层4807上。
布线4811和4812被分别形成在N型半导体层4808、4809、4810上。由相同于布线4811和4812的材料组成的导电层4813被形成在N型半导体层4810上。
第二电极由半导体层4807、N型半导体层4810、以及导电层4813组成。第二电极和第一电极4804将栅绝缘膜4802夹在中间，从而形成电容器4820。
布线4811的端部之一延伸在形成的象素电极4814上。
形成绝缘体4813，以便覆盖象素电极4814的端部、驱动晶体管4819、以及电容器4820。
含有机化合物的层4816和反电极4817，被形成在象素电极4814和绝缘体4815上。象素电极4814和反电极4817将含有机化合物的层4816夹在中间，从而形成发光元件4818。
半导体层4807和是为电容器第二电极一部分的N型半导体层4810，不一定要提供。亦即，导电层4813可以被用作第二电极来形成电容器，其中，栅绝缘膜被第一电极4804和导电层4813夹在中间。
在图48A中，借助于在形成布线4811之前形成象素电极4814，能够形成电容器4822，如图48B所示，电容器4822具有第一电极4804和象素电极形成的第二电极4821将栅绝缘膜4805夹在中间的结构。
在图48A和48B中，示出了一种沟道腐蚀结构的相反交错晶体管，但也可以采用沟道保护结构的晶体管。下面参照图49A和49B来描述沟道保护结构的晶体管的情况。
图49A所示的沟道保护结构的晶体管与图48A所示沟道腐蚀结构的驱动晶体管4819的不同之处在于，作为抗腐蚀掩模的绝缘体4901被提供在其中形成沟道腐蚀结构的驱动晶体管4819的半导体层4806的沟道的区域内。其它共同的部分用相同的参考号表示。
同样，图49B所示的沟道保护结构的晶体管与图48B所示沟道腐蚀结构的驱动晶体管4819的不同之处在于，作为抗腐蚀掩模的绝缘体4901被提供在其中形成沟道腐蚀结构的驱动晶体管4819的半导体层4806的沟道的区域内。其它共同的部分用相同的参考号表示。
利用非晶半导体膜作为包括在本发明象素结构中的晶体管的半导体层(沟道形成区、源区、漏区等)，能够降低制造成本。
要指出的是，可用于本发明的象素结构的晶体管和电容器的结构不局限于上面所述的，可以采用各种结构的晶体管和电容器。
本申请基于2004年5月21日在日本专利局提交的日本专利申请No.2004-152601，其内容在此处被列为参考。

Claims (19)

1.一种显示器件，包括：
晶体管；
电流源；
电连接在所述晶体管的漏端子与所述电流源之间的布线；
具有电连接到所述晶体管的栅端子的第一端子和电连接到第一电源线的第二端子的电容器；
连接在所述晶体管的栅端子与所述晶体管的漏端子之间的开关；
具有电连接到所述布线的第三端子和电连接到第二电源线的第四端子的第一整流元件；以及
具有电连接到所述布线的第五端子和电连接到第三电源线的第六端子的第二整流元件，
其中，所述电流源被包括在驱动电路中，并且
其中，所述晶体管、所述电容器以及所述开关被包括在象素部分中。
2.根据权利要求1的显示器件，
其中，所述晶体管包括微晶半导体。
3.根据权利要求1的显示器件，
其中，第二电源线的电位高于第三电源线的电位。
4.根据权利要求1的显示器件，
其中，当所述布线的电位变得超出设定范围时，电流流到第一整流元件和第二整流元件中的至少一个，直至所述布线的电位回到所述设定范围内。
5.根据权利要求4的显示器件，
其中，所述设定范围是从第二电源线的电位到第一电源线的电位的范围。
6.一种显示器件，包括：
象素；
电连接到所述象素的源极线；
电连接到所述象素的电源线；
电连接到所述源极线的驱动电路；
电连接到所述源极线的第一二极管连接的晶体管；以及
电连接到所述源极线的第二二极管连接的晶体管，
其中，所述象素包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容器以及发光元件，
其中，第一晶体管的源极和漏极中的一个电连接到所述源极线，
其中，第二晶体管的源极和漏极中的一个电连接到所述电源线，第二晶体管的源极和漏极中的另一个电连接到第一晶体管的源极和漏极中的另一个，
其中，第三晶体管的源极和漏极中的一个电连接到第二晶体管的栅极，第三晶体管的源极和漏极中的另一个电连接到第二晶体管的源极和漏极中的所述另一个，
其中，第四晶体管的源极和漏极中的一个电连接到所述发光元件，第四晶体管的源极和漏极中的另一个电连接到第二晶体管的源极和漏极中的所述另一个，并且
其中，所述电容器的一个电极电连接到第二晶体管的栅极，所述电容器的另一个电极电连接到所述电源线。
7.根据权利要求6的显示器件，
其中，所述第二晶体管包括微晶半导体。
8.根据权利要求6的显示器件，
其中，当所述源极线的电位变得超出设定范围时，电流流到第一二极管连接的晶体管和第二二极管连接的晶体管中的至少一个，直至所述布线的电位回到所述设定范围内。
9.一种显示器件，包括：
象素部分，包括发光元件；
驱动电路，包括电流源，该驱动电路沿着所述象素部分的一侧设置；
从所述象素部分延伸到所述驱动电路的布线；以及
电连接到所述布线的整流元件，
其中，所述整流元件沿着所述象素部分的与设置所述驱动电路的一侧相反的一侧设置。
10.根据权利要求9的显示器件，
其中，当所述布线的电位变得超出设定范围时，电流流到所述整流元件，直至所述布线的电位回到所述设定范围内。
11.根据权利要求9的显示器件，
其中，所述驱动电路形成于集成电路芯片中。
12.一种显示器件，包括：
象素部分，包括发光元件；
驱动电路，包括电流源；
从所述象素部分延伸到所述驱动电路的布线；以及
电连接到所述布线的整流元件，
其中，所述发光元件被第一衬底、第二衬底以及用于将所述第一衬底固定到所述第二衬底的密封材料环绕。
13.根据权利要求12的显示器件，
其中，当所述布线的电位变得超出设定范围时，电流流到所述整流元件，直至所述布线的电位回到所述设定范围内。
14.根据权利要求12的显示器件，
其中，所述驱动电路形成于集成电路芯片中。
15.一种电子装置，包括：
外部连接端口；
操作键；以及
显示部分，所述显示部分包括：
晶体管；
电流源；
电连接在所述晶体管的漏端子与所述电流源之间的布线；
具有电连接到所述晶体管的栅端子的第一端子和电连接到第一电源线的第二端子的电容器；
连接在所述晶体管的栅端子与所述晶体管的漏端子之间的开关；
具有电连接到所述布线的第三端子和电连接到第二电源线的第四端子的第一整流元件；以及
具有电连接到所述布线的第五端子和电连接到第三电源线的第六端子的第二整流元件。
16.根据权利要求15的显示器件，
其中，所述晶体管包括微晶半导体。
17.根据权利要求15的显示器件，
其中，第二电源线的电位高于第三电源线的电位。
18.根据权利要求15的显示器件，
其中，当所述布线的电位变得超出设定范围时，电流流到第一整流元件和第二整流元件中的至少一个，直至所述布线的电位回到所述设定范围内。
19.根据权利要求18的显示器件，
其中，所述设定范围是从第二电源线的电位到第一电源线的电位的范围。
CN2009101417196A 2004-05-21 2005-05-20 半导体器件、显示器件、以及电子装置 Expired - Fee Related CN101561994B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004152601 2004-05-21
JP2004152601 2004-05-21
JP2004-152601 2004-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100727924A Division CN100514402C (zh) 2004-05-21 2005-05-20 半导体器件、显示器件、以及电子装置

Publications (2)

Publication Number Publication Date
CN101561994A true CN101561994A (zh) 2009-10-21
CN101561994B CN101561994B (zh) 2012-06-27

Family

ID=35374991

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100727924A Expired - Fee Related CN100514402C (zh) 2004-05-21 2005-05-20 半导体器件、显示器件、以及电子装置
CN2009101417196A Expired - Fee Related CN101561994B (zh) 2004-05-21 2005-05-20 半导体器件、显示器件、以及电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100727924A Expired - Fee Related CN100514402C (zh) 2004-05-21 2005-05-20 半导体器件、显示器件、以及电子装置

Country Status (3)

Country Link
US (4) US8355015B2 (zh)
JP (7) JP5386546B2 (zh)
CN (2) CN100514402C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556141A (zh) * 2018-06-01 2019-12-10 台湾积体电路制造股份有限公司 存储器电路和对rram器件执行写入操作的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
BRPI0918475A2 (pt) * 2008-09-02 2015-12-01 Sharp Kk dispositivo de display
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
JP5717607B2 (ja) * 2011-10-28 2015-05-13 株式会社ジャパンディスプレイ 電気光学装置および表示装置
KR20140000075A (ko) * 2012-06-22 2014-01-02 삼성디스플레이 주식회사 파워 유닛 및 이를 구비하는 유기 발광 표시 장치
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102515379B1 (ko) * 2014-09-12 2023-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10290573B2 (en) 2015-07-02 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20180323239A1 (en) * 2017-05-03 2018-11-08 Innolux Corporation Display device

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066918A (en) * 1976-09-30 1978-01-03 Rca Corporation Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits
US4131928A (en) * 1977-06-24 1978-12-26 Motorola, Inc. Voltage clamp device for monolithic circuits
GB2050668B (en) * 1979-05-28 1983-03-16 Suwa Seikosha Kk Matrix liquid crystal display system
FR2493012B1 (fr) * 1980-10-27 1987-04-17 Commissariat Energie Atomique Procede de commande d'une caracteristique optique d'un materiau
US4523189A (en) * 1981-05-25 1985-06-11 Fujitsu Limited El display device
US4559535A (en) * 1982-07-12 1985-12-17 Sigmatron Nova, Inc. System for displaying information with multiple shades of a color on a thin-film EL matrix display panel
JPS627167A (ja) 1985-07-03 1987-01-14 Sony Corp ダイオ−ドの形成方法
DE3750855T2 (de) * 1986-02-21 1995-05-24 Canon Kk Anzeigegerät.
JPH07114281B2 (ja) 1986-04-25 1995-12-06 セイコーエプソン株式会社 ドライバ−内蔵アクティブマトリックス基板
JPH0830823B2 (ja) 1986-07-02 1996-03-27 株式会社日立製作所 液晶表示装置
GB8621839D0 (en) * 1986-09-10 1986-10-15 British Aerospace Electrostatic discharge protection circuit
JPS6374034A (ja) 1986-09-18 1988-04-04 Seiko Instr & Electronics Ltd 電気光学的装置
JPH0827597B2 (ja) 1986-09-29 1996-03-21 株式会社東芝 アクテイブマトリクス型表示装置
US4803536A (en) 1986-10-24 1989-02-07 Xerox Corporation Electrostatic discharge protection network for large area transducer arrays
JPS63106788A (ja) * 1986-10-24 1988-05-11 松下電器産業株式会社 アクテイブマトリツクス駆動型装置の製造方法
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US5264839A (en) * 1987-09-25 1993-11-23 Canon Kabushiki Kaisha Display apparatus
FR2624655B1 (fr) * 1987-12-14 1990-05-11 Sgs Thomson Microelectronics Structure de protection d'un acces a un circuit integre
US5200876A (en) * 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
JPH032838A (ja) 1989-05-31 1991-01-09 Matsushita Electron Corp 液晶表示装置の製造方法
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
JPH0350528A (ja) 1989-07-18 1991-03-05 Nec Corp 液晶表示装置用アクティブマトリクス基板
US4965466A (en) 1989-07-19 1990-10-23 Motorola, Inc. Substrate injection clamp
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
GB2238683A (en) * 1989-11-29 1991-06-05 Philips Electronic Associated A thin film transistor circuit
US5159518A (en) * 1990-01-17 1992-10-27 Vlsi Technology, Inc. Input protection circuit for CMOS devices
JPH0473970A (ja) * 1990-07-16 1992-03-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5220443A (en) * 1991-04-29 1993-06-15 Nec Corporation Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) * 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2563221B2 (ja) 1991-10-29 1996-12-11 ユニチカ株式会社 帯電防止ポリエステルフィルムの製造方法
JPH06202151A (ja) 1992-12-28 1994-07-22 Casio Comput Co Ltd 薄膜トランジスタアレイ
KR100228520B1 (ko) 1992-08-13 1999-11-01 가시오 가즈오 박막트렌지스터 어레이 및 박막트렌지스터 어레이를 이용한 액정표시장치
JPH07175075A (ja) 1993-12-21 1995-07-14 Sharp Corp アクティブマトリックス型液晶パネル
JPH07230098A (ja) 1994-02-18 1995-08-29 Sanyo Electric Co Ltd 液晶表示装置
US5646808A (en) * 1994-08-05 1997-07-08 Kawasaki Steel Corporation Electrostatic breakdown protection circuit for a semiconductor integrated circuit device
US5631793A (en) * 1995-09-05 1997-05-20 Winbond Electronics Corporation Capacitor-couple electrostatic discharge protection circuit
USRE44267E1 (en) 1995-10-03 2013-06-04 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JPH1010493A (ja) 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板
KR100252308B1 (ko) 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3396620B2 (ja) * 1998-03-20 2003-04-14 シャープ株式会社 アクティブマトリクス基板およびその検査方法
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
US6377105B1 (en) * 1998-06-30 2002-04-23 Stmicroelectronics Limited On-chip higher-to-lower voltage input stage
JP4057716B2 (ja) * 1998-09-25 2008-03-05 東芝松下ディスプレイテクノロジー株式会社 保護回路を具えた絶縁ゲート型トランジスタ回路装置
KR100861756B1 (ko) * 1999-07-14 2008-10-06 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP3389174B2 (ja) * 1999-10-27 2003-03-24 エヌイーシーマイクロシステム株式会社 入力保護回路
US6373284B1 (en) * 2000-08-14 2002-04-16 Semiconductor Components Industries Llc Voltage level shifting circuit for bidirectional data
TW471039B (en) * 2000-08-21 2002-01-01 United Microelectronics Corp Self-aligned metal silicide manufacture process for electrostatic discharge device
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
US7030847B2 (en) * 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3846293B2 (ja) * 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
JP3657527B2 (ja) 2001-04-09 2005-06-08 シャープ株式会社 電源装置及びそれを備えた表示装置
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP2004054200A (ja) 2001-09-21 2004-02-19 Semiconductor Energy Lab Co Ltd 半導体装置
KR100924739B1 (ko) * 2001-09-21 2009-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
US6927618B2 (en) * 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
WO2003091977A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Driver circuit of el display panel
JP4490650B2 (ja) 2002-04-26 2010-06-30 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
KR101017797B1 (ko) * 2002-04-26 2011-02-28 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
JP2004109718A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 画像表示装置
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JPWO2004100118A1 (ja) * 2003-05-07 2006-07-13 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置およびその駆動方法
JP4360128B2 (ja) 2003-06-03 2009-11-11 セイコーエプソン株式会社 電気光学装置および電子機器
EP1671303B1 (en) 2003-09-12 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP4758085B2 (ja) * 2003-09-12 2011-08-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2005122076A (ja) 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2005156703A (ja) 2003-11-21 2005-06-16 Seiko Epson Corp 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器
JP5116216B2 (ja) * 2004-05-21 2013-01-09 株式会社半導体エネルギー研究所 表示装置
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556141A (zh) * 2018-06-01 2019-12-10 台湾积体电路制造股份有限公司 存储器电路和对rram器件执行写入操作的方法
US10930344B2 (en) 2018-06-01 2021-02-23 Taiwan Semiconductor Manufacturing Company Ltd. RRAM circuit and method
CN110556141B (zh) * 2018-06-01 2021-10-15 台湾积体电路制造股份有限公司 存储器电路和对rram器件执行写入操作的方法
US11393528B2 (en) 2018-06-01 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM circuit and method

Also Published As

Publication number Publication date
JP2021060598A (ja) 2021-04-15
US20170053600A1 (en) 2017-02-23
JP5386546B2 (ja) 2014-01-15
JP2011232769A (ja) 2011-11-17
US20150060864A1 (en) 2015-03-05
US9536937B2 (en) 2017-01-03
CN100514402C (zh) 2009-07-15
US20130092990A1 (en) 2013-04-18
JP2015118387A (ja) 2015-06-25
US8917265B2 (en) 2014-12-23
JP2018128701A (ja) 2018-08-16
CN101561994B (zh) 2012-06-27
JP2018151656A (ja) 2018-09-27
JP2016191954A (ja) 2016-11-10
CN1707586A (zh) 2005-12-14
US8355015B2 (en) 2013-01-15
US10115350B2 (en) 2018-10-30
JP2013225141A (ja) 2013-10-31
US20050259494A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
CN100514402C (zh) 半导体器件、显示器件、以及电子装置
US10622382B2 (en) Semiconductor device and display device
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
JP5723821B2 (ja) 半導体装置、表示モジュール、及び電子機器
US7940239B2 (en) Semiconductor device and display device utilizing the same
JP5057731B2 (ja) 表示装置、モジュール、及び電子機器
JP2012190032A (ja) 表示装置、モジュール、電子機器、及び表示装置の駆動方法
TW200926110A (en) Electroluminescent display panel and electronic device
JP5116216B2 (ja) 表示装置
WO2021248481A1 (zh) 显示面板及其驱动方法、显示装置
US20230072492A1 (en) Display device having emission control driver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627