CN101449369B - 通过熔化析出物拆分薄膜的方法 - Google Patents

通过熔化析出物拆分薄膜的方法 Download PDF

Info

Publication number
CN101449369B
CN101449369B CN2007800116203A CN200780011620A CN101449369B CN 101449369 B CN101449369 B CN 101449369B CN 2007800116203 A CN2007800116203 A CN 2007800116203A CN 200780011620 A CN200780011620 A CN 200780011620A CN 101449369 B CN101449369 B CN 101449369B
Authority
CN
China
Prior art keywords
substrate
precipitate
temperature
layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800116203A
Other languages
English (en)
Other versions
CN101449369A (zh
Inventor
A·托赞
B·富尔
A·加尼耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soi Teker Isolator Silicon Technology
US Atomic Energy Commission (AEC)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soi Teker Isolator Silicon Technology, US Atomic Energy Commission (AEC) filed Critical Soi Teker Isolator Silicon Technology
Publication of CN101449369A publication Critical patent/CN101449369A/zh
Application granted granted Critical
Publication of CN101449369B publication Critical patent/CN101449369B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

提供一种从衬底制造薄膜的方法，该方法包括以下步骤：(1)在例如由硅制成的衬底中注入例如镓的非气体种类的离子，根据衬底的材料选择注入条件和该种类，以使得能够形成在某层中分布的在某一深度上限定的析出物，这些析出物由熔点低于衬底的熔点的固相制成；(2)任选地使衬底的该表面与刚性体紧密接触；和(3)通过在析出物为液相的条件下由于施加机械和/或化学拆分应力而在析出物的层上使衬底断裂来拆分薄膜。

Description

通过熔化析出物拆分薄膜的方法
技术领域
本发明涉及通过熔化析出物(沉淀物)(precipités)从衬底拆分薄膜的方法。 
背景技术
从文献US 5374564(Bruel)，已知已存在包括以下步骤的半导体材料的薄膜的制造方法： 
1.为了注入足够浓度的离子以产生形成限定弱化层的微空腔的一层微气泡，用这些离子轰击衬底的表面； 
2.使衬底的该表面与刚性体紧密接触； 
3.通过施加热处理，在微空腔层的水平上分开。 
在以上的文献中，在步骤1中注入的离子有利地为氢离子，但有证据显示也可以使用稀有气体。关于衬底，在所考虑的例子中，它由硅形成，但有证据显示它也可包含诸如锗的来自元素周期表的第IV族的半导体、碳化硅或锗化硅合金。 
在以上的文献中，通过热处理实现分离，但然后在方法的变型中提出通过在与这种热处理相关或不相关的情况下施加拆分应力(例如，在两个衬底之间插入刀片并且/或者施加牵引力和/或弯曲力和/或剪切力，并且/或者施加仔细选择的功率和频率的超声波或微波)导致分离。特别参见文献US 6020252(Aspar等)及其改进。 
已在注入或不注入其它离子、光的情况下在由其它材料形成的衬底上对以上的技术进行了测试。 
这样产生的缺陷有各种命名方式：不仅有气体微空腔，还有平面缺陷(有时称为微板体)。 
一般而言，该技术使用在需要“切断”薄层的深度上位于衬底中的 气体微空腔。 
但是，还已知用离子轰击衬底的原理用于其它的目的。因此，已知在半导体和微电子的相同领域中使用这种轰击以便以与注入剂量成正比的效力实施掺杂。 
在这一点上，已进行了各种研究，以期精确地表征这种掺杂的结果，即精确地表征可源自这种掺杂的晶体缺陷或内含物并在可能的情况下确定如何避免这种劣化或使这种劣化最小化。 
特别地，S.K.JONES等在文章“Enhanced elimination ofimplantation damage upon exceeding the solid solubility”，Journal ofApplied Physics，Vol.62，No.10，15 November 1987，pp.4114-4117中讨论了在包含硅的各种衬底中注入镓或磷或者甚至砷的离子，并得出以下结论：如果掺杂杂质的峰值浓度超过其在退火温度下在硅中的溶度，那么当由于过量的注入的种类形成的析出物被溶解时，第II类型的缺陷(特别是包含位错环)的消除量增加。更确切地说，他们特别发现，在100kev下并在1015/cm2的剂量下在硅中注入镓离子导致硅的非晶化，使得镓浓度峰值在900℃以及在1100℃下均大于镓在硅中的溶度(镓在硅中的溶度的极限在900℃下约为2.1019/cm3的量级，或者在1100℃下约为5.1019/cm3的量级)；但是，在550℃下16小时的退火导致非晶相的再结晶，并且，如果此后进行在900℃下1小时的退火，那么形成析出物，如果温度或保温时间增加(例如，增加到在900℃下8小时)，那么这些析出物溶解，从而消除第II类型的缺陷。 
J.MATSUO等在文章“Abnormal solid solution and activationbehavior in Ga-implanted Si(100)”，Applied Physics Letters，Vol.51，No.24，14 December 1987，pp.2037-2039中讨论了退火对于掺杂有镓的硅的影响，并得出以下结论：对注入有镓的衬底退火时表现出的行为与采用其它的掺杂剂时观察的行为不同。更确切地说，他们发现，在70kev和1015/cm2下在硅中注入镓并随后在600℃下退火10秒导致硅的非晶化，在70keV下的镓浓度峰值(2.1020/cm3)比在900℃ 下镓在硅中的溶度极限大十倍，以及在1100℃下退火10秒导致镓析出。 
为了研究镓的析出物的形成的现象实施的研究包含S.DHARA等，“Mechanism of nanoblister formation in Ga+ self-ion implantedGaN nanowires”，Applied Physics Letters，Vol.86，No.20，pp.203199，1～3 September 2005的研究；作者发现，在50keV和2.1016/cm2下在GaN纳米导线中注入镓导致直径为50～100nm的镓的析出物的出现；并且，在空位区域周围存在N原子的不足和Ga的聚积。 
注意，镓可在半导体和微电子的领域中被用于掺杂以外的应用，特别是合成某些材料。 
因此，M.K.SUNKARA等在“Bulk synthesis of silicon nanowiresusing a low-temperature vapor-liquid-solid solution”，Applied PhysicsLetters，Vol.79，No.10，September2001，pp.1546-1548中说明了对于硅和其它的半导体材料使用低溶度固体金属溶剂的低温蒸汽-液体-固体合成过程。他们特别提出基于Ga-Si相图使用镓作为溶剂合成硅纳米导线，该Ga-Si相图表示存在熔点为29.8℃(等于纯镓的熔点)的共晶化合物Ga(1-x)Six，x＝5×10-8％。 
发明内容
本发明的目的是，利用在各种注入技术中发现的空位或气体空腔以外的结构修改，以使得能够在不必产生微泡或微空腔或微板的情况下拆分薄膜，特别是使得能够对于衬底和注入的离子两者使用不形成气体分子的种类。它的目的特别在于利用适当的析出物的形成。 
它基于这样一种事实，即，通过明智地对于给定的衬底选择注入的种类和注入条件以及任何随后的热处理的条件，作为在衬底中注入离子的结果形成的内含物和析出物中的一些具有处于通常施加诸如退火的处理的温度范围(一般为50℃～1100℃)内的熔点使得当这些内含物或析出物为液相时可实现拆分，并具有接近微泡或微空腔的关于衬底的行为。
因此，本发明提出一种从衬底制造薄膜的方法，该方法包括以下步骤： 
(1)在衬底中注入非气体种类的离子，根据衬底的材料选择该种类以及注入条件，以使得能够形成在某层中分布的深度被限制的析出物，这些析出物为熔点低于衬底的熔点的固相；和 
(2)通过通过在析出物为液相的条件下施加拆分应力在析出物的层的水平上使衬底断开，拆分薄膜。 
在该方法中，并且，与在文献US-5374564中说明的方法相比，在步骤1中注入的离子因此不是气体种类：注入的离子为适于在单独地或结合在衬底中包含的种类(或某一种类)的注入之后在衬底中形成具有处于通常对在微电子器件中使用的衬底、薄膜或部件施加处理的温度范围内的熔点的析出物的任意的非气体离子型。 
注意，在JONES等和MATSUO等的上述文献中，仅需要镓析出物的存在以溶解他们并由此消除从注入得到的缺陷。其中没有公开这些析出物具有低熔点，或者，进一步的(fortiori)，没有公开可以利用这一点以在这些析出物为液体的温度下导致拆分。 
类似地，在检测到在在GaN中注入镓之后形成镓析出物的DHARA等的上述文章中，没有建议从这些析出物获得任何益处；注意，该文献将镓在302.8K下熔化的事实示为问题，其结果是，该文献不能被视为包含关于可以利用析出物以在它们不再为固体的条件下导致拆分的哪怕最浅显的认识。 
关于SUNKARA等的文献，它提出利用液态的Ga-Si共晶，但它仅关于合成硅，而与以拆分为目的进行注入的任何思想无关。 
上述方法的各种有利的特征在适当组合的情况下包括： 
-优选在低于析出物的熔点的温度下实现实际上通过轰击进行的离子的注入，这一点特别地使得析出物能够在固相下开始形成， 
-析出物的熔点有利地高于室温，这一点保证在室温下析出物为固相，这使无意分离的危险最小化， 
-可基本上在室温下实现理论上通过轰击进行的注入，这一点与 特别地从能量的观点受益的条件对应， 
-可在将衬底的温度升高到高于析出物的熔点的温度之后实现拆分，这意味着析出物一般为固相，并且仅在需要时进入液相；在高于析出物的熔点至少15℃的温度下实现该拆分，例如，这一点有助于保证所有的析出物，不管它们的位置和它们的尺寸如何，均为液相， 
-拆分之前可有在析出物的熔点两边改变包含析出物的衬底的温度的多个循环，这例如由于与连续的相变相关的体积的变化有助于增加限制析出物的层的局部弱化；多个循环包含例如约十个或更多个循环，这意味着非常明显的弱化；如果熔点高于室温，那么该多个循环可包含在室温和高于熔点的温度之间改变衬底的温度， 
-析出物的熔点可被选择为高于室温并低于200℃，这一般被视为低温；为此，有利地在包含铯、镓、铷、钾、钠、铟和锂的组内选择离子(由于可通过注入获得具有相关的范围内的熔点的许多其它的析出物，因此，该清单决不应被视为是详尽的)；如果要求析出物的熔点高于室温但低于100℃，这从能量的观点来说是有益的，那么在包含铯、镓、铷、钾和钠的分组内选择离子(由于可通过注入获得具有相关的范围内的熔点的许多其它的析出物，因此，该清单决不应被视为是详尽的)；甚至可选择高于室温但低于50℃的析出物熔点，这仅意味着非常适中的温度变化，在这种情况下，有利地在包含铯和镓的分组内选择离子(由于可获得具有相关的范围内的熔点的许多其它的析出物，因此，该清单决不应被视为是详尽的)， 
-离子有利地为镓离子，这与特别的益处的实例对应，由于其熔点特别低，因此更加如此， 
-衬底可包含诸如晶片的固体部分；作为替代方案，在不同的材料的实际中，衬底可仅为由多个叠层形成的部分(诸如晶片)内的由例如被称为支撑衬底的支撑承载的层(在这种情况下，在本发明的上下文中，提到的衬底是其中形成析出物的层；称为衬底的该层通常但未必是该多层部分的最上层，可能覆盖有例如氧化物的更薄的层)， 
-衬底(因此以及上述部分的至少其中形成析出物的部分)有利 地为结晶(单晶或者甚至多晶)材料， 
-衬底(因此以及上述部分的至少其中形成析出物的部分)有利地为半导体材料， 
-衬底有利地为硅，这在实际上也是十分重要的；但是，衬底也可更一般地选自来自元素周期表的第IV族的一种或更多种材料， 
-如果离子是注入硅中的镓离子，那么有利地在至少约100keV的能量和至少1015/cm2的剂量下在硅衬底中注入它们， 
-作为替代方案，衬底可以为氮化镓，这在实际上也是十分重要的；更一般地，衬底也可选自元素周期表的第III-V族中的材料特别是AsGa和InP或来自第III-N族的材料(例如，GaN、InN、AlN)；在其它的变例中，衬底还可选自来自第II-VI族的诸如例如ZnO或ZnSe的材料， 
-如果离子是注入氮化镓衬底中的镓离子，那么有利地在至少约50keV的能量和至少1015/cm2的剂量下注入它们， 
-析出物可基本上由在衬底中注入的种类构成，这有助于使层外面的衬底的劣化最小化；作为替代方案，如果它们不是仅由注入的离子形成，那么这些析出物除了注入的种类以外还包含在衬底中包含的种类；这特别适用于可在镓和硅之间观察的共晶， 
-衬底的注入离子的表面有利地与刚性体紧密接触，但是，特别是如果最终获得的薄层具有足以自支撑的刚度，刚性体可能没有益处， 
-衬底的表面可在低于析出物的熔点的温度下与刚性体紧密接触，例如，这特别避免他们在析出物为液相时紧密接触， 
-在室温下实现该紧密接触，从能量的观点看，这也是特别有益的， 
-通过分子粘接实现使衬底与刚性体紧密接触，该分子粘接是众所周知的并且被证明的用于使材料紧密接触的技术；有利地施加热处理以增强接合，即，衬底和刚性体之间的界面； 
-也可通过淀积足够厚的层以形成所述刚性体，实现该紧密接触， 
-有利地从衬底外延淀积该层，一般达到几百微米的深度(因此 有利地在从晶格的观点看相同或者至少相容的材料中制造该外延生长层和衬底)；在这种情况下，优选通过热膨胀系数明显与外延生长层不同的支撑衬底承载衬底，在这种情况下，温度的变化，例如，在外延淀积之后降低温度，导致在析出物中产生应力，在促进在这些析出物的水平上断裂， 
-拆分应力是机械的，例如，从而使得能够很好控制其幅度；它也可以是化学的(它可利用通过析出物的存在产生的应力；选择性的化学侵蚀可优先地侵蚀衬底的带应力区域)， 
-该拆分应力有利地基本上局限于液相的析出物的层中，这避免使衬底的其余部分带应力， 
-可通过在衬底和刚性体之间插入刀片实现局部拆分应力，这是本身已知的技术， 
-可以以施加到衬底上并施加到刚性体上的牵引力的形式施加该拆分应力；这些力可替代性地为弯曲力和/或剪切力，它们也是本身已知的技术；还可通过适当的功率和频率的超声或微波施加该应力， 
-可以以与衬底相同的材料制造刚性体；但是，假定该过程使用低温，刚性体也可以是膨胀系数与衬底明显不同的材料， 
-该方法还有利地包括施加到通过拆分露出的薄膜的表面上的精加工处理， 
该方法还有利地在注入和拆分之间包括本身已知的制造微电子器件的全部或一部分的步骤， 
该方法还可在注入之后包括适于促进析出物的出现的例如退火的热处理(如果存在与刚性体的紧密接触，那么优选在该紧密接触之前，以使要被加热到高温的质量最小化；但是，也可在这种紧密接触之后进行该热处理，在这种情况下，在许多的步骤中形成析出物)。 
附图说明
本发明的目的、特征和优点从作为解释性的和非限制性的例子并参照附图给出的以下说明显露出来，在这些附图中，
-图1是表示经受了离子轰击并在其内部形成了一层内含物或析出物的衬底的示图， 
-图2是表示在与刚性体接合之后的注入和弱化的衬底的示图， 
-图3是表示在在析出物为液体的温度下施加拆分应力(以机械应力的形式)之后的来自图2的组件的示图。 
具体实施方式
图1～3表示本发明的方法的主要步骤。 
图1表示在理论上在诸如硅的半导体材料中制成的衬底1(有时称为晶片)。 
后一种衬底经受示意地由箭头2表示的离子轰击。根据衬底(由一种或更多种原子类型形成)的种类选择这些离子的非气体种类(即，品种)，并且，选择注入条件即轰击条件(主要是剂量、能量和温度)以产生沿深度方向限定的析出物，以使得能够形成析出物(或内含物)的层3，这些析出物由注入的原子并在适当情况下由衬底的原子形成。这些析出物还具有处于第一相即固相中并且具有处于在微电子器件中被视为适中温度的温度范围内(或者甚至低于该温度范围)的熔点的特定特征，并因此与衬底相容。该熔点有利地低于200℃、或者甚至低于100℃、或者甚至低于50℃。 
通过衬底的上表面4实现轰击，在适当情况下覆盖有有意或无意获得的例如氧化物的层10。 
导致析出物的形成的该轰击可伴随有连带的或后来的热处理，以使注入的原子扩散以形成所需的析出物。 
析出物的层3和自由表面4将将来要获得的薄膜5划界，而该层3下面的衬底的剩余部分由附图标记6表示。该薄膜一般具有一个微米、或者甚至小于一个微米、或者小于十分之一微米的量级的厚度。 
当然，为了使图清晰易懂，图2的各层之间的尺寸比例没有按比例示出。 
在图1所示的例子中，衬底是实心的，即，形成被使用的自支持 部分(诸如晶片)的整体。如下面说明的那样，该衬底作为替代方案仅是由实际上不同的材料的至少两个层(至少形成衬底的层和形成支撑的层)形成的部分内的一个层(由支撑承载)，实现本发明的本质是在形成衬底的该层中形成析出物；衬底优选是该多层部分的最顶层(不排除存在诸如上面提到的层10的非常薄的覆盖层)。 
在图2中，任选的有时也称为刚性体的支撑衬底7与将来的薄膜紧密接触；这里，它优选通过分子粘接与衬底的发生离子轰击的自由表面4接合。作为替代方案，可通过通过本领域技术人员公知的任意技术(例如，化学汽相淀积等)在将来的薄膜上淀积，制成该刚性体。可以以与开始衬底1相同的材料制成该刚性体(或者以该材料为基本成分：例如，它可以为构成衬底的种类的氧化物)。它还可包含热膨胀系数与衬底的热膨胀系数不同的材料，条件是衬底/刚性体组合是与后面的热处理相容的。事实上，如果最终获得的薄膜是足够厚的特别是足以在没有损伤的情况下被操纵，那么这种类型的刚性体可以被省略。 
在图3中，在形成层3的析出物是液相的温度下(可包含适中温度的热处理)，优选在析出物的层的水平上施加这里为应力集中的拆分应力。这里通过刀片获得应力的这种局部化施加，给定薄膜的尺寸(一般为微米的百分之几或者甚至十分之几)，则该刀片的尖端11面对衬底之间的界面并且还面对析出物的层。作为替代方案，通过施加牵引力和/或弯曲和/或剪切力施加机械应力，与拆分薄膜有关的这一点本身是已知的；这种拆分应力的施加还可以是施加明智选择的功率和频率的超声或微波的结果。作为替代方案，通过例如利用衬底的形成析出物的层的区域的带应力状态的选择性侵蚀的化学侵蚀产生拆分应力。 
析出物从固相变为液相的过程可以是简单施加机械和/或化学应力的结果。否则，可以与这些应力的施加同时或在它们之前升高温度，其目的是实现温度的均匀分布，从而保证所有的析出物处于同一状态。 
有利地在与注入温度和接合温度不同的温度下拆分薄膜，以导致 析出物在拆分时并且仅在那时出现相变(固体变液体)。并且，能够带来连续的相变(固体、然后液体，然后固体，然后液体，等等)可通过析出物增加层3的弱化。 
但是，很清楚，如果在注入结束时或在接合过程中析出物为液体，假如在这些条件下不施加过大的应力，那么这是不可接受的(从而必须使用适中的注入剂量，以防止在太低的应力下特别是在太低的机械应力下出现拆分)。 
假定析出物的层通过析出物为液相被弱化，那么机械和/或化学应力的该局部化施加导致衬底/刚性体组合的分开，直到它们被完全拆分，使得在两个部分即开始衬底的剩余部分6与保持固定薄膜5的刚性体7之间出现空间8。 
然后可以以已知的方式施加精加工处理，以在通过分离露出的薄膜的表面上得到用于进一步使用薄膜的适当的表面状态。 
该精加工处理包含例如常规的机械抛光，之后是高温退火处理以消除可能在薄膜中存在的任何结构缺陷。 
以下陈述衬底和注入的离子以及适当的注入条件的选择的各种例子。 
例子1
首先，在以下条件下用Ga+离子注入例如单晶硅的硅的衬底(但也可使用多晶硅衬底)： 
＊能量  100keV 
＊剂量  1015cm-2
基本上在室温下实现该注入。 
这样获得的镓峰的深度为表面以下75nm(已通过用SRIM(Stopping and Range of Ions in Matter)软件进行模拟证实了该值)。 
然后，通过分子粘接将衬底粘接到以与初始衬底相同的材料制成的支撑衬底上，该材料在这里例如为硅。基本上在室温下实现这种紧密接触。 
然后向组件施加在1100℃下保温10s的退火处理，这有助于增强 两个衬底之间的界面；观察到局限于镓峰的深度的Ga(1-x)Six型的镓的析出物(见前述的文章)。这些析出物在高于30℃的阈值的温度下是液体，并在这些条件下使被注入的衬底弱化。 
例如通过在初始衬底和形成刚性体的衬底之间插入刀片，在高于该阈值的温度下(例如，在50℃下)，即，在析出物为液体的温度下，施加机械应力，然后，不是在它们的分子接合界面的位置上，而是在初始衬底内的液体析出物的水平上，导致两个衬底的分离：以这种方式获得被转移到刚性体(由此称为支撑衬底)上的第一衬底的薄膜。 
还已通过利用在析出物的层的位置上通过这些析出物的存在使硅带应力的事实的化学侵蚀获得了拆分。对于带应力硅的优先蚀刻，使用已知的SECCO化学蚀刻技术。在由析出物导致的预应力以外的实际中，这种与机械约束的施加组合的蚀刻因此有利于拆分。 
然后施加抛光类型的精加工处理(特别是常规的或化学的退火)，以消除析出物的残留并获得良好质量的表面状态。 
然后可通过使用对于注入气体离子来说已知的技术处理薄膜。 
可在注入和拆分之间存在在自由表面4上形成微电子部件中的全部或一部分的步骤。 
例子2 
在以下条件下(基本上在室温下)用Ga+离子注入例如具有与例子1的开始衬底相同的特性的硅衬底： 
＊能量  100keV 
＊剂量  1015cm-2
如在例子1中那样，这对应于衬底中的75nm的深度上的镓峰。 
如在例子1中那样，在1100℃下保温10s的退火导致出现局限于75nm的深度上的析出物。 
然后通过分子粘接将衬底接合到支撑衬底上(与在退火处理之前实现该接合的例子1不同)。由于该接合是在低于30℃的温度下实现的，因此，析出物保持为固体。
如在例子1中那样，通过在两个衬底之间插入刀片在高于30℃的温度下(例如，在50℃下)施加机械应力，从而导致组件在第一衬底中的处于液态的析出物的水平上断开。 
因此，如在例子1中那样，获得被转移到支撑衬底上的薄膜，并且，精加工处理(抛光、退火等)消除析出物的残留并制成良好质量的表面。如在例子1中那样，该薄膜可经受使得能够实现其用途的处理。 
例子3 
硅衬底在与例子1(或例子2)相同的条件下被注入，然后，如在例子1中那样，与支撑衬底接合并经受在1100℃的温度下保温10s的退火。 
然后施加例如温度变化为20℃(或室温)和40℃之间的析出物熔点附近即30℃附近的一系列的温度循环(例如，约十个这种循环)；析出物因此周期性地在固相和液相之间来回转变，从而改变体积(镓的液态比固态更致密)，这局部增加劣化并因此弱化衬底中的集中析出物的层。 
如在前面的例子中那样，在高于30℃的温度下、例如在接近50℃的温度下施加机械应力，从而导致组件在液体析出物的水平上断开。但是，由于一系列的温度循环引起的进一步的劣化，因此，完成这一点所需的机械应力比在例子1和2中低；因此，施加与前面的例子相同的应力导致更迅速的断裂。 
从精加工的观点进而从这样获得的薄膜的用途的观点，施加与前面相同的处理。 
例子4 
在以下条件下(基本上在室温下)用Ga+离子注入以氮化镓GaN(例如，为纤维锌矿相)制成的衬底： 
＊能量  50keV 
＊剂量  5.1016cm-2
这样获得局限于注入表面以下24nm的深度上的固体镓的析出物 (包括根据SRIM模拟)(见DHARA等的上述文章)。 
已知氮气为气体，因此还存在填充有这种气体的微空腔。 
事实上，如果需要更多的相同类型并且处于基本上相同的深度上的析出物，那么可以使用更高的剂量。 
然后通过分子粘接将GaN衬底接合到例如蓝宝石衬底的支撑衬底上，在接合中包含的步骤的温度保持低于30℃，使得析出物在整个接合操作中保持为固体。 
然后，对组件施加包含高于30℃(例如，在50℃下)的步骤的热处理，这导致析出物的相变，这些析出物变为液体，并在它们集中的层的水平上使衬底弱化。 
通过如在前面的例子中那样插入刀片在高于30℃的温度下施加机械应力，从而导致两个衬底在液体析出物集中的水平上分离。 
这样获得GaN的薄膜，该薄膜然后可经受所有的适当的精加工和使用处理。 
例子5 
从由承载几微米厚的GaN层的蓝宝石支撑衬底(作为替代方案，该材料可以是GaN以外的材料)形成的部分开始；在以上的说明的意义上，衬底因此在这里由该GaN层形成。在通过例如使用以前的例子的数据进行轰击(以或不以热处理为辅助)在该层中形成析出物之后，GaN外延再生长(一般在800～1100℃的温度下实现)超过几百微米。析出物在外延温度下为液体。随着温度降低，由于支撑衬底(这里为蓝宝石)的材料和外延生长材料之间的热膨胀系数的差异(在结构的水平上引起应力)，因此，会在析出物(仍为液态)的区域的水平上出现断裂，这一点适于与外部机械应力的施加组合。在该断裂之后，获得由外延生长的材料和位于析出物的区域之上的开始衬底的一部分形成的固体GaN衬底。 
该例子表示可存在具有高熔点的引入种类的益处。 
可以根据本发明使用其它的材料对。因此，在上文指示了可经受离子注入的原子的各种例子(包括镓)，它们的熔点如下(根据需要， 可能优选具有低熔点的元素(一般低于约200℃)，或者，相反，可能优选具有更高熔点的元素)： 
-水银                  -38.87℃ 
-铯                    28.5℃ 
-镓                    29.8℃ 
-铷                    38.89℃ 
-磷                    44.2℃(非金属) 
-钾                    63.25℃ 
-钠                    97.8℃ 
-硫                    119℃(非金属) 
-铟                    156.6℃ 
-锂                    180.5℃ 
-锡                    231.9℃ 
-铊                    303.5℃ 
-锌                    419.5℃ 
-碲                    450℃ 
-镁                    649℃ 
-铝                    660.4℃ 
-铈                    799℃ 
-钙                    839℃ 
-锗                    937.4℃(非金属) 
-银                    961.9℃ 
这些原子可特别地被注入块体或非块体、晶体或非晶体中，或被注入硅或硅基材料(例如，氧化硅或者甚至碳化硅或氮化硅)，或者甚至被注入用于微电子器件中的其它材料(GaN-见上、GaAs、a-Si:H、金刚石、蓝宝石，特别地，见锗及其与硅的合金)中，甚至被注入来自III-V族、III-N族或II-VI族的材料中。 
考虑到在衬底的自由表面上制造微电子部件的部分或全部，在使其与刚性体紧密接触之前，可以在参照图1～3说明的过程的步骤之间施加各种处理，这一点本身是已知的。

Claims (33)

1.一种从衬底制造薄膜的方法，包括以下步骤：
(1)在衬底中注入非气体种类的离子，根据衬底的材料选择该种类以及注入条件，以使得能够形成在某层中分布的深度被限制的析出物，这些析出物为熔点低于衬底的熔点的固相；和
(2)通过在析出物为液相的条件下由于施加拆分应力而在析出物的层的水平上使衬底断开，拆分薄膜。
2.根据权利要求1的方法，其特征在于，在低于析出物的熔点的温度下实现离子的注入。
3.根据权利要求1的方法，其特征在于，析出物的熔点高于室温。
4.根据权利要求3的方法，其特征在于，在室温下实现注入。
5.根据权利要求1～4中的任一项的方法，其特征在于，在将衬底的温度升高到高于析出物的熔点的温度之后实现拆分。
6.根据权利要求1～4中的任一项的方法，其特征在于，在拆分之前有在析出物的熔点的两边改变包含析出物的衬底的温度的多个循环。
7.根据权利要求1～4中的任一项的方法，其特征在于，在包含铯、镓、铷、钾、钠、铟和锂的组中选择离子。
8.根据权利要求1～4中的任一项的方法，其特征在于，离子是镓。
9.根据权利要求1～4中的任一项的方法，其特征在于，衬底是由支撑衬底承载的层。
10.根据权利要求1～4中的任一项的方法，其特征在于，衬底是结晶材料。
11.根据权利要求1～4中的任一项的方法，其特征在于，衬底是半导体材料。
12.根据权利要求1～4中的任一项的方法，其特征在于，衬底是硅。
13.根据权利要求8的方法，其特征在于，在至少约100keV的能量和至少1015/cm2的剂量下在硅衬底中注入镓离子。
14.根据权利要求1～4中的任一项的方法，其特征在于，衬底为氮化镓。
15.根据权利要求1～4中的任一项的方法，其特征在于，衬底是来自III-V族的材料。
16.根据权利要求1～4中的任一项的方法，其特征在于，衬底是来自III-N族的材料。
17.根据权利要求1～4中的任一项的方法，其特征在于，衬底是来自II-VI族的材料。
18.根据权利要求8的方法，其特征在于，在至少约50keV的能量和至少1015/cm2的剂量下在氮化镓衬底中注入镓离子。
19.根据权利要求1～4中的任一项的方法，其特征在于，析出物主要由在衬底中注入的种类构成。
20.根据权利要求1～4中的任一项的方法，其特征在于，使离子注入的衬底表面与刚性体紧密接触。
21.根据权利要求20的方法，其特征在于，在低于析出物的熔点的温度实现使衬底的表面与刚性体紧密接触。
22.根据权利要求20的方法，其特征在于，在室温下实现紧密接触。
23.根据权利要求20的方法，其特征在于，通过分子粘接实现衬底与刚性体的紧密接触。
24.根据权利要求23的方法，其特征在于，施加热处理，以加强衬底与刚性体之间的界面。
25.根据权利要求20的方法，其特征在于，通过淀积足够厚的层以形成所述刚性体来实现紧密接触。
26.根据权利要求25的方法，其特征在于，从衬底外延淀积该层。
27.根据权利要求26的方法，其特征在于，通过具有与构成外延生长层的材料的热膨胀系数明显不同的热膨胀系数的载体衬底来承载衬底，以便在温度变化时出现应力。
28.根据权利要求1～4中的任一项的方法，其特征在于，拆分应力是机械和/或化学的。
29.根据权利要求28的方法，其特征在于，该拆分应力局限于液相的析出物的层的水平上。
30.根据权利要求29的方法，其特征在于，通过插入刀片实现局部拆分应力。
31.根据权利要求1～4中的任一项的方法，其特征在于，它还包括被施加到通过拆分露出的薄膜的表面上的精加工处理。
32.根据权利要求1～4中的任一项的方法，其特征在于，它还在注入的过程中或在注入之后进一步包括促进析出物的形成的热处理。
33.根据权利要求5的方法，其特征在于，在拆分之前有在析出物的熔点的两边改变包含析出物的衬底的温度的多个循环。
CN2007800116203A 2006-03-29 2007-03-28 通过熔化析出物拆分薄膜的方法 Expired - Fee Related CN101449369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0651088 2006-03-29
FR0651088A FR2899378B1 (fr) 2006-03-29 2006-03-29 Procede de detachement d'un film mince par fusion de precipites
PCT/FR2007/000534 WO2007110515A2 (fr) 2006-03-29 2007-03-28 Procede de detachement d'un film mince par fusion de precipites

Publications (2)

Publication Number Publication Date
CN101449369A CN101449369A (zh) 2009-06-03
CN101449369B true CN101449369B (zh) 2011-11-23

Family

ID=37101330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800116203A Expired - Fee Related CN101449369B (zh) 2006-03-29 2007-03-28 通过熔化析出物拆分薄膜的方法

Country Status (7)

Country Link
US (1) US7670930B2 (zh)
EP (1) EP2002474B1 (zh)
JP (1) JP5198429B2 (zh)
KR (1) KR101329484B1 (zh)
CN (1) CN101449369B (zh)
FR (1) FR2899378B1 (zh)
WO (1) WO2007110515A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7910456B1 (en) * 2006-05-26 2011-03-22 Silicon Genesis Corporation Liquid based substrate method and structure for layer transfer applications
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2930072B1 (fr) 2008-04-15 2010-08-20 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
FR2943174B1 (fr) * 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5581619B2 (ja) * 2009-07-07 2014-09-03 株式会社村田製作所 圧電デバイスの製造方法および圧電デバイス
FR2961948B1 (fr) 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
TWI445061B (zh) * 2011-01-24 2014-07-11 Hon Hai Prec Ind Co Ltd 氮化鎵基板的製作方法
DE102011010751A1 (de) 2011-02-09 2012-08-09 Osram Opto Semiconductors Gmbh Verfahren zur Durchführung eines Epitaxieprozesses
FR2974944B1 (fr) * 2011-05-02 2013-06-14 Commissariat Energie Atomique Procédé de formation d'une fracture dans un matériau

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291349A (zh) * 1998-02-17 2001-04-11 纽约市哥伦比亚大学托管会 单晶膜的晶体离子切割

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS5831519A (ja) * 1981-08-18 1983-02-24 Toshiba Corp 半導体装置の製造方法
JPS62265717A (ja) 1986-05-13 1987-11-18 Nippon Telegr & Teleph Corp <Ntt> ガリウムひ素集積回路用基板の熱処理方法
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
US4956698A (en) * 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
JP2927277B2 (ja) 1988-12-05 1999-07-28 住友電気工業株式会社 車載ナビゲータ
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP2892231B2 (ja) * 1992-09-16 1999-05-17 健 増本 Ｔｉ−Ｓｉ−Ｎ系複合硬質膜及びその製造方法
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP4001650B2 (ja) 1996-05-16 2007-10-31 株式会社リコー 画像形成装置
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US5994207A (en) * 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JPH1174208A (ja) 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP3412470B2 (ja) 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11233449A (ja) 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
AU4481100A (en) 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
JP2003506883A (ja) 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
WO2001080308A2 (fr) 2000-04-14 2001-10-25 S.O.I.Tec Silicon On Insulator Technologies Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US6756549B2 (en) * 2001-06-11 2004-06-29 Yazaki Corporation Power control apparatus
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291349A (zh) * 1998-02-17 2001-04-11 纽约市哥伦比亚大学托管会 单晶膜的晶体离子切割

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭58-31519A 1983.02.24

Also Published As

Publication number Publication date
EP2002474B1 (fr) 2016-09-21
FR2899378B1 (fr) 2008-06-27
KR20090005091A (ko) 2009-01-12
JP5198429B2 (ja) 2013-05-15
US20090061594A1 (en) 2009-03-05
CN101449369A (zh) 2009-06-03
FR2899378A1 (fr) 2007-10-05
WO2007110515A2 (fr) 2007-10-04
US7670930B2 (en) 2010-03-02
WO2007110515A3 (fr) 2008-01-10
JP2009531845A (ja) 2009-09-03
EP2002474A2 (fr) 2008-12-17
WO2007110515A8 (fr) 2009-02-05
KR101329484B1 (ko) 2013-11-13

Similar Documents

Publication Publication Date Title
CN101449369B (zh) 通过熔化析出物拆分薄膜的方法
US7535115B2 (en) Wafer and method of producing a substrate by transfer of a layer that includes foreign species
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
KR100798976B1 (ko) 에피택셜 성장층의 제조방법
KR100825532B1 (ko) 에피택셜 성장층을 제조하는 방법
US7235462B2 (en) Methods for fabricating a substrate
EP2232546B1 (en) A method of fabricating epitaxially grown layers on a composite structure
CN101796627B (zh) 用于获得包括至少一层氮化物材料的混合衬底的工艺
US8481407B2 (en) Processes for fabricating heterostructures
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
US20110294245A1 (en) Adaptation of the lattice parameter of a layer of strained material
US8263984B2 (en) Process for making a GaN substrate
JPH0832037A (ja) 半導体基板の作製方法
Di Cioccio et al. Compound Semiconductor Heterostructures by Smart Cut™: SiC On Insulator, QUASIC™ Substrates, InP and GaAs Heterostructures on Silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: France

Patentee after: Atomic Energy Commission

Patentee after: SOITEC

Address before: France

Patentee before: Atomic Energy Commission

Patentee before: S.O.I. Teker Isolator Silicon Technology

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20190328