CN101409223A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101409223A
CN101409223A CNA2008101698903A CN200810169890A CN101409223A CN 101409223 A CN101409223 A CN 101409223A CN A2008101698903 A CNA2008101698903 A CN A2008101698903A CN 200810169890 A CN200810169890 A CN 200810169890A CN 101409223 A CN101409223 A CN 101409223A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
semiconductor device
semiconductor
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101698903A
Other languages
English (en)
Other versions
CN101409223B (zh
Inventor
山崎舜平
志知武司
铃木直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101409223A publication Critical patent/CN101409223A/zh
Application granted granted Critical
Publication of CN101409223B publication Critical patent/CN101409223B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于根据被要求的功能控制晶体管的电特性，而实现半导体装置的高性能化及低耗电化。另外，本发明的目的还在于高成品率及高生产率地制造这种半导体装置，而不使其制造工序复杂化。在从半导体衬底分离晶体管的半导体层并转载到具有绝缘表面的衬底的支撑衬底之前，对半导体衬底添加为了控制包含在半导体装置中的晶体管的阈值电压并赋予一导电类型的杂质元素。

Description

半导体装置的制造方法
技术领域
本发明涉及具有其绝缘表面上设置有半导体层的所谓的SOI(绝缘体上硅；Silicon on Insulator)结构的半导体装置的制造方法。
背景技术
目前正在开发使用被称为绝缘体上硅(下面也称为SOI)的半导体衬底的集成电路，该半导体衬底在绝缘表面上设置有较薄的单晶半导体层而代替将单晶半导体锭切成薄片来制造的硅片。使用SOI衬底的集成电路因为降低晶体管和衬底之间的寄生电容以提高半导体集成电路的性能而引人注目。
晶体管是当特定的电压(称为阈值或阈值电压)被施加到栅电极时导通而当低于该特定的电压的电压被施加到栅电极时不导通的开关元件。因此，为了使电路准确地工作，精密地控制阈值电压是非常重要的。
但是，晶体管的阈值电压因为如下各种原因而有时会向负侧或正侧移动(偏移)：由污染导致的可动离子的影响；晶体管的栅极周围的功函数差异或界面电荷的影响；等等。
作为解决上述问题的方法，有沟道掺杂方法。沟道掺杂方法是如下技术：将赋予一导电性的杂质元素(典型地为P、As、B等)至少添加到晶体管的沟道形成区，来故意偏移阈值电压而控制(例如，参照专利文献1)。
[专利文献1]日本专利申请公开2003-257992号公报
但是，在半导体装置中制造的晶体管中存在有导电类型不同的晶体管如n沟道型晶体管和p沟道型晶体管等，并且根据其用途被要求的电特性或功能分别不同。因此，需要控制根据被要求的各个功能的晶体管的电特性。
发明内容
本发明的目的在于根据被要求的功能控制晶体管的电特性，而实现半导体装置的高性能化及低耗电化。另外，本发明的目的还在于高成品率及高生产率地制造这种半导体装置，而不使其制造工序复杂化。
在具有SOI结构的半导体装置的制造中，在从半导体衬底分离晶体管的半导体层并转载在具有绝缘表面的衬底的支撑衬底上之前，对半导体衬底添加为了控制包含在半导体装置中的晶体管的阈值电压的杂质元素。在本发明中晶体管是指具有薄膜的半导体层的场效应晶体管。注意，在本说明书中，为了控制晶体管的阈值电压的一导电类型的杂质元素的添加也称为沟道掺杂工序，并且以沟道掺杂工序在沟道形成区域所形成的杂质区域也称为沟道掺杂区域。
为了从半导体衬底分离半导体层，对半导体衬底照射离子并在离半导体衬底表面有一定深度的区域中形成脆化层。因为作为半导体层从半导体衬底分离的是从照射离子的半导体衬底表面到脆化层的区域，所以对该区域至少进行沟道掺杂工序。沟道掺杂工序只要在半导体层从半导体衬底分离之前，就在形成脆化层之前或之后都可以。
通过从半导体衬底分离并接合到具有绝缘表面的衬底转载半导体层的工序中的加热处理，可以同时进行使添加了一导电类型的杂质元素的杂质区域活化。因此，无需增加为了以沟道掺杂工序添加的杂质的活化的加热工序。
从半导体衬底分离半导体层并转载到支撑衬底的半导体层中，该半导体层以沟道掺杂工序添加了杂质元素的面向支撑衬底一侧，并且从半导体衬底分离并转载到支撑衬底。因此，转载在支撑衬底上的半导体层表面(与添加了杂质元素的面反相的面)可以避免由于沟道掺杂工序的损坏(表面粗糙和污染物的混入等)。
为了控制阈值电压的杂质元素的添加工序(沟道掺杂工序)利用离子掺杂法或离子注入法而进行即可。
在本说明书中，从半导体衬底分离半导体层并接合到支撑衬底而设置是指将半导体层从半导体衬底转载(也称为转置)到支撑衬底。因此，在本发明中，晶体管包括从半导体衬底转载在支撑衬底上的半导体层。注意，转载了的半导体层是如下，在转载到支撑衬底之前，在半导体衬底中进行了沟道掺杂工序并具有杂质区域的半导体层。
在沟道掺杂工序中，作为添加的赋予一导电性的杂质元素可以使用赋予n型的杂质元素(典型为磷(P)、砷(As)等)，赋予p型的杂质元素(典型为硼(B)、铝(Al)、镓(Ga)等)。既可以使用一种杂质元素，又可以使用导电类型不同的多种杂质元素。也可以进行一次或多次添加工序。另外，也可以通过利用掩模对半导体衬底选择性地添加杂质元素，形成杂质浓度不同的杂质区域。根据所制造的晶体管的导电类型，选择性地添加赋予不同导电类型的杂质元素，来在半导体衬底中形成不同导电类型的杂质区域。
例如，在顾及对于界面电荷的影响的情况下，在载流子为电子的n沟道型晶体管中阈值电压容易向负侧偏移，并且在载流子为空穴的p沟道型晶体管中阈值电压容易向正侧偏移。在此情况下，为了控制晶体管的阈值电压而添加到沟道形成区域的赋予一导电类型的杂质元素采用与该晶体管的源区域及漏区域相反的导电类型即可。例如，当采用阈值电压向负侧偏移了的n沟道型晶体管时，可以使用赋予p型的杂质元素作为设置在沟道形成区域的杂质区域所包含的杂质元素。另外，当采用阈值电压向正侧偏移了的p沟道型晶体管时，可以使用赋予n型的杂质元素作为设置在沟道形成区域的杂质区域所包含的杂质元素。
当在半导体衬底中进行为了控制阈值电压的杂质元素的添加工序时，可以选择性宽且自由地设定杂质区域中的浓度轮廓。例如，在以被添加的半导体衬底表面附近存在峰值浓度的方式添加杂质元素，并且从半导体衬底转载到设置有成为基底膜的绝缘膜的支撑衬底的情况下，可以在与绝缘膜的界面附近形成以高浓度添加了杂质元素的半导体层。
当使用从半导体衬底转载到支撑衬底的半导体层形成晶体管时，以该晶体管的沟道形成区域包括沟道掺杂区域的方式形成沟道掺杂区域(赋予一导电类型的杂质元素的添加区域)。因此，沟道掺杂区域包括从添加有杂质元素的半导体衬底表面到脆化层之间的区域。也可以向从半导体衬底表面到脆化层之间的膜厚度方向的整体添加，又可以对其一部分添加。另外，在半导体衬底中，沟道掺杂区域的一部分可以形成在比脆化层下方的区域中。
本发明的半导体装置的制造方法之一包括：对半导体衬底从半导体衬底的一个面添加赋予一导电类型的杂质元素形成杂质区域。通过对添加了杂质元素的半导体衬底的表面照射离子来在对于半导体衬底的上述表面比杂质区域下方形成脆化层。在半导体衬底的一个面上及在支撑衬底上的至少一方形成绝缘层。通过中间夹有绝缘层重叠半导体衬底和支撑衬底，并进行使在脆化层中产生裂缝的热处理，以在脆化层处分离半导体衬底，将包含杂质区域的半导体层从半导体衬底形成在支撑衬底上。将半导体层的杂质区域用作沟道形成区域形成场效应晶体管。
本发明的半导体装置的制造方法之一包括：对半导体衬底从半导体衬底的一个面照射离子来在离半导体衬底的一个面有一定深度的区域中形成脆化层。从半导体衬底的一个面添加赋予一导电类型的杂质元素，在半导体衬底的一个面和脆化层之间形成杂质区域。在半导体衬底的表面上及在支撑衬底上的至少一方形成绝缘层。通过中间夹有绝缘层重叠半导体衬底和支撑衬底，并进行使在脆化层中产生裂缝的热处理，以在脆化层处分离半导体衬底，将包含杂质区域的半导体层从半导体衬底形成在支撑衬底上。将半导体层的杂质区域用作沟道形成区域形成场效应晶体管。
以用作所制造的晶体管的半导体层的沟道形成区域成为沟道掺杂区域的方式，对从半导体衬底转载到支撑衬底的半导体层进行蚀刻处理或研磨处理等。
另外，也可以在半导体衬底和具有接合面的绝缘层之间形成保护层。保护层可以由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层的叠层结构形成。这些层可以在半导体衬底中形成脆化层及杂质区域之前形成在半导体衬底上。另外，也可以在半导体衬底中形成脆化层及杂质区域之后形成在半导体衬底上。
通过半导体衬底的沟道掺杂工序，本发明根据支撑衬底上所需要的功能可以控制晶体管的电特性，并且实现半导体装置的高性能化及低耗电化。另外，不使制造工序复杂化，并且高成品率及高生产率地制造这种半导体装置。
附图说明
图1A至1C是说明本发明的半导体装置的制造方法的图；
图2A至2C是说明本发明的半导体装置的制造方法的图；
图3A至3C是说明本发明的半导体装置的制造方法的图；
图4A至4D是说明本发明的半导体装置的制造方法的图；
图5A至5E是说明本发明的半导体装置的制造方法的图；
图6A至6D是说明本发明的半导体装置的制造方法的图；
图7A至7E是说明本发明的半导体装置的制造方法的图；
图8A至8E是说明本发明的半导体装置的制造方法的图；
图9A至9D是说明本发明的半导体装置的制造方法的图；
图10A和10B是说明本发明的半导体装置的图；
图11A和11B是说明本发明的半导体装置的图；
图12A至12F是说明可以应用于本发明的发光元件的结构的图；
图13A至13D是说明可以应用于本发明的发光元件的结构的图；
图14A和14B是表示应用了本发明的电子设备的图；
图15是表示应用了本发明的电子设备的图；
图16是表示应用了本发明的电子设备的主要结构的框图；
图17是表示由半导体衬底获得的微处理器的结构的框图；
图18是表示由半导体衬底获得的RFCPU的结构的框图；
图19A至19E是表示应用了本发明的电子设备的图；
图20A和20B是表示应用了本发明的电子设备的图；
图21A和21B是说明本发明的半导体装置的图；
图22A至22D是说明本发明的半导体装置的制造方法的图；
图23A至23D是说明本发明的半导体装置的制造方法的图；
图24A至24C是说明本发明的半导体装置的制造方法的图。
具体实施方式
下面，关于本发明的实施方式参照附图赋予详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下实施方式所记载的内容中。另外，在以下说明的本发明的结构中，在不同附图中共同使用相同参考符号来表示相同部分或同样部分，并且省略其反复说明。
实施方式1
对本发明的半导体装置的制造方法，将参照图1A至4D进行说明。
在本实施方式中，在从半导体衬底分离晶体管的半导体层并转载在具有绝缘表面的衬底的支撑衬底上之前，对半导体衬底添加为了控制包含在半导体装置中的晶体管的阈值电压的杂质元素。优选应用单晶半导体衬底作为半导体衬底，而且形成单晶半导体层作为分离并接合到支撑衬底上的半导体层。
首先，将参照图1A至4D对在具有绝缘表面的衬底的支撑衬底上，从半导体衬底设置半导体层的方法进行说明。
在图1A中表示清洗化了的半导体衬底108。作为半导体衬底108，使用硅衬底或锗衬底等半导体衬底、镓砷或铟磷等化合物半导体衬底。作为半导体衬底108虽然优选使用单晶半导体衬底，但是也可以使用多晶半导体衬底。也可以使用在晶格中具有应变的硅、将锗添加到硅的硅锗等的半导体衬底。具有应变的硅，可以通过在晶格常数大于硅的硅锗或氮化硅上进行成膜来形成。在支撑衬底上可以得到的半导体层可通过选择成为母体的半导体衬底来确定。
另外，半导体衬底108根据制造的半导体元件(在本实施方式中的场效应晶体管)选择晶面取向即可。例如，可以使用具有{100}面、{110}面等作为晶面取向的半导体衬底。
将在电场加速的离子142照射到离半导体衬底108的表面有预定深度的区域中，形成脆化层110(参照图1B)。离子142的照射顾及转置到支撑衬底的半导体层的厚度而进行。当照射离子142时，加速电压顾及这种厚度而照射到半导体衬底108。
在本实施方式中，采用如下离子照射剥离法，即，将氢离子、氦离子、或者氟离子照射到半导体衬底的离其表面有预定深度的区域中，然后进行热处理来剥离表层的半导体层，但是，也可以采用如下方法，即，在多孔硅上使单晶硅外延成长，然后通过喷水法分离多孔硅层来剥离。
例如，作为半导体衬底108使用单晶硅衬底，使用稀氢氟酸处理其表面，除去自然氧化膜及附着在其表面的尘埃等杂质来使半导体衬底108表面净化。
脆化层110通过离子掺杂法(略写为ID法)或离子注入法(略写为II法)照射离子来形成即可。脆化层110通过照射氢离子、氦离子、或者以氟离子为代表的卤素离子而形成。在作为卤素元素照射氟离子的情况下，使用BF3作为源气体即可。离子注入法是指对离子化了的气体进行质量分离而照射到半导体的方法。
例如，在利用离子注入法对离子化了的氢气体进行质量分离而只将H+离子选择性地加速并照射的情况下，与当照射其他质量的离子时相比，以相同能量更深地添加到半导体衬底中，且具有宽广的浓度轮廓。
离子掺杂法对离子化了的气体不进行质量分离，在等离子体中生成多种离子种，而使它们加速并掺杂到半导体衬底。例如，在包含H+、H2 +、H3 +离子的氢中，被掺杂的离子代表为50％以上的H3 +离子，一般而言如80％的H3 +离子、20％的其他离子(H+离子、H2 +离子)。在此，只添加H3 +离子的离子种的方法也设定为离子掺杂法。即，由于其质量大，可以以相同加速能量将H3 +离子深度浅并多量地添加到半导体衬底中，且具有陡峭的浓度轮廓。
在对单晶硅衬底通过离子照射法照射卤素离子如氟离子的情况下，通过照射了的氟清除(驱逐)硅晶格内的硅原子来有效地形成空位部分，使得在脆化层中形成微小空洞。在此情况下，因为比较低温度的热处理而引起形成在脆化层中的微小空洞的体积变化，可以沿着脆化层分开而形成薄的单晶半导体层。也可以在照射氟离子之后照射氢离子，以使空洞内包含氢。由于为从半导体衬底分离薄的半导体层而形成的脆化层是通过利用形成在脆化层中的微小空洞的体积变化而分开，所以如上所述，优选有效地利用氟离子或氢离子的作用。
此外，也可以照射由一个或多个同一原子构成的质量不同的离子。例如，当照射氢离子时，优选在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率。当照射氢离子时，通过在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率，可提高添加效率，而可缩短照射时间。通过采用这种结构，可以容易地进行分离。
接下来，为了控制使用分离了的半导体层形成的晶体管的阈值电压，对半导体衬底108进行沟道掺杂工序。沟道掺杂工序利用离子掺杂法或离子注入法而进行即可。作为半导体层从半导体衬底108被分离的是从照射了离子的半导体衬底108表面到脆化层110的区域，因此对该区域至少进行沟道掺杂工序。将赋予一导电类型的杂质元素141添加到半导体衬底108，而形成杂质区域(沟道掺杂区域)140(参照图1C)。
沟道掺杂工序只要在半导体层从半导体衬底分离之前，就在形成脆化层之前或之后都可以。图2A至2C表示在形成脆化层110之前进行沟道掺杂工序的实例。
在图2A中示出清洗化了的半导体衬底108。对半导体衬底108添加赋予一导电类型的杂质元素141，在半导体衬底108表面附近形成杂质区域(沟道掺杂区域)140(参照图2B)。然后，对形成了杂质区域140的半导体衬底108照射离子142，而形成脆化层110(参照图2C)。
在沟道掺杂工序中，作为添加的赋予一导电性的杂质元素可以使用赋予n型的杂质元素(典型为磷(P)、砷(As)等)、赋予p型的杂质元素(典型为硼(B)、铝(Al)、镓(Ga)等)。既可以使用一种杂质元素，又可以使用导电类型不同的多种杂质元素。也可以进行一次或多次添加工序。另外，也可以通过利用掩模对半导体衬底选择性地添加杂质元素，形成杂质浓度不同的杂质区域。根据所制造的晶体管的导电类型，选择性地添加赋予不同导电类型的杂质元素，来在半导体衬底中形成不同导电类型的杂质区域。
例如，在顾及对于界面电荷的影响的情况下，在载流子为电子的n沟道型晶体管中阈值电压容易向负侧偏移，并且在载流子为空穴的p沟道型晶体管中阈值电压容易向正侧偏移。在此情况下，为了控制晶体管的阈值电压而添加到沟道形成区域的赋予一导电类型的杂质元素采用与该晶体管的源区域及漏区域相反的导电类型即可。例如，当采用阈值电压向负侧偏移了的n沟道型晶体管时，可以使用赋予p型的杂质元素作为设置在沟道形成区域的杂质区域所包含的杂质元素。另外，当采用阈值电压向正侧偏移了的p沟道型晶体管时，可以使用赋予n型的杂质元素作为设置在沟道形成区域的杂质区域所包含的杂质元素。
当在半导体衬底中进行为了控制阈值电压的杂质元素的添加工序时，可以选择性宽且自由地设定杂质区域中的浓度轮廓。例如，在以被添加的半导体衬底表面附近存在峰值浓度的方式添加杂质元素，并且从半导体衬底转载到设置有成为基底膜的绝缘膜的支撑衬底的情况下，可以在与绝缘膜的界面附近形成以高浓度添加了杂质元素的半导体层。
当半导体层从半导体衬底转载到支撑衬底并形成晶体管时，对于半导体衬底的沟道掺杂区域(赋予一导电类型的杂质元素的添加区域)包括该晶体管的半导体层的沟道形成区域即可。因此，沟道掺杂区域包括从添加有杂质元素的半导体衬底表面到脆化层之间的区域。也可以向从半导体衬底表面到脆化层之间的膜厚度方向的整体添加，又可以对其一部分添加。另外，在半导体衬底中，沟道掺杂区域的一部分可以形成在比脆化层下方的区域中。
在本说明书中，氧氮化硅膜是如下：作为其组成氧的含量比氮的含量多，在通过使用卢瑟福背散射光谱学法(RBS：RutherfordBackscattering Spectrometry)和氢前方散射法(HFS：HydrogenForward Scattering)测量的情况下，作为其浓度范围包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢。另外，氮氧化硅膜是如下：作为其组成氮的含量比氧的含量多，在通过使用RBS和HFS测量的情况下，作为其浓度范围包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的Si、10原子％至30原子％的氢。然而，假设在将构成氧氮化硅或氮氧化硅的原子的总计设为100原子％的情况下，氮、氧、Si及氢的含有比率包含在上述范围内。
另外，也可以在半导体衬底和接合到上述半导体层的绝缘层之间形成保护层。保护层可以由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层的叠层结构形成。这些层可以在半导体衬底中形成脆化层和通过沟道掺杂工序的杂质区域之前形成在半导体衬底上。另外，也可以在半导体衬底中形成脆化层和通过沟道掺杂工序的杂质区域之后形成在半导体衬底上。
当形成脆化层时需要在高剂量条件下照射离子，有时半导体衬底108的表面会变得粗糙。因此，也可以在照射离子的表面利用氮化硅膜、氮氧化硅膜、或者氧化硅膜等设置对于离子照射的保护膜，其厚度为50nm至200nm。
例如，在半导体衬底108上通过等离子体CVD法形成氧氮化硅膜(膜厚度为5nm至300nm，优选为30nm至150nm(例如50nm))和氮氧化硅膜(膜厚度为5nm至150nm，优选为10nm至100nm(例如50nm))的叠层作为保护层。作为一例，在半导体衬底108上以50nm的膜厚度形成氧氮化硅膜，并且在该氧氮化硅膜上以50nm的膜厚度形成氮氧化硅膜来层叠。氧氮化硅膜也可以是使用有机硅烷气体通过化学気相淀积法制造的氧化硅膜。
此外，也可以对半导体衬底108进行脱脂清洗来除去其表面的氧化膜，然后进行热氧化。作为热氧化，虽然可以进行一般的干式氧化，但是优选在添加有包含卤素的氧化气氛中进行氧化。例如，在相对于氧包含0.5体积％至10体积％(优选为3体积％)的比率的HCl的气氛中，在700℃以上的温度下进行热处理。优选在950℃至1100℃的温度下进行热氧化。处理时间为0.1小时至6小时，优选为0.5小时至3.5小时。所形成的氧化膜的厚度为10nm至1000nm(优选为50nm至200nm)，例如为100nm。
作为包含卤素的物质，除了使用HCl以外，还可以使用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一种或多种物质。
通过在这样的温度范围内进行热处理，可以得到由卤素元素带来的吸杂效应。吸杂具有特别除去金属杂质的效应。换言之，通过氯的作用，金属等杂质变成挥发性氯化物且脱离到气相中而被除去。这对通过化学机械研磨(CMP)来处理其表面的半导体衬底108很有效。此外，氢起到补偿半导体衬底108和所形成的氧化膜的界面的缺陷来降低该界面的局域态密度的作用，以使半导体衬底108和氧化膜的界面惰性化，从而实现电特性的稳定化。
可以使通过所述热处理而形成的氧化膜包含卤素。卤素元素通过以1×1017atoms/cm3至5×1020atoms/cm3的浓度包含在氧化膜中，可以使该氧化膜呈现捕获金属等杂质来防止半导体衬底108的污染的保护层的功能。
当形成脆化层110时，根据淀积在半导体衬底上的膜厚度、从作为目的物的半导体衬底分离而转置在支撑衬底上的半导体层的厚度、以及所照射的离子种，可以调整加速电压和所有的离子数量。
例如，可以通过离子掺杂法使用氢气体作为原料，以40kV的加速电压、2×1016ions/cm2的全部离子数量照射离子来形成脆化层。如果形成较厚的保护层，则在以同一条件照射离子来形成脆化层的情况下，作为从目的物的半导体衬底分离而转置在支撑衬底上的半导体层，可以形成为较薄的半导体层。例如，在根据离子种(H+离子、H2 +离子、H3 +离子)的比率以上述条件形成脆化层时，作为保护层在半导体衬底上层叠氧氮化硅膜(膜厚度为50nm)和氮氧化硅膜(膜厚度为50nm)的情况下，转置在支撑衬底上的半导体层的厚度大约为120nm，而在作为保护层在半导体衬底上层叠氧氮化硅膜(膜厚度为100nm)和氮氧化硅膜(膜厚度为50nm)的情况下，转置在支撑衬底上的半导体层的厚度大约为70nm。
在使用氦(He)或氢作为原料气体的情况下，以10kV至200kV的加速电压、1×1016ions/cm2至6×1016ions/cm2的剂量照射，来形成脆化层。通过使用氦作为原料气体，即使不进行质量分离也可以He+离子为主要离子进行照射。此外，通过使用氢作为原料气体，可以H3 +离子或H2 +离子为主要离子来进行照射。离子种还根据等离子体的生成方法、压力、原料气体供应量、加速电压而改变。
形成脆化层的实例如下所述，即，在半导体衬底上层叠氧氮化硅膜(膜厚度为50nm)、氮氧化硅膜(膜厚度为50nm)、以及氧化硅膜(膜厚度为50nm)作为保护层，以40kV的加速电压、2×1016ions/cm2的剂量照射氢而在半导体衬底中形成脆化层。然后，在作为保护层的最上层的上述氧化硅膜上形成作为绝缘层的氧化硅膜(膜厚度为50nm)。形成脆化层的另一个实例如下所述，即，在半导体衬底上层叠氧化硅膜(膜厚度为100nm)和氮氧化硅膜(膜厚度为50nm)作为保护层，以40kV的加速电压、2×1016ions/cm2的剂量照射氢而在半导体衬底中形成脆化层。然后，在作为保护层的最上层的上述氮氧化硅膜上形成氧化硅膜(膜厚度为50nm)作为绝缘层。上述氧氮化硅膜及氮氧化硅膜通过等离子体CVD法形成即可，而上述氧化硅膜通过CVD法使用有机硅烷气体形成即可。
在作为支撑衬底101使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等用于电子工业领域的玻璃衬底的情况下，在玻璃衬底中包含微量的钠等碱金属，有可能因为该微量的杂质而使晶体管等半导体元件的特性受到负面影响。氮氧化硅膜具有防止包含在支撑衬底101中的金属杂质扩散到半导体衬底一侧的效应。也可以形成氮化硅膜而代替氮氧化硅膜。优选在半导体衬底和氮氧化硅膜之间设置氧氮化硅膜或氧化硅膜等应力缓和层。通过设置氮氧化硅膜和氧氮化硅膜的叠层结构，也可以形成防止对半导体衬底的杂质扩散的同时缓和应力应变的结构。
在支撑衬底上也可以设置防止杂质元素的扩散的氮化硅膜或氮氧化硅膜用作阻挡层。而且，也可以组合使用氧氮化硅膜作为起到缓和应力的作用的绝缘膜。
接下来，如图3A所示那样，在与支撑衬底形成接合的面上形成氧化硅膜作为绝缘层104。作为氧化硅膜，使用有机硅烷气体通过化学気相淀积法来制造的氧化硅膜是优选的。另外，也可以采用使用硅烷气体通过化学気相淀积法来制造的氧化硅膜。在利用化学気相淀积法的成膜中，使用例如350℃以下(具体实例是300℃)的成膜温度，该成膜温度是不从形成于单晶半导体衬底的脆化层110发生脱气的温度。此外，在从单晶或多晶半导体衬底分离半导体层的热处理中，采用比成膜温度高的热处理温度。
绝缘层104具有平滑面且形成亲水性的表面。作为该绝缘层104优选使用氧化硅膜。特别优选的是使用有机硅烷气体通过化学気相淀积法来制造的氧化硅膜。作为有机硅烷气体，可以使用含有硅的化合物，如四乙氧基硅烷(TEOS：化学式为Si(OC2H5)4)、三甲基硅烷(TMS：化学式为(CH3)3SiH)、四甲基硅烷(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。在使用有机硅烷作为原料气体通过化学気相淀积法形成氧化硅层的情况下，优选混合赋予氧的气体。作为赋予氧的气体，可以使用氧、氧化亚氮、二氧化氮等。另外，也可以混合氩、氦、氮等惰性气体或氢。
此外，作为绝缘层104，还可采用以甲硅烷、乙硅烷、或者三硅烷等硅烷作为原料气体通过化学気相淀积法形成的氧化硅膜。在此情况下，也优选混合赋予氧的气体或惰性气体等。另外，成为与半导体层接合的绝缘层的氧化硅膜也可以包含氯。在利用化学気相淀积法的成膜中，使用例如350℃以下的成膜温度，该成膜温度是不从形成于半导体衬底108的脆化层110发生脱气的温度。此外，在从单晶或多晶半导体衬底分离半导体层的热处理中，采用比成膜温度高的热处理温度。在本说明书中，化学气相淀积(CVD；Chemical VaporDeposition)法在其范畴内包括等离子体CVD法、热CVD法、光CVD法。
另外，作为绝缘层104，也可以使用通过在氧化性气氛中进行热处理来形成的氧化硅、通过氧自由基的反应而成长的氧化硅、由氧化性药液形成的化学氧化物等。作为绝缘层104，也可以使用包含硅氧烷(Si-O-Si)键的绝缘层。此外，也可以使上述有机硅烷气体与氧自由基或氮自由基起反应来形成绝缘层104。
上述具有平滑面且形成亲水性的表面的绝缘层104设置为5nm至500nm，优选为10nm至200nm的厚度。该厚度可以使被成膜表面的表面粗糙平滑化，并且可以确保该膜的成长表面的平滑性。此外，可以缓和与接合的支撑衬底之间的应变。较好的是绝缘膜104的表面的算术平均粗度Ra小于0.8nm，均方根粗糙度Rms不足0.9nm，更优选的是，Ra为0.4nm以下，Rms为0.5nm以下，进一步优选的是，Ra为0.3nm以下，Rms为0.4nm以下。例如，Ra为0.27nm，Rms为0.34nm。在本说明书中，Ra是算术平均粗度，Rms是均方根粗糙度，测定范围是2μm2或10μm2。
也可以在支撑衬底101上设置与绝缘层104同样的氧化硅膜。即，将半导体层102接合到支撑衬底101上时，通过在形成接合的面的一方或双方设置优选由以有机硅烷为原材料形成的氧化硅膜构成的绝缘层104，可以形成坚固的接合。
图3B表示使支撑衬底101与半导体衬底108的形成有绝缘层104的面密接，使两者接合的形态。对形成接合的面预先进行充分清洗。对支撑衬底101与半导体衬底108的形成有绝缘层104的面通过百万声波清洗等进行净化即可。此外，也可以在进行百万声波清洗之后使用臭氧水清洗来除去有机物并提高表面的亲水性。
如果使支撑衬底101和绝缘层104相对，并且从外部按住其一部分，则由于通过接合面之间的距离局部缩短而引起的范德华力的增大和氢键的影响，使得支撑衬底101和绝缘层104彼此吸引。而且，由于在邻接的区域中相对的支撑衬底101上面和绝缘层104之间的距离也缩短，所以范德华力强烈作用的区域和氢键影响的区域扩展，藉此接合(也称为键合)发展到接合面整体。例如，按压力是100kPa至5000kPa左右。另外，重叠地布置支撑衬底和半导体衬底，而可以由重叠的衬底的重量扩大接合。
为了形成良好的接合，也可以预先使表面活化。例如，对形成接合的面照射原子束或离子束。利用原子束或离子束时，可以使用氩等惰性气体中性原子束或惰性气体离子束。另外，进行等离子体照射或自由基处理。通过这种表面处理，即使在200℃至400℃的温度下，也可以容易地形成异种材料之间的接合。
此外，为了提高支撑衬底和绝缘层之间的接合界面的接合强度，优选进行加热处理。例如，通过烘箱或炉等在70℃至350℃的温度条件(例如，200℃、2小时)下进行热处理。
在图3C中，在贴合支撑衬底101和半导体衬底108之后，进行加热处理，以脆化层110为分开面从支撑衬底101分离半导体衬底108。例如，通过进行400℃至700℃的热处理，发生形成在脆化层110中的微小空洞的体积变化，从而可以沿着脆化层110分开。因为绝缘层104与支撑衬底101接合，所以在支撑衬底101上残存与半导体衬底108相同的结晶性的半导体层102。
通过从半导体衬底分离并接合到具有绝缘表面的衬底转载半导体层的工序中的加热处理，可以同时进行使添加了一导电类型的杂质元素的杂质区域活化。因此，无需增加为了以沟道掺杂工序添加了的杂质的活化的加热工序。
400℃至700℃的温度区域的热处理既可在与上述为了提高接合强度的热处理相同的装置内连续地进行，又可在不同的装置内进行。例如，在炉中进行200℃、2小时的热处理，然后将该温度上升到600℃附近，该状态保持2小时，再使温度在400℃至室温的温度区域下降后从炉中取出。此外，当热处理时，也可以温度从室温上升。此外，也可以在炉中进行200℃、2小时的热处理，然后通过快热退火(RTA)装置在600℃至700℃的温度区域进行1分钟至30分钟(例如，在600℃的温度下进行7分钟，在650℃的温度下进行7分钟)的热处理。
通过400℃至700℃的温度区域的热处理，绝缘层和支撑衬底之间的接合从氢键转移为共价键，添加到脆化层的元素析出，压力上升，可以从半导体衬底分离半导体层。在进行热处理之后，支撑衬底和半导体衬底处于一方载于另一方的状态，因此不需要很大的力量就可以分开支撑衬底和半导体衬底。例如，通过真空吸盘拿起上方的衬底，藉此可以容易地分离。此时，如果通过使用真空吸盘或机械吸盘固定下侧的衬底，则可以在不向水平方向错开的状态下分开支撑衬底和半导体衬底双方。
虽然图3A至4D示出半导体衬底108的尺寸小于支撑衬底101的尺寸的实例，但是本发明不局限于此，半导体衬底108的尺寸既可以和支撑衬底101的尺寸彼此相同，又可以大于支撑衬底101的尺寸。
在沟道掺杂工序中的杂质元素的添加既可以直接对半导体衬底进行，又可以在半导体衬底上形成保护层或使用于接合的绝缘层等来介于该绝缘层而添加杂质元素。
图4A至4D示出通过在支撑衬底一侧设置与半导体层接合的绝缘层来形成半导体层的工序。图4A示出对作为保护层121形成有氧化硅膜的半导体衬底108添加赋予一导电类型的杂质元素141作为沟道掺杂工序，而形成杂质区域140的实例。而且示出将在电场加速的离子142添加到具有杂质区域140的半导体衬底108的预订深度的区域中，以形成脆化层110的工序(参照图4B)。杂质元素141及离子142的照射与图1B和1C的情况相同。通过在半导体衬底108的表面形成保护层121，可以防止因杂质元素及离子照射而造成的表面受损及平坦性劣化。此外，保护层121发挥对使用半导体衬底108形成的半导体层102的杂质扩散的防止效应。
图4C示出将形成有阻挡层109及绝缘层104的支撑衬底101和半导体衬底108的形成有保护层121的面密接来形成接合的工序。通过使支撑衬底101上的绝缘层104和半导体衬底108的保护层121密接来形成接合。
然后，如图4D所示，分离半导体衬底108。与图3C的情况同样地进行分离半导体层的热处理。如此可以获得图4D所示的半导体衬底。
作为支撑衬底101，可以使用具有绝缘性的衬底、具有绝缘表面的衬底，例如可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的用于电子工业领域的各种玻璃衬底。此外，也可以使用石英衬底、陶瓷衬底、蓝宝石衬底、其表面由绝缘层覆盖的金属衬底等。
通过以上工序，如图4D所示，在作为具有绝缘表面的衬底的支撑衬底101上设置绝缘层104，形成从半导体衬底108分离的半导体层102。
半导体层102以沟道掺杂工序添加了杂质元素的面向支撑衬底一侧，并且从半导体衬底分离并转载到支撑衬底，因此，转载在支撑衬底上的半导体层表面(与添加了杂质元素的面反相的面)可以避免由于沟道掺杂工序的损坏(表面粗糙和污染物的混入等)。
另外，从半导体衬底分离而转置到支撑衬底的半导体层有时通过分离工序及离子照射工序发生结晶缺陷，而且其表面的平坦性被损坏并形成凹凸。在使用半导体层制造晶体管作为半导体元件的情况下，在这样具有凹凸的半导体层的上面形成其厚度薄且绝缘耐压性高的栅极绝缘层是困难的。另外，在半导体层具有结晶缺陷时，与栅极绝缘层的局部界面态密度提高等，导致对于晶体管的性能及可靠性的影响。
因此，优选对半导体层照射电磁波如激光束，而减少结晶缺陷。通过照射电磁波，可以使半导体层的至少一部分的区域溶化，并且减少半导体层中的结晶缺陷。注意，优选在电磁波的照射之前使用稀氢氟酸去除在半导体层表面形成了的氧化膜(自然氧化膜、或化学氧化膜)。
电磁波只要是能够将高能量供给给半导体层就可以，优选使用激光束。
另外，能量的供给可以通过使具有高能量的粒子利用照射等碰撞到半导体层，主要通过热传导来进行。作为提供具有高能量的粒子的热源，可以使用等离子体如常压等离子体、高压等离子体、热等离子体喷射、煤气灶等火焰，或者作为其他热源可以使用电子束等。
电子波的波长为由半导体层吸收的波长。该波长可以考虑电磁波的趋肤深度(skin depth)等而决定。例如，可以使用190至600nm的电磁波的波长。另外，电磁波的能量可以考虑电磁波的波长、电磁波的趋肤深度、所照射的半导体层的膜厚度等而决定。
作为振荡激光束的激光器，可以使用连续振荡激光器、准连续振荡激光器、以及脉冲振荡激光器。为了实现部分熔化而优选使用脉冲振荡激光器。例如可以举出KrF激光器等受激准分子激光器，Ar激光器、Kr激光器等气体激光器。除了上述激光器以外，还可以举出作为固体激光器的YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器等。虽然受激准分子激光器是脉冲振荡激光器，但是在YAG激光器等固体激光器中，也有可以用作连续振荡激光器、准连续振荡激光器、以及脉冲振荡激光器的激光器。在固体激光器中，优选使用基波的第二高次谐波至第五高次谐波。此外，还可以使用GaN、GaAs、GaAlAs、InGaAsP等半导体激光器。
此外，只要能够将电磁波的能量照射到半导体层，就可以使用灯光。例如，可以使用从紫外线灯、黑光灯、卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯射出的光。也可以使用利用上述灯光的闪光退火。由于适当使用卤素灯或氙灯等进行的闪光退火可通过在极短时间内的处理完成，所以可以抑制支撑衬底的温度上升。
还可以设置由挡板(shutter)、反射镜或半反射镜等反射体、由柱面透镜或凸透镜等构成的光学系统，以便调节电磁波的形状或电磁波前进的路径。
作为电磁波照射方法，既可选择性地照射电磁波，又可将光(电磁波)在XY轴方向上扫描来照射。在此情况下，优选使用多角镜(polygon mirror)或检流计镜作为光学系统。
电磁波的照射可以在包含氧的气氛如大气气氛或惰性气氛如氮气气氛下而进行。当在惰性气氛中照射电磁波时，在具有密封性的处理室内照射电磁波，并控制该处理室内的气氛即可。在不使用处理室的情况下，通过对电磁波的被照射面喷涂惰性气体如氮气体等可以形成氮气气氛。
而且，也可以对通过电磁波照射等供给高能量而减少结晶缺陷的半导体层表面进行研磨处理。通过研磨处理可以提高半导体层表面的平坦性。
作为研磨处理，可以使用化学机械研磨(Chemical MechanicalPolishing：CMP)法或喷液研磨法。在研磨处理之前清洗半导体层表面来净化。当清洗时，使用百万声波波清洗或二流体喷射清洗(two-fluid jet cleaning)等即可，通过清洗除去半导体层表面的尘埃等。此外，优选的是使用稀氢氟酸除去半导体层表面上的自然氧化膜等，以使半导体层露出。
另外，也可以在照射电磁波之前对半导体层表面进行研磨处理(或者蚀刻处理)。
以用作所制造的晶体管的半导体层的沟道形成区域成为沟道掺杂区域的方式，对从半导体衬底转载到支撑衬底的半导体层进行蚀刻处理或研磨处理等。
如上所述那样，在本实施方式中可以制造包括具有通过沟道掺杂工序的杂质区域的半导体层的SOI衬底。
通过使用设置于SOI衬底的半导体层制造出晶体管，可以形成被控制阈值电压的晶体管。另外，可以实现栅极绝缘层的薄膜化及栅极绝缘层的局域界面态密度的降低。此外，通过减薄半导体层130的厚度，也可以在支撑衬底上使用单晶半导体层制造完全耗尽型的晶体管。
另外，在本实施方式中，在作为半导体衬底108应用单晶硅衬底的情况下，可以获得单晶硅层作为半导体层102。另外，根据本实施方式的SOI衬底的制造方法中可以将工序温度设定为700℃以下，从而可以应用玻璃衬底作为支撑衬底101。就是说，与现有的薄膜晶体管同样，可以形成在玻璃衬底上并且将单晶硅层应用于半导体层。因此，可以在玻璃衬底等支撑衬底上形成能够高速工作，亚阈值低，场效应迁移率高，以低耗电压能够驱动等高性能并高可靠性的晶体管。
通过使用在本发明的SOI衬底的制造方法中形成的半导体层可以形成晶体管，并且形成与该晶体管电连接的显示元件。
注意，在本发明中，半导体装置是指通过利用半导体特性而能够工作的装置。利用本发明可以制造具有包括半导体元件(晶体管、存储元件、二极管等)的电路的装置、具有处理器电路的芯片等的半导体装置。
本发明可以用于作为具有显示功能的装置的半导体装置(也称为显示装置)。使用本发明的半导体装置包括：在电极之间夹着包含被称为电致发光(以下也称为“EL”)的呈现发光的有机物、无机物、或者有机物和无机物的混合物的层的发光元件与晶体管彼此连接的半导体装置(发光显示装置)；以及使用具有液晶材料的液晶元件(液晶显示元件)作为显示元件的半导体装置(液晶显示装置)等。在本说明书中，显示装置是指具有显示元件的装置，并且显示装置包括在衬底上形成有包含显示元件的多个像素和驱动上述像素的外围驱动电路的显示面板主体。另外，显示装置也可以包括安装有柔性印刷电路(FPC)或印刷线路板(PWB)的装置(IC、电阻元件、电容元件、电感器、晶体管等)。另外，也可以包括偏振片或相位差板等光学片。另外，也可以包括背光灯(也可以包括导光板、棱镜片、漫射片、反射片、或者光源(LED、冷阴极管等))。
另外，显示元件或半导体装置可以采用各种方式及各种元件。例如，可以使用EL元件(有机EL元件、无机EL元件或包含有机物及无机物的EL元件)、电子发射元件、液晶元件、电子墨水、光栅阀(GLV)、等离子体显示器(PDP)、数字微镜装置(DMD)、压电陶瓷显示器、以及碳纳米管等通过电磁作用改变对比度的显示介质。另外，使用EL元件的半导体装置包括EL显示器；使用电子发射元件的半导体装置包括场致发射显示器(FED)、SED方式平面显示器(SED；表面传导电子发射显示器)等；使用液晶元件的半导体装置包括液晶显示器、透射型液晶显示器、半透射型液晶显示器、以及反射型液晶显示器；使用电子墨水的半导体装置包括电子纸张。
如此，通过半导体衬底的沟道掺杂工序，本发明根据支撑衬底上所需要的功能可以控制晶体管的电特性，并且实现半导体装置的高性能化及低耗电化。另外，不使制造工序复杂化，并且高成品率及高生产率地制造这种半导体装置。
实施方式2
在本实施方式中，参照图7A至图9D说明以高成品率地制造具有高性能及高可靠性的半导体元件的半导体装置为目的的半导体装置的制造方法，作为其一个例子说明CMOS(互补型金属氧化物半导体；Complementary Metal Oxide Semiconductor)。这里省略与实施方式1同一部分或具有同样功能的部分的反复说明。
在本实施方式中示出在对半导体衬底的沟道掺杂工序中，根据所制造的晶体管的导电类型，以不同的沟道掺杂条件形成杂质区域的实例。不同的沟道掺杂条件是添加的杂质元素所赋予的导电类型不同的情况，或者赋予相同导电类型的杂质元素浓度不同的情况。
如图7A所示，在半导体衬底108上形成保护层121。接下来，形成选择性地覆盖半导体衬底108及保护层121的掩模146。利用掩模146选择性地添加赋予一导电类型的杂质元素143，来在半导体衬底108中形成杂质区域145(参照图7B)。杂质区域145是沟道掺杂区域。
去除掩模146，形成选择性地覆盖半导体衬底108及保护层121的掩模148。利用掩模148选择性地添加赋予一导电类型的杂质元素144，来在半导体衬底108中形成杂质区域147(参照图7C)。杂质区域147是沟道掺杂区域。
如此，对半导体衬底选择性地进行沟道掺杂工序，可以在半导体衬底108中形成沟道掺杂条件不同的杂质区域。
在沟道掺杂工序中，作为添加的赋予一导电性的杂质元素可以使用赋予n型的杂质元素(典型为磷(P)、砷(As)等)、赋予p型的杂质元素(典型为硼(B)、铝(A1)、镓(Ga)等)。既可以使用一种杂质元素，又可以使用导电类型不同的多种杂质元素。也可以进行一次或多次添加工序。另外，也可以通过利用掩模对半导体衬底选择性地添加杂质元素，形成杂质浓度不同的杂质区域。根据所制造的晶体管的导电类型，选择性地添加赋予不同导电类型的杂质元素，来在半导体衬底中形成不同导电类型的杂质区域。
例如，在顾及对于界面电荷的影响的情况下，在载流子为电子的n沟道型晶体管中阈值电压容易向负侧偏移，并且在载流子为空穴的p沟道型晶体管中阈值电压容易向正侧偏移。在此情况下，为了控制晶体管的阈值电压而添加到沟道形成区域的赋予一导电类型的杂质元素采用与该晶体管的源区域及漏区域相反的导电类型即可。例如，当采用阈值电压向负侧偏移了的n沟道型晶体管时，可以使用赋予p型的杂质元素作为设置在沟道形成区域的杂质区域所包含的杂质元素。另外，当采用阈值电压向正侧偏移了的p沟道型晶体管时，可以使用赋予n型的杂质元素作为设置在沟道形成区域的杂质区域所包含的杂质元素。
对具有杂质区域145及杂质区域147的半导体衬底108照射离子142，形成脆化层110(参照图7D)。以绝缘层104和保护层121接合的方式，在设置有绝缘层104及阻挡层109的支撑衬底101上贴合半导体衬底108，并且通过加热处理在支撑衬底101一侧转载半导体层130(参照图7E)。通过上述工序可以制造一种SOI衬底，它包括具有通过沟道掺杂工序的不同多个杂质区域的半导体层130。
在图8A中在支撑衬底101上形成阻挡层109、绝缘层104、保护层121、半导体层130。半导体层130、阻挡层109、绝缘层104、保护层121对应于图7E。注意，在此示出应用图8A所示的结构的SOI衬底的实例，但是也可以应用本说明书所示的其他结构的SOI衬底。
根据n沟道型场效应晶体管及p沟道型场效应晶体管的形成区域，半导体层130具有添加有p型杂质元素如硼、铝、镓等，或者n型杂质元素如磷、砷等的杂质区域(沟道掺杂区域)。
蚀刻半导体层130形成根据半导体元件的布置分离成岛状的半导体层205、206(参照图8B)。虽然图8A至8E示出在形成半导体层205、206的蚀刻处理中，不蚀刻形成在半导体层下方的保护层及绝缘层的实例，但是也可以与半导体层的蚀刻处理一共地蚀刻保护层及绝缘层。在此情况下，保护层及绝缘层采用对应于岛状的半导体层205、206的形状，而仅设置在半导体层205、206下方的结构。
半导体层205由杂质区域145形成，半导体层206由杂质区域147形成。杂质区域145、147是包括根据对应于制造的晶体管被要求的电特性的沟道掺杂条件分别形成的赋予一导电类型的杂质元素的区域。
去除半导体层上的氧化膜，形成覆盖半导体层205、206的栅极绝缘层207。
栅极绝缘层207可以采用氧化硅、或氧化硅和氮化硅的叠层结构来形成。栅极绝缘层207可以通过使用等离子体CVD法或减压CVD法堆积绝缘膜而形成，或者，优选通过进行利用等离子体处理的固相氧化或固相氮化而形成。这是因为通过对半导体层进行等离子体处理来使它氧化或氮化而形成的栅极绝缘层很致密且具有高绝缘耐压性和良好的可靠性的缘故。例如，使用Ar将一氧化二氮(N2O)稀释1至3倍(流量比)，以10Pa至30Pa的压力施加3kW至5kW的微波(2.45GHz)电力来使半导体层205、206的表面氧化或氮化。以该处理形成1nm至10nm(优选为2nm至6nm)的绝缘膜。再者，导入一氧化二氮(N2O)和硅烷(SiH4)，并且以10Pa至30Pa的压力施加3kW至5kW的微波(2.45GHz)电力并使用气相成长法形成氧氮化硅膜，来形成栅极绝缘层。通过组合固相反应和气相成长法的反应，可以形成界面态密度低且绝缘耐压性优越的栅极绝缘层。
另外，作为栅极绝缘层207，也可以使用高介电常数材料如二氧化锆、氧化铪、二氧化钛、五氧化钽等。通过使用高介电常数材料作为栅极绝缘层207，可以降低栅极泄漏电流。
在栅极绝缘层207上形成栅电极层208及栅电极层209(参照图8C)。栅电极层208及209可以通过溅射法、蒸镀法、CVD法之类的方法形成。栅电极层208及209由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)中的元素、
或者以所述元素为主要成分的合金材料或者化合物材料形成即可。此外，作为栅电极层208及209还可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。
形成覆盖半导体层206的掩模211。将掩模211及栅电极层208用作掩模添加赋予n型的杂质元素210来形成第一n型杂质区域212a、212b(参照图8D)。在本实施方式中，作为包含杂质元素的掺杂气体使用磷化氢(PH3)。这里，对第一n型杂质区域212a、212b添加赋予n型的杂质元素，使其浓度为1×1017/cm2至5×1018/cm3左右。在本实施方式中，使用磷(P)作为赋予n型的杂质元素。
接下来，形成覆盖半导体层205的掩模214。将掩模214及栅电极层209用作掩模，添加赋予p型的杂质元素213来形成第一p型杂质区域215a、第一p型杂质区域215b(参照图8E)。在本实施方式中，使用硼(B)作为杂质元素，因此使用乙硼烷(B2H6)等作为包含杂质元素的掺杂气体。
除去掩模214，并且在栅电极层208、209的侧面形成侧壁结构的侧壁绝缘层216a至216d、栅极绝缘层233a、233b(参照图9A)。在形成覆盖栅电极层208、209的绝缘层之后，通过使用RIE(反应离子刻蚀；Reactive ion etching)法的各向异性蚀刻对其进行加工，在栅电极层208、209的侧面自对准地形成侧壁结构的侧壁绝缘层216a至216d即可。这里，关于绝缘层没有特别的限制，优选为使TEOS(Tetra-Ethyl-Ortho-Silicate；四乙氧基硅烷)或硅烷等与氧或氧化亚氮等起反应来形成的台阶覆盖性良好的氧化硅。绝缘层可以通过热CVD、等离子体CVD、常压CVD、偏压ECRCVD、溅射等方法形成。栅极绝缘层233a、233b可以通过将栅电极层208、209以及侧壁绝缘层216a至216d用作掩模蚀刻栅极绝缘层207来形成。
此外，虽然在本实施方式中，当蚀刻绝缘层时除去栅电极层上的绝缘层来使栅电极层暴露，但是也可以将侧壁绝缘层216a至216d形成为在栅电极层上保留有绝缘层的形状。另外，也可以在后面的工序中在栅电极层上形成保护膜。通过像这样保护栅电极层，当进行蚀刻加工时可以防止栅电极层减薄。此外，当在源区及漏区中形成硅化物时，由于在形成硅化物时形成的金属膜和栅电极层不接触，所以即使在金属膜的材料和栅电极层的材料都为彼此容易起反应的材料的情况下，也可以防止化学反应和扩散等不良。作为蚀刻方法，可以为干蚀刻法或湿蚀刻法，可以使用各种蚀刻方法。在本实施方式中使用干蚀刻法。作为蚀刻用气体，可以适当使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体、以及以CF4、SF6或NF3等为代表的氟类气体或O2。
接下来，形成覆盖半导体层206的掩模218。将掩模218、栅电极层208、侧壁绝缘层216a、216b用作掩模添加赋予n型的杂质元素217，藉此形成第二n型杂质区域219a、219b、第三n型杂质区域220a、220b。在本实施方式中，作为包含杂质元素的掺杂气体使用PH3。这里，对第二n型杂质区域219a、219b添加赋予n型的杂质元素，使其浓度为5×1019/cm2至5×1020/cm3左右。此外，在半导体层205中形成沟道形成区域221(参照图9B)。
第二n型杂质区域219a、第二n型杂质区域219b都是高浓度n型杂质区域，用作源极、漏极。另一方面，第三n型杂质区域220a、第三n型杂质区域220b都是低浓度杂质区域，成为LDD(LightlyDoped Drain，轻掺杂漏)区域。第三n型杂质区域220a、220b由于形成在不被栅电极层208覆盖的Loff区域中，所以具有降低截止电流的效果。结果，可以制造可靠性更高的低耗电量的半导体装置。
除去掩模218，形成覆盖半导体层205的掩模223。将掩模223、栅电极层209、侧壁绝缘层216c、216d用作掩模添加赋予p型的杂质元素222，藉此形成第二p型杂质区域224a、224b、第三p型杂质区域225a、225b。
对第二p型杂质区域224a、224b添加赋予p型的杂质元素，使其浓度为1×1020/cm2至5×1021/cm3左右。在本实施方式中，使用侧壁绝缘层216c、216d以其浓度比第二p型杂质区域224a、224b低的方式自对准地形成第三p型杂质区域225a、225b。此外，在半导体层206中形成沟道形成区域226(参照图9C)。
第二p型杂质区域224a、224b都是高浓度p型杂质区域，用作源极、漏极。另一方面，第三p型杂质区域225a、225b都是低浓度杂质区域，成为LDD(轻掺杂漏)区域。第三p型杂质区域225a、225b由于形成在不被栅电极层209覆盖的Loff区域中，所以具有降低截止电流的效果。结果，可以制造可靠性更高的低耗电量的半导体装置。
除去掩模223，为了激活杂质元素，也可以进行加热处理、强光照射或者激光照射。在与激活的同时，可以恢复对栅极绝缘层造成的等离子体损坏及对栅极绝缘层和半导体层之间的界面造成的等离子体损坏。
接下来，形成覆盖栅电极层、栅极绝缘层的层间绝缘层。在本实施方式中，采用用作保护膜的包含氢的绝缘膜227和绝缘层228的叠层结构。绝缘膜227和绝缘层228可以是通过溅射法或等离子体CVD法形成的氮化硅膜、氮氧化硅膜、氧氮化硅膜、或者氧化硅膜，也可以使用其它的含硅绝缘膜构成的单层结构或三层以上的叠层结构。
然后，在300℃至550℃的氮气气氛中进行1小时至12小时的热处理，使半导体层氢化。该工序是优选在400℃至500℃的温度下进行的。这一工序是由作为层间绝缘层的绝缘膜227所含的氢终止半导体层中的悬空键的工序。在本实施方式中，在410℃的温度下进行1小时的加热处理。
绝缘膜227和绝缘层228还可以使用选自氮化铝(AlN)、氧氮化铝(AlON)、氮的含量多于氧的含量的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳(CN)以及含有无机绝缘材料的其它物质的材料来形成。此外，还可以使用硅氧烷树脂。硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)键构成。作为取代基，可以使用至少包含氢的有机基(例如，烷基或芳基)。有机基可以包含氟基。另外，也可以使用有机绝缘材料，作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯、聚硅氮烷。也可以使用通过涂敷法形成的平坦性良好的涂敷膜。
绝缘膜227和绝缘层228可以使用浸渍法、喷涂法、刮刀法、辊涂法、帘涂法、刮刀涂布法、CVD法、或蒸镀法等来形成。也可以通过液滴喷射法形成绝缘膜227和绝缘层228。当使用液滴喷射法时，可以节省材料液体。另外，还可以使用如液滴喷射法那样能够转印或描绘图案的方法，例如印刷法(诸如丝网印刷或胶版印刷之类的图案形成方法)等。
接着，通过使用由抗蚀剂构成的掩模，在绝缘膜227和绝缘层228中形成到达半导体层的接触孔(开口)。根据所使用的材料的选择比，可以进行一次或多次的蚀刻。通过蚀刻除去绝缘膜227和绝缘层228，形成到达作为源区或漏区的第二n型杂质区域219a、219b、第二p型杂质区域224a、224b的开口。此外，蚀刻可以采用湿蚀刻及干蚀刻中的一方或双方。作为湿蚀刻的蚀刻剂，优选使用包含氟化氢铵和氟化铵的混合溶液之类的氢氟酸类溶液。作为蚀刻用气体，可以适当使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体、以CF4、SF6或NF3等为代表的氟类气体、或者O2。此外，也可以将惰性气体添加到所使用的蚀刻用气体。作为所添加的惰性元素，可以使用选自He、Ne、Ar、Kr、Xe中的一种或多种元素。
以覆盖开口的方式形成导电膜，并且蚀刻该导电膜来形成用作与各源区或漏区的一部分分别电连接的源电极层或漏电极层的布线层229a、229b、230a、230b。布线层可以通过PVD法、CVD法、蒸镀法等形成导电膜，再蚀刻为所希望的形状来形成。另外，可以通过使用液滴喷射法、印刷法、电镀法等在预定的部分上选择性地形成导电层。另外，还可以采用回流方法或镶嵌方法。布线层由Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba之类的金属、Si、Ge、其合金或其氮化物来构成。此外，也可以采用它们的叠层结构。
通过上述工序，可以制造CMOS结构的包括作为n沟道型薄膜晶体管的薄膜晶体管231及作为p沟道型薄膜晶体管的薄膜晶体管232的半导体装置(参照图9D)。虽然未图示，但由于本实施方式采用CMOS结构，所以薄膜晶体管231和薄膜晶体管232电连接。
薄膜晶体管可以是形成有一个沟道形成区域的单栅极结构、形成有两个沟道形成区域的双栅极结构或形成有三个沟道形成区域的三栅极结构，而不局限于本实施方式。
如此，通过半导体衬底的沟道掺杂工序，本发明根据支撑衬底上所需要的功能可以控制晶体管的电特性，并且实现半导体装置的高性能化及低耗电化。另外，不使制造工序复杂化，并且高成品率及高生产率地制造这种半导体装置。
实施方式3
在本实施方式中示出在实施方式1中将半导体层从半导体衬底接合到支撑衬底的工序不同的实例。因此，省略与实施方式1相同部分或具有相同功能的部分的重复说明。
在本实施方式中，当利用从半导体衬底转载半导体层时，选择性地蚀刻(也称为形成槽的加工)半导体衬底而在支撑衬底上转载多个被分割成所制造的半导体元件的尺寸的半导体层。因此，可以在支撑衬底上形成多个岛状半导体层。由于先加工为元件尺寸的半导体层且转载，所以可以以半导体层为单位转载到支撑衬底，不受半导体衬底的尺寸或形状的限制。因而，可以进一步高效地进行对大型支撑衬底的半导体层的转载。
而且，可以对形成在支撑衬底上的半导体层进行蚀刻，来加工半导体层的形状并进行校正，且精密地控制。由此，可以校正半导体层的形成位置的误差或形状不良，即由于形成抗蚀剂掩模时曝光而发生的图案不一致，或由于转载时的贴合工序的位置不一致等。
因此，可以在支撑衬底上高成品率地形成所希望的形状的多个半导体层。因此，由大面积衬底可以高生产率地制造具有精密且高性能的半导体元件及集成电路的半导体装置。
在图5A中示出在半导体衬底158上形成保护层154和氮化硅膜152的状态。氮化硅膜152用作对半导体衬底158进行形成槽的加工时的硬质掩模。氮化硅膜152通过使用硅烷和氨的气相成长法而淀积形成即可。与实施方式1相同，在半导体衬底158中形成有添加了为了控制阈值电压的赋予一导电类型的杂质元素的杂质区域170。杂质区域170在转载到支撑衬底之后在晶体管的半导体层中用作沟道形成区域。
接着，照射离子在半导体衬底158全面形成脆化层150(参照图5B)。顾及转载到支撑衬底的半导体层的厚度进行离子的照射。顾及上述厚度决定照射离子时的加速电压，以使离子添加到半导体衬底158的深部。通过该处理在离半导体衬底158的表面有一定深度处形成脆化层150。
顾及半导体元件的半导体层的形状进行形成槽的加工。就是说，对半导体衬底158进行形成槽的加工，以便将半导体元件的半导体层转载到支撑衬底，并且使该部分残留成为凸状部。
由光抗蚀剂形成掩模153。通过利用掩模153蚀刻氮化硅膜152及保护层154，而形成保护层162、以及氮化硅层163(参照图5C)。
接着，氮化硅层163作为硬质掩模进行对半导体衬底158的蚀刻，而形成具有脆化层165、半导体层166的半导体衬底158(参照图5D)。在本发明中，如图5D所示那样，由脆化层及通过形成槽的加工加工为凸状的半导体衬底的一部分的半导体区域称为半导体层166。
顾及转载到支撑衬底的半导体层的厚度适当地设定蚀刻半导体衬底158的深度。可以根据照射氢离子的深度来设定该半导体层的厚度。形成在半导体衬底158中的槽的深度优选形成为深于脆化层。在该形成槽的加工中，通过使槽的深度深于脆化层，可以使脆化层只残留在要分离的半导体层的区域中。
去除表面的氮化硅层163(参照图5E)。然后，使半导体衬底158的保护层162的表面和支撑衬底151接合(参照图6A)。
在支撑衬底151的表面形成有阻挡层159及绝缘层157。为了防止钠离子等杂质从支撑衬底151扩散且污染半导体层，设置阻挡层159。在不需要考虑从支撑衬底151扩散而对半导体层导致不良影响的杂质时，可以省略阻挡层159。另一方面，为了与保护层162接合，设置绝缘层157。
通过密接其表面被清洁了的半导体衬底158一侧的保护层162和支撑衬底一侧的绝缘层157而形成接合。也可以在室温下进行该接合。该接合是原子级的接合，根据范德华力的作用，可以在室温下形成坚固的接合。因为半导体衬底158被加工有槽，所以形成半导体层的凸状部与支撑衬底151接触。
在半导体衬底158和支撑衬底151之间形成接合之后，通过进行加热处理，如图6B所示那样，从半导体衬底158分离半导体层164，并且将它固定于支撑衬底151。半导体层的分离是通过在脆化层150中形成的微小的空洞的体积变化而沿脆化层150产生断裂面来进行的。然后，为了使接合更坚固，优选进行加热处理。通过上述步骤，在绝缘表面上形成半导体层。图6B示出半导体层164被接合在支撑衬底151上的状态。
在本实施方式中，由于先加工为元件尺寸的半导体层且转载，所以可以以半导体层为单位转载到支撑衬底，不受半导体衬底的尺寸或形状的限制。因此可以在半导体衬底上形成各种各样的形状的半导体层。例如，根据蚀刻时使用的曝光装置的掩模、为了形成该掩模图案的曝光装置所具有的分档器、断开大型衬底来获得的半导体装置的面板尺寸或芯片尺寸，可以自由地形成半导体层。
既可以半导体层164用作半导体元件的半导体层，又可以对半导体层164进行蚀刻来加工其形状。
在图6C和6D中示出对转载了的半导体层164进一步进行蚀刻，而加工其形状的实例。通过暴露成为半导体层164的不必要的部分的外周部分形成掩模167。
利用掩模167蚀刻半导体层164，形成半导体层169。在本实施方式中，半导体层下面的保护层164也与半导体层一起蚀刻，成为保护层168(参照图6D)。这样，通过在转载到支撑衬底之后进一步加工形状，可以较正在制造工序中发生的形成区域的不一致和形状不良等。
在图5A至6D中示出在设置在支撑衬底上的绝缘层转载半导体层的实例，然而在如下情况下也可以利用本实施方式，即在形成在层间绝缘层上的绝缘层上形成半导体层作为在上层层叠的半导体元件的半导体层。
本实施方式可以与实施方式1适当地组合而实施。
实施方式4
在本实施方式中示出在实施方式1中将半导体层从半导体衬底接合到支撑衬底的工序不同的实例。因此，省略与实施方式1相同部分或具有相同功能的部分的重复说明。
在本实施方式中，示出将半导体层从半导体衬底分离之后接合到支撑衬底的实例。
在实施方式2中参照图5A至5E所示那样，在半导体衬底中形成脆化层并形成槽。形成槽的加工顾及半导体元件的半导体层的形状而进行。也就是，以可以将半导体元件的半导体层转载到支撑衬底的方式对半导体衬底401进行形成槽的加工，使该部位残留成为凸状部。在图22A中，形成有半导体衬底401、脆化层402、半导体衬底的一部分的半导体层408、绝缘膜404。在本实施方式中，氧化硅用作绝缘膜404。与实施方式1相同，在半导体衬底401的半导体层408中，形成有添加了为了控制阈值电压的赋予一导电类型的杂质元素的杂质区域。杂质区域在转载到支撑衬底之后在晶体管的半导体层403中用作沟道形成区域。
接下来，通过进行热处理，在脆化层402中相邻的微孔彼此结合，而微孔的体积增大。其结果，在脆化层402处半导体衬底401分开，并且半导体层408与绝缘膜404一起从半导体衬底401分离。热处理可以如在400℃至600℃的温度范围内进行即可。
注意，热处理可以通过利用高频率如微波等的介电加热而进行。利用上述介电加热的热处理可以通过在高频发生装置中生成的300MHz至3THz的高频率照射到半导体衬底401而进行。具体而言，例如通过2.45GHz的微波以900W照射14分钟，可以使在脆化层中相邻的微孔结合，最终使半导体衬底401分开。
如图22B所示那样，通过将套爪405固定于形成在半导体层408上的绝缘膜404，将半导体层408从半导体衬底401分离。即使在通过上述热处理的半导体衬底401的分开不完全的情况下，利用套爪405施加力量，来使半导体层408从半导体衬底401完全分离，而获得半导体层403。作为套爪405使用可以选择性地固定于半导体层408中的一个的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。在图22B中示出作为套爪405，使用真空吸盘的实例。
另外，作为附着于微针的粘合剂，可以使用环氧类粘合剂、陶瓷类粘合剂、硅酮类粘合剂、低温凝固剂等。作为低温凝固剂可以使用如MW-1(Eminent Supply Corporation制造)。MW-1的凝固点为17℃左右，在凝固点以下(优选为10℃以下)具有粘合效应，而在凝固点以上的温度(优选为25℃左右)没有粘合效应。
注意，也可以在使半导体衬底401分开之前对半导体衬底401进行氢化处理。例如，在氢气气分中进行350℃、两个小时左右的氢化处理。
接着，如图22C所示那样，以由于半导体层403的分离暴露的面朝向支撑衬底410一侧的方式，使半导体层403和支撑衬底410贴合。在本实施方式中，在支撑衬底410上形成绝缘膜411，通过绝缘膜411和半导体层403接合，可以使半导体层403和支撑衬底410贴合。在使半导体层403和绝缘膜411接合之后，优选进行400℃至600℃的热处理，以便使该接合更坚固。
利用范德华力而形成接合，由此在室温下也形成强固的接合。另外，由于可以在低温下进行上述接合，所以作为支撑衬底410可以使用各种衬底。例如，作为支撑衬底410，除了使用铝硅酸盐玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底之外，还可以使用石英衬底、蓝宝石衬底等的衬底。另外，作为支撑衬底410，可以使用硅、砷化镓、磷化铟等的半导体衬底等。或者，也可以将包括不锈钢衬底的金属衬底用作支撑衬底410。
注意，支撑衬底410在其表面不一定必要形成绝缘膜411。即使在不形成绝缘膜411的情况下，也可以使支撑衬底410和半导体层403接合。然而，通过在支撑衬底410的表面形成绝缘膜411，可以防止碱金属、碱土金属等杂质从支撑衬底410进入到半导体层403。
在形成绝缘膜411的情况下，不是支撑衬底410而是绝缘膜411与半导体层403接合，因此可以用作支撑衬底410的衬底的种类更增加。一般而言，由塑料等具有柔性的合成树脂构成的衬底具有耐热温度较低的趋势，若能够耐受制造工序中的处理温度，则在形成绝缘膜411时可以用作支撑衬底410。
注意，也可以在将半导体层403贴合在支撑衬底410上之前或贴合之后，对由于半导体层403的分离暴露的面施加利用激光束的照射的热退火。当在将半导体层403贴合到支撑衬底410上之前施加热退火时，由于分离暴露的面被平坦化，可以进一步提高接合的强度。另外，当在将半导体层403贴合到支撑衬底410上之后施加热退火时，半导体层403的一部分溶解，可以进一步提高接合的强度。
另外，不仅由接合将半导体层403贴合到支撑衬底410上，而通过对半导体层403施加10MHz至1THz左右的高频率的振动，可以在半导体层403和支撑衬底410之间发生摩擦热，由于该热半导体层403部分地溶解，来将半导体层403贴合在支撑衬底410上。
注意，在使用MW-1作为低温凝固剂的情况下，首先在低温凝固剂没有粘合效应的温度(例如25℃左右)下，将附着于微针的前端的低温凝固剂接触于绝缘膜404。接下来，通过将温度降低到低温凝固剂具有粘合效应的温度(例如5℃左右)，而使低温凝固剂凝固，来使微针和绝缘膜404固定。然后，在将从半导体衬底401拉开的半导体层403贴合到支撑衬底410上之后，再将低温凝固剂的温度提高到没有粘合效应的温度(例如25℃左右)，可以将微针从半导体层403拉开。
去除半导体层403上的绝缘膜404，在支撑衬底410及绝缘膜411上形成岛状半导体层403(参照图22D)。也可以对半导体层403进一步蚀刻而加工其形状。
如图22A至22D所示那样，当将由于分开暴露的半导体层的表面朝向支撑衬底一侧时平坦性更高的一侧的表面接触于栅极绝缘膜，因此可以使半导体层和栅极绝缘膜之间的界面能级密度低且均匀。从而，可以省略使接触于栅极绝缘膜的半导体层的表面平坦化的研磨，或者缩短研磨时间，可以提高生产率而抑制成本。
注意，可以以由于分开暴露的半导体层的表面和栅极绝缘膜接触的方式，将半导体层贴合到支撑衬底上。将参照图23A至24C，说明该实例。
与图22A同样，在图23A中形成有半导体衬底421、脆化层422、半导体衬底的一部分的半导体层428、绝缘膜424。在本实施方式中，氧化硅用作绝缘膜424。与实施方式1相同，在半导体衬底421的半导体层428中，形成有添加了为了控制阈值电压的赋予一导电类型的杂质元素的杂质区域。杂质区域在转载到支撑衬底之后在晶体管的半导体层423中用作沟道形成区域。
接下来，如图23B所示那样，将半导体衬底421固定于保持单元425。以半导体层428朝向保持单元425一侧的方式进行半导体衬底421的固定。作为保持单元425，可以使用大型的真空吸盘或机械吸盘，具体而言如多孔真空吸盘、非接触式真空吸盘等，这种吸盘可以耐受之后的热处理并且与多个半导体层(在图23A至23D中示出半导体层428作为一个半导体层的)重叠地固定。在本实施方式中示出作为保持单元425使用真空吸盘的实例。
通过进行热处理，在脆化层422中，相邻的微孔彼此结合而微孔的体积增大。结果，如图23C所示那样，在脆化层422中半导体衬底421分开，半导体衬底421的一部分的半导体层428成为半导体层423，并且从半导体衬底421与绝缘膜424一起分离。热处理在如400℃至600℃的温度范围内进行即可。
注意，热处理可以通过利用高频率如微波等的介电加热而进行。
另外，也可以在使半导体衬底421分开之前，对半导体衬底421进行氢化处理。
如图23D及24A所示那样，通过将套爪427固定于由于半导体层423的分离暴露的面，将半导体层423从保持单元425拉开。作为套爪427使用可以选择性地固定于半导体层423的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。在图23D及24A中示出作为套爪427，使用真空吸盘的实例。
注意，在本实施方式中示出套爪427固定于由于半导体层423的分开暴露的面的实例，也可以形成绝缘膜等的保护膜，以便防止由于套爪427受伤。注意，在将半导体层423贴合到支撑衬底430之后，去除上述保护膜。
另外，作为附着于微针的粘合剂，可以使用环氧类粘合剂、陶瓷类粘合剂、硅酮类粘合剂、低温凝固剂等。
接着，如图24B所示那样，以绝缘膜424朝向支撑衬底430一侧的方式，就是说以与由于分离暴露的面相反一侧的面朝向支撑衬底430一侧的方式，使半导体层423和支撑衬底430贴合。在本实施方式中，在支撑衬底430上形成绝缘膜431，通过绝缘膜424和绝缘膜431接合，可以使半导体层423和支撑衬底430贴合(参照图24C)。在使绝缘膜424和绝缘膜431接合之后，优选进行400℃至600℃的热处理，以便使该接合更坚固。
利用范德华力而形成接合，由此在室温下也形成强固的接合。另外，由于可以在低温下进行上述接合，所以作为支撑衬底430可以使用各种衬底。
注意，支撑衬底430在其表面不一定必要形成绝缘膜431。
注意，半导体衬底有时具有翘曲或弯曲，有时其端部稍微带有园度。另外，当为了从半导体衬底剥离半导体层，照射氢或稀有气体，或者照射氢离子或稀有气体离子时，有时在半导体衬底的端部上不能十分进行上述气体或离子的照射。因此，位置于半导体衬底的端部的部分难以分离半导体层，在将半导体衬底贴合到支撑衬底之后，分开半导体衬底并形成半导体层的情况下，半导体层之间的间隔为几mm至几cm。然而，在本实施方式中，在将半导体衬底贴合到支撑衬底之前，分开半导体衬底并形成半导体层。因此，当将半导体层贴合到支撑衬底上时，将半导体层之间的间隔可以抑制为几十μm左右，并且以跨越半导体层之间的间隙的方式容易制造半导体装置。
在本实施方式的半导体装置的制造方法中，利用多个半导体衬底可以将多个半导体层贴合到一个支撑衬底，因此可以高生产率地进行处理。另外，根据半导体元件所具有的极性适当地选择半导体层的面方位，因此可以提高半导体元件的迁移率，而可以提供能够进一步高速工作的半导体装置。
在本发明中，在从半导体衬底分离半导体层之前，进行为了控制阈值电压添加一导电类型的杂质元素的沟道掺杂工序。根据晶体管的导电类型或被要求的功能，沟道掺杂的杂质元素的导电类型或浓度等的条件不同，因此根据适合于制造的晶体管的条件选择沟道掺杂了的半导体层，并且贴合到支撑衬底。
另外，通过在半导体衬底的多个地方上彼此分开可以形成多个半导体层，并且将该多个半导体层贴合在支撑衬底上，因此根据半导体装置中的半导体元件的极性及布置可以选择贴合多个半导体层的每一个的位置。
本实施方式可以与实施方式1适当地组合而实施。
实施方式5
在本实施方式中，参照图21A和21B说明以高成品率制造作为具有高性能及高可靠性的半导体装置的具有显示功能的半导体装置(也称为液晶显示装置)为目的的半导体装置的制造方法的例子。详细地说明使用液晶显示元件作为显示元件的液晶显示装置。
图21A是作为本发明的一个方式的半导体装置的俯视图，图21B是沿图21A中的线C-D的截面图。
如图21A所示，像素区域306、作为扫描线驱动电路的驱动电路区域304a及304b通过密封剂392被密封在支撑衬底310和相对衬底395之间，并且在支撑衬底310上设置有由驱动器IC形成的作为信号线驱动电路的驱动电路区域307。在像素区域306中设置有晶体管375及电容元件376，并且在驱动电路区域304b中设置有具有晶体管373及晶体管374的驱动电路。在本实施方式中也适用于晶体管373、374、375的半导体层的沟道形成区域通过在从半导体衬底分离之前进行的沟道掺杂工序控制其阈值电压。因此，分别具有被要求的电特性，并且构成高性能的半导体装置。
在像素区域306中，隔着阻挡层311、绝缘层314、以及保护层313设置有成为开关元件的晶体管375。在本实施方式中，作为晶体管375使用多栅型薄膜晶体管(TFT)。该晶体管375包括具有起到源区及漏区的作用的杂质区域的半导体层、栅极绝缘层、具有两层的叠层结构的栅电极层、源电极层及漏电极层。源电极层或漏电极层与半导体层的杂质区域和也被称为像素电极层的用于显示元件的电极层320接触而电连接。
半导体层中的杂质区域可以通过控制其浓度形成高浓度杂质区域及低浓度杂质区域。将具有低浓度杂质区域的薄膜晶体管称作LDD(轻掺杂漏)结构。此外，低浓度杂质区域可以与栅电极重叠地形成，将这种薄膜晶体管称作GOLD(Gate Overlapped LDD；栅极重叠的LDD)结构。此外，通过将磷(P)等用于杂质区域，使薄膜晶体管的极性成为n型。在成为p型的情况下，添加硼(B)等即可。然后，形成覆盖栅电极等的绝缘膜317及绝缘膜318。
为了进一步提高平坦性，形成绝缘膜319作为层间绝缘膜。绝缘膜319可以使用有机材料、无机材料、或者它们的叠层结构。例如，可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧氮化铝、氮含量比氧含量高的氮氧化铝、氧化铝、类金刚石碳(DLC)、聚硅氮烷、含氮碳(CN)、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、氧化铝、以及包括无机绝缘材料的其他物质中的材料形成。另外，也可以使用有机绝缘材料。有机材料可以是感光性或非感光性的，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷树脂等。
由于与利用本发明的实施方式1同样地形成用于半导体元件的半导体层，所以形成从单晶半导体衬底分离的单晶半导体层，从而可以在同一衬底上一体形成像素区域和驱动电路区域。在此情况下，同时形成像素区域306中的晶体管和驱动电路区域304b中的晶体管。不言而喻，与此同样，也可以在同一衬底上一体形成驱动电路区域307。用于驱动电路区域304b的晶体管构成CMOS电路。构成CMOS电路的薄膜晶体管为GOLD结构，但是也可以使用如晶体管375的LDD结构。
接下来，通过印刷法或液滴喷射法，以覆盖用于显示元件的电极层320及绝缘膜319的方式形成用作取向膜的绝缘层381。另外，如果使用丝网印刷法或胶版印刷法，则可以选择性地形成绝缘层381。然后，进行研磨处理。有时根据液晶的模式，例如在采用VA模式时，不进行该研磨处理。用作取向膜的绝缘层383也是与绝缘层381同样的。接着，通过液滴喷射法将密封剂392形成在形成有像素的周边的区域。
然后，隔着间隔物387贴合设置有用作取向膜的绝缘层383、也被称为相对电极层的用于显示元件的电极层384、用作彩色滤光片的着色层385、以及偏振器391(也称为偏振片)的相对衬底395与作为TFT衬底的支撑衬底310，并且在其空隙中设置液晶层382。由于本实施方式的半导体装置是透射型，所以在支撑衬底310的与具有元件的面相反的一侧也设置偏振器(偏振片)393。偏振器和着色层的叠层结构不局限于图21A和21B，根据偏振器和着色层的材料或制造工序条件适当设定即可。偏振器可以通过粘接层设置在衬底上。在密封剂中可以混入有填料。并且，还可以在相对衬底395上形成遮蔽膜(黑矩阵)等。另外，在液晶显示装置为全彩色显示的情况下，由呈现红色(R)、绿色(G)、蓝色(B)的材料形成彩色滤光片等即可，而在液晶显示装置为单色显示的情况下，不形成着色层，或者由呈现至少一种颜色的材料形成彩色滤光片即可。此外，也可以在半导体装置的具有可见性的一侧设置具有反射防止功能的防反射膜。偏振片和液晶层也可以在两者之间具有相位差板的方式层叠。
另外，当在背光灯中配置RGB的发光二极管(LED)等，并且采用通过分时进行彩色显示的继时加法混色法(field sequentialmethod：场序制法)时，有时不设置彩色滤光片。为了减少由晶体管或CMOS电路的布线引起的外光的反射，黑矩阵优选与晶体管或CMOS电路重叠地设置。另外，也可以与电容元件重叠地形成黑矩阵。这是因为可以防止构成电容元件的金属膜引起的反射。
作为形成液晶层的方法，可以采用分配器方式(滴落方式)或者在贴合具有元件的支撑衬底310和相对衬底395之后利用毛细现象注入液晶的注入法。当处理难以使用注入法的大型衬底时，优选使用滴落法。
间隔物可以采用通过散布几μm的粒子来设置的方法，但是在本实施方式中，采用在衬底的整个表面上形成树脂膜之后对其进行蚀刻加工来形成的方法。在使用旋涂器涂布这种间隔物的材料之后，通过曝光和显影处理形成预定的图形。然后，通过用洁净烘箱等于150℃至200℃加热而使其固化。这样制造的间隔物可以通过曝光和显影处理的条件来改变形状，但是间隔物的形状优选为顶部平坦的柱状，这样当贴附相对侧的衬底时可以确保作为半导体装置的机械强度。间隔物的形状可以使用圆锥状、角锥状等，没有特别的限制。
接着，在与像素区域电连接的端子电极层378上隔着各向异性导电层396设置作为连接用布线衬底的FPC 394。FPC 394起到传递来自外部的信号或电位的作用。通过上述工序，可以制造具有显示功能的半导体装置。
如此，通过半导体衬底的沟道掺杂工序，本发明根据支撑衬底上所需要的功能可以控制晶体管的电特性，并且实现半导体装置的高性能化及低耗电化。另外，不使制造工序复杂化，并且高成品率及高生产率地制造这种半导体装置。
实施方式6
使用本发明可以形成具有发光元件的半导体装置。从该发光元件射出的光进行底部发射、顶部发射、以及双面发射中的任一种。在本实施方式中，参照图10A至11B说明以高成品率制造作为底部发射型、顶部发射型、以及双面发射型的具有高性能及高可靠性的半导体装置的具有显示功能的半导体装置(也称为显示装置、发光装置)为目的的半导体装置的制造方法的例子。
图10A和10B所示的半导体装置具有按箭头方向底部发射的结构。在图10A和10B中，图10A是半导体装置的平面图，图10B是沿图10A中的线E-F的截面图。在图10A和10B中，半导体装置包括外部端子连接区域252、密封区域253、驱动电路区域254、以及像素区域256。
图10A和10B所示的半导体装置包括：元件衬底600；薄膜晶体管655、677、667、以及668；具有第一电极层685、发光层688、以及第二电极层689的发光元件690；填料693；密封剂692；阻挡层601；绝缘层604；氧化膜603；栅极绝缘层675；绝缘膜607；绝缘膜665；绝缘层686；密封衬底695；布线层679；端子电极层678；各向异性导电层696；以及FPC 694。填料693可以液体组成物的状态通过滴落法形成。以贴合通过滴落法形成填料的元件衬底600和密封衬底695来密封半导体装置(发光显示装置)。
在图10A和10B的半导体装置中，第一电极层685由具有透光性的导电材料形成以便能够透射从发光元件690发射的光，另一方面，第二电极层689由具有反射性的导电材料形成以便反射从发光元件690发射的光。
第二电极层689要具有反射性即可，可以使用由钛、钨、镍、金、铂、银、铜、钽、钼、铝、镁、钙、锂或者它们的合金构成的导电膜等。优选使用在可见光区呈现高反射性的物质，在本实施方式中使用铝膜。
作为第一电极层685，具体来说，使用由具有透光性的导电材料构成的透明导电膜即可，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物或含有氧化钛的铟锡氧化物等。不言而喻，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)或添加了氧化硅的铟锡氧化物(ITSO)等。
图11A所示的半导体装置具有按箭头所示的方向进行顶部发射的结构。图11A所示的半导体装置包括：元件衬底1600；薄膜晶体管1655、1665、1675、以及1685；布线层1624；第一电极层1617；发光层1619；第二电极层1620；填料1622；密封剂1632；阻挡层1601；绝缘层1604；氧化膜1603；栅极绝缘层1610；绝缘膜1611；绝缘膜1612；绝缘层1614；密封衬底1625；布线层1633；端子电极层1681；各向异性导电层1682；以及FPC 1683。
在图11A中，半导体装置包括外部端子连接区域282、密封区域283、驱动电路区域284、以及像素区域286。在图11A所示的半导体装置中，在第一电极层1617下形成作为具有反射性的金属层的布线层1624。在布线层1624上形成作为透明导电膜的第一电极层1617。布线层1624只要具有反射性即可，可以使用由钛、钨、镍、金、铂、银、铜、钽、钼、铝、镁、钙、锂、或者它们的合金构成的导电膜等。优选使用在可见光区呈现高反射性的物质。此外，也可以使用导电膜作为第一电极层1617，在此情况下，也可以不设置具有反射性的布线层1624。
作为第一电极层1617及第二电极层1620，具体来说，使用由具有透光性的导电材料构成的透明导电膜即可，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物或含有氧化钛的铟锡氧化物等。不言而喻，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)或添加了氧化硅的铟锡氧化物(ITSO)等。
另外，即使是没有透光性的金属膜这样的材料，也通过将其膜厚度设为较薄(优选为5nm至30nm左右的厚度)以使它成为能够透射光的状态，可以从第二电极层1620发射光。此外，作为能够用于第一电极层1617及第二电极层1620的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、或它们的合金构成的导电膜等。
图11B所示的半导体装置包括：元件衬底1300；薄膜晶体管1355、1365、1375、以及1385；第一电极层1317；发光层1319；第二电极层1320；填料1322；密封剂1332；阻挡层1301；绝缘层1304；氧化膜1303；栅极绝缘层1310；绝缘膜1311；绝缘膜1312；绝缘层1314；密封衬底1325；布线层1333；端子电极层1381；各向异性导电层1382；以及FPC 1383。半导体装置包括外部端子连接区域272、密封区域273、驱动电路区域274、以及像素区域276。
图11B所示的半导体装置是双面发射型，具有按箭头方向从元件衬底1300一侧和密封衬底1325一侧发射出光的结构。因此，将透光性电极层用作第一电极层1317及第二电极层1320。
在本实施方式中，具体地说将由具有透光性的导电材料构成的透明导电膜用于作为透光电极层的第一电极层1317及第二电极层1320即可，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。不言而喻，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)或添加了氧化硅的铟锡氧化物(ITSO)等。
另外，即使是没有透光性的金属膜这样的材料，也通过将其膜厚度设为较薄(优选为5nm至30nm左右的厚度)以使它成为能够透射光的状态，可以从第一电极层1317及第二电极层1320发射光。此外，作为能够用于第一电极层1317及第二电极层1320的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、或它们的合金构成的导电膜等。
如上所述，在图11B的半导体装置中，从发光元件1305发射的光穿过第一电极层1317及第二电极层1320双方，从而具有光从两侧发射的结构。
使用发光元件形成的半导体装置的像素可以通过单纯矩阵方式或有源矩阵方式来驱动。此外，该像素也可以使用数字驱动或模拟驱动中的任一种。
可以在密封衬底上形成彩色滤光片(着色层)。彩色滤光片(着色层)可以通过蒸镀法或液滴喷射法形成，可以通过使用彩色滤光片(着色层)进行高精度的显示。这是因为通过彩色滤光片(着色层)，在R、G和B每一种的发光光谱中，可以将宽峰修改成尖峰的缘故。
可以通过形成呈现单色发光的材料并且组合彩色滤光片或颜色转换层，而进行全色显示。彩色滤光片(着色层)或颜色转换层例如形成在密封衬底上且贴附到元件衬底上即可。
不言而喻，也可以进行单色发光的显示。例如，可以利用单色发光形成面积彩色型(area color type)半导体装置。该面积彩色型适合于无源矩阵型显示部，可以主要显示字符和符号。
通过使用单晶半导体层，可以在同一个衬底上一体形成像素区域和驱动电路区域。在此情况下，同时形成像素区域中的晶体管和驱动电路区域中的晶体管。
在本实施方式中也适用于设置在图10A至11B所示的本实施方式的半导体装置中的晶体管的半导体层的沟道形成区域通过在从半导体衬底分离之前进行的沟道掺杂工序控制其阈值电压。因此，分别具有被要求的电特性，并且构成高性能的半导体装置。
如此，通过半导体衬底的沟道掺杂工序，本发明根据支撑衬底上所需要的功能可以控制晶体管的电特性，并且实现半导体装置的高性能化及低耗电化。另外，不使制造工序复杂化，并且高成品率及高生产率地制造这种半导体装置。
本实施方式可以与上述实施方式1适当地组合。
实施方式7
在本实施方式中，作为具有高性能及高可靠性的半导体装置说明具有显示功能的半导体装置(也称为显示装置、发光装置)的例子。详细地说明将发光元件用于显示元件的发光显示装置。
在本实施方式中，参照图13A至13D说明能够用作本发明的显示装置的显示元件的发光元件的结构。
图13A至13D示出发光元件的元件结构，表示在第一电极层870和第二电极层850之间夹有EL层860的发光元件。EL层860如图示那样由第一层804、第二层803、以及第三层802构成。在图13A至13D中，第二层803是发光层，第一层804及第三层802是功能层。
第一层804是具有对第二层803传输空穴的功能的层。在图13A中，包含于第一层804的空穴注入层是包含空穴注入性高的物质的层。可以使用钼氧化物、钒氧化物、钌氧化物、钨氧化物、或者锰氧化物等。另外，也可以使用酞菁(缩写为H2Pc)、酞菁铜(缩写为CuPc)等酞菁化合物、4，4’-双[N-(4-二苯基氨基苯基)-N-苯基氨基]联苯(缩写为DPAB)、4，4’-双(N-{4-[N-(3-甲基苯基)-N-苯基氨基]苯基}-N-苯基氨基)联苯(缩写为DNTPD)等芳香胺化合物、或者聚(乙烯二氧噻吩)/聚(苯乙烯磺酸)(PEDOT/PSS)等高分子等来形成第一层804。
此外，作为空穴注入层可以使用复合有机化合物和无机化合物而构成的复合材料。特别是包含有机化合物和相对于有机化合物显示电子接受性的无机化合物的复合材料中，在有机化合物和无机化合物之间进行电子的授受从而增加载流子密度，因此该复合材料的空穴注入性和空穴传输性优良。
当使用复合有机化合物和无机化合物而构成的复合材料作为空穴注入层时，由于能够与电极层欧姆接触，所以可以不考虑其功函数而选择形成电极层的材料。
作为用于复合材料的无机化合物，优选使用过渡金属的氧化物。此外，可以举出属于元素周期表中第4族至第8族的金属的氧化物。具体地，氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰及氧化铼由于其电子接受性高所以是优选的。特别是，氧化钼因为在大气中稳定，吸湿性低，并且容易处理，所以是优选的。
作为用于复合材料的有机化合物，可以使用多种化合物如芳香胺化合物、咔唑衍生物、芳烃、高分子化合物(低聚物、树枝状聚合物、聚合物等)等。作为用于复合材料的有机化合物，优选使用空穴传输性高的有机化合物。具体地说，优选使用空穴迁移率为10-6cm2/Vs以上的物质。然而，也可以使用其它材料，只要其空穴传输性比电子传输性高即可。以下，具体地列举可以用于复合材料的有机化合物。
例如，作为芳香胺化合物，可以举出N，N’-二(对甲苯基)-N，N’-二苯基-对苯二胺(缩写为DTDPPA)；4，4’-双[N-(4-二苯基氨基苯基)-N-苯基氨基]联苯(缩写为DPAB)；4，4’-双(N-{4-[N-(3-甲基苯基)-N-苯基氨基]苯基}-N-苯基氨基)联苯(缩写为DNTPD)；1，3，5-三[N-(4-二苯基氨基苯基)-N-苯基氨基]苯(缩写为DPA3B)等。
作为可以用于复合材料的咔唑衍生物，可以具体地举出：3-[N-(9-苯基咔唑-3-基)-N-苯基氨基]-9-苯基咔唑(缩写为PCzPCA1)；3，6-双[N-(9-苯基咔唑-3-基)-N-苯基氨基]-9-苯基咔唑(缩写为PCzPCA2)；3-[N-(1-萘基)-N-(9-苯基咔唑-3-基)氨基]-9-苯基咔唑(缩写为PCzPCN1)等。
此外，还可以使用4，4’-二(N-咔唑基)联苯(缩写为CBP)；1，3，5-三[4-(N-咔唑基)苯基]苯(缩写为TCPB)；9-[4-(N-咔唑基)]苯基-10-苯基蒽(缩写为CzPA)；1，4-双[4-(N-咔唑基)苯基-2，3，5，6-四苯基苯等。
作为能够用于复合材料的芳烃，例如可以举出：2-叔丁基-9，10-二(2-萘基)蒽(缩写为t-BuDNA)；2-叔丁基-9，10-二(1-萘基)蒽；9，10-双(3，5-二苯基苯基)蒽(缩写为DPPA)；2-叔丁基-9，10-双(4-苯基苯基)蒽(缩写为t-BuDBA)；9，10-二(2-萘基)蒽(缩写为DNA)；9，10-二苯基蒽(缩写为DPAnth)；2-叔丁基蒽(缩写为t-BuAnth)；9，10-双(4-甲基-1-萘基)蒽(缩写为DMNA)；2-叔丁基-9，10-双[2-(1-萘基)苯基]蒽；9，10-双[2-(1-萘基)苯基]蒽；2，3，6，7-四甲基-9，10-二(1-萘基)蒽；2，3，6，7-四甲基-9，10-二(2-萘基)蒽；9，9’-联蒽；10，10’-二苯基-9，9’-联蒽；10，10’-双(2-苯基苯基)-9，9’-联蒽；10，10’-双[(2，3，4，5，6-五苯基)苯基]-9，9’-联蒽；蒽；并四苯；红荧烯；二萘嵌苯；2，5，8，11-四(叔丁基)二萘嵌苯等。除此之外，还可以使用并五苯、晕苯等。更优选使用具有1×10-6cm2/Vs以上的空穴迁移率且碳数为14至42的芳烃。
可以用于复合材料的芳烃也可以具有乙烯基骨架。作为具有乙烯基的芳烃，例如可以举出4，4’-双(2，2-二苯基乙烯基)联苯(缩写为DPVBi)；9，10-双[4-(2，2-二苯基乙烯基)苯基]蒽(缩写为DPVPA)等。
另外，也可以使用高分子化合物如聚(N-乙烯基咔唑)(缩写为PVK)或聚(4-乙烯基三苯基胺)(缩写为PVTPA)等。
在图13A至13D中，作为形成包含于第一层804的空穴传输层的化合物，优选使用空穴传输性高的化合物，具体地优选使用芳香胺(即，具有苯环-氮键的化合物)化合物。作为广泛地使用的材料可以举出星爆(starburst)式芳香胺化合物如4，4’-双[N-(3-甲基苯基)-N-苯基氨基]联苯；作为其衍生物的4，4’-双[N-(1-萘基)-N-苯基氨基]联苯(下面记为NPB)；4，4’，4”-三(N，N-二苯基-氨基)三苯胺；4，4’，4”-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺等。上述物质主要是具有10-6cm2/Vs以上的空穴迁移率的物质。但是，也可以使用其他物质，只要其空穴传输性比电子传输性高。空穴传输层可以是上述物质的混合层或两层以上的叠层，而不局限于单层。
第三层802是具有对第二层803传输并注入电子的功能的层。在在图13A至13D中说明包含于第三层802中的电子传输层。作为电子传输层可以使用电子传输性高的物质。例如，电子传输层是由如下具有喹啉骨架或苯并喹啉骨架的金属络合物等构成的层：三(8-羟基喹啉)铝(缩写为Alq)；三(4-甲基-8-羟基喹啉)铝(缩写为Almq3)；双(10-羟基苯并[h]喹啉)铍(缩写为BeBq2)；双(2-甲基-8-羟基喹啉)(4-苯基苯酚)铝(缩写为BAlq)等。除此之外，可以使用如下具有噁唑类配位体或噻唑类配位体的金属络合物等：双[2-(2-羟基苯基)苯并噁唑]锌(缩写为Zn(BOX)2)；双[2-(2-羟基苯基)苯并噻唑]锌(缩写为Zn(BTZ)2)等。再者，除金属络合物之外，也可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(缩写为PBD)；1，3-双[5-(对-叔丁基苯基)-1，3，4-噁二唑-2-基]苯(缩写为OXD-7)；3-(4-联苯基)-4-苯基-5-(4-叔丁基苯基)-1，2，4-三唑(缩写为TAZ)；红菲绕啉(缩写为BPhen)；浴铜灵(缩写为BCP)等。这里举出的物质主要是具有10-6cm2/Vs以上的电子迁移率的物质。也可以使用其他物质作为电子传输层，只要其电子传输性比空穴传输性高即可。此外，电子传输层也可以是两层以上由上述物质构成的层的叠层，而不局限于单层。
在图13A至13D中说明包含于第三层802中的电子注入层。作为电子注入层可以使用电子注入性高的物质。作为电子注入层，可以使用碱金属、碱土金属、或者它们的化合物如氟化锂(LiF)、氟化铯(CsF)、氟化钙(CaF2)等。例如，可以使用将碱金属、碱土金属、或者它们的化合物包含在由具有电子传输性的物质构成的层中形成的层，例如，可以使用将镁(Mg)包含在Alq中形成的层等。通过使用将碱金属或碱土金属包含在由具有电子传输性的物质构成的层中形成的层作为电子注入层，可有效地从电极层注入电子，因此是优选的。
接下来，说明作为发光层的第二层803。发光层是具有发光功能的层，包括发光性的有机化合物。此外，也可以包含无机化合物。发光层可以通过使用各种发光性的有机化合物、无机化合物形成。但是，发光层的厚度优选为10nm至100nm左右。
作为用于发光层的有机化合物，只要是发光性的有机化合物就没有特别的限制，例如可以使用9，10-二(2-萘基)蒽(缩写为DNA)；9，10-二(2-萘基)-2-叔丁基蒽(缩写为t-BuDNA)；4，4’-二(2，2-二苯基乙烯基)联苯(缩写为DPVBi)；香豆素30；香豆素6；香豆素545；香豆素545T；二萘嵌苯；红荧烯；吡啶醇；2，5，8，11-四(叔丁基)二萘嵌苯(缩写为TBP)；9，10-二苯基蒽(缩写为DPA)；5，12-二苯并四苯；4-(二氰基亚甲基)-2-甲基-[p-(二甲基氨基)苯乙烯基]-4H-吡喃(缩写为DCM1)；4-(二氰基亚甲基)-2-甲基-6-[2-(久洛尼定-9-基)乙烯基]-4H-吡喃(缩写为DCM2)；4-(二氰基亚甲基)-2，6-双[p-(二甲基氨基)苯乙烯基]-4H-吡喃(缩写为BisDCM)等。此外，也可以使用能够发射磷光的化合物如双[2-(4′，6′-二氟苯基)吡啶合-N，C2’]铱(吡啶甲酸)(缩写为FIrpic)；双{2-[3′，5′-双(三氟甲基)苯基]吡啶合-N，C2’}铱(吡啶甲酸)(缩写为Ir(CF3ppy)2(pic))；三(2-苯基吡啶合-N，C2’)铱(缩写为Ir(ppy)3)；双(2-苯基吡啶合-N，C2’)铱(乙酰丙酮)(缩写为Ir(ppy)2(acac))；双[2-(2’-噻吩基)吡啶合-N，C3’]铱(乙酰丙酮)(缩写为Ir(thp)2(acac))；双(2-苯基喹啉合-N，C2’)铱(乙酰丙酮)(缩写：Ir(pq)2(acac))；以及双[2-(2’-苯并噻吩基)吡啶合-N，C3’]铱(乙酰丙酮)(缩写为Ir(btp)2(acac))等。
除了单重态激发发光材料之外，还可以将含有金属络合物等的三重态激发发光材料用于发光层。例如，在红色发光性、绿色发光性、以及蓝色发光性的像素中，亮度半衰期比较短的红色发光性的像素由三重态激发发光材料形成，余下的像素由单重态激发发光材料形成。三重态激发发光材料具有良好的发光效率，所以具有得到相同亮度时耗电量少的特点。换言之，用于红色发光性的像素时，由于流过发光元件的电流量少，因而可以提高可靠性。为了低耗电量化，也可以将红色发光性的像素和绿色发光性的像素利用三重态激发发光材料形成，蓝色发光性的像素利用单重态激发发光材料形成。通过使用三重态激发发光材料形成人的视觉灵敏度高的绿色发光元件，可以进一步实现低耗电量化。
此外，发光层可以不仅含有上述呈现发光的有机化合物，还可以添加有其他有机化合物。作为可以添加的有机化合物，例如可以使用上述的TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD、TCTA、Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2、Zn(BTZ)2、BPhen、BCP、PBD、OXD-7、TPBI、TAZ、p-EtTAZ、DNA、t-BuDNA以及DPVBi等、以及4，4’-双(N-咔唑基)联苯(缩写为CBP)、1，3，5-三[4-(N-咔唑基)苯基]苯(缩写为TCPB)等，然而不局限于这些化合物。另外，像这样除了有机化合物以外还添加的有机化合物优选具有比有机化合物的激发能大的激发能，并且其添加量比有机化合物多，以使有机化合物高效地发光(由此，可以防止有机化合物的浓度猝灭)。或者，作为其他功能，也可以与有机化合物一起呈现发光(由此，还可以实现白色发光等)。
发光层可以具有如下结构：在每个像素中形成发光波长带不同的发光层，从而进行彩色显示。典型的是形成与R(红)、G(绿)、B(蓝)各种颜色对应的发光层。在此情况下，也可以通过采用在像素的光发射一侧设置透射该发光波长带的光的滤光器的结构，实现提高色纯度和防止像素区域的镜面化(映入)。通过设置滤光器，可以省略以往所必需的圆偏振片等，可以消除发光层发出的光的损失。而且，可以降低从倾斜方向看像素区域(显示画面)时发生的色调变化。
低分子类有机发光材料或高分子类有机发光材料都可以用作发光层的材料。与低分子类相比，高分子类有机发光材料的物理强度大，元件的耐久性高。另外，由于可以通过涂布进行成膜，所以比较容易制作元件。
发光颜色取决于形成发光层的材料，因而可以通过选择发光层的材料来形成呈现所希望的发光的发光元件。作为可以用于形成发光层的高分子类电致发光材料，可以举出聚对亚苯基亚乙烯基类、聚对亚苯基类、聚噻吩类、聚芴类。
作为聚对亚苯基亚乙烯基类，可以举出聚(对亚苯基亚乙烯基)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基亚乙烯基)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-亚苯基亚乙烯基)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-亚苯基亚乙烯基)[ROPh-PPV]等。作为聚对亚苯基类，可以举出聚对亚苯基[PPP]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基)[RO-PPP]、聚(2，5-二己氧基-1，4-亚苯基)等。作为聚噻吩类，可以举出聚噻吩[PT]的衍生物、聚(3-烷基噻吩)[PAT]、聚(3-己基噻吩)[PHT]、聚(3-环己基噻吩)[PCHT]、聚(3-环己基-4-甲基噻吩)[PCHMT]、聚(3，4-二环己基噻吩)[PDCHT]、聚[3-(4-辛基苯基)-噻吩][POPT]、聚[3-(4-辛基苯基)-2，2-并噻吩][PTOPT]等。作为聚芴类，可以举出聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
用于发光层的无机化合物只要是不容易猝灭有机化合物的发光的无机化合物即可，可以使用各种金属氧化物或金属氮化物。特别是属于周期表第13族或第14族的金属氧化物不容易猝灭有机化合物的发光，所以是优选的，具体而言较好地有氧化铝、氧化镓、氧化硅、或者氧化锗。但是，不局限于这些。
另外，发光层可以层叠多层使用上述的有机化合物和无机化合物的组合的层来形成。此外，还可以含有其他有机化合物或其他无机化合物。发光层的层结构会改变，只要在不脱离本发明的技术思想的范围内，可以允许一些变形，例如具有电子注入用电极层或者具备分散的发光性材料，来替代不具有特定的电子注入区域或发光区域的情况。
由上述材料形成的发光元件通过正向偏压来发光。使用发光元件形成的半导体装置的像素可以通过单纯矩阵方式或有源矩阵方式来驱动。无论是哪一种，都以某个特定的时序施加正向偏压来使每个像素发光，但是某段一定期间处于非发光状态。通过在该非发光期间内施加反向的偏压，可以提高发光元件的可靠性。在发光元件中，存在在一定驱动条件下发光强度降低的劣化以及在像素内非发光区域扩大而外观上亮度降低的劣化方式，但是通过进行在正向及反向上施加偏压的交流驱动，可以延迟劣化的进展，以提高具有发光元件的半导体装置的可靠性。此外，数字驱动、模拟驱动都可以采用。
因此，可以在密封衬底上形成彩色滤光片(着色层)。彩色滤光片(着色层)可以通过蒸镀法或液滴喷射法形成，并且可以通过使用彩色滤光片(着色层)进行高精度的显示。这是因为通过彩色滤光片(着色层)，在R、G和B的各发光光谱中，可以将宽峰修改成尖峰的缘故。
可以通过形成呈现单色发光的材料并且组合彩色滤光片或颜色转换层而进行全彩色显示。彩色滤光片(着色层)或颜色转换层例如形成在密封衬底上且贴附到元件衬底上即可。
不言而喻，也可以进行单色发光的显示。例如，可以利用单色发光形成面积彩色型(area color type)半导体装置。该面积彩色型适合于无源矩阵型显示部，并且可以主要显示字符和符号。
当选择第一电极层870及第二电极层850的材料时，需要考虑其功函数，并且第一电极层870及第二电极层850根据像素结构都可以成为阳极(电位高的电极层)或阴极(电位低的电极层)。当驱动用薄膜晶体管的极性为p沟道型时，如图13A所示，优选将第一电极层870用作阳极，将第二电极层850用作阴极。此外，当驱动用薄膜晶体管的极性为n沟道型时，如图13B所示，优选将第一电极层870用作阴极，将第二电极层850用作阳极。下面，对可以用于第一电极层870及第二电极层850的材料进行说明。当第一电极层870和第二电极层850起到阳极的作用时，优选使用具有较大功函数的材料(具体地，4.5eV以上的材料)，当第一电极层870和第二电极层850起到阴极的作用时，优选使用具有较小功函数的材料(具体地，3.5eV以下的材料)。但是，由于第一层804的空穴注入性、空穴传输特性、或者第三层802的电子注入性、电子传输特性良好，所以对第一电极层870和第二电极层850几乎都没有功函数的限制，可以使用各种材料。
由于图13A和13B中的发光元件具有从第一电极层870获取光的结构，所以第二电极层850未必需要具有透光性。作为第二电极层850，在总厚度为100nm至800nm的范围内形成以如下材料为主要成分的膜或它们的叠层膜即可：选自Ti、Ni、W、Cr、Pt、Zn、Sn、In、Ta、Al、Cu、Au、Ag、Mg、Ca、Li或Mo中的元素或者氮化钛、TiSiXNY、WSiX、氮化钨、WSiXNY、NbN等以所述元素为主要成分的合金材料或化合物材料。
此外，如果作为第二电极层850使用像用于第一电极层870的材料那样的具有透光性的导电性材料，则形成从第二电极层850也获取光的结构，可以形成由发光元件发射的光从第一电极层870和第二电极层850这两者发出的双面发射结构。
另外，通过改变第一电极层870或第二电极层850的种类，本发明的发光元件具有各种变化形式。
图13B是EL层860从第一电极层870一侧以第三层802、第二层803、第一层804的顺序构成的情况。
图13C示出在图13A中作为第一电极层870使用具有反射性的电极层，作为第二电极层850使用具有透光性的电极层，由发光元件发射的光通过第一电极层870被反射，然后透过第二电极层850而发射的情况。同样地，图13D示出在图13B中作为第一电极层870使用具有反射性的电极层，作为第二电极层850使用具有透光性的电极层，由发光元件发射的光通过第一电极层870被反射，然后透过第二电极层850而发射的情况。
在EL层860中混合有有机化合物和无机化合物的情况下，其形成方法可以使用各种方法。例如，可以举出通过电阻加热使有机化合物和无机化合物这两者蒸发来进行共蒸镀的方法。另外，还可以通过电阻加热使有机化合物蒸发，并通过电子束(EB)使无机化合物蒸发，来进行共蒸镀。此外，还可以举出在通过电阻加热使有机化合物蒸发的同时溅射无机化合物来同时堆积二者的方法。另外，也可以通过湿式法来形成。
作为第一电极层870及第二电极层850的制造方法，可以使用通过电阻加热的蒸镀法、EB蒸镀法、溅射法、CVD法、旋涂法、印刷法、分配器法、或者液滴喷射法等。
本实施方式可以与实施方式1及实施方式4适当地组合。
实施方式8
在本实施方式中，对作为具有高性能及高可靠性的半导体装置的具有显示功能的半导体装置的其他例子进行说明。在本实施方式中，参照图12A至12F说明能够用于本发明的半导体装置中的发光元件的其他结构。
利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件而后者被称为无机EL元件。
根据元件的结构，无机EL元件被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件和薄膜型无机EL元件的差异在于，前者具有将发光材料的粒子分散在粘合剂中的电致发光层，而后者具有由发光材料的薄膜构成的电致发光层。它们的共同点在于，两者都需要由高电场加速的电子。作为得到的发光的机理有两种类型：利用施主能级和受主能级的施主-受主再结合型发光、以及利用金属离子的内层电子跃迁的局部型发光。一般来说，在很多情况下，分散型无机EL元件为施主-受主再结合型发光，而薄膜型无机EL元件为局部型发光。
在本发明中可以使用的发光材料由母体材料和成为发光中心的杂质元素构成。可以通过改变所包含的杂质元素，获得各种颜色的发光。作为发光材料的制造方法，可以使用固相法、液相法(共沉淀法)等各种方法。此外，还可以使用喷雾热分解法、复分解法、利用母体的热分解反应的方法、反胶团法、组合上述方法和高温焙烧的方法、或者冷冻干燥法等液相法等。
固相法是称母体材料及杂质元素或含杂质元素的化合物，在研钵中混合，在电炉中进行加热、焙烧而使其进行反应，使母体材料含有杂质元素的方法。焙烧温度优选为700℃至1500℃。这是因为在温度过低的情况下固相反应不进行，而在温度过高的情况下母体材料分解。可以粉末状态进行焙烧，然而优选在颗粒状态下进行焙烧。虽然需要在比较高的温度下进行焙烧，但是该方法很简单，因此生产率好，适合于大量生产。
液相法(共沉淀法)是在溶液中使母体材料或含母体材料的化合物与杂质元素或含杂质元素的化合物起反应，使其干燥之后进行焙烧的方法。发光材料的粒子均匀地分布，粒径小，在焙烧温度低的情况下也可以进行反应。
作为用于发光材料的母体材料，可以使用硫化物、氧化物或氮化物。作为硫化物，例如可以使用硫化锌(ZnS)、硫化镉(CdS)、硫化钙(CaS)、硫化钇(Y2S3)、硫化镓(Ga2S3)、硫化锶(SrS)或硫化钡(BaS)等。此外，作为氧化物，例如可以使用氧化锌(ZnO)或氧化钇(Y2O3)等。此外，作为氮化物，例如可以使用氮化铝(AlN)、氮化镓(GaN)或氮化铟(InN)等。另外，也可以使用硒化锌(ZnSe)或碲化锌(ZnTe)等，还可以是硫化钙-镓(CaGa2S4)、硫化锶-镓(SrGa2S4)或硫化钡-镓(BaGa2S4)等三元系混晶。
作为局部型发光的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)或镨(Pr)等。也可以添加氟(F)、氯(Cl)等卤素元素。上述卤素元素可以起到电荷补偿的作用。
另一方面，作为施主-受主再结合型发光的发光中心，可以使用包含形成施主能级的第一杂质元素及形成受主能级的第二杂质元素的发光材料。作为第一杂质元素例如可以使用氟(F)、氯(Cl)或铝(Al)等。作为第二杂质元素，例如可以使用铜(Cu)或银(Ag)等。
在通过固相法合成施主-受主再结合型发光的发光材料的情况下，分别称取母体材料、第一杂质元素或含第一杂质元素的化合物、以及第二杂质元素或含第二杂质元素的化合物，在研钵中混合，然后在电炉中进行加热、焙烧。作为母体材料可以使用上述母体材料。作为第一杂质元素或含第一杂质元素的化合物，例如可以使用氟(F)、氯(Cl)或硫化铝(Al2S3)等。作为第二杂质元素或含第二杂质元素的化合物，例如可以使用铜(Cu)、银(Ag)、硫化铜(Cu2S)或硫化银(Ag2S)等。焙烧温度优选为700℃至1500℃。这是因为在温度过低的情况下固相反应不进行，而在温度过高的情况下母体材料分解。焙烧可以粉末状态进行，但是优选以颗粒状态进行焙烧。
此外，作为在利用固相反应的情况下的杂质元素，可以组合使用由第一杂质元素和第二杂质元素构成的化合物。在这种情况下，由于杂质元素容易扩散并且固相反应容易进行，因此可以获得均匀的发光材料。而且，由于不混入多余的杂质元素，所以可以获得具有高纯度的发光材料。作为由第一杂质元素和第二杂质元素构成的化合物，例如可以使用氯化铜(CuCl)或氯化银(AgCl)等。
这些杂质元素的浓度相对于母体材料为0.01atom％至10atom％即可，优选在0.05atom％至5atom％的范围内。
在薄膜型无机EL元件的情况下，电致发光层是包含上述发光材料的层，可以通过电阻加热蒸镀法、电子束蒸镀(EB蒸镀)法等真空蒸镀法、溅射法等物理气相成长(PVD)法、有机金属CVD法、氢化物输输减压CVD法等化学气相淀积(CVD)法、或者原子层外延(ALE)法等形成。
图12A、12B、12C示出了可以用作发光元件的薄膜型无机EL元件的一例。在图12A、12B、12C中，发光元件包括第一电极层50、电致发光层52和第二电极层53。
图12B和12C所示的发光元件具有在图12A的发光元件中于电极层和电致发光层之间设置绝缘层的结构。图12B所示的发光元件在第一电极层50和电致发光层52之间具有绝缘层54。图12C所示的发光元件在第一电极层50和电致发光层52之间具有绝缘层54a，并且在第二电极层53和电致发光层52之间具有绝缘层54b。像这样，绝缘层可以仅设置在夹住电致发光层的一对电极层中的一个电极层与电致发光层之间，也可以设置在电致发光层与两个电极层之间。此外，绝缘层可以是单层或由多层构成的叠层。
此外，尽管在图12B中以与第一电极层50接触的方式设置有绝缘层54，但是也可以颠倒绝缘层和电致发光层的顺序，以与第二电极层53接触的方式设置绝缘层54。
在分散型无机EL元件的情况下，将粒子状的发光材料分散在粘合剂中来形成膜状的电致发光层。加工为粒子状。当通过发光材料的制造方法无法获得所希望的大小的粒子时，通过用研钵等进行粉碎等而加工成粒子状即可。粘合剂是指用来以分散状态固定粒状的发光材料并且保持作为电致发光层的形状的物质。发光材料通过粘合剂均匀分散并固定在电致发光层中。
在分散型无机EL元件的情况下，形成电致发光层的方法可以使用能够选择性地形成电致发光层的液滴喷射法、印刷法(如丝网印刷或胶版印刷等)、旋涂法等涂布法、浸渍法、分配器法等。对膜厚度没有特别限制，但是优选在10nm至1000nm的范围内。另外，在包含发光材料及粘合剂的电致发光层中，发光材料的比例优选设为50wt％以上且80wt％以下。
图12D、12E、12F示出可以用作发光元件的分散型无机EL元件的一例。图12D中的发光元件具有第一电极层60、电致发光层62和第二电极层63的叠层结构，并且电致发光层62中含有由粘合剂保持的发光材料61。
作为可以用于本实施方式的粘合剂，可以使用有机材料或无机材料，也可以使用有机材料和无机材料的混合材料。作为有机材料，可以使用像氰乙基纤维素类树脂那样的具有比较高的介电常数的聚合物或聚乙烯、聚丙烯、聚苯乙烯类树脂、硅酮树脂、环氧树脂或偏二氟乙烯等树脂。此外，也可以使用芳香族聚酰胺、聚苯并咪唑等耐热高分子或硅氧烷树脂。硅氧烷树脂相当于包括Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。作为有机基，使用至少含有氢的有机基(如烷基或芳香烃)。有机基也可以使用氟基。而且，也可以使用聚乙烯醇或聚乙烯醇缩丁醛等乙烯基树脂、酚醛树酯、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、氨酯树脂、噁唑树脂(聚苯并噁唑)等树脂材料。也可以通过在这些树脂中适当地混合钛酸钡(BaTiO3)或钛酸锶(SrTiO3)等具有高介电常数的微粒来调节介电常数。
作为包含在粘合剂中的无机材料，可以使用选自氧化硅(SiOx)、氮化硅(SiNx)、含氧及氮的硅、氮化铝(AlN)、含氧及氮的铝或氧化铝(Al2O3)、氧化钛(TiO2)、BaTiO3、SrTiO3、钛酸铅(PbTiO3)、铌酸钾(KNbO3)、铌酸铅(PbNbO3)、氧化钽(Ta2O5)、钽酸钡(BaTa2O6)、钽酸锂(LiTaO3)、氧化钇(Y2O3)、氧化锆(ZrO2)、ZnS、以及包括无机材料的其他物质中的材料。通过在有机材料中(通过添加等)包含具有高介电常数的无机材料，可以进一步控制由发光材料及粘合剂构成的电致发光层的介电常数，可以进一步提高介电常数。
在制造工序中，发光材料被分散在包含粘合剂的溶液中。作为可以用于本实施方式的包含粘合剂的溶液的溶剂，适当选择溶解粘合剂材料并可以制造具有适合于形成电致发光层的方法(各种湿法工艺)和所需膜厚度的粘度的溶液的溶剂即可。可以使用有机溶剂等，例如在使用硅氧烷树脂作为粘合剂的情况下，可以使用丙二醇一甲基醚、丙二醇一甲基醚醋酸酯(也称为PGMEA)或3-甲氧基-3甲基-1-丁醇(也称为MMB)等。
图12E和12F所示的发光元件具有在图12D的发光元件中于电极层和电致发光层之间设置绝缘层的结构。图12E所示的发光元件在第一电极层60和电致发光层62之间具有绝缘层64。图12F所示的发光元件在第一电极层60和电致发光层62之间具有绝缘层64a，并且在第二电极层63和电致发光层62之间具有绝缘层64b。像这样，绝缘层可以仅设置在夹住电致发光层的一对电极层中的一个电极层和电致发光层之间，也可以设置在电致发光层与两个电极层之间。此外，绝缘层可以是单层或由多层构成的叠层。
此外，尽管在图12E中以与第一电极层60接触的方式设置有绝缘层64，但是也可以颠倒绝缘层和电致发光层的顺序，以与第二电极层63接触的方式设置绝缘层64。
尽管对绝缘层例如图12A至12F中的绝缘层54、54a、54b及绝缘层64、64、64a、64b没有特别限制，但是优选具有高绝缘耐压和致密膜质，而且优选具有高介电常数。例如，可以使用氧化硅(SiO2)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸铅(PbTiO3)、氮化硅(Si3N4)、氧化锆(ZrO2)等、或者它们的混合膜或两种以上的叠层膜。这些绝缘膜可以通过溅射、蒸镀或CVD等形成。此外，绝缘层可以通过在粘合剂中分散这些绝缘材料的粒子形成。粘合剂材料使用与包含在电致发光层中的粘合剂相同的材料、方法形成即可。膜厚没有特别限制，但是优选在10nm至1000nm的范围内。
本实施方式所示的发光元件可以通过对夹住电致发光层的一对电极层之间施加电压而发光，并且发光元件通过直流驱动或交流驱动都可以工作。
本实施方式可以与实施方式1及实施方式4适当地组合。
实施方式9
通过使用具有根据本发明形成的显示元件的半导体装置可以完成电视装置。这里说明以赋予高性能及高可靠性为目的的电视装置的例子。
图16是表示电视装置(液晶电视装置或EL电视装置等)的主要结构的框图。
作为其他外部电路的结构，在图像信号的输入一侧包括放大调谐器1904所接收的信号中的图像信号的图像信号放大电路1905、将从其中输出的信号转换为与红、绿和蓝分别对应的颜色信号的图像信号处理电路1906、以及用于将该图像信号转换成驱动器IC的输入规格的控制电路1907等。控制电路1907将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路1908，将输入数字信号分成m个来提供。
调谐器1904所接收的信号中的音频信号被传送到音频信号放大电路1909，其输出经过音频信号处理电路1910提供到扬声器1913。控制电路1911从输入部1912接收接收站(接收频率)和音量的控制信息，将信号传送到调谐器1904或音频信号处理电路1910。
如图20A和20B所示，将显示模块装入在框体中，从而可以完成电视装置。将还安装有FPC的如图10A和10B及图11A和11B那样的显示面板一般称作EL显示模块。因此，若使用EL显示模块，则可以完成EL电视装置，若使用液晶显示模块，则可以完成液晶电视装置。由显示模块形成主屏幕2003，作为其辅助设备具备扬声器部2009和操作开关等。像这样，根据本发明可以完成电视装置。
此外，也可以使用相位差板或偏振片来遮挡从外部入射的光的反射光。此外，在顶部发射型半导体装置中，可以对成为隔壁的绝缘层进行着色用作黑矩阵。该隔壁也可以通过液滴喷射法等来形成，可以将炭黑等混合到颜料类黑色树脂或聚酰亚胺等树脂材料中，还可以采用它们的叠层。还可以通过液滴喷射法将不同的材料多次喷射到同一区域来形成隔壁。作为相位差板，使用λ/4板和λ/2板，设计成能够控制光即可。其结构是从TFT元件衬底一侧依次为发光元件、密封衬底(密封剂)、相位差板(λ/4板、λ/2板)、以及偏振片的结构，从发光元件发射的光通过它们从偏振片一侧发射到外部。所述相位差板或偏振片设置在光发射的一侧即可，在光从两侧发射的双面发射型半导体装置中，也可以设置在两侧。此外，也可以在偏振片的外侧具有防反射膜。由此，可以显示更清晰且更精密的图像。
如图20A所示，在框体2001中组装利用了显示元件的显示用面板2002，由接收机2005进行一般电视广播的接收，并且通过调制解调器2004与有线或无线方式的通信网络连接，由此还可以进行单向(由发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)信息通信。电视装置的操作还可以由组装在框体中的开关或另行提供的遥控操作机2006来进行，该遥控操作机2006还可以设置有显示输出信息的显示部2007。
另外，电视装置除了主画面2003以外，还可以附加有如下结构：使用第二显示用面板形成辅助画面2008，显示频道或音量等。在这种结构中，也可以采用视角优异的EL显示用面板形成主画面2003，采用能够以低耗电量进行显示的液晶显示用面板来形成辅助画面2008。另外，为了使低耗电量优先，可以采用如下结构：使用液晶显示用面板来形成主画面2003，使用EL显示用面板形成辅助画面2008，并且辅助画面2008能够点亮和熄灭。通过使用本发明，即使在使用这样大型衬底且使用多个TFT和电子部件的情况下，也可以高生产率制造具有高性能及高可靠性的半导体装置。
图20B为例如具有20英寸至80英寸的大型显示部的电视装置，包括框体2010、操作部的键盘部2012、显示部2011、扬声器部2013等。本发明适用于显示部2011的制造。图20B的显示部由于使用了可弯曲的物质，因此形成为显示部弯曲了的电视装置。由于如上所述可以自由地设计显示部的形状，所以可以制造所希望的形状的电视装置。
通过本发明，可以高生产率制造具有显示功能的高性能且高可靠性的半导体装置。因此，可以高生产率制造具有高性能及高可靠性的电视装置。
当然，本发明不局限于电视装置，还可以用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头的广告显示屏等大面积显示媒体的各种用途中。
实施方式10
在本实施方式中，说明以赋予高性能及高可靠性为目的的半导体装置的例子。详细地说，作为半导体装置的一例说明具备微处理器及能够以非接触的方式进行数据收发的运算功能的半导体装置的一例。
图17表示微处理器500的例子作为半导体装置的一例。该微处理器500由根据本发明的半导体衬底制造。该微处理器500包括运算电路(运算逻辑单元；Arithmetic logic unit，也称为ALU)501、运算电路控制部(ALU Controller)502、指令译码部(InstructionDecoder)503、中断控制部(Interrupt Controller)504、时序控制部(Timing Controller)505、寄存器(Register)506、寄存器控制部(Register Controller)507、总线接口(Bus I/F)508、只读存储器509以及存储器接口(ROM I/F)510。
通过总线接口508输入到微处理器500的指令在输入指令解码部503并被解码之后输入到运算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505。运算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505根据被解码了的指令而进行各种控制。具体地说，运算电路控制部502产生用来控制运算电路501的工作的信号。此外，中断控制部504在执行微处理器500的程序时，对来自外部输出入装置或外围电路的中断要求根据其优先度或掩模状态进行判断而处理。寄存器控制部507产生寄存器506的地址，并且根据微处理器500的状态进行寄存器506的读出或写入。时序控制部505产生控制运算电路501、运算电路控制部502、指令解码部503、中断控制部504及寄存器控制部507的工作时序的信号。例如，时序控制部505包括根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，将内部时钟信号CLK2提供给上述各种电路。图17所示的微处理器500只是将其结构简化了的一个例子，实际上可以根据其用途具有多种多样的结构。
在这种微处理器500中，通过使用接合在玻璃衬底上的具有固定结晶方位的单晶半导体层形成集成电路，因此不仅可以实现处理速度的高速化还可以实现低耗电量化。
接下来，参照图18说明具有能够以非接触的方式进行数据收发的运算功能的半导体装置的一个例子。图18表示以无线通信与外部装置进行信号的收发而工作的计算机(以下称为RFCPU)的一例。RFCPU511包括模拟电路部512和数字电路部513。在RFCPU511中，模拟电路部512包括具有谐振电容的谐振电路514、整流电路515、恒压电路516、复位电路517、振荡电路518、解调电路519、调制电路520、以及电源管理电路530。数字电路部513包括RF接口521、控制寄存器522、时钟控制器523、CPU接口524、中央处理单元525、随机存取存储器526、以及只读存储器527。
具有这种结构的RFCPU511的工作概要如下所述。天线528所接收的信号由于谐振电路514产生感应电动势。感应电动势经过整流电路515而被充电到电容部529。该电容部529优选由电容器如陶瓷电容器或双电层电容器等构成。电容部529不需要与RFCPU511一体形成，作为另外的部件安装在构成RFCPU511的具有绝缘表面的衬底上即可。
复位电路517产生对数字电路部513进行复位和初始化的信号。例如，产生在电源电压上升之后随着升高的信号作为复位信号。振荡电路518根据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。由低通滤波器构成的解调电路519例如将振幅偏移调制(ASK)方式的接收信号的振幅的变动二值化。调制电路520通过使振幅偏移调制(ASK)方式的发送信号的振幅变动来发送发送数据。调制电路520通过改变谐振电路514的谐振点来改变通信信号的振幅。时钟控制器523根据电源电压或中央处理单元525中的耗电流，产生用来改变时钟信号的频率和占空比的控制信号。电源管理电路530监视电源电压。
从天线528输入到RFCPU511的信号被解调电路519解调后，在RF接口521中被分解为控制指令、数据等。控制指令存储在控制寄存器522中。控制指令包括存储在只读存储器527中的数据的读出指令、向随机存取存储器526的数据的写入指令、向中央处理单元525的计算指令等。中央处理单元525通过CPU接口524对只读存储器527、随机存取存储器526、以及控制寄存器522进行存取。CPU接口524具有根据中央处理单元525所要求的地址，产生对只读存储器527、随机存取存储器526、以及控制寄存器522中的任一个的存取信号的功能。
作为中央处理单元525的运算方式，可以采用将OS(操作系统)存储在只读存储器527中且在启动的同时读出并执行程序的方式。另外，也可以采用由专用电路构成运算电路且以硬件方式进行运算处理的方式。作为并用硬件和软件双方的方式，可以采用如下方式：利用专用运算电路进行一部分的处理，并且使中央处理单元525使用程序来进行其他部分的计算。
在上述RFCPU511中，由于通过使用接合在玻璃衬底上的具有固定晶面取向的单晶半导体层形成集成电路，因此不仅可以实现处理速度的高速化，而且还可以实现低耗电量化。由此，即使使提供电力的电容部529小型化，也可以保证长时间工作。
实施方式11
参照图14A和14B说明本实施方式。在本实施方式中，表示使用具有实施方式1至8所制造的半导体装置的面板的模块的例子。在本实施方式中，说明具有以赋予高性能及高可靠性为目的的半导体装置的模块的例子。
图14A所示的信息终端模块在印刷布线衬底946上安装有控制器901、中央处理装置(CPU)902、存储器911、电源电路903、音频处理电路929、收发电路904、以及其它元件如电阻器、缓冲器和电容元件等。另外，面板900经由柔性布线衬底(FPC)908连接到印刷布线衬底946。
面板900包括每一个像素具有发光元件的像素区域905；选择所述像素区域905所具有的像素的第一扫描线驱动电路906a和第二扫描线驱动电路906b；以及对选择的像素提供视频信号的信号线驱动电路907。
经由安装在印刷布线衬底946上的接口(I/F)909来输入或输出各种控制信号。此外，用来收发与天线之间的信号的天线用端口910设置在印刷布线衬底946上。
在本实施方式中，印刷布线衬底946经由FPC 908连接到面板900，然而本发明不局限于该结构。还可以通过COG(玻璃上芯片)方式将控制器901、音频处理电路929、存储器911、CPU 902、或者电源电路903直接安装在面板900上。另外，在印刷布线衬底946上设置有各种元件如电容元件和缓冲器等，从而防止在电源电压和信号中出现杂音及信号的上升变缓。
图14B是图14A所示的模块(在图15中的模块999)的框图。该模块包括VRAM 932、DRAM 925、以及闪速存储器926等作为存储器911。在VRAM 932中存储有在面板900上显示的图像的数据，在DRAM 925中存储有图像数据或音频数据，并且在该闪速存储器926中存储有各种程序。
电源电路903生成施加给面板900、控制器901、CPU 902、音频处理电路929、存储器911、以及收发电路931的电源电压。此外，根据面板的规格，也有将电流源提供于电源电路903中的情况。
CPU902包括控制信号产生电路920、解码器921、寄存器922、运算电路923、RAM 924、以及CPU用的接口935等。经由接口935输入到CPU 902中的各种信号暂时储存在寄存器922中，之后输入到运算电路923和解码器921等中。在运算电路923中，根据输入的信号进行运算，并且指定发送各种指令的地址。另一方面，对输入到解码器921中的信号进行解码，并且输入到控制信号产生电路920中。控制信号产生电路920根据输入的信号产生含有各种指令的信号，并且发送到由运算电路923指定的地址，具体为存储器911、收发电路931、音频处理电路929、以及控制器901等。
存储器911、收发电路931、音频处理电路929、以及控制器901分别根据所接收的指令来工作。在下文中，简要说明其工作情况。
从输入单元930输入的信号经由接口909发送到安装在印刷布线衬底946上的CPU 902中。控制信号产生电路920根据从定位设备或键盘等输入单元930发送的信号将存储在VRAM 932中的图像数据转换为预定格式，并且发送到控制器901。
控制器901根据面板的规格来对从CPU 902发送来的含有图像数据的信号进行数据处理，并且供给到面板900。另外，控制器901根据从电源电路903输入的电源电压或从CPU 902输入的各种信号来生成Hsync信号、Vsync信号、时钟信号CLK、交流电压(AC Cont)、以及切换信号L/R，并且供给到面板900。
在收发电路904中，对作为电波由天线933发送和接收的信号进行处理，具体地说，包括高频电路如隔离器、带通滤波器、VCO(电压控制振荡器)、LPF(低通滤波器)、耦合器、平衡-不平衡转换器等。在由收发电路904收发的信号中，含有音频信息的信号根据来自CPU 902的指令被发送到音频处理电路929。
根据CPU 902的指令发送来的含有音频信息的信号在音频处理电路929中被解调成音频信号，并且发送到扬声器928。此外，从扩音器927发送来的音频信号由音频处理电路929调制，并且根据来自CPU 902的指令发送到收发电路904。
可以将控制器901、CPU 902、电源电路903、音频处理电路929、以及存储器911安装为本实施方式的组件。本实施方式可以应用于除了高频电路如隔离器、带通滤波器、VCO(电压控制振荡器)、LPF(低通滤波器)、耦合器、以及平衡-不平衡转换器等以外的任何电路。
实施方式12
参照图14A和14B及图15说明本实施方式。图15示出包括在实施方式11中制造的模块的小型电话机(便携式电话机)的一种方式，该电话机以无线方式操作并且能够搬运。面板900以可自由装卸的方式组装到外壳1001中并且容易与模块999组合。外壳1001的形状和尺寸可以根据组装的电子设备来适当地改变。
固定有面板900的外壳1001嵌入印刷布线衬底946而装配成为模块999。印刷布线衬底946安装有控制器、CPU、存储器、电源电路、以及其它元件如电阻器、缓冲器、以及电容元件等。另外，还具备有包括扩音器994及扬声器995的音频处理电路、以及信号处理电路993如收发电路等。面板900通过FPC 908连接到印刷布线衬底946。
这些模块999、输入单元998、以及电池997容纳于框体996中。面板900的像素区域配置成可以从在框体996中形成的开口窗看见。
图15所示的框体996示出电话机的外观形状作为一例。然而，本实施方式的电子设备可以根据其功能和用途转换为各种方式。在下面的实施方式中说明该方式的一例。
实施方式13
通过使用本发明可以制造各种具有显示功能的半导体装置。就是说，可以将本发明用于其显示部组装有上述具有显示功能的半导体装置的各种电子设备。在本实施方式中，说明包括以赋予高性能及高可靠性为目的的具有显示功能的半导体装置的电子设备的例子。
作为本发明的电子设备，可以举出电视装置(也简单地称为电视机或电视接收机)、影像拍摄装置如数字照相机和数字摄像机等、便携式电话机装置(也简单地称为便携式电话机或手机)、PDA等便携式信息终端、便携式游戏机、计算机用的监视器、计算机、汽车音响等音响再现装置、家用游戏机等具备记录媒体的图像再现装置(具体来说是数字通用光盘(DVD)再现装置)等。参照图19A至19E说明其具体实例。
图19A所示的便携式信息终端设备包括主体9201、显示部9202等。可以将本发明的半导体装置用于显示部9202中。结果，可以提供具有高性能及高可靠性的便携式信息终端设备。
图19B所示的数字摄像机包括显示部9701、9702等。可以将本发明的半导体装置用于显示部9701中。结果，可以提供具有高性能及高可靠性的数字摄像机。
图19C所示的便携式电话机包括主体9101、显示部9102等。可以将本发明的半导体装置用于显示部9102中。结果，可以提供具有高性能及高可靠性的便携式电话机。
图19D所示的便携式电视装置包括主体9301、显示部9302等。可以将本发明的半导体装置用于显示部9302中。结果，可以提供具有高性能及高可靠性的便携式电视装置。此外，可以将本发明的半导体装置广泛地用于作为电视装置的搭载在便携式电话机等便携终端中的小型电视装置、能够搬运的中型电视装置、或者大型电视装置(例如40英寸以上)。
图19E所示的便携式计算机包括主体9401、显示部9402等。可以将本发明的半导体装置用于显示部9402中。结果，可以提供具有高性能及高可靠性的便携式计算机。
此外，本发明的半导体装置也可以用作照明装置。使用本发明的半导体装置还可以用作小型电灯或室内的大型照明装置。而且，也可以将本发明的半导体装置用作液晶显示装置的背光灯。
如上所述，由本发明的半导体装置可以提供具有高性能及高可靠性的电子设备。
本申请基于2007年10月10日在日本专利局提交的日本专利申请序列号2007-264409，在此引用其全部内容作为参考。

Claims (38)

1.一种半导体装置的制造方法，包括如下工序：
对半导体衬底从所述半导体衬底的表面添加赋予一导电类型的杂质元素来形成杂质区域；
对所述半导体衬底的表面照射离子，来在所述半导体衬底的表面的比所述杂质区域下方形成脆化层；
在所述半导体衬底的表面上形成绝缘层；
使支撑衬底和所述半导体衬底接合并其中间夹有所述绝缘层；
进行在所述脆化层中产生裂缝的热处理并在所述脆化层处分离所述半导体衬底，来在所述支撑衬底上形成包含所述杂质区域的半导体层；以及
将所述半导体层的所述杂质区域用作沟道形成区域来形成场效应晶体管。
2.根据权利要求1所述的半导体装置的制造方法，其中在所述半导体衬底的表面上形成保护层，并且对所述半导体衬底介于所述半导体衬底的表面上形成了的所述保护层添加所述赋予一导电类型的杂质元素来形成所述杂质区域。
3.根据权利要求2所述的半导体装置的制造方法，其中所述保护层采用由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层构成的叠层结构。
4.根据权利要求1所述的半导体装置的制造方法，其中利用掩模对所述半导体衬底选择性地添加所述赋予一导电类型的杂质元素。
5.根据权利要求1所述的半导体装置的制造方法，其中形成具有不同杂质浓度的多个杂质区域作为所述杂质区域。
6.根据权利要求1所述的半导体装置的制造方法，其中使用玻璃衬底作为所述支撑衬底。
7.根据权利要求1所述的半导体装置的制造方法，其中形成与所述场效应晶体管电连接的显示元件。
8.根据权利要求7所述的半导体装置的制造方法，其中形成液晶元件作为所述显示元件。
9.根据权利要求7所述的半导体装置的制造方法，其中形成发光元件作为所述显示元件。
10.根据权利要求1所述的半导体装置的制造方法，其中在所述半导体衬底和所述支撑衬底接合之前，在所述支撑衬底上形成第二绝缘膜。
11.一种半导体装置的制造方法，包括如下工序：
对半导体衬底从所述半导体衬底的表面添加赋予一导电类型的杂质元素来形成杂质区域；
对所述半导体衬底的表面照射离子，来在所述半导体衬底的表面的比所述杂质区域下方形成脆化层；
在支撑衬底上形成绝缘层；
使所述支撑衬底和所述半导体衬底接合并其中间夹有所述绝缘层；
进行在所述脆化层中产生裂缝的热处理，并在所述脆化层处分离所述半导体衬底，来在所述支撑衬底上形成包含所述杂质区域的半导体层；以及
将所述半导体层的所述杂质区域用作沟道形成区域形成场效应晶体管。
12.根据权利要求11所述的半导体装置的制造方法，其中在所述半导体衬底的表面上形成保护层，并且对所述半导体衬底介于所述半导体衬底的表面上形成了的所述保护层添加所述赋予一导电类型的杂质元素来形成所述杂质区域。
13.根据权利要求12所述的半导体装置的制造方法，其中所述保护层采用由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层构成的叠层结构。
14.根据权利要求11所述的半导体装置的制造方法，其中利用掩模对所述半导体衬底选择性地添加所述赋予一导电类型的杂质元素。
15.根据权利要求11所述的半导体装置的制造方法，其中形成具有不同杂质浓度的多个杂质区域作为所述杂质区域。
16.根据权利要求11所述的半导体装置的制造方法，其中使用玻璃衬底作为所述支撑衬底。
17.根据权利要求11所述的半导体装置的制造方法，其中形成与所述场效应晶体管电连接的显示元件。
18.根据权利要求17所述的半导体装置的制造方法，其中形成液晶元件作为所述显示元件。
19.根据权利要求17所述的半导体装置的制造方法，其中形成发光元件作为所述显示元件。
20.一种半导体装置的制造方法，包括如下工序：
对半导体衬底的表面照射离子来在离所述半导体衬底的表面有一定深度的区域中形成脆化层；
从所述半导体衬底的表面添加赋予一导电类型的杂质元素，来在所述半导体衬底的表面和所述脆化层之间形成杂质区域；
在所述半导体衬底的表面上形成绝缘层；
使支撑衬底和所述半导体衬底接合并其中间夹有所述绝缘层；
进行在所述脆化层中产生裂缝的热处理，并在所述脆化层处分离所述半导体衬底，来在所述支撑衬底上形成包含所述杂质区域的半导体层；以及
将所述半导体层的所述杂质区域用作沟道形成区域来形成场效应晶体管。
21.根据权利要求20所述的半导体装置的制造方法，其中在所述半导体衬底的表面上形成保护层，并且介于所述半导体衬底的表面上形成了的所述保护层对所述半导体衬底照射离子，来在离所述半导体衬底的表面有一定深度的区域中形成所述脆化层。
22.根据权利要求21所述的半导体装置的制造方法，其中所述保护层采用由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层构成的叠层结构。
23.根据权利要求20所述的半导体装置的制造方法，其中利用掩模对所述半导体衬底选择性地添加所述赋予一导电类型的杂质元素。
24.根据权利要求20所述的半导体装置的制造方法，其中形成具有不同杂质浓度的多个杂质区域作为所述杂质区域。
25.根据权利要求20所述的半导体装置的制造方法，其中使用玻璃衬底作为所述支撑衬底。
26.根据权利要求20所述的半导体装置的制造方法，其中形成与所述场效应晶体管电连接的显示元件。
27.根据权利要求26所述的半导体装置的制造方法，其中形成液晶元件作为所述显示元件。
28.根据权利要求26所述的半导体装置的制造方法，其中形成发光元件作为所述显示元件。
29.根据权利要求20所述的半导体装置的制造方法，其中在所述半导体衬底和所述支撑衬底接合之前，在所述支撑衬底上形成第二绝缘膜。
30.一种半导体装置的制造方法，包括如下工序：
对半导体衬底的表面照射离子，来在离所述半导体衬底的表面有一定深度的区域中形成脆化层；
从所述半导体衬底的表面添加赋予一导电类型的杂质元素，来在所述半导体衬底的表面和所述脆化层之间形成杂质区域；
在支撑衬底上形成绝缘层；
使所述支撑衬底和所述半导体衬底接合并其中间夹有所述绝缘层；
进行在所述脆化层中产生裂缝的热处理，并在所述脆化层处分离所述半导体衬底，来在所述支撑衬底上形成包含所述杂质区域的半导体层；以及
将所述半导体层的所述杂质区域用作沟道形成区域来形成场效应晶体管。
31.根据权利要求30所述的半导体装置的制造方法，其中在所述半导体衬底的表面上形成保护层，并且介于所述半导体衬底的表面上形成了的所述保护层对所述半导体衬底照射离子，来在离所述半导体衬底的表面有一定深度的区域中形成所述脆化层。
32.根据权利要求31所述的半导体装置的制造方法，其中所述保护层采用由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层构成的叠层结构。
33.根据权利要求30所述的半导体装置的制造方法，其中利用掩模对所述半导体衬底选择性地添加所述赋予一导电类型的杂质元素。
34.根据权利要求30所述的半导体装置的制造方法，其中形成具有不同杂质浓度的多个杂质区域作为所述杂质区域。
35.根据权利要求30所述的半导体装置的制造方法，其中使用玻璃衬底作为所述支撑衬底。
36.根据权利要求30所述的半导体装置的制造方法，其中形成与所述场效应晶体管电连接的显示元件。
37.根据权利要求36所述的半导体装置的制造方法，其中形成液晶元件作为所述显示元件。
38.根据权利要求36所述的半导体装置的制造方法，其中形成发光元件作为所述显示元件。
CN2008101698903A 2007-10-10 2008-10-10 半导体装置的制造方法 Expired - Fee Related CN101409223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007264409 2007-10-10
JP2007-264409 2007-10-10
JP2007264409 2007-10-10

Publications (2)

Publication Number Publication Date
CN101409223A true CN101409223A (zh) 2009-04-15
CN101409223B CN101409223B (zh) 2013-06-12

Family

ID=40534632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101698903A Expired - Fee Related CN101409223B (zh) 2007-10-10 2008-10-10 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US8455331B2 (zh)
JP (1) JP5511172B2 (zh)
CN (1) CN101409223B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632925A (zh) * 2012-08-21 2014-03-12 富士通半导体股份有限公司 半导体器件制造方法
CN104882404A (zh) * 2014-02-28 2015-09-02 株式会社半导体能源研究所 显示装置的制造方法及电子设备的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US20110089412A1 (en) * 2008-06-16 2011-04-21 Shigeo Fujimori Patterning method, production method of device using the patterning method, and device
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN102782822B (zh) * 2010-03-08 2016-06-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI463233B (zh) * 2011-04-13 2014-12-01 Color electronic paper structure and manufacturing method thereof
KR101476747B1 (ko) * 2013-05-30 2014-12-26 전북대학교산학협력단 갈륨함유 반도체 소자의 제조방법
US9548371B2 (en) * 2014-04-23 2017-01-17 Globalfoundries Singapore Pte. Ltd. Integrated circuits having nickel silicide contacts and methods for fabricating the same
KR102426960B1 (ko) * 2015-10-15 2022-08-01 주식회사 테스 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
JPWO2022059528A1 (zh) * 2020-09-17 2022-03-24

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064775A (en) 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5104818A (en) 1991-04-15 1992-04-14 United Technologies Corporation Preimplanted N-channel SOI mesa
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2873660B2 (ja) 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
WO1997001863A1 (fr) 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
TW313674B (en) * 1996-09-21 1997-08-21 United Microelectronics Corp High pressure metal oxide semiconductor device and manufacturing method thereof
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534409B1 (en) 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3951487B2 (ja) * 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
US6362078B1 (en) * 1999-02-26 2002-03-26 Intel Corporation Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices
JP2000332021A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd Ｓｏｉ基板およびその製造方法ならびに半導体装置およびその製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2003257992A (ja) 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US6908797B2 (en) 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
JP3998677B2 (ja) 2004-10-19 2007-10-31 株式会社東芝 半導体ウェハの製造方法
US7897443B2 (en) * 2005-04-26 2011-03-01 Sharp Kabushiki Kaisha Production method of semiconductor device and semiconductor device
WO2007046290A1 (en) 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7456080B2 (en) 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
EP1975998A3 (en) 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
US20080248629A1 (en) 2007-04-06 2008-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632925A (zh) * 2012-08-21 2014-03-12 富士通半导体股份有限公司 半导体器件制造方法
CN103632925B (zh) * 2012-08-21 2016-06-01 富士通半导体股份有限公司 半导体器件制造方法
CN104882404A (zh) * 2014-02-28 2015-09-02 株式会社半导体能源研究所 显示装置的制造方法及电子设备的制造方法
CN104882404B (zh) * 2014-02-28 2019-05-28 株式会社半导体能源研究所 显示装置的制造方法及电子设备的制造方法

Also Published As

Publication number Publication date
CN101409223B (zh) 2013-06-12
US20090098674A1 (en) 2009-04-16
JP5511172B2 (ja) 2014-06-04
US8455331B2 (en) 2013-06-04
JP2009111371A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
CN101335188B (zh) Soi基板的制造方法及半导体装置的制造方法
CN101339899B (zh) Soi衬底的制造方法及半导体装置的制造方法
CN101409223B (zh) 半导体装置的制造方法
JP5279323B2 (ja) 半導体層を有する基板の作製方法
CN101425456A (zh) Soi衬底的制造方法及半导体装置的制造方法
JP5512098B2 (ja) Ｓｏｉ基板の製造方法及び半導体装置の作製方法
CN101681807B (zh) 半导体器件的制造方法
CN102214699B (zh) 显示装置的制造方法
CN100557847C (zh) 发光器件及其制造方法
US7825007B2 (en) Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
CN101114612B (zh) 显示器件的制造方法
CN101114611B (zh) 显示器件的制造方法
JP2008311628A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20171010

CF01 Termination of patent right due to non-payment of annual fee