CN101393919A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101393919A
CN101393919A CNA2008101494959A CN200810149495A CN101393919A CN 101393919 A CN101393919 A CN 101393919A CN A2008101494959 A CNA2008101494959 A CN A2008101494959A CN 200810149495 A CN200810149495 A CN 200810149495A CN 101393919 A CN101393919 A CN 101393919A
Authority
CN
China
Prior art keywords
effect transistor
semiconductor layer
field
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101494959A
Other languages
English (en)
Other versions
CN101393919B (zh
Inventor
山崎舜平
矶部敦生
乡户宏充
冈崎丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101393919A publication Critical patent/CN101393919A/zh
Application granted granted Critical
Publication of CN101393919B publication Critical patent/CN101393919B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

提供一种半导体装置，其中示出在具有绝缘表面的衬底上其间夹着层间绝缘层层叠多个场效应晶体管。多个场效应晶体管分别具有半导体层，该半导体层是通过从半导体衬底剥离半导体层之后在衬底上接合该半导体层的步骤制造的。多个场效应晶体管分别由提供半导体层的应变的绝缘膜覆盖。再者，将半导体层的与其晶面平行的晶轴设定为半导体层的沟道长度方向，由此可以制造具有SOI结构的高性能化且及低耗电化的半导体装置。

Description

半导体装置
技术领域
本发明涉及具有其绝缘表面上设置有半导体层的所谓的SOI(绝缘体上硅；Silicon on Insulator)结构的半导体装置。
背景技术
目前正在开发使用被称为绝缘体上硅(下面也称为SOI)的半导体衬底的集成电路，该半导体衬底在绝缘表面上设置有较薄的单晶半导体层而代替将单晶半导体锭切成薄片来制造的硅片。使用SOI衬底的集成电路因为降低晶体管和衬底之间的寄生电容以提高半导体集成电路的性能而引人注目。
作为制造SOI衬底的方法，已知氢离子注入分离法(例如参照专利文献1)。在氢离子注入分离法中，通过将氢离子注入到硅片，在离其表面有预定深度的区域中形成微小气泡层，以该微小气泡层为分离面来将较薄的硅层接合到另外的硅片。在该处理中，除了分离硅层的热处理，还需要通过在氧化性气氛下进行热处理在硅层上形成氧化膜，然后去除该氧化膜，接着在1000℃至1300℃的温度下进行热处理来提高接合强度。
另外，已经公开了在高耐热性玻璃等绝缘衬底上设置硅层的半导体装置(例如参照专利文献2)。该半导体装置具有如下结构：使用绝缘硅膜保护其热应变点为750℃以上的晶化玻璃的整个表面，并且将通过氢离子注入分离法而得到的硅层固定在上述绝缘硅膜上。
[专利文献1]日本专利特开2000-124092号公报
[专利文献2]日本专利特开平11-163363号公报
在半导体装置的技术领域中，该技术开发是以微细化为指路图过来的。到现在为止，伴随着半导体装置的微细化，已实现了高速工作和低耗电化。
然而，被要求实现半导体装置的高性能化及低耗电化，而不只是依赖于微细加工技术。
发明内容
因此，本发明的目的在于在具有SOI结构的半导体装置中实现高性能化及低耗电化。此外，本发明的目的还在于提供具有进一步高集成化了的高性能的半导体元件的半导体装置。
在本发明中，其间夹着绝缘层层叠多个半导体元件如场效应晶体管等。该半导体元件具有从半导体衬底分离并接合到具有绝缘表面的支撑衬底的半导体层，并且该半导体层的沟道形成区域被施加应变。通过在半导体层上形成绝缘膜而施加对半导体层的沟道形成区域的应变。根据该绝缘膜所具有的应力是压缩应力还是拉伸应力，控制对半导体层的沟道形成区域施加的应变是压缩应变还是拉伸应变。注意，在本发明中，对半导体层的沟道形成区域的应变是至少在沟道长度方向上被施加的。
通过对半导体层的沟道长度方向施加适合于场效应晶体管的导电型的应变，可以提高场效应晶体管的迁移率，因此可以实现进一步的高性能化。例如，通过将n沟道型场效应晶体管作为对半导体层施加拉伸应变的应变晶体管可以提高迁移率，另一方面，通过将p沟道型场效应晶体管作为对半导体层施加压缩应变的应变晶体管可以提高迁移率。
在本发明中，其间夹有栅极绝缘层、绝缘层、绝缘膜等并层叠的下层的半导体层与上层的半导体层由贯通该栅极绝缘层、层间绝缘层、以及上层的绝缘层的布线层电连接。在下层的半导体层和上层的半导体层重叠并层叠的情况下，布线层可以贯通上层的半导体层并与下层的半导体层接触地形成。当半导体层以重叠的方式紧密地层叠时，可以制造进一步高集成化了的半导体装置。
因为高性能的半导体元件可以采用叠层结构，可以制造进一步高集成化了的半导体装置。通过高集成化，缩小电路面积并减少布线电容，可以实现低耗电化。
当形成在下层的半导体元件上形成的上层的半导体元件时，形成覆盖下层的半导体元件的层间绝缘层，在层间绝缘层上形成与该上层的半导体层接合的绝缘层。因此，可以简单地接合上层的半导体元件的半导体层和绝缘层，并且可以提高半导体装置的可靠性及成品率。
另外，当形成场效应晶体管的半导体层通过分别接合到不同的绝缘层而形成时，可以减少场效应晶体管的半导体层之间的寄生电容或场效应晶体管的栅电极层之间的寄生电容。
再者，因为使用从半导体衬底分离并转置的半导体层，通过选择半导体衬底可以控制场效应晶体管的晶面取向及沟道长度方向的晶轴。
在本发明中，通过选择对流过场效应晶体管的沟道的载流子其迁移率成为最高的半导体层的沟道形成区域的应变、晶面取向、晶轴，减少载流子的有效质量，并且可以提高场效应晶体管的迁移率。因此，可以实现场效应晶体管的高性能化。
本发明的半导体装置的一个方式是在具有绝缘表面的衬底上分别隔着层间绝缘层层叠多个场效应晶体管。多个场效应晶体管所具有的半导体层从半导体衬底分离，该半导体层与具有绝缘表面的衬底或在层间绝缘层上分别设置的绝缘层接合。多个场效应晶体管分别由对半导体层的沟道形成区域施加应变的绝缘膜覆盖。
本发明的半导体装置的一个方式，在具有绝缘表面的衬底上以叠层结构具有：第一场效应晶体管，该第一场效应晶体管包括第一半导体层、第一栅极绝缘层、第一栅电极层、第一源电极层及第一漏电极层；覆盖第一场效应晶体管的第一绝缘膜；第一绝缘膜上的层间绝缘层；层间绝缘层上的第二场效应晶体管，该第二场效应晶体管包括第二半导体层、第二栅极绝缘层、第二栅电极层、第二源电极层及第二漏电极层；以及覆盖第二场效应晶体管的第二绝缘膜。第一场效应晶体管与形成在第一半导体层和具有绝缘表面的衬底之间的第一绝缘层接合并设置在具有绝缘表面的衬底上，并且第二场效应晶体管与设置在层间绝缘层上的第二绝缘层接合并设置在第一场效应晶体管上。
根据本发明，在具有SOI结构的半导体装置中，可以实现高性能化和低耗电化。另外，也可以提供具有进一步高集成化了的高性能的半导体元件的半导体装置。
附图说明
图1A和1B是说明本发明的半导体装置的图；
图2A和2B是说明本发明的半导体装置的制造方法的图；
图3A至3D是说明本发明的半导体装置的制造方法的图；
图4A至4D是说明本发明的半导体装置的制造方法的图；
图5A至5E是说明本发明的半导体装置的制造方法的图；
图6A至6D是说明本发明的半导体装置的制造方法的图；
图7A至7F是说明本发明的半导体装置的制造方法的图；
图8A至8D是说明本发明的半导体装置的制造方法的图；
图9是表示根据本发明的半导体装置获得的微处理器的结构的框图；
图10是表示根据本发明的半导体装置获得的RFCPU的结构的框图；
图11A至11G是说明本发明的半导体装置的应用例的图；
图12是说明本发明的半导体装置的图；
图13A和13B是说明本发明的半导体装置的图；
图14A至14C是说明本发明的半导体装置的应用例的图；
图15A至15D是说明本发明的半导体装置的制造方法的图；
图16A至16D是说明本发明的半导体装置的制造方法的图；
图17A至17C是说明本发明的半导体装置的制造方法的图；
图18A和18B是说明可应用于本发明的半导体装置的制造装置的图；
图19是说明可应用于本发明的半导体装置的制造装置的图；
图20是说明可应用于本发明的半导体装置的制造装置的图；
图21A和21B是说明本发明的半导体装置的图；
图22A和22B是说明本发明的半导体装置的图；
图23是说明本发明的半导体装置的图；
图24是说明本发明的半导体装置的图。
具体实施方式
下面，关于本发明的实施方式参照附图给予详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下实施方式所记载的内容中。另外，在以下说明的本发明的结构中，在不同附图中共同使用相同参考符号来表示相同部分或具有同样功能的部分，并且省略其反复说明。
实施方式1
对本发明的半导体装置的制造方法，将参照图1A至4D进行说明。
在本实施方式中，作为具有进一步高集成化了的高性能的半导体元件的半导体装置的一个实例，对CMOS(Complementary MetalOxide Semiconductor；互补金属氧化物半导体)进行说明。
在本实施方式中，其间夹着绝缘层地层叠具有半导体层的半导体元件，该半导体层从半导体衬底分离并接合到具有绝缘表面的支撑衬底，并且由绝缘膜对沟道形成区域施加了应变。优选应用单晶半导体衬底作为半导体衬底，而且形成单晶半导体层作为分离并接合到支撑衬底上的半导体层。
图1A示出本实施方式的半导体装置。在具有绝缘表面的支撑衬底101上形成阻挡层109、绝缘层104、保护层121、场效应晶体管230、绝缘膜210、层间绝缘层211、绝缘层212、场效应晶体管231、绝缘膜222、层间绝缘层223。场效应晶体管230及场效应晶体管231是具有薄膜半导体层的薄膜晶体管。场效应晶体管230具有半导体层119、栅极绝缘层205、栅电极层206，该半导体层119具有作为源区域或漏区域的杂质区域208a、208b、以及沟道形成区域209。场效应晶体管231具有半导体层216、栅极绝缘层217、栅电极层218，该半导体层216具有作为源区域或漏区域的杂质区域220a、220b、以及沟道形成区域221。通过与杂质区域208b接触地形成布线层226、与杂质区域220a接触地形成布线层224，与杂质区域208a和杂质区域220b接触地形成布线层225，场效应晶体管230及场效应晶体管231电连接。
注意，虽然在图1A的半导体装置中，示出通过在场效应晶体管230上形成层间绝缘层211使因场效应晶体管230发生的凹凸平坦化的实例，如图23所示的半导体装置那样，不一定必要形成层间绝缘层211。在图23的半导体装置中，与绝缘膜210接触地形成有接合到半导体层216的绝缘层212，该绝缘膜210对场效应晶体管230的半导体层119的沟道形成区域施加应变。
图1A的半导体装置示出在开口(接触孔)中形成布线层225和布线层226的实例，该开口(接触孔)形成为连续贯通栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、栅极绝缘层217、绝缘膜222、以及层间绝缘层223。图1B示出场效应晶体管230和场效应晶体管231的电连接的另外实例。
布线层224、225、226采用叠层结构，即在以填上作为接触孔的开口的方式形成作为埋入布线层的布线层240a、240b、240c、240d之后，在埋入布线层上形成布线层。布线层也可以在开口中形成金属阻挡膜或种子膜(seed film)。与布线层224、225、226同样，在图1B、图2A、及2B中的布线层233、235、236也采用叠层结构。
在形成布线层的接触孔形成为贯通多个层的情况下，有时接触孔的侧面具有多个锥形角度。例如，在将蚀刻工序分为多个阶段并改变蚀刻气体的情况下，有时根据该蚀刻条件开口的锥形角或其径等的形状不同。图21A示出在具有多个锥形角的接触孔中形成布线层的实例。在图21A示出的半导体装置中，形成作为布线层245、246的埋入布线层的布线层242c、242d的接触孔在第一开口和第二开口的形状彼此不同，所具有的锥形角度也第二开口比第一开口大。上述第一开口形成在栅极绝缘层205、绝缘膜210、层间绝缘层211、以及绝缘层212中，上述第二开口形成在栅极绝缘层217、绝缘膜222、以及层间绝缘层223中。
布线层也可以在开口中形成金属阻挡膜或种子膜。图21B示出形成金属阻挡膜的实例。在图21B的半导体装置中，布线层247、248、249与接触孔的侧面和底面接触地具有金属阻挡膜243a、243b、243c、243d。
图1B的半导体装置示出在形成覆盖场效应晶体管230的层间绝缘层211之后，对栅极绝缘层205、绝缘膜210、以及层间绝缘层211设置到达杂质区域208a、208b的开口，并且形成分别连接到杂质区域208a、208b的布线层234、237的实例。通过接触于场效应晶体管231的杂质区域220b和布线层234的布线层233，上层的场效应晶体管231和下层的场效应晶体管230电连接。在图1B中，也可以在布线层234、237上还形成层间绝缘层，而使因布线层234、237发生的凹凸平坦化之后形成绝缘层212。在图1B中，设置较厚的绝缘层212，它也用作层间绝缘层。
另外，构成半导体装置的n型和p型的场效应晶体管的叠层顺序没有特别的限定，在图1A中，示出作为杂质区域208a、208b具有n型杂质区域的n沟道型场效应晶体管即场效应晶体管230设置在下层，作为杂质区域220a、220b具有p型杂质区域的p沟道型场效应晶体管即场效应晶体管231设置在上层的实例。另一方面，在图1B中，示出作为杂质区域208a、208b具有p型杂质区域的p沟道型场效应晶体管即场效应晶体管230设置在下层，作为杂质区域220a、220b具有n型杂质区域的n沟道型场效应晶体管即场效应晶体管231设置在上层的实例。
场效应晶体管230是由绝缘膜210对半导体层119的沟道形成区域施加应变的应变晶体管，场效应晶体管231是由绝缘膜222对半导体层216的沟道形成区域施加应变的应变晶体管。通过在半导体层上形成绝缘膜可以施加对半导体层的沟道形成区域的应变，而且根据该绝缘膜所具有的应力是压缩应力还是拉伸应力，可以控制对半导体层的沟道形成区域施加的应变是压缩应变还是拉伸应变。
通过在半导体层的沟道长度方向上施加适应于场效应晶体管的导电型的应变，可以提高场效应晶体管的迁移率，而且可以实现更高性能化。例如，关于n沟道型场效应晶体管，通过采用将拉伸应变施加到半导体层的沟道形成区域的应变晶体管，可以提高迁移率。另一方面，关于p沟道型场效应晶体管，通过采用将压缩应变施加到半导体层的沟道形成区域的应变晶体管，可以提高迁移率。
因此，在图1A的半导体装置中，场效应晶体管230为n沟道型且场效应晶体管231为p沟道型。由此作为绝缘膜210使用具有拉伸应力的绝缘膜，作为绝缘膜222使用具有压缩应力的绝缘膜。
图24表示图1A的半导体装置的平面图，图1A的半导体装置对应于沿图24的线Y-Z的截面图。注意，在图24中，绝缘膜222和层间绝缘层223被省略，利用虚线表示绝缘层212下方的场效应晶体管230。在图24中，利用箭头示意地表示对半导体层216和半导体层119的沟道形成区域施加的应力。由绝缘膜210的拉伸应力，将拉伸应变在箭头250a、250b的方向上施加到沟道形成区域209，该沟道形成区域209是在作为n沟道型场效应晶体管的场效应晶体管230的半导体层119中的。另一方面，由绝缘膜222的压缩应力，将压缩应变在箭头251a、251b的方向上施加到沟道形成区域221，该沟道形成区域221是在作为p沟道型场效应晶体管的场效应晶体管231的半导体层216中的。如此，通过将拉伸应变施加到n沟道型场效应晶体管且将压缩应变施加到p沟道型场效应晶体管，可以提高迁移率。
通过CVD法(等离子体CVD法、热CVD法)、溅射法等可以形成绝缘膜210、222，根据该形成条件(反应气体、压力、温度、高频电力等)可以控制应力。可以使用氮化膜作为绝缘膜210、222，例如使用氮化硅膜、包含氧的氮化硅膜(也写为氮氧化硅膜)等即可。在本实施方式中，作为绝缘膜210、222，使用在不同的条件下成膜的氮化硅膜。
另外，作为设在上下的绝缘膜之间的绝缘层，当使用能够缓和应力的绝缘层时，可以防止其他阶层的绝缘膜影响到半导体层。因此，可以更正确地控制应变晶体管的迁移率，还可以减少应力差异导致的薄膜的分离和对密着性的不良影响，而提高半导体装置的可靠性。作为能够缓和应力的绝缘层可以使用氧化膜等，例如使用氧化硅膜、包含氮的氧化硅膜(氧氮化硅膜)等即可。在本实施方式中，作为层间绝缘层211，使用氧化硅膜。
另外，如使用本发明的本实施方式的半导体装置那样，通过将施加了拉伸应变的场效应晶体管和施加了压缩应变的场效应晶体管设置在不同的阶层，而可以不接触地设置具有相反方向的应力的绝缘膜。因此，无须将半导体装置设计为复杂的形状和结构，而可以高成品率地制造具有高集成化了的多个应变晶体管的高性能且高可靠性的半导体装置。
其间夹着栅极绝缘层、层间绝缘层、上层的绝缘层等并层叠的下层的半导体层和上层的半导体层通过贯通该栅极绝缘层、层间绝缘层、以及上层的绝缘层的布线层电连接。在重叠地层叠下层的半导体层和上层的半导体层的情况下，也可以以贯通上层的半导体层而接触于下层的半导体层的方式形成布线层。当以彼此重叠的方式紧密地层叠半导体层时，可以成为进一步高集成化了的半导体装置。
图2A和2B示出下层的半导体层和上层的半导体层彼此重叠并层叠的半导体装置的实例。在图2A中，作为下层的半导体元件的场效应晶体管230的半导体层119(杂质区域208a)和作为上层的半导体元件的场效应晶体管231的半导体层216(杂质区域220b)彼此重叠地层叠。布线层235使场效应晶体管230和场效应晶体管231电连接，该布线层235形成为贯通栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、半导体层216(杂质区域220b)、栅极绝缘层217、绝缘膜222、以及层间绝缘层223并到达半导体层119(杂质区域208a)。
虽然图2A示出将场效应晶体管230的半导体层119和场效应晶体管231的半导体层216一部分彼此重叠地形成的实例，但是也可以如图2B所示那样使用相同的掩模等将两个半导体层大致重叠地形成。两个半导体层彼此重叠的区域越大，越能够实现高集成化。在图2B的半导体装置中，场效应晶体管230和场效应晶体管231隔着层间绝缘层在大致相同位置上彼此重叠地层叠。布线层236使场效应晶体管230和场效应晶体管231电连接，该布线层236形成为贯通栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、半导体层216(杂质区域220b)、栅极绝缘层217、绝缘膜222、以及层间绝缘层223并到达半导体层119(杂质区域208b)。
本发明的半导体装置因为具有三维地层叠半导体元件并高集成化了的结构，所以半导体元件除了接触于同一个绝缘层并相邻地布置之外，还可以在上下方向上隔着层间绝缘层接触于不同绝缘层地层叠。因此，在半导体装置中的半导体元件的布置的自由度高、可以进一步实现高集成化和高性能化。作为半导体元件除了场效应晶体管之外，还可以应用适用半导体层的存储元件等，可以制造在多个用途中满足所要求的功能的半导体装置而提供。
另外，具有从单晶半导体衬底分离的半导体层的半导体元件没有因在使非晶半导体层晶化而形成多晶半导体的工序中发生的晶界而发生的漏电流，因而作为半导体装置可以实现低耗电化。而且，结晶取向的不均匀所导致的半导体元件的阈值的不均匀少。再者，由于可以不用顾及因非晶半导体层的激光晶化发生的半导体层表面的皱纹，所以可以使栅极绝缘层薄膜化。
层叠的场效应晶体管都可以为n型，也都可以为p型。另外，也可以接触于相同绝缘层地设置多个场效应晶体管，接触于相同绝缘层地设置导电型不同的n沟道型场效应晶体管及p沟道型场效应晶体管的双方。
在本实施方式中示出两个场效应晶体管的叠层结构，也可以采用两个以上的场效应晶体管的叠层结构。通过接合设在衬底上的绝缘层和半导体层，可以层叠多个半导体元件。
在本实施方式的半导体装置中，因为使用从半导体衬底分离并转置的半导体层，通过选择半导体衬底，可以控制在场效应晶体管中的晶面取向和沟道长度方向的晶轴。
通过选择对流过场效应晶体管的沟道的载流子提高迁移率的施加到半导体层的沟道形成区域的应变、晶面取向、晶轴，减少载流子的有效质量，可以提高场效应晶体管的迁移率。因此，可以使场效应晶体管高性能化。
下面，使用图3A至8D对本实施方式的半导体装置的制造方法进行说明。
首先，使用图3A至3D、以及图4A至4C，对在作为具有绝缘表面的衬底的支撑衬底上利用半导体衬底设置半导体层的方法进行说明。
图3A所示的半导体衬底108被清洗，从其表面以预定深度照射利用电场加速的离子，以形成脆化层110。离子的照射顾及转置在支撑衬底上的半导体层的厚度而进行。顾及这种厚度，设定对半导体衬底108照射离子时的加速电压。
作为半导体衬底108，使用硅衬底或锗衬底等半导体衬底、镓砷或铟磷等化合物半导体衬底。作为半导体衬底108虽然优选使用单晶半导体衬底，但是也可以使用多晶半导体衬底。也可以使用在晶格中具有应变的硅、将锗添加到硅的硅锗等的半导体衬底。具有应变的硅，可以通过在晶格常数大于硅的硅锗或氮化硅上进行成膜来形成。在支撑衬底上可以得到的半导体层可通过选择成为母体的半导体衬底来确定。
另外，半导体衬底108根据制造的半导体元件(在本实施方式中的场效应晶体管)选择晶面取向即可。例如，作为晶面取向可以使用具有{100}面、{110}面等的半导体衬底。
在本实施方式中，采用如下离子照射分离法，即，将氢离子、氦离子、或者氟离子照射而添加到半导体衬底的预定深度的区域中，然后进行热处理来分离表层的半导体层。但是，也可以采用如下方法，即，在多孔硅上使单晶硅外延成长，然后通过喷水法分离多孔硅层来分离。
例如，作为半导体衬底108使用单晶硅衬底，使用稀氢氟酸处理其表面，除去自然氧化膜及附着在其表面的尘埃等杂质来使半导体衬底108表面净化。
脆化层110通过离子掺杂法(略写为ID法)或离子注入法(略写为II法)照射离子来形成即可。脆化层110通过照射氢离子、氦离子、或者以氟离子为代表的卤素离子而形成。在作为卤素元素照射氟离子的情况下，使用BF3作为源气体即可。离子注入法是指对离子化了的气体进行质量分离而照射半导体的方法。
例如，在利用离子注入法对离子化了的氢气体进行质量分离而只将H+选择性地抽出并注入的情况下，与当注入其它质量的离子时相比，以相同能量更深地注入到半导体衬底中，且具有宽广的浓度轮廓。
离子掺杂法对离子化了的气体不进行质量分离，在等离子体中生成多种离子种，而使它们加速并掺杂到半导体衬底。例如，在包含H+、H2 +、H3 +离子的氢中，被掺杂的离子代表性的为50％以上的H3 +离子，一般而言例如80％的H3 +离子、20％的其他离子(H+离子、H2 +离子)。在此，只添加H3 +离子的离子种的方法也设定为离子掺杂。即，由于其质量大，可以以相同加速能量将H3 +离子深度浅并多量地添加到半导体衬底中，且具有陡峭的浓度轮廓。
在对单晶硅衬底通过离子照射法照射卤素离子如氟离子的情况下，通过由添加了的氟清除(驱逐)硅晶格内的硅原子来有效地形成空位部分，使得脆化层中形成微小空洞。在此情况下，因为比较低温度的热处理而引起形成在脆化层中的微小空洞的体积变化，可以沿着脆化层分离而形成薄的单晶半导体层。也可以在照射氟离子之后照射氢离子，以使空洞内包含氢。由于为从半导体衬底分离薄的半导体层而形成的脆化层是通过利用形成在脆化层中的微小空洞的体积变化而分离，所以如上所述，优选有效地利用氟离子或氢离子的作用。
此外，也可以照射由一个或多个同一原子构成的质量不同的离子。例如，当照射氢离子时，优选在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率。当照射氢离子时，通过在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率，既可提高照射效率，又可缩短照射时间。通过采用这种结构，可以容易地进行薄膜的单晶半导体层的分离。
在支撑衬底上也可以设置防止杂质元素的扩散的氮化硅膜或氮氧化硅膜用作阻挡层。而且，也可以组合使用氧氮化硅膜作为起到缓和应力的作用的绝缘膜。注意，在本说明书中，氧氮化硅膜是如下：作为其组成，氧的含量比氮的含量多，在通过使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)和氢前方散射法(HFS：Hydrogen Forward Scattering)测量的情况下，作为其浓度范围包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢。另外，氮氧化硅膜是如下：作为其组成，氮的含量比氧的含量多，在通过使用RBS和HFS测量的情况下，作为其浓度范围包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的Si、10原子％至30原子％的氢。然而，假设在将构成氧氮化硅或氮氧化硅的原子的总计设为100原子％的情况下，氮、氧、Si及氢的含有比率包含在上述范围内。
另外，可以在半导体衬底和接合到上述半导体层的绝缘层之间形成保护层。保护层可以由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层的叠层结构形成。这些层可以在半导体衬底中形成脆化层之前形成在半导体衬底上。另外，也可以在半导体衬底中形成脆化层之后形成在半导体衬底上。
当形成脆化层时需要在高剂量条件下照射离子，有时半导体衬底108的表面会变得粗糙。因此，也可以在照射离子的表面利用氮化硅膜、氮氧化硅膜、或者氧化硅膜等设置对于离子照射的保护层，其厚度为50nm至200nm。
例如，在半导体衬底108上通过等离子体CVD法形成氧氮化硅膜(膜厚度为5nm至300nm，优选为30nm至150nm(例如50nm))和氮氧化硅膜(膜厚度为5nm至150nm，优选为10nm至100nm(例如50nm))的叠层作为保护层。作为一例，在半导体衬底108上以50nm的膜厚度形成氧氮化硅膜，并且在该氧氮化硅膜上以50nm的膜厚度形成氮氧化硅膜来层叠。氧氮化硅膜也可以是使用有机硅烷气体通过化学气相成长法制造的氧化硅膜。
此外，也可以对半导体衬底108进行脱脂清洗来除去其表面的氧化膜，然后进行热氧化。作为热氧化，虽然可以进行一般的干式氧化，但是优选在添加有包含卤素的气体的氧化气氛中进行氧化。例如，在相对于氧包含0.5体积％至10体积％(优选为3体积％)的比率的HCl的气氛中，并且在700℃以上的温度下进行热处理。优选在950℃至1100℃的温度下进行热氧化。处理时间为0.1小时至6小时，优选为0.5小时至3.5小时。所形成的氧化膜的厚度为10nm至1000nm(优选为50nm至200nm)，例如为100nm厚。
作为包含卤素的物质，除了使用HCl以外，还可以使用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一种或多种物质。
通过在这样的温度范围内进行热处理，可以得到由卤素元素带来的吸杂效应。吸杂具有特别除去金属杂质的效应。换言之，由于卤素的作用，金属等杂质变成挥发性金属氯化物且脱离到气相中而被除去。该热处理对通过化学机械研磨(CMP)来处理其表面的半导体衬底108很有效。此外，氢起到补偿半导体衬底108和所形成的氧化膜的界面的缺陷来降低该界面的局域能级密度(level density)的作用，以使半导体衬底108和氧化膜的界面惰性化，从而实现电特性的稳定化。
可以使通过所述热处理而形成的氧化膜包含卤素。卤素元素通过以1×1017atoms/cm3至5×1020atoms/cm3的浓度包含在氧化膜中，可以使该氧化膜呈现捕获金属等杂质来防止半导体衬底108的污染的保护层的功能。
当形成脆化层110时，根据淀积在半导体衬底上的膜厚度、从作为目的物的半导体衬底分离而转置在支撑衬底上的半导体层的厚度、以及所照射的离子种，可以调整加速电压和所有的离子数量。
例如，可以通过离子掺杂法使用氢气体作为原料，以40kV的加速电压、2×1016ions/cm2的全部离子数量照射离子来形成脆化层。如果形成较厚的保护层，则在以同一条件照射离子来形成脆化层的情况下，作为从目的物的半导体衬底分离而转置在支撑衬底上的半导体层，可以形成为较薄的半导体层。例如，在根据离子种(H+离子、H2 +离子、H3 +离子)的比率，作为保护层在半导体衬底上层叠氧氮化硅膜(膜厚度为50nm)和氮氧化硅膜(膜厚度为50nm)，并且以上述条件形成脆化层的情况下，转置在支撑衬底上的半导体层的厚度大约为120nm。在作为保护层在半导体衬底上层叠氧氮化硅膜(膜厚度为100nm)和氮氧化硅膜(膜厚度为50nm)的情况下，转置在支撑衬底上的半导体层的厚度大约为70nm。
在使用氦(He)或氢作为原料气体的情况下，可以以10kV至200kV的加速电压、1×1016ions/cm2至6×1016ions/cm2的剂量照射，来形成脆化层。通过使用氦作为原料气体，即使不进行质量分离也可以将He+离子作为主要离子进行照射。此外，通过使用氢作为原料气体，可以将H3 +离子或H2 +离子作为主要离子来进行照射。离子种还根据等离子体的生成方法、压力、原料气体供应量、加速电压而改变。
形成脆化层的实例如下所述，即，在半导体衬底上层叠氧氮化硅膜(膜厚度为50nm)、氮氧化硅膜(膜厚度为50nm)、以及氧化硅膜(膜厚度为50nm)作为保护层，以40kV的加速电压、2×1016ions/cm2的剂量照射氢而在半导体衬底中形成脆化层。然后，在作为保护层的最上层的氧化硅膜上形成作为绝缘层的氧化硅膜(膜厚度为50nm)。形成脆化层的另一个实例如下所述，即，在半导体衬底上层叠氧化硅膜(膜厚度为100nm)和氮氧化硅膜(膜厚度为50nm)作为保护层，以40kV的加速电压、2×1016ions/cm2的剂量照射氢而在半导体衬底中形成脆化层。然后，在作为保护层的最上层的上述氮氧化硅膜上形成氧化硅膜(膜厚度为50nm)作为绝缘层。上述氧氮化硅膜及氮氧化硅膜通过等离子体CVD法形成即可，而上述氧化硅膜通过CVD法使用有机硅烷气体形成即可。
在作为支撑衬底101使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等用于电子工业领域的玻璃衬底的情况下，玻璃衬底中包含微量的钠等碱金属，有可能因为该微量的杂质而使晶体管等半导体元件的特性受到负面影响。对于这样的杂质，氮氧化硅膜具有防止包含在支撑衬底101中的金属杂质扩散到半导体衬底一侧的效应。也可以形成氮化硅膜而代替氮氧化硅膜。优选在半导体衬底和氮氧化硅膜之间设置氧氮化硅膜或氧化硅膜等应力缓和层。通过设置氮氧化硅膜和氧氮化硅膜的叠层结构，也可以形成防止对半导体衬底的杂质扩散的同时缓和应力应变的结构。
接下来，如图3B所示那样，在与支撑衬底形成接合的面上形成氧化硅膜作为绝缘层104。作为氧化硅膜，使用有机硅烷气体通过化学气相成长法来制造的氧化硅膜是优选的。另外，也可以采用使用硅烷气体通过化学气相成长法来制造的氧化硅膜。在利用化学气相成长法的成膜中，使用例如350℃以下(具体实例是300℃)的成膜温度，该成膜温度是不从形成于单晶半导体衬底的脆化层110发生脱气的温度。此外，在从单晶或多晶半导体衬底分离单晶或多晶半导体层的热处理中，采用比绝缘层104的成膜温度高的热处理温度。
绝缘层104具有平滑的亲水性的表面。作为该绝缘层104优选使用氧化硅膜。特别优选的是使用有机硅烷气体通过化学气相成长法来制造的氧化硅膜。作为有机硅烷气体，可以使用含有硅的化合物，如四乙氧基硅烷(TEOS：化学式为Si(OC2H5)4)、三甲基硅烷(TMS：化学式为(CH3)3SiH)、四甲基硅烷(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。在使用有机硅烷作为原料气体通过化学气相成长法形成氧化硅膜的情况下，优选混合给予氧的气体。作为给予氧的气体，可以使用氧、氧化亚氮、二氧化氮等。另外，也可以混合氩、氦、氮等惰性气体或氢。
此外，作为绝缘层104，还可采用以甲硅烷、乙硅烷、或者三硅烷等硅烷作为原料气体通过化学气相成长法形成的氧化硅膜。在此情况下，也优选混合给予氧的气体或惰性气体等。另外，成为与半导体层接合的绝缘层的氧化硅膜也可以包含氯。在利用化学气相成长法的成膜中，使用例如350℃以下的成膜温度，该成膜温度是不从形成于半导体衬底108的脆化层110发生脱气的温度。此外，在从单晶或多晶半导体衬底分离半导体层的热处理中，采用比绝缘层104的成膜温度高的热处理温度。在本说明书中，化学气相成长(CVD；ChemicalVapor Deposition)法包括等离子体CVD法、热CVD法、光CVD法。
另外，也可以通过如下方法可以形成氧化硅作为绝缘层104：在氧化性气氛中对半导体衬底108进行热处理；半导体衬底108与氧自由基起反应；或使用氧化剂使半导体衬底108化学性地氧化。此外，也可以使上述有机硅烷气体与氧自由基或氮自由基起反应来形成绝缘层104。
将上述形成平滑且亲水性的表面的绝缘层104设置为5nm至500nm优选为10nm至200nm的厚度。该厚度可以使半导体衬底108表面的表面粗糙平滑化，并且可以确保绝缘层104的平滑性。较好的是绝缘层104的表面的算术平均粗糙度Ra小于0.8nm，均方根粗糙度(root-mean-square roughness)Rms不足0.9nm，更优选的是，Ra为0.4nm以下、Rms为0.5nm以下，进一步优选的是，Ra为0.3nm以下、Rms为0.4nm以下。例如，Ra为0.27nm、Rms为0.34nm。在本说明书中，Ra是算术平均粗糙度，Rms是均方根粗糙度，测定范围是2μm2或10μm2。
也可以在支撑衬底101上设置与绝缘层104同样的氧化硅膜。即，将半导体层102接合到支撑衬底101上时，通过在形成接合的面的一方或双方设置优选由以有机硅烷为原材料形成的氧化硅膜构成的绝缘层104，可以形成坚固的接合。
图3C表示使支撑衬底101与半导体衬底108的形成有绝缘层104的面密接，使两者接合的形态。对形成接合的面预先进行充分清洗。对支撑衬底101与半导体衬底108的形成有绝缘层104的面通过百万声波清洗等进行净化即可。此外，也可以在进行百万声波清洗(megasonic cleaning)之后使用臭氧水清洗来除去有机物并提高表面的亲水性。
如果使支撑衬底101和绝缘层104相对，并且从外部按住其一部分，则由于通过接合面之间的距离局部缩短而引起的范德华力的增大和氢键的影响，使得支撑衬底101和绝缘层104彼此吸引。而且，由于在邻接于被按住的区域的区域中相对的支撑衬底101和绝缘层104之间的距离也缩短，所以范德华力强烈作用的区域和氢键影响的区域扩展，藉此使接合(也称为键合)发展并使接合扩展到接合面整体。例如，按压力是100kPa至5000kPa左右即可。
为了形成坚固的接合，也可以预先使表面活化。例如，对形成接合的面照射原子束或离子束。利用原子束或离子束时，可以使用氩等惰性气体中性原子束或惰性气体离子束。另外，进行等离子体照射或自由基处理。通过这种表面处理，即使在200℃至400℃的温度下，也可以容易地形成异种材料之间的接合。
此外，为了提高支撑衬底和绝缘层之间的接合界面的接合强度，优选进行加热处理。例如，通过烘箱或炉等在70℃至350℃的温度条件(例如，200℃、2小时)下进行热处理。
在图3D中，在贴合支撑衬底101和半导体衬底108之后，进行加热处理，以脆化层110为分离面从支撑衬底101分离半导体衬底108。例如，通过进行400℃至700℃的热处理，发生形成在脆化层110中的微小空洞的体积变化，从而可以沿着脆化层110分离。因为绝缘层104与支撑衬底101接合，所以在支撑衬底101上残存与半导体衬底108相同的结晶性的半导体层102。
400℃至700℃的温度区域的热处理既可在与上述为了提高接合强度的热处理相同的装置内连续地进行，又可在不同的装置内进行。例如，在炉中进行200℃、2小时的热处理，然后将该温度上升到600℃附近，该状态保持2小时，再使温度下降到400℃至室温的温度区域后从炉中取出。此外，当热处理时，也可以温度从室温上升。此外，也可以在炉中进行200℃、2小时的热处理，然后通过快热退火(RTA)装置在600℃至700℃的温度区域进行1分钟至30分钟(例如，在600℃的温度下进行7分钟，在650℃的温度下进行7分钟)的热处理。
通过400℃至700℃的温度区域的热处理，绝缘层和支撑衬底之间的接合从氢键转移为共价键，添加到脆化层的元素膨胀，而微小空洞的压力上升，可以从半导体衬底分离半导体层。在进行热处理之后，支撑衬底和半导体衬底处于一方负载于另一方的状态，因此不需要很大的力量就可以分开支撑衬底和半导体衬底。例如，通过真空吸盘拿起上方的衬底，藉此可以容易地分离。此时，如果通过使用真空吸盘或机械吸盘固定下侧的衬底，则可以在不向水平方向错开的状态下分开支撑衬底和半导体衬底双方。
虽然图3A至4D示出半导体衬底108的尺寸小于支撑衬底101的尺寸的实例，但是本发明不局限于此，半导体衬底108的尺寸既可以和支撑衬底101的尺寸彼此相同，又可以大于支撑衬底101的尺寸。
图4A至4D示出通过在支撑衬底一侧设置与半导体层接合的绝缘层来形成半导体层的工序。图4A示出以预定深度将利用电场加速的离子照射到形成有氧化硅膜作为保护层121的半导体衬底108，以形成脆化层110的工序。离子的照射与图3A的情况相同。通过在半导体衬底108的表面形成保护层121，可以防止因离子照射而造成的表面受损及平坦性劣化。此外，保护层121发挥对使用半导体衬底108形成的半导体层102的杂质扩散的防止效应。
图4B示出将形成有阻挡层109及绝缘层104的支撑衬底101和半导体衬底108的形成有保护层121的面密接来形成接合的工序。通过使支撑衬底101上的绝缘层104和半导体衬底108的保护层121密接来形成接合。
然后，如图4C所示，分离半导体衬底108。与图3D的情况同样地进行分离半导体层的热处理。如此可以获得图4C所示的半导体衬底。
作为支撑衬底101，可以使用具有绝缘性的衬底、具有绝缘表面的衬底，例如可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的用于电子工业领域的各种玻璃衬底。此外，也可以使用石英衬底、陶瓷衬底、蓝宝石衬底、其表面由绝缘层覆盖的金属衬底等。
通过以上工序，如图4C所示，在作为具有绝缘表面的衬底的支撑衬底101上设置绝缘层104，形成从半导体衬底108分离的半导体层102。
通过蚀刻将设置在支撑衬底101上的半导体层102加工为岛状的半导体层。在半导体层102上形成掩模117，利用掩模117通过蚀刻处理加工半导体层102，来形成岛状的半导体层119。虽然图4A至4D示出在形成半导体层119的蚀刻处理中，不蚀刻形成在半导体层下方的保护层及绝缘层的例子，但是也可以与半导体层的蚀刻处理一共地蚀刻保护层及绝缘层。在此情况下，保护层及绝缘层反映岛状的半导体层119的形状，而成为仅设置在半导体层119下方的结构。
另外，从半导体衬底分离，而转置到支撑衬底的半导体层有时通过分离工序及离子照射工序发生结晶缺陷，而且其表面的平坦性被损坏并形成凹凸。在使用半导体层制造晶体管作为半导体元件的情况下，在这样具有凹凸的半导体层的上面形成其厚度薄且绝缘耐压性高的栅极绝缘层是困难的。另外，半导体层具有结晶缺陷时，与栅极绝缘层的局部界面态密度(interface state density)提高等，导致对于晶体管的性能及可靠性的影响。
因此，优选对半导体层照射电磁波如激光，而减少结晶缺陷。通过照射电磁波，可以使半导体层的至少一部分的区域溶化，并且减少半导体层中的结晶缺陷。注意，优选在电磁波的照射之前使用稀氢氟酸去除在半导体层表面形成了的氧化膜(自然氧化、或化学氧化而形成的膜)。
电磁波能够将高能量供给给半导体层即可，优选使用激光。
另外，也可以主要利用热传导的方法进行能量的供给，这通过使具有高能量的粒子碰撞到半导体层来实现。作为提供具有高能量的粒子的热源，可以使用等离子体如常压等离子体、高压等离子体、热等离子体喷射、煤气灶等的火焰，或者作为其他热源可以使用电子束等。
电子波的波长为由半导体层吸收的波长。该波长可以考虑电磁波的趋肤深度(skin depth)等而决定。例如，可以使用190nm至600nm的电磁波的波长。另外，电磁波的能量可以考虑电磁波的波长、电磁波的趋肤深度、所照射的半导体层的膜厚度等而决定。
作为振荡出激光的激光器，可以使用连续振荡激光器、准连续振荡激光器、以及脉冲振荡激光器。为了实现部分熔化而优选使用脉冲振荡激光器。例如可以举出KrF激光器等准分子激光器，Ar激光器、Kr激光器等气体激光器。除了上述激光器以外，还可以举出作为固体激光器的YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器等。虽然准分子激光器是脉冲振荡激光器，但是在YAG激光器等固体激光器中，也有可以用作连续振荡激光器、准连续振荡激光器、以及脉冲振荡激光器的激光器。固体激光器中，优选使用基波的第二高次谐波至第五高次谐波。此外，还可以使用GaN、GaAs、GaAlAs、InGaAsP等半导体激光器。
此外，只要能够将电磁波的能量照射到半导体层，也可以使用灯光。例如，可以使用从紫外线灯、黑光灯、卤素灯、金卤灯(metal halidelamp)、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯射出的光。也可以使用利用上述灯光的闪光退火。由于适当使用卤素灯或氙灯等进行的闪光退火可通过在极短时间内的处理完成，所以可以抑制支撑衬底的温度上升。
还可以设置由挡板(shutter)、反射镜或半反射镜等反射体、由柱面透镜或凸透镜等构成的光学系统，以便调节电磁波的形状或电磁波前进的路径。
作为电磁波照射方法，既可选择性地照射电磁波，又可将光(电磁波)在XY轴方向上扫描来照射。在此情况下，优选使用多角镜(polygon mirror)或检流计镜作为光学系统。
电磁波的照射可以在包含氧的气氛如大气气氛或惰性气氛如氮气气氛下进行。当惰性气氛中照射电磁波时，在具有密封性的处理室内照射电磁波，并控制该处理室内的气氛即可。在不使用处理室的情况下，通过对电磁波的被照射面喷上惰性气体如氮气体等可以形成氮气气氛。
而且，也可以对通过供给电磁波照射等供给高能量而减少结晶缺陷的半导体层表面进行研磨处理。通过研磨处理可以提高半导体层表面的平坦性。
作为研磨处理，可以使用化学机械研磨(Chemical MechanicalPolishing：CMP)法或喷液研磨法。在研磨处理之前清洗半导体层表面来净化。当清洗时，使用百万声波清洗或二流体喷射清洗(two-fluidjet cleaning)等即可，通过清洗除去半导体层表面的尘埃等。此外，优选的是使用稀氢氟酸除去半导体层表面上的自然氧化膜等，以使半导体层露出。
另外，也可以在照射电磁波之前对半导体层表面进行研磨处理(或者蚀刻处理)。
在本实施方式中，在作为半导体衬底108应用单晶硅衬底的情况下，可以获得单晶硅层作为半导体层119。另外，本实施方式的半导体装置的SOI衬底的制造方法中可以将工序温度设定为700℃以下，从而可以应用玻璃衬底作为支撑衬底101。就是说，与现有的薄膜晶体管同样，可以在玻璃衬底上形成本实施方式的薄膜晶体管并且可将单晶硅层应用于半导体层。因此，可以在玻璃衬底等支撑衬底上形成能够高速工作，亚阈值低，场效应迁移率高，以低耗电压能够驱动等高性能并高可靠性的晶体管。
接着，参照图7A至8D对利用上述的SOI衬底制造图1A所示的半导体装置的方法进行说明。
在图7A中在支撑衬底101上形成阻挡层109、绝缘层104、保护层121、半导体层119。半导体层119、阻挡层109、绝缘层104、保护层121对应于图4A至4D。注意，在此示出应用图7A所示的结构的SOI衬底的实例，但是也可以应用本说明书所示的另外结构的SOI衬底。
可以根据n沟道型场效应晶体管及p沟道型场效应晶体管的形成区域，对半导体层119添加硼、铝、镓等的p型杂质，或者磷、砷等的n型杂质，以便控制阈值电压。
也可以将半导体层119进一步蚀刻并根据半导体元件的布置加工为岛状。
去除半导体层上的氧化膜形成覆盖半导体层119的栅极绝缘层205。
栅极绝缘层205由氧化硅、或氧化硅和氮化硅的叠层结构形成即可。栅极绝缘层205可以通过等离子体CVD法或减压CVD法淀积绝缘膜而形成，也可以通过等离子体处理的固相氧化或固相氮化而形成。这是因为通过等离子体处理使半导体层氧化或氮化而形成的栅极绝缘层致密且具有高绝缘耐压性及高可靠性。
另外，作为栅极绝缘层205，也可以使用高介电常数材料如二氧化锆、氧化铪、二氧化钛、五氧化钽等。通过使用高介电常数材料作为栅极绝缘层205，可以降低栅极泄漏电流。
在栅极绝缘层205上形成栅电极层206(参照图7B)。栅电极层206可以通过溅射法、蒸镀法、CVD法等的方法形成。栅电极层206由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)的元素、或者以所述元素为主要成分的合金材料或者化合物形成即可。此外，作为栅电极层206还可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。
将栅电极层206用作掩模添加给予n型的杂质元素207来形成作为n型杂质区域的杂质区域208a、208b。在本实施方式中，作为包含杂质元素的掺杂气体使用磷化氢(PH3)。这里，在杂质区域208a、208b中添加给予n型的杂质元素，使其浓度达到5×1019atoms/cm3至5×1020atoms/cm3左右。另外，在半导体层119中形成沟道形成区域209(参照图7C)。
杂质区域208a、杂质区域208b为高浓度n型杂质区域，它用作源极、漏极。
为了激活杂质元素，也可以进行加热处理、强光照射或者激光照射。与激活的同时，可以恢复对栅极绝缘层造成的等离子体损坏及对栅极绝缘层和半导体层之间的界面造成的等离子体损坏。
接下来，形成覆盖栅电极层、栅极绝缘层的层间绝缘层。在本实施方式中，采用用作保护膜的包含氢的绝缘膜210和层间绝缘层211的叠层结构。
然后，在300℃至550℃的氮气气氛中进行1小时至12小时的热处理，使半导体层氢化。该工序是优选在400℃至500℃的温度下进行的。这一工序是由作为层间绝缘层的绝缘膜210所含的氢终止半导体层中的悬空键的工序。在本实施方式中，在410℃的温度下进行1小时的加热处理。
在本发明中，形成层间绝缘层211，减少由于半导体层、栅电极层等发生的表面的凹凸，而进行平坦化。因此以可以实现平坦表面的膜厚度形成层间绝缘层211。另外，也可以对其表面进行化学机械抛光(CMP)而平坦化。
绝缘膜210和层间绝缘层211可以使用利用溅射法或等离子体CVD法的氮化硅膜、含有氧的氮化硅膜(氮氧化硅膜)、含有氮的氧化硅膜(氧氮化硅膜)、氧化硅膜，也可以使用其它含有硅的绝缘膜的单层或三层以上的叠层结构。
绝缘膜210和层间绝缘层211还可以使用选自氮化铝(AlN)、氧氮化铝(AlON)、氮的含量多于氧的含量的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳(CN)以及含有无机绝缘材料的其它物质的材料来形成。此外，还可以使用硅氧烷树脂。硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)键构成。作为取代基，可以使用至少包含氢的有机基(例如，烷基或芳基)。有机基也可以含有氟基。
另外，也可以使用在之后工序所使用的加热处理中耐用的有机绝缘性材料，作为有机材料可使用聚酰亚胺、丙烯聚合物、聚酰胺、聚酰亚胺酰胺、或苯并环丁烯类树脂、聚硅氮烷。也可以通过涂敷法形成的平坦性良好的涂敷膜用作层间绝缘层211。
层间绝缘层211可以使用浸渍法、喷涂法、刮刀法、辊涂法、帘涂法、刮刀涂布法、CVD法、或蒸镀法等来形成。也可以通过液滴喷射法形成具有应力的层间绝缘层211。当使用液滴喷射法时，可以节省材料液体。另外，还可以使用如液滴喷射法那样能够转印或描绘图案的方法，例如印刷法(诸如丝网印刷或胶版印刷等的图案形成方法)等。
在层间绝缘层211上形成绝缘层212作为与第二半导体层接合的绝缘层。绝缘层212可以与绝缘层104相同的材料及工序形成。绝缘层212可以采用平滑(算术平均粗糙度Ra小于0.3nm(测定范围为10μm2))的氧化硅膜、氧氮化硅膜、从层间绝缘层211一侧的氮化硅膜和氧化硅膜的叠层、氧氮化硅膜和氧化硅膜的叠层结构，优选利用PECVD法在350℃以下的低温下成膜。例如，在本实施方式中通过使用四乙氧基硅烷作为有机硅烷气体并利用化学气相成长法来形成氧化硅膜作为绝缘层212。氮化硅膜或氧氮化硅膜发挥如下效应，即防止来自层间绝缘层211的杂质通过绝缘层212扩散到在其上形成的半导体层216和栅极绝缘层217。
如将半导体层102与绝缘层104接合并从半导体衬底108分离那样，将半导体层215与绝缘层212接合并形成在层间绝缘层211上(参照图7E)。半导体层215通过加热处理从形成有脆化层214的半导体衬底213分离，而与绝缘层212接合。注意，该加热处理优选以低于对上述的半导体层119的氢化工序的温度的方式进行。
也可以照射激光束，以便减少半导体层215的结晶缺陷。另外，也可以对半导体层215表面进行研磨处理。通过研磨处理可以提高半导体层215表面的平坦性。
注意，在本实施方式中，作为第一半导体衬底的半导体衬底108选择晶面取向为{100}的单晶半导体衬底，并且作为第二半导体衬底的半导体衬底213选择晶面取向为{110}的单晶半导体衬底。注意，第一半导体衬底的晶面取向和第二半导体衬底的晶面取向不局限于本实施方式的组合，也可以作为第一半导体衬底使用晶面取向为{110}的衬底，并且作为第二半导体衬底使用晶面取向为{100}的衬底。在此情况下，优选使用第一半导体衬底制造p型场效应晶体管，并且使用第二半导体衬底制造n型场效应晶体管。
然后，通过选择性地蚀刻薄膜的半导体层215，在绝缘层212上形成岛状的半导体层216(参照图7F)。
在半导体层216上形成栅极绝缘层217及栅电极层218(参照图8A)。
通过栅电极层218作为掩模，添加赋予p型的杂质元素219，形成作为p型杂质区域的杂质区域220a、220b。在杂质区域220a、220b中添加给予p型的杂质元素，使其浓度达到1×1020atoms/cm3至5×1021atoms/cm3左右。另外，在半导体层216中形成沟道形成区域221(参照图8B)。杂质区域220a、220b为高浓度p型杂质区域，它用作源极和漏极。
接下来，形成覆盖栅电极层、栅极绝缘层的层间绝缘层。在本实施方式中，采用作为保护膜的包含氢的绝缘膜222和层间绝缘层223的叠层结构。
再者，在300℃至550℃的氮气气氛中进行1小时至12小时的热处理，使半导体层氢化。该工序是优选在400℃至500℃的温度下进行的。这一工序是由作为层间绝缘层的绝缘膜222所含的氢终止半导体层中的悬空键的工序。在本实施方式中，在410℃的温度下进行1小时的加热处理。该热处理的工序可以兼作对于半导体层119及绝缘膜210的热处理。
在本发明中，形成层间绝缘层223，减少由于半导体层、栅电极层等发生的表面的凹凸，而进行平坦化。因此以可以实现平坦的表面的膜厚度形成层间绝缘层223。另外，可以对其表面进行化学机械抛光(CMP)而平坦化。
栅极绝缘层217对应于栅极绝缘层205，栅电极层218对应于栅电极层206，绝缘膜222对应于绝缘膜210、层间绝缘层223对应于层间绝缘层211，可以分别使用相同材料及工序而形成。
接下来，利用由抗蚀剂构成的掩模，对栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、栅极绝缘层217、绝缘膜222、以及层间绝缘层223形成分别到达半导体层119、216的接触孔(开口)。根据所使用的材料的选择比，蚀刻既可以进行一次，又可以进行多次。通过蚀刻选择性地去除栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、栅极绝缘层217、绝缘膜222、以及层间绝缘层223，并且形成到达作为源区域或漏区域的杂质区域208a、208b、杂质区域220a、220b的开口。
根据形成接触孔的栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、栅极绝缘层217、绝缘膜222、以及层间绝缘层223的材料，可以适当地设定蚀刻方法及条件。可以适当地使用湿蚀刻、干蚀刻、或其双方。在本实施方式中使用干蚀刻。作为蚀刻用气体可以适当使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯基气体；以CF4、SF6、或NF3等为代表的氟基气体；或O2。另外，也可以将惰性气体添加到所使用的蚀刻用气体。作为添加的惰性元素可以使用选自He、Ne、Ar、Kr、Xe中的一种或多种的元素。
湿蚀刻的蚀刻剂优选使用诸如包含氟化氢铵和氟化铵的混合溶液之类的氢氟酸类溶液。
通过覆盖开口地形成导电膜并蚀刻导电膜，形成用作源电极层或漏电极层的布线层224、225、226，它们与每个源区域或漏区域的一部分分别电连接。可在利用PVD法、CVD法、蒸镀法等形成导电膜之后，蚀刻为所希望的形状来形成布线层。另外，利用液滴吐出法、印刷法、电镀法等，可以在预定的地方选择性地形成导电层。而且，也可以利用回流法或镶嵌法。作为布线层由如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等的金属、Si、Ge、或其合金或其氮化物材料形成。另外，也可以采用这些的叠层结构。
在本实施方式中，以填上接触孔的方式作为埋入布线层形成布线层240a、240b、240c、240d(参照图8C)，该接触孔形成在栅极绝缘层205、绝缘膜210、层间绝缘层211、绝缘层212、栅极绝缘层217、绝缘膜222、以及层间绝缘层223中。埋入型的布线层240a、240b、240c、240d通过形成具有可以填上接触孔的充分膜厚度的导电膜，并且利用CMP法等研磨处理，只在接触孔部中残留导电膜且去除不用的导电膜部分而形成。
在埋入型的布线层240a、240b、240c、240d上形成布线层241a、241b、241c作为引导布线层，来形成布线层224、225、226。
通过上述工序，可以制造包括CMOS结构的作为n沟道型场效应晶体管的场效应晶体管230及作为p沟道型场效应晶体管的场效应晶体管231的半导体装置(参照图8D)。注意，场效应晶体管230和场效应晶体管231通过布线层225电连接。
场效应晶体管230与绝缘层104接合并设置在支撑衬底101上，场效应晶体管231与形成在覆盖场效应晶体管230的层间绝缘层211上的绝缘层212接合并设置在层间绝缘层211上。场效应晶体管230及场效应晶体管231彼此层叠。
在本发明中，高性能的半导体元件可以采用叠层结构，因此可以制造进一步高集成化了的半导体装置。通过高集成化来缩小电路面积，并且减少布线电容，因此可以实现低耗电化。
另外，当在支撑衬底上贴合半导体层时，每个半导体层分别形成在不同的平坦的绝缘层上，从而可以容易地进行绝缘层和半导体层的接合。
另外，如本实施方式那样，通过形成不同导电型的场效应晶体管的半导体层分别形成在不同的绝缘层上，可以减少不同导电型的场效应晶体管的半导体层之间的寄生电容，或者导电型不同的场效应晶体管的栅电极层之间的寄生电容。因此，可以制造性能良好的半导体装置。
不局限于本实施方式，场效应晶体管可以采用形成一个沟道形成区域的单栅结构，也可以采用形成两个沟道形成区域的双栅结构，或者形成三个沟道形成区域的三栅结构。
另外，虽然在本实施方式中，示出层叠的场效应晶体管采用不同导电型的CMOS结构的实例，但是也可以层叠相同导电型的场效应晶体管。
如上所示那样，在本实施方式中可以制造具有进一步高集成化了的高性能的半导体元件的半导体装置。
注意，在本发明中，半导体装置是指通过利用半导体特性而能够工作的装置。利用本发明可以制造具有包括半导体元件(晶体管、存储元件、二极管等)的电路的装置、具有处理器电路的芯片等的半导体装置。
实施方式2
在本实施方式中示出在实施方式1中将半导体层从半导体衬底接合到支撑衬底的工序的不同的实例。因此，省略与实施方式1相同部分或具有相同功能的部分的重复说明。
在本实施方式中，当从半导体衬底转置半导体层时，选择性地蚀刻(也称为形成槽的加工)半导体衬底，而在支撑衬底上转置被分割成多个所制造的半导体元件的尺寸的多个半导体层。因此，可以在支撑衬底上形成多个岛状半导体层。由于预先加工为元件尺寸的半导体层且转置，所以可以以半导体层为单位转置到支撑衬底，不受半导体衬底的尺寸或形状的限制。因而，可以进一步高效地进行对大型支撑衬底的半导体层的转置。
而且，可以对形成在支撑衬底上的半导体层进行蚀刻，来加工半导体层的形状并进行校正，且精密地控制。由此，可以校正半导体层的形成位置的误差或形状不良，即由于形成抗蚀剂掩模时曝光在周围，或由于转置工序中的贴合时的位置不一致等。
因此，可以在支撑衬底上高成品率地形成所希望的形状的多个半导体层。因此，利用大面积衬底可以高生产率且高生产性地制造具有精密的高性能的半导体元件及集成电路的半导体装置。
在图5A中示出在半导体衬底158上形成保护层154和氮化硅膜152的状态。氮化硅膜152用作对半导体衬底158进行形成槽的加工时的硬质掩模。氮化硅膜152通过使用硅烷和氨的气相成长法而淀积形成即可。
接着，照射离子，在半导体衬底158形成脆化层150(参照图5B)。顾及转置到支撑衬底的半导体层的厚度进行离子的照射。顾及上述厚度决定照射离子时的加速电压，以使离子照射到半导体衬底158的深部。通过该处理在离半导体衬底158的表面有一定深度处形成脆化层150。
顾及半导体元件的半导体层的形状进行形成槽的加工。就是说，对半导体衬底158进行形成槽的加工，以便将半导体元件的半导体层转置到支撑衬底，并且使该部位残留成为凸状部。
由光抗蚀剂形成掩模153。通过使用掩模153蚀刻氮化硅膜152及保护层154，而形成保护层162、以及氮化硅层163(参照图5C)。
接着，将氮化硅层163作为硬质掩模进行半导体衬底158的蚀刻，而形成具有脆化层165、半导体层166的半导体衬底158(参照图5D)。在本发明中，如图5D所示那样，由脆化层及保护层162夹着并加工为凸状的半导体区域称为半导体层166。
顾及转置到支撑衬底的半导体层166的厚度适当地设定蚀刻半导体衬底158的深度。可以根据照射氢离子的深度来设定该半导体层166的厚度。半导体衬底158的槽的表面优选形成为深于脆化层。在该形成槽的加工中，通过使半导体衬底158的槽的表面加工为低于脆化层，可以使脆化层只残留在被分离的半导体层166的下方。
去除表面的氮化硅层163(参照图5E)。然后，使保护层162的表面和支撑衬底151接合(参照图6A)。
在支撑衬底151的表面形成有阻挡层159及绝缘层157。为了防止钠离子等杂质从支撑衬底151扩散且污染半导体层，设置阻挡层159。在不需要考虑从支撑衬底151扩散而对半导体层导致不良影响的杂质时，可以省略阻挡层159。另一方面，为了与保护层162形成接合，设置绝缘层157。
通过密接其表面被清洁了的半导体衬底158一侧的保护层162和支撑衬底一侧的绝缘层157而形成接合。也可以在室温下进行该接合。该接合是原子级的接合，根据范德华力的作用，可以在室温下形成坚固的接合。因为半导体衬底158被加工有槽，所以包括半导体层166的凸状部与支撑衬底151接触。
在半导体衬底158和支撑衬底151之间形成接合之后，通过进行加热处理，如图6B所示那样，可从半导体衬底158分离半导体层166，并且将它固定于支撑衬底151。半导体层的分离是通过在脆化层150中形成的微小的空洞的体积变化而使沿脆化层150产生断裂面来进行的。然后，为了使接合更坚固，优选进行加热处理。通过上述步骤，在绝缘表面上形成半导体层。图6B示出半导体层166被接合在支撑衬底151上的状态。
在本实施方式中，由于预先加工为元件尺寸的半导体层且转置，所以可以以半导体层为单位转置到支撑衬底，不受半导体衬底的尺寸或形状的限制。因此可以在半导体衬底上形成各种各样的形状的半导体层。例如，根据蚀刻时使用的曝光装置的每个掩模、为了形成掩模图案的曝光装置所具有的每个分档器、从大型衬底切出的半导体装置的每个面板尺寸或芯片尺寸，可以自由地形成半导体层。
既可以将半导体层166直接用作半导体元件的半导体层，又可以对半导体层166进行进一步蚀刻来加工其形状。
在图6C和6D中示出对转置了的半导体层166进一步进行蚀刻，而加工其形状的实例。通过暴露成为半导体层166的不必要的部分的外周部分形成掩模167。
利用掩模167蚀刻半导体层166，形成半导体层169。在本实施方式中，半导体层的下面的保护层162也与半导体层一起一部分蚀刻，成为保护层168(参照图6D)。这样，通过在转置到支撑衬底之后进一步加工形状，可以矫正在制造工序中发生的形成区域的不一致和形状不良等。
在图5A至6D中示出对设置在支撑衬底上的绝缘层转置半导体层的实例，然而在如下情况下也可以利用本实施方式，即在形成在层间绝缘层上的绝缘层上形成半导体层作为在上层层叠的半导体元件的半导体层。
本实施方式可以与实施方式1适当地组合而实施。
实施方式3
在本实施方式中示出在实施方式1中将半导体层从半导体衬底接合到支撑衬底的工序不同的实例。因此，省略与实施方式1相同部分或具有相同功能的部分的重复说明。
在本实施方式中，示出将半导体层从半导体衬底分离之后接合到支撑衬底的实例。
在实施方式2中参照图5A至5E所示那样，在半导体衬底中形成脆化层并形成槽。形成槽的加工顾及半导体元件的半导体层的形状而进行。也就是，以可以将半导体元件的半导体层转置到支撑衬底的方式对半导体衬底301进行形成槽的加工，使该部位残留成为凸状部。在图15A中，形成有半导体衬底301、脆化层302、作为半导体衬底的一部分的半导体层308、绝缘膜304。在本实施方式中，氧化硅用作绝缘膜304。
接下来，通过进行热处理，在脆化层302中微孔的体积增大。其结果，在脆化层302处半导体衬底301分离，并且半导体层308与绝缘膜304一起从半导体衬底301分离。热处理可以例如在400℃至600℃的温度范围内进行即可。
注意，热处理可以通过利用高频波如微波等的介电加热而进行。利用上述介电加热的热处理可以通过在高频发生装置中生成的频率为300MHz至3THz的高频波照射到半导体衬底301而进行。具体而言，例如通过将2.45GHz的微波以900W照射14分钟，可以使在脆化层中增大微孔的体积，最终使半导体衬底301分离。
如图15B所示那样，通过将套爪305固定于形成在半导体层308上的绝缘膜304，将半导体层308从半导体衬底301分离。即使在通过上述热处理的半导体衬底301的分离不完全的情况下，利用套爪305施加力量，来使半导体层308从半导体衬底301完全分离，从而可获得半导体层303。作为套爪305使用可以选择性地固定于半导体层308中的一个的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。在图15B中示出作为套爪305，使用真空吸盘的实例。
另外，作为附着于微针的粘合剂，可以使用环氧类粘合剂、陶瓷类粘合剂、硅酮类粘合剂、低温凝固剂等。作为低温凝固剂可以使用例如MW-1(Eminent Supply Corporation制造)。MW-1的凝固点为17℃，在该温度以下(优选为10℃以下)具有粘合效应，在17℃以上(优选为25℃左右)没有粘合效应。
注意，也可以在使半导体衬底301分离之前对半导体衬底301进行氢化处理。例如，在氢气气分中进行350℃、两个小时左右的氢化处理。
接着，如图15C所示那样，以由于半导体层303的分离而暴露的面朝向支撑衬底310一侧的方式，使半导体层303和支撑衬底310贴合。在本实施方式中，在支撑衬底310上形成绝缘膜311，通过绝缘膜311和半导体层303接合，可以使半导体层303和支撑衬底310贴合。在使半导体层303和绝缘膜311接合之后，优选进行400℃至600℃的热处理，以便使该接合更坚固。
利用范德华力而形成接合，由此在室温下也形成强固的接合。另外，由于可以在低温下进行上述接合，所以作为支撑衬底310可以使用各种衬底。例如，作为支撑衬底310，除了使用铝硅酸盐玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底之外，还可以使用石英衬底、蓝宝石衬底等的衬底。另外，作为支撑衬底310，可以使用硅、砷化镓、磷化铟等的半导体衬底等。或者，也可以将包括不锈钢衬底的金属衬底用作支撑衬底310。
注意，支撑衬底310在其表面不一定必需形成绝缘膜311。即使在不形成绝缘膜311的情况下，也可以使支撑衬底310和半导体层303接合。然而，通过在支撑衬底310的表面形成绝缘膜311，可以防止碱金属、碱土金属等杂质从支撑衬底310进入到半导体层303。
在形成绝缘膜311的情况下，不是支撑衬底310而是绝缘膜311与半导体层303接合，因此可以用作支撑衬底310的衬底的种类更增加。一般而言，由塑料等具有柔性的合成树脂构成的衬底具有耐热温度较低的趋势，若能够耐受制造工序中的处理温度，则可以用作支撑衬底310。
注意，也可以在将半导体层303贴合在支撑衬底310上之前或贴合之后，对由于半导体层303的分离而暴露的面施加利用激光的照射的热退火。当在将半导体层303贴合到支撑衬底310上之前施加热退火时，由于分离而暴露的面被平坦化，可以进一步提高接合的强度。另外，当在将半导体层303贴合到支撑衬底310上之后施加热退火时，半导体层303的一部分溶解，可以进一步提高接合的强度。
另外，不仅进行热处理，而且通过对半导体层303施加10MHz至1THz左右的高频率的振动，可以改善在半导体层303和支撑衬底310的接合强度。通过施加高频率的振动，在半导体层303和支撑衬底310之间发生磨擦热，因该热使半导体层303部分地溶解，来在支撑衬底310上进一步坚固地贴合半导体层303。
注意，在使用MW-1作为低温凝固剂的情况下，首先在低温凝固剂没有粘合效应的温度(例如25℃左右)下，将附着于微针的前端的低温凝固剂接触于绝缘膜304。接下来，通过将温度降低到低温凝固剂具有粘合效应的温度(例如5℃左右)，而使低温凝固剂凝固，来使微针和绝缘膜304固定。然后，在将从半导体衬底301拉开的半导体层303贴合到支撑衬底310上之后，再将低温凝固剂的温度提高到没有粘合效应的温度(例如25℃左右)，可以将微针从半导体层303拉开。
去除半导体层303上的绝缘膜304，在支撑衬底310及绝缘膜311上形成岛状半导体层303(参照图15D)。也可以对半导体层303进一步蚀刻而加工其形状。
如图15A至15D所示那样，当将由于分离而暴露的半导体层的表面朝向支撑衬底一侧时，平坦性更高的一侧的表面接触于栅极绝缘膜，因此可以使半导体层和栅极绝缘膜之间的界面态密度低且均匀。从而，可以省略用于使接触于栅极绝缘膜的半导体层的表面平坦化的研磨，或者缩短研磨时间，可以提高生产率而抑制成本。
注意，可以以由于分离而暴露的半导体层的表面和栅极绝缘膜接触的方式，将半导体层贴合到支撑衬底上。将参照图16A至17C，说明该实例。
与图15A同样，在图16A中形成有半导体衬底321、脆化层322、作为半导体衬底的一部分的半导体层328、绝缘膜324。在本实施方式中，氧化硅用作绝缘膜324。
接下来，如图16B所示那样，将半导体衬底321固定于保持单元325。以半导体层328朝向保持单元325一侧的方式进行半导体衬底321的固定。作为保持单元325，可以使用大型的真空吸盘或机械吸盘，具体而言如多孔真空吸盘、非接触式真空吸盘等，这种吸盘可以耐受之后的热处理并且可固定多个半导体层(在图16B中半导体层328)。在本实施方式中示出作为保持单元325使用真空吸盘的实例。
通过进行热处理，在脆化层322中，微孔的体积增大。结果，如图16C所示那样，在脆化层322中半导体衬底321分离，作为半导体衬底321的一部分的半导体层328成为半导体层323，并且从半导体衬底321与绝缘膜324一起分离。热处理在例如400℃至600℃的温度范围内进行即可。
注意，热处理可以通过利用高频波如微波等的介电加热而进行。
另外，也可以在使半导体衬底321分离之前，对半导体衬底321进行氢化处理。
如图16D及17A所示那样，通过将套爪327固定于由于半导体层323的分离而暴露的面，将半导体层323从保持单元325拉开。作为套爪327使用可以选择性地固定于半导体层323的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。在图16D及17A中示出作为套爪327，使用真空吸盘的实例。
注意，在本实施方式中示出套爪327固定于由于半导体层323的分离而暴露的面的实例，也可以形成绝缘膜等的保护膜，以便防止由于套爪327受伤。注意，以后在将半导体层323贴合到支撑衬底330之后，去除上述保护膜。
另外，作为附着于微针的粘合剂，可以使用环氧类粘合剂、陶瓷类粘合剂、硅酮类粘合剂、低温凝固剂等。
接着，如图17B所示那样，以绝缘膜324朝向支撑衬底330一侧的方式，就是说以与由于分离而暴露的面相反一侧的面朝向支撑衬底330一侧的方式，使半导体层323和支撑衬底330贴合。在本实施方式中，在支撑衬底330上形成绝缘膜331，通过绝缘膜324和绝缘膜331接合，可以使半导体层323和支撑衬底330贴合(参照图17C)。在使绝缘膜324和绝缘膜331接合之后，优选进行400℃至600℃的热处理，以便使该接合更坚固。
利用范德华力而形成接合，由此在室温下也形成强固的接合。另外，由于可以在低温下进行上述接合，所以作为支撑衬底330可以使用各种衬底。
注意，支撑衬底330在其表面不一定必需形成绝缘膜331。
注意，半导体衬底有时具有翘曲或弯曲，有时其端部稍微带有园度。另外，当为了从半导体衬底剥离半导体层，照射氢或稀有气体，或者照射这些离子时，有时不能充分进行对于半导体衬底的端部的照射。因此，从位于半导体衬底的端部的部分难以提供半导体层。由此，在将转置的半导体层不分割成多个半导体层，并且一次剥离半导体衬底的一个面的全部而形成半导体层的情况下，有时不一定能剥离半导体衬底的端部。结果，在为了将多个半导体层形成在支撑衬底上，反复该操作的情况下，转置在支撑衬底上的半导体层之间的间隔变大。然而，在本实施方式中，可以从半导体衬底的一个面转置所希望的尺寸的多个半导体层。因而，可以任意控制。
在本实施方式的半导体装置的制造方法中，利用多个半导体衬底可以将多个半导体层贴合到一个支撑衬底，因此可以高生产率地进行处理。另外，可以根据半导体元件所具有的极性适当地选择半导体层的面方位，因此可以提高半导体元件的迁移率，而可以提供进一步高速驱动的半导体装置。
另外，可以从半导体衬底的一个平面分别剥离多个半导体层。因此，根据半导体装置中的半导体元件的极性及布置，可以在支撑衬底上的任意的位置贴合多个半导体层。
本实施方式可以与实施方式1适当地组合而实施。
实施方式4
在本实施方式中，对可以应用于本发明(尤其是实施方式3)的半导体装置的制造装置的结构进行说明。
在图18A中，示出可以应用于本发明(尤其是实施方式3)的制造装置的结构作为一个实例。图18A所示的制造装置具有装载半导体衬底901的载物台902、装载支撑衬底903的载物台904。注意，图18A示出将半导体衬底901和支撑衬底903装载在彼此不同的载物台上的实例，但是本发明不局限于该结构。也可以将半导体衬底901和支撑衬底903装载在同一个载物台上。
另外，图18A示出用于装载一个半导体衬底901的一个载物台902，但是本发明不局限于该结构。例如可以应用于本发明的制造装置既可以具有多个用于装载一个半导体衬底901的载物台902，又可以在载物台902上装载多个半导体衬底901。
再者，图18A所示的制造装置具有套爪905，该套爪905固定于由于半导体衬底901的分离形成的半导体层，并且将该半导体层贴合到支撑衬底903的预定的位置。作为套爪905使用可以选择性地固定于半导体层的一个的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。
另外，图18A所示的制造装置至少具有：控制上述套爪905的位置的套爪驱动部906；控制载物台902、载物台904的位置的载物台驱动部907；按照套爪的位置信息或载物台的位置信息控制套爪驱动部906和载物台驱动部907的工作的CPU908。
可根据将形成在半导体衬底901的何处的半导体层贴合到支撑衬底903上的何处这样的位置信息，来制造套爪的位置信息或载物台的位置信息。注意，为了进行半导体衬底901的位置对准或支撑衬底903的位置对准，也可以在图18A所示的制造装置中设置具有CCD(电荷耦合元件)等摄像元件的摄像机。
另外，在载物台902上设置用于吸收或发散半导体衬底901所具有的热的散热器，在作为套爪905使用其前端附着低温凝固剂的微针的情况下，通过利用散热器可以有效地降低半导体衬底901的温度。
另外，可以应用于本发明的制造装置也可以具有用于在从半导体衬底901拿起半导体层之后，将上述半导体层反过来的反转装置。在图18B中表示对图18A所示的制造装置附加反转装置909的状态。反转装置909具有反转用套爪900，可以由该反转用套爪900拿起半导体层并暂时保持。套爪905固定于半导体层的一侧的面，该半导体层的一侧的面是由反转用套爪900保持的半导体层的与固定有反转用套爪900的面相反的一侧的面，因此套爪905可以从反转用套爪900接收半导体层。
接下来，在图19中示出图18A所示的半导体衬底901、载物台902、支撑衬底903、载物台904、套爪905、套爪驱动部906、载物台驱动部907的立体图，以便表示它们的位置关系和具体的结构。注意，图19示出利用控制载物台902的工作的载物台驱动部907a、控制载物台904的工作的载物台驱动部907b的实例。
按照来自CPU908的指令，载物台驱动部907a向X方向或与X方向交叉的Y方向移动载物台902。另外，载物台驱动部907a除了X方向或Y方向之外，还可以向Z方向移动载物台902，该Z方向存在于与由X方向及Y方向形成的平面不同的平面。与此相同，载物台驱动部907b向X方向或与X方向交叉的Y方向移动载物台904。载物台驱动部907b除了X方向或Y方向之外，还可以向Z方向移动载物台904，该Z方向存在于与由X方向及Y方向形成的平面不同的平面。
另外，套爪905拿起由于半导体衬底901的分离而形成的多个半导体层中的一个。然后套爪驱动部906将处于保持半导体层的状态的套爪905从半导体衬底901移送到支撑衬底903。注意，图19中示出一个套爪905往返半导体衬底901和支撑衬底903之间的实例，然而也可以利用多个套爪905。在利用多个套爪905的情况下，为了独立地控制每个套爪905的工作可以设置多个套爪驱动部906，也可以由一个套爪驱动部906控制所有的套爪905。
接下来，图20示出在图19中利用多个载物台902时的状态。在图20中，表示利用载物台902a、载物台902b、载物台902c的实例，由载物台驱动部907a控制所有的载物台902a、载物台902b、载物台902c。注意，为了独立地控制载物台902a、载物台902b、载物台902c的工作，也可以设置多个载物台驱动部907a。
另外，图20示出在载物台902a上装载半导体衬底901a，在载物台902b上装载半导体衬底901b，在载物台902c上装载半导体衬底901c的状态。半导体衬底901a、半导体衬底901b、半导体衬底901c的晶面取向可以不同也可以相同。
另外，在图20中套爪905拿起由于半导体衬底901a、半导体衬底901b、半导体衬底901c的分离而形成的多个半导体层中的一个。套爪驱动部906将处于保持半导体层的状态的套爪905从半导体衬底901a、半导体衬底901b、半导体衬底901c移送到支撑衬底903。注意，虽然在图20中，表示一个套爪905往返半导体衬底901a、半导体衬底901b、半导体衬底901c和支撑衬底903之间的实例，但是也可以利用多个套爪905，以便至少一个套爪905对应于每个半导体衬底901a、半导体衬底901b、半导体衬底901c。
可以应用于本发明的制造装置可以将由一个半导体衬底901形成的多个半导体层适当地移送到支撑衬底903上的期望的位置并贴合。
本实施方式可以与实施方式3适当地组合而实施。
实施方式5
在本实施方式中，表示从半导体衬底分别取出适应于n型应变场效应晶体管和p型应变场效应晶体管的半导体层的结构。
如实施方式1至4所示那样，在本发明的半导体装置中利用从半导体衬底分离并转置的半导体层，因此通过选择半导体衬底可以选择半导体层的晶面取向。由此，对n型应变场效应晶体管和p型应变场效应晶体管可以分别选择具有对于其导电型的应变场效应晶体管最适合的半导体层的晶面取向的半导体层。
再者，适当地选择与半导体层的沟道长度方向平行的晶轴。因此，可以使半导体层的晶面取向上的各向异性和载流子流过的沟道长度方向上的各向异性一致，而提高流过场效应晶体管的半导体层的电子或空穴的载流子迁移率。这是因为在结晶中载流子的有效质量具有各向异性的缘故。
例如，当从晶面取向为{100}面的半导体衬底取出用于n型应变场效应晶体管的半导体层时，优选将沟道长度方向设为与<100>轴平行的方向。另外，在半导体层面内存在有多个相同的<100>轴的晶轴的情况下，可以将任一个<100>轴的晶轴用作沟道长度方向。
另一方面，当形成用于p型应变场效应晶体管的半导体层时，优选利用{110}面的半导体衬底，并且将沟道长度方向设为与<110>轴平行的方向。如此，当<100>轴应用于n型应变场效应晶体管，<110>轴应用于p型应变场效应晶体管时，可以进一步提高流过沟道形成区域的电子和空穴的迁移率。
如此，通过选择对于流过场效应晶体管的沟道的载流子来说迁移率最高的半导体层的向沟道形成区域的应变、晶面取向、晶轴，本发明的半导体装置在支撑衬底上形成迁移率高的应变场效应晶体管，因此可以实现工作的高速化。另外，通过高集成化，缩小电路面积并减少布线电容，可以实现低耗电化。
本实施方式可以与实施方式1至4分别适当地组合而实施。
实施方式6
在本实施方式中，说明以给予高性能及高可靠性为目的的半导体装置的实例。详细地说，作为半导体装置的一例说明微处理器及具备能够以非接触的方式进行数据收发的运算功能的半导体装置的一例。
作为半导体装置的一例图9表示微处理器500的实例。该微处理器500是通过使用根据上述实施方式的半导体装置来制造的。该微处理器500包括运算电路(运算逻辑单元；Arithmetic logic unit，也称为ALU)501、运算电路控制部(ALU Controller)502、指令解码部(Instruction Decoder)503、中断控制部(Interrupt Controller)504、时序控制部(Timing Controller)505、寄存器(Register)506、寄存器控制部(Register Controller)507、总线接口(Bus I/F)508、只读存储器509、以及存储器接口(ROM I/F)510。
通过总线接口508输入到微处理器500的指令输入到指令解码部503并被解码之后输入到运算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505。运算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505根据被解码的指令进行各种控制。具体地说，运算电路控制部502产生用来控制运算电路501的工作的信号。此外，中断控制部504在执行微处理器500的程序时，对来自外部输出入装置或外围电路的中断要求根据其优先度或掩模状态进行判断而处理。寄存器控制部507产生寄存器506的地址，并且根据微处理器500的状态进行寄存器506的读出或写入。时序控制部505产生控制运算电路501、运算电路控制部502、指令解码部503、中断控制部504及寄存器控制部507的工作时序的信号。例如，时序控制部505包括根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，并且将时钟信号CLK2提供给上述各种电路。注意，图9所示的微处理器500只是将其结构简化来显示的一个实例，实际上可以根据其用途具有多种多样的结构。
在这种微处理器500中，通过使用接合在玻璃衬底上的具有固定结晶取向的半导体层来形成集成电路，因此不仅可以实现处理速度的高速化还可以实现低耗电化。
接下来，参照图10说明具有可以以非接触的方式进行数据收发的运算功能的半导体装置的一个实例。图10表示以无线通信与外部装置进行信号的收发而工作的计算机(以下称为RFCPU)的一例。RFCPU511包括模拟电路部512和数字电路部513。模拟电路部512包括具有谐振电容的谐振电路514、整流电路515、恒压电路516、复位电路517、振荡电路518、解调电路519、调制电路520、以及电源管理电路530。数字电路部513包括RF接口521、控制寄存器522、时钟控制器523、接口524、中央处理单元525、随机存取存储器526、以及只读存储器527。
具有这种结构的RFCPU511的工作概要为如下。天线528所接收的信号通过谐振电路514产生感应电动势。感应电动势经过整流电路515而充电到电容部529。该电容部529优选由陶瓷电容器和双电层电容器等的电容器构成。电容部529不必须与RFCPU511一体形成，作为另外的部件安装在构成RFCPU511的具有绝缘表面的衬底上即可。
复位电路517产生对数字电路部513进行复位和初始化的信号。例如，作为复位信号产生相对于电源电压的上升延迟而升高的信号。振荡电路518根据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。由低通滤波器形成的解调电路519例如将振幅调制(ASK)方式的接收信号的振幅的变动二值化。调制电路520通过使振幅调制(ASK)方式的发送信号的振幅变动来发送发送数据。调制电路520通过改变谐振电路514的谐振点来改变通信信号的振幅。时钟控制器523根据电源电压或中央处理单元525中的耗电流，产生用来改变时钟信号的频率和占空比的控制信号。电源管理电路530监视电源电压。
从天线528输入到RFCPU511的信号被解调电路519解调后，在RF接口521中分解为控制指令、数据等。控制指令存储在控制寄存器522中。控制指令包括存储在只读存储器527中的数据的读出指令、向随机存取存储器526的数据的写入指令、向中央处理单元525的计算指令等。中央处理单元525通过接口524对只读存储器527、随机存取存储器526、以及控制寄存器522进行存取。接口524具有如下功能：根据中央处理单元525所要求的地址，产生对只读存储器527、随机存取存储器526、以及控制寄存器522中的任一个的存取信号。
作为中央处理单元525的运算方式，可以采用将OS(操作系统)存储在只读存储器527中且在启动的同时读出并执行程序的方式。另外，也可以采用由专用电路构成运算电路且以硬件方式进行运算处理的方式。作为使用硬件和软件的双方的方式，可以采用如下方式：利用专用运算电路进行一部分的处理，并且中央处理单元525使用程序来进行其他部分的运算。
在上述RFCPU511中，由于通过使用接合在玻璃衬底上的分别具有固定晶面取向的单晶半导体层来形成集成电路，因此不仅可以实现处理速度的高速化，而且还可以实现低耗电化。由此，即使使提供电力的电容部529小型化，也可以保证长时间的工作。
实施方式7
在本实施方式中，示出根据本发明的半导体装置的安装结构的实例。
使用本发明的集成电路可以通过将半导体元件三维地高度集成化来形成。在如此高集成化了的集成电路中优选安装对集成电路的发热高效地进行散热的散热器。
作为涉及本发明的半导体装置的一例，图22A示出在印刷衬底上安装集成电路的方式。
在图22A中，在绝缘性框体中封装了安装在印刷衬底603上的集成电路的集成电路封装601a、601b、601c隔着进一步提高散热效应的散热薄片602a、602b、602c接触于散热器600而设置。散热器600以覆盖集成电路封装601a、601b、601c的方式而设置，并且隔着导电金属层604a、604b处于与印刷衬底603导通状态，并且遮断集成电路封装601a、601b、601c所放射的电磁波。图22A示出如下结构，即由散热器可以进行集成电路的散热，该散热器还覆盖集成电路来遮断电磁波且防止电磁干扰。
图22B示出将散热薄片及散热器直接安装到集成电路的实例。在图22B中，集成电路611a、611b隔着散热薄片612a、612b并接触于散热器610而设置。散热器610和由粘结层614a、614b粘结的框体613封装集成电路611a、611b。
如此，通过安装散热器可以高效地进行散热和冷却，因此可以形成为可靠性及性能更高的半导体装置。
本实施方式可以与上述其他实施方式适当地组合而实施。
实施方式8
在本实施方式中，对于上述实施方式所示的半导体装置的使用方式的一例进行说明。具体地说，关于可以非接触地输入/输出数据的半导体装置的适用例，使用附图来以下进行说明。可以非接触地输入/输出数据的半导体装置根据利用方法也称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
对本实施方式所示的半导体装置的上面结构的一例，参照图12来进行说明。图12所示的半导体装置2180包括设置有构成存储部或逻辑部的多个晶体管等的元件的薄膜集成电路2131以及用作天线的导电层2132。用作天线的导电层2132电连接到薄膜集成电路2131。作为薄膜集成电路2131可以应用上述实施方式1至3所示的涉及本发明的场效应晶体管。在本实施方式中，具有CMOS结构的多个半导体装置使用于集成电路2131。
参照图13A和13B对具有CMOS结构的半导体装置的结构进行说明。包括在CMOS结构2140、2141、2142、2143中的晶体管都具有侧壁结构，在栅电极层2151的侧壁上具有绝缘层2150。另外，在半导体层中，在沟道形成区域2153和作为高浓度杂质区域的源区域和漏区域(2154a、2154b)之间含有低浓度杂质区域2152。CMOS结构2140、2141由层叠的下层的应变场效应晶体管和上层的应变场效应晶体管形成。CMOS结构2142、2143是如下实例，即由接触于相同绝缘层且并联地形成的应变场效应晶体管形成，并且层叠CMOS结构2142、2143。包含在CMOS结构2140、2141的场效应晶体管是由覆盖场效应晶体管而形成的绝缘膜(2155、2156)对半导体层的沟道形成区域施加应变的迁移率高的应变场效应晶体管。与此相同，CMOS结构2142及2143具有由覆盖场效应晶体管而形成的绝缘膜(2157、2158)对半导体层的沟道形成区域施加应变的迁移率高的应变场效应晶体管。
如此，通过以对于流过场效应晶体管的沟道的载流子迁移率最高的方式，选择半导体层的向沟道形成区域的应变、晶面取向、晶轴，本发明的半导体装置在支撑衬底上形成迁移率高的应变场效应晶体管，因此可以实现工作的高速化。另外，通过高集成化，缩小电路面积并减少布线电容，可以实现低耗电化。
另外，如图13A和13B所示那样，因为本发明的半导体装置具有三维地层叠半导体元件而实现高集成化的结构，半导体元件除了配置为接触于相同绝缘层并彼此邻接以外，还可以在上下方向上隔着层间绝缘层且接触于不同绝缘层而层叠。因此，半导体装置中的半导体元件的布置的自由度高而可以实现进一步的高集成化和高性能化。作为半导体元件除了场效应晶体管，也可以应用利用半导体层的存储元件等，因此可以制造并提供在多个用途中满足所要求的功能的半导体装置。
如图13A和13B所示，用作天线的导电层2132设置在构成存储部和逻辑部的元件的上方即可。例如，在可与上述实施方式所示的场效应晶体管同样地制造的CMOS结构2140、2141的上方，隔着绝缘层2130可以设置用作天线的导电层2132(参照图13A)。另外，也可以用作天线的导电层2132另行设置在衬底2133上后，以导电层2132位于其间的方式将该衬底2133及薄膜集成电路2131贴合而设置(参照图13B)。图13B示出一个实例，其中设置在绝缘层2130上的导电层2136和用作天线的导电层2132隔着包含在具有粘结性的树脂2135中的导电粒子2134而电连接。
在本实施方式中，示出将用作天线的导电层2132设置为线圈形状而使用电磁感应方式或电磁耦合方式的实例。但是，本发明的半导体装置不局限于此，还可以采用微波方式。在采用微波方式的情况下，可以根据所使用的电磁波的波长而适当地设定用作天线的导电层2132的形状。
例如，在作为半导体装置2180的信号传输方式利用微波方式(例如，UHF频带(860MHz频带至960MHz频带)、2.45GHz频带等)的情况下，用作天线的导电层可以形成为线状(例如，偶极天线)、平坦的形状(例如，贴片天线或带状的形状)等。用作天线的导电层2132的形状不限于直线状。鉴于电磁波的波长可以将导电层2132设定为曲线状、蛇状或组合它们的形状。
用作天线的导电层2132利用导电材料通过CVD法、溅射法、诸如丝网印刷或凹版印刷等的印刷法、液滴喷射法、分散器法、镀敷法等形成。作为导电材料，使用诸如铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)等的金属元素、包含该金属元素的合金材料或化合物，而且采用单层结构或叠层结构。
例如，在通过丝网印刷法形成用作天线的导电层2132的情况下，它可以通过选择性地印刷将粒径为几nm至几十μm的导电体粒子溶解或分散在有机树脂中的导电胶来提供。作为导电体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等中的任何一种以上的金属粒子、卤化银的微粒子、或分散纳米粒子。此外，作为包含在导电胶中的有机树脂可以使用选自用作金属粒子的结合剂、溶剂、分散剂和覆盖剂的有机树脂中的一种或多种。典型为诸如环氧树脂和硅树脂等的有机树脂。另外，当形成导电层时，优选挤出导电胶之后进行焙烧。例如，在作为导电胶的材料利用以银为主要成分的微粒子(例如，粒径为1nm以上且100nm以下的微粒子)的情况下，通过在150℃至300℃的范围的温度下焙烧并固化来可以形成导电层。也可利用以焊料或无铅焊料为主要成分的微粒子，在此情况下优选使用粒径为20μm以下的微粒子。焊料和无铅焊料具有低成本的优点。
应用本发明的半导体装置可以实现高集成化。因此，在制造如本实施方式所示那样采用可以非接触地输入/输出数据且尺寸小的半导体装置的情况下很有效。
实施方式9
在本实施方式中，以下将参照附图说明通过使用上述本发明来形成的可以非接触地输入/输出数据的半导体装置的适用例。可以非接触地输入/输出数据的半导体装置根据利用方式还称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
半导体装置800具有非接触地进行数据通讯的功能，并且包括高频电路810、电源电路820、复位电路830、时钟产生电路840、数据解调电路850、数据调制电路860、控制其它电路的控制电路870、存储电路880、以及天线890(参照图14A)。高频电路810是接收来自天线890的信号并且将从数据调制电路860接收的信号从天线890输出的电路。电源电路820是根据接收信号产生电源电位的电路。复位电路830是产生复位信号的电路。时钟产生电路840是基于从天线890被输入的接收信号产生各种时钟信号的电路。数据解调电路850是解调接收信号且将该信号输出到控制电路870的电路。数据调制电路860是调制从控制电路870接收的信号的电路。此外，作为控制电路870，例如提供有代码抽出电路910、代码判定电路920、CRC判定电路930、以及输出单元电路940。另外，代码抽出电路910是分别抽出传送到控制电路870的指令所包括的多个代码的电路。代码判定电路920是比较被抽出的代码与相当于参考值的代码而判定指令内容的电路。CRC判定电路930是基于被判定的代码检测出是否存在发送错误等的电路。
接着，对上述半导体装置的工作的一例进行说明。首先，天线890接收无线信号。无线信号经由高频电路810而传送到电源电路820，并且高电源电位(以下，写为VDD)产生。VDD提供给半导体装置800所具有的各个电路。此外，经由高频电路810传送到数据解调电路850的信号被解调(以下，解调信号)。而且，经由高频电路810并且经过复位电路830及时钟产生电路840的信号以及解调信号传送到控制电路870。代码抽出电路910、代码判定电路920、以及CRC判定电路930等分析传送到控制电路870的信号。然后，根据被分析的信号输出存储在存储电路880内的半导体装置的信息。被输出的半导体装置的信息经过输出单元电路940而被编码。再者，被编码的半导体装置800的信息，经过数据调制电路860，由天线890作为无线信号发送。另外，在构成半导体装置800的多个电路中低电源电位(以下，VSS)是共同的，可以将VSS作为GND来使用。
如此，通过将信号从通信装置传送到半导体装置800并且使用通信装置接收从该半导体装置800传送来的信号，可以读出半导体装置的数据。
此外，半导体装置800既可以是不安装电源(电池)而由电磁波将电源电压供应给各个电路的样式，又可以是安装电源(电池)并且由电磁波和电源(电池)将电源电压供应给各个电路的样式。
接着，将说明可以非接触地输入/输出数据的半导体装置的使用方式的一例。包括显示部3210的便携式终端的侧面设置有通信装置3200，并且产品3220的侧面设置有半导体装置3230(图14B)。当将通信装置3200接近于产品3220所包括的半导体装置3230时，有关商品的信息诸如产品的原材料、原产地、各个生产过程的检查结果、流通过程的历史、以及产品说明等被显示在显示部3210上。此外，当使用传送带搬运商品3260时，可以利用通信装置3240和设置在商品3260上的半导体装置3250，对该商品3260进行检查(图14C)。如此，通过将半导体装置利用于这样的系统，可以容易获得信息并且实现高功能化和高附加价值化。另外，因为涉及本发明的半导体装置可以实现低耗电化及高集成化，而可以将设置在产品的半导体装置小型化。
如上所述，本发明的半导体装置的应用范围非常广泛，可以使用于广泛领域的电子设备。
实施方式10
根据本发明，可以形成用作包括处理器电路的芯片(下文中也称为处理器芯片、无线芯片、无线处理器、无线存储器或无线标签)的半导体装置。本发明的半导体装置的用途广泛，可以应用于通过非接触地确认对象物的历史等的信息而有助于生产及管理等的任何商品。例如，可以将本发明的半导体装置设置于纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、身边带的东西、交通工具、食品、衣物、保健用品、生活用品、药品、以及电子设备等而使用。对这些实例参照图11A至11G进行说明。
纸币和硬币是在市场中流通的货币，并包括在特定领域中作为真实金钱流通的票据(现金优惠券)、纪念硬币等。有价证券是指支票、证券、期票等，且可以设置有包括处理器电路的芯片190(参照图11A)。证书是指驾驶执照、居民卡等，且可以设置有包括处理器电路的芯片191(参照图11B)。身边带的东西是指提包、眼镜等，且可以设置有包括处理器电路的芯片197(参照图11C)。无记名债券是指邮票、米票、各种礼品票等。包装容器是指用于包装盒饭等的纸、塑料瓶等，且可以设置有包括处理器电路的芯片193(参照图11D)。书籍是指书、本等，且可以设置有包括处理器电路的芯片194(参照图11E)。记录介质是指DVD软件、录像带等，且可以设置有包括处理器电路的芯片195(参照图11F)。交通工具是指自行车等的车辆、船舶等，且可以设置有包括处理器电路的芯片196(参照图11G)。食品是指食料品、饮料等。衣物是指衣服、鞋等。保健用品是指医疗设备、保健设备等。生活用品是指家具、照明装置等。药品是指医药、农药等。电子设备是指液晶显示装置、EL显示装置、电视机(电视接收机或薄式电视接收机)、移动电话等。
作为这种半导体装置的设置方式，贴在产品的表面上或者嵌入在产品中。例如，如果是书，就嵌入在纸中，而如果是由有机树脂构成的包装，就嵌入在该有机树脂中。
如此，通过将半导体装置设置到包装容器、记录介质、身边带的东西、食品、衣物、生活用品、电子设备等，可以实现检查系统或租赁店的系统等的效率化。通过将半导体装置设置到交通工具，可以防止对其的伪造或偷窃。另外，通过将半导体装置嵌入到动物等生物中，可以容易识别各个生物。例如，通过将具有传感器的半导体装置安装或嵌入到家畜等生物中，不仅可以识别生年、性别或种类等，而且可以容易管理体温等健康状态。
本实施方式可以与上述实施方式1至9适当地组合而实施。
本申请基于2007年9月21日向日本专利局提交的日本专利申请No.2007-244824，在此引用其全部内容作为参考。

Claims (25)

1.一种半导体装置，包括：
具有绝缘表面的衬底；
形成在所述绝缘表面上的第一场效应晶体管；
形成在所述第一场效应晶体管上的第一绝缘层；
形成在所述第一绝缘层上的层间绝缘层；
形成在所述层间绝缘层上的第二场效应晶体管；以及
形成在所述第二场效应晶体管上的第二绝缘层，
其中，所述第一场效应晶体管和所述第二场效应晶体管分别包括单晶半导体层，
所述第一场效应晶体管的单晶半导体层掺杂有对所述第一场效应晶体管的单晶半导体层赋予第一导电性的第一杂质，
所述第二场效应晶体管的单晶半导体层掺杂有对所述第二场效应晶体管的单晶半导体层赋予第二导电性的第二杂质，
所述第一导电性与所述第二导电性相反，
所述第一绝缘层布置为对所述第一场效应晶体管的单晶半导体层的沟道形成区域提供拉伸应变和压缩应变中之一，
所述第二绝缘层布置为对所述第二场效应晶体管的单晶半导体层的沟道形成区域提供与对所述第一场效应晶体管的单晶半导体层的沟道形成区域提供的应变相反的应变。
2.一种半导体装置，包括：
具有绝缘表面的衬底；
形成在所述绝缘表面上的n型场效应晶体管；
形成在所述n型场效应晶体管上的第一绝缘层；
形成在所述第一绝缘层上的层间绝缘层；
形成在所述层间绝缘层上的p型场效应晶体管；以及
形成在所述p型场效应晶体管上的第二绝缘层，
其中，所述n型场效应晶体管和所述p型场效应晶体管分别包括单晶半导体层，
所述第一绝缘层布置为对所述n型场效应晶体管的单晶半导体层的沟道形成区域提供拉伸应变，
所述第二绝缘层布置为对所述p型场效应晶体管的单晶半导体层的沟道形成区域提供压缩应变。
3.一种半导体装置，包括：
具有绝缘表面的衬底；
形成在所述绝缘表面上的p型场效应晶体管；
形成在所述p型场效应晶体管上的第一绝缘层；
形成在所述第一绝缘层上的层间绝缘层；
形成在所述层间绝缘层上的n型场效应晶体管；以及
形成在所述n型场效应晶体管上的第二绝缘层，
其中，所述p型场效应晶体管和所述n型场效应晶体管分别包括单晶半导体层，
所述第一绝缘层布置为对所述p型场效应晶体管的单晶半导体层的沟道形成区域提供压缩应变，
所述第二绝缘层布置为对所述n型场效应晶体管的单晶半导体层的沟道形成区域提供拉伸应变。
4.根据权利要求1所述的半导体装置，
其中，所述第一导电性和所述第二导电性分别为n型导电性和p型导电性，
所述第一绝缘层布置为对所述第一场效应晶体管的单晶半导体层的沟道形成区域提供拉伸应变，
所述第二绝缘层布置为对所述第二场效应晶体管的单晶半导体层的沟道形成区域提供压缩应变。
5.根据权利要求1所述的半导体装置，
其中，所述第一导电性和所述第二导电性分别为p型导电性和n型导电性，
所述第一绝缘层布置为对所述第一场效应晶体管的单晶半导体层的沟道形成区域提供压缩应变，
所述第二绝缘层布置为对所述第二场效应晶体管的单晶半导体层的沟道形成区域提供拉伸应变。
6.根据权利要求1所述的半导体装置，
其中，所述第一导电性和所述第二导电性分别为n型导电性和p型导电性，
所述第一场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{100}晶面取向，
所述第二场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{110}晶面取向。
7.根据权利要求1所述的半导体装置，
其中，所述第一导电性和所述第二导电性分别为p型导电性和n型导电性，
所述第一场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{110}晶面取向，
所述第二场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{100}晶面取向。
8.根据权利要求1所述的半导体装置，
其中，所述第一导电性和所述第二导电性分别为n型导电性和p型导电性，
所述第一场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{100}晶面取向，
所述第二场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{110}晶面取向，
所述第一场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<100>，
所述第二场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<110>。
9.根据权利要求1所述的半导体装置，
其中，所述第一导电性和所述第二导电性分别为p型导电性和n型导电性，
所述第一场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{110}晶面取向，
所述第二场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{100}晶面取向，
所述第一场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<110>，
所述第二场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<100>。
10.根据权利要求1所述的半导体装置，其中，所述第一场效应晶体管的单晶半导体层和所述第二场效应晶体管的单晶半导体层之中的至少一个是从单晶半导体衬底提供的。
11.根据权利要求1所述的半导体装置，其中，所述第一场效应晶体管电连接到所述第二场效应晶体管。
12.根据权利要求1所述的半导体装置，其中，所述第二场效应晶体管重叠于所述第一场效应晶体管。
13.根据权利要求1所述的半导体装置，其中，所述衬底是玻璃衬底。
14.根据权利要求2所述的半导体装置，
其中，所述n型场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{100}晶面取向，
所述p型场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{110}晶面取向。
15.根据权利要求2所述的半导体装置，
其中，所述n型场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{100}晶面取向，
所述p型场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{110}晶面取向，
所述n型场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<100>，
所述p型场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<110>。
16.根据权利要求2所述的半导体装置，其中，所述n型场效应晶体管的单晶半导体层和所述p型场效应晶体管的单晶半导体层之中的至少一个是从单晶半导体衬底提供的。
17.根据权利要求2所述的半导体装置，其中，所述n型场效应晶体管电连接到所述p型场效应晶体管。
18.根据权利要求2所述的半导体装置，其中，所述p型场效应晶体管重叠于所述n型场效应晶体管。
19.根据权利要求2所述的半导体装置，其中，所述衬底是玻璃衬底。
20.根据权利要求3所述的半导体装置，
其中，所述n型场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{100}晶面取向，
所述p型场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{110}晶面取向。
21.根据权利要求3所述的半导体装置，
其中，所述n型场效应晶体管的单晶半导体层的与所述第一绝缘层表面平行的表面包括{100}晶面取向，
所述p型场效应晶体管的单晶半导体层的与所述第二绝缘层表面平行的表面包括{110}晶面取向，
所述n型场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<100>，
所述p型场效应晶体管的单晶半导体层的沟道长度方向的晶轴为<110>。
22.根据权利要求3所述的半导体装置，其中，所述n型场效应晶体管的单晶半导体层和所述p型场效应晶体管的单晶半导体层之中的至少一个是从单晶半导体衬底提供的。
23.根据权利要求3所述的半导体装置，其中，所述n型场效应晶体管电连接到所述p型场效应晶体管。
24.根据权利要求3所述的半导体装置，其中，所述n型场效应晶体管重叠于所述p型场效应晶体管。
25.根据权利要求3所述的半导体装置，其中，所述衬底是玻璃衬底。
CN2008101494959A 2007-09-21 2008-09-18 半导体装置 Expired - Fee Related CN101393919B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007244824 2007-09-21
JP2007-244824 2007-09-21
JP2007244824 2007-09-21

Publications (2)

Publication Number Publication Date
CN101393919A true CN101393919A (zh) 2009-03-25
CN101393919B CN101393919B (zh) 2012-09-05

Family

ID=40470696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101494959A Expired - Fee Related CN101393919B (zh) 2007-09-21 2008-09-18 半导体装置

Country Status (4)

Country Link
US (1) US7982250B2 (zh)
JP (1) JP5403979B2 (zh)
CN (1) CN101393919B (zh)
TW (1) TWI458076B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103760207A (zh) * 2014-01-26 2014-04-30 江苏物联网研究发展中心 基于有机场效应管结构的极性分子气体传感器及制备方法
CN104700890A (zh) * 2009-12-18 2015-06-10 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
CN105720106A (zh) * 2014-12-05 2016-06-29 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
CN109891692A (zh) * 2016-09-28 2019-06-14 菲尼萨公司 注入物再生长vcsel和具有不同vcsel类型的异构组合的vcsel阵列
CN110854117A (zh) * 2019-11-26 2020-02-28 中国科学院微电子研究所 一种三维静态随机存取存储器及其制备方法

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703324B2 (ja) * 2005-08-30 2011-06-15 株式会社東芝 半導体装置
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US7808387B1 (en) * 2007-06-07 2010-10-05 Impinj, Inc. Voltage reference circuit with low-power bandgap
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
KR101996773B1 (ko) * 2009-10-21 2019-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101022141B1 (ko) * 2009-10-27 2011-03-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
SG10201406934WA (en) 2009-10-29 2014-11-27 Semiconductor Energy Lab Semiconductor device
KR102369024B1 (ko) * 2009-10-29 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101693914B1 (ko) 2009-11-20 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102451852B1 (ko) * 2009-11-20 2022-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070900A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011074392A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011086847A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011093150A1 (en) * 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096277A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
KR20200124772A (ko) * 2010-02-05 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
KR101929190B1 (ko) * 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102822978B (zh) * 2010-03-12 2015-07-22 株式会社半导体能源研究所 半导体装置及其制造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP5081284B2 (ja) * 2010-08-31 2012-11-28 Ｔｄｋ株式会社 信号伝送装置、フィルタ、ならびに基板間通信装置
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
TW201238024A (en) * 2011-03-11 2012-09-16 Univ Nat Chiao Tung Three-dimensional complementary metal oxide semiconductor device
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6019599B2 (ja) * 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
US9935622B2 (en) * 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
US9673823B2 (en) 2011-05-18 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8841675B2 (en) * 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP5948037B2 (ja) * 2011-10-13 2016-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9000557B2 (en) * 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
SG11201604650SA (en) * 2013-12-26 2016-07-28 Semiconductor Energy Lab Semiconductor device
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
WO2015155656A1 (en) * 2014-04-11 2015-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6580863B2 (ja) 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR20170013240A (ko) * 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
CN104241288A (zh) * 2014-09-16 2014-12-24 复旦大学 多层场效应晶体管及其制造方法
TWI589198B (zh) * 2014-10-30 2017-06-21 元太科技工業股份有限公司 主動元件電路基板
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11488985B2 (en) * 2019-11-06 2022-11-01 Innolux Corporation Semiconductor device
US11935929B2 (en) * 2021-10-21 2024-03-19 International Business Machines Corporation High aspect ratio shared contacts

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837949A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 集積回路装置
EP0251767A3 (en) * 1986-06-30 1988-09-07 Canon Kabushiki Kaisha Insulated gate type semiconductor device and method of producing the same
JP2516604B2 (ja) * 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JPH10214974A (ja) * 1997-01-28 1998-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3978145B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4137459B2 (ja) * 2002-02-07 2008-08-20 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4173672B2 (ja) 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7193254B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Structure and method of applying stresses to PFET and NFET transistor channels for improved performance

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104700890A (zh) * 2009-12-18 2015-06-10 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
US9692421B2 (en) 2009-12-18 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN104700890B (zh) * 2009-12-18 2017-10-17 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
CN103760207A (zh) * 2014-01-26 2014-04-30 江苏物联网研究发展中心 基于有机场效应管结构的极性分子气体传感器及制备方法
CN103760207B (zh) * 2014-01-26 2016-03-16 江苏物联网研究发展中心 基于有机场效应管结构的极性分子气体传感器及制备方法
CN105720106A (zh) * 2014-12-05 2016-06-29 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
CN105720106B (zh) * 2014-12-05 2019-04-26 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
CN109891692A (zh) * 2016-09-28 2019-06-14 菲尼萨公司 注入物再生长vcsel和具有不同vcsel类型的异构组合的vcsel阵列
CN109891692B (zh) * 2016-09-28 2021-09-10 菲尼萨公司 注入物再生长vcsel和具有不同vcsel类型的异构组合的vcsel阵列
CN110854117A (zh) * 2019-11-26 2020-02-28 中国科学院微电子研究所 一种三维静态随机存取存储器及其制备方法

Also Published As

Publication number Publication date
TWI458076B (zh) 2014-10-21
US7982250B2 (en) 2011-07-19
US20090078970A1 (en) 2009-03-26
JP2009094494A (ja) 2009-04-30
TW200937613A (en) 2009-09-01
CN101393919B (zh) 2012-09-05
JP5403979B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
CN101393919B (zh) 半导体装置
KR101510652B1 (ko) 반도체 장치
JP5981512B2 (ja) 半導体装置
JP5490401B2 (ja) 半導体基板の作製方法
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
CN102067281B (zh) 半导体器件及其制造方法
JP5366517B2 (ja) 半導体装置の作製方法
US8492246B2 (en) Method of manufacturing integrated circuit device
CN102646698B (zh) 半导体装置及电子设备
KR101496737B1 (ko) 반도체막이 구비된 기판의 제작 방법
JP5352045B2 (ja) 集積回路装置の作製方法
KR20090079170A (ko) 반도체 기판의 제조장치
JP2009016811A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20190918

CF01 Termination of patent right due to non-payment of annual fee