CN101366108A - 结合探针的方法以及使用该方法制造探针卡的方法 - Google Patents

结合探针的方法以及使用该方法制造探针卡的方法 Download PDF

Info

Publication number
CN101366108A
CN101366108A CNA2007800020215A CN200780002021A CN101366108A CN 101366108 A CN101366108 A CN 101366108A CN A2007800020215 A CNA2007800020215 A CN A2007800020215A CN 200780002021 A CN200780002021 A CN 200780002021A CN 101366108 A CN101366108 A CN 101366108A
Authority
CN
China
Prior art keywords
layer pattern
wetting layer
soldering paste
wetting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800020215A
Other languages
English (en)
Other versions
CN100592487C (zh
Inventor
金基俊
曹容辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soulbrain ENG Co Ltd
Original Assignee
Phicom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phicom Corp filed Critical Phicom Corp
Publication of CN101366108A publication Critical patent/CN101366108A/zh
Application granted granted Critical
Publication of CN100592487C publication Critical patent/CN100592487C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Abstract

在制造结合探针的方法中，在多层基板的末端上形成凸起层图案。在该凸起层图案上形成对焊膏具有润湿性的第一润湿层图案和对焊膏具有不可润湿性的非润湿层图案。在第一润湿层和非润湿层图案上形成焊膏。将与目标物接触的探针与焊膏结合。在非润湿层图案上的焊膏沿着第一润湿层图案的表面回流从而在第一润湿层图案上形成粘合层。因此，可提供用于结合探针所要求的足够量的焊膏以牢固地结合探针。

Description

结合探针的方法以及使用该方法制造探针卡的方法
技术领域
本发明的示例性实施例涉及一种结合探针的方法以及一种使用该方法制造探针卡(probe card)的方法。更具体地说，本发明的示例性实施方式涉及一种将直接与目标物(object)接触的探针与多层基板结合的方法，以及一种使用该结合探针的方法来制造探针卡的方法。
背景技术
通常，用探针卡测试半导体基板上芯片的电容量(electricalcapacity)。探针卡与芯片的焊盘(pad)接触。然后探针卡向焊盘施加一个电信号。探针卡检测来自焊盘的应答电信号以确定该芯片是否正常工作。
随着半导体装置(半导体器件)被高度集成，半导体装置的电路图案已经精细化。因此，有必要制造间距(pitch)与半导体装置微小电路图案间距对应的探针卡。
通常，可通过使用焊膏将多个探针结合到多层基板上的凸起层(bump layer)图案来制造探针卡。可使用模板掩模(镂空掩模，stencil mask)，通过丝网印刷工艺(screen-printing process)来涂覆焊膏。依照丝网印刷工艺，可通过激光工艺(laser process)、蚀刻工艺(etching process)、电镀工艺(electroplating process)等在模板掩模上形成图案。焊膏穿过模板掩模上的图案来涂覆焊膏。这里，在韩国专利早期公布号2005-109331、2004-88947等中披露了用于形成探针卡的传统方法的实例。
这里，当凸起层图案的间距较窄时，其上涂覆焊膏的凸起层图案的区域可能较窄。因而，焊膏的量可能缺少以至于探针和凸起层图案之间的结合强度减弱。为了在具有细微间距的凸起层图案上涂覆足够量的焊膏，需要增大具有精细图案的模板掩模的厚度。然而，由于图案具有较小的尺寸而模板掩模还具有较厚的厚度，所以焊膏可能不能有效地穿过较厚的模板掩模。结果，尽管模板掩模具有较厚的厚度，但是焊膏的量可能仍然缺少。而且，由于探针的重力，具有较高高度的焊膏可能会扩散。扩散的焊膏可能导致相邻凸起层图案之间的电短路。
因此，根据传统方法，可能在凸起层图案上不能涂覆结合探针所需要的足够量的焊膏。相反，即使足够量的焊膏可涂覆在凸起层图案上，相邻凸起层图案可能通过由于探针重力作用扩散的焊膏而彼此电连接。
发明内容
技术问题
本发明的示例性实施方式提供了一种结合探针的方法，该方法能够防止焊膏导致的凸起层图案之间与足量提供的焊膏一起发生的电短路。
本发明的示例性实施方式还提供了一种使用上述方法制造探针卡的方法。
技术方案
在根据本发明的一个方面结合探针的方法中，在多层基板的末端上形成凸起层图案。在该凸起层图案上形成对焊膏有润湿性的第一润湿层图案、以及对焊膏有不可润湿性的非润湿层图案。在第一润湿层和非润湿层图案上形成焊膏。将与目标物接触的探针和焊膏结合。在非润湿层图案上的焊膏沿着第一润湿层图案的表面回流从而在第一润湿层图案上形成粘合层(adhesive layer)。
根据一个示例性实施方式，在与焊膏结合的探针上可进一步形成第二润湿层图案。
根据另一个示例性实施方式，形成第一润湿层图案和非润湿层图案可包括在凸起层图案的第一区域上形成非润湿层图案；以及在非润湿层图案的第二区域(其对应于一个从整个区域中排除第一区域后的区域)上形成第一润湿层图案。
根据另一个示例性实施方式，形成第一润湿层图案和非润湿层图案可包括在凸起层图案的整个表面上形成非润湿层图案，并在该非润湿层图案上部分地形成第一润湿层图案。
根据又一个示例性实施方式，非润湿层图案可包括氧化(物)层(oxide layer)图案。
在根据本发明的另一个方面制造探针卡的方法中，制备一个多层基板。在该多层基板的末端上形成凸起层图案。在该凸起层图案上形成对焊膏有润湿性的第一润湿层图案、以及对焊膏有不可润湿性的非润湿层图案。在第一润湿层和非润湿层图案上形成焊膏。将与目标物接触的探针和焊膏结合。非润湿层图案上的焊膏沿着第一润湿层图案的一个表面回流从而在第一润湿层图案上形成粘合层，从而将探针结合至多层基板。探针结合的多层基板与印刷电路板组装从而将多层基板电连接至印刷电路板。
有益效果
根据本发明，在第一润湿层图案和非润湿层图案上形成焊膏。因此，可以提供结合探针所需的足够量的焊膏，而不发生相邻凸起层图案之间的电短路。而且，基于第一润湿层图案和非润湿层图案之间的可润湿度的差异，焊膏沿着第一润湿层图案的表面回流，使得探针以可利用焊膏牢固地被结合。
附图说明
当结合附图参照以下详细描述进行考虑时，本发明的上述和其他的特征及优势将变得更加明显，其中：
图1至6示出了根据本发明的第一个示例性实施方式的结合探针的方法的横截面图；
图7至12示出了根据本发明的第二个示例性实施方式的结合探针的方法的横截面图；
图13示出了根据本发明的第三个示例性实施方式的探针卡的横截面图；
图14示出了制造图13中的探针卡的方法的流程图。
具体实施方式
应该理解，在不背离本文中披露的发明原则的情况下，以下描述的本发明的示例性实施方式可以以许多不同的方式进行更改，因此本发明的范围不局限于以下这些特定的实施方式。而且，提供这些实施例是为了使本披露内容彻底且完全，并且对于本领域中的技术人员来说通过举例而非限定的方式将本发明的构思充分地传达出来。
下文中，将参照附图对本发明进行详细描述。
实施例1
图1至6示出了根据本发明的第一个示例性实施方式的结合探针的方法的横截面图。
参照图1，在形成电路图案的多层基板110上形成第一光刻胶膜(photoresist film)(未示出)。使第一光刻胶膜曝光以形成用于形成凸起层的第一光刻胶图案(photoresist pattern)(未示出)。这里，多层基板110上的末端(未示出)通过第一光刻胶图案而曝光。在第一光刻胶图案上形成凸起层(未示出)以覆盖末端。例如，该凸起层包括诸如镍层的金属层。而且，可通过电镀工艺、化学气相沉积(VCD)工艺等形成凸起层。
然后，通过化学机械抛光(CMP)工艺、回刻工艺等部分地去除凸起层，直到第一光刻胶图案的表面被暴露而形成凸起层图案120。凸起层图案120与末端接触。例如，凸起层图案120具有矩形形状，具有一个短轴和一个长轴。而且，长轴可比短轴长得多。
参照图2，在第一光刻胶图案和凸起层图案120上形成第二光刻胶膜(未示出)。使第二光刻胶膜曝光以形成用于形成第一润湿层的第二光刻胶图案(未示出)。这里，凸起层图案120的第一区域通过第二光刻胶图案曝光。在第二光刻胶图案上形成第一润湿层(未示出)从而覆盖凸起层图案120的第一区域。这里，第一润湿层对焊膏150(稍后说明)具有高润湿性。因此，第一润湿层上的焊膏150易于扩展开。而且，第一润湿层具有非氧化反应活性。因此，第一润湿层可不被氧化。例如，第一润湿层包括具有润湿性和非氧化反应活性的诸如金层的金属层。可替换地，第一润湿层可包括双层结构，其具有一个具有润湿性的第一金属层以及一个具有非氧化反应活性的第二金属层。这里，第一金属层的实例可包括铜层，而第二金属层的实例可包括金层。而且，可通过电镀工艺、CVD工艺等形成第一润湿层。
然后通过CMP工艺、回刻工艺等去除第一润湿层，直到第二光刻胶图案的表面被暴露而形成第一润湿层图案130。将第一润湿层图案130仅置于凸起层图案120的第一区域上。然后通过灰化工艺(ashing process)和/或剥膜工艺(stripping process)去除第一光刻胶图案和第二光刻胶图案。
参照图3，在凸起层图案120的第二区域上形成非润湿层图案140，其对应凸起层图案120的余留区域，不包括第一区域。于是，这里在润湿层图案140上对焊膏150具有低的润湿性。因此，在非润湿层图案140上的焊膏150可能不容易扩展。在这个示例性实施方式中，非润湿层图案140的实例可包括氧化层。可通过热氧化凸起层图案120而形成氧化层。热氧化工艺可通过加热凸起层图案120以及向加热的凸起层图案120施加源气体而进行。可替换地，氧化层可通过湿氧化凸起层图案120而形成。湿氧化工艺可通过向凸起层图案120施加氧化溶液而进行。这里，由于第一润湿层图案130具有非氧化反应活性，所以在第一润湿层图案130上可以不形成非润湿层图案140。
参照图4，在第一润湿层图案130和非润湿层图案140上形成焊膏150。在这个示例性实施方式中，焊膏150可使用模板掩模来形成。这里，由于在第一润湿层图案130和非润湿层图案140上形成焊膏150，并且其上形成第一润湿层图案130和非润湿层图案140的凸起层图案120具有长的矩形形状，所以焊膏150的涂覆区域可相对扩大。因而，可形成足够量的焊膏150。而且，可以不必增加模板掩模的厚度来增加焊膏150的量。因此，由于可以获得具有较薄厚度的模板掩模，所以足够量的焊膏150可容易地穿过较薄的模板掩模。
参照图5，与目标物直接接触的探针160与焊膏150结合。在这个示例性实施方式中，探针160可包括悬臂式探针。探针160包括支撑梁162、尖端164以及第二润湿层图案166。
支撑梁162具有固定于焊膏150的第一端，其基本上与多层基板110平行地安排(布置)。这里，支撑梁162可固定于第一润湿层图案130和非润湿层图案140上的整个焊膏150。可替换地，支撑梁162可仅固定于第一润湿层图案130上的焊膏150上。尖端164从与第一端相对的支撑梁162的第二端突出。第二润湿层图案166形成在结合焊膏150的支撑梁162的表面上。在这个示例性实施方式中，第二润湿层图案166可对应于第一润湿层图案130安排。第二润湿层图案166具有基本上类似于第一润湿层图案130的润湿性和非氧化反应活性。
参照图6，将探针160结合的多层基板110加热至允许焊膏150回流的温度。由于第一润湿层图案130具有大于非润湿层图案140的润湿性，所以在非润湿层图案140上的焊膏150由于焊膏150的表面张力而朝向第一润湿层图案130的表面回流。而且，由于第二润湿层图案166位于与第一润湿层图案130对应的焊膏150上，所以在非润湿层图案140上的焊膏150可更加容易地朝向第一润湿层图案130的表面回流。在第一润湿层图案130和第二润湿层图案166之间回流的焊膏150变硬而形成粘合层170。而且，沿第一润湿层图案130和第二润湿层图案166的边缘形成圆角(fillet)。这里，当将第一润湿层图案130边缘上的圆角从粘合层170排除时，粘合层170可具有与第一润湿层图案130基本上相同的面积(区域)。因此，使用用于形成粘合层170的足够量的焊膏150使得粘合层170可牢固地固定(secure)探针160。
根据这个示例性实施方式，焊膏150可以不导致具有微小间距的相邻凸起层图案120之间的电短路。而且，探针160可牢固地固定于凸起层图案120上。
实施例2
图7至12为示出了根据本发明的第二个示例性实施方式的结合探针的方法的横截面图。
参照图7，在其上形成电路图案的多层基板210上形成第一光刻胶膜(未示出)。使第一光刻胶膜暴露以形成第一光刻胶图案(未示出)用于形成凸起层。这里，多层基板210上的末端(未示出)通过第一光刻胶图案暴露。在第一光刻胶图案上形成凸起层(未示出)以覆盖末端。例如，凸起层包括诸如镍层的金属层。此外，可通过电镀工艺、化学气相沉积(VCD)工艺等形成凸起层。
然后，通过化学机械抛光(CMP)工艺、回刻工艺等部分地去除凸起层，直到第一光刻胶图案的表面被暴露从而形成凸起层图案220。凸起层图案220与末端接触。然后通过灰化工艺和/或剥膜工艺去除第一光刻胶图案。
参照图8，在凸起层图案220上形成非润湿层图案230。这里，非润湿层图案230对焊膏250具有低的润湿性。因此，非润湿层图案230上的焊膏250可以不容易扩展。在这个示例性实施方式中，非润湿层图案230的实例可包括氧化层。可通过热氧化或湿氧化凸起层图案220而形成氧化层。
参照图9，在多层基板210和非润湿层图案230上形成第二光刻胶膜(未示出)。使第二光刻胶膜暴露以形成第二光刻胶图案(未示出)用于形成第一润湿层。这里，非润湿层图案230的第一区域通过第二光刻胶图案而暴露。用第二光刻胶图案作为蚀刻掩模对非润湿层图案230的第一区域进行蚀刻以部分地暴露凸起层图案220。在这个示例性实施方式中，可通过湿蚀刻工艺对非润湿层图案230的第一区域进行蚀刻。
在第二光刻胶图案上形成第一润湿层(未示出)以覆盖暴露的凸起层图案220。这里，第一润湿层具有对焊膏250的高润湿性。因此，第一润湿层上的焊膏250可容易地扩展开。而且，第一润湿层具有非氧化反应活性。因此，第一润湿层可以不被氧化。例如，第一润湿层包括诸如具有润湿性和非氧化反应活性的金层的金属层。可替换地，第一润湿层可包括双层结构，具有一个具有润湿性的第一金属层和具有非氧化反应活性的第二金属层。这里，第一金属层的实例可包括铜层，而第二金属层的实例可包括金层。而且，可通过电镀工艺、CVD工艺等形成第一润湿层。
然后通过CMP工艺、回刻工艺等去除第一润湿层，直到第二光刻胶图案的表面暴露而形成第一润湿层图案240。第一润湿层图案240仅部分地置于凸起层图案220上。然后通过灰化工艺和/或剥膜工艺去除第二光刻胶图案。
参照图10至12，在第一润湿层图案240和非润湿层图案230上形成焊膏250。直接与目标物接触的探针260与焊膏250结合。焊膏250回流以允许非润湿层图案240上的焊膏250可以朝向第一润湿层图案230的表面移动，从而在第一润湿层图案230和第二润湿层图案266之间形成粘合层270。
这里，图10至12中的步骤与图4至6中的步骤基本上相同。因此，为了简要，省略对图10至12中的步骤的进一步说明。
实施例3
图13为示出了根据本发明的第三个示例性实施方式的探针卡的横截面图。
参照图13，这个示例性实施方式的探针卡300包括印刷电路板(PCB)310、多层基板320、探针330、接触针(interface pin)340、上支撑板350、下支撑板和固定件370。
PCB 310具有与多层基板320的电路和PCB 310的电路联通的孔。多层基板320被安排为与PCB 310的较低面(下表面)隔开。而且，多层基板320与PCB 310基本上平行地安排。探针330与多层基板320的较低面电连接。
接触针340插入PCB 310的孔中。接触针340具有弹性材料。而且，接触针340在PCB 310和多层基板320之间电连接。在这个示例性实施方式中，接触针340可包括弹簧针(pogo pin)。接触针340可具有在弹簧针中提供的弹性元件(elastic member)。因此，弹簧针可调整PCB 310和多层基板320之间的间距。
上支撑板350位于PCB 310的上表面上。下支撑板360置于多层基板320的较低面。固定件370将上支撑板350和下支撑板360分别固定于PCB 310和多层基板320，从而将PCB 310和多层基板320彼此分开。
而且，探针330、多层基板320的电路、接触针340以及PCB310的电路互相电连接。
图14为示出了制造图13中的探针卡的方法的流程图。
参照图14，在步骤S410中，准备具有电路的多层基板320。
在步骤S420中，将探针330与多层基板320结合。这里，探针330置于多层基板320的末端上。
结合探针330的方法可以与图1至6所示的基本相同的方式进行。因此，为了简要，本文省略对用于结合探针330的方法的进一步说明。
在步骤S430中，将接触针340插入PCB 310的孔中。探针330结合的多层基板320位于具有接触针340的PCB 310下方以将多层基板320电连接至接触针340。上支撑板350位于PCB 310的上表面上。然后将下支撑板360置于多层基板320的下表面。固定件370将上支撑板350和下支撑板360分别固定于PCB 310和多层基板320上，从而将PCB 310和多层基板320彼此分开。
工业实用性
根据本发明，在形成于凸起层图案上的第一润湿层图案和非润湿层图案上形成焊膏。因此，可提供结合探针所需的足够量的焊膏，而不在相邻凸起层图案之间产生电短路。
而且，焊膏沿着第一润湿层图案的表面回流而形成具有强结合力的粘合层。因此，可以制造出具有微小尺寸的用于精确测试半导体装置的探针卡。

Claims (9)

1.一种结合探针的方法，包括：
在多层基板的末端上形成凸起层图案；
在所述凸起层图案上形成第一润湿层图案和非润湿层图案，所述第一润湿层图案具有对焊膏的润湿性，而所述非润湿层图案具有对所述焊膏的不可润湿性；
在所述第一润湿层图案和所述非润湿层图案上形成所述焊膏；
将与目标物接触的所述探针结合至所述焊膏；并使所述非润湿层图案上的所述焊膏朝向所述第一润湿层图案的表面回流，从而在所述第一润湿层图案上形成粘合层。
2.根据权利要求1所述的方法，其中，进一步包括在结合所述焊膏的所述探针的表面上形成第二润湿层图案。
3.根据权利要求1所述的方法，其中，将所述探针与所述第一润湿层图案上的所述焊膏结合。
4.根据权利要求1所述的方法，其中，形成所述第一润湿层图案和所述非润湿层图案包括：
在所述凸起层图案的第一区域上形成所述非润湿层图案；以及
在所述非润湿层图案的第二区域上形成所述第一润湿层图案，所述非润湿层图案的第二区域对应于从整体区域中排除所述第一区域的区域。
5.根据权利要求1所述的方法，其中，形成所述第一润湿层图案和所述非润湿层图案包括：
在所述凸起层图案的整个表面上形成所述非润湿层图案；以及
在所述非润湿层图案上部分地形成所述第一润湿层图案。
6.根据权利要求1所述的方法，其中，所述非润湿层图案包括氧化层图案。
7.根据权利要求6所述的方法，其中，所述非润湿层图案是通过热氧化所述凸起层图案而形成的。
8.根据权利要求6所述的方法，其中，所述非润湿层图案是通过湿氧化所述凸起层图案而形成的。
9.一种制造探针卡的方法，包括：
准备多层基板；
将探针结合至所述多层基板；以及
将所述多层基板与印刷电路板装配在一起以允许所述探针与所述印刷电路板电连接，其中，将所述探针结合至所述多层基板包括：
在所述多层基板的末端上形成凸起层图案；
在所述凸起层图案上形成第一润湿层图案和非润湿层图案，所述第一润湿层图案具有对焊膏的润湿性，而所述非润湿层图案具有对所述焊膏的不可润湿性；
在所述第一润湿层图案和所述非润湿层图案上形成所述焊膏；
将与目标物接触的所述探针结合至所述焊膏；并且
使在所述非润湿层图案上的焊膏朝向所述第一润湿层图案的表面回流，从而在所述第一润湿层图案上形成粘合层。
CN200780002021A 2006-04-17 2007-03-19 结合探针的方法以及使用该方法制造探针卡的方法 Expired - Fee Related CN100592487C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060034597 2006-04-17
KR1020060034597A KR100716434B1 (ko) 2006-04-17 2006-04-17 프로브 본딩 방법 및 프로브 카드 제조 방법

Publications (2)

Publication Number Publication Date
CN101366108A true CN101366108A (zh) 2009-02-11
CN100592487C CN100592487C (zh) 2010-02-24

Family

ID=38270251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780002021A Expired - Fee Related CN100592487C (zh) 2006-04-17 2007-03-19 结合探针的方法以及使用该方法制造探针卡的方法

Country Status (7)

Country Link
US (1) US7886957B2 (zh)
JP (1) JP5297200B2 (zh)
KR (1) KR100716434B1 (zh)
CN (1) CN100592487C (zh)
DE (1) DE112007000256T5 (zh)
TW (1) TWI323786B (zh)
WO (1) WO2007119930A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656107A (zh) * 2016-07-25 2018-02-02 旺矽科技股份有限公司 具有悬臂式微机电探针的探针模块及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197257A (ja) * 2009-02-26 2010-09-09 Kyocera Corp プローブカード及びプローブカードの製造方法
KR101127117B1 (ko) 2010-06-11 2012-03-22 성균관대학교산학협력단 프로브 유닛 및 이를 제조하는 방법
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder
KR101748583B1 (ko) 2015-08-04 2017-06-21 크루셜머신즈 주식회사 프로브핀 본딩 장치
CN108702862B (zh) * 2016-02-19 2021-03-09 爱法组装材料公司 具有选择性集成焊料的rf屏蔽件

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
DE19542043A1 (de) * 1995-01-31 1996-08-01 Hewlett Packard Co Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5742483A (en) * 1996-04-10 1998-04-21 International Business Machines Corporation Method for producing circuit board assemblies using surface mount components with finely spaced leads
JPH10294318A (ja) * 1997-04-18 1998-11-04 Toshiba Corp 電子部品
US5937320A (en) 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
AU5283399A (en) * 1998-07-15 2000-02-07 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for transferring solder to a device and/or testing the device
US6552555B1 (en) * 1998-11-19 2003-04-22 Custom One Design, Inc. Integrated circuit testing apparatus
JP3294811B2 (ja) * 1999-01-22 2002-06-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
JP2001135664A (ja) 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6635511B2 (en) * 2001-01-18 2003-10-21 Agilent Technologies, Inc. Integrated ball grid array-pin grid array-flex circuit interposing probe assembly
WO2002063681A1 (en) * 2001-02-08 2002-08-15 Hitachi, Ltd. Semiconductor integrated circuit device and its manufacturing method
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法
US6593545B1 (en) * 2001-08-13 2003-07-15 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package fabrication method
JP4498132B2 (ja) * 2002-06-28 2010-07-07 キヤノン株式会社 プローブアレイの製造方法
KR20040088947A (ko) 2003-04-14 2004-10-20 원철호 프로브 니들, 프로브 니들의 제조 방법 및 프로브 카드
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
KR20050109331A (ko) 2004-05-13 2005-11-21 매그나칩 반도체 유한회사 프로브 카드
US7393773B2 (en) * 2004-07-28 2008-07-01 Sv Probe Pte Ltd. Method and apparatus for producing co-planar bonding pads on a substrate
US7456092B2 (en) * 2004-10-07 2008-11-25 Palo Alto Research Center Incorporated Self-releasing spring structures and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656107A (zh) * 2016-07-25 2018-02-02 旺矽科技股份有限公司 具有悬臂式微机电探针的探针模块及其制造方法

Also Published As

Publication number Publication date
WO2007119930A1 (en) 2007-10-25
JP2009522573A (ja) 2009-06-11
JP5297200B2 (ja) 2013-09-25
KR100716434B1 (ko) 2007-05-10
US20080290139A1 (en) 2008-11-27
US7886957B2 (en) 2011-02-15
DE112007000256T5 (de) 2008-12-11
TWI323786B (en) 2010-04-21
CN100592487C (zh) 2010-02-24
TW200741214A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN100592487C (zh) 结合探针的方法以及使用该方法制造探针卡的方法
US7785113B2 (en) Electrical connection structure
JP3022312B2 (ja) プローブカードの製造方法
JP2009004744A (ja) プリント基板
JPH11233216A (ja) テスト用ｉｃソケット
KR20120108952A (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JP2007240235A (ja) 通電試験用プローブおよびプローブ組立体
CN104766850A (zh) 用于迹线上接合工艺的凸块焊盘
TWI427860B (zh) 具有接點定位功能之平面格柵陣列模組
JP6953630B2 (ja) 熱的貫通接触部を備える導体路基板の形成方法並びに導体路基板
US6430047B2 (en) Standardized test board for testing custom chips
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2006163449A (ja) Ｒｆｉｄタグおよびその製造方法
JP4585111B2 (ja) プローブカード
JP2000031630A (ja) 半導体集積回路素子と配線基板との接続構造
JP3962264B2 (ja) コンタクトプローブ及びその製造方法
JP2013250146A (ja) プローブカード
JP7386139B2 (ja) 配線基板
JP4986785B2 (ja) プローブカード
JP2006308413A (ja) プローブカード
JP2010060285A (ja) コンタクトプローブ及びその形成方法
JP2004085241A (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法
KR101175886B1 (ko) 인쇄 회로 기판 및 그 제조방법
KR100977213B1 (ko) 프로브 본딩용 프로브 유닛의 제조 방법
JP2005164480A (ja) プローブカード及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20170319

CF01 Termination of patent right due to non-payment of annual fee