CN101315873A - 在基板上或中制造结构的方法及由此获得的器件、使子光刻图案反相的方法、成像层 - Google Patents

在基板上或中制造结构的方法及由此获得的器件、使子光刻图案反相的方法、成像层 Download PDF

Info

Publication number
CN101315873A
CN101315873A CNA2008100982546A CN200810098254A CN101315873A CN 101315873 A CN101315873 A CN 101315873A CN A2008100982546 A CNA2008100982546 A CN A2008100982546A CN 200810098254 A CN200810098254 A CN 200810098254A CN 101315873 A CN101315873 A CN 101315873A
Authority
CN
China
Prior art keywords
substrate
mask
distance piece
sub
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100982546A
Other languages
English (en)
Inventor
克里斯托夫·内尔谢尔
罗尔夫·魏斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101315873A publication Critical patent/CN101315873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Abstract

一个可能的实施例是通过以下步骤在基板上或基板中制造结构的方法：a)利用间隔片技术将至少一个间隔片结构设置在基板上，b)使用间隔片结构和由该间隔片结构生成的结构组成的组中的至少一个作为用于后续粒子辐射步骤的掩模，以用于在该基板中生成潜像，c)使用该潜像以用于该基板的进一步加工。

Description

在基板上或中制造结构的方法及由此获得的器件、使子光刻图案反相的方法、成像层
技术领域
本发明涉及基板制造领域，例如，在半导体器件领域中，经常需要构造基板以便在该基板上生成功能器件。
发明内容
本发明所要解决的技术问题是在基板中制造小结构。
在器件(例如，半导体器件)的制造中需要在基板中或在基板上制造小结构。
为解决上述技术问题，本发明一方面提供了在基板上或基板中制造结构的方法，包括以下步骤：a)在基板上安置至少一个侧壁结构；b)使用该至少一个侧壁结构或由侧壁结构生成的结构作为用于随后的粒子辐射步骤的掩模，以便在基板中生成潜像；c)至少部分地使用潜像以用于基板的进一步加工。
本发明另一方面提供了在基板上或在基板中制造结构的方法，包括以下步骤：a)通过间隔片技术在基板上安置至少一个间隔片结构；b)使用至少一个间隔片结构作为用于至少一个后续注入步骤的掩模，以便在基板中生成至少一个潜像；c)利用掩模至少部分地覆盖具有所述潜像的区域；以及d)至少部分地蚀刻没有被掩模覆盖的区域；e)至少部分地去除掩模。
本发明的又一方面提供了在基板上或在基板中制造结构的方法，包括以下步骤：a)通过间隔片技术在基板上安置至少一个间隔片结构；b)使用间隔片结构作为掩模，以便至少部分地蚀刻基板；c)使用随间隔片结构而生成的结构作为用于后续注入步骤的掩模，以便在基板中生成潜像；d)至少部分地使用掩模覆盖具有潜像的区域；e)至少部分地蚀刻没有被掩模覆盖的区域；f)至少部分地去除掩模；以及g)至少部分地去除注入区域。
本发明的又一方面提供了在覆盖基板的成像层中生成子光刻结构的方法，包括以下步骤：使用间隔片技术将第一间隔片设置到基板上；利用粒子辐射将第一间隔片结构投影到成像层中以作为潜像；将第二结构叠置在基板上；将潜像显影，其中成像层的结构表示第一结构和第二结构的叠置。
本发明的又一方面提供了构造沉积在基板上的成像层的方法，包括以下步骤：将至少一个间隔片结构安置在成像层的上方；将间隔片结构投影到成像层中以生成间隔片结构的潜像；在成像层上方设置掩模结构；使用掩模结构蚀刻成像层以获得成像层的剩余部分；将成像层显影以在成像层的剩余部分中得到潜像。
本发明的又一方面提供了用于在基板中生成子光刻结构的成像层，成像层包括：光刻尺寸的剩余部分和被去除部分；在剩余部分中的第一部分和第二部分，第一部分和第二部分具有不同的蚀刻速率，并且具有子光刻的横向尺寸。
本发明的又一方面提供了一种通过粒子辐射来使子光刻图案反相的方法，包括以下步骤：形成子光刻图案；实施辐射，以在子光刻图案下面的层中形成潜像；剥离子光刻图案；将潜像层显影；将潜像转移到下面的层中。
本发明的又一方面提供了一种在基板上或在基板中制造结构的方法，包括以下步骤：a)例如通过间隔片技术将至少一个子光刻结构安置在基板上；b)将第二掩模施加在基板上以及子光刻结构上；c)使用间隔片生成结构和掩模以用于后续的注入步骤，以便在基板中生成潜像；d)剥离掩模以及间隔片生成结构。
本发明的再一方面提供了通过以下步骤在基板上或在基板中制造结构而获得的器件，a)将至少一个侧壁结构安置在基板上；b)使用至少一个侧壁结构或由侧壁结构生成的结构作为用于后续粒子辐射步骤的掩模，以便在基板中生成潜像；c)至少部分地使用潜像以用于基板的进一步加工。
附图说明
图1、1A示出了第一实施例的起始点；
图2、2A示出了第一实施例的第一加工步骤的结果；
图3、3A示出了第一实施例的第二加工步骤的结果；
图4、4A示出了第一实施例的第三加工步骤的结果；
图5、5A示出了第一实施例的第四加工步骤的结果；
图6、6A示出了第一实施例的第五加工步骤的结果；
图7、7A示出了第二实施例的第一加工步骤的结果；
图8、8A示出了第二实施例的第二加工步骤的结果；
图9、9A示出了第二实施例的第三加工步骤的结果；
图10、10A示出了第二实施例的第四加工步骤的结果；
图11、11A示出了第二实施例的第五加工步骤的结果；
图12、12A示出了第三实施例的起始点；
图13、13A示出了第三实施例的第一加工步骤的结果；
图14、14A示出了第三实施例的第二加工步骤的结果；
图15、15A示出了第三实施例的第三加工步骤的结果；
图16、16A示出了第三实施例的第四加工步骤的结果；
图17、17A示出了第三实施例的第五加工步骤的结果；
图18、18A示出了第四实施例的起始点；
图19、19A示出了根据图18、18A的结构的加工结果；
图20示出了第五实施例的第一掩模的一部分的俯视图；
图21示出了第五实施例的第二掩模的一部分的俯视图；
图22示出了第五实施例的两个掩模的结合效果的俯视图；
图23示出了第五实施例的晶片上的结果；
图24示出了第六实施例的第一掩模的一部分的俯视图；
图25示出了第六实施例的第二掩模的一部分的俯视图；
图26示出了第六实施例的两个掩模的结合效果的俯视图；
图27示出了第六实施例的晶片结果的俯视图；
图28至36示出了第七实施例的不同加工步骤；
图37至46示出了第八实施例的不同加工步骤；
图47是将要经受节距分段技术(pitch fragmentation technique)的第一实施例处理的结构的横截面；
图48是根据图47的节距分段技术的第一实施例的第一加工步骤之后的横截面；
图49是将要经受节距分段技术的二实施例处理的结构的横截面；
图50是根据图49的节距分段技术的第二实施例的第一加工步骤之后的横截面；
图51是节距分段技术的第二实施例的第二加工步骤之后的横截面；
图52是将要经受节距分段技术的第三实施例处理的结构的横截面；
图53是根据图52的节距分段技术的第三实施例的第一加工步骤之后的横截面；
图54是节距分段的第三实施例的第二加工步骤之后的横截面；
图55是节距分段的第三实施例的第三加工步骤之后的横截面。
具体实施方式
以下，以示例的方式描述不同的实施例。本领域的技术人员将这些实施例理解为是为了给出示例而不是对本发明范围的限制。
图1至6中所示的第一实施例是存储芯片，具体地是DRAM存储芯片。在图1至6A的左侧，示出了在此被标识为3000的阵列区。在图1至6A的右侧，示出了在此被标识为3001的支撑区。
DRAM存储芯片只是可利用在此所述实施例的其中之一制造的半导体器件的示例。其他半导体器件可以是光电器件、模拟电路和/或数字电路、微电子机械器件(MEMS)、微处理器、生物芯片或者诸如闪存芯片的不同存储芯片。
图1至12示意性地示出了在使用例如间隔片技术或节距分段技术的结构制造中不同阶段的横截面。所述的一个加工步骤可包括将在下面描述的多个子步骤。
图1A至12A示意性地示出了对应于图1至12的不同阶段的俯视图。
之后给出在原理上已知的间隔片技术的一些示例。虽然提供了这些示例，但其他实施例也是可行的，并且子光刻结构、间隔片结构、间隔片技术或节距分段技术都只是示例。
图1中给出了穿过基板10的横截面，其中，间隔片30定位在基板10上。间隔片结构30是侧壁结构的一个示例，即，定位在载体结构的侧壁处的结构。在图1所示的实施例中，侧壁结构30在载体结构20的每一侧。本领域的技术人员将认识到这里的间隔片结构30可以不同方式制成，即，不是只通过下述的间隔片技术之一制成。
在图1所示的实施例中，基板10包括硬质掩模层11和在硬质掩模层11顶部上的若干层12、13、14。选择这种构造以显示该实施例，但是本领域的技术人员将理解其他构造也是可能的。
图1中所示的硬质掩模层11是碳硬质掩模。
在硬质掩模层11上方，安置有由氮氧化硅(例如，SiON)制成的第二层12。
在第二层12的上方，安置有由多晶硅制成的第三层13。
在第三层13上方，安置有由氮氧化硅(例如，SiON)制成的第四层14。
在另一个实施例中，使用了图1的结构。在这个实施例中硬质掩模层11是厚度可大于100nm的碳硬质掩模，具体地，厚度大于150nm。
在硬质掩模层11上方，安置有可由氮氧化硅(例如，SiON)制成的第二层12。第二层12可具有5至50nm或10至30nm的厚度。一个可能的实施例可以是25nm。
在第二层12上方，安置有由多晶硅制成的第三层13。第三层13具有25nm的厚度。其他替换例可具有5至50nm的厚度。
在第三层13上方，安置有可由氮氧化硅(例如，SiON)制成的第四层14。第四层可具有5至50nm的厚度。另一实施例可以具有10至40nm的厚度。另一实施例可具有25nm的厚度。
在替换实施例中，基板10可包括或多或少的层或由不同材料制成的层。这些层的尺寸，尤其是厚度，只是作为示例给出。这些层可具有其他的厚度并且这些层相对于彼此可具有不同的厚度。上述的实施例只是示例，其他的尺寸也是可行的。
随后将进一步描述具有不同层结构的示例，即，没有硬质掩模。
在此，层11、12、13、14的层叠被描述成基板10。但是在替换实施例中，基板可包括硅晶片、锗晶片、或III-V族材料晶片。具体地，多个层(在此未示出)可置于将被构造的第一层11(见图6)之下。
在第一实施例中，安置有两个线性结构20。结构20可由任何材料或材料化合物制成，但是具体地，并不限于碳、硅、氮、Al2O3和/或抗蚀剂。如在前述的实施例中那样，这些材料只是作为示例给出，即，利用其他具体材料的实施例也是可行的。
在该第一实施例的变化中，安置有第一实施例的两个线性结构20，该结构20可具有15与150nm之间的高度。结构20可由任何材料或材料化合物制成，但是具体地，并不限于碳、硅、氮、Al2O3和/或抗蚀剂。如在前述的实施例中的那样，材料和尺寸只是作为示例给出，即，具有其他具体材料和尺寸的实施例也是可行的。
在此，结构20是作为用于间隔片结构30的载体结构而使用的线性硅结构。在替换实施例中，结构20可由不同材料制成并且可具有更复杂的结构，例如，结构20可能是线性结构的复合物或者可能是具有变化的宽度的线性结构。
结构20的两个侧壁衬有子光刻间隔片结构30。如前述实施例中的那样，材料只是作为示例给出，即，利用其他材料的实施例也是可行的。具体地，间隔片结构30有可能不是子光刻的。
在另外一个实施例中，结构20可具有5与50nm之间的宽度，例如，36nm。
间隔片结构30可通过随后在图47至55中描述的间隔片技术来制造。使用这些技术，就有可能制造出被布置在低于所用的光刻工艺的有效分辨率的节距上的小结构，以下被称为“子光刻”。
在图1A中可见，线性结构20的全部四个侧面衬有间隔片结构30。
基板10、结构20和间隔片30被用作随后描述的起始点。
在图2、2A中，示出了第一加工步骤之后的情况。在第一加工步骤中，通过对间隔片30和在间隔片结构之下的第四层14的材料选择性地进行蚀刻工艺来去除线性硅结构20。
在图3、3A中，示出了第二加工步骤之后的情况。本实施例中的第二加工步骤包括进入第四层14中的转移蚀刻(transferetching)，第四层14在此是氮氧化硅(例如，SiON)层。随后，间隔片结构30被蚀刻掉并且基板10经受粒子辐射40。在此，粒子辐射40包括利用硼的离子注入。另一种可能的离子注入可使用磷。可替换地，可使用其他粒子，诸如原子或类似离子的带电粒子(例如，诸如氦、氩、氙的惰性气体原子和/或氮)或电子。
下面将描述具有较少的层并且在注入之前没有转移蚀刻的实施例。
粒子辐射40在第三层13中引起潜像50，第三层随后将被称作图像层13。潜像50可指图像层13的辐射区中的材料结构与图像层13的未辐射区中的材料结构不同。在所述的实施例中，第四层14的剩余部分覆盖图像层13的特定区域，从而粒子辐射40不能到达图像层13中。
在所述的实施例中，潜像50通过从间隔片结构30生成的结构形成。潜像50是间隔片结构30的颠倒(inversion)。
可替换地，间隔片30没有被蚀刻掉而被用来保护图像层13的特定区域防止粒子辐射40。在这种情况下，将不会存在第四层14并且潜像50会通过间隔片结构30自身而构成。
本领域的技术人员将认识到这两个可替换实施例可在基板10的不同区域中结合使用。
在图4、4A中，示出了第三加工步骤之后的情况。此加工步骤还包括子步骤。在基板10上沉积作为抗蚀剂掩模的减成切削掩模60。该切削掩模60还用来以加成方式构造支撑物。随后的层13的开口利用蚀刻特定区域的硅的RIE蚀刻工艺来实施。
在图5、5A中，示出了第四加工步骤之后的情况。这里已经剥去了抗蚀剂切削掩模60。在剥离之后，通过蚀刻工艺去除图像层13的未受辐射的部分(即，在此是图像层13中的多晶硅)。这里所用的蚀刻工艺对辐射部分是选择性的。可能的湿蚀刻工艺可使用NH4OH和/或KOH，因为相对于掺杂的多晶硅可选择性地蚀刻未掺杂的多晶硅。
从图5、5A可见，图像层13的潜像50区域仍在第二层上。
在其他实施例中，类似的加工流程可能导致这样的结构：其中通过蚀刻工艺至少部分地去除注入区。例如，一个示例可以是可通过辐射而成为非晶形的晶态Al2O3层。之后，可利用诸如SC1或Piranha的湿式化学蚀刻法去除该晶态Al2O3层。
在另一实施例中，可通过注入工艺破坏氮化表面。在未破坏区域中随后的氧化被延迟而在被破坏的区域中可通过氧化来生长氧化物。此后，可通过相对于氧化物掩模的各向异性蚀刻来去除多晶硅层。
在图6、6A中，示出了第五加工步骤之后的情况。在此，使用图像层13作为掩模来蚀刻为氮氧化硅(例如，SiON)材料的第二层12和位于下方的硬质掩模层。图案可被转移到下方的区域中，在此未示出。应注意，在所示的实施例中，结构化的层13可被用来仅构造层13下方的层。
接合该实施例，描述了加工步骤的顺序。在产品的制造中可重复该顺序。
第二实施例是第一实施例的变型。第一加工步骤与图1、2、1A和2A中所示的第一步骤是相同的。图2、2A中的结构形成了根据第二实施例的进一步加工的基础。
在图7、7A中，示出了第二实施例的第一加工步骤之后的情况。这包括进入第四层14中的转移蚀刻，在此，第四层是氮氧化硅(例如，SiON)层。随后，间隔片结构30被蚀刻掉。接着，通过可选择的氮化(例如等离子氮化)被应用于整个结构。随后，基板10经受粒子辐射40。在此，粒子辐射40包括利用硼的离子注入。另外可能的离子注入可使用磷、砷、氧或氮。可替换地，可以使用诸如原子(例如，诸如氦、氩、氙的惰性气体原子)或电子的其他粒子。
粒子辐射40在第三层13中导致潜像50，现在第三层将被称为图像层13。潜像可意味着图像层13的辐射区中的材料结构与图像层13的未辐射区中的材料结构不同。
在所示的实施例中，第四层14的剩余部分覆盖图像层13的特定区域，从而粒子辐射40不能到达图像层13中。
在所示的实施例中，潜像50通过从间隔片结构30生成的结构而形成。
可替换地，间隔片30没有被蚀刻掉而是用来保护图像层13的特定区域防止粒子辐射40。潜像50可以已经通过间隔片结构30直接构成。
本领域的技术人员将认识到这两个替换实施例可在基板10的不同区域中结合使用。
在图8、8A中，结构经受氧化加工步骤(氧化物层15)，该步骤随后可伴有可选择的氮化物剥离。氧化或者可以通过注入的掺杂物而加强，或者可以不被破坏的氮化物停止。
图像层13中的潜像区已经被氧化物取代了。
在图9、9A中，示出了抗蚀剂切削掩模60的氧化和结构化之后的情况。这是与上面图4中所示的情况相似的情况，即，构造切削掩模支撑物并且实施湿式多晶硅蚀刻。
在图10、10A中，示出了第一层11中的未掺杂多晶硅被去除的结构。现在，层叠物顶部上的氧化物层可用来构造下方的基板10。因此，图11与上面的图6相似。
第三实施例的起始点被选择成与第一实施例相同。因此，图1、1A的描述以相似的方式应用于图12、12A。
相同的描述适用于示出了图2、2A的基板10的图13、13A。如图2、2A中的那样，用于间隔片结构30的载体结构20已经被去除。现在间隔片结构30可用作用于第三层13的掩模。
图14、14A中示出了去除间隔片30以及随后的对第四层14进行结构化之后的情况。
图15、15A中示出了第二加工步骤(包括不同的子步骤)之后的情况。首先，将抗蚀剂切削掩模60施加至基板10。该切削掩模60随后用来限定阵列之外的区域，例如，支撑物。其次，使用粒子辐射，这里还是使用硼离子注入40。切削掩模60和间隔片结构30都遮蔽第三层(图像层)13的特定部分防止硼注入。硼注入40在图像层中生成潜像50。
在图16、16A中，已经通过蚀刻去除了切削掩模60和间隔片结构30。随后，相对于图像层13的辐射(在此为注入)区，通过使用例如NH4OH和/或KOH的碱性化合物来选择性地蚀刻图像层13的未辐射(在此为未注入)区。
图17、17A与图6、6A类似，因此各自的描述均适用。
第四实施例是第三实施例在某种程度上的变型，它使用如图14中所示的结构作为起始点，但使用与第二实施例中相似的工艺。
在图15中，抗蚀剂通过切削掩模来施加。实施粒子辐射。在抗蚀剂60被剥离后，可选地，可实施氧化并且可去除掩模14。
例如，通过利用KOH或NH4OH来蚀刻未掺杂的多晶硅或如第一实施例或第二实施例中所示通过相对于氧化物掩模来蚀刻多晶硅，层13中的潜影将被显影。在图17中，层13中的图像可被转移到下方的层中。结果在图17、17A中示出。
与第二实施例相比，通过直接将切削掩模60用于注入(即，无遮蔽区域中的氮化表面将被注入破坏)，可通过切削掩模60图案的颠倒来限定支撑区域。氧化使这些区域变成用于后续的多晶硅蚀刻的掩模。
在图20至23中，示出了基板加工中不同阶段的俯视图，强调仅使用两层掩模在芯片制造中构成例如相关区域。图20至23涉及上述的第一实施例和第二实施例，因此将参照上面的描述。
在图20中，在区域2001中的左侧上示出了相似结构的一个规则阵列的片断(clip)。这些结构包括接合焊盘(landing pad)。这种阵列例如出现在存储芯片中。除了该阵列之外，还示出了在此被称为芯电路的具有类逻辑结构(具有高的线路/间隔密度)的区域2002。这包括非规则图案中的非规则结构。除了芯电路2002之外，在区域2003中还示出了具有宽松的线路/间隔结构的类逻辑图案。正如将变得更清楚的那样，在此所述的实施例适用于制造不同的器件，诸如那些例如存储芯片的器件。
在第一光刻步骤中，使用第一掩模制造与图1中的载体相似的结构2010(见图20)。
在图21中，示出了切削掩模2020(即，在用以生成载体的第一掩模之后的第二掩模)的形状。阵列被完全覆盖。在芯电路区域中，掩模中可以存在小孔结构。该掩模与例如图4中的抗蚀剂60相似。在外围示出了大的线路/间隔图案。
图22中示出了与图4相似的第一掩模和第二掩模的结合效果。如后面详细描述的，通过节距分段技术，结构2010已经衬有间隔片2030。与图5或6相似，图23中示出了晶片上的结果。这显示出所有的结构都可通过仅仅两层掩模制造。
图24至27与图20至23类似，只是该实施例中使用负像掩模并且工艺与第四实施例相一致。在图25中的切削掩模(它是图21中所示的掩模的颠倒)的使用中，这变得明显。
对于本领域的技术人员显然的是，实施例的描述是示例性的，即，在第一实施例的上下文中所描述的所有可替换形式也能应用于其他实施例。
以示例性的方式在此示出的实施例使用两个掩模。一个掩模用来生成结构20，该结构20用作用于间隔片结构30的载体。第二掩模用于减成切削加工和加成支撑物光刻。在这种情况下，第二光刻可在平硬质掩模(即，使用存储到硬质掩模中的第一图案作为潜像50的没有形貌的表面)上操作。
在图28至36中描述了第七实施例，其中使用了比之前描述的实施例少的层。如之前的实施例中那样，用在实施例的描述中的材料是示例性的。
在该实施例中，将两个层21、22安置在某些其他的基板(此处未示出)上，这两个层例如可以是碳硬质掩模或任何其他被构造的层堆或晶片。
在图28所示的实施例中，例如为氮氧化硅的第一层21在其顶部上具有例如为多晶硅的第二层22。
在下一个加工步骤中(图29)，将载体结构23(例如，抗蚀剂、双层抗蚀剂、多层抗蚀剂、碳硬质掩模)安置在第二层22上。
在下一个加工步骤中(图30)，将间隔片层24(例如由SiO2制成)沉积在第二层22和载体结构23上。可以使用低温工艺来沉积SiO2。
在下一个加工步骤中(图31)，SiO2层24的水平部分被蚀刻，从而载体结构23暴露在表面处。
在随后的加工步骤中(图32)，通过蚀刻工艺去除载体结构23，从而来自间隔片层24的基本垂直的间隔片结构被保留。
在该示例中，利用粒子注入的辐射40(图33)改变了基板的没有被间隔片结构24覆盖的顶部。上面已经描述了辐射的不同实施例。参考相应的描述。与上述示例中相似，第二层22包括在间隔片结构24下面的未注入区和注入区(即，没有被间隔片结构24覆盖的区域)。因此，在本实施例中，第二层22包括图像层，因为潜像50形成于在那里的间隔片结构24的下方。
在辐射之后，利用切削掩模60覆盖特定的区域，随后切削掩模60经受第二掩模光刻(图34)。使用切削掩模60，第二层22至少部分地被去除(图35)。
随后将切削掩模60剥离并通过例如湿蚀刻去除辐射区域中剩余的多晶硅(图36)，从而结构化的第二层22可用作掩模以构造第二层22下方的层或多个层。
图37至46中描述了第八实施例，它是图28至36中所示实施例的变型。
起始点是第一层21(此处包括氮氧化硅)和第二层22(此处包括多晶硅)。第二层22的顶部上安置有附加层25。该附加层25可包括氮化物(例如，通过氮化)和/或氧化物(诸如Al2O3)。
在下一个加工步骤中(图38)，将载体结构23(例如，抗蚀剂、双层抗蚀剂、多层抗蚀剂、碳硬质掩模)安置在附加层25上。
在下一个加工步骤中(图39)，将间隔片层24(在此由SiO2制成)沉积在附加层25和载体结构23上。在一个实施例中，采用低温工艺沉积SiO2。
在下一个加工步骤中(图40)，SiO2层24的水平部分被蚀刻，从而露出载体结构23。
在随后的加工步骤中(图41)，通过蚀刻工艺去除载体结构23，从而保留来自间隔片层24的基本垂直的间隔片结构。
在本示例中，利用粒子注入的辐射40改变了基板的没有被间隔片结构24覆盖的顶部部分。上面已经描述了辐射的不同实施例。参考相应描述。如上面所述的示例一样，附加层25包括在间隔片结构24下方的未注入区和注入区(即，没有被间隔片结构24覆盖的区域)。附加层25由于注入40而被破坏。因此，在本实施例中，附加层25包括图像层，由于其中形成有潜像50。
在辐射之后，间隔片结构24被剥离并且顶层被氧化。在此的效果是辐射或注入破坏了例如通过氮化而生成的氮化物或氧化物层25。在随后的氧化中，氧化物在被破坏的氮化区中生长，而由于未被破坏的氮化区中的延迟而不生长。
因为附加层包括未辐射区和辐射区，因此顶层中的氧化效果是不同的(图43)。
接着用切削掩模60覆盖特定区域，该切削掩模随后经受第二掩模光刻(图44)。使用切削掩模60，附加层25(即，在此为被氧化的部分)至少部分地被蚀刻(图45)。
随后，切削掩模60被剥离并且氮化物被湿蚀刻(热磷光体蚀刻(hot phosphor etch))(图46)，从而结构化的附加层25和结构化第二层22可用作构造层或多个层的掩模。
如上所述，间隔片结构24、30可通过任何技术制造，诸如利用间隔片的节距分段。在图47至55中，给出了不同间隔片技术的示例。
在图47中，示出了在半导体器件中的基板上的通用结构500的横截面。该结构500将用来展示节距分段技术的示例性实施例，即，利用间隔片的线路技术(line by spacer technique)(或者，如果使用更复杂的结构，则为利用间隔片的图案技术)。
在其他可能性中，图47中所示的通用结构500可以表示存储芯片或微处理器或任何其他集成电路中的线路。该结构还能表示光电器件或微电子机械器件(MEMS)中的线路。本领域的技术人员将认识到在此描述的节距分段技术不限于直线线路，而是可用来加工更复杂的图案。
在根据图47的节距分段的实施例中，初始结构101衬有邻近该初始结构101的侧壁结构102。基板1000的被初始结构101覆盖的区域用100表示，被侧壁结构102覆盖的区域用200表示。
在没有被初始结构101和侧壁结构102覆盖的区域300的表面上保持没有材料。
在例如图47中所示的利用间隔片的线路技术中，区域300和被初始结构101覆盖的区域100被转移到基板1000中。因此，必须去除初始结构101，例如，通过对侧壁结构102和基板1000是选择性的蚀刻工艺去除初始结构101。
在图48中示出了仅侧壁结构102保留为间隔片结构，因为间隔片结构102具有相对小的宽度。由于每个初始结构101均具有两个侧壁102，可获得子光刻节距(即，节距的尺寸小于特定照明光源的能力)，从而使结构的密度翻倍。如上所述，子光刻节距之外的其他尺寸也是可行的。
本领域的技术人员将理解，基板1000不须是单一材料，而是可以包括结构化层。
在图49中，示出了图47的实施例的变型，其中使用填充技术将区域300和100转移到基板1000中。在本实施例中，区域300被某些材料填充。如图49中所示，以层叠开始，沉积层1001，从而覆盖初始结构101、侧壁结构102(即，间隔片)和区域300。
随后，如图50中所示，例如通过蚀刻或CMP使该层叠凹陷。随后，例如通过相对于初始结构101和区域300中的层选择性地蚀刻间隔片102来去除间隔片结构102。现在由间隔片结构102形成的线路(或图案)可转移到基板1000中。该技术将间隔片的颠倒图案转移到基板中，即，该技术是利用间隔片的线路的节距分段技术。
这在图51中示出。间隔片102通过蚀刻工艺去除，从而生成开口103。层1001和初始结构101的剩余部分形成掩模。
另外的填充技术是利用衬里填充的线路(或者利用衬里填充的图案)。在图52中，初始结构101被第一层1001覆盖。在其他区域中，第一层1001衬在初始结构101的侧壁。因此，覆盖区域1001的侧壁结构由衬里材料制成，而非间隔材料。在本实施例中不需要间隔片蚀刻。
随后，如图53所示，图52中所示的层叠覆盖有第二衬里1002。
随后，如图54所示，使第二层1002凹下或者平坦化。图55中示出了随后例如通过各向异性蚀刻去除来自第一层1001的衬里材料，该各向异性蚀刻针对初始结构材料和第二衬里材料具有选择性。
本领域的技术人员将认识到节距分段技术可在一个区域使用多次，并导致更高等级的节距分段，即，可制造出更小的结构。此外，可以在材料之间采用不同的选择性以限定区域或子区域的结合，从而定义要被转移到基板中的图案。
此外，本领域的技术人员将认识到节距分段技术的实施例能以多种方式改变，能以不同的组合使用并且能与各种材料一起使用。节距分段的原理并没有被在此所给的示例完全覆盖。
在不同实施例的当前描述中，使用术语“加工步骤”。本领域的技术人员将注意到术语“加工步骤”可包括多个具体的加工(例如，蚀刻)。如上面的描述中所示的那样，有时候将多个子步骤作为一个加工步骤一起描述。此外，显然地，在两个加工步骤之间可以应用其他加工步骤或子步骤。
此外，所述实施例中的不同加工步骤是示例性的。本领域的技术人员将认识到一个实施例的单个加工步骤可与另一个实施例的单个加工步骤结合。

Claims (32)

1.在基板上或基板中制造结构的方法，包括以下步骤：
a)在所述基板上安置至少一个侧壁结构；
b)使用所述至少一个侧壁结构或由所述侧壁结构生成的结构作为用于随后的粒子辐射步骤的掩模，以便在所述基板中生成潜像；
c)至少部分地使用所述潜像以用于所述基板的进一步加工。
2.根据权利要求1所述的方法，其中，所述粒子辐射步骤至少包括利用离子、原子或电子的辐射。
3.根据权利要求2所述的方法，其中，所述粒子包括原子、氦原子、氩原子或氙原子。
4.根据权利要求1所述的方法，其中，所述粒子辐射是离子注入。
5.根据权利要求4所述的方法，其中，被注入的离子来自由硼、氧、氮和磷组成的组。
6.根据权利要求1所述的方法，其中，在所述辐射之后至少部分地去除未注入区域。
7.根据权利要求6所述的方法，其中，通过选择性的蚀刻加工至少部分地去除所述未注入区域。
8.根据权利要求7所述的方法，其中，通过至少包括NH4OH和KOH其中之一的湿式化学法来选择性地蚀刻未注入硅层。
9.根据权利要求1所述的方法，其中，在所述注入之后至少部分地去除所述注入区域。
10.根据权利要求9所述的方法，其中，通过蚀刻工艺至少部分地去除所述注入区域。
11.根据权利要求1所述的方法，其中，随后利用掩模，尤其是利用切削掩模至少部分地覆盖所述基板中的所述潜像。
12.根据权利要求1所述的方法，其中，在所述辐射步骤之前，利用掩模，尤其是利用切削掩模至少部分地覆盖所述基板。
13.根据权利要求1所述的方法，其中，所述侧壁结构包括由电介质材料、导电材料、氮化物、氧化物、硅、碳、铝氧化物和钛氧化物组成的组中的至少一种。
14.根据权利要求1所述的方法，其中，用于所述至少一个侧壁结构的至少一个载体结构包括硅、抗蚀剂、双层抗蚀剂、多层抗蚀剂和碳组成的组中的至少一种。
15.根据权利要求1所述的方法，其中，所述侧壁结构是间隔片结构。
16.根据权利要求15所述的方法，其中，所述间隔片结构是子光刻结构。
17.根据权利要求15所述的方法，其中，所述间隔片结构具有5至50nm之间的宽度。
18.根据权利要求1所述的方法，其中，所述侧壁结构通过间隔片技术制造，所述间隔片技术是利用间隔片的线路技术、利用间隔片的图案技术、利用填充的线路技术、利用填充的图案技术、线路-填充和图案-填充技术中的至少一种。
19.根据权利要求1所述的方法，其中，所述基板包括硬质掩模层、硅层、氮氧化硅层、SiON层、氧化物、氮化物、碳、Al2O3、晶片、硅晶片、锗晶片、III-V族材料晶片、结构化晶片、结构化硅晶片、结构化锗晶片、结构化III-V族材料晶片组成的组中的至少一种。
20.根据权利要求1所述的方法，其中，半导体器件是微处理器、存储芯片、DRAM-芯片、PCRAM-芯片、闪存芯片、模拟电路、数字电路、光电器件、掩模、生物芯片和微电子机械器件组成的组中的至少一种。
21.在基板上或在基板中制造结构的方法，包括以下步骤：
a)通过间隔片技术在所述基板上安置至少一个间隔片结构；
b)使用所述至少一个间隔片结构作为用于至少一个后续注入步骤的掩模，以便在所述基板中生成至少一个潜像；
c)利用掩模至少部分地覆盖具有所述潜像的区域；以及
d)至少部分地蚀刻没有被所述掩模覆盖的区域；
e)至少部分地去除所述掩模。
22.在基板上或在基板中制造结构的方法，包括以下步骤：
a)通过间隔片技术在所述基板上安置至少一个间隔片结构；
b)使用所述间隔片结构作为掩模，以便至少部分地蚀刻所述基板；
c)使用随所述间隔片结构而生成的结构作为用于后续注入步骤的掩模，以便在所述基板中生成潜像；
d)至少部分地使用掩模覆盖具有所述潜像的区域；
e)至少部分地蚀刻没有被所述掩模覆盖的区域；
f)至少部分地去除所述掩模；以及
g)至少部分地去除所述注入区域。
23.在覆盖基板的成像层中生成子光刻结构的方法，包括以下步骤：
-使用间隔片技术将第一间隔片设置到所述基板上；
-利用粒子辐射将所述第一间隔片结构投影到所述成像层中以作为潜像；
-将第二结构叠置在所述基板上；
-将所述潜像显影，其中所述成像层的结构表示所述第一结构和所述第二结构的叠置。
24.构造沉积在基板上的成像层的方法，包括以下步骤：
-将至少一个间隔片结构安置在所述成像层的上方；
-将所述间隔片结构投影到所述成像层中以生成所述间隔片结构的潜像；
-在所述成像层上方设置掩模结构；
-使用所述掩模结构蚀刻所述成像层以获得所述成像层的剩余部分；
-将所述成像层显影以在所述成像层的剩余部分中得到所述潜像。
25.用于在基板中生成子光刻结构的成像层，所述成像层包括：
-光刻尺寸的剩余部分和被去除部分；
-在所述剩余部分中的第一部分和第二部分，所述第一部分和第二部分具有不同的蚀刻速率，并且具有子光刻的横向尺寸。
26.一种通过粒子辐射来使子光刻图案反相的方法，包括以下步骤：
-形成子光刻图案；
-实施辐射，以在所述子光刻图案下面的层中形成潜像；
-剥离所述子光刻图案；
-将潜像层显影；
-将所述潜像转移到下面的层中。
27.一种在基板上或在基板中制造结构的方法，包括以下步骤：
a)例如通过间隔片技术将至少一个子光刻结构安置在所述基板上；
b)将第二掩模施加在所述基板上以及所述子光刻结构上；
c)使用间隔片生成结构和所述掩模以用于后续的注入步骤，以便在所述基板中生成潜像；
d)剥离所述掩模以及间隔片生成结构。
28.通过以下步骤在基板上或在基板中制造结构而获得的器件，
a)将至少一个侧壁结构安置在所述基板上；
b)使用所述至少一个侧壁结构或由所述侧壁结构生成的结构作为用于后续粒子辐射步骤的掩模，以便在所述基板中生成潜像；
c)至少部分地使用所述潜像以用于所述基板的进一步加工。
29.根据权利要求28所述的器件，其中，所述器件包括半导体器件。
30.根据权利要求29所述的器件，其中，所述半导体器件是微处理器、存储芯片、DRAM-芯片、PCRAM-芯片、闪存芯片、模拟电路、数字电路、光电器件、掩模、生物芯片和微电子机械器件。
31.根据权利要求28所述的器件，所述器件是具有至少一个图像层的中间产物。
32.根据权利要求31所述的器件，其中，至少一个侧壁结构，尤其是间隔片结构被安置在所述图像层上方的层中。
CNA2008100982546A 2007-05-29 2008-05-28 在基板上或中制造结构的方法及由此获得的器件、使子光刻图案反相的方法、成像层 Pending CN101315873A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/754,813 US7794614B2 (en) 2007-05-29 2007-05-29 Methods for generating sublithographic structures
US11/754,813 2007-05-29

Publications (1)

Publication Number Publication Date
CN101315873A true CN101315873A (zh) 2008-12-03

Family

ID=39986013

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100982546A Pending CN101315873A (zh) 2007-05-29 2008-05-28 在基板上或中制造结构的方法及由此获得的器件、使子光刻图案反相的方法、成像层

Country Status (5)

Country Link
US (1) US7794614B2 (zh)
JP (1) JP2008300833A (zh)
CN (1) CN101315873A (zh)
DE (1) DE102007026879A1 (zh)
TW (1) TW200849334A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880323B1 (ko) * 2007-05-11 2009-01-28 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20090102023A1 (en) * 2007-10-19 2009-04-23 Stephan Wege Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate
KR101435520B1 (ko) 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US20100048023A1 (en) * 2008-08-22 2010-02-25 Christoph Noelscher Methods for Manufacturing a Structure on a Substrate and Intermediate Product
KR101540083B1 (ko) 2008-10-22 2015-07-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP5532611B2 (ja) * 2009-01-23 2014-06-25 富士通セミコンダクター株式会社 半導体装置の製造方法及び設計支援装置
US8222154B2 (en) * 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
US8394280B1 (en) * 2009-11-06 2013-03-12 Western Digital (Fremont), Llc Resist pattern protection technique for double patterning application
US8138097B1 (en) 2010-09-20 2012-03-20 Kabushiki Kaisha Toshiba Method for processing semiconductor structure and device based on the same
US8860184B2 (en) * 2011-12-29 2014-10-14 Intel Corporation Spacer assisted pitch division lithography
US9263279B2 (en) 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52128066A (en) * 1976-04-20 1977-10-27 Matsushita Electronics Corp Manufacture of semiconductor device
US4144101A (en) 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4689869A (en) 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
US5017515A (en) 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
JPH0472622A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 半導体装置およびその製造方法
US6010953A (en) 1994-08-02 2000-01-04 Micron Technology, Inc. Method for forming a semiconductor buried contact with a removable spacer
US5795830A (en) 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
DE19526011C1 (de) * 1995-07-17 1996-11-28 Siemens Ag Verfahren zur Herstellung von sublithographischen Ätzmasken
US5893748A (en) 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
US6362117B1 (en) 1998-08-04 2002-03-26 Texas Instruments Incorporated Method of making integrated circuit with closely spaced components
US6362057B1 (en) * 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6960510B2 (en) 2002-07-01 2005-11-01 International Business Machines Corporation Method of making sub-lithographic features
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
US6887395B2 (en) * 2003-02-10 2005-05-03 Intel Corporation Method of forming sub-micron-size structures over a substrate
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
TWI234819B (en) * 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7087532B2 (en) 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7352034B2 (en) 2005-08-25 2008-04-01 International Business Machines Corporation Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
KR100880323B1 (ko) * 2007-05-11 2009-01-28 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
DE102007026879A1 (de) 2008-12-18
US20080296737A1 (en) 2008-12-04
US7794614B2 (en) 2010-09-14
JP2008300833A (ja) 2008-12-11
TW200849334A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN101315873A (zh) 在基板上或中制造结构的方法及由此获得的器件、使子光刻图案反相的方法、成像层
US10276381B2 (en) Semiconductor methods and devices
CN101631897B (zh) 用于蚀刻半导体结构的具有脉冲样品偏压的脉冲等离子体系统
TWI628715B (zh) 特徵尺寸縮減技術（二）
EP0905756B1 (en) Planarization of a non-conformal device layer in semiconductor fabrication
US8324107B2 (en) Method for forming high density patterns
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
US9935015B1 (en) Hybridization fin reveal for uniform fin reveal depth across different fin pitches
CN101044596A (zh) 使用间距倍增的集成电路制造方法
TW200834660A (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
JP2008536297A (ja) フォトリソグラフィー構造よりも狭いピッチを有するパターン
CN102239540A (zh) 制造衬底的方法
TWI780251B (zh) 半導體裝置結構及其製作方法
JP2010129683A (ja) 半導体装置の製造方法
US8828868B2 (en) Method for forming hard mask in semiconductor device fabrication
US20210183656A1 (en) Methods of patterning small features
CN108573864A (zh) 基本无缺陷的多晶硅栅极阵列
US8889558B2 (en) Methods of forming a pattern on a substrate
US20150262815A1 (en) Method of Fabricating Semiconductor Integrated Circuit
CN108231759B (zh) 半导体结构
US20150206760A1 (en) Substrate Mask Patterns, Methods Of Forming A Structure On A Substrate, Methods Of Forming A Square Lattice Pattern From An Oblique Lattice Pattern, And Methods Of Forming A Pattern On A Substrate
TW200415719A (en) Method of planarizing a semiconductor die
US7199018B2 (en) Plasma assisted pre-planarization process
CN103578970B (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081203