CN101310374B - 用于高级焊料凸点形成的方法 - Google Patents

用于高级焊料凸点形成的方法 Download PDF

Info

Publication number
CN101310374B
CN101310374B CN2006800430520A CN200680043052A CN101310374B CN 101310374 B CN101310374 B CN 101310374B CN 2006800430520 A CN2006800430520 A CN 2006800430520A CN 200680043052 A CN200680043052 A CN 200680043052A CN 101310374 B CN101310374 B CN 101310374B
Authority
CN
China
Prior art keywords
solder
solder resist
resist material
srm
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800430520A
Other languages
English (en)
Other versions
CN101310374A (zh
Inventor
M·庞
C·J·巴尔
R·塔尼克拉
C·古鲁默西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101310374A publication Critical patent/CN101310374A/zh
Application granted granted Critical
Publication of CN101310374B publication Critical patent/CN101310374B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

根据一些实施例，提供了一种方法、设备和系统。在一些实施例中，所述方法包括：在衬底的表面上提供阻焊材料；在阻焊材料的顶部上施加掩模材料；对位于穿过阻焊材料和掩模材料二者形成的开口中的焊料进行回流；以及在对所述焊料进行回流之后去除所述掩模材料。

Description

用于高级焊料凸点形成的方法
背景技术
希望能减小包括(例如)“受控塌陷芯片连接”(C4)技术的高I/O倒装芯片的凸点间距。企图减小凸点间距可能会导致过孔尺寸开口、焊料凸点尺寸、焊料凸点高度及其他特征的相应减小，以及针对这些特征的更严格的容限。为了充分地致力于很多潜在应用，可能需要对IC封装设计和处理的理解，包括对材料和工艺流程的理解。 
倒装芯片的可靠性可能受到焊料凸点构造及其他组装因素的影响，包括理解和控制系统和方法以制造其焊料凸点。凸点形成工艺或其各方面中的变动可能会导致倒装芯片器件或制造工艺的故障和/或可靠性降低。 
附图说明
图1是根据本发明一些实施例的示范性工艺的流程图； 
图2A-2E是根据本发明一些实施例的设备在制造工艺各阶段的示意图； 
图3是根据本发明一些实施例的示范性工艺的流程图； 
图4A-4G是根据本发明一些实施例的设备在制造工艺各阶段的示意图； 
图5是根据本发明一些实施例的示范性工艺的另一流程图；以及 
图6是根据本发明一些实施例的系统的示意图。 
具体实施方式
这里所述的几个实施例完全是出于例示的目的。各实施例可以包括这里所述的元件的任何当前或今后公知的版本。因此，本领域的技术人员将从该说明书认识到，可以利用各种修改和改变来实施其他实施例。 
本发明的一些实施例提供了一种用于生产倒装芯片封装的制造工艺。在一些实施例中，倒装芯片是利用晶片衬底形成的，这种晶片衬底在衬底表面上设置的阻焊材料中的开口中形成有导电焊料凸点。在形成焊料凸点的工艺中，根据本发明一些实施例，在焊料回流处理之后，去除掩模材料。 在一些实施例中，如一些附图所示，阻焊材料的上表面可以基本上为平面的(即平坦的)，掩模材料可以包括抵抗附着到焊料的焊料防护掩模材料及其组合。 
提供具有基本上为平面的上表面的阻焊材料，提供焊料防护掩模材料，在焊料回流后去除掩模材料以及其各种组合可以促成一种机制，以提供在诸如高度等特征方面一致性得到了改善的焊料凸点。 
参考图1，示出了用于生产根据本发明一些实施例的设备的制造工艺的示范性流程图，用附图标记100总地表示该流程图。这里的各种工艺，包括工艺100，可以由硬件、软件和/或固件的任何组合来执行。根据一些实施例，可以将用于实施诸工艺，包括但不限于工艺100的指令存储为可执行代码。可以将代码存储在任何适当的公知的或将成为公知的产品或介质。 
在操作105，在衬底材料上施加、获得或者提供阻焊材料。符合IC制造工艺流程的衬底材料可以包括，例如一层或多层有机介电材料。衬底可以包括各种IC特征，例如过孔和导体。 
图2A示出了包括衬底205的示范性晶片200，衬底205的表面上具有沉积、放置、形成或提供的阻焊材料210。可以在衬底205之上对阻焊材料210选择性地进行构图。 
在一些实施例中，穿过阻焊材料210形成开口(例如过孔)。 
在操作110，如图2B所示，在阻焊材料210上施加焊料防护掩模(SRM)材料215。SRM 215可以具有减小或消除焊料附着到其上的能力的特性。SRM215抵抗附着到焊料的能力可以是基于SRM的物理和化学组成。在一些实施例中，SRM 215的物理和化学组成使得焊料附着(即粘附)到SRM 215的能力得到降低或消除且SRM可以经受IC制造工艺的温度和其他应力。例如，SRM 215在承受伴随焊料回流处理的温度时可以保持其焊料防护的特性。在一些实施例中，在热回流处理期间，与SRM 215接触的焊料的表面张力将导致焊料从SRM剥离(例如分离)。根据本发明一些实施例，SRM 215的一方面是，其组成，包括其上的涂层最小化、减小或消除焊料对SRM的润湿。 
在一些实施例中，基于施加到SRM 215表面的涂层，有助于SRM 215抵抗附着到焊料。例如，可以应用诸如聚四氟乙烯(PTFE)(例如 
Figure S2006800430520D00021
其为E.I.du Pont de Nemours and Company的注册商标)等的聚合物涂 层来覆盖SRM 215的表面。在一些实施例中，可以向掩模材料施加超薄化学气相沉积的材料的抗磨损膜(例如基于烷基或烷氧基三嗪硫醇的涂层等)，并可以向掩模材料喷涂或真空沉积具有受控的均匀性的硅酮改性的单层。 
图2B示出了穿过阻焊材料210和SRM 215二者设置的开口220。可以利用与IC制造流程兼容的各种技术和工艺以及本发明的各方面和实施例来穿过阻焊材料210和SRM 215二者形成开口220。在一些实施例中，通过用各种化学、物理和机械工艺和技术在选定区域中选择性地对阻焊材料210和SRM 215进行构图和/或选择性地去除阻焊材料210和SRM 215的区域(分别进行或同时进行)，可以穿过阻焊材料210和SRM 215选择性地制作开口220。在本发明的一些实施例中，可以利用光刻工艺或激光束在阻焊材料210中形成开口220，然后在阻焊材料上选择性地施加SRM 215。在一些实施例中，可以利用激光束同时制作穿过阻焊材料210和SRM 215而形成的开口。 
图2C示出了在图2B的开口220中置入了焊料225的晶片200。焊料225可以是利用焊料印刷工艺施加到每个开口220中的膏的形式。 
如图2D进一步所示，在操作115，位于穿过阻焊剂210和SRM 215形成的开口中的焊料经受或经历回流处理，以制作焊料凸点230。图2D以举例方式示出了形成于晶片200上的三个(3)焊料凸点230。可以通过使焊料经受足以使焊料回流的温度来完成焊料回流。在一些实施例中，开口可以是阻焊剂开口。 
在图2E所示的操作120，在回流处理之后从晶片200去除SRM 215。在一些实施例中，至少从与焊料凸点230相邻的区域去除SRM。在一些实施例中，可以利用与本发明的各实施例的其他方面兼容的各种技术和工艺实现SRM的去除。例如，可以利用各种化学蚀刻工艺、机械技术、激光烧蚀及其组合来去除SRM 215。 
应当理解，回流焊料所需的温度可以有不同，这依赖于(例如)焊料的化学组成。相关领域的技术人员应当理解IC制造的这一方面。因此，这里不包括对具体焊料材料和相应的回流温度的讨论。 
要指出的是，在焊料回流之后掩模材料被去除。于是，在去除掩模材料之前形成了焊料凸点。通过这种方式，工艺100减少或避免了在去除掩 模材料期间焊料的剥离。通过控制为回流处理提供的焊料的量并在焊料回流之后去除掩模材料，可以保持工艺100形成的焊料凸点的一致性或均匀性。 
图3提供了根据本发明一些实施例的示范性流程图。由附图标记300总地表示图3的工艺。还可以参考图4A-4G，结合以下对图3的流程图的描述进一步理解工艺300。 
在操作305，制作、获得或提供包括衬底的晶片以在工艺300中使用，该衬底在其第一表面上具有阻焊材料。可以利用使衬底适于并兼容于本发明实施例的各方面的IC(集成电路)制造工艺的各种方法和技术来生产或形成该衬底。阻焊材料的上表面充分地平坦。 
要指出的是，可以被用作阻焊材料(及其他IC器件部件或特征)的平台或底面的衬底表面可以不是平面的或平坦的。在一些情况下，衬底可以是翘曲的(即，与平面相比在曲率上有变化)。在一些情况下，IC衬底翘曲可能是因为局部的起伏和总体的弯曲。例如，对于单管芯衬底而言，局部起伏可以在10-20μm(微米)左右变化，而总体弯曲可以在40-50μm左右变化。衬底曲率的这种变化可能有助于使倒装芯片及其他IC器件的焊料凸点接近和/或超过焊料凸点的共面性目标。 
图4A提供了包括如在操作305处所述的衬底405的晶片400的示意图。要指出的是，衬底400的上表面不完全是平面的。亦即，衬底405的上表面在曲率上有变化。 
图4B示出了在衬底405的非平面的上表面上置有阻焊材料410的晶片400。阻焊材料410的上表面基本上为平面。在图4B中，阻焊材料410的上表面是平面的，这与阻焊材料410所处的非平面的表面不同。 
在一些实施例中，通过在液体阻焊材料固化之前控制其流动行为以补偿局部和总体的翘曲，对固化前的阻焊材料进行热压层压处理以使阻焊材料的上表面平坦化，化学抛光、机械抛光及其组合，使得阻焊材料410的上表面平坦化。 
在一些实施例中，可以通过在其固化时控制阻焊材料的变形和流动(即流变学控制)以及收缩方面来控制或改善阻焊材料410的平面性。一些但非全部范例可以包括基于可用光限定的苯并环丁烯(benozocyclobutene) 的材料、烷氧基硅烷改性的有机-无机混合物等。除了改善的材料设计之外，还可以使用涉及(例如)施加、印刷过程优化(例如两步施加等)的过程优化。 
在一些实施例中，可以利用或不利用覆盖膜对固化前的阻焊材料进行热压层压处理。该覆盖膜可以包括聚对苯二甲酸乙二酯(即PET)。 
在操作310，在阻焊材料的平面的上表面上设置掩模材料。在图4C中示出了过程300的该方面，其中掩模材料415被示为设置在阻焊材料410的平面的上表面上。 
在一些实施例中，使掩模材料415的上表面呈平面的(即平面化的)。可以使用针对使阻焊材料410平面化而论述的那些方法和技术以及其他平面化方法和技术来对掩模材料415进行平面化。 
在操作315，对位于穿过阻焊材料和掩模材料或在二者中所形成的开口中的焊料进行回流，以在开口中制作焊料凸点。回流处理与本发明的其他方面和实施例兼容。 
图4D-4F提供了操作315的示意图。图4D示出了穿过阻焊材料410和掩模材料415二者设置的开口420。虽然示出了四个(4)开口420，但可以设置从一个到多个的任何数量。在一些实施例中，开口420可以是包括诸如金属化、互连等IC器件特征的过孔。 
图4E示出了晶片400，其中焊料425被示为位于穿过阻焊材料410和掩模材料415二者所形成的开口中。在本发明的一些实施例中，利用焊料印刷方法(例如刮板印刷)而将焊料425置入开口中。 
根据本发明的一些实施例，至少部分由于阻焊材料410和掩模材料415的平面性，可以控制置入穿过阻焊材料410和掩模材料415的开口中的焊料的量。 
在图4F中，已对焊料425进行了回流工艺。回流处理的热温度可以导致焊料425的液体流动并由其形成焊料凸点430。与回流处理相关的温度与本发明各实施例中的材料兼容。 
在操作320去除掩模材料。要指出的是，在焊料回流之后去除掩模材料。于是，在去除掩模材料之前形成了焊料凸点。通过这种方式，工艺300减少或避免了生成高度不同的焊料凸点。亦即，可以按照工艺300的操作 来控制焊料凸点的一致性。 
图4G示出了已从其去除掩模材料415的晶片400。要指出的是，焊料凸点430呈现出一致性或均匀性。由于阻焊材料410和掩模材料415的平面性以及在回流处理之后去除掩模材料415，所以可以实现由工艺300所形成的焊料凸点的一致性或均匀性，其中所述平面性有助于一定量的焊料足以获得一致的焊料凸点，而在回流处理之后去除掩模材料415最小化、减少或消除了焊料从晶片400的剥离。 
图5提供了根据本发明一些实施例的示范性流程图。由附图标记500总地表示图5的工艺。在一些方面中，工艺500包括已经参考工艺100、工艺300以及图1、2A-2E、3和图4A-4G论述的若干方面。 
在操作500，制作、获得或提供包括衬底的晶片以在工艺500中使用，该衬底在衬底的第一表面上具有阻焊材料。阻焊材料的上表面基本上为平面。要指出的是，向其施加阻焊材料的表面可以是或不是平面的或平坦的。在一些情况下，要指出的是衬底在曲率上可以有变化，而不是平面的。 
在操作510，在阻焊材料上施加焊料防护掩模(SRM)材料。SRM可以具有减小或消除焊料附着到其上的能力的性质。SRM抵抗附着到焊料的能力可以依赖于SRM的物理和化学组成。可以使SRM通过各种过程，包括这里参考其他实施例所述的那些过程，来防止焊料润湿。根据本发明一些实施例，SRM的一方面是，其组成，包括其上的涂层将焊料对SRM的润湿最小化、减小或消除。 
在操作515，对位于穿过或在阻焊材料和掩模材料二者中形成的开口中的焊料进行回流，以在开口中制作焊料凸点。回流处理与本发明的其他方面和实施例兼容。 
在操作520，在提供回流处理以制作焊料凸点之后，从晶片去除SRM材料。在一些实施例中，至少从与焊料凸点相邻的区域去除SRM材料。在一些实施例中，可以利用与本发明的各实施例的其他方面兼容的各种技术和工艺来实现SRM材料的去除。 
在焊料回流之后去除SRM材料。在去除SRM材料之前形成了焊料凸点。通过这种方式，工艺500可以减少或避免在去除SRM材料期间焊料的剥离。通过基于阻焊材料(在一些实施例中还有SRM材料)的平面化而控制为回 流处理提供的焊料量以及在焊料回流之后去除SRM材料，可以控制由工艺500形成的焊料凸点的一致性或均匀性。 
在一些实施例中，可以穿过阻焊材料和掩模材料(例如SRM)而将开口(例如420，520)形成至向下一直延伸到焊料凸点焊盘(例如凸点位点)的深度。在一些实施例中，开口可以穿过阻焊材料和掩模材料二者向下延伸到凸点下金属化(UBM)层(未示出)和/或其他材料。 
在一些实施例中，开口(例如420，520)的侧壁可以用于在回流处理期间将焊料包含在其中。 
在本发明的一些实施例中，在制作焊料凸点的回流处理之后去除掩模材料(包括SRM)有助于形成一种机制，以提供一致或均匀的焊料凸点。通过控制开口尺寸、置入开口的焊料量以及在回流处理之后去除掩模材料，可以一贯地保持受到回流处理处理的焊料量。于是，根据本发明一些实施例可以提供一致或均匀的焊料凸点。 
在一些实施例中，根据本发明一些实施例制造的焊料凸点的高度可以在10μm(微米)左右或更小，比如5μm左右变化。 
在本发明的一些实施例中，基本同时完成穿过阻焊材料和掩模材料二者而制作的开口。例如，可以在LPP(激光投射构图)工艺中利用激光束制造穿过阻焊材料和掩模材料二者的开口。可以使用其他方法、技术和工艺来制造穿过阻焊材料和掩模材料二者的开口。通过这种方式，穿过阻焊材料的开口和穿过掩模材料的开口的准线(alignment)可以是一致的。亦即，穿过阻焊材料和掩模材料二者的开口可以是穿过不同材料对准的。 
在一些实施例中，可以同时制作穿过阻焊剂和掩模材料二者的开口以实现开口穿过各层(例如阻焊材料、掩模材料)的开口对准。在一些实施例中，通过同时制作穿过多层的开口可以实现大约5μm或更小的对准容差。 
在本发明的一些实施例中，掩模材料不是由光敏材料构成的。例如，在本发明一些实施例中，利用例如激光束去除掩模材料。因此，掩模材料不必是光敏的，以完成取决于掩模材料的光敏性的蚀刻工艺。 
在本发明的一些实施例中，掩模材料(例如515)是用后即可抛弃的掩模材料。这样，可以通过本发明中的一些方法、设备和系统实现成本节省。例如，掩模材料可以不必具有在其他IC制造工艺中需要的某些特性，例如 光敏性等。用后即可抛弃的掩模材料与本发明的一些实施例兼容。 
在一些实施例中，掩模材料(例如415)可以是可重复使用的掩模材料。 
图6是系统600的示意图，系统600包括如倒装芯片IC封装650的设备，该设备具有根据本发明一些实施例制作的焊料凸点615。倒装芯片650可以连接到存储器625。本领域的技术人员应当理解，除倒装芯片650和存储器625之外，系统400可以包括额外的、更少的或替换的部件。存储器625可以包括任何类型的用于存储数据的存储器，包括但不限于单倍数据速率随机存取存储器、双倍数据速率随机存取存储器或可编程只读存储器。 
在一些实施例中，系统600可以包括在具有平面化的上表面的阻焊材料610中的开口(例如过孔)中制作的焊料凸点615。可以通过如下方式制作焊料凸点615：在阻焊材料610的平面化的上表面上施加焊料防护掩模(SRM)材料(图6中未示出)，对置入穿过阻焊剂610和SRM材料形成的开口中的焊料进行回流处理，并在焊料回流从而制作焊料凸点615之后至少从与焊料凸点615相邻的区域去除SRM材料。 
在一些实施例中，将IC器件620设置成与焊料凸点615接触。IC器件620可以在导电连接器、焊盘和迹线(未示出)处与焊料凸点615接触，以通过焊料凸点615提供IC器件620和衬底605之间的电连接。在一些实施例中，一种设备、系统和器件可以包括通过去除SRM材料(未示出)而制成的焊料凸点615，其中事先在阻焊材料610的顶部上设置该SRM材料，随后，在用于制作焊料凸点615的回流处理之后从其去除该SRM材料。 
应当理解，这里的附图例示了本发明实施例的各方面，而不是本公开内容的全部。例如，应当认识到，图2A-2E、4A-4G和图6可以包括凸点下金属化(UBM)、底填材料及其他倒装芯片特征、部件和属性。 
这里所述的几个实施例完全是出于例示的目的。本领域的技术人员将从该说明书认识到，利用仅由权利要求限制的修改和变化可以实现其他实施例。 

Claims (10)

1.一种形成焊料凸点的方法，包括：
在衬底的表面上提供阻焊材料，所述阻焊材料具有为平面的上表面；
形成穿过所述阻焊材料的开口；
在具有穿过其的所述开口的所述阻焊材料的所述上表面上施加焊料防护掩模(SRM)材料，其中将所述阻焊材料和施加到其上的所述焊料防护掩模材料对准以制作穿过所述阻焊材料和所述焊料防护掩模材料二者的开口；
对位于穿过所述阻焊材料和所述SRM材料二者形成的所述开口中的焊料进行回流，以制作焊料凸点；以及
在对所述焊料进行回流之后去除所述掩模材料。
2.根据权利要求1所述的方法，其中通过如下方式中的至少一种使所述阻焊材料的所述上表面平坦：
在液体阻焊材料固化之前控制其流动行为，对固化前的阻焊材料进行热压层压处理，化学抛光，机械抛光及其组合。
3.根据权利要求1所述的方法，其中所述SRM材料选自如下材料中的一种：可重复使用的焊接掩模和用后即可抛弃的焊接掩模。
4.根据权利要求1所述的方法，还包括：
对位于穿过所述阻焊材料和所述掩模材料二者形成的多个开口中的焊料进行回流，以制作多个焊料凸点；以及
在对所述多个开口中的所述焊料进行回流之后去除所述掩模材料。
5.根据权利要求1所述的方法，其中所述焊料凸点的高度变化为10μm或更小。
6.根据权利要求5所述的方法，其中所述高度变化为5μm或更小。
7.根据权利要求1所述的方法，其中通过光刻来制作穿过所述阻焊材料和所述SRM材料二者的所述开口。
8.根据权利要求1所述的方法，其中利用化学技术和激光烧蚀技术中的至少一种来完成对所述焊料防护掩模材料的去除。
9.根据权利要求1所述的方法，其中对所述SRM材料进行平面化，以使其具有为平面的上表面。
10.根据权利要求1所述的方法，其中基于如下操作中的至少一种，所述SRM材料抵抗附着到焊料：向所述掩模材料施加硅酮改性的单层以及向所述掩模材料的外表面施加焊料防护材料涂层。
CN2006800430520A 2005-12-29 2006-12-11 用于高级焊料凸点形成的方法 Expired - Fee Related CN101310374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/321,103 US7517788B2 (en) 2005-12-29 2005-12-29 System, apparatus, and method for advanced solder bumping
US11/321,103 2005-12-29
PCT/US2006/047333 WO2007078716A1 (en) 2005-12-29 2006-12-11 Method for advanced solder bumping and system manufactured by said method

Publications (2)

Publication Number Publication Date
CN101310374A CN101310374A (zh) 2008-11-19
CN101310374B true CN101310374B (zh) 2011-12-14

Family

ID=37908001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800430520A Expired - Fee Related CN101310374B (zh) 2005-12-29 2006-12-11 用于高级焊料凸点形成的方法

Country Status (5)

Country Link
US (2) US7517788B2 (zh)
KR (1) KR101017508B1 (zh)
CN (1) CN101310374B (zh)
TW (1) TWI345281B (zh)
WO (1) WO2007078716A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305839A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 植球工艺和封装工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145104A1 (en) * 2005-12-28 2007-06-28 Mengzhi Pang System and method for advanced solder bumping using a disposable mask
TW200742515A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Printed-circuit board, and method for manufacturing the same
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US7631796B2 (en) 2007-12-04 2009-12-15 Sony Corporation Selective soldering system
US7583871B1 (en) 2008-03-20 2009-09-01 Bchir Omar J Substrates for optical die structures
US7831115B2 (en) * 2008-03-20 2010-11-09 Intel Corporation Optical die structures and associated package substrates
US7805835B2 (en) * 2008-05-29 2010-10-05 Kinsus Interconnect Technology Corp. Method for selectively processing surface tension of solder mask layer in circuit board
US7648056B1 (en) * 2008-07-03 2010-01-19 Sony Corporation Selective soldering bath
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US9741645B2 (en) * 2011-12-21 2017-08-22 Intel Corporation Dense interconnect with solder cap (DISC) formation with laser ablation and resulting semiconductor structures and packages
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
US9252138B2 (en) 2014-05-27 2016-02-02 General Electric Company Interconnect devices for electronic packaging assemblies
US9570321B1 (en) * 2015-10-20 2017-02-14 Raytheon Company Use of an external getter to reduce package pressure
FR3078821B1 (fr) * 2018-03-09 2020-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une bille de brasure sur une face d'un substrat
CN108878296B (zh) * 2018-06-27 2020-08-18 华中科技大学 一种三维微凸点的制备方法
CN111063268A (zh) * 2019-12-12 2020-04-24 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675532A2 (en) * 1994-03-31 1995-10-04 Du Pont Kabushiki Kaisha Method for forming solder bump in IC mounting board
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
JP3587019B2 (ja) * 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675532A2 (en) * 1994-03-31 1995-10-04 Du Pont Kabushiki Kaisha Method for forming solder bump in IC mounting board
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305839A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 植球工艺和封装工艺

Also Published As

Publication number Publication date
KR101017508B1 (ko) 2011-02-25
TW200739770A (en) 2007-10-16
KR20080070086A (ko) 2008-07-29
US7790598B2 (en) 2010-09-07
CN101310374A (zh) 2008-11-19
US7517788B2 (en) 2009-04-14
WO2007078716A1 (en) 2007-07-12
TWI345281B (en) 2011-07-11
US20090196000A1 (en) 2009-08-06
US20070152024A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
CN101310374B (zh) 用于高级焊料凸点形成的方法
CN107393834B (zh) 内插器、半导体封装和制造内插器的方法
US7579684B2 (en) Methods for packing microfeature devices and microfeature devices formed by such methods
US10154599B2 (en) Redistribution film for IC package
US20150125993A1 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
CN101409267A (zh) 半导体器件及其制造方法
CN101395699A (zh) 将形成于衬底中的过孔平坦化的方法
US11348869B2 (en) Method of manufacturing chip packaging structure
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
TWI655714B (zh) 封裝基板、封裝半導體裝置與其之封裝方法
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
US20060284292A1 (en) Package structure of chip and the package method thereof
US10014456B2 (en) Flexible circuits with coplanar conductive features and methods of making same
US20230085930A1 (en) Semiconductor Package with Multiple Redistribution Substrates
US11817382B2 (en) Package substrate insulation opening design
US9991206B1 (en) Package method including forming electrical paths through a mold layer
US7358116B2 (en) Substrate conductive post formation
US10418339B2 (en) 3D packaging method for semiconductor components
CN111148373B (zh) 电路板制造方法
JP2004221588A (ja) ウェハまたはダイ上の突起の高さの違いをなくすための方法
US7504726B2 (en) Chip and manufacturing method and application thereof
CN113330562A (zh) 用于高级封装应用的精密再分配互连形成的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214