CN101277104A - 改进的延时电路及时间数字转换器 - Google Patents
改进的延时电路及时间数字转换器 Download PDFInfo
- Publication number
- CN101277104A CN101277104A CNA2008100840973A CN200810084097A CN101277104A CN 101277104 A CN101277104 A CN 101277104A CN A2008100840973 A CNA2008100840973 A CN A2008100840973A CN 200810084097 A CN200810084097 A CN 200810084097A CN 101277104 A CN101277104 A CN 101277104A
- Authority
- CN
- China
- Prior art keywords
- delay circuit
- signal
- delay
- circuit
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
- H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Abstract
本发明公开了一种延时电路,该延时电路包括延时线,该延时线包括第一延迟电路和下游连接的至少一个第二延迟电路。插值电路用于产生通过在延迟线中被延迟的连续信号而得到的中间信号。
Description
技术领域
本发明涉及延时电路及时间数字转换器。
背景技术
在电子仪表和信号处理中,时间数字转换器(缩写为TDC)是用于将不规则或周期脉冲转换为它们的时间索引的数字表示。
附图说明
下面将参照附图通过示例性实施例来详细描述本发明,附图中:
图1示出了时间数字转换器的第一实施例;
图2A示出了延时电路的第一实施例的一部分;
图2B示出了延时电路的第二实施例的一部分;
图3示出了延时电路的第三实施的一部分;
图4示出了延时电路的第四实施的一部分;
图5是示出根据图4的实施例的相对于基准信号的输出信号的时序图;
图6A示出了示出延迟信号从低电平到高电平的转变的第一信号-时间示意图;
图6B示出了示出延迟信号从低电平到高电平的转变的第二信号-时间示意图;
图7A和图7B示出了插值电路的第一和第二实施例;
图8示出了插值电路的第三实施例;
图9示出了插值电路的第四实施例;
图10示出了插值电路的第五实施例;
图11示出了延时电路的实施例;
图12示出了具有时间数字转换器的锁相环;
图13示出了时间数字转换器的实施例;
图14示出了根据图13的时间数字转换器中的相对于时间的不同信号;
图15示出了时间数字转换器的第五实施例的一部分;以及
图16是示出用于时间数字转换器的方法的实施例的流程图。
具体实施方式
在以下的描述中,披露了本发明的其他方面和实施例。此外参考构成本文一部分、并在其中示出了可以实现本发明的方式的附图。附图的实施例进行了详述以提供对本发明的一个或多个方面的更好理解。这些实施例中的一些可以包括不同装置的通用元件。这样的实施例将使不同的方面直观化,以加深对本发明的理解。本公开不是旨在将本发明的特征或主要元件限于具体实施例。相反,本领域的技术人员可以以不同的方式对所呈现的实施例中披露的不同元件、方面和特征进行相互结合或替换,以实现本发明的一个或多个优点。此外,本领域的技术人员可以使用变体或其他的装置来实现要求保护的主题。因此,应该理解,在不背离本发明的范围的情况下,可以使用其他的实施例,并且可以进行结构上的或逻辑上的改变。附图中的元件无需彼此相对地成比例。为了说明的目的,对元件的命名可以不同。当然,这些元件并不限于在此示出的实施例。相同的参考标号对应于类似的部件。
时间数字转换器是可以被用于将两个事件之间的脉宽或时间差转换成数字值的数字电路。该时间差可以通过两个信号相互比较而得到。例如,如果两个信号都包括上升沿和下降沿,则可以测量第一信号和第二信号的两个连续沿之间的差并将其转换成数字值。
图13示出了时间数字转换器以及将被转换的信号cko的实施例的图示。该转换器包括具有串联连接的多个单独信号延迟电路的延时电路。该实施例中的这些单独信号延迟电路中的每一个均包括反相器电路。这些反相器电路中的每一个都使信号cko延迟被称为级延迟时间的特定时间量。这些反相器的级延迟时间取决于多种设计具体参数,例如反相器中使用的晶体管栅极的尺寸。每个延迟电路的输出端都连接至各自的锁存电路d,锁存电路根据基准信号ref进行计时和采样。因此,这些锁存电路由基准信号ref触发,并且对在延时电路中的每个反相器的输出端处的信号进行采样。输出值s(0)到s(n)表示对应于信号cko的时钟沿相对于基准信号ref的连续沿之间的时间差的数字值的不同位。
图14是示出了将被转换的信号cko随时间而变化的结果以及对应于9位数字值s(0:8)的延迟采样信号d(1)至d(8)的结果。第一延迟信号d(1)对应于第一信号cko并被延迟特定时间tD。时间tD由根据图13的延时电路的第一延迟电路的级延迟时间给定。当信号cko通过延时电路的多个延迟电路时,对由每个反相器中的级延迟时间tD形成的总延迟进行累加。当由基准信号ref对延迟信号cko进行采样时,响应于信号cko的脉宽,一些锁存器包括逻辑高值,而其他锁存器包括逻辑低电平。在该实例中,锁存器d(3)至d(6)包括高值“1”,而其他锁存器d(1)、d(2)和d(7)、d(8)处于低电平“0”。因此,数字9位值s(0:8)表示信号cko的脉宽。同样,也可以获得将被测量的信号的连续沿和基准信号之间的时间差。
然而,信号延迟电路的级延迟时间确定了关于基准信号的最大分辨率。通过减少分级延迟,可以提高分辨率。然而,似乎存在着由设计具体参数和技术限制所造成的如图13所示的反相器电路的最小级延迟时间。
为了在转换基于时间的信号时增加分辨率,图1示出了使用内插技术的时间数字转换器的实施例。在此所示的时间数字转换器包括具有第一延迟线A和第二延迟线B的延时电路。在延迟线A和B的每一个中,信号被传送通过多个延迟电路10a到10e,为了说明的目的,只示出了这些延迟电路中的一些。第一和第二延迟线A和B中的两路信号均从输入端90处的单个信号sig得到。输入端90连接至转换单元9,转换单元在端子93处提供第一延迟线上的第一信号,以及在端子92处提供第二延迟线上的相对于第一信号的反相信号。两路信号都由端子90处的信号sig得到。当然,转换单元9本身也可以产生两路互补的信号。例如,转换单元9可以包括差分振荡器,该差分振荡器提供第一时钟信号,以及相对于第一时钟信号被反相并且实质上与其同步的第二时钟信号。在该实施例中,转换单元以最小化互补信号92和93的时滞(skew)的方式来实现。
端子92上的反相信号可以相对于第一非反相信号同步,这形成从低电平到高电平以及从高电平到低电平的基本相等的转变。为此,转换电路9包括经由具有两个反相器电路的第一链连接至输入端90的输出端93,以及连接至具有三个反相器的第二链的第二输出端92。所有的反相器都可以包括用于接收复位信号的复位端子91。经由端子92连接至第二延迟线B的反相器链使输入端90处的信号延迟特定延迟时间并将信号的电平反相。相对于施加在端90处的信号sig,连接至用于延迟线A的端93的第一反相器链不对该信号进行反相。然而,它也使该信号延迟。第一链的延迟时间被选择为基本等于第二链的延迟时间。这可以例如通过对两个链使用不同的反相器参数和/或不同制造技术来实现。例如,与第二链的晶体管的栅极相比,第一反相器链的晶体管的栅极在尺寸上可以不同。此外,掺杂材料和/或浓度也可以不同。
因此,连接至第二延迟线B的端子92处的信号被反相,但是相对于连接至第一延迟线的端子93处的信号,其具有基本相同的延迟。两个反相器链的反相器的延迟都可以在延迟电路10a到10e的级延迟的范围内,但是还可以包括不同的值。此外,每个链中的反相器的数量可以不同。
具有第一和第二延迟线A和B的延时电路还包括闭合回路,在该闭合回路中,最后一个延迟电路10e的输出端子连接至转换电路9和第一延迟电路10a之间的各个节点100a、100b。这些节点可以包括多路复用器或其他耦合元件。计数器10f连接至这些延迟线中之一,用于对延迟信号的全循环进行计数。由于反馈路径和通过延迟线的反复转变,该实施例可以减少延迟链中的延迟元件的总数量。延迟线还可以包括串联连接而没有反馈的多个其他延迟元件。因此,在这样的实施例中,可以无需计数器10f。
尽管此处仅示出了用于该实施例中的延时电路的五个延迟电路10a至10e,但是可以使用多个延迟电路。延迟电路10a至10e中的每一个都包括第一输入端11a和第二输入端12a。输入端11a和12a分别连接至各自延迟电路中的延迟元件,这两路延迟元件具有基本相同的级延迟。延迟级10a至10e中的每一个的延迟元件还对施加至其输入端之一的信号的电平进行反相,并在其输出端处提供反相信号。因此,输入端之一处的信号被提供为相应输出端处的反相信号。此外,延迟元件的级延迟可以基本相等并且也处于转换单元9的反相器的级延迟的范围内。在输出端13a和14a处分别提供第一延迟线A和第二延迟线B的被延迟和反相的信号。输出端13a和14a连接至下游连接的其他延迟电路的输入端。
在该实施例中,第一延迟电路10a的输出端连接至第二延迟电路10b的输入端11b、12b。第二延迟电路10b还包括具有基本相等的级延迟的延迟和反相器元件,并且还具有与第一延迟电路10a的延迟元件相同的级延迟。第二延迟电路10b的输出连接至第三延迟和反相电路10c,该第三延迟和反相电路上游依次连接至第四延迟电路10d等。
连接至各个插值电路20a至20h的节点被安排在两个连续延迟电路之间。例如,连接在输出端子13a和输入端子11b之间的第一延迟线A上的节点200a连接至第一插值电路20a。设置在第二延迟线B中的第一延迟电路10a的端子14a与第二延迟电路10b的端子12b之间的节点200b连接至第二插值电路20b。第一插值电路20a的输出连接至在延迟线B中的第二延迟电路10b的输出。进一步地,第二插值电路20b的输出连接至在延迟线A中的第二延迟电路10b的输出端。换言之,插值电路20a和20b通过它们的输入端子连接至延迟线A和B之一,并通过它们的输出端子连接至各自的另外一条延迟线B、A。
此外,还提供了其他的插值电路20c至20h。插值电路20c和20d通过其输入端子分别连接至延迟线B和A,并且还连接至插值电路20a和20b的输出端子。插值电路20c和20d的输出端子依次在各自的另一延迟线处连接至延迟电路10c的输出端子。
特别地,插值电路20d通过其输入端子连接至延迟线A的输入端子11c,并通过其输出端子连接至在延迟线B上的延迟电路10c的输出端。插值电路20c连接至插值电路20a和20e,并连接至在延迟线B中的延迟电路10c的输入端子12c,以及连接至在延迟线A中的延迟电路10c的输出端子。
其他的插值电路20e、20f和20g、20h以相同的方式连接至延迟电路10d、10e之间的各延迟线A、B。
插值电路在延迟电路的输入端子和输出端子之间的互连保证了将被施加至插值电路20a至20h的信号的相同逻辑电平和/或转变。换言之,节点200a处的信号的下降沿被反相并被提供至在延迟线A中的电路10b的输出处。在节点200b处,施加了上升沿。因此,分别具有上升沿或下降沿的两路信号被施加至插值电路20b。如果延迟电路不对施加至其输入的信号进行反相,则插值电路可以连接至延迟线之一。
当将信号sig施加在输入端90时,该信号被反相并被施加至信号线B的输出端子92处。非反相信号被提供在延迟线A的端子93处。这两路信号基本同步并传送通过延时电路以及通过延迟电路10a至10e。由于延迟电路10a至10e的延迟,它们还包括一个级延时单元的时间差。例如,如果在延迟线B中的延迟电路10c的输入端子12c处提供具有上升沿的信号,在延迟线A中的延迟电路10c的输出端子处也施加上升沿。
插值电路20a至20h基于延迟线A和延迟线B上的信号之间的模拟插值产生多个中间信号,其中,多个中间信号之间具有时间差和一个级延迟单元的延迟。为此,它们使用延迟线A和B中的信号从低电平到高电平以及反之的转变过程中的上升时间或下降时间。插值电路20a至20h可以产生通过延迟线A和B中的信号的电平直接得到的输出信号,并且还通过第一和第二延迟线A和B中的延迟的连续信号得到至少一个中间信号。这些中间信号还可以通过延迟线A和B中的延迟信号的时钟沿得到。内插的结果提供在端子21a至21h处。
图1的实施例示出的延时电路可以连接至评估电路30,该电路可以包括连接至输出端子21a至21h之一的锁存电路。评估电路30还可以包括多个锁存电路,它们中的每一个都连接至多个插值电路各自的输出端。如果插值电路的输出端子提供的不是单个位而是多个位的信号,即如果提供了输出信号和中间信号的情况,则这样的多位信号的每一位都被提供至锁存电路。
评估电路30的锁存电路还在输入端子31处连接至基准信号ref。锁存电路响应于基准信号ref对其输入端的值进行采样,从而产生在输出端子32处所提供的并对应于基准信号ref和信号sig之间的时间差的数字数据字。
电路20a至20h中的插值根据电路20a至20h中的模拟插值的电平来增加时间数字转换的分辨率。尽管在该实施例中,延迟电路10a至10e中的每一个的输出端都连接至相应插值电路各自的输入端子,但是插值电路和延迟电路的其他组合也是可以的。例如,只有一些延迟电路可以通过其输出连接至相应的插值电路。这可以导致根据连接至延时电路的插值电路的位置而改变分辨率。可替换地,电路20a至20h中的插值电平可以改变。例如,一些插值电路可以达到更精确的比例插值(scaled interpolation),这导致该区域的较高分辨率,而其他插值电路可以包括较低级的插值。
图2A示出了包括第一延迟线A和第二延迟线B的延时电路的实施例的一部分。延迟线A和B中的每一个都包括串联连接的多个反相器15a至15h以及16a至16h。第一和第二延迟线A和B中的最后一个反相器15h、16h的输出端子可以连接至其他此处未示出的反相器,也可以在反馈环路中循环返回。在该实施例中,反相器15a至16h中的每一个都可以包括产生限定的级延迟时间的特定级延迟。每条延迟线中的反相器的延迟时间可以相等或至少彼此非常相似。当然,由于在制造延时电路的过程中的工艺变化和其他外部参数,可能静态地引入延时内的一些变化。可能还会出现像例如电源电压波动的动态变化。
然而,这些反相器的级延迟时间可以在每个反相器的下降或上升时间的范围内。因此,第一信号的上升沿与延迟了一个级延迟的第二信号的上升沿有重叠。
在根据图2A的实施例中,施加至第一和第二延迟线A和B的信号D和DN基本彼此同步。信号边或沿的转变可以基本同时出现。当传送通过各延迟线A和B的延时电路时,具有相同逻辑电平或相同转变方向(从低到高或相反)的信号彼此具有一个级延迟的时间差。例如,延迟线B中的第一反相器16a的输出端14a处的信号可以对应于延迟线A处的第二反相器15b的输出信号。由于信号DN中引入的反相,延迟线A的反相器15d的输出端处的信号可以对应于延迟线B的节点200f处的信号。
延迟线A中的反相器15a至15h以及延迟线B的反相器16a至16h的输出端中的每一个都分别连接至输出节点端21a至21o以及21b至21p。这些输出端是各插值电路20a至20n的一部分。每个插值电路还包括连接在各延迟线中的各反相器15a至15h以及16a至16h的输出端和下流连接的反相器的输入端之间的节点200a至200n。这些插值电路分别包括插值元件24a至24m以及23b至23n。这些插值元件设置在两条延迟线A和B之一中的反相器的输入端和对应另一延迟线的相应反相器的输出端之间。例如,电路20a的插值元件24a连接至延迟线A中的节点200a,该节点还是反相器15b的输入端,以及电路20a的插值元件24a还连接至在延迟线B的反相器16b的输出端处的节点200d。相应地,插值元件23b连接在延迟线B中的节点200b和延迟线A的节点200c之间。
换言之,根据图2A的延时电路的实施例包括用于提供具有时钟沿的延迟信号的延迟电路,该延迟电路具有第一延迟线电路对(例如,反相器15a、16a)以及下游连接的至少一个第二延迟线电路对(例如,反相器15b、16b)。延迟线电路对中的第一个被安排在第一延迟线A中,而另一个被安排在第二延迟线B中。具有插值元件24a或23b的插值电路20a、20b交叉连接在第一延迟线电路对的输出端子和所述的至少一个第二延迟线电路对的输出端子之间。
插值电路通过模拟插值来产生中间信号,并将它们提供至其相应的输出端21′a至21′m。为此,它们在延迟线A和B中的各自的信号从低电平到高电平(或相反)的转变过程中使用上升或下降时间。
图6A示出了包括中间信号的电压信号随时间变化的曲线图。第一信号VS1从电压V1的低电平到电压V2的高电平的转变对应于逻辑“0”到逻辑“1”的转变。上升或下降边或沿的斜率取决于电路元件的设计。还取决于所使用的技术、制造工艺和其他外部参数。在该非限制实施例中,上升时间稍大于级延迟tD。下降时间可以在相同的范围内。上升和下降时间还可以稍小于级延迟。然而,这会导致插值信号的平坦转变区域,这会增加采样锁存器中的一些亚稳定性的风险。
相对于第一信号VS1延迟了一个级延迟时间的第二信号VS2显示了相似的上升状态,但是具有级延迟时间tD的时间偏移。如果上升时间在级延迟时间的范围内,则在延迟了级延迟tD的信号VS2开始分别上升或下降时,第一信号VS1仍然上升或下降。从图6A中可以看出这种状态,其中,第一信号VS1仍然上升,同时延迟信号VS2也开始上升。
使用模拟插值技术产生至少一个附加信号,在根据图6的实施例中,该附加信号大致位于第一和第二信号VS1和VS2的正中间。在另一个实施例中,可以使用其他的插值技术产生附加的中间信号。不仅对第一和延迟的第二信号进行采样,而且还对中间信号进行采样形成附加信息并增加整体的分辨率。
为了产生中间信号,图7A示出了插值电路的实施例,该插值电路可以选择性地连接至各延迟电路的输出端。根据图7A的实施例包括具有串联连接在两个开关晶体管C1和C2之间的可调电阻器R1和R2的无源分压器电路。开关晶体管C1、C2分别连接至端子TV1和TV2。控制信号Ctrl可以被施加至用于将电阻器与相应的延迟路径相连接的晶体管的栅极。通过开关晶体管,可以选择性地使插值电路激活或无效。例如,如果不需要较高的分辨率,则可以使插值电路无效以减少总的功耗。两个可调电阻器R1、R2之间的节点连接至输出端以提供中间信号Q。两个电阻器R1、R2的电阻值可以相等,以保证中间信号位于信号V1和信号V2的正中间。可以使用不同的电阻值,例如,来补偿像第一和第二延迟线中的延迟电路的不同的缓冲器延迟的不同影响。该调整使得后续补偿温度影响或工艺变化成为可能。此外,由连接至插值器的输出端的寄生电容引起的有限时间常数也可以被补偿。
图7B示出了包括串联连接在开关C1′和C2′之间的四个电阻器R1至R4的分压器的另一个实施例。开关C1′和C2′将四个电阻器与TV1和TV2的输入端连接。如果开关C1′和C2′都闭合,则插值电路总共产生三个中间信号。如果电阻器R1至R4包括相同或相似的值,则这些信号被相等地安排在第一信号V1的级延迟时间tD和第二信号V2之间。这些中间信号的逻辑电平提供附加信息和精确比例时间分辨率。因此,插值电路在两个连续信号的信号转变之间产生中间信号增加了时间分辨率。附加的中间信号仍然基于延迟信号并由延迟时间得到,其相对地对制造过程中的变化不敏感。
图6B示出了用于信号VS1和VS2以及通过根据图7B的插值电路产生的中间信号的上升信号从电压V1到电压V2的转变。通过使用用于插值电路的具有电阻器的无源分压器,可以根据额外产生的中间信号的数量显著增加时间测量的分辨率。
在前述实施例中,一条延迟线中的延迟元件的输出端连接至另一条线中的相应延迟元件的输入端。图2B示出了另一个实施例,其中,插值电路被安排在各个延迟线中的相应的延迟元件的输出端上。由虚线区域表示的延时电路包括第一延迟线A和第二延迟线B,其中的每一条都具有串联连接的多个延迟元件150。第一和第二延迟线A和B连接至转换单元9a,转换单元在第一输出端子93处提供第一信号。第二输出信号被提供在端子92处。如图2B所示,相对于第一信号,第二输出信号具有延迟,其可以在每条线A、B中的延迟元件150之一的延迟时间的范围内。
每条延迟线的延迟元件150可以具有或不具有反相属性,并且可以被实现为反相器。它们中的每一个仍都在其各自的输入端使信号延迟,并提供延迟的输出信号。因此,延迟元件的输出端处的信号具有相同的逻辑电平和/或相同的转变方向。插值电路160a至160d连接至延迟线元件的相应输出端。插值电路提供一个或多个信号,这些信号被施加至各个数据锁存器30′。响应于时钟信号ref对这些锁存器进行读取。
图8示出了插值电路的可选实施例。该电路包括逐个串联连接在开关晶体管C1和C2之间的多个P型场效应晶体管pt1至pt4。这些开关晶体管连接至端子TV1和TV2。在这些开关晶体管的栅极处可以施加控制信号以选择性地使插值电路激活或无效。P型晶体管pt1至pt4的栅极端子连接至基准电位V1。基准电位可以是接地基准VSS,还可以稍低于VSS。第一p型晶体管pt1的衬底端子也与端子TV1连接,而其他晶体管pt2至pt4的衬底端子与两个相邻连接的晶体管之间的输出节点连接。此外,n型晶体管nt1至nt4的第二串联电路与p型晶体管pt1至pt4并联连接。这些n型晶体管的栅极端子连接至高电位V2。电位V2可以是电源电位VDD,还可以高于电源电位。第四晶体管nt4的衬底端子连接至端子TV2。其他n型晶体管的衬底端子连接至两个相邻的n型晶体管之间的各节点。两个n型或p型晶体管之间的这些节点连接至输出端以提供数字数据字Q。
图9示出了插值电路的另一个实施例。插值电路包括其中都串联连接在端子TV1和TV2之间的四个n型晶体管nt1至nt4和四个p型晶体管pt1至pt4的并联电路。第一n型晶体管nt1的栅极端子以及第一p型晶体管pt1的衬底端子均连接至第一端子TV1,而最后一个p型晶体管pt4的栅极端子和晶体管nt4的衬底端子均连接至端子TV2。两个p型和n型晶体管之间的节点连接至输出端子,并连接至相应的晶体管rt1至rt3。这些晶体管rt1至rt3可以接收其栅极端子处的复位信号并响应于各节点处的复位信号施加电位V1。复位信号可以包括VSS或确保晶体管复位的不同电位。此外,两个相邻晶体管之间的每个节点都分别连接至p型晶体管pt1至pt3和n型晶体管nt2至nt4的栅极。P型晶体管pt2至pt4和n型晶体管nt1至nt3的衬底端子也连接至各节点。
两个相邻晶体管之间的节点提供表示三个中间信号的数据字Q(2:0)。在工作过程中,响应于端子TV1和TV2处的电压的转变,这些p型晶体管或n型晶体管分别被锁定。这些导电晶体管还提供其导电沟道上的电压降。该电压降从达到目标电平开始使信号延迟。因此,由插值电路产生的信号的转变处于端子TV1和TV2处的信号的两个连续转变之间。
根据图8和图9的实施例使用p型和n型场效应晶体管来实现。当然,也可以使用双极型晶体管、MOSFET、MESFET或其他类型的晶体管。通路(pass gate)晶体管、传输门晶体管或接成二极管式的晶体管也是可以的。图10示出了具有安排在端子TV1和TV2之间的四个二极管D1至D4的另一实施例。在两个相邻的二极管之间,这些节点被设置为连接至输出端,以提供表示三个轻微延迟中间信号的三位数据字Q(2:0)。此处所示的二极管还实现分压,并将预定比率的分压提供至输出端Q处。与使用电阻器的分压器相比,这些二极管包括传输方向,同时抑制反向中的任何信号。因此,如果必须确定这些信号是从低电平到高电平还是从高电平到低电平转变,则必须使用具有多个二极管的两个串联电路。
因此,插值电路可以包括无源插值网络或有源插值网络。插值电路以预定比率对施加至其的外部电压进行分压,并将相应的中间信号提供在其输出端处。该预定比率和例如中间信号的数量提供了在时间数字转换器中的较高分辨率,该时间数字转换器可以对延迟线尤其是延迟线元件上的变化不敏感。
对于延迟线和这种延迟线中的延迟元件,可以实现不同的实施。在图4中可以看到延迟线的另一个实施例。延迟线A和B通过利用差分放大器60至65作为延迟线元件而形成组。每个放大器都包括输入端“+”和“-”以及相应的输出端。施加至其输入端的具有逻辑高电平和低电平的各个信号被提供至各输出端处,其中,信号具有也表示逻辑低值和高值的振幅。当然,这些放大器的增益可以不同,以例如补偿任何消散效应。
第一差分放大器60的输入端适于接收用于第一延迟线A的信号cko以及用于第二延迟线B的相对于信号cko的反相信号第一放大器60的输出端连接至连接在下游的第二差分放大器61的输入端子。在差分放大器60至65中的每一个中,输出信号与相应的输入信号相比被反相并延迟。
延迟线A中的差分放大器60至64中的每一个的输出端子都连接至相应的节点,以在端子80处提供单个位d(1)至d(5)。换言之,相对于基准信号,对这些端子处的逻辑电平进行采样。对逻辑电平进行采样的结果可以被结合来产生例如表示信号cko和基准信号之间的时间差的数字字。为了进一步增加延时电路的一些区域中的分辨率,设置了不同的插值电路。具有串联连接的两个电阻器70和71的第一插值电路被安排在第一放大器60的第一输出端子“+”和第二放大器61的输出端子“+”之间。两个电阻器70、71之间的节点提供第一中间信号i(1)。包括具有串联连接的三个电阻器72至74的分压器的第二插值电路设置在第三放大器62的输入端子“+”及其相应的输出端子“+”之间。在第二插值电路的电阻器72、73以及73、74之间的两个节点被连接,以提供附加的中间信号l(1)和l(2)。
此处示出的电阻器70至74可以具有相同或不同的电阻。由于第二插值电路中的附加中间信号,其分辨率相对于第一插值电路增加。因此,在一个实施例中,延时电路可以包括不同的插值电路,从而产生不同的总分辨率。尽管在该实施例中仅示出了两个插值电路,但是还可以使用其他的插值电路。此外,这些插值电路可以被安排在延迟线的不同位置处。还可以在一个实施例中将这些插值电路可替换地连接至第一或第二延迟线。这样可以减小由于不均衡的工作负载而造成的变化。
图5示出了随时间变化的信号cko的传送以及输出信号d(1)至d(5)和中间信号i(1)和l(1)和l(2)的对应逻辑值。对于该实例,信号cko包括具有特定脉宽的单脉冲。为了说明的目的,此处未示出反相信号在每个差分放大器中产生的延迟导致相应的输出端80处的恒定延迟脉冲。因为差分放大器包括基本相同的级延迟,所以两个连续输出信号d(1)至d(5)处的延迟在相同的范围内。由第一插值电路产生的第一中间信号i(1)也包括脉冲。该脉冲被延迟,但其上升沿和下降沿大致在第一输出信号和第二输出信号d(1)和d(2)的相应的上升沿和下降沿的正中间。
因此,两个中间信号l(1)和l(2)还包括相对于信号d(2)和d(3)的等距的上升沿和下降沿。如果只用没有这些插值电路的放大器的输出来产生相应的数字值,则会丢失一些附加的时间信息。在该实例中,当信号cko传送通过根据图4的实施例的放大器62时,以大致1/3和2/3的级延迟时间tD对信号cko的传送进行采样。当对传送通过连接至第二插值电路的延迟电路元件的信号进行采样时,由第二插值电路产生的附加的两路中间信号l(1)和l(2)将增加总分辨率。产生不同中间信号的这些插值电路可以增加延迟电路的一些区域中的分辨率,从而产生表示时间差但对于多个字部分具有不同分辨率的数字字。
图3示出了具有延时电路的时间数字转换器中的一部分的另一个实施例。延时电路包括用于信号SD的第一延迟线和用于反相信号SDN的第二延迟线。信号SDN被反相,另外相对于信号SD基本同步。此处示出的第一延迟线的部分包括第一和第二反相器15b、15c。第二延迟线包括下游连接至其的第一反相器16b和第二反相器16c。此外,包括部件24a、24c和23b、23d的插值电路被安排在连接至相应的另一延迟线的反相器的输出端的延迟线之一中的反相器之一的输入端之间。
第一延迟线的反相器15b和第二延迟线的反相器16b可以被组成为第一延迟电路元件对。相应地,第一和第二延迟线的反相器15c和16c被分组为表示第二延迟电路元件对。因此,插值电路24a连接在第一延迟线中的节点200a和第二延迟线中的节点200d之间。相应地,第二插值电路23b设置在节点200b和节点200c之间。插值电路24c和23d以类似方式被设置为交叉地将相应的第二反相器对的输入端子连接至输出端子。
一个实施例中的插值电路24a至23d中的每一个都包括第一电阻器和第二电阻器的串联电路。每个插值电路中的两个相应电阻器之间的节点210′a、210′b、210′c、210′d提供中间信号。该中间信号施加至包括多个触发器300至305的评估电路30′。更具体地,插值电路24a和23b的中间信号施加至触发器301,而第三和第四插值电路24c和23d的节点210′c和210′d处的中间信号被施加至触发器304。
触发器300至305中的每一个都包括数据输入端子D、用于反相信号的输入端子DN、时钟端子C和输出端子Q。时钟端子连接至用于基准信号ref的基准信号端子CP。第一触发器300的数据输入端D连接至节点200a并且其输入端DN连接至第二延迟线的节点200b。触发器302的输入端D连接至反相器16b和16c之间的节点200d并且其输入端DN连接至节点200c。触发器301对提供在端子210′a和210′c处的中间信号进行锁存。如果适当,触发器303总是产生与触发器302相同的输出信号,并且还可以省略。最后,触发器305的输入端D连接至第一延迟线中的反相器15c的输出端处的节点200e,并且其输入端DN在节点200f处连接至第二延迟线。
在工作过程中,信号SD和SDN传送通过这些延迟线以及反相器15c至16c。在每个反相器中,它们都被反相并被延迟特定级延迟时间,该级延迟时间由相应的反相器15b至16c的设计所决定。触发器300至305响应于至相应的时钟端子C的基准信号ref来存储相应的逻辑电平。在触发器300至305中的每一个中的采样信号均被提供至其相应的输出端Q。在两路延迟线中的信号的使用减少了设计制造变化的影响并提高了抗任意干扰的鲁棒性。由于在端子210a至210c处使用了中间信号,因此该实施例中示出的分辨率会被增加到2倍。
这些延迟元件可以以多种方式来实现。例如,在根据图3的实施例中,通过使用具有特定延迟时间的单个反相器来实现了两条延迟线中的延迟。在根据图4的实施例中,使用了相互连接的差分放大器。延迟元件的输出不需要是轨对轨信号。
图11中示出的另一个实施例中,其中,单个反相器被差分反相器代替。该差分反相器包括串联连接在电源电位V2和基准电位V1之间的具有两个晶体管T6、T1的第一对晶体管以及具有两个晶体管T3、T2的第二对晶体管。在一个实施例中,V1可以包括Vss,以及V2可以包括Vdd。P型晶体管T6和n型晶体管T1的栅极端子连接至输入端子D。p型晶体管T3和n型晶体管T2的栅极连接至端子DN。在输入端D、DN处,可以施加表示逻辑电平的信号和表示反相逻辑电平的相应信号。晶体管T6、T1之间的节点以及晶体管T3、T2之间的节点连接至用于输出信号的输出端QN以及用于相应的反相输出信号的端子Q。此外,另外的p型晶体管T5、T4被安排为与该电路中的各晶体管对的p型晶体管并联。晶体管T4的栅极连接至输出端QN,并且晶体管T5的栅极连接至输出端Q。
在该实施例中,晶体管T3至T6中的每一个通过第一和第二端子分别连接在输出端Q和QN之一和电源电位VDD之间。当将信号和相应反相信号施加到输入端子D和DN处时,该信号被反相并被提供到输出端子Q和QN。交叉连接的附加晶体管T4、T5增加效果并改善转变特性。在可选实施例中,交叉连接的反相器对可以连接在Q与QN之间。电流驱动反相器(current-starved inventer)还可以用作用于时间数字转换器或时间延迟线的延迟元件。
尽管在这些实施例中,在插值电路之间使用了两条延迟线,但是也可以利用单个延迟线来实现模拟插值。图15示出了具有多个串联连接的反相器70至76的单个延迟线的实施例。每个反相器都提供基本相同的级延迟。在延迟线处,逻辑信号cko被施加至第一反相器70的输入端处。此外,多个插值电路被设置在第一反相器的输入端子和在连接至第一反相器下游的第二反相器的输出端子。换言之,在插值电路的端子之间安排两个反相器。这种安排确保了具有相同逻辑电平的信号在这些插值电路中被处理。
在该实施例中,第一插值电路80连接至反相器71的输出端子以及反相器73的输出端子。第二插值电路81连接在反相器73和75的输出端子之间。插值电路82和84分别连接在反相器72、74以及74、76的端子之间。插值电路80至84中的每一个都提供施加至锁存电路90至94的数据字。这些锁存器可以包括触发器或能够响应于基准信号ref对在其各输入端处的这些数据字的单个位值进行采样的其他装置。
这些插值电路可以是具有串联连接的不同或相同的电阻元件的分压器。如果两个逻辑相等的信号包括如在图6A和6B中看到的公共转变区,则可以使用单条延迟线。
图12示出了其中使用了时间数字转换器的锁相环的实施例。锁相环包括:前向分支,其包括具有第一和第二信号输入端的时间数字转换器;数字环路滤波器;以及连接至数字环路滤波器的数控振荡器DCO。振荡器DCO的输出在反馈路径中被施加至多模除法器,以因数N来对振荡器的输出信号的频率进行分频。因数N由∑Δ-调制器选择,该∑Δ-调制器包括用于控制信号Ychannel的控制输入端。通过该控制信号,可以选择期望的频道。然后,该调制器设置合适的分频系数N。多模除法器的输出信号被施加至时间数字转换器的第二输入端子。基准信号被施加至第一输入端子。
时间数字转换器确定反馈路径中的信号和基准信号的两个上升沿和下降沿之间的时间差。为此目的,例如,可以将反馈信号施加至根据图13的实施例的单条延迟线或施加至根据图2、图3或图4的实施例中所描述的第一和第二延迟线。基准信号可以用于对反馈信号的上升沿进行采样,从而确定两个信号的两个上升沿之间的差。
该时间差被确定并被结合到对应于两个信号和之间的相位差的数字字中。数字值e[k]由数字环路滤波器进行滤波,并被施加至DCO控制输入端,以选择合适的频率。
图16示出了用于进行插值并测量时间差的不同方法的实施例。尽管示出了示例性方法并且该方法在下面被描述为一系列的动作或事件,但是应该理解,本发明不限于示出的这些动作或事件的顺序。例如,根据本发明,除在此所示和/或描述的,一些动作可以以不同的顺序发生和/或与其他动作或事件同时发生。此外,实现根据本发明的方法并不需要所示的全部步骤。
在S1,提供了具有信号边或沿的第一信号。然后,产生从第一信号得到的第二信号。例如,相对于第一信号,第二信号可以被反相。在S3,第一和第二延迟信号的传送然后被进一步延迟特定级延迟。该级延迟可以在多个延迟时间的特定延迟时间的范围内。在S4,这两路延迟信号也被进行插值,从而产生通过第一和第二延迟信号的转变得到的中间信号。在S5,相对于基准信号,中间信号以及这些延迟信号的转变可以被采样并被读出。
尽管已经示出并描述了具体实施例,但是本领域技术人员应该理解,被设置用于实现相同目的的任何安排都可以替代所示的具体实施例。应该理解,以上描述旨在说明而非限制性的。本发明旨在覆盖本发明的任何变化。本发明的范围包括使用了上述结构和方法的任何其他实施例和应用。因此,本发明的范围应该参照所附权利要求连同赋予这些权利要求的等同范围来确定。
需要强调的是,所提供的摘要符合摘要应使读者能够快速确定技术公开的性质和要点的37CFR.1.72(b)节的要求。所提交的摘要内容应该理解为不用于解释或限制权利要求含义的范围。
Claims (61)
1.一种延时电路,包括:
第一延迟线,包括第一延迟电路和连接至其下游的至少一个第二延迟电路;
第二延迟线,包括第三延迟电路和连接至其下游的至少一个第四延迟电路;以及
至少一个第一插值电路,连接在所述第一延迟电路的输出端和所述第四延迟电路的输出端之间,并且被配置为提供通过在所述第一延迟线和所述第二延迟线中被延迟的信号得到的至少一个第一中间信号。
2.根据权利要求1所述的延时电路,其中,所述第一延迟线和所述第二延迟线的延迟电路中的每一个延迟电路都具有信号反相特性。
3.根据权利要求1所述的延时电路,其中,所述第一延迟线和所述第二延迟线的延迟电路包括反相器。
4.根据权利要求1所述的延时电路,其中,所述第一延迟电路和所述第三延迟电路由第一差分放大器形成,以及所述第二延迟电路和所述第四延迟电路由第二差分放大器形成,其中,所述第二差分放大器通过其输入端连接至所述第一差分放大器的各个输出端。
5.根据权利要求1所述的延时电路,其中,所述第一延迟电路和所述第三延迟电路由第一差分反相器形成,以及所述第二延迟电路和所述第四延迟电路由第二差分反相器形成。
6.根据权利要求1所述的延时电路,其中,所述第一延迟线和所述第二延迟线的延迟电路的延迟基本相同。
7.根据权利要求1所述的延时电路,进一步包括:
第二插值电路,连接在所述第二延迟电路的输出端和所述第三延迟电路的输出端之间,并被配置为提供通过在所述第一延迟线和所述第二延迟线中被延迟的信号得到的至少一个中间信号。
8.根据权利要求1所述的延时电路,其中,所述至少一个第一插值电路包括可调电阻元件。
9.根据权利要求1所述的延时电路,其中,所述至少一个第一插值电路包括开关,所述开关被配置为选择性地将所述至少一个第一插值电路连接至所述第一延迟电路和所述第四延迟电路的输出端。
10.根据权利要求1所述的延时电路,其中,所述至少一个第一插值电路包括分压器,所述分压器包括至少两个串联连接的电阻元件及所述电阻元件之间的节点,以提供所述至少一个第一中间信号。
11.根据权利要求1所述的延时电路,其中,所述至少一个第一插值电路包括至少两个串联连接的晶体管及所述晶体管之间的节点,以提供至少一个第一中间信号。
12.根据权利要求1所述的延时电路,其中,所述插值电路包括:
串联连接的第一导电类型的至少两个第一晶体管;
第一节点,位于所述至少两个第一晶体管之间;
串联连接并与所述至少两个第一晶体管并联安排的第二导电类型的至少两个第二晶体管;以及
第二节点,位于所述至少两个第二晶体管之间,其中,所述第二节点连接至所述第一节点。
13.根据权利要求1所述的延时电路,进一步包括:
转换电路,连接至所述第一延迟线和所述第二延迟线,并被配置为提供第一信号和第二信号,其中,所述第二信号相对于所述第一信号被反相。
14.根据权利要求13所述的延时电路,其中,所述转换单元包括连接至第一反相器链的输入端,所述第一反相器链被配置为提供所述第一信号,以及所述转换单元连接至第二反相器链以提供所述第二信号,其中,所述第一反相器链和所述第二反相器链具有基本相同的延迟时间以及不同数量的反相器。
15.一种延时电路,包括:
第一延迟电路,被配置为接收第一信号以及提供第一延迟信号;
第二延迟电路,被配置为接收第二信号以及提供第二延迟信号,其中,所述第二信号由所述第一信号得到并相对于所述第一信号被反相;以及
第一插值电路,连接至所述第一延迟电路的输出端以及所述第二延迟电路的输入端,其中,所述插值电路被配置为响应于所述第一延迟信号和所述第二信号来提供至少一个第一中间信号。
16.根据权利要求15所述的延时电路,其中,所述第一延迟电路和所述第二延迟电路都包括反相器。
17.根据权利要求15所述的延时电路,其中,所述第一延迟电路和所述第二延迟电路均包括差分反相器或差分放大器。
18.根据权利要求15所述的延时电路,进一步包括:
第二插值电路,连接在所述第二延迟电路的输出端和所述第一延迟电路的输入端之间,并且所述第二插值电路被配置为响应于所述第一信号和所述第二延迟信号来提供至少一个第二中间信号。
19.根据权利要求15所述的延时电路,其中,所述第一插值电路包括分压器,所述分压器包括串联连接的至少两个电阻元件以及其之间的节点,以提供所述至少一个第一中间信号。
20.根据权利要求15所述的延时电路,进一步包括:
开关,位于所述第一插值电路与所述第一延迟电路之间以及在所述第一插值电路与所述第二延迟电路之间,并且所述开关被配置为响应于控制信号将所述插值电路连接至延迟电路。
21.根据权利要求15所述的延时电路,其中,所述插值电路包括串联连接的至少两个晶体管及其之间的节点,以提供所述至少一个第一中间信号。
22.根据权利要求15所述的延时电路,进一步包括:
转换单元,包括连接至所述第一延迟电路的第一反相器链和连接至所述第二延迟电路的第二反相器链,其中,所述第一反相器链和所述第二反相器链均具有基本相同的延迟时间以及不同数量的反相器。
23.根据权利要求15所述的延时电路,包括:
串联连接的多个第一延迟电路;
串联连接的多个第二延迟电路;以及
多个插值电路,被配置为提供中间信号,其中,所述多个插值电路中的每一个均连接在所述多个第一延迟电路中的第一延迟电路的输出端与所述多个第二延迟电路中的第二延迟电路的输入端之间。
24.一种延时电路,包括:
串联连接的多个延迟电路;
至少一个第一插值电路,连接至所述多个延迟电路的第一延迟电路的输出端,以及连接至所述多个延迟电路的第二延迟电路的输出端,其中,所述第一延迟电路和所述第二延迟电路各自的输出端处的信号均具有静态相同的逻辑电平,以及其中,所述插值电路被配置为提供通过在所述第一延迟电路和所述第二延迟电路各自的输出端处的信号得到的至少一个第一中间信号。
25.根据权利要求24所述的延时电路,其中,所述多个延迟电路中的每一个均具有反相信号特性。
26.根据权利要求24所述的延时电路,其中,所述插值电路包括具有至少两个电阻元件的分压器。
27.根据权利要求26所述的延时电路,其中,所述至少两个电阻元件中的至少一个包括可调电阻器网络。
28.根据权利要求24所述的延时电路,其中,所述至少一个第一插值电路包括开关,所述开关被配置为选择性地将所述至少一个第一插值电路连接至所述第一延迟电路的输出端和所述第二延迟电路的输出端。
29.根据权利要求24所述的延时电路,其中,所述延迟电路中的每一个均包括反相器,所述反相器被配置为提供反相延迟信号。
30.一种延时电路,包括:
至少一个第一延迟电路,被配置为接收第一信号并提供第一延迟信号;
至少一个第二延迟电路,被配置为接收第二信号并提供第二延迟信号,其中,所述第二信号从所述第一信号得到,并相对于所述第一信号被延迟了延迟时间;以及
至少一个第一插值电路,连接至所述至少一个第一延迟电路的输出端和所述至少一个第二延迟电路的输出端,其中,所述插值电路被配置为响应于所述第一延迟信号和所述第二延迟信号来提供至少一个第一中间信号。
31.根据权利要求30所述的延时电路,其中,所述第一延迟电路和所述第二延迟电路均包括与所述第二信号的时间延迟相似或基本相等的时间延迟。
32.根据权利要求30所述的延时电路,其中,所述第一延迟电路和所述第二延迟电路均包括反相器。
33.根据权利要求30所述的延时电路,其中,所述第一延迟电路和所述第二延迟电路均包括差分反相器或差分放大器。
34.根据权利要求30所述的延时电路,进一步包括:
串联连接的多个第一延迟电路;
串联连接的多个第二延迟电路;以及
多个插值电路,连接在所述多个第一延迟电路中的第一延迟电路的输出端和所述多个第二延迟电路中的第二延迟电路的输出端之间,并被配置为响应于所述第一延迟信号和所述第二延迟信号来提供多个中间信号。
35.根据权利要求30所述的延时电路,其中,所述插值电路包括分压器,所述分压器包括串联连接的至少两个电阻元件及其之间的节点,以提供所述至少一个第一中间信号。
36.根据权利要求30所述的延时电路,其中,所述插值电路包括串联连接的至少两个晶体管及其之间的节点,以提供所述至少一个第一中间信号。
37.一种时间数字转换器,包括:
串联连接的多个延迟电路,其中,所述多个延迟电路中的每一个均具有反相信号特性;
多个锁存器,其中,每个锁存器均连接至所述多个延迟电路中的一个延迟电路,并被配置为响应于基准信号来提供各个位值;
至少一个第一插值电路,连接至所述多个延迟电路的第一延迟电路的输出端并连接至所述多个延迟电路的第二延迟电路的输出端,其中,所述第一延迟电路和所述第二延迟电路各自的输出端处的信号均具有基本相同的静态但是延迟的逻辑电平,其中,所述插值电路被配置为提供通过所述第一延迟电路和所述第二延迟电路各自的输出端处的信号得到的至少一个第一中间信号;以及
锁存器,连接至所述至少一个第一插值电路,并被配置为响应于基准信号来提供通过所述至少一个第一中间信号得到的中间位值。
38.根据权利要求37所述的时间数字转换器,其中,所述插值电路包括分压器,所述分压器包括至少两个电阻元件。
39.根据权利要求37所述的时间数字转换器,其中,所述多个延迟电路中的每一个均包括反相器,所述反相器被配置为提供反相延迟信号。
40.根据权利要求37所述的时间数字转换器,进一步包括开关装置,所述开关装置设置在所述至少一个第一插值电路与所述第一延迟电路之间以及在所述至少一个第一插值电路与所述第二延迟电路之间,且所述开关装置被配置为响应于控制信号将所述至少一个第一插值电路连接至延迟电路。
41.一种时间数字转换器,包括:
延迟电路,用于提供具有时钟沿的多个信号,其中,所述多个信号彼此互补,所述延迟电路包括第一延迟电路对以及连接至所述第一延迟电路对下游的至少一个第二延迟电路对;
插值电路,被安排在所述第一延迟电路对的输出端与所述第二延迟电路对的输出端之间,并被配置为提供至少一个第一延迟中间信号,其中,所述延迟中间信号通过延迟信号的时钟沿得到;以及
锁存电路,连接至所述第一延迟电路对的输出端和所述第二延迟电路对的输出端,并连接至所述插值电路。
42.根据权利要求41所述的时间数字转换器,其中,所述插值电路通过第一端连接至所述第一延迟电路对的第一延迟电路的输出端,以及通过第二端连接至所述第二延迟电路对的第二延迟电路的输出端。
43.根据权利要求41所述的时间数字转换器,其中,所述插值电路响应于控制信号选择性地连接至各个输出端。
44.根据权利要求41所述的时间数字转换器,其中,所述插值电路包括分压器电路,所述分压器电路包括串联连接的至少两个电阻元件及其之间的节点,以提供所述至少一个第一延迟中间信号。
45.根据权利要求41所述的时间数字转换器,其中,所述插值电路包括串联连接的至少两个晶体管及其之间的节点,以提供所述至少一个第一中间信号。
46.根据权利要求41所述的时间数字转换器,其中,所述第一延迟电路对包括第一反相器和第二反相器。
47.根据权利要求41所述的时间数字转换器,其中,所述第一延迟电路对包括第一差分反相器,以及所述第二延迟电路对包括第二差分反相器。
48.根据权利要求41所述的时间数字转换器,其中,所述第一延迟电路对包括第一差分放大器,以及所述第二延迟电路对包括第二差分放大器,其中,所述第二差分放大器通过其输入端连接至所述第一差分放大器的各个输出端。
49.根据权利要求41所述的时间数字转换器,其中,所述第一延迟电路对的延迟电路和所述第二延迟电路对的延迟电路具有相同的延迟。
50.根据权利要求41所述的时间数字转换器,其中,各个所述锁存电路均包括触发器电路,以响应于基准信号在其各个输出端处提供通过其各个数据输入端处的信号得到的位值。
51.一种时间数字转换器,包括:
至少一个第一延迟电路,被配置为接收第一信号并提供第一延迟信号;
至少一个第二延迟电路,被配置为接收第二信号并提供第二延迟信号,其中,所述第二信号从所述第一信号得到并相对于所述第一信号被反相;
至少一个第一插值电路,连接至所述第一延迟电路的输出端以及所述第二延迟电路的输入端,其中,所述插值电路被配置为响应于所述第一延迟信号和所述第二信号来提供至少一个第一中间信号;
第一锁存电路,连接至所述第一延迟电路和所述第二延迟电路之一,并被配置为响应于基准信号来提供第一位值;以及
第二锁存电路,连接至所述第一插值电路,并被配置为响应于所述基准信号来提供从所述中间信号得到的中间位值。
52.根据权利要求51所述的时间数字转换器,其中,所述至少一个第一延迟电路包括串联连接的多个第一延迟电路,所述至少一个第二延迟电路包括串联连接的多个第二延迟电路,以及所述至少一个第一插值电路包括被配置为提供中间信号的多个插值电路,其中,所述多个插值电路中的每一个都连接在所述多个第一延迟电路中的相应的一个第一延迟电路的输出端,和所述多个第二延迟电路中的相应的一个第二延迟电路的输入端之间。
53.根据权利要求51所述的时间数字转换器,其中,所述第一延迟电路和所述第二延迟电路均包括反相器。
54.根据权利要求51所述的时间数字转换器,其中,所述第一延迟电路和所述第二延迟电路中的每一个均包括差分反相器或差分放大器。
55.根据权利要求51所述的时间数字转换器,其中,所述插值电路包括分压器,所述分压器包括串联连接的至少两个电阻元件及其之间的节点,以提供所述至少一个第一中间信号。
56.根据权利要求55所述的时间数字转换器,其中,所述至少两个电阻元件中的至少一个包括可调电阻元件。
57.根据权利要求51所述的时间数字转换器,其中,所述插值电路包括串联连接的至少两个晶体管及其之间的节点,以提供所述至少一个第一中间信号。
58.根据权利要求51所述的时间数字转换器,进一步包括开关装置,所述开关装置具有安排在所述至少一个第一插值电路与所述第一延迟电路的输出端之间以及在所述至少一个第一插值电路与所述第二延迟电路的输入端之间的控制输入端。
59.根据权利要求51所述的时间数字转换器,进一步包括:
转换单元,包括连接至所述第一延迟电路的第一反相器链和连接至所述第二延迟电路的第二反相器链,其中,所述第一反相器链和所述第二反相器链中的每一个均具有基本相同的延迟时间以及不同数量的反相器。
60.根据权利要求51所述的时间数字转换器,其中,所述第一锁存电路和所述第二锁存电路中的每一个均包括触发器电路。
61.一种插值方法,包括:
提供具有时钟沿的第一信号;
产生从所述第一信号得到的第二信号,其中,所述第二信号相对于所述第一信号被反相;
使所述第一信号和所述第二信号延迟一个延迟时间或多个所述延迟时间;以及
使用所述第一信号和被延迟的第二信号的从第一信号电平到第二信号电平的转变来产生至少一个第一中间信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/728,442 | 2007-03-26 | ||
US11/728,442 US7564284B2 (en) | 2007-03-26 | 2007-03-26 | Time delay circuit and time to digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101277104A true CN101277104A (zh) | 2008-10-01 |
CN101277104B CN101277104B (zh) | 2013-11-13 |
Family
ID=39719751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100840973A Active CN101277104B (zh) | 2007-03-26 | 2008-03-26 | 改进的延时电路及时间数字转换器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7564284B2 (zh) |
CN (1) | CN101277104B (zh) |
DE (1) | DE102008015791B4 (zh) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109812B (zh) * | 2009-12-23 | 2012-07-04 | 中国科学院微电子研究所 | 一种差分延时链时间数字转换器 |
CN102832943A (zh) * | 2011-06-15 | 2012-12-19 | 联发科技(新加坡)私人有限公司 | 时间数字转换器 |
CN102882527A (zh) * | 2011-07-11 | 2013-01-16 | 山东欧龙电子科技有限公司 | 时间数字转换器及时间数字转换方法 |
CN102890923A (zh) * | 2012-10-23 | 2013-01-23 | 深圳市华星光电技术有限公司 | 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法 |
CN103580696A (zh) * | 2012-08-06 | 2014-02-12 | 复旦大学 | 一种时间偏差选择电路 |
CN103944562A (zh) * | 2013-01-22 | 2014-07-23 | 联发科技股份有限公司 | 插值器及插值方法 |
CN104539288A (zh) * | 2015-01-30 | 2015-04-22 | 中国科学技术大学 | 可调节分辨率的tdc及基于该tdc的adpll |
CN104714403A (zh) * | 2015-04-03 | 2015-06-17 | 北京福星晓程电子科技股份有限公司 | 一种基于fpga的时间测量系统及方法 |
CN104716955A (zh) * | 2015-03-25 | 2015-06-17 | 华为技术有限公司 | 一种锁相环中的时间数字转换器 |
CN105262462A (zh) * | 2015-10-21 | 2016-01-20 | 圣邦微电子(北京)股份有限公司 | 一种用于集成电路的数字延时实现方法及电路 |
CN105320070A (zh) * | 2014-06-30 | 2016-02-10 | 英特尔Ip公司 | 用于数控边界插值器线性化的系统 |
CN105763196A (zh) * | 2016-03-10 | 2016-07-13 | 中国科学技术大学 | 一种延迟内插型时间数字转换器 |
CN105810239A (zh) * | 2016-02-25 | 2016-07-27 | 灿芯半导体(上海)有限公司 | 延迟电路以及采用该延迟电路的ddr系统 |
CN107565936A (zh) * | 2017-08-28 | 2018-01-09 | 上海集成电路研发中心有限公司 | 一种输入时钟稳定电路的逻辑实现装置 |
CN108134594A (zh) * | 2016-11-30 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 待测器件的延迟测量电路及延迟测量方法 |
CN108900181A (zh) * | 2018-07-02 | 2018-11-27 | 天津芯海创科技有限公司 | 时钟延时调节装置和时钟延时调节系统 |
CN109088622A (zh) * | 2018-08-02 | 2018-12-25 | 深圳市精嘉微电子有限公司 | 一种细粒度延迟输出控制的电路和方法 |
CN109358484A (zh) * | 2018-09-26 | 2019-02-19 | 南京邮电大学 | 一种基于门限缓冲器的时间数字转换器 |
CN111711449A (zh) * | 2020-06-30 | 2020-09-25 | 高拓讯达(北京)科技有限公司 | 寄生电容数字补偿方法和装置 |
CN111830815A (zh) * | 2019-04-18 | 2020-10-27 | 弗劳恩霍夫应用研究促进协会 | 时间数字转换器装置 |
CN111865300A (zh) * | 2020-07-08 | 2020-10-30 | 福州大学 | 应用于双环路延迟锁相环的可编程数字控制延迟线 |
CN115541955A (zh) * | 2022-12-01 | 2022-12-30 | 深圳市鼎阳科技股份有限公司 | 一种实现模拟触发的示波器 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7724811B2 (en) * | 2006-09-26 | 2010-05-25 | Advantest Corporation | Delay circuit, jitter injection circuit, and test apparatus |
KR100852180B1 (ko) * | 2006-11-24 | 2008-08-13 | 삼성전자주식회사 | 타임투디지털컨버터 |
KR101120047B1 (ko) * | 2007-04-25 | 2012-03-23 | 삼성전자주식회사 | 단일 신호-차동 신호 변환기 및 변환 방법 |
DE102007026684B4 (de) * | 2007-06-08 | 2009-03-19 | Gesellschaft für Schwerionenforschung mbH | Zeit-Amplituden-Konverter-Bauelement |
KR100902291B1 (ko) * | 2007-07-23 | 2009-06-10 | 삼성전자주식회사 | 인터폴레이션을 이용한 고해상도의 시간검출장치 및 이를이용한 시간검출방법 |
TWI342403B (en) * | 2007-09-29 | 2011-05-21 | Ind Tech Res Inst | Jitter measuring system and method |
US8179208B2 (en) * | 2007-10-23 | 2012-05-15 | Oracle America, Inc. | Interconnect for surfing circuits |
JPWO2010013385A1 (ja) * | 2008-08-01 | 2012-01-05 | 株式会社アドバンテスト | 時間測定回路、時間測定方法、それらを用いた時間デジタル変換器および試験装置 |
US8065102B2 (en) * | 2008-08-28 | 2011-11-22 | Advantest Corporation | Pulse width measurement circuit |
EP2515438A1 (en) * | 2009-02-17 | 2012-10-24 | Nxp B.V. | Pulse-Shrinking delay line based on feed forward |
US8242823B2 (en) * | 2009-04-27 | 2012-08-14 | Oracle America, Inc. | Delay chain initialization |
US8198931B2 (en) * | 2009-04-27 | 2012-06-12 | Oracle America, Inc. | Fine grain timing |
US8179165B2 (en) * | 2009-04-27 | 2012-05-15 | Oracle America, Inc. | Precision sampling circuit |
US8283960B2 (en) * | 2009-04-27 | 2012-10-09 | Oracle America, Inc. | Minimal bubble voltage regulator |
JP5397471B2 (ja) * | 2009-06-24 | 2014-01-22 | 富士通株式会社 | Tdc回路及びadpll回路 |
TWI347085B (en) * | 2009-10-09 | 2011-08-11 | Ind Tech Res Inst | Pipeline time-to-digital converter |
US8106692B2 (en) * | 2010-03-03 | 2012-01-31 | Elite Semiconductor Memory Technology Inc. | Method for tracking delay locked loop clock |
EP2388923B1 (en) | 2010-05-21 | 2013-12-04 | Stichting IMEC Nederland | Asynchronous digital slope analog-to-digital converter and method thereof |
JP2012060431A (ja) | 2010-09-09 | 2012-03-22 | Toshiba Corp | 時間計測回路およびデジタル位相同期回路 |
US20120319741A1 (en) * | 2011-06-17 | 2012-12-20 | Texas Instruments Incorporated | Reduced crosstalk wiring delay effects through the use of a checkerboard pattern of inverting and noninverting repeaters |
US8736338B2 (en) * | 2012-04-11 | 2014-05-27 | Freescale Semiconductor, Inc. | High precision single edge capture and delay measurement circuit |
US9098072B1 (en) * | 2012-09-05 | 2015-08-04 | IQ-Analog Corporation | Traveling pulse wave quantizer |
US8797079B2 (en) * | 2012-09-28 | 2014-08-05 | Intel Mobile Communications GmbH | Differential delay line, ring oscillator and mobile communication device |
US8963600B2 (en) | 2013-03-04 | 2015-02-24 | Kabushiki Kaisha Toshiba | Apparatus for programmable insertion delay to delay chain-based time to digital circuits |
US8786474B1 (en) * | 2013-03-15 | 2014-07-22 | Kabushiki Kaisha Toshiba | Apparatus for programmable metastable ring oscillator period for multiple-hit delay-chain based time-to-digital circuits |
US9063520B2 (en) | 2013-03-15 | 2015-06-23 | Kabushiki Kaisha Toshiba | Apparatus for inserting delay, nuclear medicine imaging apparatus, method for inserting delay, and method of calibration |
JP6071840B2 (ja) * | 2013-10-25 | 2017-02-01 | 株式会社東芝 | A/dコンバータ及び半導体集積回路 |
US9054686B1 (en) * | 2013-11-21 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company Limited | Delay path selection for digital control oscillator |
US9176479B2 (en) * | 2014-01-23 | 2015-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tunable delay cells for time-to-digital converter |
US9606228B1 (en) | 2014-02-20 | 2017-03-28 | Banner Engineering Corporation | High-precision digital time-of-flight measurement with coarse delay elements |
US9223295B2 (en) | 2014-04-18 | 2015-12-29 | International Business Machines Corporation | Time-to-digital converter |
CN104597748B (zh) * | 2015-02-12 | 2017-05-03 | 中国科学技术大学 | 一种基于fpga的时间数字变换器 |
GB2542148B (en) * | 2015-09-09 | 2019-12-04 | Imagination Tech Ltd | Synchronising devices |
US10923442B2 (en) * | 2017-03-10 | 2021-02-16 | Drexel University | Protecting analog circuits with parameter biasing obfuscation |
US10175655B2 (en) | 2017-03-17 | 2019-01-08 | Intel Corporation | Time-to-digital converter |
EP3407497B1 (en) * | 2017-05-22 | 2024-01-17 | Stichting IMEC Nederland | Digital phase-locked loops using digital-to-time converters |
CN113676162B (zh) * | 2018-03-26 | 2024-02-23 | 南京矽力微电子技术有限公司 | 脉冲信号电平的计算方法和计算电路 |
KR20230035805A (ko) * | 2021-09-06 | 2023-03-14 | 삼성전자주식회사 | 클럭신호 지연 경로부 및 이를 포함하는 반도체 메모리 장치 |
CN114967411B (zh) * | 2022-06-23 | 2024-01-16 | 西北工业大学 | 一种具备自动复位机制的多级时间数字转换器 |
EP4303669A1 (en) | 2022-07-07 | 2024-01-10 | Magics Technologies | Improved delay line calibration method |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4433919A (en) * | 1982-09-07 | 1984-02-28 | Motorola Inc. | Differential time interpolator |
KR100202193B1 (ko) * | 1995-12-30 | 1999-06-15 | 문정환 | 상보 클럭 발생 방법 및 클럭 발생기 |
US5694377A (en) * | 1996-04-16 | 1997-12-02 | Ltx Corporation | Differential time interpolator |
JP3394013B2 (ja) * | 1999-12-24 | 2003-04-07 | 松下電器産業株式会社 | データ抽出回路およびデータ抽出システム |
JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Necエレクトロニクス株式会社 | クロック制御回路 |
US6629255B1 (en) * | 2000-05-22 | 2003-09-30 | Intel Corporation | Generating a 2-phase clock using a non-50% divider circuit |
JP2002223124A (ja) * | 2001-01-24 | 2002-08-09 | Mitsubishi Electric Corp | 周波数電圧変換回路 |
US6396358B1 (en) * | 2001-01-31 | 2002-05-28 | International Business Machines Corporation | Dual-control ring voltage controlled oscillator |
JP3575430B2 (ja) * | 2001-02-01 | 2004-10-13 | 日本電気株式会社 | 2段階可変長遅延回路 |
US20040222832A1 (en) * | 2003-05-09 | 2004-11-11 | Chaiyuth Chansungsan | Interpolator circuit |
US6958634B2 (en) * | 2003-12-24 | 2005-10-25 | Intel Corporation | Programmable direct interpolating delay locked loop |
US7116147B2 (en) * | 2004-10-18 | 2006-10-03 | Freescale Semiconductor, Inc. | Circuit and method for interpolative delay |
US7084689B2 (en) * | 2004-11-12 | 2006-08-01 | International Business Machines Corporation | Method and apparatus for generating non-skewed complementary signals through interpolation |
US7205924B2 (en) * | 2004-11-18 | 2007-04-17 | Texas Instruments Incorporated | Circuit for high-resolution phase detection in a digital RF processor |
JP4488872B2 (ja) * | 2004-11-29 | 2010-06-23 | 株式会社ルネサステクノロジ | 位相同期回路及び半導体集積回路装置 |
US7457904B2 (en) * | 2004-12-16 | 2008-11-25 | Hewlett-Packard Development Company, L.P. | Methods and systems for a reference clock |
US7205811B2 (en) * | 2005-03-31 | 2007-04-17 | Agere Systems Inc. | Methods and apparatus for maintaining desired slope of clock edges in a phase interpolator using an adjustable bias |
US7256636B2 (en) * | 2005-09-16 | 2007-08-14 | Advanced Micro Devices, Inc. | Voltage controlled delay line (VCDL) having embedded multiplexer and interpolation functions |
KR101271750B1 (ko) * | 2005-09-30 | 2013-06-10 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 임베디드 멀티플렉서 기능과 보간 기능을 갖는 전압 제어지연 라인 |
-
2007
- 2007-03-26 US US11/728,442 patent/US7564284B2/en active Active
-
2008
- 2008-03-26 DE DE102008015791A patent/DE102008015791B4/de not_active Expired - Fee Related
- 2008-03-26 CN CN2008100840973A patent/CN101277104B/zh active Active
-
2009
- 2009-01-29 US US12/362,247 patent/US7688126B2/en active Active
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102109812B (zh) * | 2009-12-23 | 2012-07-04 | 中国科学院微电子研究所 | 一种差分延时链时间数字转换器 |
CN102832943A (zh) * | 2011-06-15 | 2012-12-19 | 联发科技(新加坡)私人有限公司 | 时间数字转换器 |
CN102832943B (zh) * | 2011-06-15 | 2015-06-03 | 联发科技(新加坡)私人有限公司 | 时间数字转换器 |
CN102882527B (zh) * | 2011-07-11 | 2015-04-22 | 山东欧龙电子科技有限公司 | 时间数字转换器及时间数字转换方法 |
CN102882527A (zh) * | 2011-07-11 | 2013-01-16 | 山东欧龙电子科技有限公司 | 时间数字转换器及时间数字转换方法 |
CN103580696B (zh) * | 2012-08-06 | 2016-11-16 | 复旦大学 | 一种时间偏差选择电路 |
CN103580696A (zh) * | 2012-08-06 | 2014-02-12 | 复旦大学 | 一种时间偏差选择电路 |
CN102890923A (zh) * | 2012-10-23 | 2013-01-23 | 深圳市华星光电技术有限公司 | 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法 |
WO2014063335A1 (zh) * | 2012-10-23 | 2014-05-01 | 深圳市华星光电技术有限公司 | 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法 |
CN103944562B (zh) * | 2013-01-22 | 2018-01-12 | 联发科技股份有限公司 | 插值器及插值方法 |
CN103944562A (zh) * | 2013-01-22 | 2014-07-23 | 联发科技股份有限公司 | 插值器及插值方法 |
CN105320070A (zh) * | 2014-06-30 | 2016-02-10 | 英特尔Ip公司 | 用于数控边界插值器线性化的系统 |
CN105320070B (zh) * | 2014-06-30 | 2018-04-03 | 英特尔Ip公司 | 用于数控边界插值器线性化的系统 |
CN104539288A (zh) * | 2015-01-30 | 2015-04-22 | 中国科学技术大学 | 可调节分辨率的tdc及基于该tdc的adpll |
CN104716955B (zh) * | 2015-03-25 | 2018-10-02 | 华为技术有限公司 | 一种锁相环中的时间数字转换器 |
US10673445B2 (en) | 2015-03-25 | 2020-06-02 | Huawei Technologies Co., Ltd. | Time-to-digital converter in phase-locked loop |
CN104716955A (zh) * | 2015-03-25 | 2015-06-17 | 华为技术有限公司 | 一种锁相环中的时间数字转换器 |
CN104714403B (zh) * | 2015-04-03 | 2017-02-22 | 北京福星晓程电子科技股份有限公司 | 一种基于fpga的时间测量系统及方法 |
CN104714403A (zh) * | 2015-04-03 | 2015-06-17 | 北京福星晓程电子科技股份有限公司 | 一种基于fpga的时间测量系统及方法 |
CN105262462B (zh) * | 2015-10-21 | 2018-03-20 | 圣邦微电子(北京)股份有限公司 | 一种用于集成电路的数字延时实现方法及电路 |
CN105262462A (zh) * | 2015-10-21 | 2016-01-20 | 圣邦微电子(北京)股份有限公司 | 一种用于集成电路的数字延时实现方法及电路 |
CN105810239A (zh) * | 2016-02-25 | 2016-07-27 | 灿芯半导体(上海)有限公司 | 延迟电路以及采用该延迟电路的ddr系统 |
CN105810239B (zh) * | 2016-02-25 | 2019-01-01 | 灿芯半导体(上海)有限公司 | 延迟电路以及采用该延迟电路的ddr系统 |
CN105763196A (zh) * | 2016-03-10 | 2016-07-13 | 中国科学技术大学 | 一种延迟内插型时间数字转换器 |
CN105763196B (zh) * | 2016-03-10 | 2018-11-27 | 中国科学技术大学 | 一种延迟内插型时间数字转换器 |
CN108134594A (zh) * | 2016-11-30 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 待测器件的延迟测量电路及延迟测量方法 |
CN108134594B (zh) * | 2016-11-30 | 2021-05-04 | 中芯国际集成电路制造(上海)有限公司 | 待测器件的延迟测量电路及延迟测量方法 |
CN107565936A (zh) * | 2017-08-28 | 2018-01-09 | 上海集成电路研发中心有限公司 | 一种输入时钟稳定电路的逻辑实现装置 |
CN108900181A (zh) * | 2018-07-02 | 2018-11-27 | 天津芯海创科技有限公司 | 时钟延时调节装置和时钟延时调节系统 |
CN108900181B (zh) * | 2018-07-02 | 2022-07-29 | 天津芯海创科技有限公司 | 时钟延时调节装置和时钟延时调节系统 |
CN109088622B (zh) * | 2018-08-02 | 2023-10-31 | 深圳市精嘉微电子有限公司 | 一种细粒度延迟输出控制的电路和方法 |
CN109088622A (zh) * | 2018-08-02 | 2018-12-25 | 深圳市精嘉微电子有限公司 | 一种细粒度延迟输出控制的电路和方法 |
CN109358484A (zh) * | 2018-09-26 | 2019-02-19 | 南京邮电大学 | 一种基于门限缓冲器的时间数字转换器 |
CN109358484B (zh) * | 2018-09-26 | 2020-10-02 | 南京邮电大学 | 一种基于门限缓冲器的时间数字转换器 |
CN111830815A (zh) * | 2019-04-18 | 2020-10-27 | 弗劳恩霍夫应用研究促进协会 | 时间数字转换器装置 |
US11520296B2 (en) | 2019-04-18 | 2022-12-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Time-to-digital converter arrangement |
CN111711449A (zh) * | 2020-06-30 | 2020-09-25 | 高拓讯达(北京)科技有限公司 | 寄生电容数字补偿方法和装置 |
CN111865300B (zh) * | 2020-07-08 | 2022-05-17 | 福州大学 | 应用于双环路延迟锁相环的可编程数字控制延迟线 |
CN111865300A (zh) * | 2020-07-08 | 2020-10-30 | 福州大学 | 应用于双环路延迟锁相环的可编程数字控制延迟线 |
CN115541955A (zh) * | 2022-12-01 | 2022-12-30 | 深圳市鼎阳科技股份有限公司 | 一种实现模拟触发的示波器 |
Also Published As
Publication number | Publication date |
---|---|
DE102008015791A1 (de) | 2008-10-02 |
US20090128322A1 (en) | 2009-05-21 |
US7564284B2 (en) | 2009-07-21 |
DE102008015791B4 (de) | 2012-05-31 |
US7688126B2 (en) | 2010-03-30 |
US20080238652A1 (en) | 2008-10-02 |
CN101277104B (zh) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101277104B (zh) | 改进的延时电路及时间数字转换器 | |
US5369640A (en) | Method and apparatus for clock skew reduction through remote delay regulation | |
US5412349A (en) | PLL clock generator integrated with microprocessor | |
US20050231293A1 (en) | Clock-pulse generator circuit | |
JPS62231515A (ja) | 半導体集積回路 | |
US20170012584A1 (en) | Method for generating a plurality of oscillating signals with different phases and associated circuit and local oscillator | |
CN103257569A (zh) | 时间测量电路、方法和系统 | |
CN102035512B (zh) | 一种基于时钟分相技术的数字延时同步机及延时方法 | |
KR100630349B1 (ko) | 반도체 장치 | |
JPH0613859A (ja) | 遅延出力信号の供給方法および装置 | |
JP2009253522A (ja) | 半導体集積回路 | |
US20100123609A1 (en) | Parallel to Serial Conversion Circuit | |
US4598217A (en) | High speed phase/frequency detector | |
US6016064A (en) | Interpolating circuit | |
US5923200A (en) | Phase modulator circuit | |
US8035434B2 (en) | Simplified bias circuitry for differential buffer stage with symmetric loads | |
US4709375A (en) | Digital phase selection system for signal multipliers | |
WO2022134042A1 (zh) | 恒定摆率的信号驱动系统 | |
DE102023121364A1 (de) | Jitter-aufhebungsschaltung | |
CN102594307B (zh) | 信号延迟装置与方法及使用此信号延迟装置的存储器装置 | |
CN114586283A (zh) | 用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路 | |
Heidary et al. | A low-noise switched-capacitor front end for capacitive sensor | |
Chattopadhyay et al. | Reconfigurable clock distribution circuitry | |
Krauß et al. | A 5V CMOS chip for interpolation of sine/cosine signals | |
JPS6139650A (ja) | クロツク位相微調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |