CN101277097A - 一种高带宽精细可变增益放大器及其操作方法 - Google Patents

Abstract

本发明公开了一种高带宽精细可变放大器及其操作方法，所述可变增益放大器包括：衰减器、高增益信号路径、低增益信号路径和用于调节VGA增益的增益调节控制，其中所述增益调节控制用于控制对所述地增益信号路径和高增益信号路径中的至少一部分进行选择性触发，以实现所需的总体增益。

Description

一种高带宽精细可变增益放大器及其操作方法

技术领域

本发明涉及模拟电路，更具体地说，涉及一种用于获得具有高带宽和精细提升高线性的可变增益放大的放大器和关联电路拓扑。

背景技术

在许多应用中，对呈现宽振幅范围的模拟信号进行放大是有必要的。例如，宽范围的输入信号可用在多模光缆的接收端。这种信号需要模拟调整(conditioning)或数字信号处理来校正由传输物理媒介(即光缆本身)引入的降级。

在许多信号调整系统中，特别是在通信链接中，为了补偿所收到的信息承载信号的宽振幅范围，输入信号将使用VGA(“可变增益放大器”)进行振幅调节。VGA允许对输入信号进行的增益进行选择和调整。VGA对输入信号进行的振幅调节或所谓的增益调节用于达到高于噪声和抵销阈值(offset threshold)的振幅级别。如果不使用增益调节，则无法对输入信号进行进一步的处理，如自适应均衡(adaptive equalization)。

级联增益级可提供宽范围的放大和/或衰减。然而，每个附加级都是不理想的，因为它会带来谐波失真。谐波失真通常是由每个级固有的非线性导致的。

因此，设计一种使用具有较少数量增益级的VGA的振幅调节方案是有必要的，以便VGA适用于具有宽振幅调节范围的高带宽和高线性应用。

发明内容

根据一个总的方面，一种高带宽精细可变增益放大器(“VGA”)包括：增益模块，所述增益模块包括至少一个输入节点、低增益输出端和高增益输出端；并行增益模块，其中所述并行增益模块包括低增益信号路径和高增益信号路径，所述低增益信号路径和高增益信号路径分别连接到衰减器的低增益输出端和高增益输出端；级联增益模块，所述地增益信号路径和高增益信号路径连接到所述级联增益模块的输入端；用于调节VGA增益的增益调节控制，其中所述增益调节配置用于选择性的触发并行增益路径中的低增益路径或高增益路径其中至少一部分，以实现所需的总体增益。

根据另一总的方面，一种用于提供具有高带宽和高线性的输入信号的可变增益放大的方法包括：设定低增益信号路径和高增益信号路径；接收输入信号；无源地从输入信号生成第一衰减信号和第二衰减信号，第一衰减信号具有大于第二衰减信号的衰减；分别通过所述低增益信号路径和高增益信号路径，从第一衰减信号生成低增益放大信号以及从第二衰减信号生成高增益放大信号；通过合并所述低增益信号和高增益信号生成复合信号；以及放大复合信号以生成VGA输出信号。

根据本发明一方面，一种高带宽精细可变增益放大器(“VGA”)包括：

增益模块，所述增益模块包括至少一个输入节点、低增益输出端和高增益输出端；

并行增益模块，其中所述并行增益模块包括低信号路径和高增益信号路径，所述低增益信号路径和高增益信号路径分别连接到所述增益模块的低增益输出端和高增益输出端；

增益调节控制，用于调节VGA增益，其中所述增益调节控制用于控制选择性的触发所述并行增益路径中的低增益路径或高增益路径的至少一部分，来实现所需的总体增益。

优选地，所述VGA进一步包括级联增益模块，其中所述低增益信号路径和高增益信号路径连接到级联增益模块的输入。

优选地，所述高增益信号路径和低增益信号路径分别包括第一放大级和第二放大级。

优选地，所述第一增益放大级和第二增益放大级均包括多个差分对。

优选地，所述增益模块是衰减器。

优选地，所述衰减器包括无源网络。

优选地，所述无源网络包括电阻梯。

优选地，所述级联增益模块包括以级联方式排列的多个放大级。

优选地，所述增益触发控制用来触发和/或禁用第一增益放大级和第二增益放大级两者至少其一中的至少一个微分对，以实现所需总体增益的功能。

优选地，所述放大级提供差分输入和输出。

优选地，所述放大级提供单端输入和输出。

优选地，所述增益调节控制用于接收所需总体增益参数作为输入，并提供数字控制信号作为输出，以触发和禁用所述差分对。

根据本发明一方面，一种用于提供具有高带宽和高线性的输入信号的可变增益放大的方法，包括：

配置低增益信号路径和高增益信号路径；

接收输入信号；

无源地从输入信号生成第一衰减信号和第二衰减信号，第一衰减信号具有大于第二衰减信号的衰减；

分别通过所述低增益信号路径和高增益信号路径，从第一衰减信号生成低增益放大信号，从第二衰减信号生成高增益放大信号；

通过合并所述低增益信号和高增益信号生成复合信号；以及

放大复合信号以生成VGA输出信号。

优选地，通过提供所述输入信号到电阻梯的输入端以及将所述电阻梯分别连接到第一输出节点和第二输出节点，来无源地生成第一和第二衰减信号，其中第一输出节点提供高于第二输出节点的衰减。

优选地，配置低增益信号路径和高增益信号路径进一步包括触发包括所述低增益信号路径和高增益信号路径的多个放大元件。

优选地，放大复合信号进一步包括以级联方式放大所述复合信号。

优选地，所述VGA输出信号是差分的。

优选地，所述VGA输出信号是单端的。

优选地，至少一个放大元件的触发通过数字控制信号来完成。

优选地，所述放大元件是差分对，并且所述数字控制信号控制对差分对放大器中尾电流的触发和禁用。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是用于从输入信号中获得具有高带宽和线性的高增益输出信号的VGA拓扑的模块图；

图2是图1中VGA拓扑的示例操作的流程图；

图3是使用差分信号的具有高带宽和高线性的VGA放大器的原理图；

图4是级联增益级的原理图；

图5是并行增益模块的原理图；

图6是可用作并行增益级或级联增益级中的gm元件的差分对的原理图；

图7是为VGA选择增益的过程的流程图。

具体实施方式

图1是用于从收到的输入信号120中获得具有足够高带宽和线性的高增益输出信号122的VGA拓扑100的模块图。VGA拓扑接收输入信号120，并将其传送到增益模块102、并行增益模块112和级联增益模块120，以此生成VGA输出信号122。虽然图1只描述了单端(single-ended)信号，但是技术人员应知悉，图1所示的拓扑也可使用差分信号。

增益模块102可补偿宽范围的输入信号120幅度。增益模块102可提供大于其作为放大器使用时的单位(unity)增益。可选地，增益模块102可提供小于其作为衰减器使用时的单位增益。

根据一个实施例，增益模块102可以是一个衰减器，其包括无源元件(passive component)，用于实现对高带宽输入信号的衰减。例如，增益模块102包括电阻梯(resistive ladder)，其包括多个电阻(以下参考图3进行描述)。增益模块102包括多个输出端(即124、126)，其提供各种衰减幅度的输出信号。例如，输出端124可提供流入高增益信号路径120的高增益输出信号(ATT1)，而输出端126可提供流入高增益信号路径122的高增益输出信号(ATT2)。

并行增益模块112包括多个并行增益级104、106。虽然图1中只示出了两个并行增益级104、106，但是技术人员应知悉，所述并行增益级可包括任意数量的并行增益级(即104、106)。如下所述，并行增益级104、106可分别包括多个gm单元(图1中没有示出，但以下会进行描述)。Gm指的是简单放大电路的跨导，这种放大电路在输入端接收电压信号并在输出端生成电流信号。并行增益级104和106可同样包括同样的gm级(具有同样的电流密度)，以最小化增益级104、106的各自输出端之间的相位延时。

并行增益模块112中的并行增益级104、106可分别放置在高增益信号路径120和低增益信号路径122中。具体来说，高增益信号路径120可连接到增益模块102的高增益输出端124，而低增益信号路径122可连接到增益模块102的低增益输出端126。如下所述，根据gm级的特定组合(其中包括选择性触发后的并行增益级104、106，可在求和模块108获得各种放大级别。触发后的gm级的众多组合可提供放大级别的精细控制(即每个组合可提供不同级别的增益调节)。数字控制模块124用于控制并行增益模块112中gm级的触发。用于为VGA选择增益的过程的一个特殊例子将通过图7进行阐述。

并行增益模块112(即并行增益级104、106)的输出在可在求和模块108进行求和，以此提供输入给级联增益模块110。虽然图1只示出了两个求和增益级(104、106)，但是技术人员应知悉，包括并行增益级112的任意数量的并行增益级都可在求和模块108进行求和。

来自并行增益模块112的求和后的输出信号可由级联增益模块110接收，其中求和后的信号由一个或多个级联增益级(即114(1)、114(2)、114(3))进行放大。虽然图1所示的级联增益模块110示出了三个级联增益级114(1)、114(2)、114(3)，但是技术人员应知悉，级联增益模块110可包括任意数量的级联增益级。级联增益模块110的输出信号122可进一步进行处理。为了减少相位延时问题和增加带宽，可在每个增益级的输出使用电感峰化(inductivepeaking)。

图2是图1中VGA拓扑的示例操作的流程图。本流程开始于步骤202。在步骤204，设定低增益信号路径和高增益信号路径。如参考图1所述，低增益信号路径和高增益信号路径可分别包括单独的增益级，每个增益级进一步包括多个放大元件。每个放大元件可选择性的通过数字控制模块124进行触发或禁用。在步骤206，接收待放大的输入信号。在步骤208，分别生成低增益衰减信号和高增益衰减信号。低和高增益衰减信号的生成可通过增益模块102完成。在步骤210，通过低增益信号路径和高增益信号路径，从低增益衰减信号和高增益衰减信号分别生成低增益放大信号和高增益放大信号。在步骤212，通过合并低增益放大信号和高增益放大信号生成一个复合信号。这种合并可通过在共同节点对低增益放大信号和高增益放大信号进行求和来完成。在步骤214，进一步放大复合信号以生成VGA输出信号。这种进一步放大能以级联方式完成。在步骤216，VGA放大过程完成。

图3是使用差分信号的具有高带宽和高线性的VGA放大器300的原理图。图3提供了图1所示拓扑的特定例子。VGA包括增益模块102、并行增益模块112和级联增益模块110。差分信号(图3中没有示出)可通过差分输入Inp302和Inn304在增益模块102处接收。增益模块102可以是一个衰减器，其包括具有多个电阻(R1 304、R2 306、R3 308、R4 310、R5 312和R6 314)的电阻梯。

增益模块102可提供各种输出端，用于生成具有各种衰减级的差分输出信号。例如，增益模块102可生成高增益差分信号(ATT1P 316、ATT1N 318)和低增益差分信号(ATT2P 322、ATT2N 324)。因而，增益模块102包括输出端316，用于生成信号ATT1P；，输出端318用于生成信号ATT1N；输出端322，用于生成ATT2P；输出端324，用于生成信号ATT2N。在增益模块102是使用无源元件的衰减器的情况下，可通过分压器(voltage divider)技术使用图3所示的电阻梯来从增益模块102中生成各种振幅的输出信号。图3所示ATT1N和ATT2N信号对应于以下振幅：

$\mathrm{ATT}1P=\frac{R2+R3}{R1+R2+R3}(\mathrm{Inp}-\mathrm{Vcm})$

$\mathrm{ATT}2P=\frac{R3}{R1+R2+R3}(\mathrm{Inp}-\mathrm{Vcm})$

类似地，图3所示ATT2N和ATT2P信号对应于以下振幅：

$\mathrm{ATT}1N=\frac{R2+R3}{R1+R2+R3}(\mathrm{Inn}-\mathrm{Vcm})$

$\mathrm{ATT}2N=\frac{R3}{R1+R2+R3}(\mathrm{Inn}-\mathrm{Vcm})$

高增益差分信号(ATT1P、ATT1N)和低增益差分信号(ATT2P、ATT2N)可分别提供给并行模块112。具体来说，如图3所示，高增益差分信号(ATT1P、ATT1N)可提供给第一差分并行增益级326，而低增益微分信号(ATT2P、ATT2N)可提供到第二差分并行增益级328。每个差分并行增益级(326、328)可对它们各自的输入信号进行放大。根据一个实施例，并行增益级326和328可同样提供同样的振幅增益和相位延时。通过省略电阻(omitting resistor)R1也可能达到单位增益。

并行增益模块112的差分输出可提供给级联增益级110，在此这些差分输出在各自共同的差分节点输入(338、340)进行求和。提供给级联增益模块110的差分信号然后由任何数量的级联增益级(即330(1)、330(2)、330(3)、330(4))进行放大，以此生成差分输出324和344。虽然图3只示出了四个级联增益级，但是应知悉级联增益级110可包括任意数量的级联增益级。

图4是级联增益级110的原理图。级联增益级110可包括任何数量的级联增益级330.每个级联增益级330可包括任意数量的gm元件408(1)-408(m)(以下引用图6进行描述)，它们在求和(aggregate)运算中完成级联增益级330的增益。具体而言，每个gm元件408(1)-408(m)可选择性进行触发或禁用来调整级联增益级330的总体增益。每个gm元件408(1)-408(m)可视为级联增益级的单独放大元件。如引用以下图6所述，每个gm元件408(1)-408(m)可以是以公源方式排列的差分对。

gm元件408(1)-408(m)可分别在其源节点处连接到作为电流源的尾晶体管(tail transistor)402。此外，gm元件408(1)-408(m)可分别连接到包括无源负载(如电阻)或有源负载(可以使用一个或多个MOSFET晶体管生成)的负载模块ZLOAD416。

电源AVDD406可连接到负载模块ZLOAD以提供偏置电压。尾晶体管404的源极可连接到一个共同的电压基准AVSS404。差分输入信号INP1 338和INN1340作为输入提供给每个gm元件408(1)-408(m)。输入差分信号INP1 338和INN1 340可由每个gm元件408(1)-408(m)进行放大，以此生成复合放大差分信号OUTP1 410和OUPTN1 412。

图5是并行增益模块112的原理图。并行增益模块112包括第一差分并行增益级326和第二差分并行增益级328。每个并行增益级326、328包括任何数量的gm元件(分别地408(1)-408(n)和408(n+1)-408(n+0))(以下参考图6进行描述)，其在求和操作中完成并行增益模块112中每个并行增益级326、328的增益。具体而言，gm元件408(1)-408(n)和408(n+1)-408(n+0)其中每个可选择性地被触发或禁用来调整它们各自的增益级326、328的总体增益。gm元件408(1)-408(n)和408(n+1)-408(n+0)中的每一个可以是以共源方式排列的差分对，以下将参考图6进行描述。

gm元件408(1)-408(n)和408(n+1)-408(n+0)均分别连接到作为电流源的尾晶体管514。此外，gm元件408(1)-408(n)和408(n+1)-408(n+0)均分别连接到包括无源负载(如电阻)或有源负载(可以使用一个或多个MOSFET晶体管生成)的负载模块ZLOAD516。

电源AVDD406可连接到负载模块ZLOAD51以提供偏置电压。尾晶体管514的源极可连接到一个共同的电压基准AVSS404。差分输入信号INP2502和INN2504作为输入提供到第一并行增益级326，而差分输入信号INP3518和INN3520作为输入提供到第二差分并行增益级326。每个差分信号(INP2 502、INN2504和INP3 518、INN3 520)可由各自的并行增益级326、328进行放大，以此生成各自的输出(如图5所示)，这些输出在共同节点合并，生成差分输出信号OUTP2 510和OUPTN2 512。

图6是可用作并行增益级或级联增益级中的gm元件的差分对的原理图。差分对600包括第一输入晶体管602和第二输入晶体管604，分别接收输入信号Inp606和Inn608。虽然图6所示的差分对600使用NMOS晶体管作为输入晶体管602、604，但是输入晶体管602、604也可以是PMOS晶体管。每个输入晶体管602、604的基片可连接公共基片节点Vsub606。

图7是使用VGA完成增加或减少增益的处理的流程图。该处理开始于步骤702。在步骤704，低增益路径122中的一组gm元件可以被触发。在步骤706，通过导通级联模块110中的一组gm元件来增加增益。在步骤708，还可通过导通高增益路径120中的gm元件、同时相应的关断低增益路径122中同样数量的gm元件来进一步增加增益。通过导通和关断低增益路径122和高增益路径120中的相应数量的gm元件确保维持在固定的共同模式下。当然，也可以通过在相反方向上执行图7所示的处理步骤来减弱VGA的总体增益。

每个输入晶体管602、604的源极一起连接在公共节点610，其也连接到第三晶体管Mena612。第三晶体管Mena612本身连接到电流源，例如公共电流源晶体管(如图5所示的Mtail514)。通过导通或关断晶体管Mena612可以选择性地触发或禁用差分对600。通过控制来自晶体管Inp606的源极/漏极和晶体管Inn608的源极/漏极的电流可以获得用于差分对600的增益。第三晶体管Mena612接收偏置信号Vena614，其基极节点由信号Vsub_ena610加偏压。

在此描述的各种技术的实施例可以用数字电路实施，或者用计算机硬件、韧件、软件及其组合来实施。实施例可作为计算机程序产品来实施，也就是，可触知地嵌入在信息载体中(例如，机器可读存储设备或者传播的信号)的计算机程序，用于被数据处理设备执行或者控制数据处理设备的操作，所述数据处理设备是例如可编程处理器、计算机、或者多个计算机。计算机程序，如上所述的计算机程序，可以以任何形式的编程语言编写，包括编译或解释语言，且可以以任何形式使用，包括例如独立程序，或者模块、组件、子程序或适于在计算环境中使用的其它单元。计算机程序可被用于在一个计算机或者多个计算机上运行，所述多个计算机可以位于同一地点或者分布在多个地点并通过通信网络交互。

方法步骤可以由一个或多个可编程处理器执行，该可编程处理器运行计算机程序，以通过对输入数据进行操作并生成输出数据来执行功能.方法步骤也可以由专用逻辑电路来执行，设备也可实施为专用逻辑电路，例如FPGA(现场可编程门阵列)或者ASIC(专用集成电路)。

适于执行计算机程序的处理器包括，例如通用和专用微处理器，以及任何种类的数字计算机的任何一个或多个处理器。通常，处理器会从只读存储器或随机存取存储器或两者中接收指令和数据。计算机的元件包括用于执行指令的至少一个处理器以及用于存储指令和数据的一个或多个存储设备。通常，计算机也可包括一个或多个用于存储数据的大容量存储设备，或者可操作地连接到一个或多个用于存储数据的大容量存储设备，以从中接收数据或向其发射数据，所述大容量存储设备是例如，磁盘、磁光盘、或者光盘。适于包含计算机程序指令和数据的信息载体包括所有形式的非易失存储器，包括例如EPROM、EEPROM和闪存之类的半导体存储设备，内部硬盘或可移动磁盘之类的磁盘，磁光盘，以及CD-ROM和DVD-ROM光盘。处理器和存储器可以由专用逻辑电路来实施，或者结合到专用逻辑电路中。

为了提供与用户的交互，可在以下计算机上实现：具有显示设备例如阴极射线管(CRT)或液晶显示(LCD)监视器，以显示信息给用户；具有键盘和指示器件，例如鼠标或跟踪球，以供用户提供输入给计算机。其它的各种器件也可用来提供与用户的交互，例如，提供给用户的反馈可以是任何类型的感官反馈，例如，视觉反馈、听觉反馈或触觉反馈；来自用户的输入可以任何形式接收，包括声音的、语言的或触觉的输入。

虽然在此已经描述了所述实施例的某些特征，本技术领域的人员可以做出很多修改、替换、更改和等同。因此，可以理解，权利要求用于覆盖落入本发明的实施例的实质范围内的所有这些修改和更改。

Claims (10)

1、一种高带宽精细可变增益放大器(“VGA”)，其特征在于，包括：

增益模块，所述增益模块包括至少一个输入节点、低增益输出端和高增益输出端；

并行增益模块，其中所述并行增益模块包括低信号路径和高增益信号路径，所述低增益信号路径和高增益信号路径分别连接到所述增益模块的低增益输出端和高增益输出端；

增益调节控制，用于调节VGA增益，其中所述增益调节控制用于控制选择性的触发所述并行增益路径中的低增益路径或高增益路径的至少一部分，来实现所需的总体增益。

2、根据权利要求1所述的VGA，其特征在于，所述VGA进一步包括级联增益模块，其中所述低增益信号路径和高增益信号路径连接到级联增益模块的输入。

3、根据权利要求1所述的VGA，其特征在于，所述高增益信号路径和低增益信号路径分别包括第一放大级和第二放大级。

4、根据权利要求3所述的VGA，其特征在于，所述第一增益放大级和第二增益放大级均包括多个差分对。

5、根据权利要求1所述的VGA，其特征在于，所述增益模块是衰减器。

6、根据权利要求5所述的VGA，其特征在于，所述衰减器包括无源网络。

7、一种用于提供具有高带宽和高线性的输入信号的可变增益放大的方法，其特征在于，包括：

配置低增益信号路径和高增益信号路径；

接收输入信号；

无源地从输入信号生成第一衰减信号和第二衰减信号，第一衰减信号具有大于第二衰减信号的衰减；

分别通过所述低增益信号路径和高增益信号路径，从第一衰减信号生成低增益放大信号，从第二衰减信号生成高增益放大信号；

通过合并所述低增益信号和高增益信号生成复合信号；以及

放大复合信号以生成VGA输出信号。

8、根据权利要求7所述的方法，其特征在于，通过提供所述输入信号到电阻梯的输入端以及将所述电阻梯分别连接到第一输出节点和第二输出节点，来无源地生成第一和第二衰减信号，其中第一输出节点提供高于第二输出节点的衰减。

9、根据权利要求7所述的方法，其特征在于，配置低增益信号路径和高增益信号路径进一步包括触发包括所述低增益信号路径和高增益信号路径的多个放大元件。

10、根据权利要求7所述的方法，其特征在于，放大复合信号进一步包括以级联方式放大所述复合信号。

Images