CN101273438B - 薄膜元件的制造方法 - Google Patents

薄膜元件的制造方法 Download PDF

Info

Publication number
CN101273438B
CN101273438B CN2006800357741A CN200680035774A CN101273438B CN 101273438 B CN101273438 B CN 101273438B CN 2006800357741 A CN2006800357741 A CN 2006800357741A CN 200680035774 A CN200680035774 A CN 200680035774A CN 101273438 B CN101273438 B CN 101273438B
Authority
CN
China
Prior art keywords
layer
silicon
supporter
germanium
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800357741A
Other languages
English (en)
Other versions
CN101273438A (zh
Inventor
克里斯特尔·德格特
劳兰特·克拉维里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
US Atomic Energy Commission (AEC)
Original Assignee
US Atomic Energy Commission (AEC)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Atomic Energy Commission (AEC) filed Critical US Atomic Energy Commission (AEC)
Publication of CN101273438A publication Critical patent/CN101273438A/zh
Application granted granted Critical
Publication of CN101273438B publication Critical patent/CN101273438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Abstract

本发明涉及一种薄膜元件的制造方法，其特征在于以下步骤：在由不同于第一种材料的第二种材料形成的一支撑体(2)的结晶层(2)上外延生长第一种材料的结晶层(4)，所述第一种材料层(4)其厚度使其晶格参数由支撑体(2)结晶层(2)的晶格参数决定；在所述第一种材料层(4)的与支撑体(2)相反的一面形成介电层(8)以形成施体结构(2，4，8)；将施体结构(2，4，8)与一个受体衬底(10)进行组装；去除支撑体(2)。

Description

薄膜元件的制造方法
技术领域
本发明涉及一种制造薄膜元件的方法。
背景技术
在此类方法中，人们频繁使用一种支撑体作为施体(donor)结构：一部分施体结构(通常是一表面层)例如借助层的转移被用作目标结构的元件。
我们尤其为制造一种绝缘体上锗(GeOI)结构时涉及到这种解决方案，正如F.Letertre等人在2004材料研究协会，Mat.Res.Soc.Symp.Proc.Vol.809中的论文“smart cutTM技术实现的绝缘体上锗(GeOI)结构(Germanium-On-Insulator(GeOI)structure realizedby the smart cutTM Technology)”中和C.Deguet等人在ECS 2005，魁北克，2005-05卷，第78页的“使用smart cutTM技术由外延生成晶片实现的200mm绝缘体上锗(GeOI)结构(200mmGernanium-On-insulator(GeOI)Structures realized from epitaxialwafers using the smart cutTM technology)”所述。
这些论文建议两种可替换的解决方案以转移锗薄膜，其形成GeOI结构的表面层：我们用作施体衬底的是体锗(有时被命名为“GeBulk”)的衬底(或英文的Wafer)，或者是硅衬底，在其上面外延沉积一层锗层，其中的至少一部分将被转移。
使用体锗的解决方案因为被转移材料的良好结晶品质尤其在电路方面有优势(体锗的位错率接近零)，但体锗的制造相对复杂，尤其是因为此材料单位质量的高密度，以及其机械脆性。
这就是为何人们目前主要着手在实际中把提及的硅上外延沉积的基于锗的结构用作施体衬底。
然而，施行所引用文章中建议的该解决方案可得到锗层，其位错率约几个106cm-2，主要是锗在硅上外延的阶段由于这两种材料的晶体点阵之间的晶格参数不同(Δ＝4.2％)而产生。
通常情况下，有意义的是因此把由第一种材料通过外延沉积在第二种材料上形成的结构用作施体衬底(例如以便利用电学特性，或者更通常地是物理特性，或者是机械特性)。若这两种材料具有不同的晶格参数，然而在无特别预防措施时此类解决方案在第一种材料层中导致相对较高的位错率，这会降低该层的电学特性和/或物理特性。
发明内容
为了改善这一事实情况，并且特别是为了提供一种薄膜元件的制造方法，它可将施体衬底的制作便捷和由其所施予的层中的低位错率结合在一起，本发明提供一种薄膜元件的制造方法，其特征在于以下步骤：
-在由不同于第一种材料的第二种材料形成的支撑体的结晶层上外延生长第一种材料结晶层，所述第一种材料层具有一定厚度使其晶格参数由支撑体的结晶层的晶格参数决定(并因此通常与之相对应)；
-在所述第一种材料层的与支撑体相反的一面形成介电层以形成一个施体结构；
-将施体结构与一个受体衬底进行组装；
-去除所述支撑体。
因此在第一种材料层中得到非常少的位错。可按照这两种材料各自的特性单独选择它们，只要该选择不损害外延层的结晶质量。
根据一可能的实施例，我们在介电层形成前，执行第三种材料层在所述的第一种材料层上的外延生长步骤，第三种材料层的材料和厚度被选择使得第三种材料的晶格参数由支撑体的结晶层晶格参数决定。
第一种材料层因此被包封，且因此被保护在第二种和第三种材料的层之间。此外，各层都是高品质的，因为晶格参数在该结构的这部分中是均匀的。
第三种材料例如是硅。
我们因此在必要时可在去除支撑体的步骤之后进行以下步骤：
-局部蚀刻第一种材料结晶层直到第三种材料层；
-第三种材料在因蚀刻而暴露的第三种材料层区域上外延生长。
我们因此在表面得到第一种材料区域和第三种材料区域，都具有高结晶品质。每一区域因此可根据其固有的特性被用于特定的目的。
介电层的形成步骤可包括第三种材料外延生长层的至少一部分的氧化步骤，以便得到所述的介电层。
这一解决方案特别实用并产生一个品质特别好的氧化物层。此外它突出了上述第三种材料层的外延生长步骤的益处。
可能的变化情况是，此结构的介电层的形成步骤包括沉积介电层的步骤。
介电层例如是氧化物层。
根据一种实施方式，支撑体是一个第二种材料的板。
根据另一种实施方式，支撑体属于绝缘体上表面层类型，其表面层形成第二种材料的结晶层。
第一种材料例如是锗。这一特殊情况因锗的物理特性(特别是电传输特性)及操作难度而变得有意义。
第二种材料例如是实心硅，它的运用相对广泛因此可用传统方式进行操作。
根据可设想的一种变化，第二种材料是应变硅或SiGe(锗硅)，这显然旨在增加锗的临界厚度。
无论何种情况，我们可在去除支撑体后闲置的第一种材料结晶层表面上进行外延生长第一种材料的步骤。
最终得到的第一种材料层将比同样厚度、直接沉积于第二种材料支撑体上的第一种材料层质量好。
附图说明
本发明的另一特征和优势在参考附图阅读接下来的描述中会更明显，其中：
-图1至7表示根据本发明教导的薄膜制造方法的第一例的主要步骤；
-图8和9表示根据本发明的薄膜制造方法的第二例的两个步骤；
-图10和11表示随后的两个步骤，如有必要可实施于通过前述方法所得到的结构。
图中表示的层的厚度只是图示而不应被理解为与现实中的层厚度成比例关系。
具体实施方式
本发明的第一种实施方式下面参考图1至7进行描述。
在这种实施方式中，我们使用一个结晶硅板2，如图1中所示。因而此处硅完全松驰。可能的情况是，可以使用一个衬底其表面具有一层硅层，例如一个SOI(绝缘体上硅)衬底。这样一个结构包括一个体衬底(通常是硅)，一个埋氧化物层(通常被命名为BOX，来源于英语“Buried Oxide”)和一个硅表面层。另一种可能的情况，我们可以使用一个具有一个埋入的不坚固区域的硅衬底，该区域例如是由某种有助于以后去除衬底和被再利用的气体介入而得到的(例如氢)。
使一个厚度小于临界厚度的锗层4在此硅板2上外延生长。临界厚度是外延层结晶质量得以保证的厚度：超过此厚度，缺陷，特别是位错，出现在外延层上。小于此临界厚度，锗层4的结晶结构(特别是晶格参数)由板2的表面结晶结构决定：锗层4的晶格参数等于硅板2的表面结晶结构的晶格参数。临界厚度显然取决于进行外延生长的衬底。关于临界厚度，我们可以参考J.Huang等人的文章“关于在Si1-xGex/Si应变层异质结构中热应力的临界层厚度的计算(Calculationof cirtical layer thickness considering thermal strain in Si1-x Gex/Sistrained-layed hetero-structures)”，J.Appl.Phys.83(1)，1998美国物理协会。
在此处描述的例子中，在一个体硅板上使一个厚度小于3nm的锗层4外延生长。因此得到图2所示的叠放情况。
由于锗层4的厚度小于临界厚度而且其晶体结构由板2的晶体结构决定，其具有良好的结晶质量，锗层中的位错率实际上为零。
在这里推荐的实施方式中，沉积(例如同样是通过外延)非常薄的硅层6，其厚度特别小于1nm，典型地为几埃。这样则得到图3所示的结构。
另一种情况，可以外延一层稍厚的硅(典型地在1nm和20nm之间，例如在2nm和3nm之间)和通过化学或物理表面处理氧化该层的整个或部分。它可以在处理之后使几埃硅，例如较有利地为1或2个硅单层继续存在。
由于板2硅和外延锗的结晶质量，锗上外延硅层也将表示出一个良好的结晶质量，这层硅和锗层的界面将有良好的品质，特别是电学方面。
我们可以注意到由该层中硅的晶格参数确定该层中锗的晶格参数，它将同样在制成的硅层中被重新采用并且无论该层的厚度是多少都将因此避免位错。注意在这个结构中，锗层4被包封在硅板2和薄膜6之间，这使得锗层在当前所述方法的随后步骤中得到良好的保护。
在适当的清洗之后，在薄膜6上沉积一种电介质，例如Si3N4，一种高介电常数材料(如AlN或HfO2)，一种氧化物(如Al2O3或SiO2)。在此例中，我们选择沉积SiO2，例如通过一种PECVD(即“等离子增强化学气相沉积”，换而言之是等离子辅助气相化学沉积)型方法，这里温度约380℃，以便得到从10nm到300nm的压实或不压实的氧化物厚度。
可能的情况是，有可能直接把这一氧化物层沉积在锗层上而不借助于外延生长硅层。在这种情况下，Ge/SiO2界面具有较差的电学品质，但是可以适用于一些应用。
由此沉积的氧化物层8被用于形成最终得到的GeOI结构的埋氧化物层(或BOX英文为“Buried Oxide”)。
氧化物层8沉积之后得到的叠放，如图4表示，随后被转移到一个受体衬底10，例如另一个表面氧化或非氧化的硅板。这个转移在此通过氧化物层8在激活将被结合的面之后(例如通过化学激活和/或机械和/或化学抛光-“CMP”，和/或等离子)，在受体衬底10上的分子结合进行。
我们从而得到图5所示结构，其包括以下的叠放：
-受体衬底10；
-氧化物层8；
-硅薄膜6(非必需但有益的)；
-锗层4(其厚度小于临界厚度)；
-硅板2。
然后是去除板2，例如通过相对锗所选定的对硅的机械作用(打磨和抛光)和/或化学蚀刻(例如用TMAH，换而言之是四甲基氢氧化铵)。
前述变型使用SOI衬底而非把体硅板2用作初始衬底，其优势在于非常便于去除。事实上，用一个SOI衬底，需要更少的预防措施：硅衬底首先通过机械作用被去除以得到埋入的氧化物层。后者随后可被去除，例如通过关于硅而选定的化学蚀刻。随后去除硅薄膜，例如通过关于锗而选定的化学蚀刻。
在以上建议的变型情况下并且预备一个不稳固埋入区，我们可以在这个不稳固埋入区做出断口，例如通过热和/或机械处理。硅衬底的残留层在断裂后仍旧与锗层关联，随后可有选择地被去除，例如如前例通过化学蚀刻。
我们因此得到所需要的GeOI结构，如图6所示：
-衬底10，
-埋氧化物层8，
-硅薄膜6(可选的)，
-锗层4，现处于表层。
由于当它外延增长时其厚度小于临界厚度，锗层4将包括很少的位错，如已经提到的。这一锗层4的电学特性因此符合通过使用锗所希望得到的特性，其品质等同于使用体锗衬底得到的品质。
在锗层4和埋入氧化物8之间的典型地小于1纳米的硅薄膜6的存在并不影响这些良好的电学特性(它甚至将其改善)并且保证与锗之间界面良好的品质。
GeOI结构因此可被使用在一个电子元件中。
同样可能的是，若我们希望具有使用更大厚度锗层的GeOI结构，可在上述GeOI结构的锗层4上进行一个新的锗层外延生长。为了保留锗层结晶品质，有必要保证对于现在考虑的并且由Si/SiO2/Si(可选的)/Ge(应变的)叠放形成的新衬底外延生长的锗层厚度保持小于临界厚度。此外，若锗层结晶品质的限制被放宽，更大的厚度将可能被外延。
得到的位错率无论如何将低于我们通过在体硅板2上直接外延生长最终被使用的锗的总厚度而应该得到的位错率。
给定这些假设，得到图7所示的结构，它与图6的结构不同在于锗层5更大的厚度。
我们现在将描述实施本发明的另一个例子，参考图8和9。
这第二个例子类似于刚才描述的第一个例子而且我们基本上将仅限描述其区别于第一个例子的步骤。
在第二例中，我们同样使用一个硅板12(或者变型为一个SOI型衬底)，其上已外延生长一个厚度小于临界厚度的锗层14，如在图2中已经描述过的。
根据此处所述的第二种实施方式，在锗层4上外延生长一个厚度约几个纳米，例如5nm(通常情况下小于10nm)的硅层。
我们因此得到一个带有一层硅表面层17的结构，该表面层厚度相对于第一实施方式中的薄膜6的厚度更大。
接着氧化全部或部分硅表面层17，例如通过等离子或化学处理，或通过热氧化(当然用不可能损坏下面锗层14的温度)以便在表面得到一层热氧化物层18用以形成在最终GeOI结构中的埋入氧化物，如图9所示。
如此图上所见，这里建议在锗层14和硅层17之间的界面之前几埃处停止氧化以便在锗层14和氧化物层18之间保留一个硅薄层16，这是出于电学的原因(如已经指出的，SiO2/Si/Ge界面具有比Ge/SiO2界面更好的品质)。
图9所示的由此得到的结构完全与在第一种实施方式中得到并表示在图4中的结构类似，而且它因此将以与上面同样的方式被使用(根据图5和图6、可能情况下图7所示的前面所述步骤)以形成一个GeOI结构。
如在第一种实施方式中厚度小于临界厚度的锗层14，这里得到的优点与已经描述过的相同。
此外，这一解决方案可得到一个比由沉积得到的氧化物(前述的第一种实施方式)更高品质的埋入氧化物(来自于热氧化物层18)和在此氧化物和硅薄膜(16)之间一个更好的接触面。然而可能的情况是若我们希望更厚的氧化物层，可在热氧化物层上沉积一个氧化物补充层。
从图6或图7中得到的结构，即指在锗薄层下有一层非常薄的硅层(高结晶品质)的GeOI结构，可以的情况是如图10所示局部蚀刻锗以便局部暴露硅薄层6、16，随后在硅薄层6、16上恢复硅的有选择的局部外延生长，以便在锗层4的之前蚀刻过的区域中得到一层新硅层7，正如图11所示。我们例如将可以，在锗层蚀刻后及重新硅外延生长前，通过一层局部保护层保护依然存在的锗局部并任由硅孔继续存在。
这一层在硅外延之后可被有选择地去除。
得益于图11的结构，可能的情况是使用每一个区域(层4的残留部分和由有选择地重新外延生长的层7)并得益于两种材料中任意一种的特性，例如目的是形成不同的元件。
本发明不局限于刚才描述的实施方式。
例如，虽然以上所示的实施方式建议在松驰硅(体Si或SOI)上沉积锗层，还可能的情况是使锗在应变硅(例如通过在SiGe上外延生长得到或来自于一个绝缘体上应变硅(或sSOI))类型结构上外延生长，这有利于增加外延沉积出的锗的临界厚度(换而言之可通过外延沉积的锗的可能厚度，并保持接受它的结晶结构的晶格参数不变，由此将位错风险最小化)。
我们同样可以在衬底上外延生长锗，该衬底表面上至少有一层SixGe1-x，例如SiGeOI，其中例如x＝0.8，即20％锗。
该解决方案同样可以在不损害结晶质量的情况下增加可沉积的锗的厚度。
在这最后两个例子中(应变Si和SiGe)，若硅层在已外延沉积的锗层上外延沉积，务必使这一硅层厚度(在此情况下在晶格参数材料不同于衬底表面层的参数材料的情况下形成)保持小于可外延沉积的临界厚度，这考虑到该外延被实现的所在结构，且这是为了保持该层和下面的锗层的结晶质量。

Claims (12)

1.一种薄膜元件的制造方法，其特征在于以下步骤：
-在由不同于第一种材料的第二种材料形成的一支撑体(2；12)的结晶层(2；12)上外延生长第一种材料的结晶层(4；14)，所述第一种材料的层(4；14)的厚度小于临界厚度；
-在所述第一种材料的层(4；14)的与所述支撑体(2；12)相反的一面上形成介电层(8；18)，以形成施体结构(2，4，8；12，14，18)；
-将所述施体结构(2，4，8；12，14，18)与一个受体衬底(10)组装在一起；
-去除所述支撑体(2；12)；其中所述第一种材料是锗。
2.根据权利要求1所述的方法，其特征在于所述第二种材料是松驰硅，所述支撑体是体硅板或SOI。
3.根据权利要求1或2所述的方法，其特征在于包括，在形成所述介电层(8；18)之前，在所述第一种材料层(4；14)上外延生长第三种材料层(6；17)的步骤，第三种材料是硅，所述第三种材料层厚度被选择成使得第三种材料的晶格参数由所述支撑体(2；12)的结晶层的晶格参数决定。
4.根据权利要求3所述的方法，其特征在于去除支撑体步骤之后的以下步骤：
-局部蚀刻所述第一种材料的结晶层直到第三种材料层；
-在由于蚀刻而暴露的第三种材料层的区域外延生长第三种材料。
5.根据权利要求3所述的方法，其特征在于形成介电层的步骤包括氧化第三种材料的外延生长层(17)的至少一部分以便得到所述介电层(18)的步骤。
6.根据权利要求1或2所述的方法，其特征在于所述形成该结构的介电层(8；18)的步骤包括沉积介电层(8)的步骤。
7.根据权利要求1或2所述的方法，其特征在于所述介电层(8；18)是氧化物层。
8.根据权利要求1或2所述的方法，其特征在于所述支撑体是第二种材料的板(2)。
9.根据权利要求1或2所述的方法，其特征在于所述支撑体属于绝缘体上表面层类型，该表面层(26)形成第二种材料的结晶层。
10.根据权利要求1所述的方法，其特征在于所述第二种材料是应变硅。
11.根据权利要求1所述的方法，其特征在于所述第二种材料是SiGe。
12.根据权利要求1或2所述的方法，其特征在于在由于去除支撑体(2；12)而留下的空闲的第一种材料结晶层(4；14)的表面上外延生长第一种材料的步骤。
CN2006800357741A 2005-09-28 2006-09-25 薄膜元件的制造方法 Active CN101273438B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0509897 2005-09-28
FR0509897A FR2891281B1 (fr) 2005-09-28 2005-09-28 Procede de fabrication d'un element en couches minces.
PCT/FR2006/002184 WO2007036631A1 (fr) 2005-09-28 2006-09-25 Procédé de fabrication d'un élément en couches minces

Publications (2)

Publication Number Publication Date
CN101273438A CN101273438A (zh) 2008-09-24
CN101273438B true CN101273438B (zh) 2011-01-05

Family

ID=36602378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800357741A Active CN101273438B (zh) 2005-09-28 2006-09-25 薄膜元件的制造方法

Country Status (6)

Country Link
US (1) US8664084B2 (zh)
EP (1) EP1938362B1 (zh)
JP (1) JP5246659B2 (zh)
CN (1) CN101273438B (zh)
FR (1) FR2891281B1 (zh)
WO (1) WO2007036631A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US20100326271A1 (en) * 2009-06-25 2010-12-30 Omax Corporation Reciprocating pump and method for making a system with enhanced dynamic seal reliability
WO2012119418A1 (en) * 2011-03-10 2012-09-13 Tsinghua University Strained ge-on-insulator structure and method for forming the same
US8704306B2 (en) 2011-03-10 2014-04-22 Tsinghua University Strained Ge-on-insulator structure and method for forming the same
US8786017B2 (en) 2011-03-10 2014-07-22 Tsinghua University Strained Ge-on-insulator structure and method for forming the same
US8890209B2 (en) 2011-03-10 2014-11-18 Tsinghua University Strained GE-ON-insulator structure and method for forming the same
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
CN106463416A (zh) * 2014-06-13 2017-02-22 英特尔公司 用于晶圆键合的表面包封
US10808688B1 (en) 2017-07-03 2020-10-20 Omax Corporation High pressure pumps having a check valve keeper and associated systems and methods
WO2021202390A1 (en) 2020-03-30 2021-10-07 Hypertherm, Inc. Cylinder for a liquid jet pump with multi-functional interfacing longitudinal ends

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538499A (zh) * 2003-01-29 2004-10-20 硅绝缘体技术有限公司 在绝缘体上制造应变结晶层的方法和半导体结构及得到的半导体结构

Family Cites Families (266)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
EP0284818A1 (de) 1987-04-03 1988-10-05 BBC Brown Boveri AG Verfahren zum Herstellen eines Schichtverbunds sowie Vorrichtung zur Durchführung eines Verfahrens
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
NL8900388A (nl) 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
EP0527948B1 (en) 1990-05-09 1996-11-13 Lanxide Technology Company, Lp Thin metal matrix composites and production methods
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
DE69423594T2 (de) 1993-12-28 2000-07-20 Honda Motor Co Ltd Gaszufuhrmechanismus für Gasbrennkraftmaschine
DE4400985C1 (de) 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5880010A (en) 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP0749500B1 (en) 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3697034B2 (ja) 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
JP4173573B2 (ja) 1997-12-03 2008-10-29 株式会社ナノテム 多孔質砥粒砥石の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2774797B1 (fr) 1998-02-11 2000-03-10 Commissariat Energie Atomique Procede de realisation d'un ensemble a plusieurs tetes magnetiques et ensemble a tetes multiples obtenu par ce procede
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
CA2293040C (en) 1998-12-23 2006-10-24 Kohler Co. Dual fuel system for internal combustion engine
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
GB2347230B (en) 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
AU4481100A (en) 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP2003506883A (ja) 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
JP4226175B2 (ja) * 1999-12-10 2009-02-18 富士通株式会社 半導体装置およびその製造方法
JP2001196566A (ja) 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6306720B1 (en) 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6548375B1 (en) 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
WO2001080308A2 (fr) 2000-04-14 2001-10-25 S.O.I.Tec Silicon On Insulator Technologies Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002016150A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100414479B1 (ko) 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
DE10104868A1 (de) 2001-02-03 2002-08-22 Bosch Gmbh Robert Mikromechanisches Bauelement sowie ein Verfahren zur Herstellung eines mikromechanischen Bauelements
JP2002270553A (ja) 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP3901957B2 (ja) * 2001-05-31 2007-04-04 シャープ株式会社 半導体基板の製造方法及びその方法により製造された半導体装置
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
DE10153319B4 (de) 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
TWI251813B (en) 2001-11-09 2006-03-21 Via Tech Inc Method for protecting phase lock loop in optical data-reading system
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6596569B1 (en) 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6632082B1 (en) 2002-05-01 2003-10-14 Colibri Corporation Lighter and method of use
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
EP1403684A1 (en) 2002-09-30 2004-03-31 Corning Incorporated High-speed optical modulator
JP4949628B2 (ja) * 2002-10-30 2012-06-13 台湾積體電路製造股▲ふん▼有限公司 Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847076B1 (fr) 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848337B1 (fr) 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US20040126708A1 (en) 2002-12-31 2004-07-01 3M Innovative Properties Company Method for modifying the surface of a polymeric substrate
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
DE602004020181D1 (de) * 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7348260B2 (en) * 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
FR2851848B1 (fr) * 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2856841A1 (fr) 2003-06-24 2004-12-31 Commissariat Energie Atomique Procede de realisation d'une structure empilee par transfert de couche mince.
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20040262686A1 (en) 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
EP1652230A2 (fr) 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US7052978B2 (en) 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US6975562B2 (en) 2003-12-05 2005-12-13 Timex Group B.V. Wearable electronic device with mode operation indicator
JP2007515790A (ja) * 2003-12-16 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ＭＯＳＦＥＴ構造体内に歪みＳｉチャネルを形成する方法
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4686480B2 (ja) * 2004-01-16 2011-05-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。
JP2005244020A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びその製造方法
FR2868202B1 (fr) 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
FR2876219B1 (fr) 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
DE602004011353T2 (de) * 2004-10-19 2008-05-15 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
JP4970997B2 (ja) * 2006-03-30 2012-07-11 パナソニック株式会社 ナノワイヤトランジスタの製造方法
DE602006000423T2 (de) * 2006-03-31 2008-05-21 S.O.I.Tec. Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundmaterials und Verfahren zur Auswahl eines Wafers
US7648853B2 (en) * 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
RU128757U1 (ru) 2012-12-18 2013-05-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Нижегородский государственный технический университет им. Р.Е. Алексеева" НГТУ Система контроля состояния дискретных источников сигналов

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538499A (zh) * 2003-01-29 2004-10-20 硅绝缘体技术有限公司 在绝缘体上制造应变结晶层的方法和半导体结构及得到的半导体结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
FR2891281B1 (fr) 2007-12-28
EP1938362B1 (fr) 2013-08-21
US8664084B2 (en) 2014-03-04
WO2007036631A1 (fr) 2007-04-05
JP2009510751A (ja) 2009-03-12
FR2891281A1 (fr) 2007-03-30
US20080254591A1 (en) 2008-10-16
EP1938362A1 (fr) 2008-07-02
JP5246659B2 (ja) 2013-07-24
CN101273438A (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
CN101273438B (zh) 薄膜元件的制造方法
Roberts et al. Elastically relaxed free-standing strained-silicon nanomembranes
JP5265385B2 (ja) 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
EP2936550B1 (en) Substrates for semiconductor devices
US8043687B2 (en) Structure including a graphene layer and method for forming the same
US7749863B1 (en) Thermal management substrates
CN109075120B (zh) 用于rf应用的绝缘体上半导体衬底
US9870940B2 (en) Methods of forming nanosheets on lattice mismatched substrates
JP6019640B2 (ja) 電子デバイス及びその製造方法
US7695564B1 (en) Thermal management substrate
JP2006191112A (ja) シリコン−ゲルマニウム層を備えた半導体ウェハ及びその製造方法
Gong et al. Synthesis and Characteristics of Transferrable Single‐Crystalline AlN Nanomembranes
KR100854856B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
Wang et al. Nonlithographic nanopatterning through anodic aluminum oxide template and selective growth of highly ordered GaN nanostructures
CN109791877B (zh) 包括单晶半导体岛的结构以及制造这种结构的方法
KR102323616B1 (ko) 3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법
KR102422422B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법
Yuan et al. Peeling off Nanometer‐Thick Ferromagnetic Layers and Their van der Waals Heterostructures
JP2019214484A (ja) 機械振動子およびその製造方法
JP5970408B2 (ja) シリコン基板上のＩｎＧａＳｂ薄膜の作製方法
US8492245B1 (en) Methods for making thin layers of crystalline materials
CN102683352B (zh) 硅层转印基板以及半导体基板的制造方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法
JP2014150248A (ja) 素子形成用基板の作製方法
TWI322481B (en) Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant