CN101253660B - 用于横向分离半导体晶片的方法以及光电子器件 - Google Patents

用于横向分离半导体晶片的方法以及光电子器件 Download PDF

Info

Publication number
CN101253660B
CN101253660B CN2006800315382A CN200680031538A CN101253660B CN 101253660 B CN101253660 B CN 101253660B CN 2006800315382 A CN2006800315382 A CN 2006800315382A CN 200680031538 A CN200680031538 A CN 200680031538A CN 101253660 B CN101253660 B CN 101253660B
Authority
CN
China
Prior art keywords
layer
ion
semiconductor layer
semiconductor
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800315382A
Other languages
English (en)
Other versions
CN101253660A (zh
Inventor
福尔克尔·黑勒
克里斯托夫·艾克勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101253660A publication Critical patent/CN101253660A/zh
Application granted granted Critical
Publication of CN101253660B publication Critical patent/CN101253660B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

一种根据本发明的用于横向分离半导体晶片(1)的方法，包括以下方法步骤：提供生长衬底(2)；将半导体层序列(3)外延生长到生长衬底(2)上，该半导体层序列包括功能半导体层(5)；将掩模层(10)施加到半导体层序列(3)的部分区域上，以产生被屏蔽的区域(11)和未被屏蔽的区域(12)；通过未被屏蔽的区域(12)注入离子，在半导体晶片(1)中产生注入区(13)；以及沿着注入区(13)分离半导体晶片(1)，其中生长衬底(2)或者生长衬底(2)的至少一部分被从半导体晶片分离。

Description

用于横向分离半导体晶片的方法以及光电子器件
本申请要求德国专利申请10 2005 052 357.9和10 2005 041 572.5的优先权，它们的公开内容通过引用结合于此。
本发明涉及一种用于横向分离半导体晶片的方法，特别是横向分离用于制造光电子器件的半导体晶片的方法，以及涉及一种光电子器件。
在制造光电子器件(例如LED或者半导体激光器)时，通常希望事后将为光电子器件的半导体层序列的外延生长所使用的生长衬底从半导体晶片分开。
例如，在所谓的薄膜技术中，光电子器件的半导体层序列首先外延地生长在生长衬底上，接着将支承体施加到与生长衬底对置的半导体层序列表面上，并且随后将生长衬底剥离。该方法一方面的优点是，在新的支承体上留有较薄的外延层序列，特别是当在外延层序列和新的支承体之间设置有反射的或者增强反射的层时，由光电子器件发射的辐射可以从该外延层序列以高的效率被耦合输出。此外有利的是，生长衬底在剥离之后可有利地被再次使用。当生长衬底由较高级的材料、特别是蓝宝石、SiC或者GaN构成时，这是特别有利的。
在使用蓝宝石构成的透明生长衬底的情况下，生长衬底从外延层序列的剥离例如可以借助WO 98/14986公开的激光剥离方法来实现。然而，该方法并不可以容易地应用于氮化物-化合物半导体(特别是GaN)构成的衬底。
出版物US 6,815,309已公开了将高级衬底(例如GaN)的薄层转移到较低级的支承衬底上。
由出版物US 5,374,564公开了一种用于将薄的半导体层从衬底分离的方法，该方法基于：通过要剥离的层将氢离子注入，并且随后进行热处理，以在离子注入区产生小泡(气泡)，其导致要剥离的半导体层的热爆裂。
在将该方法应用于其上已经外延地沉积有功能半导体层序列的半导体晶片的情况下，存在的风险是：功能半导体层序列在离子注入时，其质量受到影响。
由C.H.Yun，N.W.Cheung的出版物Thermal and MechanicalSeparation of Silicon Layers from Hydrogen Pattern-Implanted Wafers(Journ.of Electronic Materials，Vol.30，Nr.8，2001，960-964页)公开了一种用于以热学方式或者机械方式将硅层从硅晶片分离的方法。
本发明的任务是，提出一种改进的方法，用于横向分离半导体晶片和一种光电子器件，其中降低了在离子注入时对半导体层序列的损害的风险。
该任务通过具有权利要求1的特征的方法以及根据权利要求32的光电子器件来解决。本发明的有利的扩展方案和改进方案是从属权利要求的主题。
在根据本发明的用于横向分离半导体晶片的方法中，提供了一种生长衬底，半导体层序列外延生长到该生长衬底上，该半导体层序列包括功能半导体层。通过将掩模层施加到半导体层序列的部分区域上，产生被屏蔽的和未被屏蔽的区域。随后，离子通过未被屏蔽的区域被注入半导体晶片中以生成注入区。该生长衬底或者生长衬底的至少一部分随后沿着半导体晶片的注入区被分离。
于是，至半导体晶片中的离子注入并非整面地进行，而是有利地仅仅通过未被掩模层覆盖的半导体层序列区域来进行。半导体层序列的由掩模层覆盖的部分区域、特别是功能半导体层的设置在掩模层之下的区域通过这种方式被保护而免受离子注入过程中可能的损害。
优选的是，在离子注入时，将氢离子注入。替代地，也可以使用惰性气体(例如氦、氖、氪或者氙)的离子。
也可能的是，将不同原子的离子注入，特别是氢离子和氦离子，或者氢离子和硼离子。这样的优点是，减少了所需的注入剂量。
优选的是，分离借助热处理来进行，优选在300℃至1200℃范围中的温度情况下进行。特别是热处理可以在300℃至900℃之间的温度下进行。在此，被注入注入区中的离子扩散，并且在此产生小泡(气泡)。在小泡聚集时，半导体晶片最后完全在横向方向中分离，并且通过这种方式，生长衬底或者生长衬底的至少一部分被从半导体晶片分离。
在热处理时，对注入区的加热可以通过提高环境温度以及通过电磁辐射(例如激光束或者微波束)对局部的加热来引起。
虽然离子注入由于半导体层序列的屏蔽而仅仅在半导体晶片的部分区域中进行，但半导体晶片可以沿着注入区被完全地在横向方向上分离。这依据的是，离子在离子注入之后的热处理中在横向方向上扩散，并且通过这种方式从注入区出发，半导体晶片的设置在掩模层之下的部分区域也渗透有小泡。
替代地，半导体晶片沿着注入区也可以以机械方式被分离，例如其方式是将半导体晶片的对置的表面用辅助支承体相连，并且将扭矩施加到该辅助支承体上，使得半导体晶片被沿着注入区分离。
半导体层序列优选基于氮化物化合物半导体材料。“基于氮化物化合物半导体材料”在下文中意味着，这样表示的器件或者器件的部分优选包括InxAlyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1。在此，该材料并非一定必须具有根据上式的数学上精确的组分。更确切地说，其可以具有一种或者多种掺杂材料以及基本上不改变材料的物理特性的附加的组分。然而出于简单的原因，上式仅仅包括晶格的主要成分(Al，Ga，In，N)，即使这些组分可以部分地通过少量的另外的物质来替代。
功能半导体层优选是发射辐射的或者检测辐射的层。特别地，功能半导体层可以是发光二极管的或者半导体激光器的有源层。特别优选地，功能半导体层具有InxAlyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1。
生长衬底优选是适合于外延生长氮化物化合物半导体材料的衬底，特别是GaN衬底、AlN衬底、SiC衬底或者蓝宝石衬底。
替代地，半导体层序列也可以基于磷化物化合物半导体或者砷化物化合物半导体。在这种情况中，半导体层序列以及特别是功能半导体层优选具有InxAlyGa1-x-yP或者InxAlyGa1-x-yAs，其中0≤x≤1，0≤y≤1并且x+y≤1。
掩模层例如可以由硅、金属、电介质(例如SiN或者SiO2)或者漆构成。掩模层具有的厚度使得其基本上不能被注入的离子穿透。例如，掩模层可以是具有2μm或者更大厚度的多晶硅层。
半导体层序列的被屏蔽的区域优选在至少一个横向方向上具有20μm或者更小的尺寸，特别优选为5μm或者更小的尺寸。被屏蔽的区域的这样小的横向尺寸是有利的，因为要争取实现的是，所注入的离子在热处理时，从位于半导体层的未被屏蔽的区域之下扩散到位于半导体层序列的被屏蔽的区域之下的、在横向方向中邻接的区域中，并且这样可以使得半导体晶片在横向方向中完全被以小泡渗透。掩模层例如可以是条状的掩模层，其中条具有5μm或者更小的宽度，优选为1.5μm至3μm之间(包括端点)的宽度。
注入区例如在生长衬底中生成。在这种情况中，离子通过半导体晶片的未被屏蔽的区域而注入生长衬底中。
在本发明的一种优选的实施形式中，生长到生长衬底上的半导体层序列包含设计为分离层的层，在该分离层中产生注入区。在这种情况中，离子注入不是在生长衬底中进行，而是在分离层中进行。这样的优点是，在沿着在分离层中所生成的注入区将半导体晶片分离时，半导体晶片的包含整个生长衬底的一部分被分离。该生长衬底于是在分离半导体晶片时有利地未被分开，并且可以完整地再被使用。特别地，可以多次将层序列生长在生长衬底上，并且随后被分离，而在此不会持续地消耗生长衬底。当使用高级的衬底(例如GaN衬底、AlN衬底、SiC衬底或者蓝宝石衬底)作为生长衬底时，这是特别有利的。
在用于分离生长衬底的热处理的方法步骤之后，生长衬底可以包含分离层的被分离的部分。在分离之后被包含于生长衬底上的分离层的该部分优选事后被从生长衬底去除，例如借助刻蚀工艺或者抛光工艺去除，以便将生长衬底为外延生长另外的半导体层序列作准备。
分离层优选包含至少一种具有比镓更大的核电荷数的元素，例如铟。具有比镓更大的核电荷数的元素可以作为掺杂材料引入分离层中，或者优选是分离层的半导体材料的组成部分。特别地，分离层可以是InGaN层。在分离层中存在具有高核电荷数的元素的优点是，在离子注入时侵入分离层中的离子被减速并且由此减少了进一步的侵入。在这种情况中，分离层于是用作所注入离子的停止层。
当在离子注入时注入较高能的离子是特别有利的，以减小对功能半导体层的可能的损害。特别已经证明的是，通过在离子注入时提高离子能量可以减小对功能半导体层的损害。然而，提高离子能量通常导致所注入的离子在垂直于分离层平面的方向上形成更宽和更平坦的浓度分布，该浓度分布会对剥离工艺产生不利影响。所注入的离子的浓度分布的整个半值宽度例如可以为大约200nm。
通过分离层包含至少一种其核电荷数大于镓的核电荷数的元素，也可以在所注入的离子的离子能量较高的情况下在分离层中实现较窄的浓度分布，由此使得分离的方法步骤变得容易。
在本发明的另一种有利的扩展方案中，半导体层序列包含至少一个与分离层相邻的、针对所注入离子的扩散势垒层。在此，扩散势垒层理解为这样的层：与在分离层中相比，所注入的离子在该层中具有更小的扩散系数。扩散势垒层可以在半导体层序列的生长方向上设置在分离层之上和/或之下。
扩散势垒层有利地包含以Zn、Fe或者Si掺杂的氮化物化合物半导体材料，并且优选未被p掺杂。特别地，已经证明：与在以Mg掺杂的p-GaN中相比，氢在较高电阻值的以Zn掺杂的GaN中或者在以Si掺杂的n-GaN中具有较小的扩散系数。
特别优选的是，在分离层的两侧，即在半导体层序列的生长方向中在分离层之上以及之下都设置有扩散势垒层。通过扩散势垒层，减少了所注入的离子在垂直于分离层平面的方向上的扩散。通过这种方式，抵抗了所注入离子的浓度分布在垂直于分离层的层平面的方向上所不希望的扩展。特别地，借助在层序列的生长方向上来看设置于分离层之上的扩散势垒层，可以减少所注入的离子至功能半导体层中的扩散。否则，所注入离子的扩散会影响功能半导体层的质量。
在本发明的另一种优选的实施形式中，分离层是张应变的层。在这种情况下，分离层的晶格常数小于至少一个与分离层邻接的层的晶格常数。这使得分离层受到拉伸应力(Zugspannung)。优选的是，张应变的层是含有铝的氮化物化合物半导体层。在这种情况下，分离层的拉伸应力例如可以如下引起：另外的氮化物化合物半导体层与分离层邻接，该另外的氮化物化合物半导体层具有比分离层更少的铝成分，或者甚至不含铝。特别地，InGaN可以与分离层邻接。此外，分离层的拉伸应力可以通过将分离层以硅掺杂来产生。通过分离层的拉伸应力，有利地使得分离的方法步骤变得容易，因为在这种情况下，在张应变的分离层和邻接的具有更大晶格常数的层之间的界面作为设定断裂处。
此外，在本发明中，分离的方法步骤有利地可以通过以下方式变得容易：分离层是通过横向的外延过生长(ELOG，外延横向过生长)而产生的半导体层。在这种情况下，分离层不是直接在生长衬底上生长或者生长到已经被施加到生长衬底上的半导体层上，而是事先将掩膜层施加到生长衬底上，或者施加到其上要生长分离层的半导体层上。以下将该掩膜层称为ELOG-掩膜层，以便与为离子注入而使用的掩膜层相区别。ELOG-掩膜层优选是氮化硅层或者二氧化硅层。
分离层的外延生长在生长衬底的未被ELOG-掩膜层覆盖的区域(“Post”区域)或者设置用于生长的半导体层的未被ELOG-掩膜层覆盖的区域中进行，其中随后被屏蔽的区域(“Wing”区域)在横向方向中被过生长。因为通过横向外延过生长而产生的分离层在横向过生长的ELOG-掩膜层上的附着性低，所以在掩膜层和分离层之间的界面作为在分离的方法步骤中的设定断裂处。
在将分离层实施为ELOG-掩膜层时，优选将离子注入分离层的、在横向方向上与ELOG-掩膜层偏移地设置的区域(“Post”区域)中。此外，用于离子注入的掩膜层和ELOG-掩膜层有利地具有相同的结构化。这应当理解为，在垂直方向上看，半导体层的被掩膜层屏蔽的区域与生长衬底的被ELOG-掩膜层屏蔽的区域对置，并且优选是叠合的。可以有利地省去将离子注入分离层的设置在ELOG-掩膜层之上的区域(“Wing”区域)中，因为在这些区域中的分离层由于分离层在ELOG-掩膜层上的小的附着性而可以被较简单地分开。
此外，有利的是，分离层由一种半导体材料形成，与在邻接于分离层的层中相比，在该半导体材料中所注入的离子具有更大的扩散系数。由此，提高了所注入的离子在分离层内的扩散，即特别是在平行于半导体晶片平面走向的方向上的扩散，并且由此促进了在分离层中形成小泡，由此使得分离的方法步骤变得容易。促进扩散的分离层优选是p掺杂的氮化物化合物半导体层，其例如可以以Mg掺杂。特别地，已经证明的是，与在以Zn掺杂的高电阻值的GaN层或者以硅掺杂的n-GaN层中相比，氢在p掺杂的GaN中具有更高的扩散系数。
半导体晶片优选在分离之前在与生长衬底背离的表面上与支承衬底相连。在从生长衬底分离之后，支承衬底稳定了半导体层序列，并且特别是可以用作从半导体层序列制造的光电子器件的支承体。
支承衬底可以是中间支承体，其中在随后的方法步骤中设计了分离或者溶解中间支承体。例如，中间支承体是玻璃衬底。玻璃衬底优选借助由二氧化硅构成的中间层与半导体层序列相连。在这种情况下，可以在以后的方法步骤中包括中间层在内，例如将中间支承体溶解在氢氟酸(HF)中。
在离子注入时所使用的掩膜层例如可以在将半导体层序列与支承衬底连接之前被去除。替代地，掩膜层也可以留在半导体层序列上，其中优选的是，在将半导体层序列与支承衬底相连之前施加中间层，该中间层将掩膜层平坦化(planarisiert)。起平坦化作用的中间层的优点是，支承衬底的重力也作用到半导体层序列的未被屏蔽的区域上，而若非如此，则这些未被屏蔽的区域会由于掩膜层而与支承衬底间隔。在热处理的方法步骤中，支承衬底的重力作用到注入区的优点是，促进了通过离子扩散而产生的小泡在横向方向上的扩展，并且减小了在垂直于半导体层序列生长方向走向的垂直方向上的扩展。
在由金属或者金属合金构成的掩膜层情况下，该掩膜层可以作为电接触层留在半导体层序列上。在这种情况下，电接触层无需另外的制造开销地以结构化方式施加到半导体层序列的、其中没有被注入离子的区域上。必要时，可以将适合于构建带有半导体层序列最上层的电接触部的接触金属引入掩膜层中。有利的是，在热处理时，为了生成小泡，同时通过与掩膜层的金属形成合金来将接触金属引入掩膜层中。
在一种特别优选的实施形式中，在将半导体晶片与支承衬底相连之前，将中间层施加到半导体晶片的未被屏蔽的区域上，该中间层厚度大于掩膜层的厚度。在这种情况下，半导体层序列的被屏蔽的区域通过施加到未被屏蔽的区域上的中间层而与支承衬底间隔。因此，支承衬底的重力有利地首先作用到未被屏蔽的区域上，由此加强了通过所注入的离子的扩散而产生的小泡在横向方向上的扩展，并且阻碍了其在垂直方向上的扩展。通过这种方式，促进了所产生的小泡向半导体晶片的设置在掩膜层之下的区域中扩展。替代地，这种效应也可以如下来实现：将掩膜层去除并且将中间层施加到半导体层序列上，该中间层被结构化为使得其基本上覆盖半导体层序列的、离子被注入其中的区域。支承衬底对注入区的重力作用可以通过将朝向生长衬底的力作用到支承衬底上来增强。
在另一优选的实施形式中，在离子注入之前将半导体层序列结构化。例如，半导体层序列可以被结构化为使得其具有适于制造发光二极管或者半导体激光器件的结构。
特别地，半导体层序列可以被结构化为使得半导体晶片包括一个或优选多个条形激光器件结构，这些结构在随后的工艺步骤中被分割为单个的条形激光器件。条形激光器优选具有大约1.5μm至大约3μm的条宽度。结构的这种宽度有利地足够小，使得所注入的离子在热处理时在横向方向上足够远地扩散，使得通过形成小泡而引起该结构的完全剥离。
当已经在离子注入之前进行了半导体层序列的结构化，则有利的是，通过包围的掩膜层来保护所产生的结构(特别是该结构的侧边缘)免受离子影响。包围的掩膜层应当理解为不但覆盖结构的表面，而且还覆盖结构的侧边缘的掩膜层。
根据本发明的方法特别适于制造光电子器件，例如适于制造发光二极管或者激光二极管。
根据本发明的光电子器件包括设置于支承衬底上的半导体层序列，该半导体层序列具有功能半导体层，其中半导体层序列通过上述用于将半导体晶片从生长衬底横向分离的方法而被分离。特别地，光电子器件可以是发光二极管(LED)或者激光二极管。
以下将借助实施例结合附图1至13进一步阐述本发明。
其中：
图1A、1B、1C、1D、1E、1F和1G示出了在根据本发明的方法的一个实施例的中间步骤中，半导体晶片的示意性横截面视图；
图2示出了在根据本发明的方法的另一实施例中，在分离半导体晶片的方法步骤之前的半导体晶片的示意性横截面视图；
图3示出了在根据本发明的方法的另一实施例中，在分离半导体晶片的方法步骤之前的半导体晶片的示意性横截面视图；
图4示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图5示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图6A示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图6B示意性示出了在将半导体层序列结构化为激光器条之后，图6A所示的半导体晶片的横截面视图；
图7示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图8示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图9示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图10示出了在根据本发明的方法的另一实施例中，在离子注入的方法步骤中的半导体晶片的示意性横截面视图；
图11至13示出了在根据本发明的方法的另一实施例中，掩膜层的示意性俯视图。
在附图中，相同或者作用相同的元件设置有相同的参考标号。所示的元件不能视为符合比例，更确切地说，为了更好的理解，可能夸大地示出单个的元件。
如图1A中所示，在根据本发明的方法中提供了生长衬底2。生长衬底2是适于外延生长氮化物化合物半导体的衬底，其优选为GaN衬底、AlN衬底，或者替代地为SiC衬底或者蓝宝石衬底。
在图1B中示意性示出的中间步骤中，半导体层序列3外延地生长到生长衬底2上。通过这种方式制造的半导体晶片1包含生长衬底2和半导体层序列3。半导体层序列3例如借助金属有机物气相外延(MOVPE)被施加到生长衬底2上。
外延的半导体层序列3优选基于氮化物化合物半导体。外延的半导体层序列3包含至少一种功能半导体层5，例如为光电子器件而设计的发射辐射的或者检测辐射的层。
特别地，功能半导体层5可以是发光二极管的或者半导体激光器的有源层。在此，有源层例如可以构建为异质结构、双异质结构或者构建为量子阱结构。在此，名称“量子阱”包括其中载流子由于限制(Confinement)而经历其能量状态量子化的任何结构。特别地，名称“量子阱结构”不包含关于量子化维数的说明。由此，其尤其是包含量子槽、量子线和量子点，以及这些结构的任意组合。
此外，在图1B中所示的中间步骤中，结构化的掩膜层10被施加到半导体层序列3上。半导体层序列3的表面于是具有被掩膜层10覆盖的被屏蔽区11和未被屏蔽区12。有利的是，被屏蔽区11的宽度b在至少一个横向方向上为20μm或者更小，特别优选为5μm或者更小。
在图1C中示意性示出的中间步骤中，如通过箭头6所表明的那样，离子通过未被屏蔽区12穿过半导体层序列3而注入，以在半导体晶片1中产生注入区13。
与此相反，离子不能侵入半导体层序列3的被屏蔽区11中，因为这些离子基本上不能穿透掩膜层10的材料。特别地，通过这种方式防止了功能半导体层5的设置在被屏蔽区11之下的部分区域在离子注入的方法步骤中被损害。
掩膜层10例如可以由金属、电介质或者漆形成，其中厚度根据所注入的离子的离子能量来选择，使得掩膜层10基本上不能被离子穿透。例如，掩膜层10是大约2μm厚的二氧化硅层。
所注入的离子特别可以是氢离子，或者替代地为惰性气体例如氦、氖、氪或者氙的离子。
也可能的是，注入不同原子的离子，例如特别是氢离子和氦离子，或者氢离子和硼离子。这样的优点是，减少了所需的注入剂量。
注入区13优选在设计为分离层的层4中产生，该层4被包含在半导体层序列3中。替代地，也可能的是，将离子注入生长衬底2中，以形成注入区13。
随后，如在图1D中所示，又可以将掩膜层10从半导体层序列3去除。
随后，如在图1E中所示，半导体晶片1在背离生长衬底2的侧与支承衬底15相连。因为与生长衬底2不同，支承衬底15不必适于外延生长例如基于氮化物化合物半导体的半导体层序列3，所以在材料选择时，对于支承衬底15存在较大的自由度。特别地，可以选择其特色在于较低的成本和/或良好导热能力的支承衬底15。例如，支承衬底15可以由Ge、GaAs、金属如Mo或Au、金属合金或者陶瓷例如AlN形成。支承衬底15优选借助焊接或者接合与半导体层序列3相连。
在将半导体晶片1与支承衬底15相连之前，可以将中间层14施加到半导体层序列3上。中间层14例如可以为了以下目的而被施加：在离子注入的方法步骤之后以及在掩膜层去除之后，使得半导体层序列3平滑。此外，中间层14也可以是反射层，该反射层在光电子器件中应当阻止辐射侵入支承衬底15中。
随后，如在图1F中通过箭头T所表明的那样，进行热处理，该热处理引起被注入注入区13中的离子的扩散。
热处理优选在300℃到1200℃之间的温度下进行。通过热处理而激发的注入离子的扩散导致形成小泡7，其大小和数量随着热处理的持续时间增加而增大。
通过这种方式，形成了渗透有小泡7的扩散区16，这些扩散区在横向方向上也在半导体层序列3的事先被屏蔽的区域下延伸，并且最后聚集在那里。
如在图1G中示意性示出的那样，渗透有小泡7的扩散区16的聚集最后导致半导体晶片分离为两部分1a、1b。
半导体晶片1的与生长衬底2分离的部分1b特别可以是光电子器件，例如发光二极管或者半导体激光器，或者被进一步加工为光电子器件。此外，半导体晶片的被分离的部分1b也可以被分割为多个光电子器件。
由于离子不是注入生长衬底2，而是注入设计为分离层4的半导体层序列3的层中，所以在分离半导体晶片1时有利地分开了半导体晶片1的包含整个生长衬底2的一部分1a。如在图1G中示意性示出的那样，在分离之后，半导体晶片1的被分开的部分1a包含分离层4的残留物，这些残留物可以在事后的刻蚀工艺或者抛光工艺中被去除。于是，生长衬底2完全可以再次利用。此外，与支承衬底15相连的半导体层序列3也可以具有分离层4的残留物，这些残留物有利地在事后的刻蚀工艺或者抛光工艺中被去除。
在图2中示出了在另一实施例中将离子注入注入区13的方法步骤之后的半导体晶片，其中掩膜层10并非如在前面所描述的实施例中那样被从半导体层序列3的表面去除，而是在将半导体晶片1与支承衬底15相连之前以起平坦化作用的中间层16加以设置。掩膜层10通过中间层16被变平，并且有利的是在将半导体晶片1与支承衬底15相连之前不被去除。通过这种方式，降低了制造开销。
与起平坦化作用的中间层16相连的支承衬底15在随后的热处理方法步骤中将力施加到注入区13，该力促进了小泡的横向扩展并且减小了垂直扩展。
当如在图3中借助另一实施例所示，半导体晶片1通过厚度比掩膜层10更大的中间层17与支承衬底15相连时，支承衬底15对于在热处理中所产生的小泡的扩展的这种有利的影响可以被进一步强化。在这种情况下，半导体晶片1仅仅在未被屏蔽的区域12中通过中间层17与支承衬底15相连，而被屏蔽的区域11通过中间空间18与支承衬底15间隔。为了进一步提高支承衬底15对于注入到注入区13中的离子的扩散的影响，在热处理的方法步骤期间有利地将力F朝着半导体晶片1的方向施加到支承衬底15上。
在图4中示意性示出了在本发明的另一实施例中在离子注入的方法步骤中的半导体晶片1，其中在离子注入之前，半导体层序列3已被结构化。半导体层序列3例如可以被结构化为使得其具有沟19。在沟中，分离层4例如借助刻蚀工艺被暴露。例如通过在半导体层序列3中所产生的沟19，离子可以在离子注入时被直接注入到分离层4中，而在此未横穿半导体层序列3的其余层，特别是功能半导体层5。这样特别具有的优点是，在离子注入时只需要较小的离子能量和/或离子剂量。设置在沟19之间的半导体层序列3的部分区域20例如可以在以后的方法步骤中被分割为单个的光电子器件，例如分割为条形激光器。此外也可能的是，多个通过沟19分隔的部分区域20一同形成光电子器件的半导体芯片，例如发光二极管的半导体芯片。
在图5中示出的、在根据本发明的方法的一个实施例中的离子注入的方法步骤中，半导体层序列在离子注入之前被结构化为条形激光器21。条形激光器21有利地被包围的掩膜层22环绕，该掩膜层不仅覆盖表面23，而且还覆盖条形激光器21的侧边缘24。这样的优点是，在离子注入时，尽可能地保护侧边缘24免受出现的高能离子影响。特别地，由此预防了条形激光器21的有源区5的损害。此外有利的是，分离层4的与条形激光器21邻接的区域被掩膜层22覆盖，以便在条形激光器工作时，减少载流子在离子注入区中的非辐射(nichtstrahlen)的重新结合。例如，在1.5μm宽的条形激光器21的情况下，掩膜层22可以具有5.5μm的宽度，使得在条形激光器21的两侧分别屏蔽了分离层4表面的2μm宽的条形区域。
图6A和6B示意性示出了该方法的另一优选的实施形式，其中避免了在离子注入的方法步骤中光电子器件的侧边缘24、特别是条形激光器21的侧边缘的可能的损害。
半导体层序列被施加到图6A中示出的半导体晶片1上。半导体层序列被结构化为使得其具有宽度D，该宽度大于针对图6B中所示的条形激光器21所设计的宽度d。设置在图6A中所示的虚线25之外的半导体层序列的部分区域26在离子注入的方法步骤之后才通过另外的结构化步骤去除，以便制造图6B中所示的条形激光器21。通过这种方式，在前述的离子注入的方法步骤中保护了条形激光器21的侧边缘24免遭可能的损害。
在图7中示意性示出的、在根据本发明的方法的另一实施例中的离子注入的中间步骤中，分离层4是通过外延的横向过生长(ELOG)而生成的层。为了制造ELOG层，将掩膜层7结构化地施加到生长衬底2上。替代地，如果分离层4未被直接施加到生长衬底2上，则掩膜层27可以被施加到在生长方向上设置在分离层4之下的半导体层上。
ELOG掩膜层27特别可以是氮化硅层或者二氧化硅层。
替代ELOG掩膜层27，也可以借助横向过生长使用原位-SiN-层(in-situ-SiN-Schicht)用于生长分离层。原位-SiN-层作为薄的层被施加，使得其还未生长在一起成为连续的层，并且由此未完全覆盖生长衬底。通过这种方式，原位-SiN-层用作掩膜层。
借助横向外延过生长制造的分离层4简化了半导体晶片1的分离，因为分离层4的半导体材料在掩膜层27的被横向过生长的区域上具有较小的附着性。因此，半导体晶片1可以在沿着掩膜层27的朝向分离层4的表面走向的平面中以较小的开销被分离。
特别优选的是，ELOG掩膜层27的结构和用于离子注入的掩膜层10的结构一致。在这种情况中，离子被有利地注入分离层4的注入区13中，其中这些注入区设置在ELOG掩膜层27的、横向地从分离层4过生长的区域之间。
在另一种优选的实施例中，如在图8中示意性示出的那样，在半导体层序列3的生长方向上将扩散势垒层8设置在分离层4之上。
扩散势垒层8优选是高电阻值的或者n掺杂的氮化物化合物半导体层，例如以Zn掺杂的GaN层或者Si掺杂的n-GaN层。特别地，扩散势垒层8未被p掺杂。
扩散势垒层8有利地减少了被注入分离层4中的离子扩散到位于其上的半导体层中，特别是扩散到功能半导体层5中。通过这种方式，示意性示出的被注入离子的浓度K的深度分布(Tiefenprofil)向上减小。通过这种方式预防了由于扩散的离子而对功能半导体层产生的损害。
与图8中示出的实施例相反，在图9中示出的实施例中，扩散势垒层9不是设置在分离层4之上，而是设置在分离层4之下。通过在生长方向上设置在分离层4之下的扩散势垒层9，有利地减小了所注入的离子向生长衬底2中的扩散，并且示意性示出的、所注入离子的浓度K的深度分布朝着生长衬底2减小。
特别优选的是，如在图10中借助另一实施例所示出的那样，在分离层4之上和之下都设置有扩散势垒层8、9。在这种情况下，所注入的离子的浓度分布K有利地在分离层4的两侧由于离子向邻接的层和生长衬底的扩散减少而减小。
当然，借助图8至10所阐述的在分离层4之上和/或之下设置扩散势垒层8、9可以与前面描述的分离层4的有利的扩展方案结合。
在图11、12和13中，借助示意性示出的、在施加掩膜层的方法步骤之后的半导体晶片的俯视图，示出了在根据本发明的方法的实施例中掩膜层10的不同的实施形式。在此与被屏蔽的区域11不同，未被屏蔽的区域12分别用阴影示出。
在图11中所示的实施例示出了条形的掩膜层10，该掩膜层特别是可以在使用根据本发明的方法用于制造光电子器件时，特别是制造条形激光器时被采用。条的宽度优选为5μm或者更小。
替代地，如在图12A和12B中所示，屏蔽层10也可以具有格栅结构。格栅结构例如可以是图12A中所示的条形格栅。替代地，也可能是任意其它的格栅结构，如在图12B中所示的格栅结构，该结构包含六边形的结构。
同样地，如在图13A和13B中示意性示出的那样，可以使用点状的掩膜层10。掩膜层的单个的点11在此可以具有任意的几何形状，例如在图13A中示出的方形形状或者如13B中示出的六边形结构。替代地，掩膜层10的点例如可以具有圆形或者三角形的形状。掩膜点11的横向尺寸(例如在掩膜点11为方形或者矩形形状的情况下的边长)优选为5 μ m或者更小。
在图12和13中示出的格栅形状或者点状掩膜层特别是可以在制造发光二极管时在使用根据本发明的方法的情况下应用。
本发明并非通过借助实施例的描述而受到限制。更确切地说，本发明包括任何新的特征以及特征的组合，特别是包含在权利要求中的特征的任意组合，即使该特征或者该组合本身未明确地在权利要求中或者实施例中被说明。

Claims (30)

1.一种用于横向分离半导体晶片的方法，半导体晶片包括生长衬底(2)和半导体层序列(3)，所述方法具有以下方法步骤：
-提供生长衬底(2)，
-将半导体层序列(3)外延生长到生长衬底(2)上，该半导体层序列包括功能半导体层(5)，
-将掩模层(10)施加到半导体层序列(3)的部分区域上，以产生被屏蔽的区域(11)和未被屏蔽的区域(12)，
-通过未被屏蔽的区域(12)注入离子，用于在半导体晶片(1)中产生注入区(13)，以及
-沿着注入区(13)分离半导体晶片(1)，其中生长衬底(2)或者生长衬底(2)的至少一部分被从半导体晶片分离，
其中在离子注入之前将半导体层序列(3)结构化。
2.根据权利要求1所述的方法，其特征在于，在离子注入时，将氢离子、氦离子、氢离子和氦离子，或者氢离子和硼离子注入。
3.根据权利要求1所述的方法，其特征在于，借助热处理来进行分离。
4.根据权利要求3所述的方法，其特征在于，热处理在300℃至1200℃的温度范围中进行。
5.根据权利要求1所述的方法，其特征在于，半导体层序列(3)基于氮化物化合物半导体材料。
6.根据权利要求1所述的方法，其特征在于，功能半导体层(5)是发射辐射的层或者检测辐射的层。
7.根据权利要求1或6所述的方法，其特征在于，功能半导体层(5)具有InxAlyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1。
8.根据权利要求1或5所述的方法，其特征在于，生长衬底(2)是GaN衬底或者AlN衬底。
9.根据权利要求1所述的方法，其特征在于，
半导体层序列(3)的被屏蔽的区域(11)在至少一个横向方向上具有的尺寸为20μm或者更小。
10.根据权利要求1所述的方法，其特征在于，
注入区(13)设置在半导体层序列(3)的设计为分离层(4)的层中。
11.根据权利要求10所述的方法，其特征在于，分离层(4)包含至少一种元素，该元素具有比镓更大的核电荷数。
12.根据权利要求11所述的方法，其特征在于，分离层(4)包含铟。
13.根据权利要求10所述的方法，其特征在于，半导体层序列(3)包含针对所注入的离子的、至少一个与分离层(4)相邻的扩散势垒层(8，9)。
14.根据权利要求13所述的方法，其特征在于，扩散势垒层(8，9)是以Zn、Si或者Fe掺杂的氮化物化合物半导体层。
15.根据权利要求13所述的方法，其特征在于，半导体层序列(3)在分离层(4)的两侧包含针对所注入离子的扩散势垒层(8，9)。
16.根据权利要求10所述的方法，其特征在于，分离层是张应变的层。
17.根据权利要求16所述的方法，其特征在于，张应变的分离层(4)是含有铝的氮化物化合物半导体层。
18.根据权利要求16所述的方法，其特征在于，张应变的分离层(4)是Si掺杂的氮化物化合物半导体层。
19.根据权利要求10至18中的任一项所述的方法，其特征在于，分离层(4)是通过横向外延过生长(ELOG)制造的半导体层。
20.根据权利要求19所述的方法，其特征在于，在生长分离层(4)之前，将ELOG掩模层(27)施加到生长衬底(2)上，该ELOG掩模层的结构至少部分与掩模层(10)的结构一致。
21.根据权利要求10至18中的任一项所述的方法，其特征在于，分离层(4)由一种半导体材料形成，在该半导体材料中，所注入的离子具有比与分离层(4)邻接的层中更大的扩散系数。
22.根据权利要求10所述的方法，其特征在于，分离层(4)是p掺杂的氮化物化合物半导体层。
23.根据权利要求1所述的方法，其特征在于，半导体晶片(1)在分离之前在与生长衬底(2)背离的表面上与支承衬底(15)相连。
24.根据权利要求23所述的方法，其特征在于，在将半导体晶片(1)与支承衬底相连之前，将起平坦化作用的中间层(16)施加到掩模层(10)上。
25.根据权利要求23所述的方法，其特征在于，在将半导体晶片(1)与支承衬底(15)相连之前，将中间层(17)施加到半导体晶片(1)的未被屏蔽的区域(12)上，该中间层的厚度大于掩模层(10)的厚度。
26.根据权利要求23所述的方法，其特征在于，在将半导体晶片(1)与支承衬底(15)相连之前，去除掩模层(10)。
27.根据权利要求1所述的方法，其特征在于，通过结构化产生发光二极管结构或者激光二极管结构。
28.根据权利要求27所述的方法，其特征在于，产生条形激光器结构(21)。
29.根据权利要求28所述的方法，其特征在于，条形激光器结构(21)具有的条宽度在1.5μm至3μm之间，包括端点。
30.根据权利要求1所述的方法，其特征在于，该掩模层包围通过结构化产生的结构(21)。
CN2006800315382A 2005-09-01 2006-08-07 用于横向分离半导体晶片的方法以及光电子器件 Expired - Fee Related CN101253660B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102005041572 2005-09-01
DE102005041572.5 2005-09-01
DE102005052357A DE102005052357A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357.9 2005-11-02
PCT/DE2006/001377 WO2007025499A1 (de) 2005-09-01 2006-08-07 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
CN101253660A CN101253660A (zh) 2008-08-27
CN101253660B true CN101253660B (zh) 2011-08-10

Family

ID=37305266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800315382A Expired - Fee Related CN101253660B (zh) 2005-09-01 2006-08-07 用于横向分离半导体晶片的方法以及光电子器件

Country Status (8)

Country Link
US (1) US7943484B2 (zh)
EP (1) EP1920508B1 (zh)
JP (1) JP5074396B2 (zh)
KR (1) KR101325397B1 (zh)
CN (1) CN101253660B (zh)
DE (1) DE102005052357A1 (zh)
TW (1) TW200715391A (zh)
WO (1) WO2007025499A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
WO2012072857A1 (en) * 2010-12-01 2012-06-07 Helsingin Yliopisto Modulation of magnetic properties of a substrate for electronic components
TWI462285B (zh) * 2010-12-30 2014-11-21 Lextar Electronics Corp 半導體結構及其製造方法
JP4862965B1 (ja) * 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
KR20140047055A (ko) * 2011-08-10 2014-04-21 엔지케이 인슐레이터 엘티디 반도체 발광 소자 및 이것을 포함하는 적층체
JP5943921B2 (ja) * 2011-08-10 2016-07-05 日本碍子株式会社 １３族元素窒化物膜の剥離方法
DE112012003278B4 (de) * 2011-08-10 2018-08-23 Ngk Insulators, Ltd. Filme von Nitriden von Gruppe-13-Elementen und geschichteter Körper, der dieselben beinhaltet
WO2013123241A1 (en) * 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US8884268B2 (en) * 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
TWI654810B (zh) 2012-07-20 2019-03-21 美國加利福尼亞大學董事會 用於製造氮化鎵垂直腔面發射雷射之結構及方法
KR101923673B1 (ko) * 2012-09-13 2018-11-29 서울바이오시스 주식회사 질화갈륨계 반도체 소자를 제조하는 방법
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
FR3001331A1 (fr) 2013-01-24 2014-07-25 Centre Nat Rech Scient Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
CN110957399B (zh) * 2018-09-26 2021-04-30 中国科学院苏州纳米技术与纳米仿生研究所 半导体光电子器件的制作方法
CN111326409B (zh) * 2018-12-14 2023-01-31 云谷（固安）科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225193B1 (en) * 1998-08-28 2001-05-01 Nortel Networks Limited Method of cleaving a semiconductor wafer including implanting and annealing resulting in exfoliation
US6316333B1 (en) * 1997-01-27 2001-11-13 Commissariat A L'energie Atomique Method for obtaining a thin film in particular semiconductor, comprising a protected ion zone and involving an ion implantation
US6362077B1 (en) * 1998-10-16 2002-03-26 Commissariat A L'atomique Structure comprising a thin layer of material made up of conductive zones and insulating zones and a method of manufacturing such a structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6958093B2 (en) 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
DE19750167B4 (de) * 1997-11-12 2006-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung integrierter Schaltkreise
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
DE19959182A1 (de) 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP3729065B2 (ja) 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
TW567618B (en) 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
FR2842650B1 (fr) 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2842648B1 (fr) 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
FR2859312B1 (fr) 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316333B1 (en) * 1997-01-27 2001-11-13 Commissariat A L'energie Atomique Method for obtaining a thin film in particular semiconductor, comprising a protected ion zone and involving an ion implantation
US6225193B1 (en) * 1998-08-28 2001-05-01 Nortel Networks Limited Method of cleaving a semiconductor wafer including implanting and annealing resulting in exfoliation
US6362077B1 (en) * 1998-10-16 2002-03-26 Commissariat A L'atomique Structure comprising a thin layer of material made up of conductive zones and insulating zones and a method of manufacturing such a structure

Also Published As

Publication number Publication date
KR101325397B1 (ko) 2013-11-08
TW200715391A (en) 2007-04-16
WO2007025499A1 (de) 2007-03-08
US7943484B2 (en) 2011-05-17
DE102005052357A1 (de) 2007-03-15
US20090290610A1 (en) 2009-11-26
JP5074396B2 (ja) 2012-11-14
EP1920508A1 (de) 2008-05-14
CN101253660A (zh) 2008-08-27
TWI360172B (zh) 2012-03-11
JP2009507364A (ja) 2009-02-19
KR20080051150A (ko) 2008-06-10
EP1920508B1 (de) 2016-12-07

Similar Documents

Publication Publication Date Title
CN101253660B (zh) 用于横向分离半导体晶片的方法以及光电子器件
CN101253636B (zh) 用于横向分离半导体晶片的方法和光电子器件
US6635559B2 (en) Formation of insulating aluminum oxide in semiconductor substrates
KR100563165B1 (ko) 반도체 장치 및 그 제조 방법
EP1052684A1 (en) A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
KR101997416B1 (ko) 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
CN101673800B (zh) 发光二极管元件的制造方法
EP1768194B1 (en) Method of manufacturing nitride semiconductor device
KR20130122636A (ko) 복합 기판을 형성하는 방법
JP2007043151A (ja) 放射放出半導体チップ
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
TWI381557B (zh) 發光二極體裝置及其製造方法
US20060138446A1 (en) Algainn based optical device and fabrication method thereof
KR101847941B1 (ko) 반도체 발광소자 및 그 제조방법
JP6725242B2 (ja) 半導体発光素子およびその製造方法
JP4465890B2 (ja) 半導体装置の製造方法
JP2007511106A (ja) 自己位置合わせされたオーミックコンタクトを有する発光デバイスおよびそれの製造方法
WO2009091153A2 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
KR20230117603A (ko) 광전자 반도체 컴포넌트 및 광전자 반도체 컴포넌트를제조하기 위한 방법
CN113544862A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
KR20130111030A (ko) 반도체 발광소자의 제조방법
KR20090073948A (ko) 3족 질화물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20190807