CN101253636B - 用于横向分离半导体晶片的方法和光电子器件 - Google Patents

用于横向分离半导体晶片的方法和光电子器件 Download PDF

Info

Publication number
CN101253636B
CN101253636B CN2006800315363A CN200680031536A CN101253636B CN 101253636 B CN101253636 B CN 101253636B CN 2006800315363 A CN2006800315363 A CN 2006800315363A CN 200680031536 A CN200680031536 A CN 200680031536A CN 101253636 B CN101253636 B CN 101253636B
Authority
CN
China
Prior art keywords
layer
separating
ion
separating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800315363A
Other languages
English (en)
Other versions
CN101253636A (zh
Inventor
福尔克尔·黑勒
克里斯托夫·艾克勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101253636A publication Critical patent/CN101253636A/zh
Application granted granted Critical
Publication of CN101253636B publication Critical patent/CN101253636B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在一种用于横向分离半导体晶片(1)的方法中，提供生长衬底(2)，将半导体层序列(3)生长到生长衬底上，其中半导体层序列包括设计为分离层(4)的层和至少一个在生长方向上跟随在分离层(4)之后的功能半导体层(5)。随后，离子穿过功能半导体层(5)被注入进分离层(4)中，并沿着分离层(4)分离半导体晶片(1)，其中半导体晶片(1)的包含生长衬底(2)的部分被分离。

Description

用于横向分离半导体晶片的方法和光电子器件
技术领域
本专利申请要求德国专利申请10 2005 052 358.7和10 2005 041571.7的优先权，其公开内容通过引用结合于此。
本发明涉及一种用于横向分离半导体晶片，特别是分离光电子半导体晶片的方法，其中生长衬底被与半导体晶片分开。本发明还涉及一种光电子器件。
背景技术
在制造光电子器件(例如LED或者半导体激光器)时，通常希望的是，用于外延生长光电子器件的半导体层序列的生长衬底事后被从半导体晶片分开。
例如，在所谓的薄膜技术中，光电子器件的半导体层序列首先外延地生长到生长衬底上，接着支承体被施加到半导体层序列的与生长衬底对置的表面上，并且随后分离生长衬底。该方法一方面具有这样的优点：在新的支承体上留下了比较薄的外延层序列，尤其是当在外延层序列与新的支承体之间设置有反射的或者提高反射的层时，从该外延层序列可以以高的效率耦合输出由光电子器件所发射的辐射。此外，生长衬底在剥离之后可有利地再次被使用，这尤其是当生长衬底由比较高级的材料特别是蓝宝石、SiC、GaN或者AlN构成时是有利的。
例如在出版物US 5,374,564中描述了一种用于横向分离半导体晶片的方法。
此外，在US 6,815,309中还公开了一种用于横向分离半导体晶片的方法，其中外延衬底的薄层被转移到另一更低级的衬底上，以便以这样的方式产生适于外延的准衬底(Quasisubstrat)。在此，外延衬底通过重复地剥离分别生长到新的支承衬底上的薄层而被逐渐消耗。在这种方法中，存在这样的危险：外延衬底的被施加到新的支承衬底上的薄层可能由于事先进行的离子注入而受到损害，其中该离子注入通过衬底的待剥离的层进行。这在外延层生长到准衬底上时可能会对外延层的晶体质量产生不利的影响。
由C.H.Yun，N.W.Cheung所著的出版物Thermal and MechanicalSeparation of Silicon Layers from Hydrogen Pattern-ImplantedWafers(Journ.of Electronic Materials，Vol.30，Nr.8，2001，960-964页)公开了一种用于以热学方式或者机械方式将硅层从硅晶片分离的方法。
发明内容
本发明的任务在于提供一种改进的用于将生长衬底从半导体晶片分离的方法，以及具有在生长衬底上生长的半导体层序列的光电子器件，其中降低了由于在半导体层的外延生长之前进行的离子注入导致损坏生长衬底的危险。此外，生长衬底应该优选无残留地被从半导体晶片剥离并且因此完全可以再次使用。
该任务通过一种具有权利要求1所述特征的方法以及一种根据权利要求23所述的光电子器件来解决。本发明的有利的改进方案和扩展方案是从属权利要求的主题。
在一种根据本发明的用于横向分离半导体晶片的方法中，提供了一种生长衬底，半导体层序列外延地生长到该生长衬底上，其中半导体层序列包括作为分离层而设置的层和至少一个在生长方向上跟随在分离层之后的功能半导体层。随后，离子穿过功能半导体层被注入进分离层中，并且半导体晶片被分离，其中半导体晶片的包含生长衬底的部分沿着分离层被分离。
由于离子并未注入进生长衬底，而是注入进包含在外延生长的半导体层序列中的分离层中，所以在沿着分离层分离半导体晶片时，半导体晶片的包含整个生长衬底的部分被分离。半导体晶片在横向方向上被分离，其中该横向方向在分离层的平面中延伸。于是，在半导体晶片被分离时，生长衬底有利地未被分开并且完全可以再次使用。尤其是，层序列可以在生长衬底上多次地生长并且随后被分离，而在此生长衬底并未被逐渐消耗。这尤其是当高级衬底如GaN衬底、AlN衬底、蓝宝石衬底或者SiC衬底用作生长衬底时是有利的。
分离优选借助热处理，优选在300℃至1200℃之间的温度下进行。尤其是，热处理可以在300℃至900℃之间的温度下进行。在此，被注入的离子在分离层中扩散并且产生气泡(Blister)。气泡在分离层中的扩展最后导致半导体晶片分离成包含生长衬底的第一部分和包含功能半导体层的第二部分。以这样的方式来分离半导体晶片的包含生长衬底的部分。
在热处理时，可以通过提高环境温度也可以通过由电磁辐射(例如激光辐射或者微波辐射)来局部加热而引起对分离层的逐渐加热。
可选地，半导体晶片也可以机械的方式沿着注入区被分离，其方式例如是将半导体晶片的对置的表面与辅助支承体相连，并且将扭矩施加到这些表面，使得半导体晶片沿着分离层被分离。
在用于将生长衬底分开的分离半导体晶片的方法步骤之后，生长衬底可以包含分离层的被分离的部分。在分离之后，在生长衬底上所包含的分离层的部分优选事后被从生长衬底去除，例如借助刻蚀工艺或者抛光工艺来去除，以便使生长衬底为外延生长另外的半导体层序列作好准备。
半导体层序列优选基于氮化物半导体材料。以下，“基于氮化物半导体材料”意味着，这种所表示的器件或者器件的一部分优选包括InxAlyGa1 -x-yN，其中0≤x≤1、0≤y≤1并且x+y≤1。在此，该材料并非一定必须具有按照上面的式子的在数学上精确的组分。更准确地说，它可以具有一种或者多种掺杂材料以及附加的组成成分，它们基本上不改变该材料的物理特性。然而，出于简单的原因，上面的式子仅仅包含晶格的主要组成成分(Al，Ga，In，N)，即使这些成分部分可被少量其它材料所代替。
优选地，氢离子穿过功能半导体层被注入进分离层中。可选地，也可以使用惰性气体(如氦、氖、氪或者氙)的离子。
也可能的是，不同原子的离子被注入，尤其是氢离子和氦离子，或者氢离子和硼离子。这样的优点是降低了所需的注入剂量。
为了分离包含生长衬底的半导体晶片的部分，所实施的热处理优选在在300℃至900℃之间的温度下进行。在此，被注入的离子在分离层中扩散并且产生气泡(Blister)。
在离子注入之后，优选对半导体层序列进行热退火，以便减小由于通过半导体层序列进行的离子注入而对层质量可能产生的的影响。热退火不必直接在离子注入之后进行，而是例如当已经在比退火过程所需的温度更低的温度下进行导致半导体晶片分离的气泡形成的情况下，特别是可以在分离半导体晶片之后才进行。
分离层优选包含至少一种具有比镓更大的核电荷数的元素，例如铟。具有比镓更大的核电荷数的元素可以作为掺杂剂引入分离层中，或者优选是分离层的半导体材料的组成部分。尤其是，分离层可以是InGaN层。具有高核电荷数的元素在分离层中的存在具有这样的优点：在离子注入时渗入分离层中的离子被减速，并且因此减少了进一步的渗入。在这样的情况下，分离层于是作为针对被注入离子的停止层。
特别有利的是，在离子注入时注入较高能量的离子，以便避免对功能半导体层的可能的损害。尤其已证明的是，通过在离子注入时提高离子能量可以减小功能半导体层的损害。然而，离子能量的提高通常导致被注入的离子在垂直于分离层平面的方向上形成更宽的且更平坦的浓度分布，该浓度分布会对剥离工艺产生不利影响。所注入的离子的浓度分布的整个半值宽度例如可以为大约200nm。由于分离层包含至少一种其核电荷数大于镓的核电荷数的元素，所以在被注入的离子具有比较高的离子能量的情况下可以在分离层中实现比较窄的浓度分布，由此使分离的方法步骤变得容易。
在本发明的另一种有利的扩展方案中，半导体层序列包含至少一个与分离层相邻的、针对所注入离子的扩散势垒层。在此，扩散势垒层理解为这样的层：与在分离层中相比，所注入的离子在该层中具有更小的扩散系数。扩散势垒层可以在半导体层序列的生长方向上设置在分离层之上和/或之下。
扩散势垒层有利地包含以Zn、Fe或者Si掺杂的氮化物半导体材料，并且优选未被p掺杂。特别地，已经证明：与在以Mg掺杂的p-GaN中相比，氢在较高电阻值的以Zn掺杂的GaN中或者在以Si掺杂的n-GaN中具有较小的扩散系数。
尤其是通过朝层序列的生长方向上看设置在分离层之上的扩散势垒层可以减小所注入的离子至功能半导体层中的扩散。否则，所注入的离子的扩散会影响功能半导体层的质量。
特别优选的是，在分离层的两侧，即在半导体层序列的生长方向中在分离层之上以及之下都设置有扩散势垒层。通过扩散势垒层，减少了所注入的离子在垂直于分离层平面的方向上的扩散。通过这种方式，抵抗了所注入离子的浓度分布在垂直于分离层的层平面的方向上所不希望的扩展。
在本发明的另一种优选的实施形式中，分离层是张应变的层。在这种情况下，分离层的晶格常数小于至少一个与分离层邻接的层的晶格常数。这使得分离层受到拉伸应力(Zugspannung)。优选的是，张应变的层是含有铝的氮化物半导体层。在这种情况下，分离层的张应变例如可以如下引起：另外的氮化物半导体层与分离层邻接，该另外的氮化物半导体层具有比分离层更少的铝成分，或者甚至不含铝。特别地，InGaN层可以与分离层邻接。分离层的张应变此外可以通过将分离层以硅掺杂来产生。通过分离层的张应变，有利地使得分离的方法步骤变得容易，因为在这种情况下，在张应变的分离层和邻接的具有更大晶格常数的层之间的界面作为设定断裂处。
此外，在本发明中，分离的方法步骤有利地可以通过以下方式变得容易：分离层是通过侧向外延过生长(ELOG，外延层过生长)而产生的半导体层。在这种情况下，分离层不是直接在生长衬底上生长或者生长到已经被施加到生长衬底上的半导体层上，而是事先将掩膜层施加到生长衬底上，或者施加到其上要生长分离层的半导体层上。掩膜层优选是氮化硅层或者二氧化硅层。在生长衬底的未被掩膜层覆盖的区域中或者在为生长而设置的半导体层中开始分离层的外延生长，其中被屏蔽的区域随后在侧向方向上被过生长。由于通过侧向外延过生长产生的分离层在侧向过生长的掩膜层上的附着性很小，所以在掩膜层和分离层之间的界面作为在分离的方法步骤时的设定断裂处。
此外，有利的是，分离层由一种半导体材料形成，与在邻接于分离层的层中相比，在该半导体材料中所注入的离子具有更大的扩散系数。由此，提高了所注入的离子在分离层内的扩散，即特别是在平行于半导体晶片平面走向的方向上的扩散，并且由此促进了在分离层中形成气泡，由此使得分离的方法步骤变得容易。促进扩散的分离层优选是p掺杂的氮化物半导体层，其例如可以以Mg掺杂。特别地，已经证明的是，与在以Zn掺杂的高电阻值的GaN层或者以硅掺杂的n-GaN层中相比，氢在p掺杂的GaN中具有更高的扩散系数。
半导体晶片优选在分离包含生长衬底的部分之前在与生长衬底背离的表面上与支承衬底相连。支承衬底简化了与生长衬底分离的外延的层序列的处理，并且特别是可以用作从半导体层序列制造的光电子器件的支承体。
支承衬底可以是中间支承体，其中在随后的方法步骤中设计了分离或者溶解中间支承体。例如，中间支承体是玻璃衬底。玻璃衬底优选借助由硅氧化物构成的中间层与半导体层序列相连。在这种情况下，可以在以后的将中间层包括在内的方法步骤中，例如将中间支承体在氢氟酸(HF)中溶解。
功能半导体层优选是发射辐射的或者检测辐射的层。尤其是，功能半导体层可以是发光二极管的有源层或者半导体激光器的有源层。特别优选地，功能半导体层具有InxAlyGa1-x-yN，其中0≤x≤1、0≤y≤1并且x+y≤1。
可选地，半导体层序列也可以基于磷化物半导体或者基于砷化物半导体。在这样的情况下，半导体层序列和尤其是功能半导体层序列优选具有InxAlyGa1-x-yP或者InxAlyGa1-x-yAs，其中0≤x≤1、0≤y≤1并且x+y≤1。
在本发明的另一种优选的实施例中，半导体层序列包含一个或者多个另外的分离层，所述另外的分离层在生长方向上跟随在分离层之后。优选的是，在生长方向上在每个分离层之后跟随有功能半导体层。于是，由多个部分层序列构成的半导体层序列被施加到生长衬底上，其中部分层序列分别通过分离层彼此被分开。
在这样的情况下，首先将离子注入距离生长衬底具有最大距离的上面的分离层。优选的，随后将半导体层序列在与生长衬底背离的侧上与支承衬底相连。接着，半导体晶片例如通过热处理沿着上面的分离层被分离。以这样的方式，设置在上面的分离层之上的部分层序列被与半导体晶片分离并且转移到支承衬底上。前面所述的方法步骤相应于分离层的数目重复地进行，以便连续地通过沿着相应分离层分离半导体晶片使多个部分层序列与半导体晶片分离。
生长衬底于是可以有利地用于生长具有功能半导体层的多个部分层序列，这些部分层序列借助离子注入以及随后的分离过程相继与半导体晶片分离，并且分别转移到支承衬底上。
根据本发明的光电子器件包含半导体层序列，该层序列具有功能半导体层，其中半导体层序列通过前面所述的用于横向分离半导体晶片的方法与生长衬底分离。光电子器件尤其可以是发光二极管或者半导体激光器。
附图说明
以下参照实施例结合图1至6更为详细地阐述本发明。
其中：
图1A、1B和1C示出了在根据本发明的第一实施例的方法的中间步骤中，半导体晶片的横截面的示意图，
图2示出了在根据本发明的第二实施例的方法的中间步骤中，半导体晶片的横截面的示意图，
图3示出了在根据本发明的第三实施例的方法的中间步骤中，半导体晶片的横截面的示意图，
图4示出了在根据本发明的第四实施例的方法的中间步骤中，半导体晶片的横截面的示意图，
图5示出了在根据本发明的第五实施例的方法的中间步骤中，半导体晶片的横截面的示意图，
图6A至6F示出了在根据本发明的第六实施例的方法的中间步骤中，半导体晶片的横截面的示意图。
具体实施方式
相同或者作用相同的元件在附图中设置有相同的参考标记。所示的元件不能视为符合比例的，更准确地说，单个元件为了更好的理解而可以被夸大地表示。
在图1A中示意性地以横截面示出了半导体晶片1，该晶片包括生长衬底2和外延地施加到生长衬底2上的半导体层序列3。半导体层序列3例如借助金属有机物气相外延(MOVPE)被施加到生长衬底2上。外延的半导体层序列3优选基于氮化物半导体。
生长衬底2优选是适于外延生长氮化物半导体的衬底，其中尤其可以是GaN衬底、AlN衬底、SiC衬底或者蓝宝石衬底。
外延的半导体层序列3包含至少一个功能半导体层5，例如为光电子器件而设置的发射辐射的或者检测辐射的层。
尤其是，功能半导体层5可以是作为发光二极管或者半导体激光器的有源层而设置的层。在此，有源层例如可以构建为异质结构、双异质结构或者量子阱结构。术语量子阱结构在此包括其中载流子由于限制(Confinement)而经历其能量状态的量子化的任意结构。特别地，术语量子阱结构不包含关于量子化的维数的说明。因此，该术语尤其包括量子槽、量子线和量子点以及这些结构的任意组合。
此外，外延的半导体层序列3包含在生长衬底2与功能半导体层5之间设置的分离层4。
如通过箭头6所表示的那样，穿过功能半导体层5将离子注入分离层4中。所注入的离子尤其可以是氢离子或者可选地是惰性气体(如氦、氖、氪或者氙)的离子。也可能的是，注入不同原子的离子，尤其是氢离子和氦离子，或者氢离子和硼离子。这样的优点是降低了所需的注入剂量。
随后，如图1B中所示，半导体晶片1在与生长衬底2对置的表面上与支承衬底8相连。支承衬底8优选通过焊接或者接合而与半导体晶片1相连。例如，支承衬底8可以与半导体层序列3的层相连。可选地，在与支承衬底8相连之前，半导体层序列3可以设置有接触层和/或增强反射的层9。
由于支承衬底8与生长衬底2相反不必适于外延地生长例如基于氮化物半导体材料的半导体层序列3，所以对于支承衬底8在材料选择时有比较大的自由度。尤其是可以选择这样的支承衬底8，其特征在于比较低的成本和/或良好的导热性。例如，支承衬底8可以由Ge、GaAs、金属例如Mo或者Au、金属合金、或者陶瓷如AlN构成。
接着，如图1B中通过箭头T所表示的那样，进行热处理，该热处理引起注入分离层4中的离子的扩散。热处理优选在300℃到1200℃之间的温度下进行。由热处理而引起的被注入的离子在分离层4中的扩散导致在分离层4中形成气泡7，其大小和数量随着热处理的持续时间的增加而增加。
如图1C中所示意性示出的那样，由被注入的离子的扩散引起的气泡7的形成最后导致半导体晶片1分离为包含生长衬底2的第一部分1a和包含功能半导体层5的第二部分1b。
半导体晶片1的与生长衬底2分离的部分1b尤其可以是光电子器件，例如发光二极管或者半导体激光器，或者进一步处理成光电子器件。此外，半导体晶片的被分离的部分1b也可以被分割成多个光电子器件。
在将半导体晶片1分离成两个部分1a、1b之后，可以通过刻蚀工艺或者抛光工艺使分离层4的留在生长衬底2上的和/或留在半导体层序列3的被分离的部分上的残留物被平坦化或者也被完全去除。
生长衬底2(例如由GaN、AlN、SiC或者蓝宝石构成的高级衬底)因此可以完整地再用于生长另外的半导体层序列。以这样的方式，尤其是可以在唯一一个生长衬底上制造多个光电子器件的外延半导体层序列。由此有利地降低了制造成本。
为了简化图1C中示意性示出的将半导体晶片1分离成两个部分1a、1b，有利的是，注入分离层4中的离子的深度分布具有比较小的半值宽度。分离层4的材料对此有利地被选择为使得其是针对被注入的离子的停止层。为此目的，分离层4有利地包含至少一种元素，该元素具有比镓更大的核电荷数。例如，分离层4可以是包含铟的氮化物半导体层。在离子注入时，在分离层4中所包含的具有高核电荷数的元素的原子附近，离子被比较强烈地减速，由此产生了在分离层4内的有利的窄浓度分布。利用这种用作对被注入的离子的停止层的分离层4，离子可以有利地以比较高的离子能量穿过功能半导体层5被注入分离层4中，其中通过用作停止层的分离层4减小了由于高离子能量而会出现的浓度分布的扩展。在离子注入时使用高的离子能量是有利的，因为在这样的情况下，要与半导体层序列1分离的半导体层序列3受到损害较少。尤其是可以通过利用晶格导向(Channeling)使被注入的离子深深地渗入半导体层序列中。
半导体晶片1的分离可以通过以下方式被简化：分离层4构建为设定断裂处。这应该这样理解：分离层4例如由于其结构或者由于机械张力能够以比较小的开销被分离或者与相邻的层分离。尤其是，分离层4为张应变的层。这意味着，分离层4具有比至少一个相邻的半导体层或者生长衬底2更小的晶格常数。
张应变的分离层尤其可以是包含铝的氮化物半导体层。在张应变的层中的铝含量在此有利地大于在至少一个与分离层4邻接的半导体层中的铝含量和/或在生长衬底2中的铝含量。此外，基于氮化物半导体的分离层4的张应变也可以通过将分离层4掺杂以原子序数比镓更小的原子(例如通过掺杂以硅)来实现。
在图2中示意性示出的、根据本发明方法的一种实施例的中间步骤中，分离层4是通过侧向外延过生长(ELOG)制造的层。为了制造ELOG层，将掩膜层10结构化地施加到生长衬底2上，或者，如果分离层4并未直接地施加到生长衬底2上，则施加到在生长方向上设置在分离层4之下的半导体层上。掩膜层10尤其可以是氮化硅层或者硅氧化物层。
作为ELOG层制造的分离层4简化了半导体晶片1的分离，因为分离层4的半导体材料在掩膜层10的侧向过生长的区域上具有比较小的附着性。半导体晶片1因此可以在沿着掩膜层10朝向分离层4的表面走向的平面中以比较小的开销而被分离。
代替ELOG掩膜层10，也可以借助侧向过生长使用原位-SiN-层(in-situ-SiN-Schicht)用于生长分离层。原位-SiN-层被作为薄的层来施加，使得其还未生长在一起成为连续的层，并且由此未完全覆盖生长衬底。通过这种方式，原位-SiN-层用作掩膜层。
在另一种优选的实施例中，如图3中示意性示出的那样，扩散势垒层11在半导体层序列3的生长方向上设置在分离层4之上。扩散势垒层11优选地是未掺杂的或者n掺杂的氮化物半导体层，例如掺杂以Zn的GaN层或者掺杂以Si的n-GaN层。特别地，扩散势垒层11未进行p掺杂。
扩散势垒层11有利地减少了注入分离层4中的离子扩散进位于其上的半导体层，特别是扩散进功能半导体层5。通过这种方式，示意性示出的、被注入的离子的浓度D的深度分布(Tiefenprofil)向上变窄。以这样的方式防止功能半导体层受扩散离子的损害。
在图4中所示的实施例中，与图3中所示的实施例相反，扩散势垒层12并未设置在分离层4之上，而是设置在其之下。通过在生长方向上设置在分离层4之下的扩散势垒层12，有利地减小了被注入的离子扩散进生长衬底中，并且示意性示出的、被注入离子的浓度D的深度分布朝着生长衬底2变窄。
特别优选的是，如图5中所示，将扩散势垒层11、12不仅设置在分离层4之下而且设置在其之上。在这样的情况下，被注入的离子的浓度D的深度分布有利地在分离层4的两侧通过减少离子扩散进相邻层和生长衬底而变窄。自然，参照图3至5所阐述的在分离层4之上和/或在其之下使用扩散势垒层可以与参照图1和2所描述的分离层4的有利的扩展方案相结合。
以下参照图6A至6F示意性示出的中间步骤阐述了根据本发明的方法的另一种有利的扩展方案。
图6A中所示的半导体晶片1包含在生长衬底2上外延生长的、由三个相叠设置的部分层序列3a、3b、3c构成的半导体层序列3。代替三个部分层序列，半导体层序列3也可以具有任意其它数量的相叠设置的部分层序列。每个部分层序列3a、3b、3c都包含分离层4a、4b、4c，并且分别包含至少一个在生长方向上跟随在分离层之后的功能半导体层5a、5b、5c。
如在图6A、6B、6C、6D、6E和6F中示意性示出的那样，部分层序列3a、3b和3c通过重复离子注入的方法步骤以及随后沿着相应分离层4a、4b、4c分离半导体晶片的方法步骤来依次与半导体晶片1分离。
在此，分别对还在半导体晶片1上存在的分离层的最上面的分离层进行离子注入。例如在图6A中示出了离子注入进部分层序列3c中所包含的开始在最上面的分离层4c。图6B示出了沿着最上面的分离层4c分离半导体晶片。在分离的方法步骤之前，半导体层序列3在与生长衬底2背离的表面与支承衬底8c相连。在分离的方法步骤之后，被分开的分离层4c所残留在部分层序列3b上和/或在被分离的部分层序列3c的与支承衬底8c背离的侧上的残留物有利地通过刻蚀工艺或者抛光工艺平坦化或者被去除。
接着，根据部分层序列的数量来重复离子注入的方法步骤和分离的方法步骤。例如，在图6C中示出了将离子注入分离层4b中的方法步骤，在图6B中所示的对上面的部分层序列3c的分离之后，该分离层4b为最上面的分离层。
图6D示出了沿着分离层4b分离半导体晶片，其中部分层序列3b被转移到支承衬底8b上。
通过重复另一在图6E和6F中所示的对离子注入和沿着分离层4a分离半导体晶片，部分层序列3a也被转移到支承衬底8a上。在连续分离多个部分层序列3a、3b、3c之后，从生长衬底2去除可能存在的分离层4a的残留物。生长衬底2因此可以有利地重新用于生长多个部分层序列3a、3b、3c构成的半导体层序列3。
本发明并非通过借助实施例对本发明的描述而局限于此。更确切地说，本发明包括任意新的特征以及这些特征的任意组合，特别是包含权利要求中的特征的任意组合，即使这些特征或者组合本身没有明确地在权利要求中或者实施例中被说明。

Claims (23)

1.一种用于横向分离半导体晶片(1)的方法，该半导体晶片包含生长衬底(2)和半导体层序列(3)，所述方法具有以下方法步骤：
-提供生长衬底(2)，
-将半导体层序列(3)外延地生长到生长衬底(2)上，其中半导体层序列(3)包括设计为分离层(4)的层和至少一个在生长方向上跟随在分离层(4)之后的功能半导体层(5)，
-通过功能半导体层(5)将离子注入进分离层(4)，以及
-分离半导体晶片(1)，其中半导体晶片(1)的包含生长衬底(2)的部分(1a)被沿着分离层(4)分离。
2.根据权利要求1所述的方法，其特征在于，借助热处理来进行分离。
3.根据权利要求2所述的方法，其特征在于，在300℃到1200℃之间的温度下进行热处理。
4.根据权利要求1或者2所述的方法，其特征在于，生长衬底(2)是GaN衬底或者AlN衬底。
5.根据权利要求1或者2所述的方法，其特征在于，半导体层序列(3)基于氮化物半导体。
6.根据权利要求1或者2所述的方法，其特征在于，在离子注入时，氢离子、氦离子、氢离子和氦离子、或者氢离子和硼离子被注入。
7.根据权利要求1或者2所述的方法，其特征在于，在离子注入之后对半导体层序列(3)进行热退火。
8.根据权利要求1或者2所述的方法，其特征在于，分离层(4)包含至少一种核电荷数比镓大的元素。
9.根据权利要求8所述的方法，其特征在于，分离层(4)包含铟。
10.根据权利要求1或者2所述的方法，其特征在于，半导体层序列(3)包含至少一个与分离层(4)相邻的、针对所注入的离子的扩散势垒层(10，11)。
11.根据权利要求10所述的方法，其特征在于，扩散势垒层(10，11)是以Zn、Fe或者Si掺杂的氮化物半导体层。
12.根据权利要求10所述的方法，其特征在于，半导体层序列(3)在分离层(4)的两侧包含针对所注入的离子的扩散势垒层(10，11)。
13.根据权利要求1或者2所述的方法，其特征在于，分离层(4)是张应变的层。
14.根据权利要求13所述的方法，其特征在于，张应变的分离层(4)是包含铝的氮化物半导体层。
15.根据权利要求13所述的方法，其特征在于，张应变的分离层(4)是以Si掺杂的氮化物半导体层。
16.根据权利要求1或者2所述的方法，其特征在于，分离层(4)是通过侧向外延过生长(ELOG)产生的半导体层。
17.根据权利要求1或者2所述的方法，其特征在于，分离层(4)由半导体材料构成，与邻接于分离层(4)的层中相比，被注入的离子在该半导体材料中具有更大的扩散系数。
18.根据权利要求17所述的方法，其特征在于，分离层(4)是p掺杂的氮化物半导体层。
19.根据权利要求1或者2所述的方法，其特征在于，半导体晶片(1)在分离之前在与生长衬底(2)背离的表面与支承衬底(8)相连。
20.根据权利要求1或者2所述的方法，其特征在于，功能半导体层(5)是发射辐射的或者检测辐射的层。
21.根据权利要求1或者2所述的方法，其特征在于，功能半导体层(5)具有InxAlyGa1-x-yN，其中0≤x≤1，0≤y≤1且x+y≤1。
22.根据权利要求1或者2所述的方法，其特征在于，
半导体层序列(3)包含在生长方向上跟随在分离层(4a)之后的多个另外的分离层(4b，4c)，其中在将离子注入进分离层(4a)的方法步骤之前进行以下方法步骤：
a)将离子注入上面的分离层(4c)，其中上面的分离层(4c)是所述另外的分离层(4b，4c)中距生长衬底(2)具有最大距离的分离层，
b)沿着上面的分离层(4c)分离半导体晶片，以及
c)必要时重复进行方法步骤a)和b)，其中重复的次数与所述另外的分离层(4b，4c)的数目相等。
23.一种具有半导体层序列(3)的光电子器件，该半导体层序列具有功能半导体层(5)，在该光电子器件中半导体层序列(3)通过根据权利要求1至22中任一项所述的方法与生长衬底(2)分离。
CN2006800315363A 2005-09-01 2006-08-04 用于横向分离半导体晶片的方法和光电子器件 Expired - Fee Related CN101253636B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102005041571 2005-09-01
DE102005041571.7 2005-09-01
DE102005052358A DE102005052358A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052358.7 2005-11-02
PCT/DE2006/001366 WO2007025497A1 (de) 2005-09-01 2006-08-04 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
CN101253636A CN101253636A (zh) 2008-08-27
CN101253636B true CN101253636B (zh) 2011-09-07

Family

ID=37075548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800315363A Expired - Fee Related CN101253636B (zh) 2005-09-01 2006-08-04 用于横向分离半导体晶片的方法和光电子器件

Country Status (8)

Country Link
US (1) US20090117711A1 (zh)
EP (1) EP1920469B1 (zh)
JP (1) JP2009506969A (zh)
KR (1) KR101393777B1 (zh)
CN (1) CN101253636B (zh)
DE (2) DE102005052358A1 (zh)
TW (1) TWI314755B (zh)
WO (1) WO2007025497A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
TW200802544A (en) 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US7885306B2 (en) 2006-06-30 2011-02-08 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
DE102008019268A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2010180081A (ja) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
CN102867893A (zh) * 2012-09-17 2013-01-09 聚灿光电科技(苏州)有限公司 一种提高GaN衬底使用效率的方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US9577045B2 (en) 2014-08-04 2017-02-21 Fairchild Semiconductor Corporation Silicon carbide power bipolar devices with deep acceptor doping
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
US20200321242A1 (en) * 2015-09-18 2020-10-08 Bing Hu Method of separating a film from a brittle material
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
KR100399957B1 (ko) * 1996-05-28 2003-12-24 주식회사 하이닉스반도체 반도체소자의제조방법
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
TW567618B (en) * 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
EP1664393B1 (en) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. METHOD OF PROducING GALLIUM NITRIDE LEDs
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP4340866B2 (ja) * 2003-11-14 2009-10-07 日立電線株式会社 窒化物半導体基板及びその製造方法
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer

Also Published As

Publication number Publication date
KR20080040795A (ko) 2008-05-08
KR101393777B1 (ko) 2014-05-12
DE502006009404D1 (de) 2011-06-09
TWI314755B (en) 2009-09-11
JP2009506969A (ja) 2009-02-19
CN101253636A (zh) 2008-08-27
US20090117711A1 (en) 2009-05-07
TW200715380A (en) 2007-04-16
EP1920469B1 (de) 2011-04-27
DE102005052358A1 (de) 2007-03-15
EP1920469A1 (de) 2008-05-14
WO2007025497A1 (de) 2007-03-08

Similar Documents

Publication Publication Date Title
CN101253636B (zh) 用于横向分离半导体晶片的方法和光电子器件
CN101253660B (zh) 用于横向分离半导体晶片的方法以及光电子器件
KR101178361B1 (ko) 반도체 칩의 제조 방법
US7760785B2 (en) Group-III nitride semiconductor device
JP4677065B2 (ja) 発光ダイオードおよびその製造方法
TWI244223B (en) III-nitride optoelectronic device structure with high al AlGaN diffusion barrier
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
KR20050093319A (ko) 발광효율이 개선된 질화물 반도체 발광소자 및 그 제조방법
JP2005159207A (ja) 半導体素子形成用板状基体の製造方法
EP1768194B1 (en) Method of manufacturing nitride semiconductor device
US20060289891A1 (en) Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
EP1903600A2 (en) Method for producing P-type group III nitride semiconductor and method for producing electrode for P-type group III nitride semiconductor
US6881261B2 (en) Method for fabricating semiconductor device
TWI381557B (zh) 發光二極體裝置及其製造方法
WO2005022655A1 (en) Algainn based optical device and fabrication method thereof
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS "QUANTUM DOTS") IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS "CUBIC CRYSTAL-TYPE") AlyInxGal-y-xN CRYSTAL(Y . 0, X>0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
JP3773713B2 (ja) 量子箱の形成方法
KR20120068394A (ko) 반도체 소자 및 반도체 소자 제조 방법
Sheu et al. Improved output power of GaN-based blue LEDs by forming air voids on Ar-implanted sapphire substrate
US9373747B2 (en) Method for producing an optoelectronic component
JP2006024909A (ja) 基板の分割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907

Termination date: 20190804