CN101241861B - 多层无芯支撑结构及其制作方法 - Google Patents

多层无芯支撑结构及其制作方法 Download PDF

Info

Publication number
CN101241861B
CN101241861B CN2007101052268A CN200710105226A CN101241861B CN 101241861 B CN101241861 B CN 101241861B CN 2007101052268 A CN2007101052268 A CN 2007101052268A CN 200710105226 A CN200710105226 A CN 200710105226A CN 101241861 B CN101241861 B CN 101241861B
Authority
CN
China
Prior art keywords
layer
copper
add
photoresist
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101052268A
Other languages
English (en)
Other versions
CN101241861A (zh
Inventor
D.·胡尔维茨
E.·埃格纳
B.·斯坦特尼科夫
B.·麦考利
M.·法卡施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co., Ltd.
Original Assignee
AMITEC ADVANCED MULTILAYER INT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMITEC ADVANCED MULTILAYER INT filed Critical AMITEC ADVANCED MULTILAYER INT
Publication of CN101241861A publication Critical patent/CN101241861A/zh
Application granted granted Critical
Publication of CN101241861B publication Critical patent/CN101241861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Abstract

本发明公开了一种多层无芯支撑结构的制作方法,该制作方法包含有阶段:I-在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜;II-从牺牲载体上剥离所述膜,形成独立式的层状阵列;该膜含有位于绝缘材料中的通孔阵列。本发明还公开了一种多层无芯支撑结构的制作方法,至少包含有阶段:(I)在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜;(II)从牺牲载体上剥离所述膜,形成独立式的层状阵列;(V)减薄、平整;(VII)终端阶段。

Description

多层无芯支撑结构及其制作方法 
技术领域
本发明涉及一种多层无芯支撑结构及其制作方法。 
背景技术
电子工业日趋复杂化和小型化,尤其是在移动电话和便携式计算机等移动设备中,空间非常珍贵。 
集成电路(ICs)是这些电子系统的核心,同样地,ICs也越来越复杂,集成了越来越多的晶体管,需要越来越多的输入输出触点。它们要工作于更快的转换速度和频率,需要更多的能耗且会产生大量需要散去的热量。 
ICs通过印刷电路板(PCBs)连接到电源,用户接口和其他元器件,为了使得这些IC与PCB之间的连接更加容易,需要提供大量的电连接,常见的一种解决方式是使用一种电子基底连接IC和其PCB。该电子基底是IC封装的一部分,它取代了传统的引线框架来作为IC和其PCB之间的插入机构。这样的基底可以包括一个,两个或更多个导体层,这些层之间通过多种绝缘材料,如陶瓷或有机材料隔离开来。这样的基底通常在其底部含有触点传导阵列。传导触点可以是球形触点,为PCB的电连接提供一种所谓的球栅阵列(BGA)或引脚,或所谓的管脚阵列(PGA)。作为另外一种选择,这种基底可以不使用球形触点或管脚而被直接安装到PCB上,提供一种所谓的矩栅阵列(LGA)。在其顶部,基底通常通过所谓的打线技术或倒装芯片封装技术来承载一个或多个电连接的IC。 
图1所示为现有技术的打线BGA封装的实例,包括基底100;连接基底100底侧的焊盘104到底部PCB(图中未显示)的电传导球102的球栅阵列(BGA),和电导线阵列,即打线接合106,该阵列连接基底100的顶部焊盘 108到IC 110。该封装的IC 110通常被树脂材料112,也就是被称作模塑材料所保护。 
图2所示为现有技术的倒装芯片BGA封装的实例,含有倒装芯片BGA基底200。电传导球的球栅阵列(BGA)202连接基底200底侧的焊盘204到底部PCB。然而,此处位于基底200的顶部焊盘208上面的电传导凸起206取代了打线接合,采用倒装工艺的技术连接到IC 210。在该工艺中,也包含在IC 210和基底200的表面之间应用树脂材料212。该技术中,树脂材料212通常也被叫做“未注满”材料。树脂212作为应力缓冲材料,降低了IC 210和凸起206在封装250寿命期内的热循环过程中所产生的疲劳。有时,倒装芯片封装250也包括通过粘合层218附着在基底200上的金属加强层216以及通过热粘合层222附着在IC 210背面的盖220。加强层216被用于进一步加强基底200,并有助于保持随后的IC集成工艺的平整性,而盖220则帮助驱散IC 210在工作中产生的热量。 
如图1、图2所示的上述用于打线工艺和倒装芯片工艺的新型BGA基底、PGA基底、LGA基底,一般包括两个主要部分:一个所谓的“核心部分”及一层层构建的“组合部分”。 
图3所示为典型的有机倒装芯片BGA(FCBGA)基底300的详细实例。基底300的核心部分330由多个铜导体层332组成,多个铜导体层之间通过玻璃纤维加强的有机绝缘层334隔开。核心330中的铜导体层332通过金属化通孔(PTH)336实现电连接。一般说来,在制作基底300的过程中,首先制作核心部分330。随后通过机械钻孔、镀铜和塞孔的方式制作金属化通孔336。然后,制作核心部分330的外部铜导体层338。两个组合部分340′、340″随后被添加到核心300的两侧。这些组合部分340′、340″由多个铜导体层342组成,铜导体层的层与层之间通过玻璃纤维加强的绝缘层344间隔开。绝缘层344内部包括镀铜微通孔346,该通孔连接相邻的铜导体层。微通孔346通常是采用激光钻孔工艺制成,因此,其直径通常比金属化通孔336小。这样可以节省基底300上的可贵空间用于应用IC。用于组合部分的电介质具有改善的机械和电 气特性,而且由于使用微通路346而实现的更高的导体密度,最终达到IC触点的密度并作为连接PCB的中间触点。 
值得注意的是,这种FCBGA的基底300的核心部分330首先作为组合部分340′、340″的内连接“载体”,同时适合于操作IC所需的密度的电源和接地铜导体层。 
由于其更细的I/O脚距,现代IC需要非常平坦、无翘曲的基底来保证封装的可靠性。如果基底的组合部分仅仅设置在核心部分的一侧上,这将是难以实现的。为了在IC封装过程中制作一种平坦、无翘曲的基底,组合部分应该设置在核心部分的两个侧面,实现一种对称的结构,以制作出一种应力均衡的、平坦的基底。 
然而,在核心部分的两侧设置组合部分是有代价的,会增加很多制作工艺步骤,从而增加了制作费用。由于这种方法所得到的基底结构更加复杂,所以制作成品率也下降了。而且,基底厚度的增加,导致紧凑性下降,对于移动通讯装置和其他需要小型化的领域不需要较厚的封装。另外,基底厚度的增加会导致封装电感和热阻抗的增加。这些都能破坏IC的性能。基于这些缺陷,人们为了改善上述的三明治结构而做了很多尝试。 
一种减小厚度的方式是制作没有核心部分的基底材料,提供一种“无芯基底”技术。在这种技术中,基底的BGA(或者PGA,LGA)侧的核心部分和组合部分都被去掉了,由此整个基底只包含一个组合部分用于连接IC到PCB。基底的厚度被大大减少了,同时改善了其热阻抗和电性能。另外,基底的核心部分的去除能够缩短制作工艺的周期时间,并不再需要昂贵的机械钻孔PTHs。 
Kikuchi等提出的公开专利申请号为USSN 2002/0001937的美国专利,涉及到上述主题,其中描述了一种多层互连结构的制作工艺,该互连结构包含聚合物绝缘层和金属基片上的金属互连,该基片后来被部分去除以制作金属支撑加强层,这种金属支撑强化部分上设有用于连接IC的孔。 
虽然,Kikuchi的USSN 2002/0001937提供了一种获得一种无芯基底的可行的方法,但是其具有很多缺陷。首先基底所有的导体层均需要昂贵的薄膜互连。 虽然这种薄膜互连由于改善的密度和更细的间距而具备的良好特性,但是其不适合于制作较低密度和大脚距的电源和接地层,同时制作这种昂贵的薄膜互连在经济上不可行。另外,这些层一般需要特定的金属厚度来减少电阻和防止过热。使用薄膜制作工艺将难以达到这种效果。再者,倒装芯片接合工艺会施加薄膜互连结构所难以承受的压力。这种薄膜厚度一般不超过100微米,这种压力能够使得互连结构弯曲变形或拉伸变形。这种情况有时会导致薄膜绝缘层的破坏,由此导致IC操作故障。另外,IC附近的金属强化部分的存在会占用基底外表面的宝贵空间,会限制其在需要无源元件,例如去耦电容接近IC的应用场合中的使用。再者,大口径金属强化部分会导致这种技术不适合于例如多芯片基底,低尺寸基底以及二维矩阵阵列或带状结构的基底等场合中的应用。 
Strandberg提出的美国专利US 6,872,589描述了一种用于安装IC的基底,这里,基底结构制作在金属载体基片上,该基片被部分蚀刻,剩下带有安装IC的孔的金属加强部分。虽然Stanberg在专利US 6,872,589提到的基底比专利USSN 2002/0001937中的基底由于具有较少的互连层数而具有优越性,但是其仍然具有USSN 2002/0001937专利中所存在的所有缺陷。 
根据以上内容可知,很多领域都需要一种低成本,高性能的无芯基底。为了满足这种需求,一种有前景的方式是消除上述的昂贵的薄膜组合结构,取而代之的是其它如普通PCB制作工业中所建立和常用的便宜的材料和工艺。与薄膜绝缘材料不同,这种PCB工业中使用的新型绝缘材料通常以迭片技术的方式被应用,通过玻璃纤维或其它加强材料强化的预浸渍坯形式出现。通过合理选择这些绝缘材料,可能会制成“自支持”的无芯基底结构,该结构将消除或至少减小对金属加强部分的需求。再者,使用相对低成本,已有的PCB工艺有望提供经济的具有多层基底,该基底既包括低密度,大脚距的电源和地金属层和高密度,小脚距的金属信号层。 
这种层状结构容易翘曲,特别是在承受热压或硬化过程中。因此,无芯基底缺乏安全地、可靠地安装IC所需要的平整性。 
当基底只在金属载体基片上的单侧组装,该载体基片在IC装配以前被去除 或减薄,作为加强支撑基底,在制作过程中,其内部产生不平衡应力。这些应力可能通过金属载体的剥离释放出来,会导致基底的弯曲和翘起。这种变形会导致装配IC时的低成品率,也可能导致封装不平而无法安装在相应的PCB板上。 
为了解决该问题,Ho等提出的专利号为US 6,913,814的美国专利提出了一种叠层工艺及其相应结构,该工艺中提供一种高密度多层基底,这些层都是单独制作,最后将其堆叠起来。这种方式提供了一种不同于在现有技术所常见的普通金属载体基片上制作的非对称、多层基底的选择,这种技术看起来能够利用PCB制作工业中的经测试的材料工艺,其中PTH由实心铜微通道来代替,提供一种经济的有机无芯基底。 
然而,US 6,913,814中的技术具有两个主要的缺陷:首先,为了制作包含附着在PCB上的具有低脚距BGA的底层和高脚距IC侧的结构,基底必须由单独的层组成,各层具有不同的密度及不同的绝缘层厚度,这种状况再一次导致易翘曲的的不平衡、不对称结构。其次,如同现有技术中公知的一样,利用穿透绝缘层堆的金属传导所建立的基底各层之间的通孔-焊盘的连接这种方式是难以获得较好的IC性能的,因为其会导致通孔触点的损耗和由此带来的封装故障。这种情况在经过IC安装到基底的过程种所采用的高温过程中尤其值得注意。 
本发明发明人同时待决的申请,Hurwitz等在2005年10月11日的IL171378中名为“新型集成电路支撑结构及其制作方法”的文中提出了一种电子基底,其制作方法包含以下步骤:(a)选择第一基片层;(b)在基片层上添加防蚀刻阻挡层;(c)添加一层铜种子层;(d)制作第一半叠层的更迭传导层和绝缘层,传导层通过贯穿绝缘层的通孔内连接;(e)在第一半叠层上添加第二金属基片层;(f)在第二金属基片层添加一个保护光刻胶层;(g)蚀刻掉第一基片层;(h)去除光刻胶层;(i)去除最初的防蚀刻阻挡层;(j)制作第二半叠层的更迭传导层和绝缘层,传导层通过贯穿绝缘层的通孔内连接,第二半叠层与第一半叠层基本上对称;(k)在更迭传导层和绝缘层的第二半叠层上添加一个绝缘层;(l) 去除第二金属基片层。 
Hurwitz等提出的IL171378中的加工工艺中,其本质上包括在牺牲基底上组建所需要的结构的一半,用一个厚层来终结该一半结构叠层,该厚层成为第二牺牲基底,去除掉第一牺牲基底,并制作实质上与前半个叠层相对称的后半个叠层,由此,最初添加的层成为整个叠层的中间层。 
理论上,第一半叠层和第二半叠层应该彼此成为镜像结构,具有反向剩余应力,彼此相互抵消,不容易出现翘曲的倾向。但是,由于这些堆状结构是从其中心向外制作的,第一半叠层是从中心往外制作,在第一半叠层上的第二半叠层也是由中心向外制作,这样很难以确保两半叠层的工艺条件一致,两侧之间的差异往往就可能导致基底中出现一些不平衡的剩余应力,进而导致基底出现弯曲,这种弯曲的基底不能符合先进IC封装工艺,如堆叠封装(POP)、封装套封装(PIP),堆叠IC封装,安装有数个IC的倒装或其他打线工艺等所提出的严格的平面要求。由于这些原因Hurwitz等提出的IL171378虽然相对原有技术向前迈进了一大步,但是仍然不适于具有大量有源层的多层、复杂结构,制作上述结构的成品率下降。 
因此,尽管上述的进步及Hurwitz等提出的IL171378,考虑到对于平整性所提出的严格要求,仍然需要提出一种更好的制作工艺和相应的芯片支撑结构,这种制作工艺和支撑结构应该能够具有即使应用在很多层的结构中仍旧具有经济、成品率高的优点。本发明考虑这种需求,并提供了新工艺技术及新型结构。 
发明内容
本发明的目的是提供一种新颖的多层互连支撑结构制作技术,这种技术非常经济,特别适合于大规模制作工业。 
本发明的另一个目的是提供一种具有高成品率的制作技术。 
本发明所提供的另一个目的是在传导层之间制作通孔阵列而不必使用费时、昂贵且只能用于制作圆形截面通孔的钻、镀工艺。 
本发明的特定目的是提供一种具有好的平面性和平整度的多层互连支撑结 构的制作工艺。 
本发明还有一个目的是为了提供一种具有高可靠性的多层互连支撑结构的制作工艺。 
本发明提供了相对于现有技术更薄的用于单IC或多IC的高性能无芯层状基底,该基底具有多个传导性电源层和地金属层以及高密度,细脚距传导信号层,这些层之间通过有绝缘层包围的实心铜通孔互连,铜通孔可以具有任意截面形状而不仅仅是圆形;该基底能够低损耗传输电子信号,热阻抗小。 
本发明另一个特定的目的是为了提供一种自支持的,平整的无芯层状基底,这种基底能够适应使用倒装芯片装配工艺和/或打线装配的ICs。 
这种基底也能够在IC装配之前通过单一单元或多单元方式提供,这些多单元可以是通过矩阵阵列的方式布置或者是带状阵列的方式布置。 
另外本发明的目的之一也是为了提供一种基底制作工艺和由此制作的基底,这种基底的内层包含使用电源和地金属层的大量层,密度低,脚距大,具有合适的金属层厚度而具有低电阻,因此能够防止过热。 
另外本发明的目的之一也是为了提供一种基底制作工艺和由此制作的基底,这种基底在中心子结构的两侧含有一个层或多个层,这些层在相同时间、相同的制备条件下制备,承受相互平衡的剩余应力,具有良好的平整性。第一方面,本发明的目的是提供一种制作作为电子支撑结构基础的独立式膜的方法,该膜含有位于绝缘材料中的通孔阵列,且制作方法包含有阶段: 
I-在牺牲载体上制作含有包围于绝缘材料内的传导通孔的膜; 
II-从牺牲载体上剥离所述的膜,形成独立式层状阵列。 
阶段I包含有子步骤: 
(i)在牺牲载体上全板电镀阻挡金属层; 
(ii)在该阻挡金属层上添加一个铜种子层; 
(iii)在该铜种子层上添加光刻胶层,进行曝光、显影,制成光刻胶图形; 
(iv)在光刻胶图形中线路电镀铜通孔; 
(v)剥离光刻胶层,留下竖立的铜通孔; 
(vi)在该铜通孔上堆叠绝缘材料,由此形成的独立式膜包含有位于绝缘矩阵中的铜通孔阵列。 
在另外一个实施例中,阶段I包括子步骤: 
(i)直接在牺牲载体上添加光刻胶层,曝光、显影,形成光刻胶图形; 
(ii)在形成的光刻胶图形中线路电镀进阻挡金属; 
(iii)在线路电镀的阻挡金属上线路电镀铜通孔; 
(iv)剥离光刻胶层,露出铜通孔; 
(v)在裸露的铜通孔外堆叠绝缘材料。 
阶段II中包括步骤: 
(vi)去除牺牲载体层,由此形成了包含有在绝缘矩阵内包含有阻挡金属层的铜结构的电子基底。 
在第二方面,本发明是为了提供一种通过上述方法制备的包含有被绝缘材料所包围的通孔阵列的独立式通孔膜。 
第三,本发明提供一种电子基底的制作方法,该方法至少包括: 
I-在牺牲载体上制作包含有被绝缘材料包围的传导通孔的膜; 
II-从牺牲载体层上剥离所述膜,形成独立式层状阵列; 
V-减薄、平整; 
VI-组装; 
VII-终端阶段。 
典型地,传导通孔可以通过镀铜的方式制作,所述镀铜技术选自电镀和化学镀。 
阶段I包含子步骤: 
(i)在牺牲载体上全板电镀阻挡金属层; 
(ii)在附着金属层上添加铜种子层; 
(iii)在铜种子层上添加光刻胶层,进行曝光、显影,形成光刻胶图形; 
(iv)在光刻胶图形中镀铜通孔; 
(v)剥离光刻胶层,留下竖立的铜通孔; 
(vi)在铜通孔上堆叠绝缘材料; 
阶段II包括子步骤: 
(vii)去除牺牲载体层; 
(viii)去除阻挡金属层,由此得到的电子基底中包含有位于绝缘矩阵中的铜结构。 
典型地,在该实施例中,阻挡金属层包含有至少以下一个特征: 
(a)阻挡金属层选自下列金属:钽、钨、铬、钛、钛钨组合,钛钽组合,镍,金,镍层后金层,金层后镍层,锡,铅,铅层后锡层,锡铅合金,锡银合金,该阻挡金属层通过物理气相沉积工艺制备。 
(b)阻挡金属层选自下列金属:镍,金,镍层后金层,金层后镍层,锡,铅,铅层后锡层,锡铅合金,锡银合金,该阻挡金属层通过选自化学镀和电镀的方法制备。 
(c)阻挡金属层厚度为0.1微米到5微米。 
作为可选方案,方法还包括阶段III:添加金属功能层和附加的通孔层,形成一个内部子结构,该内部子结构包括被通孔层所包围的中心金属层膜,由此,在该内部子结构上建立的电子基底包括奇数个金属功能层。 
典型地,阶段III包括子步骤: 
(a)添加光刻胶层,曝光、显影,形成功能图形; 
(b)在功能图形中添加铜层; 
(c)剥离光刻胶; 
(d)添加第二光刻胶层,曝光、显影,形成通孔图形; 
(e)在通孔图形中线路电镀铜,形成铜通孔; 
(f)剥离第二光刻胶层; 
(g)蚀刻掉铜种子层; 
(h)层叠绝缘材料。 
作为可选方案,方法包括阶段IV:添加另外一个内部功能层,随后添加另一个内部通孔层,形成包含有被功能层所包围的中心通孔层的内部子结构,在 该内部子结构上建立的电子基底包括偶数个金属功能层。 
典型地,增加另外一个内部功能层和通孔层的阶段IV包括以下步骤: 
(i)减薄、平整步骤(h)中添加的层状绝缘材料,暴露出步骤(e)中添加的铜通孔的外表面; 
(j)在铜通孔所露出的外表面和其周围的绝缘材料上添加附着金属层,比如钛、铬、镍铬; 
(k)在附着金属层上添加铜种子层; 
(l)在铜种子层上添加光刻胶第二功能层,进行曝光、显影,形成第二功能图形。 
(m)在第二功能图形上加入金属功能层; 
(n)剥离光刻胶第二功能层; 
(o)添加光刻胶第三通孔层,曝光、显影,形成第三通孔图形; 
(p)在第三通孔图形内镀铜,形成第三铜通孔层; 
(q)剥离光刻胶第三层; 
(r)蚀刻掉铜种子层和附着的金属层; 
(s)层叠上绝缘材料层。 
作为可选方案,步骤(i)中减薄、平整步骤(h)中添加的绝缘材料的方式选自:机械磨削、化学机械抛光、干蚀及使用两种或更多上述技术的多步工艺。 
阶段I包含子步骤: 
(i)直接在牺牲载体上添加光刻胶材料,曝光、显影,形成光刻胶图形; 
(ii)在形成的光刻胶图形中线路电镀阻挡金属; 
(iii)在线路电镀的阻挡金属上镀铜通孔; 
(iv)剥离光刻胶,露出铜通孔; 
(v)在裸露的铜通孔上堆叠绝缘材料。 
阶段II包括子步骤 
(vi)去除牺牲载体; 
由此,得到的电子基底含有位于绝缘矩阵内具有阻挡金属层的铜结构。 
典型的阻挡金属层具有至少下列一个特征: 
(a)阻挡金属层选自下列金属:镍、金、镍层后金层、金层后镍层、锡、铅、锡层后铅层、锡铅合金、锡银合金,阻挡金属层通过选自化学镀、电镀或二者组合方法制备; 
(b)阻挡金属层厚度为0.1微米到5微米。 
作为可选方案,制作方法包含附加阶段III:添加第一金属功能层和第二通孔层,形成一个内部子结构,该子结构包括由通孔层包围的中心金属功能层膜,由此,在该内部子结构上建立的电子基底包含有奇数个金属功能层。 
典型地,阶段III:添加第一金属功能层和第二通孔层形成内部子结构,该内部子结构包括一个被通孔层所包围的中心金属功能层膜,该阶段III包括以下步骤: 
(vii)在步骤(vi)所暴露出的表面上添加附着金属层,比如钛、铬、镍铬,该暴露的外表面包括被阻挡金属覆盖的由绝缘材料包围的铜通孔末端; 
(viii)在附着金属层上添加铜种子层; 
(ix)在铜种子层上添加第一功能光刻胶层,进行曝光、显影,形成功能图形; 
(x)在功能图形内添加铜层; 
(xi)剥离第一功能光刻胶层; 
(xii)添加第二通孔光刻胶层,曝光、显影,形成第二通孔图形; 
(xiii)在第二通孔图形内镀铜,形成第二铜通孔层; 
(xiv)剥离第二通孔光刻胶层; 
(xv)蚀刻掉铜种子层; 
(xvi)去除附着金属层; 
(xvi)在露出的第二通孔层上堆叠绝缘材料。 
本发明的制作方法还包括阶段IV:添加第二功能层和第三通孔层,形成包括围绕一个中心通孔层的两个功能层的内部子结构,在该内部子结构基础上建 立的电子基底具有偶数个金属功能层。 
阶段IV添加另外的功能层和第三通孔层,可以包含以下步骤: 
(xviii)减薄、平整步骤(xvii)中添加的层状绝缘材料,暴露出步骤(xiii)中添加的铜通孔层的外表面; 
(xix)在暴露出的通孔外表面和其周围的绝缘材料上添加附着金属层,比如钛、铬、镍铬; 
(xx)在附着金属层上添加铜种子层; 
(xxi)在铜种子层上进一步添加光刻胶层,进行曝光、显影,形成功能图形。 
(xxii)在步骤(xxi)功能图形中添加铜,形成第二功能层; 
(xxiii)剥离步骤(xxi)中添加的光刻胶层; 
(xxiv)添加另一个光刻胶层,曝光、显影,形成第三通孔图形; 
(xxv)在第三通孔图形内镀铜,形成第三铜通孔层; 
(xxvi)剥离该另一个光刻胶层; 
(xxvii)蚀刻掉铜种子层和附着金属层; 
(xxviii)层叠上绝缘材料层。 
典型地,整个过程使用的绝缘材料是一种纤维强化树脂复合物。 
作为可选方案,绝缘材料包含有树脂,该树脂选自热塑性树脂、热固性聚合树脂及具有热塑性与热固性的树脂。 
在优选实施例中,绝缘材料包括无机颗粒填充物,该绝缘材料至少具有一个如下特征: 
(a)无机颗粒状填充物包含陶瓷或玻璃的颗粒; 
(b)颗粒大小为微米量级; 
(c)填充物重量百分比为15%-30%。 
绝缘物质是一种纤维矩阵复合材料,包含选自有机纤维和玻璃纤维的纤维,这些纤维可以是短切纤维或连续纤维,以斜纹或者作为机织方式排列。 
作为可选或优选方式,绝缘材料是一种包含有与部分固化聚合树脂预浸渍 的纤维毡的预浸渍体。 
典型地,从牺牲载体层上剥离层状圆筒形通孔结构以形成独立式层状阵列的阶段II包含通过蚀刻工艺蚀刻掉牺牲载体的步骤。 
典型地,本发明的阶段V和其他打磨、整平工艺,包括打磨和整平绝缘材料步骤以露出下面的外通孔表面,可以采用以下技术中的一种来实现:机械磨削、化学机械抛光(CMP)、干蚀刻以及两个或者两个以上这些技术组合而成的多步工艺。 
通常,该方法包含一个附加阶段VI,该步骤中,在膜的两侧建立增长功能层和通孔层。 
作为可选方案,附加阶段VI包含以下步骤: 
(a)在平整的内部子结构的两侧添加附着金属层,该附着金属层选自钛、铬或镍铬。 
(b)在附着层上添加铜种子层; 
(c)添加光刻胶层,进行曝光、显影,形成第一外部功能层的第一外部光刻胶图形; 
(d)在第一光刻胶图形中线路电镀第一外部功能层; 
(e)剥离第一外部功能层的第一外部光刻胶图形; 
(f)添加光刻胶层,曝光、显影,形成第一外部通孔层的第二外部光刻胶图形; 
(g)在第二外部光刻胶图形中线路电镀进第一外部铜通孔层; 
(h)剥离第二外部光刻胶图形; 
(i)蚀刻掉铜种子层和附着的金属层; 
(j)在外面露出的铜功能层和通孔层上堆叠绝缘材料; 
(k)减薄、平整绝缘材料,直到通孔层的外表面露出。 
作为可选方案,上述步骤(a)到步骤(k)重复一次或者数次,以此建立所需的附加外层。 
阶段VII的终结工作可以包括以下步骤: 
(i)在堆叠状结构的外部层上添加附着金属表面层,如钛、铬、镍铬; 
(ii)在外部附着金属表面层上添加外部铜种子层; 
(iii)添加、曝光和显影光刻胶层,以提供图形结构; 
(iv)在图形结构中添加铜焊盘和铜线; 
(v)剥离光刻胶层; 
(vi)添加掩蔽光刻胶层,遮挡住铜线和铜种子层,暴露出铜焊盘提供最后的金属图形。 
(vii)在暴露出的铜焊盘上电镀终端层,终端层可以由选自以下材料中的金属制成:镍、金、锡、铅、银、钯、镍金、锡银及其合金; 
(viii)剥离掉掩蔽光刻胶层; 
(ix)去除暴露的铜种子层和暴露的附着金属层; 
(x)添加焊接掩模层,曝光并显影,遮挡导线,露出终端金属层。 
作为可选方案,阶段VII:终结电子支撑结构,可以包括以下步骤: 
(i)在堆叠状结构的外层上添加外部附着金属表面层; 
(ii)在外部附着金属表面层添加外部铜种子层; 
(iii)在外部铜种子层上添加外部光刻胶层; 
(iv)曝光、显影外部光刻胶层,形成图形结构; 
(v)在上述图形结构中添加铜焊盘和导线; 
(vi)去除外部光刻胶层; 
(vii)去除暴露出的铜种子层和暴露出的附着金属层; 
(viii)添加焊接掩模层,曝光、显影,以掩盖铜线,露出铜焊盘; 
(ix)在暴露出的铜焊盘上化学镀上终端层,该终端层由选自下列金属的金属制成:镍、金、锡、铅、银、钯、镍金、锡银、合金和抗蚀性聚合材料。 
在另外一个方面,本发明的目的是提供一种通过上述的方法制作的具有偶数个功能层的结构。 
在另外一个方面,本发明的目的是提供一种通过上述的方法制作的具有奇数个功能层的结构。 
在另外一个方面,本发明的目的是提供一种通过上述的方法制作的基本对称的结构。 
附图说明
为了更好地理解本发明,说明如何将其实现,下面将采用实施例的方式对附图进行说明。 
在对附图进行详细说明的过程中,该附图用于本发明的较佳实施例的讨论,并且,通过一种被认为是最实用而易于理解的方法提供了本发明的原理和概念性问题。在这一点上,没有提供对本发明的基本理解所必需之外的更为具体的结构描述。结合附图及附图说明,本领域技术人员能够理解和实现本发明的几种形式。 
需要注意的是,各层和堆叠的横截面只是示意图并没有按照实际比例绘制,其厚度被放大。另外,这里所描述的基底和制作工艺适用于多种终端产品,并没有对每层的传导特性进行具体的描述。 
在附图中: 
图1为现有技术中打线IC BGA封装结构的横截面示意图; 
图2为现有技术中倒装BGA封装结构的横截面示意图; 
图3为现有技术中有机倒装芯片BGA基底类支撑结构的横截面示意图; 
图4为制作本发明支撑结构的包括必要阶段(实线)和可选步骤(虚线)的制作工艺宏阶段的基本流程图; 
图5a为对应于本发明的第一实施例具有两个分布于绝缘膜中的通孔每一侧的功能层的“2-0-2”对称无芯支撑结构的横截面示意图; 
图5b为对应于本发明的第二实施例具有三个分布于绝缘膜中的通孔每一侧的功能层的“3-0-3”对称无芯支撑结构的横截面示意图; 
图6为作为各种支撑结构实施例的新型基础的绝缘膜中独立式通孔横截面示意图; 
图7为制作图6中所示的独立式膜的制作步骤流程图; 
图7(i)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(ii)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(iii)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(iv)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(v)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(vi)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(vii)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图7(viii)为由图7所示中间制作步骤得到的中间结构的横截面示意图; 
图8为和图6所示的独立式膜的变型的横截面示意图; 
图9为图8中变形的独立式膜的制作过程的流程图; 
图9(i)为按图9所示中间制作步骤制作的中间结构的横截面示意图; 
图9(ii)为按图9所示中间制作步骤制作的中间结构的横截面示意图; 
图9(iii)为按图9所示中间制作步骤制作的中间结构的横截面示意图; 
图9(iv)为按图9所示中间制作步骤制作的中间结构的横截面示意图; 
图9(v)为按图9所示中间制作步骤制作的中间结构的横截面示意图; 
图9(vi)为按图9所示中间制作步骤制作的中间结构的横截面示意图; 
图10为在独立式膜结构或其它内部子结构通过在其两侧添加通孔层和功能层建成基本对称的结构的工艺流程图; 
图10(i)为采用如图10所示步骤制作的中间结构的示意图; 
图10(ii)为采用如图10所示步骤制作的中间结构的示意图; 
图10(iii)为采用如图10所示步骤制作的中间结构的示意图; 
图10(iv)为采用如图10所示步骤制作的中间结构的示意图; 
图10(v)为采用如图10所示步骤制作的中间结构的示意图; 
图10(vi)为采用如图10所示步骤制作的中间结构的示意图; 
图10(vii)为采用如图10所示步骤制作的中间结构的示意图; 
图10(viii)为采用如图10所示步骤制作的中间结构的示意图; 
图10(ix)为采用如图10所示步骤制作的中间结构的示意图; 
图10(x)为采用如图10所示步骤制作的中间结构的示意图; 
图10(xi)为采用如图10所示步骤制作的中间结构的示意图; 
图11为终结图10(xi)所示结构的制备流程图; 
图11(i)为采用图11所示步骤制作的中间结构的示意图; 
图11(ii)为采用图11所示步骤制作的中间结构的示意图; 
图11(iii)为采用图11所示步骤制作的中间结构的示意图; 
图11(iv)为采用图11所示步骤制作的中间结构的示意图; 
图11(v)为采用图11所示步骤制作的中间结构的示意图; 
图11(vi)为采用图11所示步骤制作的中间结构的示意图; 
图11(vii)为采用图11所示步骤制作的中间结构的示意图; 
图11(viii)为采用图11所示步骤制作的中间结构的示意图; 
图11(ix)为采用图11所示步骤制作的中间结构的示意图; 
图11(x)为采用图11所示步骤制作的中间结构的示意图; 
图12为内部具有一个通过将图10所示步骤运用到图8中总所示的变形的膜所形成的阻挡金属层的“2-0-2”对称无芯支撑结构的横截面示意图; 
图13为图12所示“2-0-2”结构的制备流程图; 
图13(i)为图13所示相应步骤制作的中间结构的示意图; 
图13(ii)为图13所示相应步骤制作的中间结构的示意图; 
图13(iii)为图13所示相应步骤制作的中间结构的示意图; 
图13(iv)为图13所示相应步骤制作的中间结构的示意图; 
图13(v)为图13所示相应步骤制作的中间结构的示意图; 
图13(vi)为图13所示相应步骤制作的中间结构的示意图; 
图13(vii)为图13所示相应步骤制作的中间结构的示意图; 
图13(viii)为图13所示相应步骤制作的中间结构的示意图; 
图13(ix)为图13所示相应步骤制作的中间结构的示意图; 
图13(x)为图13所示相应步骤制作的中间结构的示意图; 
图13(xi)为图13所示相应步骤制作的中间结构的示意图; 
图13(xii)为图13所示相应步骤制作的中间结构的示意图; 
图13(xiii)为图13所示相应步骤制作的中间结构的示意图; 
图13(xiv)为图13所示相应步骤制作的中间结构的示意图; 
图13(xv)为图13所示相应步骤制作的中间结构的示意图; 
图13(xvi)为图13所示相应步骤制作的中间结构的示意图; 
图13(xvii)为图13所示相应步骤制作的中间结构的示意图; 
图13(xviii)为图13所示相应步骤制作的中间结构的示意图; 
图13(xix)为图13所示相应步骤制作的中间结构的示意图; 
图13(xx)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxi)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxii)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxiii)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxiv)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxv)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxvi)为图13所示相应步骤制作的中间结构的示意图; 
图13(xxvii)为图13所示相应步骤制作的中间结构的示意图; 
图14为内部具有一个通过将图10所示步骤运用于图8所示变形的膜所形成的阻挡金属层“3-0-3”对称无芯支撑结构的横截面示意图; 
图14a为图14所示结构的制备流程图; 
图15为建立于图6所示绝缘膜中通孔上的具有奇数层内部支撑子结构示意图; 
图15a为将图6所示膜Ia转变成图15所示奇数内部层结构的制备流程图; 
图15(i)为图15a所示相应步骤制作的中间结构的示意图; 
图15(ii)为图15a所示相应步骤制作的中间结构的示意图; 
图15(iii)为图15a所示相应步骤制作的中间结构的示意图; 
图15(iv)为图15a所示相应步骤制作的中间结构的示意图; 
图15(v)为图15a所示相应步骤制作的中间结构的示意图; 
图15(vi)为图15a所示相应步骤制作的中间结构的示意图; 
图15(vii)为图15a所示相应步骤制作的中间结构的示意图; 
图15(viii)为图15a所示相应步骤制作的中间结构的示意图; 
图15(ix)为图15a所示相应步骤制作的中间结构的示意图; 
图15(x)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xi)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xii)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xiii)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xiv)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xv)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xvi)为图15a所示相应步骤制作的中间结构的示意图; 
图15(xvii)为图15a所示相应步骤制作的中间结构的示意图; 
图16为在图15所示内部子结构上构建的2-1-2结构的示意图; 
图17为在图15所示内部子结构上构建的3-1-3结构的示意图; 
图18为建立于图8所示绝缘膜中通孔上的变形奇数层对称内部支撑子结构示意图; 
图18a为将图6所示膜Ib转变成图18所示奇数内部层子结构的制备流程图; 
图18(i)为图18a所示相应步骤制作的中间结构的示意图; 
图18(ii)为图18a所示相应步骤制作的中间结构的示意图; 
图18(iii)为图18a所示相应步骤制作的中间结构的示意图; 
图18(iv)为图18a所示相应步骤制作的中间结构的示意图; 
图18(v)为图18a所示相应步骤制作的中间结构的示意图; 
图18(vi)为图18a所示相应步骤制作的中间结构的示意图; 
图18(vii)为图18a所示相应步骤制作的中间结构的示意图; 
图18(viii)为图18a所示相应步骤制作的中间结构的示意图; 
图18(ix)为图18a所示相应步骤制作的中间结构的示意图; 
图18(x)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xi)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xii)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xiii)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xiv)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xv)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xvi)为图18a所示相应步骤制作的中间结构的示意图; 
图18(xvii)为图18a所示相应步骤制作的中间结构的示意图; 
图19为建立于图18所示内部子结构的2-1-2结构示意图; 
图20为建立于图18所示内部子结构的3-1-3结构示意图; 
图21为具有建立于图6所示绝缘膜中的通孔的每一侧的两个功能层的半对称内部结构“-2-”的示意图; 
图21a为将图6所示膜制作成图21所示半对称内部结构的制备流程图; 
图21b(i)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(ii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(iii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(iv)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(v)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(vi)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(vii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(viii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(ix)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(x)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xi)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xiii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xiv)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xv)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xvi)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xvii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xviii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xix)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xx)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxi)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxiii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxiv)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxv)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxvi)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxvii)为图21a所示相应步骤制作的中间结构的示意图; 
图21b(xxviii)为图21a所示相应步骤制作的中间结构的示意图; 
图22为相应于图21所示半对称内部结构“-2-”的变形而由图8所示线路电镀膜构建而成的半对称内部结构示意图; 
图22a为将图8所示膜制作成图22所示半对称内部结构的制备流程图; 
图22b(i)为采用图22a相应步骤制作的中间结构示意图; 
图22b(ii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(iii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(iv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(v)为采用图22a相应步骤制作的中间结构示意图; 
图22b(vi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(vii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(viii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(ix)为采用图22a相应步骤制作的中间结构示意图; 
图22b(x)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xiii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xiv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xvi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xvii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xviii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xix)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xx)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxiii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxiv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxvi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxvii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxviii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxix)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxx)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxiii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxiv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxv)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxvi)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxvii)为采用图22a相应步骤制作的中间结构示意图; 
图22b(xxxviii)为采用图22a相应步骤制作的中间结构示意图; 
图23为对图5a中的结构稍作变换的通过对图21所示结构增加外层而制成的并非真正对称的类似于图5a的d“1-2-1”半对称支撑结构横截面示意图; 
图24为对图5a中的结构稍作变换的通过对图21所示结构增加外层而制成并非真正对称的类似于图5a的“2-2-2”半对称支撑结构横截面示意图; 
图25为类似于图12所示的“2-0-2”的“1-2-1”半对称支撑结构的横截面示意图,其对图12中的结构稍作变换,但显示制作过程中第一阶段线路电镀的阻挡金属层仍然位于结构中的不同位置,这也反映出该结构的不对称性; 
图26为类似于图14所示的“3-0-3”的“2-2-2”半对称支撑结构的横截面示意图,但显示制作过程中第一阶段线路电镀的阻挡金属层仍然位于结构中的不同位置,这也反映出该结构的不对称性。 
在所有的横截面示意图中,相同的材料使用相同的阴影,从顶端左侧到底部右侧的斜剖面线表示铜,相反的,从顶端右侧到底部左侧的剖面线表示阻挡金属,斑点状阴影表示附着金属,圆点表示绝缘材料,密集的直线阴影表示焊接掩模,黑色实线表示终端材料,短延长线形成的垂直线表示的阴影部分代表光刻胶。同样地,不同组合及结构中相同的数字表示的层相同。 
应该理解,在具体实施例中,终端金属,附着金属和阻挡金属可以但不必需全部都使用不同的材料。但是,这三种材料均不能使用铜。如何选择合适的金属材料将在下面的内容中进行详细介绍。 
具体实施方式
本发明涉及一种制作电子基底的新型制作工艺以及通过上述工艺获得的新型电子基底。其中一些制作步骤,例如光刻胶的添加、曝光、显影以及后续的去除步骤在此处没有详细讨论,因为这些步骤中的材料以及处理流程都是属于公知常识,如果在此详细论述会使得本说明非常繁琐。可以很确切地说,本领 域内技术人员能够根据一些例如规格、基底复杂程度和元器件等参数来对于制作流程和材料作出合适的选择。另外,基底材料的实际构造没有描述,实际上,本发明是提供一种适合于多种芯片支撑结构的制作方法。以下论述的内容涉及到一种新颖的、通用的制作多层基底的方法,该多层基底中,各种传导性层面之间通过穿过绝缘层的通孔互连,形成一种三维堆叠状结构。 
图4是制作本发明基底方法的关键步骤的基本流程图,这种方法包括:阶段Ia-利用全板电镀技术在牺牲载体上制作包含有由绝缘材料包围的传导通孔的膜,或者,阶段Ib-利用线路电镀技术在牺牲载体上制作包含有由绝缘材料包围的传导通孔的膜;这两种技术及其相应的优点都会在以下的内容中详细论述。 
阶段II,从牺牲载体层中上剥离上述膜,在其上添加其他层而固定在多层结构中之前卸除剩余应力。通过这种方式,获得很高的平整性,作为可选方式,对于多个层结构,可以在膜的一侧制作一个或两个附加层,如后面可选阶段III和阶段IV中所描述一样。阶段V,该结构被减薄、平整,形成一个平的内部子结构。阶段VI,这种子结构的两侧都成对添加各种其他层以获得需要的结构,这种流程能获得(至少基本上)对称结构,图5a和5b中为两个这样的结构的示意图,描述如下。在图5a和5b中,阶段III之后紧跟着平整阶段V,直接在独立式膜的基础上,添加偶数个金属功能层,形成所谓的2-0-2和3-0-3结构,也就是在绝缘膜中通孔层上具有两个和三个对称的金属功能层。 
由此,如图5a中所示的偶数对称结构的例子中,层状结构包含两对金属功能层38、铜焊盘T8,通过铜通孔4、34连接起来,图5a所示的四层结构包括两对外部金属功能层38、铜焊盘T8,分别设置在具有位于绝缘材料内的铜通孔的膜的子结构两侧,因此被称为2-0-2支撑结构,图中还示出了附着金属层6和铜种子层2,这种结构以终端金属层98和焊接掩模99终结,其制作流程以及选择过程在以下的内容中详细讨论。 
在图5b中的六层结构所示的例子中,层状结构包含设置在绝缘膜结构中的铜通孔两侧的三对金属功能层28、38、铜焊盘T8,因此被称为3-0-3结构。图 5a中的2-0-2结构和图5b中的3-0-3结构都包括在绝缘膜5中的铜通孔4周围设置堆成的对称的积层。该基底在层状阵列的每一侧设置有三个金属功能层28、38、铜焊盘T8。叠层阵列两侧的金属功能层28相同,同时应用(即,同时淀积),描述如下。 
图5a和图5b中所示的对称结构包括镀铜层28、38、铜焊盘T8,通孔4、34、44、和绝缘材料5,绝缘材料5最好是纤维加强聚合物,描述如下。 
然而,基础结构可以作一些变化,例如图4所示,基于特定的结构需求而在阶段V之前添加阶段III:添加附加的金属功能层和通孔层,来建造一个对称的、含有奇数层的内部子结构,该结构如图15所示,能够由此构建成如图16和17所分别表示的2-1-2和3-1-3结构。 
在需要偶数层但对于严格对称性要求不高的场合,在阶段III之后,阶段V之前,加入阶段IV:添加第二附加金属功能层和中心层,得到如图21所示的半对称结构,该结构比图6所示的绝缘膜中的通孔强度更高,但是其并不是真正的对称。 
本发明的核心是包含有通过绝缘材料结合在一起的通孔阵列的独立式膜的制作,如图6所示为这种独立式膜的具体实施例,另外一个变型如图8所示,这些独立式膜是下面所有涉及结构的构造基础,其制作步骤也是下述流程的基本步骤。 
如图12,尤其是如图14所示,整体工艺包括在牺牲载体0上制作包括层8、18和通孔4、14、24的铜结构阵列,围绕着这些层和孔之间的绝缘材料5,该绝缘材料最好是由层叠工艺制作的纤维加强复合绝缘材料。从牺牲载体层上剥离开之后,在该膜上的两侧添加金属功能层28、38、铜焊盘T8和通孔34、44,将该膜转变为内部子结构,然后在其上添加终端金属层98和焊接掩模99,构成用作芯片支撑的支撑结构。 
附着金属层6用于有助于铜附着在其他材料上,如果工艺需要,该铜结构中还可以包含线路电镀阻挡层1′。由于附着金属层6和阻挡层1′都为高纯导电性的金属薄层,所以该整体传导结构的电阻几乎不受影响。 
由于这种层状的具有通孔阵列的对称或基本上对称的独立式多层基底的制备过程中,外部层同时在两侧安装组合,所以绝缘材料的聚合树脂在固化过程中缩水而产生的剩余应力倾向于互相抵消,由此能够达到高的平整性,提高成品率,使得本发明中的多层基底能够成为IC和印刷电路板的媒介,为二者提供良好的接触。 
内部子结构可以是层状阵列,典型地,为包裹在绝缘材料5内的通孔层4。在内部子结构的两侧都可以添加金属功能层28(如图10所示),然后是终端金属层(如图11所示)。这种变形能够产生基本对称的、薄的、具有偶数个金属功能层支撑结构。还可以在两侧同时添加外部金属功能层38、铜焊盘T8,从而形成更加复杂的结构。 
在一些应用领域中,仅仅需要奇数个金属层。这种情况当然也可以使用偶数层的制作流程,仅仅是空置一个金属功能层,不在XY平面内传输信号。 
然而,为了避免浪费,也为了尽可能减少支撑结构的厚度,可以修改制作流程,该支撑结构的内部子结构具有一个中心金属功能层,其被通孔所夹形成三明治结构,这个单独金属功能层8的外侧还可以沉积外部层。通过这种方法,得到带有中心金属功能层8和奇数个金属层的基本对称的结构。 
本发明中的制作方法产生的结构能够很大程度上减少剩余应力和由之带来的翘曲,特别是在那些具有比较复杂的结构的场合,由于最初的层状阵列膜是从牺牲载体层上剥离下来的,通过对其拉伸、矫直和收缩以减轻剩余应力,然后作为内部子结构,在该膜的两侧添加各种外层以得到完整的结构。由于外层是在两侧同时一次性添加,这样就在两侧产生相同的剩余应力,这些应力相互抵消,不会导致子结构弯曲变形,由此保证平整性。 
如图6所示,本发明的核心结构是包含有由绝缘材料5包围的通孔阵列4的独立式膜Ia,该膜位于铜种子层2上。独立式膜Ia以及如图8所示的其变形Ib的说明如下,这些膜就是本发明中的各种基底的建立基础。 
图7为图6中所示的独立式膜的制作流程示意图,为了便于理解,制备过程以及中间结构如图7(i)到图7(viii)。如图7、图7(i)到图7(viii),步 骤7(i):在牺牲载体0上全板电镀阻挡金属层1,典型金属为铜。牺牲载体0的厚度一般为75微米到600微米,材料一般为铜或者铜合金,例如黄铜或者青铜。阻挡金属层1可以采用以下材料:钽、钨、铬、钛、钛钨组合、钛钽组合、镍、金、镍层后金层、金层后镍层、锡、铅、铅层后锡层、锡铅合金、锡银合金,该阻挡层通过物理气相沉积(PVD)的方式制备,如溅射。步骤7(i)中的阻挡金属层采用镍、金、镍层后金层、金层后镍层、锡、铅、铅层后锡层、锡铅合金、锡银合金等材料,则该阻挡层可以通过化学镀或者电镀或者这二者结合的方式制备。阻挡金属层1的典型厚度一般为0.1微米到5微米。 
在阻挡金属层1上可以添加附着金属层,该附着金属层能够帮助铜淀积在其他金属上。然而,如果仔细选择合适的阻挡金属层1,则不需要该附着金属层。步骤7(ii),在阻挡金属层1上添加铜种子层2,铜种子层的厚度为0.2微米到5微米,可以通过物理气相沉积方法,例如溅射后,采用电镀或化学镀或二者结合的方式制备。步骤7(iii),在铜种子层2上添加光刻胶层,进行曝光、显影,形成光刻胶图形,该步骤采用现有的电子基底或设备制备工艺中常见的方法来实现。步骤7(iv),光刻胶图形3中添加铜通孔4,铜通孔4位于铜种子层2上。铜通孔4一般采用电镀的方式制备,具体说来是采用被称之为线路电镀的工艺制备。 
步骤7(v),剥离光刻胶层3,留下直立的铜通孔4。步骤7(vi),在铜通孔4外层叠加绝缘材料5。绝缘材料5可能由一种热塑性材料,比如聚四氟乙烯及其衍生物,或者一种热固聚合树胶组成,比如顺丁烯二酰亚胺三嗪,环氧树脂,聚酰亚胺,以及这些材料的混合物构成。利用聚酰亚胺作为主要材料的绝缘材料5最好能够添加无机颗粒状填充物,常见为陶瓷或玻璃颗粒,颗粒大小为微米量级,具体地,颗粒大小为0.5微米到5微米;这种聚合矩阵材料中,颗粒填充物重量百分比为15%到30%。 
在优选实施例中,绝缘材料5是一种纤维矩阵复合材料,包含有机纤维,例如聚酰亚胺纤维(纤维B)或玻璃纤维。这些纤维可以是短纤维,也可以是连续纤维,按照斜交织法排列或按照布纹编织。由部分硬化聚合树脂预浸渍的 斜交织法排列或按照布纹编织作为预浸渍体。 
在大多数优选实施例中,聚合体矩阵至少使用了两个机织纤维预浸渍材料——该预浸渍材料组成的矩阵复合材料中含有陶瓷填充物。环氧材料和聚酰胺矩阵机织预浸渍材料由美国Rancho Cucamonga,Ca,Arlon公司提供。这些预浸渍材料用于通孔的铜子结构上,然后通过一个热压层叠过程固化。贯穿绝缘层的连续纤维能够提供附加的强度和硬度,由此能够使得整个结构更薄,也更加容易获得平整性。步骤7(vii),通过湿蚀刻工艺去除牺牲载体0,在步骤7(i)中制作的阻挡金属层1作为蚀刻停止层。牺牲载体一般为铜或者铜合金,通常根据阻挡金属层1来选择合适的蚀刻剂,例如,阻挡金属层1是钽时,步骤7(vii)中蚀刻掉牺牲载体0的湿蚀刻工艺中的蚀刻剂就采用氢氧化铵溶液,且该湿蚀刻工艺在较高的温度下完成。步骤7(viii),去除金属阻挡层,例如当该金属阻挡层为钽时,可以通过CF4和Ar的混合物等离子腐蚀掉,典型配制为CF4和Ar比例为1∶1到3∶1;其他阻挡金属可以通过其他公知的技术去除掉。 
如图8为图6所示的独立式膜核心结构(Ia-如图4所示)的变形(Ib-如图4所示)。如同图6中所示的Ia,独立式膜Ib包含由绝缘材料5′包围的铜通孔4′,Ib对Ia稍作修改。然而各铜通孔4′设置在阻挡金属薄层1′上,最终该阻挡金属层被置入本发明的基底中。 
图8中所示的可选结构Ib可以通过图9所示流程图中的制备工艺制作,其中间步骤如图9(i)到9(vi)。 
参考图9、9(i)到9(vi)所示的步骤以及结构,如图9(i),在牺牲载体0上涂覆、曝光并显影光刻胶图形3。如图9(ii),在形成的光刻胶图形中添加阻挡金属层1′。如图9(iii),在线路电镀阻挡金属层1′上线路电镀铜通孔4′,典型地,采用电镀铜工艺,如同上面图7中所描述的流程一样,仅对其加以必要的更正。如图9(iv),剥离光刻胶图形3,然后在裸露的铜通孔4′外部层叠绝缘材料5,如图9(v)所示。最后,如图9(vi)所示,去除牺牲载体0。这些步骤中,对于绝缘材料4、阻挡金属1′和制作流程的选择和图7中所示的Ia一样,仅对其加以必要的更正。 
依赖于选择的全板电镀(如图7)还是线路电镀(如图9)工艺,以及最后结构要求是具有奇数个还是偶数个金属功能层,本发明中的各种支撑结构和相应选择的制作工艺会有所不同。由此,本发明论述的是一种通用技术,包含一系列不同工艺流程以及相应获得的结构。 
参考图10,可以通过在内部子结构X的两侧添加金属功能层28得到“1-X-1”无芯支撑结构-如图4所示的阶段V。如果添加金属功能层28后继续在两侧同时添加通孔34和另外的金属功能层38(如图5a所示),就能够得到“2-X-2”无芯支撑结构。其中内部子结构X可以有很多种变形,这些变形都是组装在膜Ia或Ib的一侧。这其中的一些不同的内部子结构在下面进行描述,参考各个实例。 
如图10所示,同时添加外部功能层和通孔层的步骤为: 
首先,步骤10(i),在平整的内部子结构X的两侧添加附着金属层6,附着金属层6有助于铜附着,尤其对于向绝缘材料5上淀积铜时尤为重要。附着金属层6通常采用以下材料:钛、铬或者镍铬。步骤10(ii),在附着金属层6后添加铜种子层。步骤10(iii),继而添加光刻胶图形7,曝光并显影。步骤10(iv),在上述光刻胶图形内线路电镀上铜功能层28。步骤10(v),剥离光刻胶层7。 
步骤10(vi),添加了一对第二光刻胶层33,进行曝光、显影。步骤10(vii),在光刻胶层内线路电镀铜通孔34。步骤10(viii),剥离第二光刻胶层33。步骤(ix),蚀刻掉铜种子层和附着金属层。值得注意的是,通常种子层的厚度远远小于其上线路电镀的铜功能层,虽然在图10(i)到10(xi)的横截面示意图中难以清楚描绘出这种实际对比关系。步骤10(x),在两侧的金属功能层28和通孔层34上添加绝缘材料层5,整个堆叠继续变厚。步骤10(xi),绝缘材料层5被减薄、平整直到通孔34的外边缘露出来为止。 
通过在该增长结构的两侧同时添加其它的外部功能层38,T8等(如图5b所示),可形成更加复杂的结构,由此,可以根据最后的结构所需要,重复步骤10(i)到10(xi),制作更多的通孔层和传导功能层。 
最后,包括内部子结构和外层结构的基底终止。图11显示了其最后的终结流程,图11(i)到11(x)显示了该终结流程的步骤。 
如图11和图11(i)到11(x),终结阶段VII是一个多步骤流程,包含以下步骤:步骤11(i),首先,在堆叠状结构Y的外层上添加外部附着金属层6。步骤11(ii),随后,在外部附着金属层6上继续添加外部铜种子层2,步骤11(iii),在最外层的铜种子层上添加光刻胶层T7,对该光刻胶层T7进行曝光、显影,得到光刻胶图形结构。步骤11(iv),在上述图形结构中添加铜焊盘T8和导线。步骤11(v),剥离掉光刻胶层T7。步骤11(vi),添加最后光刻胶层97,进行曝光和显影,暴露出铜焊盘T8。步骤11(vii),在暴露出的铜焊盘T8上线路电镀终端金属层98。终端金属层98可以是镍、金、或镍层后金层、锡、铅、银、钯或者上述金属的合金。步骤11(ix),蚀刻掉铜种子层2和外部附着金属层6。步骤11(x),添加焊接掩模99,进行曝光、显影,有选择性的露出下面的铜焊盘T8和终端金属层98。 
由此,以膜Ia为基础,通过执行步骤10(i)到10(xi)各两次,然后执行步骤11(i)到11(x),可以获得如图5(b)所示的2-2-2结构。 
在终结步骤中,可以选择不同的材料和制作流程,一种可能的终结步骤包含添加导体层到堆状结构的外表面(上面和下面),这种终结步骤包含以下子步骤:(a)减薄两边的基底绝缘材料,可以通过机械磨削,或者化学机械抛光(CMP),或者干蚀或以上几种方法的组合,以此来暴露出铜通孔的外表面,(b)在该堆叠结构的外表面添加外部附着金属层;(c)在外部附着金属层上继续添加外部铜种子层;(d)在最外层的铜种子层上添加光刻胶层;(e)光刻胶层进行曝光、显影,获得光刻胶图形结构;(f)在该光刻胶图形结构中添加铜焊盘和导线;(g)去除光刻胶层,至留下铜种子层,铜焊盘和导线;(h)蚀刻掉暴露的铜种子层和暴露的附着金属层;(i)添加焊接掩模,进行曝光、显影,遮住导线,露出铜焊盘。(j)采用化学镀的方式,在暴露出的铜焊盘上镀上终端层,终端层可以是镍,金,或镍层后金层,或金层后镍层,锡,铅,银,钯和这些金属的合金以及抗蚀聚合物材料。 
然而,尽管图5a和5b中的结构已经进行了多种途径的优化,在有些情况中,基底的电子设计需要将层叠阵列层(图5a和图5b的“内部子结构”)的厚度尽可能的减小。因为这些内部子结构天然的脆性,这会危及上面详细论述的步骤流程的成品率。在以上所描述的流程可以有一些变化,以此解决上述问题,导致结构上出现一些差异。 
示例 
如图12所示为包含有阻挡金属层1′的“2-0-2”型对称、无芯支撑结构的横截面示意图,通过对图8所示的变形Ib进行图10和图11中的工艺流程加工而成。图12中的变形结构类似于图5a中的结构,但是该变形结构包括阻挡金属层1′。该结构通过图4中所示的宏阶段Ib,II,V,VI和VII制备。 
如图13和13(i)到13(xxvii)中所示为制作图12中所示“2-0-2”型对称、无芯支撑结构的处理流程。首先在步骤13(i)到13(vi)中,制作膜Ia的结构,这些步骤和图9(i)到9(vi)中制作膜8的步骤一样,仅仅对其作了必要的变更。步骤13(vii)中,对于步骤13(vi)中形成的结构进行减薄,进而暴露出铜通孔。这个步骤和图4中阶段V实质上相同。迄今打磨后的内部子结构通过如图10所示的制备工艺在两侧装配,图13(viii)到13(xviii)的中间结构是由如图10所示的步骤10(i)到10(xi)——也即图4中的阶段V所得到。图13(xviii)中的结构“1-0-1”通过如图13(xix)到图13(xxviii)中的所示的中间结构,这些中间结构对应于图11所示的步骤11(i)到11(x),其中通过中间结构13(xxiii)到13(xxvii)得到该结构的变形“2-0-2”结构。 
图12类似于图5a,但是其通过线路电镀工艺制备了阻挡金属层1′,形成独立通孔膜(如图9(vi)所示),该阻挡金属层被保留了下来,与最终结构合为一体。 
由于阻挡金属层1′是传导性的,在很多应用场合中,该阻挡金属层的引入是没有问题的,并且,其引入对于减小剩余应力是非常有用的。图14为“3-0-3”型对称、无芯支撑结构的横截面示意图,该结构的制作流程如图13所示,图13中的流程包括流程9,流程10,重复步骤13(viii)到13(xvii),紧接着是 流程11。 
图14a所示为制作图14所示结构的制备流程图,该结构通过对如图6所示的膜采用图10和11的步骤制作而成。 
图16所示为2-1-2型结构,其内部子结构包括有中心金属功能层8,其两侧为通孔层4,14,该结构的制作工艺流程如图15a所示。 
如图15a所示,制作奇数层对称层结构的内部核心子结构的阶段包括如下步骤: 
步骤(i),首先,在牺牲载体0上全板电镀阻挡金属层1。步骤(ii),在阻挡金属层1上添加铜种子层2。步骤(iii),在种子层2上添加第一光刻胶图形3,进行曝光、显影,形成通孔图形。步骤(iv),通过电镀或化学镀的方式在光刻胶图形3中镀铜,形成铜通孔4。步骤(v),剥离第一光刻胶图形3,留下直立的铜通孔4。步骤(vi),在铜通孔上堆叠绝缘材料5。步骤(vii),去除掉牺牲载体0。步骤(viii),去除阻挡金属层1。通过以上步骤得到的结构与图6所示结构Ia相同,该流程与图7中的方法一致,只是对其进行必要的修改。 
在进入图4所示的阶段V之前,先磨削掉绝缘材料暴露出铜通孔4,然后,在去除阻挡金属层1而暴露出的表面上通过添加金属功能层8和第二通孔层14建立子结构X(如图10(i)到10(xi)所示)。参见图15(a),制备过程如下:步骤(ix),添加第二光刻胶层7,曝光并显影,形成功能图形。步骤(x),在功能图形内添加铜功能层8。步骤(xi),剥离第二光刻胶层。步骤(xii),添加第三光刻胶层13,覆盖铜功能层8的空隙,进行曝光、显影,形成位于铜功能层8上的第二通孔图形。步骤(xiii),在通孔图形内添加铜以形成第二铜通孔层14。步骤(xiv),剥离第三光刻胶层13,暴露出铜功能层8和第二铜通孔层14。步骤(xv),蚀刻铜种子层2。步骤(xvi),绝缘材料5堆叠到功能层8和第二铜通孔层14上。步骤(xvii),对绝缘材料进行减薄、平整,为后续制备流程作准备。 
返回图4,制备膜Ia后,在阶段V之前增加阶段III,以制作含有奇数功能层的对称内部子结构。 
图16所示为建立于图15所示的内部子结构基础上的2-1-2结构,其是通过采用图10和图11中的步骤,在内部子结构两侧添加两排的通孔层34、44。 
如图17,进一步增加功能层形成3-1-3结构,该结构为图16所示结构作必要的修正,重复图10所示子步骤,在内部子结构的两侧进一步增加外部金属功能层38和通孔层44。 
如图18所示为在绝缘膜上线路电镀通孔的奇数层对称内部支撑结构。如图18和18(i)到18(xvii)所示,制备图18所示的奇数层对称内部支撑子结构首先在图8所示的绝缘膜Ib上线路电镀通孔(如步骤18(i)到18(vi)所示),这些步骤相应于步骤9(i)到9(vi)作了必要的修改。通过以下方式,仅在膜Ib的一侧上构建,步骤(vii),添加附着金属层6取代剥离掉的铜牺牲载体0。步骤(viii),在附着金属层6上增加铜种子层2。步骤(ix),添加第二光刻胶层7,曝光并显影,形成功能图形。步骤(x),添加铜到功能图形上形成功能层8。步骤(xi),剥离第二光刻胶层7。步骤(xii),添加第三光刻胶层13,曝光并显影,形成第二通孔图形。步骤(xiii),在第二通孔图形中线路电镀铜,形成第二铜通孔层14。步骤(xiv),剥离第三光刻胶层13。步骤(xv),蚀刻掉铜种子层2和附着金属层6。步骤(xvi),堆叠绝缘材料5到内部支撑结构,该绝缘材料5一般采用预浸渍层。步骤(xvii):打磨该堆叠材料的两侧暴露出铜通孔4′、14。 
图19为建立于图18所示包含有阻挡金属层1′的奇数层对称内部支撑子结构的基础上的变形“2-1-2”结构。通过打磨图18所示结构的双侧,去除绝缘材料5,平整、暴露出通孔4′、14的外边缘(如阶段V所示),进一步增加外部功能层28和通孔层34,图16作必要的修改即可。 
图20所示为建立于图18所示包含有阻挡金属层1′的奇数层对称内部支撑子结构的基础上的变形“3-1-3”结构。通过打磨图18所示结构的两侧,去除绝缘材料5,平整、暴露出通孔4′、14的外边缘(如阶段V所示),过重复步骤10,进一步增加外部金属功能层28、38和通孔层34、44,图16作必要的修改即可。 
图5a和5b所示2-0-2和3-0-3偶数层结构,图6和图8中所示膜Ia和Ib可能很脆弱,在一些特定的应用领域,由于设计上的考虑,需要极小化子结构的厚度,这样经图4中的阶段II阶段V后会导致成品率下降。这样,虽然通过在图6所示的绝缘膜Ia和图8所示的绝缘膜Ib中添加通孔,且双侧同时添加功能层的方式能够获得对称的结构,具备理想的特性,但是由于一些具体应用中考虑到材料、耐力和尺寸的要求而需要对这些流程作出修改,牺牲掉绝对的对称性,以获得简易制作和高成品率。 
通孔4或者通孔4′的厚度以及选择的绝缘材料5无法保证层状结构Ia或者层状结构Ib在磨削掉绝缘材料5暴露出铜通孔4(4′)后,具有足够的完整性,就需要在膜Ia和Ib的一侧制作更厚的结构,其在磨削掉多余绝缘材料5露出铜通孔4或者铜通孔4′以前,利用欠打磨的绝缘层覆盖铜通孔4或者铜通孔4′形成一个强化层。 
因此,当结构需要偶数层金属功能层,并且出于电考虑,需要一个低厚度膜以及提高生产率时,阶段II后进入阶段III(如图15所示),形成第一内部金属功能层8和第二通孔层14;阶段IV,在其上进一步添加了第二金属功能层18和第三通孔层24。这样形成包含有两个金属功能层8、18的半对称内部层结构“-2-”,通过阶段V的减薄、平整后,也可通过图10中的流程构建更多的外部金属功能层28、38,以及外部通孔层34、44,如果需要重复这个流程,然后,进行图11中所示的终结流程。 
图21中所示为以图6所示的膜Ia为基础构造的实质上对称的内部“-2-”子结构。 
实质上对称的内部“-2-”子结构可以组合4层和6层金属功能层,分别形成“1-2-1”及“2-2-2”构造,这些构造实质上和图5a以及图5b中的“2-0-2”以及“3-0-3”构造相同,不同之处,仅仅在于一次一个的方式添加的内部金属功能层8、18是不相同的。 
如图21a和图21b(i)到21b(xxviii)所示,为图21中所示结构的制作流程,步骤21(i)到21(viii),制作如图6所示的膜Ia(图4中的阶段I和阶段 II),然后通过阶段III(如图4中所示)将此结构组合成为图21中的半对称内部结构,这些步骤在此处为步骤(ix)到步骤(xvi):添加第一金属功能层8和第二通孔层14,然后堆叠绝缘材料层5。步骤(xvii):减薄平整该结构,露出第二通孔层14的边缘。然后进入阶段IV:在此基础上添加第二金属功能层18和第三通孔层24,对应步骤21(xviii)到步骤(xxvii),然后是步骤21(xxviii)整个结构减薄、平整(对应图4中的阶段V)。 
构建流程如下:(阶段I、阶段II,即步骤(i)到步骤(viii))得到图6中的膜Ia后,步骤(ix),添加第二光刻胶层7,曝光并显影,形成功能图形。步骤(x),在该功能图形中制作铜功能层8。步骤(xi),剥离第二光刻胶层7。步骤(xii),添加第三光刻胶层13,覆盖铜功能层8的间隙,曝光并显影,在该功能层上形成第二通孔图形。步骤(xiii),在第二通孔图形中线路电镀铜来制作铜通孔层14。步骤(xiv),剥离第三光刻胶层13,露出铜功能层8和通孔层14。步骤(xv),蚀刻掉铜种子层2。步骤(xvi),在暴露出的铜功能层8和铜通孔层14的表面堆叠绝缘材料层5。步骤(xvii),减薄、平整绝缘材料,露出铜通孔层的边缘,以上内容为阶段III。 
步骤(xix),在淀积另一层附着金属层6(步骤(xviii))后,淀积另一层的铜种子层2。步骤(xx),添加第四光刻胶层17,进行曝光并显影,形成第二功能图形。步骤(xxi),在该功能图形中制作第二铜功能层18。步骤(xxii),剥离该第四光刻胶层17,步骤(xxiii),添加第五光刻胶层23,覆盖第二功能层18内的间隙,曝光并显影,在该第二铜功能层18上形成第三通孔图形。步骤(xxiv),在第三通孔图形中通过线路电镀的方式制作铜通孔层24。步骤(xxv):剥离第五光刻胶层23,露出第二铜功能层18和通孔层24。步骤(xxvi),蚀刻掉通孔层24之间的附着金属层6和铜种子层2。步骤(xxvii),在暴露出的第二铜功能层18和通孔层24的表面堆叠绝缘材料层5,以上内容为阶段IV。 
这种具有两个功能层的较厚子结构,在阶段V中进行减薄、平整,一般可以采用磨:通过沉积的方式组装外层和终结阶段VII。 
参考图22,也可以在图8所示的线路电镀膜的基础上组装出相应于图21 所示结构的半对称内部子结构。该内部子结构的制作流程和图21a所示流程相同,只是其起点是图8中的子结构而不是图6中的子结构。 
图22b(i)到图22b(xxviii)为相应于图22a中步骤所生成的中间结构。相应于阶段I,图22b(i)到图22b(v)所示为膜Ib的制作。相应于阶段II,图22b(vi)所示为蚀刻掉牺牲载体层,产生图9所示的独立式膜Ib。在图22b(vii)到图22b(xvi)所示,在独立式膜Ib上增加第二功能层8和第二通孔层14,得到图18所示的单层子结构。这些步骤相应于图4中所示的整个流程中的阶段III。在阶段IV中,该单层结构继续进行组装工艺,形成图22中所示双功能层结构,即,步骤(xvii)到(xxvii),构建第二功能层18和第三通孔层24。阶段V中,步骤(xviii),对该双功能层进行减薄、平整。阶段VI中,还可以在其两侧进一步增加层以形成图23和图24中所示的1-2-1、2-2-2半对称支撑结构,这些流程的详细内容参考图10和图10(i)到图10(xi)。 
在图21所示内部子结构的基础上构建图23和图24所示半对称结构。图23和图24横截面示意图所示结构和图5a和图5b中的2-0-2结构以及3-0-3结构相似,其仅仅只是做了必要的改变。但是其实质上并不是真正对称的,因为其子结构在如上所描述的组装过程中是一种非对称形式的。然而,由于外部功能层是同时淀积的,因此具有相近的厚度和工艺条件,由此形成的基底材料不易翘曲。 
相似地,在图22所示内部子结构基础上构建如图25和图26所示的相应各种半对称结构,为相似于图23、图24所示结构的半对称1-2-1、2-2-2支撑结构,但是其在第一阶段包含有线路电镀阻挡金属层1′,该阻挡金属层保留在最后的结构中,通过对比图12和图14所示结构,可以明显看出这两种制作流程的差异。 
如上所述,不同的多层基底包含可选传导层8、18、28、38、铜焊盘T8等,这些传导层具有高传导性,用来作为导电通路,通过绝缘材料5分隔。可以预料这些传导层包含电阻、层内电容、电感等。一般说来,选择高阻材料作为绝缘材料5,其应该具有合适的厚度和介电常数以匹配基底设计者所需要的电容 和电感值。 
因此,本领域内的技术人员能够推测到本发明并不是仅仅局限于这里所特定描述和显示的内容,本领域技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。 
在权利要求中,词汇“包括”及其变形“包含”“包含有”和相似的描述表示含有所列的元件或者方法,但是通常说来,并不排除还有其他元件以及方法的情况。 

Claims (36)

1.一种多层无芯支撑结构的制作方法,其特征在于,该制作方法包含有阶段:
I-在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜;
II-从牺牲载体上剥离所述膜,形成独立式层状阵列;
所述膜含有位于绝缘材料中的通孔阵列。
2.根据权利要求1中所述的多层无芯支撑结构的制作方法,其特征在于,所述的阶段I包含有子步骤:
(i)在牺牲载体上全板电镀阻挡金属层;
(ii)在该阻挡金属层上添加种子层;
(iii)在该种子层上添加光刻胶层,进行曝光、显影,形成光刻胶图形;
(iv)在光刻胶图形中图形电镀铜通孔;
(v)剥离光刻胶层,留下竖立的铜通孔;
(vi)在该铜通孔上堆叠绝缘材料,由此形成的独立式膜包含有位于绝缘矩阵中的铜通孔阵列。
3.根据权利要求1中所述的多层无芯支撑结构的制作方法,其特征在于,所述阶段I包含有子步骤:
(i)直接在牺牲载体上添加光刻胶层,曝光、显影,形成光刻胶图形;
(ii)在形成的光刻胶图形中图形电镀阻挡金属层;
(iii)在图形电镀的阻挡金属上图形电镀铜通孔;
(iv)剥离光刻胶层,露出铜通孔;
(v)在裸露的铜通孔外堆叠绝缘材料,由此形成的独立式膜包含有位于绝缘矩阵中的铜通孔阵列。
4.根据权利要求1所述的多层无芯支撑结构的制作方法,其特征在于,所述膜包含有位于绝缘材料中的铜通孔阵列。
5.一种多层无芯支撑结构的制作方法,其特征在于,该方法至少包含有阶段:
I-在牺牲载体上制作包含被绝缘材料包围的传导通孔的膜;
II-从牺牲载体上剥离所述膜,形成独立式层状阵列;
V-减薄、平整;
VI-组装;
VII-终端阶段。
6.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述传导通孔由选自电镀或者化学镀的电镀技术实施的铜制成。
7.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述阶段I包括子步骤:
(i)在牺牲载体上全板电镀阻挡金属层;
(ii)在该阻挡金属层上添加铜种子层;
(iii)在该铜种子层上添加光刻胶层,进行曝光、显影,形成光刻胶图形;
(iv)在光刻胶图形中图形电镀铜通孔;
(v)剥离光刻胶层,留下竖立的铜通孔;
(vi)在该铜通孔上堆叠绝缘材料;
阶段II包括子步骤:
(vii)去除牺牲载体;
(viii)去除阻挡金属层,
由此形成的电子基底包含有位于绝缘矩阵中的铜结构。
8.根据权利要求7所述的多层无芯支撑结构的制作方法,其特征在于,所述阻挡金属层厚度为0.1微米到5微米并具有以下特征之一:
(a)阻挡金属层选自下列金属:钽、钨、铬、钛、钛钨组合、钛钽组合、镍、金、镍层后金层、金层后镍层、锡、铅、铅层后锡层、锡铅合金、锡银合金,该阻挡金属层通过物理气相沉积工艺制备;
(b)阻挡金属层选自下列金属:镍、金、镍层后金层、金层后镍层、锡、铅、铅层后锡层、锡铅合金、锡银合金,该阻挡金属层通过电镀或者化学镀的电镀方法制备。
9.根据权利要求7所述的多层无芯支撑结构的制作方法,其特征在于,所述方法还包括阶段III,添加金属功能层和附加通孔层以形成一个内部子结构,该内部子结构中,中心金属功能层膜被通孔层所包围,由此组装成的电子基底具有奇数个金属功能层。
10.根据权利要求9所述的多层无芯支撑结构的制作方法,其特征在于,所述阶段III包括子步骤:
(a)在铜种子层上添加光刻胶层,进行曝光、显影,形成功能图形;
(b)在功能图形中图形电镀铜功能层;
(c)剥离光刻胶层;
(d)添加第二光刻胶层,曝光、显影,形成通孔图形;
(e)在通孔图形中图形电镀,得到铜通孔;
(f)剥离第二光刻胶层;
(g)蚀刻掉铜种子层;
(h)在裸露的铜通孔和铜功能层上层叠绝缘材料层。
11.根据权利要求9所述的多层无芯支撑结构的制作方法,其特征在于,还包括阶段IV,增加附加内部功能层及随后的内部通孔层以形成一种内部子结构,该内部子结构包含有被功能层所包围的中心通孔层,由此组装成的电子基底具有偶数个金属功能层。
12.根据权利要求11所述的多层无芯支撑结构的制作方法,其特征在于,所述增加附加内部功能层及随后的内部通孔层的阶段IV包括子步骤:
(i)对步骤(h)中的层状绝缘材料层进行减薄、平整,露出步骤(e)中制作的通孔的外表面;
(j)在铜通孔所露出的外表面以及其周围的绝缘材料上添加附着金属层;
(k)在附着金属层上添加铜种子层;
(l)在铜种子层上添加光刻胶层,进行曝光、显影,形成第二功能图形;
(m)在第二功能图形中图形电镀铜功能层;
(n)从第二功能层上剥离光刻胶;
(o)添加光刻胶层,曝光、显影,形成第三通孔图形;
(p)在第三通孔图形中镀铜,形成第三铜通孔层;
(q)剥离第三光刻胶层;
(r)蚀刻掉铜种子层和附着金属层;
(s)堆叠上绝缘材料层。
13.根据权利要求11所述的多层无芯支撑结构的制作方法,其特征在于,所述附着金属选自钛、铬及镍铬。
14.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述阶段I包含子步骤:
(i)直接在牺牲载体上添加光刻胶层,曝光、显影,形成光刻胶图形;
(ii)在形成的光刻胶图形中图形电镀阻挡金属;
(iii)在图形电镀的阻挡金属上图形电镀铜通孔;
(iv)剥离光刻胶层,露出铜通孔;
(v)在裸露的铜通孔上堆叠绝缘材料;
阶段II包含有子步骤:
(vi)去除牺牲载体;
由此得到的电子基底含有位于绝缘矩阵内的铜结构,所述铜结构中包含有阻挡金属层。
15.根据权利要求14的多层无芯支撑结构的制作方法,其特征在于,阻挡金属层具有以下一种特性:
(a)阻挡金属层选自下列金属:镍、金、镍层后金层、金层后镍层、锡、铅、铅层后锡层、锡铅合金、锡银合金,阻挡金属层通过化学镀、电镀或二者的结合方式制备;
(b)阻挡金属层厚度为0.1微米到5微米。
16.根据权利要求14的多层无芯支撑结构的制作方法,其特征在于,还包括阶段III,添加第一金属功能层和第二通孔层形成一种内部子结构,该内部子结构包含有被通孔层所包围的中心金属功能层膜,由此组装成的电子基底具有奇数个金属功能层。
17.根据权利要求16所述的多层无芯支撑结构的制作方法,其特征在于,所述添加第一金属功能层和第二通孔层以形成包含有由通孔层包围的中心金属功能层的内部子结构的阶段III包括步骤:
(vii)在步骤(vi)中暴露出的表面上添加附着金属层,所述暴露出的表面包括覆盖有阻挡金属层的被绝缘材料所包围的铜通孔的末端;
(viii)在附着金属层上添加铜种子层;
(ix)添加第一功能光刻胶层,进行曝光、显影,得到功能图形;
(x)在该功能图形中图形电镀铜功能层;
(xi)剥离第一功能光刻胶层;
(xii)添加第二光刻胶通孔层,进行曝光、显影,得到第二通孔图形。
(xiii)在第二通孔图形中图形电镀入铜,得到第二铜通孔层;
(xiv)剥离第二光刻胶通孔层;
(xv)蚀刻掉铜种子层;
(xvi)去除附着金属层;
(xvii)在暴露出的第二通孔层上堆叠绝缘材料。
18.根据权利要求17所述的多层无芯支撑结构的制作方法,其特征在于,所述附着金属选自钛、铬及镍铬。
19.根据权利要求16所述的多层无芯支撑结构的制作方法,其特征在于,所述方法还包括阶段IV,添加第二功能层和第三通孔层以形成包含有围绕中心通孔层的两个功能层的内部子结构,由此组装成的电子基底具有偶数个金属功能层。
20.根据权利要求19所述的多层无芯支撑结构的制作方法,其特征在于,所述增加附加功能层和附加通孔层的阶段IV包括步骤:
(xviii)减薄、平整步骤(xvii)中的层状绝缘材料层,从而露出步骤(xiii)中的通孔层的外表面;
(xix)在通孔所露出的外表面以及周围的绝缘材料上添加附着金属层;
(xx)在附着金属层上添加铜种子层;
(xxi)在铜种子层上添加另一个光刻胶层,进行曝光、显影,形成功能图形;
(xxii)在步骤(xxi)中形成的功能图形中图形电镀入铜,形成第二铜功能层;
(xxiii)从功能层上剥离步骤(xxi)中添加的光刻胶层;
(xxiv)添加另一个光刻胶层,曝光、显影,形成第三通孔图形;
(xxv)在第三通孔图形中图形电镀入铜,形成第三铜通孔层;
(xxvi)剥离步骤(xxiv)中添加的光刻胶层;
(xxvii)蚀刻掉铜种子层和附着金属层;
(xxviii)堆叠绝缘材料层。
21.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述绝缘材料为一种纤维强化树脂复合材料。
22.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述绝缘材料层包含有树脂,该树脂选自下列材料:热塑性树脂、热固性聚合树脂、热塑性树脂和热固性聚合树脂的混和物。
23.根据权利要求22所述的多层无芯支撑结构的制作方法,其特征在于,所述绝缘材料还包含有无机颗粒填充物,该绝缘材料至少具有以下特征中的一个:
(a)无机颗粒状填充物包含陶瓷或玻璃的颗粒;
(b)颗粒大小为微米量级;
(c)填充物重量百分比为15%-30%。
24.根据权利要求22所述的多层无芯支撑结构的制作方法,其特征在于,所述绝缘材料是一种纤维矩阵复合材料,其进一步包含有选自有机纤维和以斜纹排列或者作为机织方式排列的作为短切纤维或连续纤维的玻璃纤维。
25.根据权利要求23所述的多层无芯支撑结构的制作方法,其特征在于,所述绝缘材料层是一种包含有与部分固化聚合树脂预浸渍的纤维毡的预浸渍体。
26.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,从牺牲载体上剥离层状柱形通孔结构以形成独立式层状阵列的阶段II,包含有利用蚀刻工艺去除牺牲载体的步骤。
27.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,减薄、平整绝缘材料层以露出下面通孔的外表面的阶段包括选自下列技术中的一种:机械磨削、化学机械抛光、干蚀刻,以及利用这些工艺中的两种或更多来实现的多阶段流程。
28.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述组装阶段VI包含在膜的两侧添加功能层和通孔层的步骤。
29.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,所述组装阶段VI包含步骤:
(a)添加附着金属层;
(b)在该附着金属层上添加铜种子层;
(c)在铜种子层上添加第一外部光刻胶层,进行曝光、显影,形成用于第一外部功能层的第一外部光刻胶图形;
(d)在第一外部光刻胶图形中图形电镀第一外部铜功能层;
(e)剥离第一外部光刻胶层;
(f)添加第二外部光刻胶层,进行曝光、显影,形成用于第一外部通孔层的第二外部光刻胶图形;
(g)在第二外部光刻胶图形中进行图形电镀第一外部铜通孔层;
(h)剥离第二外部光刻胶层;
(i)蚀刻掉铜种子层和附着金属层;
(j)在暴露出的铜功能层和通孔层上堆叠绝缘材料层;
(k)减薄、平整该绝缘材料层,直到露出铜通孔的外表面。
30.根据权利要求29所述的多层无芯支撑结构的制作方法,其特征在于,所述附着金属从钛、铬和镍铬中选择。
31.根据权利要求29所述的多层无芯支撑结构的制作方法,其特征在于,重复步骤(a)到步骤(k),由此组装上更多附加外部层。
32.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,终端阶段VII包含有步骤:
(i)在堆叠状结构的外部层上添加外部附着金属层;
(ii)在外部附着金属层上添加外部铜种子层;
(iii)添加外部光刻胶层,进行曝光、显影,形成光刻胶图形;
(iv)在外部光刻胶图形中图形电镀铜导线和焊盘;
(v)剥离掉外部光刻胶层;
(vi)添加终端光刻胶层,进行曝光和显影,有选择地暴露出铜焊盘;
(vii)在暴露出的铜焊盘上电镀终端金属层,终端金属层可以从下列材料中选择:镍、金、锡、铅、银、钯以及上述金属的组合和合金;
(viii)去除终端光刻胶层;
(ix)蚀除掉暴露的铜种子层和暴露的附着金属层;
(x)添加焊接掩模层,进行曝光、显影,遮住铜导线,暴露出终端金属层。
33.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,支撑结构的终端阶段VII包含步骤:
(i)在堆叠状结构的外层添加外部附着金属层;
(ii)在外部附着金属层上添加外部铜种子层;
(iii)添加外部光刻胶层,进行曝光、显影,形成光刻胶图形;
(iv)在外部光刻胶层图形中进行图形电镀铜导线和焊盘;
(v)剥离掉外部光刻胶层;
(vi)蚀刻掉暴露的铜种子层和附着金属层;
(vii)添加焊接掩模层,进行曝光、显影,遮住铜导线,露出铜焊盘;
(viii)在露出的铜焊盘上,化学镀终端层,终端层可以从下列金属中选择:镍、金、锡、铅、银、钯、镍-金、锡-银、合金以及抗蚀聚合材料。
34.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,根据所述方法制作的结构含有偶数层功能层。
35.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,根据所述方法制作的结构含有奇数层功能层。
36.根据权利要求5所述的多层无芯支撑结构的制作方法,其特征在于,根据所述方法制作的结构为对称的结构。
CN2007101052268A 2006-06-01 2007-05-24 多层无芯支撑结构及其制作方法 Active CN101241861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/421,600 2006-06-01
US11/421,600 US7682972B2 (en) 2006-06-01 2006-06-01 Advanced multilayer coreless support structures and method for their fabrication

Publications (2)

Publication Number Publication Date
CN101241861A CN101241861A (zh) 2008-08-13
CN101241861B true CN101241861B (zh) 2011-04-13

Family

ID=38790788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101052268A Active CN101241861B (zh) 2006-06-01 2007-05-24 多层无芯支撑结构及其制作方法

Country Status (4)

Country Link
US (1) US7682972B2 (zh)
JP (1) JP5309311B2 (zh)
KR (1) KR100915145B1 (zh)
CN (1) CN101241861B (zh)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789792B2 (ja) * 1984-09-25 1995-10-04 武田薬品工業株式会社 ジオウ新品種に属する植物の栽培方法
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US20100287860A1 (en) * 2006-02-28 2010-11-18 Fernandez-Cano Pedro Luis Insulated Facade System
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
JP2008147499A (ja) * 2006-12-12 2008-06-26 Fujitsu Ltd プリント基板
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
CN102066089B (zh) * 2008-04-18 2016-02-10 麻省理工学院 不规则表面的楔形压印图案形成
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN101834153B (zh) * 2010-04-22 2015-05-20 上海华虹宏力半导体制造有限公司 增强芯片封装时抗压能力的方法及其芯片
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
CN102548216B (zh) * 2010-12-09 2015-03-25 北大方正集团有限公司 制作起始层芯板的方法
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN102573274A (zh) * 2010-12-23 2012-07-11 北大方正集团有限公司 电路板以及该电路板的制作方法
CN102548254A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 芯片载体的无核制作方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10109503B2 (en) * 2011-07-22 2018-10-23 Advanpack Solutions Pte Ltd. Method of manufacturing semiconductor package device
US8841209B2 (en) 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
JP2013106032A (ja) * 2011-11-14 2013-05-30 Sda Co Ltd クリアランス・フィリング・pcb及びその製造方法
TWI500124B (zh) 2011-11-29 2015-09-11 Advanpack Solutions Pte Ltd 基板結構、半導體封裝元件及基板結構之製造方法
US9144150B2 (en) 2012-04-20 2015-09-22 Xilinx, Inc. Conductor structure with integrated via element
US9269593B2 (en) 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
US9440135B2 (en) 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US9185793B2 (en) 2012-05-30 2015-11-10 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with through thickness coaxial structures
US9312593B2 (en) * 2012-05-30 2016-04-12 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with novel transmission lines
US20130322029A1 (en) * 2012-05-30 2013-12-05 Dror Hurwitz Multilayer electronic structure with integral faraday shielding
US9161461B2 (en) 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US8987602B2 (en) 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
US9137905B2 (en) 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
US9615447B2 (en) 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101884430B1 (ko) * 2012-10-15 2018-08-01 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8866286B2 (en) 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
US9349788B2 (en) * 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
US20160205774A1 (en) * 2013-09-06 2016-07-14 Yu-Chun Chang Liquid glass application
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN104637853A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 硅片的临时键合工艺方法
US20150195912A1 (en) 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
CN104952945A (zh) * 2014-03-31 2015-09-30 比亚迪股份有限公司 一种太阳能电池片及其制备方法、含有该电池片的太阳能电池组件
CN104952944A (zh) * 2014-03-31 2015-09-30 比亚迪股份有限公司 一种太阳能电池片及其制备方法、含有该电池片的太阳能电池组件
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
TWI474417B (zh) * 2014-06-16 2015-02-21 Phoenix Pioneer Technology Co Ltd 封裝方法
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9659805B2 (en) 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
WO2017039671A1 (en) * 2015-09-03 2017-03-09 Intel Corporation Techniques to prevent film cracking in thermally cured dielectric film, and associated configurations
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10340251B2 (en) 2017-04-26 2019-07-02 Nxp Usa, Inc. Method for making an electronic component package
US10563014B2 (en) 2017-09-11 2020-02-18 Fujifilm Electronic Materials U.S.A., Inc. Dielectric film forming composition
US11004773B2 (en) * 2019-04-23 2021-05-11 Sandisk Technologies Llc Porous barrier layer for improving reliability of through-substrate via structures and methods of forming the same
US11315803B2 (en) 2020-05-12 2022-04-26 International Business Machines Corporation Stress mitigation in organic laminates
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法
CN111800945B (zh) 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法
CN112599424A (zh) * 2020-12-16 2021-04-02 南通越亚半导体有限公司 一种超薄基板结构的制造方法
CN113314425B (zh) * 2021-04-30 2023-12-26 珠海越亚半导体股份有限公司 具有导通柱和内埋线路的基板及其制作方法
FR3133482A1 (fr) * 2022-03-11 2023-09-15 Stmicroelectronics (Grenoble 2) Sas Substrat d’interconnexion et procédé de fabrication d’un tel substrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280640B1 (en) * 1999-01-24 2001-08-28 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Process for manufacturing a chip carrier substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970106A (en) * 1989-06-02 1990-11-13 International Business Machines Corporation Thin film multilayer laminate interconnection board
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH07147483A (ja) * 1993-09-30 1995-06-06 Ibiden Co Ltd プリント配線板及びその製造方法
TW359016B (en) * 1996-04-29 1999-05-21 Applied Materials Inc Selective aluminum chemical vapor deposition via fill using a sacrificial layer
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
KR100601506B1 (ko) * 2004-08-24 2006-07-19 삼성전기주식회사 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280640B1 (en) * 1999-01-24 2001-08-28 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Process for manufacturing a chip carrier substrate

Also Published As

Publication number Publication date
JP5309311B2 (ja) 2013-10-09
KR20070115589A (ko) 2007-12-06
JP2007324565A (ja) 2007-12-13
CN101241861A (zh) 2008-08-13
US20070281471A1 (en) 2007-12-06
US7682972B2 (en) 2010-03-23
KR100915145B1 (ko) 2009-09-03

Similar Documents

Publication Publication Date Title
CN101241861B (zh) 多层无芯支撑结构及其制作方法
CN101496227B (zh) 新型集成电路支撑结构及其制作方法
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
CN1171514C (zh) 低cte的电源和地层
CN103871998B (zh) 单层无芯基板
US7089660B2 (en) Method of fabricating a circuit board
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
TWI423752B (zh) 多層無芯支撐結構的製作方法
CN101924037B (zh) 无核心封装基板的制造方法
CN203055903U (zh) 多层封装基板构造
US8841209B2 (en) Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
KR100370314B1 (ko) 빌드업 다층 인쇄회로판 제조방법
JP2006173399A (ja) 配線基板
JP4775995B2 (ja) 配線基板
KR100450590B1 (ko) 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법
CN100505978C (zh) 电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHUHAI ADVANCED CHIP CARRIERS + ELECTRONIC SUBSTRA

Free format text: FORMER OWNER: AMITEC ADVANCED MULTILAYER INT

Effective date: 20110808

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: 519173 ZHUHAI, GUANGDONG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110808

Address after: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee after: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologie Co., Ltd.

Address before: Israel Haman Mead

Patentee before: Amitec Advanced Multilayer Int

C56 Change in the name or address of the patentee

Owner name: ZHUHAI ADVANCED CHIP CARRIERS + E-SUBSTRATE SOLUTI

Free format text: FORMER NAME: ZHUHAI ADVANCED CHIP CARRIERS + ELECTRONIC SUBSTRATES SOLUTIONS TECHNOLOGIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee after: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

Address before: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologie Co., Ltd.

CP03 Change of name, title or address

Address after: 519180 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: 519173 Fangzheng PCB Industrial Park, Toyama Industrial Zone, dry town, Doumen District, Zhuhai, Guangdong

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

CP03 Change of name, title or address