CN101222444A - 缓存数据处理方法、装置及系统 - Google Patents

缓存数据处理方法、装置及系统 Download PDF

Info

Publication number
CN101222444A
CN101222444A CNA2008100576966A CN200810057696A CN101222444A CN 101222444 A CN101222444 A CN 101222444A CN A2008100576966 A CNA2008100576966 A CN A2008100576966A CN 200810057696 A CN200810057696 A CN 200810057696A CN 101222444 A CN101222444 A CN 101222444A
Authority
CN
China
Prior art keywords
data
memory
read
memories
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100576966A
Other languages
English (en)
Other versions
CN101222444B (zh
Inventor
郑勤
罗海燕
卞云峰
吕晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2008100576966A priority Critical patent/CN101222444B/zh
Publication of CN101222444A publication Critical patent/CN101222444A/zh
Priority to PCT/CN2009/070224 priority patent/WO2009097788A1/zh
Priority to US12/779,745 priority patent/US20100220589A1/en
Application granted granted Critical
Publication of CN101222444B publication Critical patent/CN101222444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9084—Reactions to storage capacity overflow
    • H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
    • H04L49/9094—Arrangements for simultaneous transmit and receive, e.g. simultaneous reading/writing from/to the storage element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种缓存数据处理方法，该方法包括：对进入同一队列的数据包进行拼接；将拼接后的数据包按预定粒度分割成多个数据单元；将分割后的数据单元存储在多个存储器中。本发明还涉及一种缓存数据处理装置及缓存数据处理系统，上述方法、装置及系统，提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性，从而提高了系统性能。

Description

缓存数据处理方法、装置及系统
技术领域
本发明涉及通信技术领域，尤其涉及一种缓存数据处理方法、装置及系统。
背景技术
包缓存是现代通讯设备中必不可少的关键技术之一，其主要作用是在流量拥塞时提供数据包缓存，避免或减少流量丢失；随着端口速度的不断提高，高端通讯设备通常采用多路并行包缓存技术以获得同端口速度相匹配的包缓存带宽，如图1所示，为现有缓存数据处理系统的结构示意图，该系统由N个并行的存储器所组成，从端口进来的数据包经入队控制器通过存储控制器分发到各个存储器进行缓存，数据包的控制信息入包队列，出队调度器从包队列调度出数据包的控制信息，通过存储控制器从相应的存储器读出包数据，发送到下一级设备，其中，A表示数据通道，B表示控制通道。
由于出队调度器只能从入队控制器选定的存储器中读出包数据，有可能一段时间内所有调度出来的包正好都在一个存储器内，导致从包缓存出队带宽只有设计能力的1/N，因此，在上述多路并行包缓存系统中一个需要解决的关键问题是如何平衡各存储器的读写带宽。
目前，平衡各存储器读写带宽是通过以下手段实现：第一，采用小粒度跨存储器并行保存，即按每个存储器的最小存储粒度(如32bits)把每个数据包分割开来存在多个存储器里，这样出队时每个包都从多个储存器读出来，减少了出队带宽的不平衡程度；第二，采用多包出队的方法，即允许从一个队列中一次调度多个包出来，入队时采用入同一队列的包按顺序存到多个存储器中，这样出队时包数据就会比较均匀地分布在多个存储器中，改进了多存储器之间读带宽的平衡。
发明人在实施本发明的过程中发现，上述方法至少存在如下缺陷，例如第一种方法对于通用的DRAM存储器，小粒度存储会造成每个存储器的读写效率降低，从而降低整个包缓存的有效带宽；对于第二种方法多包出队调度实现比较复杂，同时为提高每个存储器的有效带宽而采用较大的存储粒度时，存储器的空间效率和带宽效率都会有较大的降低，入队时由于包需要按顺序存入各个存储器，也会导致多存储器之间写带宽不平衡性的增加。
发明内容
本发明实施例提供一种缓存数据处理方法、装置及系统，以提高存储器的读写效率，改善多存储器间读写带宽的均衡性，从而提高系统性能。
本发明实施例提供了一种缓存数据处理方法，该方法具体包括：
对进入同一队列的数据包进行拼接；
将拼接后的数据包按预定粒度分割成多个数据单元；
将分割后的数据单元存储在多个存储器中。
上述方法，提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性，从而提高了系统性能。
本发明实施例提供了一种缓存数据处理装置，该装置具体包括：
拼接模块，用于对进入同一队列的数据包进行拼接；
分割模块，用于将拼接后的数据包按预定粒度分割成多个数据单元；
存储模块，用于将分割后的数据单元存储在多个存储器中。
上述装置，提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性。
本发明实施例提供了一种缓存数据处理系统，该系统具体包括：
入队控制器，用于对进入同一队列的数据包进行拼接；
存储控制器，用于将拼接后的数据包按预定粒度分割成多个数据单元并控制分发分割后的数据单元；
多个并行的存储器，用于保存分割后的数据单元，且所述数据单元保存在多个存储器中。
上述系统，提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性，从而提高了系统性能。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为现有缓存数据处理系统的结构示意图；
图2为本发明缓存数据处理方法实施例的流程图；
图3为本发明缓存数据处理装置实施例的结构示意图；
图4为本发明缓存数据处理系统实施例的结构示意图。
具体实施方式
如图2所示，为本发明缓存数据处理方法实施例的流程图，该方法具体包括：
步骤101、对进入同一队列的数据包进行拼接；
对进入同一队列的数据包按预定长度进行拼接，为进入同一队列的数据设置一个状态表项，该表项维护每一个正在拼包的队列，记录已拼队列的包长，当已拼的队列的包长达到预定长度时，完成一个拼包，当上述预定长度根据存储器的个数等条件进行设置；另外，当进入同一队列的最后一个数据包与已拼接的数据包拼接后的包长超过预定长度时，完成该拼包操作，此时，将进入同一队列的数据包拼接成超过预定长度的数据包；
步骤102、将拼接后的数据包按预定粒度分割成多个数据单元；
将拼接后的数据包按预定粒度进行分割，上述预定粒度可根据需要进行确定，例如可根据数据包的大小和存储器个数来确定；
步骤103、将分割后的数据单元存储在多个存储器中。
在将分割后的数据单元存储在多个存储器之前，还可以包括：先比较各存储器写队列的长度，选择写队列长度最小的存储器作为存储分割后的完整数据单元的第一个存储器，各存储器写队列的长度越小，说明写往该存储器的流量越小，选择写队列长度最小的存储器可以有效地平衡存储器之间的写带宽；另外，为了快速、方便地将分割后的数据单元从存储器中读取出来，可以将分割后的数据单元均匀地存储在多个存储器的同一地址中；也可以将分割后的数据单元均匀地存储在与第一个存储器连续的多个存储器的同一地址中。
另外，在上述步骤103之后还可以包括一个读取过程，即根据读请求从存储读请求需要读取的读数据的存储器中读出数据；若读请求需要读取的读数据存储在从上述第一个存储器起与该存储器连续的多个存储器中，则在读取数据时，也需要从对应的存储器中读出数据。
进一步地，当上述预定长度不是预定粒度的整数倍时，出队操作会造成存储器之间读带宽一定程度上的不均衡，为了改善读带宽的不均衡性，当发送给一个存储器的读请求需要读取的数据超过该存储器的读带宽时，可以通过片内缓存来存储超过带宽的读请求需要读取的数据。
因此，本发明实施例缓存数据处理方法，利用将进入同一队列的数据拼接成大的数据包，然后将分割后的数据单元存储在多个存储器中，较好地提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性，从而提高了系统性能。
如图3所示，为本发明缓存数据处理装置实施例的结构示意图，该装置具体包括：拼接模块111，用于对进入同一队列的数据包进行拼接；分割模块112，用于将拼接后的数据包按预定粒度分割成多个数据单元；存储模块113，用于将分割后的数据单元存储在多个存储器中。
另外，上述装置还可以包括：选择模块，用于比较各存储器写队列的长度，选择写队列长度最小的存储器作为存储分割后的数据单元的第一个存储器；也可以包括：读取模块，用于根据读请求从存储模块中读取数据；其中，上述存储模块可以具体为均匀存储模块，用于将分割后的数据单元均匀地存储在多个存储器的同一地址中；上述均匀存储模块可以具体为均匀连续存储模块，用于将分割后的数据单元均匀地存储在与第一个存储器连续的多个存储器的同一地址中；上述读取模块可以具体为连续读取模块，用于根据读请求从与上述第一个存储器连续的多个存储器中读出读请求需要读取的读数据。
上述缓存数据处理装置，利用拼接模块将进入同一队列的数据拼接成大数据包，然后利用分割模块将上述数据包分割成数据单元，并利用存储模块将分割后的数据单元存储在多个存储器中或者利用均匀存储模块将数据单元均匀地存储在多个存储器的统一地址中；上述装置还可以利用读取模块从存储上述数据单元的存储模块中读取数据，较好地提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性。
如图4所示，为本发明缓存数据处理系统实施例的结构示意图，该系统具体包括：入队控制器1，用于对进入同一队列的数据包进行拼接；存储控制器2，用于将拼接后的数据包按预定粒度分割成多个数据单元并控制分发分割后的数据单元；多个并行的存储器3，用于保存分割后的数据单元，且上述数据单元保存在多个存储器中。
其中，上述分割后的每个数据包以固定长度的信元为单位存入存储器中，信元长度应该足够大以保证每个存储器3的读写效率，以32b宽的动态随机存储器(Dynamic Random-Access Memory，DRAM)为例，信元长度可设为512b，每个信元存入DRAM的同一缓存区(bank)以避免bank切换时序限制对读写效率的影响；入队时，除第一信元外，其它信元不能自由选择写入的存储器，为了尽量改善存储器之间写带宽的不均衡性，上述存储控制器2包括：比较模块21，用于比较各存储器写队列的长度；选择模块22，用于选择写队列长度最小的存储器作为存储分割后的数据单元的第一个存储器；分发模块23，用于从选择的上述第一个存储器开始分发上述分割后的数据单元。
另外，为了有效地改善写带宽的不均衡性，上述每个存储器3均包括：第一缓存模块，用于当上述入队控制器发送给该存储器保存的数据流量超过该存储器的写带宽时，存储超过带宽的数据流量。进一步地，上述实施例还可以包括：出队调度器4，用于根据读请求从存储读请求需要读取的读数据的存储器中读出数据；另外，上述存储控制器可以具体为连续存储控制器，用于将拼接后的数据包按预定粒度分割成多个数据单元，并将分割后的数据单元分发给与第一个存储器连续的多个存储器；上述出队调度器也可以具体为连续出队调度器，用于根据读请求从与上述第一个存储器连续的多个存储器中读出读请求需要读取的读数据；由于分割后的数据单元存储在多个存储器中保证了写数据带宽的平衡性，同时由于出队调度器只能从入队控制器选定的存储器中读出数据包，因而也保证了读数据带宽的平衡性。
但当发送给入队控制器选定的存储器的读请求需要读取的数据超过该存储器的读带宽时，也会引起读带宽的不均衡性，为了改善这种状况，上述每个存储器中还包括：第二缓存模块，用于当发送给上述入队控制器选定的存储器的读请求需要读取的数据超过该存储器的读带宽时，存储超过带宽的上述读请求需要读取的数据。
上述实施例，利用入队控制器将进入同一队列的数据拼接成数据包，然后对拼接后的数据包按预定粒度即大粒度分割成数据单元，并利用多个并行的存储器保存上述数据单元，利用片内缓存来吸收超过存储器读带宽的读请求需要读取的数据，从而提高了存储器的读写效率，改善了多存储器间读写带宽的均衡性，提高了系统性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (21)

1.一种缓存数据处理方法，其特征在于包括：
对进入同一队列的数据包进行拼接；
将拼接后的数据包按预定粒度分割成多个数据单元；
将分割后的数据单元存储在多个存储器中。
2.根据权利要求1所述的缓存数据处理方法，其特征在于所述将分割后的数据单元存储在多个存储器中之前还包括：比较各存储器写队列的长度，选择写队列长度最小的存储器作为存储分割后的数据单元的第一个存储器。
3.根据权利要求1或2所述的缓存数据处理方法，其特征在于所述将分割后的数据单元存储在多个存储器中之后还包括：根据读请求从存储读请求需要读取的读数据的存储器中读出数据。
4.根据权利要求1所述的缓存数据处理方法，其特征在于所述对进入同一队列的数据包进行拼接具体为：
对进入同一队列的数据包按照预定长度进行拼接。
5.根据权利要求3所述的缓存数据处理方法，其特征在于所述将分割后的数据单元存储在多个存储器中具体为：
将分割后的数据单元均匀地存储在多个存储器的同一地址中。
6.根据权利要求5所述的缓存数据处理方法，其特征在于所述将分割后的数据单元均匀地存储在多个存储器的同一地址中具体为：
将分割后的数据单元均匀地存储在与第一个存储器连续的多个存储器的同一地址中。
7.根据权利要求6所述的缓存数据处理方法，其特征在于所述根据读请求从存储读请求需要读取的读数据的存储器中读出数据具体为：
根据读请求从与所述第一个存储器连续的多个存储器中读出读请求需要读取的读数据。
8.根据权利要求7所述的缓存数据处理方法，其特征在于当发送给一个存储器的读请求需要读取的数据超过该存储器的读带宽时，存储超过带宽的所述读请求需要读取的数据。
9.一种缓存数据处理装置，其特征在于包括：
拼接模块，用于对进入同一队列的数据包进行拼接；
分割模块，用于将拼接后的数据包按预定粒度分割成多个数据单元；
存储模块，用于将分割后的数据单元存储在多个存储器中。
10.根据权利要求9所述的缓存数据处理装置，其特征在于还包括：
选择模块，用于比较各存储器写队列的长度，选择写队列长度最小的存储器作为存储分割后的数据单元的第一个存储器。
11.根据权利要求10所述的缓存数据处理装置，其特征在于还包括：
读取模块，用于根据读请求从存储模块中读取数据。
12.根据权利要求11所述的缓存数据处理装置，其特征在于所述存储模块具体为均匀存储模块，用于将分割后的数据单元均匀地存储在多个存储器的同一地址中。
13.根据权利要求12所述的缓存数据处理装置，其特征在于所述均匀存储模块具体为均匀连续存储模块，用于将分割后的数据单元均匀地存储在与第一个存储器连续的多个存储器的同一地址中。
14.根据权利要求13所述的缓存数据处理装置，其特征在于所述读取模块具体为连续读取模块，用于根据读请求从与所述第一个存储器连续的多个存储器中读出读请求需要读取的读数据。
15.一种缓存数据处理系统，其特征在于包括：
入队控制器，用于对进入同一队列的数据包进行拼接；
存储控制器，用于将拼接后的数据包按预定粒度分割成多个数据单元并控制分发分割后的数据单元；
多个并行的存储器，用于保存分割后的数据单元，且所述数据单元保存在多个存储器中。
16.根据权利要求15所述的缓存数据处理系统，其特征在于所述存储控制器包括：
比较模块，用于比较各存储器写队列的长度；
选择模块，用于选择写队列长度最小的存储器作为存储分割后的数据单元的第一个存储器；
分发模块，用于从选择的所述第一个存储器开始分发所述分割后的数据单元。
17.根据权利要求15或16所述的缓存数据处理系统，其特征在于还包括：
第一缓存模块，用于当所述入队控制器发送给该存储器保存的数据流量超过该存储器的写带宽时，存储超过带宽的数据流量。
18.根据权利要求17所述的缓存数据处理系统，其特征在于还包括：
出队调度器，用于根据读请求从存储读请求需要读取的读数据的存储器中读出数据。
19.根据权利要求18所述的缓存数据处理系统，其特征在于所述存储控制器具体为连续存储控制器，用于将拼接后的数据包按预定粒度分割成多个数据单元，并将分割后的数据单元分发给与第一个存储器连续的多个存储器。
20.根据权利要求19所述的缓存数据处理系统，其特征在于所述出队调度器具体为连续出队调度器，用于根据读请求从与所述第一个存储器连续的多个存储器中读出读请求需要读取的读数据。
21.根据权利要求20所述的缓存数据处理系统，其特征在于还包括：
第二缓存模块，用于当发送给所述入队控制器选定的存储器的读请求需要读取的数据超过该存储器的读带宽时，存储超过带宽的所述读请求需要读取的数据。
CN2008100576966A 2008-02-04 2008-02-04 缓存数据处理方法、装置及系统 Active CN101222444B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2008100576966A CN101222444B (zh) 2008-02-04 2008-02-04 缓存数据处理方法、装置及系统
PCT/CN2009/070224 WO2009097788A1 (zh) 2008-02-04 2009-01-20 缓存数据处理方法、装置及系统
US12/779,745 US20100220589A1 (en) 2008-02-04 2010-05-13 Method, apparatus, and system for processing buffered data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100576966A CN101222444B (zh) 2008-02-04 2008-02-04 缓存数据处理方法、装置及系统

Publications (2)

Publication Number Publication Date
CN101222444A true CN101222444A (zh) 2008-07-16
CN101222444B CN101222444B (zh) 2011-11-09

Family

ID=39632026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100576966A Active CN101222444B (zh) 2008-02-04 2008-02-04 缓存数据处理方法、装置及系统

Country Status (3)

Country Link
US (1) US20100220589A1 (zh)
CN (1) CN101222444B (zh)
WO (1) WO2009097788A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009097788A1 (zh) * 2008-02-04 2009-08-13 Huawei Technologies Co., Ltd. 缓存数据处理方法、装置及系统
CN102684976A (zh) * 2011-03-10 2012-09-19 中兴通讯股份有限公司 一种基于ddr sdram进行数据读写的方法、装置及系统
CN103475451A (zh) * 2013-09-10 2013-12-25 江苏中科梦兰电子科技有限公司 一种适合前向纠错和加密应用的数据报网络传输方法
CN104581398A (zh) * 2013-10-15 2015-04-29 富泰华工业（深圳）有限公司 缓存数据管理系统及方法
WO2016058355A1 (zh) * 2014-10-14 2016-04-21 深圳市中兴微电子技术有限公司 一种数据缓存方法、装置及存储介质
WO2017088180A1 (zh) * 2015-11-27 2017-06-01 华为技术有限公司 向队列存储数据的方法、装置及设备
WO2019095942A1 (zh) * 2017-11-17 2019-05-23 华为技术有限公司 一种数据传输方法及通信设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158602B2 (en) * 2012-05-21 2015-10-13 Intermational Business Machines Corporation Processing posted receive commands in a parallel computer
CN103425437B (zh) * 2012-05-25 2016-05-25 华为技术有限公司 初始写入地址选择方法和装置
US9240870B2 (en) 2012-10-25 2016-01-19 Telefonaktiebolaget L M Ericsson (Publ) Queue splitting for parallel carrier aggregation scheduling
CN106326029A (zh) * 2016-08-09 2017-01-11 浙江万胜智能科技股份有限公司 一种用于电力仪表的数据存储方法
CN108881062A (zh) * 2017-05-12 2018-11-23 深圳市中兴微电子技术有限公司 一种数据包传输方法和设备
US10686910B2 (en) 2018-02-02 2020-06-16 Servicenow, Inc. Distributed queueing in a remote network management architecture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147996A (en) * 1995-08-04 2000-11-14 Cisco Technology, Inc. Pipelined multiple issue packet switch
US6434577B1 (en) * 1999-08-19 2002-08-13 Sun Microsystems, Inc. Scalable-remembered-set garbage collection
US7389510B2 (en) * 2003-11-06 2008-06-17 International Business Machines Corporation Load balancing of servers in a cluster
CN100428712C (zh) * 2003-12-24 2008-10-22 华为技术有限公司 混合粒度虚级联的实现方法
US7188219B2 (en) * 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US20050198459A1 (en) * 2004-03-04 2005-09-08 General Electric Company Apparatus and method for open loop buffer allocation
US20070055788A1 (en) * 2005-08-11 2007-03-08 Andrew Dunshea Method for forwarding network file system requests and responses between network segments
US8055386B2 (en) * 2005-08-22 2011-11-08 Trane International Inc. Building automation system data management
US20080170571A1 (en) * 2007-01-12 2008-07-17 Utstarcom, Inc. Method and System for Synchronous Page Addressing in a Data Packet Switch
CN100529690C (zh) * 2007-03-14 2009-08-19 中国兵器工业第二○五研究所 用于瞬态光强测试的同步触发控制方法
CN101222444B (zh) * 2008-02-04 2011-11-09 华为技术有限公司 缓存数据处理方法、装置及系统

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009097788A1 (zh) * 2008-02-04 2009-08-13 Huawei Technologies Co., Ltd. 缓存数据处理方法、装置及系统
CN102684976A (zh) * 2011-03-10 2012-09-19 中兴通讯股份有限公司 一种基于ddr sdram进行数据读写的方法、装置及系统
CN102684976B (zh) * 2011-03-10 2015-07-22 中兴通讯股份有限公司 一种基于ddr sdram进行数据读写的方法、装置及系统
CN103475451A (zh) * 2013-09-10 2013-12-25 江苏中科梦兰电子科技有限公司 一种适合前向纠错和加密应用的数据报网络传输方法
CN104581398A (zh) * 2013-10-15 2015-04-29 富泰华工业（深圳）有限公司 缓存数据管理系统及方法
CN104581398B (zh) * 2013-10-15 2019-03-15 富泰华工业（深圳）有限公司 缓存数据管理系统及方法
WO2016058355A1 (zh) * 2014-10-14 2016-04-21 深圳市中兴微电子技术有限公司 一种数据缓存方法、装置及存储介质
US10205673B2 (en) 2014-10-14 2019-02-12 Sanechips Technology Co. Ltd. Data caching method and device, and storage medium
WO2017088180A1 (zh) * 2015-11-27 2017-06-01 华为技术有限公司 向队列存储数据的方法、装置及设备
WO2019095942A1 (zh) * 2017-11-17 2019-05-23 华为技术有限公司 一种数据传输方法及通信设备
US11297011B2 (en) 2017-11-17 2022-04-05 Huawei Technologies Co., Ltd. Data transmission method and communications device

Also Published As

Publication number Publication date
WO2009097788A1 (zh) 2009-08-13
US20100220589A1 (en) 2010-09-02
CN101222444B (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
CN101222444B (zh) 缓存数据处理方法、装置及系统
CN104090847B (zh) 一种固态存储设备的地址分配方法
CN102045258B (zh) 数据缓存管理方法及装置
CN101246460A (zh) 缓存数据写入系统及方法和缓存数据读取系统及方法
US9841913B2 (en) System and method for enabling high read rates to data element lists
GB2388216A (en) Multi-bank scheduling to improve performance on tree access in a dram based RAM subsystem
US7822915B2 (en) Memory controller for packet applications
CN101499956B (zh) 分级缓冲区管理系统及方法
CN103780506A (zh) 一种用于以太网设备的数据缓存系统及方法
CN110546707B (zh) 内存刷新技术及计算机系统
EP3166269B1 (en) Queue management method and apparatus
US8583873B2 (en) Multiport data cache apparatus and method of controlling the same
CN102262512A (zh) 一种实现磁盘阵列缓存分区管理的系统、装置及方法
US10761989B2 (en) Method of storage management, storage system and computer program product
US20070086428A1 (en) Network packet storage method and network packet transmitting apparatus using the same
US20170364291A1 (en) System and Method for Implementing Hierarchical Distributed-Linked Lists for Network Devices
US9785367B2 (en) System and method for enabling high read rates to data element lists
JP2002510813A (ja) 電気通信交換器内のａｍｐｉｃｄｒａｍシステム
US9658951B1 (en) Scalable high bandwidth memory in a network device
CN110537172A (zh) 混合存储器模块
US10067868B2 (en) Memory architecture determining the number of replicas stored in memory banks or devices according to a packet size
CN102439534A (zh) 降低数据类芯片外挂ddr功耗的方法及数据类芯片系统
US9767014B2 (en) System and method for implementing distributed-linked lists for network devices
US10067690B1 (en) System and methods for flexible data access containers
EP2250568B1 (en) A method for data storage means and a system with data storage means

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant