CN101189180A - 用于微部件的薄封装 - Google Patents

用于微部件的薄封装 Download PDF

Info

Publication number
CN101189180A
CN101189180A CNA2006800172603A CN200680017260A CN101189180A CN 101189180 A CN101189180 A CN 101189180A CN A2006800172603 A CNA2006800172603 A CN A2006800172603A CN 200680017260 A CN200680017260 A CN 200680017260A CN 101189180 A CN101189180 A CN 101189180A
Authority
CN
China
Prior art keywords
wafer
microcomponent
metallization
feed
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800172603A
Other languages
English (en)
Other versions
CN101189180B (zh
Inventor
L·希夫
K·布利德恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Hymite AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hymite AS filed Critical Hymite AS
Publication of CN101189180A publication Critical patent/CN101189180A/zh
Application granted granted Critical
Publication of CN101189180B publication Critical patent/CN101189180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

公开了用来制作相对薄的用来安放微部件如光电或MEMs器件的封装的技术。该封装可以在晶片级分批工艺中制作。该封装可以包括将微部件耦接到该封装的外部表面上的电接触的气密密封的馈通电连接。

Description

用于微部件的薄封装
技术领域
本公开涉及对微部件的封装。
背景技术
光电和其它微部件的合适的封装对于确保到达和来自微部件的信号的完整性是重要的，并且经常决定组件的总成本。
被转让给了本申请的受让人的美国专利号No.6,818,464公开了用来制作可以被用来安放例如光电器件的封装的技术。正如该专利中所公开的，可以将光电部件安装到基底。可以将半导体帽盖(cap)附着到基底以便密封地封住该光电部件。通过该帽盖的馈通金属化可以用来提供从该帽盖的外部到被安放在封装内部的光电部件的电连接。
通常，在这种封装中用于帽盖的半导体晶片的厚度可以是大约至少几百微米(例如，300-700μm)。然而，对于一些应用，会需要更薄的帽盖。不幸的是，薄的帽盖更难处理并且可能导致更低的成品率。
发明内容
公开了用来制作相对薄的用来安放一个或多个微部件的封装的技术。例如，可以在晶片级分批工艺中制作该封装。
根据一个方面，为微部件制作封装的方法可以包括将第一晶片结合到第二晶片以便微部件位于由该第一和第二晶片所限定的区域，并且随后从它的背面减薄第一晶片。
在一些实施方式中，封装可以包括将微部件耦接到封装的外部表面上的电接触的馈通金属化。因此，根据另一方面，公开了用来加工用于微部件的封装的方法，该微部件位于由结合在一起的第一和第二晶片限定的区域中。该第一晶片包括从该第一晶片的正面至少部分地填充微通孔的馈通金属化，并且该馈通金属化形成一个或多个到达或来自该微部件的电路径的一部分。该方法可以包括从它的背面减薄该第一晶片。
所公开的技术能够提供相对薄的微部件封装，其可以被制作成使得减小在晶片处理期间损伤该封装的可能性。
由以下详细描述、附图和权利要求，其它特征和优点将变得显而易见。
附图说明
图1示出根据本发明的实施方式的微部件封装的截面图。
图2示出具有用于封装的帽盖结构的空腔和微通孔的半导体晶片的侧视图。
图2A和2B是相应半导体晶片的顶视图，示出用于馈通金属化的微通孔的可能的位置的实例。
图3和图4示出进一步处理之后的图2的晶片的侧视图。
图5示出具有帽盖结构、被结合到第二晶片的半导体晶片，其中微部件被加工或被安装在其上。
图6示出在减薄具有帽盖结构的晶片的背面之后的图5的晶片。
图7和8示出具有用于较大的微部件的替换帽盖结构的封装。
图9-13示出用于为微部件制作封装的另一过程，其中背面晶片减薄技术暴露先前沉积的馈通金属化。
图14-23示出用于为安装在相同晶片上或与该相同晶片集成的微部件制作封装的另一过程，其中提供馈通金属化并且其包括背面晶片减薄技术。
图24示出包括来自微部件的入口/出口流体通道的封装。
图25示出这样的封装，其包括被安放在该封装的不同封闭区域中的多个微部件。
图26是包括电容元件的封装的侧视图。
图27A是包括电感元件封装的侧视图。
图27B是图27A的封装的顶视图。
图28是包括SOI层中的压力传感膜的封装的侧视图。
具体实施方式
如图1中所示，封装20包括帽盖22和衬底(或基底)24。帽盖22可以包含例如半导体材料例如硅。基底24也可以包含半导体材料例如硅或玻璃材料。微部件26被安装到基底24或与基底24集成，基底2 4可以例如通过密封圈28结合到帽盖22。微部件26可以被气密密封在该封装内。
正如本公开中所使用的，短语“微部件”包括集成电路器件、电子器件、光学器件、电磁器件、化学器件、微机械器件、光电器件、微机电系统(MEMS)器件、微光机电系统(MOEMS)器件或其它这种包含微小、微米和亚微米尺寸的元件的器件。
导电线30可以沿基底26的表面从微部件26延伸到导电凸起32，该导电凸起32电连接到延伸通过帽盖22中的微通孔的馈通金属化34。在帽盖22的外表面，馈通金属化用作表面安装焊盘35，其又可以电耦接到焊料凸起36。焊料凸起36可以连接到例如印刷电路板(未示出)。使用本公开中描述的技术，对于一些实施方式，帽盖22的最终厚度可以做得小到200μm或更小。
在晶片级分批工艺中可以同时制作多个封装。例如，可以在第一晶片上制作多个帽盖结构(其可以称作“帽盖晶片”)。然后该帽盖晶片可以被结合到其上安装了微部件的第二晶片(其可以称作“器件晶片”)。该器件晶片可以用作形成封装的基底的衬底。
正如以下更详细解释的，帽盖晶片可以具有例如大约几百微米(例如，300-700μm)的初始厚度。该晶片可以具有例如四英寸的直径。更大直径(例如6英寸)的晶片也可以适合一些实施方式。在帽盖晶片结合到器件晶片之后，可以使用机械研磨或其它工艺来减薄帽盖晶片的背面以便最后所得的帽盖具有期望的厚度，其可以小到200μm或更小。随后晶片可以被提供焊料凸起，被回流，并且被切割以形成安放微部件的单个封装。
可以用来在晶片上制作多个帽盖结构的一个工艺采用双面刻蚀技术。如图2中所示，双面刻蚀技术可以用来在帽盖晶片的背面40上形成大的空腔38。空腔用作相邻帽盖结构之间的边界。
在双面刻蚀过程中，用于馈通金属化的微通孔44可以从帽盖晶片的正面42被刻蚀。优选地，微通孔形成在空腔38的边缘附近，例如如图2A中所示。在一些实施方式中，每隔一个芯片可以旋转90°，例如如图2B中所示。可以根据帽盖晶片的材料利用多种刻蚀技术形成空腔38和微通孔44。
适于形成帽盖22的晶片可以具有例如包括夹在第一和第二半导体层之间的显著抗刻蚀的层的多层结构。该第一和第二半导体层可以包括例如硅，并且该抗刻蚀层可以包括例如氮化硅、氮氧化硅或二氧化硅。一个合适的刻蚀技术利用KOH湿法腐蚀。多层结构和刻蚀技术的实例的进一步的细节在上述的美国专利号No.6,818,464中被公开。在此并入其全部内容作为参考。也可以使用其它晶片结构和其它刻蚀技术。例如，尽管图2示出空腔38的侧壁是倾斜的，但是其它的刻蚀技术可以导致基本垂直的侧壁。
正如可以从图2的实例所见的，形成空腔38和微通孔44之后，帽盖晶片仍然可以具有大约几百微米(例如，300-700μm)的总厚度。这种厚度有利于该帽盖晶片的随后的加工和处理并且减小了如果晶片较薄时可能发生的损伤的可能性。
在形成空腔38和微通孔44之后，例如可以利用电镀馈通金属化技术气密密封这些微通孔(见图3和4)。馈通金属化也可以包括扩散阻挡，并且密封材料可以包括例如非贵重金属。在前面提到的美国专利号No.6,818,464中公开了这样的馈通金属化技术的进一步的细节。
导电凸起32设置在帽盖晶片的正面上与馈通金属化电接触。
然后帽盖晶片可以结合到用作衬底的器件晶片，微部件被安装在该衬底上(见图5)。帽盖晶片和器件晶片被对准使得该导电凸起32接触从微部件26沿基底24的表面延伸的导电线30并且使得该微部件在晶片之间的区域46之内适应。正如以上所讨论的，密封圈28可以提供密封使得该微部件26被气密安放在区域46中。
在帽盖晶片和器件晶片相结合以后，例如如图5中所示，帽盖晶片的背面被减薄到例如如图6中所示的期望的厚度。多种技术可以用于减薄过程，包括机械研磨或抛光技术。在帽盖晶片结合到器件晶片之后而不是预先实施帽盖晶片的减薄可以减小在该薄帽盖晶片的随后处理期间发生损伤的可能性。
减薄的量将根据具体应用而变化。然而，减薄的程度可能相当大，并且在一些实施方式中可以是大约50μm到几百微米。因此，对于一些实施方式而言帽盖晶片的最终厚度可以在初始晶片厚度的大约30-70％的范围内。帽盖晶片可以被减薄到小到200μm或更小的最终厚度。优选地，在背面焊盘35之上晶片不应当被减薄到小于大约10μm的高度。否则，存在损伤焊盘35的风险。
在减薄帽盖晶片的背面之后，可以执行丝网印刷或其它工艺以在背面焊盘35上提供焊料凸起36(见图1)。
然后晶片可以被切割以形成单个封装，其每一个安放一个或多个微部件。
前述技术可以提供相对薄的微部件封装，其包括将微部件耦接到封装的外部表面上的电接触的气密密封的馈通电连接。
在多个实施方式中，其中设置了微部件的空腔46的高度可以与密封圈28的高度一样小，例如其可以是大约5-50μm。在微部件的高度比那个高度大或比密封圈28的高度大的那些情形下，可以在帽盖晶片的正面表面中提供额外的空腔50，如例如图7和8中所示。空腔50提供额外的空间以便更厚的微部件能在区域46中适应。正如结合图1的实施方式所讨论的，在帽盖晶片结合到器件晶片之后图7和8的帽盖晶片的背面可以被减薄到期望的厚度。
在前述实施方式中，从晶片的正面42延伸到背面40的穿通孔44可以在提供馈通金属化之前形成在帽盖结构22中(参见例如图2和4)。在其它的实施方式中，用于馈通金属化的微通孔不需要在提供馈通金属化之前完全延伸通过晶片。图9-13示出一个这种技术的实例，其中形成仅部分延伸通过晶片的微通孔，并且在微通孔中提供馈通金属化。在随后的背面晶片减薄过程中，暴露馈通金属化以便可以提供到馈通金属化的电接触。
如图9中所示，微通孔(例如V型槽)44被刻蚀到提供帽盖结构22的半导体晶片的正面表面中。微通孔44的深度可以小到大约200μm或更小。微通孔的内部表面可以被氧化以提供馈通金属化(图10)和帽盖结构22的半导体材料之间的隔离。如图10中所示，密封圈28和导电凸起32也设置在帽盖22的正面上。然后帽盖晶片可以被结合到器件晶片，如图11中所示。正如图11中可见的，在制作过程的该阶段，馈通金属化34在帽盖晶片的背面40处仍旧没有被暴露。接着，如图12中所示，在帽盖晶片的背面40上实施研磨或抛光工艺直到馈通金属化34被暴露。随后，光敏聚合物50例如光敏苯并环丁烯(benzocyclobutene)(BCB)或聚酰亚胺(polyimid)被沉积在晶片的背面40上(图13)。在聚合物50中开孔，并且沉积导电接触焊盘和焊料52以便封装可以被连接到例如印刷电路板(未示出)。
在前述实例方式中，微部件被安装在晶片中或与晶片集成，该晶片被结合到另一个具有帽盖结构(包括馈通金属化)的晶片。在其它实施方式中，微部件可以被安装在相同晶片上或与该相同晶片集成，在该相同晶片中提供馈通金属化。该晶片随后被结合到另一用作封装盖的半导体或玻璃晶片。这种技术在图14-23中被示出并且允许背面晶片减薄技术用于器件晶片的后处理。
如图14中所示，可以在第一半导体晶片100中刻蚀具有倾斜侧壁的浅的再分布凹槽102，其可以包括例如夹在相对薄(例如10μm)的半导体层104和相对厚(例如400-600μm)的半导体层108之间的抗刻蚀层(例如掩埋氧化物层)106。正如由以下讨论将变得明显的，浅凹槽102可以便于从微部件到晶片背面上的接触的电连接的再分布。
在具体实施方式中，第一晶片100可以具有例如6英寸的直径。半导体层104、108可以包含例如硅。掩埋氧化物层的厚度可以具有例如大约1000纳米(nm)的厚度，并且再分布凹槽102的深度可以是大约2-3μm。在其它实施方式中不同的尺寸可能是适当的。可以使用干法刻蚀来形成再分布凹槽102。
正如图15中所示，例如通过干法刻蚀技术在再分布凹槽102的相应远端中形成微通孔110。微通孔可以被刻蚀直到抗刻蚀层106的表面被暴露为止。接着，如图16中所示，可以实施定时缓冲氟化氢(BHF)刻蚀以扩大微通孔部分进入掩埋氧化物层106的深度。在具体实施方式中，微通孔110被刻蚀得大约一半通过该氧化物层106。然后晶片100的正面和背面被覆盖氧化物层116(见图17A)，其可以具有例如大约是掩埋氧化物层106的厚度的一半的厚度。可以利用热氧化工艺来形成氧化物层116。例如假设层104和108是硅并且刻蚀停层106是氧化硅，那么热生长的氧化物层116将覆盖硅层104和108的表面。
正如图17A中所示的，微部件114可以被安装在微通孔110之间的晶片区域上。相对深的微通孔可以小并且远离微部件以便不干扰光刻步骤。图17B示出在安装微部件114之后的晶片的顶视图。
如图18中所示，从微部件114到微通孔110的底部设置了导电线，例如电镀金线118。优选地，金属118的厚度小于再分布凹槽的深度。微通孔110的底部以及侧壁的下部应当完全被覆盖金属。也可以在该阶段执行微部件的进一步的加工。例如，如果微部件是MEMS器件，则可以刻蚀掉牺牲层。
如图19中所示，半导体或玻璃盖晶片120被结合到第一晶片100以便微部件114被安放在由该两个晶片100、120所限定的区域内。可以使用多种结合技术，例如阳极键合、玻璃料回流、热压结合或焊料回流。如果使用金属密封圈来结合晶片，那么金线118可能需要被钝化。
在结合晶片后，可以相对于器件晶片100的背面实施研磨或其它减薄工艺。背面硅层108的剩下的厚度可以小到大约50-100μm。优选地，剩下的硅层108应当比电凸起的最终高度薄(见图23)。
为暴露微通孔110中的金属118，可以利用具有光致抗蚀剂掩模的干法刻蚀技术来刻蚀硅层108的背面中具有倾斜侧壁的空腔122(图21)。在干法刻蚀期间，掩埋氧化物层106可以用作刻蚀停层。接着，如图22中所示，例如可以利用BHF部分地刻蚀通过薄掩埋氧化物层106和在金电镀过程期间可能使用的任何电镀基底(例如，钛)来暴露在微通孔110的底部的金属化118。如图22中所示，当露出馈通金属化时BHF刻蚀停止，且掩埋氧化物106的薄层剩余在晶片100的背面上。剩余的氧化物106在半导体材料104和随后被设置在晶片100的背面上与馈通金属化接触的电连接(124，126)之间提供隔离(见图23)。在具体实施方式中，剩余的氧化物层106的厚度大约是掩埋氧化物层的最初厚度的一半。
如图23中所示，例如可以通过利用金钛(TiAu)电镀基底和铜(Cu)电镀提供背面金属化124。例如可以通过焊料挂网和回流工艺提供焊料凸起126或其它的电接触。焊料凸起126可以连接到例如印刷电路板(未示出)。然后晶片可以被切割以形成单个封装，每个封装安放一个或多个微部件并且每个封装是相对薄的。
在图14-23的实施方式中，后处理步骤，包括器件晶片的背面减薄，可以通过不同于制作微部件并且将它们与器件晶片集成或将它们安装在该器件晶片上的实体的实体来执行。在其它情形下，相同的实体可以执行预处理和后处理步骤。
在一些实施方式中，微部件可以包括用于流体分析的基于MEMS的系统。在这样的情形中，MEMS器件可以包括例如微泵或化学传感器。可以在上述封装中提供附加的凹槽来充当流体的入口和出口通道。
图24示出一个这样的入口/出口通道130，其可以与再分布凹槽102(图14)同时形成。可以为微部件114提供多个入口/出口通道，并且该多个入口/出口通道可以被确定路线(route)至封装的边缘。例如，在具体实施方式中，可以在封装的相同侧上设置一对入口/出口通道，且入口通道设置在再分布凹槽的一侧并且出口通道设置在再分布凹槽的另一侧。入口/出口通道130的宽度可以与再分布凹槽的宽度不同。
封装可以包含一个以上的微部件，例如如图25中所示。此外，封装的一部分可以包括微部件114A和用于流体分析的入口/出口通道130，而封装的另一部分可以包括被气密密封在封装内的微部件114B。多种电互连可以被设置到微部件和从微部件设置。例如，可以从微部件114B到SMD凸起126提供电连接。另外，可以提供电互连132以电连接微部件114A、114B。馈通金属化118提供从微部件到封装背面上的接触的电路径的一部分。
其它特征可能存在于一些实施方式中。例如，电容器或电感器可以被集成到封装中，并且具体地说，它们可以被集成到帽盖晶片中。图26示出了集成的电容器结构的实例，其包括在SOI层(即在氧化物层106上的硅层104)的任一侧上的金属化表面140、142。金属化140可以与馈通金属化118同时形成在器件晶片100的正面上。金属化142可以与背面金属化124同时设置在晶片100的背面上。因此，可以在没有额外工艺步骤的情况下形成电容性元件。在一些实施方式中，由于非常薄的SOI层，可以在小到100μm2的面积上形成具有大电容(例如1-10纳法)的电容器。
图27A和27B示出被集成到封装中的电感性微线圈的实例。线圈形式的金属化150可以设置在例如器件晶片100的正面上并且通过微通孔朝着背面被确定路线。在晶片100的背面上的金属化152被确定路线通过延伸通过氧化物层106的第二微通孔并且提供至正面金属化150的电连接。可以与馈通金属化118同时提供用于线圈的正面金属化。类似地，可以与金属化124同时提供背面金属化152。因此，可以在没有额外工艺步骤的情况下形成电感性元件。盖晶片120在微线圈150上可以包括额外的头上空间154以帮助减小线圈中的磁损耗。
图28示出形成在SOI晶片的器件层中的薄膜160的实例。膜160可以例如用作压力传感器的一部分或用于通过膜的小偏移来检测封装内部的压力变化。可以利用已知的技术将小压力变化转换成电信号，其可以用作封装中可能的泄漏的指示器并且作为由于泄漏引起的微部件可能失效的警报。
微部件位于由第一和第二晶片(例如帽盖晶片和盖晶片)所限定的区域中。尽管图中示出微部件被安装在这些晶片之一上，但是在一些实施方式中微部件可以被集成在这些晶片之一内。
其它实施方式在权利要求的范围内。

Claims (48)

1.一种制作用于微部件的封装的方法，该方法包括：
将第一晶片结合到第二晶片以便微部件位于由该第一和第二晶片限定的区域中；以及
随后从它的背面减薄第一晶片。
2.如权利要求1所述的方法，其中第一晶片包括从该第一晶片的正面至少部分地填充微通孔的馈通金属化，并且其中该馈通金属化在第一和第二晶片被结合在一起时形成一个或多个到达或来自微部件的导电路径的一部分。
3.如权利要求2所述的方法，其中所述减薄包括将第一晶片减薄到200μm或更小的厚度。
4.如权利要求2所述的方法，其中所述减薄包括将第一晶片减薄到100μm或更小的厚度。
5.如权利要求2所述的方法，包括将第一晶片减薄到小于其原始厚度的50％的厚度。
6.如权利要求2所述的方法，其中减薄第一晶片的背面包括使用机械工艺。
7.如权利要求5所述的方法，其中减薄第一晶片的背面包括研磨第一晶片的背面。
8.如权利要求2所述的方法，其中微部件被安装在第二晶片上或与第二晶片集成。
9.如权利要求8所述的方法，包括在第一晶片的正面中提供空腔以为微部件提供空间。
10.如权利要求2所述的方法，其中微部件被安装到第一晶片或与第一晶片集成。
11.如权利要求10所述的方法，包括在第二晶片的正面中提供空腔以为微部件提供空间。
12.如权利要求2所述的方法，包括：
在第一晶片的背面中与第一晶片的正面中的微通孔相对地提供空腔；以及
在第一晶片的背面上提供导电接触，其被电耦接到馈通金属化。
13.如权利要求12所述的方法，包括在减薄第一晶片的背面之前形成空腔并且提供导电接触。
14.如权利要求12所述的方法，包括在减薄第一晶片的背面之后形成空腔并且提供导电接触。
15.如权利要求2所述的方法，其中减薄第一晶片的背面暴露出馈通金属化，该方法包括在第一晶片的背面处提供电接触以接触暴露的馈通金属化。
16.如权利要求2所述的方法，包括：
在所述减薄之后从第一晶片的背面除去材料以暴露馈通金属化；以及
在第一晶片的背面处提供电接触以接触暴露的馈通金属化。
17.如权利要求16所述的方法，其中从第一晶片的背面除去材料包括在第一晶片的背面中形成空腔并且部分地刻蚀掉掩埋氧化物层或其它隔离刻蚀停层以暴露馈通金属化。
18.如权利要求2所述的方法，其中第一晶片包含半导体材料并且第二晶片包含玻璃或半导体材料。
19.如权利要求2所述的方法，包括：
在第一晶片的正面中形成微通孔；以及
在微通孔中提供馈通金属化，其中该馈通金属化在第一和第二晶片被结合在一起时形成一个或多个到达或来自微部件的电路径的一部分，并且
其中在微通孔中提供馈通金属化之后实施第一晶片的所述减薄。
20.如权利要求2所述的方法，包括：
在将第一和第二晶片结合在一起之前，在第一晶片的正面中与用于微部件的区域相邻地形成浅凹槽；并且
在每个浅凹槽中朝向更远离用于微部件的区域的端形成相应的其中一个微通孔。
21.如权利要求2所述的方法，其中该方法是晶片级分批工艺的一部分。
22.如权利要求1所述的方法，其中晶片中的至少一个是SOI晶片。
23.如权利要求1所述的方法，其中晶片中的至少一个在隔离层上包括半导体层。
24.一种加工用于微部件的封装的方法，该微部件位于由结合在一起的第一和第二晶片所限定的区域中，其中第一晶片包括从第一晶片的正面至少部分地填充微通孔的馈通金属化，并且其中该馈通金属化形成一个或多个到达或来自微部件的电路径的一部分，该方法包括从其背面减薄第一晶片。
25.如权利要求24所述的方法，其中所述减薄包括将第一晶片减薄到200μm或更小的厚度。
26.如权利要求24所述的方法，所述减薄包括将第一晶片减薄到100μm或更小的厚度。
27.如权利要求24所述的方法，包括将第一晶片减薄到小于它的原始厚度的50％的厚度。
28.如权利要求24所述的方法，其中减薄第一晶片的背面包括使用机械工艺。
29.如权利要求28所述的方法，其中减薄第一晶片的背面包括研磨第一晶片的背面。
30.如权利要求24所述的方法，包括：
在第一晶片的背面中与馈通金属化相对地提供空腔；以及
在第一晶片的背面上提供导电接触，其被电耦接到馈通金属化，
其中在减薄第一晶片的背面之后执行形成空腔并提供导电接触。
31.如权利要求24所述的方法，其中减薄第一晶片的背面暴露出馈通金属化，该方法包括在第一晶片的背面处提供电接触以接触暴露的馈通金属化。
32.如权利要求24所述的方法，包括：
在所述减薄之后从第一晶片的背面刻蚀以暴露馈通金属化；以及
在第一晶片的背面处提供电接触以接触暴露的馈通金属化。
33.一种封装，包括位于由半导体结构和结合到该半导体结构的盖结构所限定的区域中的第一微部件，其中该半导体结构具有大约200μm或更小的厚度并且包括在从该半导体结构的正面延伸到该半导体结构的背面的微通孔中的馈通金属化，其中该馈通金属化形成一个或多个到达或来自微部件的导电路径的一部分。
34.如权利要求33所述的封装，其中该半导体结构具有大约100μm或更小的厚度。
35.如权利要求33所述的封装，其中该微部件被安装在该半导体结构的正面上或被集成在该半导体结构的正面中。
36.如权利要求33所述的封装，其中该微部件被安装在该盖结构上或被集成在该盖结构中。
37.如权利要求33所述的封装，其中该微部件是电子器件。
38.如权利要求33所述的封装，其中该微部件是光电器件。
39.如权利要求33所述的封装，其中该微部件是微机电系统器件。
40.如权利要求33所述的封装，其中该微部件是微光机电系统器件。
41.如权利要求33所述的封装，包括在该半导体结构的正面中的浅凹槽，其中该浅凹槽被至少部分地填充了导电材料以提供将该微部件连接到微通孔中的馈通金属化的导电路径。
42.如权利要求33所述的封装，包括从该微部件到所述封装周围的入口和出口通道，其中入口和出口通道允许流体被提供给该微部件或从该微部件被提供。
43.如权利要求33所述的封装，包括位于该半导体结构和该盖结构之间的区域中的第二微部件，其中该半导体结构包括在从该半导体结构的正面延伸到该半导体结构的背面的微通孔中的额外的馈通金属化，其中该额外的馈通金属化形成一个或多个到达或来自该第二微部件的导电路径的一部分，并且其中第一和第二微部件通过在该半导体结构的背面处的接触被电耦接。
44.如权利要求43所述的封装，其中第一微部件被气密密封在所述封装的第一区域中，并且其中所述封装包括从第二微部件到所述封装周围的入口和出口通道，其中入口和出口通道允许流体被提供给第二微部件或从第二微部件被提供。
45.如权利要求44所述的封装，其中第二微部件是用于流体分析的MEMS器件。
46.如权利要求33所述的封装，其中该半导体结构包括绝缘体上硅(SOI)结构，并且该馈通金属化延伸通过该SOI结构，并且
其中所述封装包括包含在其正面和背面表面上具有金属化的该SOI结构的一部分的电容性元件。
47.如权利要求33所述的封装，其中该半导体结构包括绝缘体上硅(SOI)结构，并且该馈通金属化延伸通过该SOI结构，并且
其中所述封装包括电感元件，该电感元件包括在该半导体结构的正面和背面表面上的微线圈，其中该微线圈通过馈通金属化被电耦接到该半导体结构的相对侧上的金属化。
48.如权利要求33所述的封装，其中该半导体结构包括绝缘体上硅(SOI)结构，并且该馈通金属化延伸通过该SOI结构，并且
其中该SOI结构的一部分起薄膜的作用以检测压力的变化。
CN2006800172603A 2005-03-17 2006-03-15 用于微部件的薄封装 Active CN101189180B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/082,507 US7553695B2 (en) 2005-03-17 2005-03-17 Method of fabricating a package for a micro component
US11/082,507 2005-03-17
PCT/IB2006/000661 WO2006097842A1 (en) 2005-03-17 2006-03-15 Thin package for a micro component

Publications (2)

Publication Number Publication Date
CN101189180A true CN101189180A (zh) 2008-05-28
CN101189180B CN101189180B (zh) 2012-07-18

Family

ID=36678607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800172603A Active CN101189180B (zh) 2005-03-17 2006-03-15 用于微部件的薄封装

Country Status (5)

Country Link
US (1) US7553695B2 (zh)
JP (1) JP5133867B2 (zh)
CN (1) CN101189180B (zh)
HK (1) HK1121731A1 (zh)
WO (1) WO2006097842A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847664A (zh) * 2010-03-15 2010-09-29 香港应用科技研究院有限公司 电子器件封装和制造电子器件封装的方法
CN102153044A (zh) * 2010-02-12 2011-08-17 菱生精密工业股份有限公司 微机电封装模块
CN102928150A (zh) * 2012-10-26 2013-02-13 中国电子科技集团公司第四十八研究所 一种无引线封装的金属薄膜压力传感器及其制备方法
CN104326435A (zh) * 2013-07-22 2015-02-04 原子能和替代能源委员会 具有流体通道的装置以及用于制造该装置的方法
CN104445046A (zh) * 2014-06-24 2015-03-25 华天科技（昆山）电子有限公司 新型晶圆级mems芯片封装结构及其封装方法
CN109999343A (zh) * 2019-03-30 2019-07-12 深圳硅基仿生科技有限公司 植入式器件的电子封装体及视网膜刺激器

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7303976B2 (en) * 2005-05-10 2007-12-04 Hewlett-Packard Development Company, L.P. Wafer bonding method
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
JP4919984B2 (ja) 2007-02-25 2012-04-18 サムスン エレクトロニクス カンパニー リミテッド 電子デバイスパッケージとその形成方法
DE102007034306B3 (de) * 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
US20090181500A1 (en) * 2008-01-15 2009-07-16 Jochen Kuhmann Fabrication of Compact Semiconductor Packages
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
JP2010067722A (ja) * 2008-09-09 2010-03-25 Freescale Semiconductor Inc 電子装置及びその電子装置に用いる構造体の製造方法
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs
US8309973B2 (en) * 2009-02-12 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based sub-mount for an opto-electronic device
US8729591B2 (en) 2009-02-13 2014-05-20 Tsmc Solid State Lighting Ltd. Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
FR2947380B1 (fr) * 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US8729695B2 (en) 2009-09-25 2014-05-20 Agency For Science, Technology And Research Wafer level package and a method of forming a wafer level package
US10500770B2 (en) * 2010-03-02 2019-12-10 So-Semi Technologies, Llc LED packaging with integrated optics and methods of manufacturing the same
DE102010056562B4 (de) * 2010-12-30 2018-10-11 Snaptrack, Inc. Elektroakustisches Bauelement und Verfahren zur Herstellung des elektroakustischen Bauelements
DE102010056572B4 (de) 2010-12-30 2018-12-27 Snaptrack, Inc. Elektronisches Bauelement und Verfahren zur Herstellung des elektronischen Bauelements
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
US9413464B2 (en) * 2013-09-09 2016-08-09 Finisar Corporation Optoelectronic assembly for signal conversion
FR3019375B1 (fr) * 2014-03-31 2016-05-06 Commissariat Energie Atomique Procede de realisation d'un boitier hermetique destine a l'encapsulation d'un dispositif implantable et boitier correspondant
US9165873B1 (en) * 2014-07-28 2015-10-20 Texas Instruments Incorporated Semiconductor package having etched foil capacitor integrated into leadframe
US9142496B1 (en) * 2014-07-28 2015-09-22 Texas Instruments Incorporated Semiconductor package having etched foil capacitor integrated into leadframe
WO2017196577A1 (en) 2016-04-29 2017-11-16 Finisar Corporation Interfacing chip on glass assembly
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
RU2693796C1 (ru) * 2018-11-24 2019-07-04 Федеральное государственное бюджетное учреждение науки Институт проблем механики им. А.Ю. Ишлинского Российской академии наук (ИПМех РАН) Устройство для испытания материалов на трение и износ
DE102019102836B4 (de) * 2019-02-05 2023-02-02 Infineon Technologies Ag Verfahren mit panel-bonding-handlungen und elektronische vorrichtungen mit hohlräumen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
US6818464B2 (en) 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
WO2003054927A2 (en) * 2001-11-07 2003-07-03 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
US20030119308A1 (en) 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP2004212326A (ja) * 2003-01-08 2004-07-29 Matsushita Electric Ind Co Ltd マイクロポンプと試料処理チップ、及びシートコネクタ
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004306217A (ja) * 2003-04-09 2004-11-04 Sony Corp マイクロマシンおよびその製造方法
JP2004345015A (ja) * 2003-05-21 2004-12-09 Sumitomo Heavy Ind Ltd マイクロデバイスの製造方法
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
CN1244807C (zh) * 2003-11-12 2006-03-08 王文襄 一种微型动态压阻压力传感器及其制造方法
JP2006212473A (ja) * 2005-02-01 2006-08-17 Pentax Corp マイクロ化学チップ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102153044A (zh) * 2010-02-12 2011-08-17 菱生精密工业股份有限公司 微机电封装模块
CN102153044B (zh) * 2010-02-12 2015-08-26 菱生精密工业股份有限公司 微机电封装模块
CN101847664A (zh) * 2010-03-15 2010-09-29 香港应用科技研究院有限公司 电子器件封装和制造电子器件封装的方法
CN101847664B (zh) * 2010-03-15 2014-04-02 香港应用科技研究院有限公司 电子器件封装和制造电子器件封装的方法
CN102928150A (zh) * 2012-10-26 2013-02-13 中国电子科技集团公司第四十八研究所 一种无引线封装的金属薄膜压力传感器及其制备方法
CN104326435A (zh) * 2013-07-22 2015-02-04 原子能和替代能源委员会 具有流体通道的装置以及用于制造该装置的方法
CN104445046A (zh) * 2014-06-24 2015-03-25 华天科技（昆山）电子有限公司 新型晶圆级mems芯片封装结构及其封装方法
CN109999343A (zh) * 2019-03-30 2019-07-12 深圳硅基仿生科技有限公司 植入式器件的电子封装体及视网膜刺激器

Also Published As

Publication number Publication date
HK1121731A1 (en) 2009-04-30
US7553695B2 (en) 2009-06-30
US20060210234A1 (en) 2006-09-21
CN101189180B (zh) 2012-07-18
WO2006097842A1 (en) 2006-09-21
JP5133867B2 (ja) 2013-01-30
JP2008533733A (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
CN101189180B (zh) 用于微部件的薄封装
US6818464B2 (en) Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7732240B2 (en) Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
EP1071126B1 (en) Microcap wafer-level package with vias
US7326629B2 (en) Method of stacking thin substrates by transfer bonding
EP1662564B1 (en) Semiconductor package and manufacturing method thereof
JP5189491B2 (ja) ウェハ・レベル・パッケージングの方法
TWI502705B (zh) 晶片封裝體及其製造方法
US20080081398A1 (en) Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same
CN101589468A (zh) 具有通过衬底的通路孔的系统级封装
WO2007131046A2 (en) Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
GB2300518A (en) A method of vertical integration for microelectronic systems
CN109166822A (zh) 半导体器件制作方法及半导体器件
EP1199744B1 (en) Microcap wafer-level package
TW200950007A (en) Fabrication of compact semiconductor packages
KR100872404B1 (ko) 웨이퍼 본딩 패키징 방법
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same
CN101366119A (zh) 具有沟槽绝缘接触端子的减薄的图像传感器
CN111477552A (zh) 一种cmos-mems双面集成芯片及其集成方法
US8772930B2 (en) Increased surface area electrical contacts for microelectronic packages
US20210111330A1 (en) Package for electric device and method of manufacturing the package
CN117038597A (zh) 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1121731

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD.

Free format text: FORMER OWNER: HYMITE AS

Effective date: 20110314

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: LYNGBY, DENMARK TO: NO. 8, LIXING ROAD 6, HSINCHU SCIENCE PARK, TAIWAN PROVINCE, CHINA

TA01 Transfer of patent application right

Effective date of registration: 20110314

Address after: Hsinchu Science Park, Taiwan, China force line six, No. eight

Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Danish spirits

Applicant before: Schmidt Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20160516

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu Science Park, Taiwan, China force line six, No. eight

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.