CN101174198A - 数据存储系统及其数据存取方法 - Google Patents

数据存储系统及其数据存取方法 Download PDF

Info

Publication number
CN101174198A
CN101174198A CNA2007101848732A CN200710184873A CN101174198A CN 101174198 A CN101174198 A CN 101174198A CN A2007101848732 A CNA2007101848732 A CN A2007101848732A CN 200710184873 A CN200710184873 A CN 200710184873A CN 101174198 A CN101174198 A CN 101174198A
Authority
CN
China
Prior art keywords
data
buffer
nonvolatile memory
record medium
access address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101848732A
Other languages
English (en)
Other versions
CN101174198B (zh
Inventor
宋东显
南惠贞
李时润
黄在显
洪性百
崔永准
李东起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101174198A publication Critical patent/CN101174198A/zh
Application granted granted Critical
Publication of CN101174198B publication Critical patent/CN101174198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/217—Hybrid disk, e.g. using both magnetic and solid state storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories

Abstract

一种数据存储系统，包括非易失存储器，盘记录介质，以可操作的方式设置在主机接口与非易失存储器之间并且存储保存在非易失存储器中的一部分数据的非易失存储缓存器，以及以可操作的方式设置在主机接口与盘记录介质之间并且存储保存在盘记录介质中的一部分数据的盘缓存器。该数据存储系统被配置成从以可操作的方式连接到主机接口的主机中接收存取地址，并且依照非易失存储器存器、非易失存储器、盘缓存器以及盘记录介质的顺序而在其中按顺序确定是否存在该存取地址。

Description

数据存储系统及其数据存取方法
本发明要求2006年11月3日向韩国专利局提出的韩国专利申请No.10-2006-0108380的优先权，这里结合其整体以做参考。
技术领域
本发明主要涉及数据存储器系统和数据存取方法，特别地，本发明涉及一种包含了用于非易失缓存器和盘记录介质的相应缓存器的数据存储系统，以及一种由该数据存储系统执行的数据存取方法。
背景技术
在同时包含非易失存储器和盘记录介质的常规数据存储系统中，非易失存储器和盘记录介质共享公共缓存器。当从主机接收到读取命令时，常规的数据存储系统会在公共的共享缓存器内部搜索与该读取命令相关联的读取地址，然后则会在非易失存储器和盘记录介质内部搜索该读取地址。
这种类型的常规数据存储系统必需要求提供相对较大的公共缓存器。至少由于这个理由，其中有可能需要相当多的时间来执行搜索和读取处理。
发明内容
根据本发明的一个方面，在这里提供了一种数据存储系统，其中包括非易失存储器，盘记录介质，以可操作的方式设置在主机接口与非易失存储器之间并且存储保存在非易失存储器中的一部分数据的非易失存储缓存器，以及以可操作的方式设置在主机接口与盘记录介质之间并且存储保存在盘记录介质中的一部分数据的盘缓存器。
根据本发明的另一个方面，在这里提供了一种由数据存储系统执行的数据存取方法。该数据存储系统包括非易失存储器，用于保存与非易失存储器的多个内部存储区域相对应的多个存储块的非易失存储缓存器，盘记录系统，以及用于保存与盘记录系统的多个内部存储区域相对应的多个存储块的盘缓存器。该数据存取方法包括依照非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质的顺序而在其中按顺序确定是否存在被请求的存取地址。
根据本发明的另一个方面，在这里提供了一种由数据存储系统执行的数据存取方法。该数据存储系统包括非易失存储器，用于保存与非易失存储器的多个内部存储区域相对应的多个存储块的非易失存储缓存器，盘记录介质，以及用于保存与盘记录介质的多个内部存储区域相对应的多个存储块的盘缓存器。该数据存取方法包括：确定在非易失存储缓存器中是否存在被请求的存取地址，然后，如果在非易失存储缓存器中不存在存取地址，则确定在非易失存储器中是否存在存取地址，然后，如果在非易失存储器中不存在存取地址，则确定在盘缓存器中是否存在存取地址，然后，如果在盘缓存器中不存在存取地址，则确定在盘记录介质中是否存在存取地址。
附图说明
从以下参考附图的详细描述中很容易就可以清楚了解本发明的上述和其他特征和优点，其中：
图1是根据本发明实施例的数据存储系统的框图；以及
图2是描述根据本发明实施例并由图1所示的数据存储系统执行的数据存取方法的流程图；
图3是图1中的数据存储系统的详细框图。
具体实施方式
在下文中将会参考本发明的优选实施例以及参考附图来详细描述本发明，但是这些优选实施例并不是限制性的。这些附图仅仅是出于例示目的给出的，它们并没有对本发明的范围构成限制。
图1是处理系统100的框图。如所示，处理系统100包括主机设备(例如主机处理器等等)110和根据本发明实施例的数据存储系统120。
该数据存储系统120包括主机接口190，非易失存储器(例如闪速存储器)170，盘记录介质180，非易失存储缓存器130以及盘缓存器140。该数据存储系统120的主机接口则以可操作的方式连接到主机设备110。
非易失存储缓存器130以可操作的方式设置在主机接口190与非易失存储器179之间，其功能是存储保存在(或是将要保存在)非易失存储器170中的选定部分的数据。同样，盘缓存器140也以可操作的方式设置在主机接口190之间，并且其功能是存储保存在(或是将要保存在)盘记录介质180中的选定部分的数据。
特别地，非易失存储缓存器130和盘缓存器140存储的是包含在(或是将要写入到)非易失存储器170和盘存储器180中的频繁存取的数据部分。这样一来，如稍后更详细描述的那样，数据读/写处理可以得到增强。
在读取操作中，当数据存储系统120接收到存取地址时，这时将会执行一个按序地址搜索例程，并且在该例程中将会按照非易失存储缓存器130、非易失存储器170、盘存储器140以及盘记录介质180的顺序而在这些存储设备的已有地址中搜索该存取地址。换句话说，非易失存储缓存器130的已有地址是在搜索非易失存储器170的已有地址之前搜索的。非易失存储器170的已有地址是在搜索盘缓存器140的已有地址之前搜索的；而盘缓存器140的已有地址则是在搜索盘记录介质180的已有地址之前搜索的。一旦发现与该存取地址相对应的已有地址，那么这个按序地址搜索例程将会终止，并且与已有地址相对应的数据将会从非易失存储缓存器130、非易失存储器170、盘存储器140以及盘记录介质180中的相应的一个设备中取出。如果在最终搜索了盘记录介质180之前没有发现匹配，则产生出错信号。
图2是描述根据本发明实施例并由图1所示处理系统100执行的数据存取方法200的流程图。
当从主机设备110请求某个特定存取地址时，这时首先将会确定非易失存储缓存器130中是否存在该存取地址(操作220)。如果在非易失存储缓存器130中存在该存取地址，也就是说，如果发生地址“符合”，那么该非易失存储缓存器130会将与这个存取地址相对应的数据返回给主机设备110(操作270)。如果在非易失存储缓存器130中不存在该存取地址，也就是说，如果发生地址“未中”，那么将会判定在非易失存储器170中是否存在该存取地址(操作230)。
如果在非易失存储器170中存在该存取地址，那么非易失存储器179会将对应于该存取地址的数据返回给主机设备110(操作270)。如果在非易失存储器110中不存在该存取地址，则确定在盘缓存器140中是否存在该地址(操作240)。
如果在盘缓存器140中存在该存取地址，则盘缓存器将对应于该存取地址的数据返回给主机设备110(操作270)。如果在盘缓存器140中不存在存取地址，则确定在盘记录介质180中是否存在该存取地址(操作250)。
如果在盘记录介质180中存在该存取地址，则盘记录介质180将对应于该存取地址的数据返回给主机设备110(操作270)。如果在盘记录介质180中不存在该存取地址，则产生出错信号(操作260)。
等式1给出的是与图2的数据存取方法200相关联的数据存取时间。
T1＝Tfbs+Tx
T2＝Tfbs+Tfs+Tfr+Tx
T3＝Tfbs+Tfs+Tdbs+Tx
T4＝Tfbs+Tfs+Tdbs+Tds+Tdr+Tx(1)
其中T1表示的是在非易失存储缓存器130中存在存取地址时的数据存取方法200的数据存取时间，T2表示的是在非易失存储器170中存在存取地址时的数据存取方法200的数据存取时间，T3表示的是在盘缓存器140中存在存取地址时的数据存取时间，T4表示的是在盘180中存在存取地址时的数据存取时间，在等式T1～T4中，Tx表示的是数据存储系统120与主机设备110之间的通信时间，Tfbs表示的是非易失存储缓存器130的数据搜索时间，Tfs表示的是非易失存储器170的数据搜索时间，Tfr表示的是非易失存储器170的数据存取时间，Tdbs表示的是盘缓存器140的数据搜索时间，Tds表示的是盘记录介质180的数据搜索时间，以及Tdr表示的是盘记录介质180的数据存取时间。
等式2给出的是与常规数据存取方法相关联的数据存取时间。
T5＝Tbs(＝Tfbs+Tdbs)+Tx
T6＝Tbs+Tfs+Tfr+Tx
T7＝Tbs+Tfs+Tds+Tdr+Tx(2)
其中T5表示的是在公共缓存器中存在存取地址时在常规数据存取方法中需要的数据存取时间，T6表示的是在非易失存储器中存在存取地址时的数据存取时间，T7表示的是在盘记录介质中存在存取地址时的数据存取时间。在等式T5～T7中，Tx表示的是常规数据存储系统与主机设备之间的通信时间，Tbs表示的是公共缓存器的搜索时间，Tfs表示的是非易失存储器的数据搜索时间，Tfr表示的是非易失存储器的数据存取时间，Tds表示的是盘记录介质的数据搜索时间，以及Tdr表示的是盘记录介质的数据存取时间。
参考等式1和2，通过将根据本发明的数据存取方法与常规数据存取方法相比可知，当存取地址存在于非易失存储缓存器130或非易失存储器170时，T1＜T2或T2＜T5。
在根据本发明实施例的数据存储系统120中，非易失存储缓存器130和盘缓存器140可以保存非易失存储器170和盘180中频繁存取的存储块的数据。在这种情况下，处理系统100可以以存储块为单位来执行读/写操作。指定给非易失存储缓存器130的存储块的数量可以少于指定给盘缓存器140的存储块数量。例如在根据本发明的数据存储系统120中，其中可以为盘缓存器140分配最大数量的存储块，并且可以为非易失存储缓存器130分配十个或更少的存储块。此外举例来说，为非易失存储缓存器130分配的存储块的数量还可以是分配给盘缓存器140的存储块数量的3～5％。
在数据存储系统120中，在将数据保存在盘记录介质180中的时候，这时可以删除与保存了数据的盘记录介质180的地址相对应的非易失存储器170的地址的数据。相应地，如果在非易失存储器170的特定地址中不存在数据，那么与该特定地址相对应的盘记录介质180的地址的数据将被认为是最近存储的数据。与之相反，如果在非易失存储器170的特定地址中存在数据，那么该非易失存储器170的数据将被视为是最近存储的数据。此外，如果在非易失存储器170的特定地址以及盘记录介质180的相应地址中都存在数据，则将非易失存储器170的数据视为最近存储的数据。
图3是图1中的数据存储系统100的详细框图。该数据存储系统100可以包括非易失存储缓存器控制器325。该非易失存储缓存器控制器325对非易失存储缓存器130进行控制。同时，如果诸如ECC和自动页面递增之类的使用非易失存储缓存器130所必需的功能不是在H/W中实施的，或者如果非易失存储缓存器130仅仅充当缓存器，那么该非易失存储缓存器控制325是可以移除的。在这种情况下，主机CPU345将会控制非易失存储缓存器130。该主机CPU345还对闪速ROM347的写入和读取操作进行控制。此外，该主机CPU345还控制数据存储系统100的常规操作。
数据存储系统100可以包括缓存器管理器315。该缓存器管理器315可以经由主机接口190与主机110相连。并且该缓存器管理器315处于主机110与数据存储系统100的其他部件之间。
伺服CPU355、伺服控制器357以及组合器(Combo)359可以执行伺服操作。ECC355可以执行ECC操作。
如上所述，根据本发明的数据存储系统和数据存取方法可以减少数据存取时间。
虽然在这里参考本发明的例示实施例显示和描述了本发明，但是本领域技术人员应该理解，在不脱离后续权利要求的定义的本发明的实质和范围的情况下，在本发明中是可以实施各种形式和细节方面的修改的。

Claims (14)

1.一种数据存储系统，包括：
非易失存储器；
盘记录介质；
非易失存储缓存器，以可操作的方式设置在主机接口与非易失存储器之间并且存储保存在非易失存储器中的一部分数据；以及
盘缓存器，以可操作的方式设置在主机接口与盘记录介质之间并且存储保存在盘记录介质中的一部分数据。
2.权利要求1的数据存储系统，其中该数据存储系统被配置成从以可操作的方式连接到主机接口的主机接收存取地址，并且依照非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质的顺序确定在其中之一是否存在该存取地址。
3.权利要求2的数据存储系统，其中该数据存储系统被配置成当确定在非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质之一中存在该存取地址时，向主机设备传送与该存取地址相对应的数据。
4.权利要求3的数据存储系统，其中该数据存储系统被配置成当确定在非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质之一中不存在该存取地址时，产生出错信号。
5.权利要求1的数据存储系统，其中非易失存储缓存器和盘缓存器分别存储非易失存储器和盘记录介质的一部分存储块。
6.权利要求5的数据存储系统，其中分配给非易失存储缓存器的存储块的数目少于分配给盘缓存器的存储块的数目。
7.权利要求1的数据存储系统，其中该数据存储系统被配置成删除与存储了数据的盘记录介质的地址相对应的非易失存储器的地址的数据。
8.一种由数据存储系统执行的数据存取方法，其中该数据存储系统包括非易失存储器，用于保存与非易失存储器的多个内部存储区域相对应的多个存储块的非易失存储缓存器，盘记录介质，以及用于保存与盘记录介质的多个内部存储区域相对应的多个存储块的盘缓存器，所述数据存取方法包括依照非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质的顺序而确定在其中之一是否存在被请求的存取地址。
9.根据权利要求8的数据存取方法，还包括：当确定在非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质之一中存在该存取地址时，向主机设备传送与该存取地址相对应的数据。
10.根据权利要求9的数据存取方法，还包括：当确定在非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质之一中不存在该存取地址时，生成出错信号。
11.根据权利要求8的数据存取方法，还包括：从主机设备接收被请求的存取地址。
12.一种由数据存储系统执行的数据存取方法，其中该数据存储系统包括非易失存储器，用于保存与非易失存储器的多个内部存储区域相对应的多个存储块的非易失存储缓存器，盘记录介质，以及用于保存与盘记录介质的多个内部存储区域相对应的多个存储块的盘缓存器，所述数据存取方法包括：
确定非易失存储缓存器中是否存在被请求的存取地址；然后
如果非易失存储缓存器中不存在存取地址，则确定在非易失存储器中是否存在存取地址；然后
如果非易失存储器中不存在存取地址，则确定在盘缓存器中是否存在存取地址；然后
如果盘缓存器中不存在存取地址，则确定在盘记录介质中是否存在存取地址。
13.根据权利要求12的数据存取方法，还包括：当确定在非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质之一中存在该存取地址时，向主机设备传送与该存取地址相对应的数据。
14.根据权利要求13的数据存取方法，还包括：当确定在非易失存储缓存器、非易失存储器、盘缓存器以及盘记录介质之一中不存在该存取地址时，产生出错信号。
CN2007101848732A 2006-11-03 2007-10-30 数据存储系统及其数据存取方法 Active CN101174198B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0108380 2006-11-03
KR1020060108380 2006-11-03
KR1020060108380A KR100800484B1 (ko) 2006-11-03 2006-11-03 불휘발성 메모리를 위한 버퍼와 디스크를 위한 버퍼를구비하는 데이터 저장 시스템 및 상기 데이터 저장시스템의 데이터 억세스 방법

Publications (2)

Publication Number Publication Date
CN101174198A true CN101174198A (zh) 2008-05-07
CN101174198B CN101174198B (zh) 2011-11-30

Family

ID=39342172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101848732A Active CN101174198B (zh) 2006-11-03 2007-10-30 数据存储系统及其数据存取方法

Country Status (3)

Country Link
US (2) US7861032B2 (zh)
KR (1) KR100800484B1 (zh)
CN (1) CN101174198B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627322B1 (ko) 2009-11-18 2016-06-03 삼성전자주식회사 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법
US8850151B2 (en) * 2010-03-24 2014-09-30 Apple Inc. Hybrid-device storage based on environmental state
US9417794B2 (en) 2011-07-26 2016-08-16 Apple Inc. Including performance-related hints in requests to composite memory
US9275096B2 (en) 2012-01-17 2016-03-01 Apple Inc. Optimized b-tree
US9678870B2 (en) 2013-06-17 2017-06-13 Nxp Usa, Inc. Diagnostic apparatus, control unit, integrated circuit, vehicle and method of recording diagnostic data
CN107533461B (zh) * 2015-04-24 2022-03-18 优创半导体科技有限公司 具有用于对存储器寻址的不同寄存器的计算机处理器
KR102540765B1 (ko) * 2016-09-07 2023-06-08 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10691580B1 (en) * 2017-11-29 2020-06-23 Xilinx, Inc. Diagnosing applications that use hardware acceleration through emulation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666512A (en) * 1995-02-10 1997-09-09 Hewlett-Packard Company Disk array having hot spare resources and methods for using hot spare resources to store user data
US6243795B1 (en) * 1998-08-04 2001-06-05 The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations Redundant, asymmetrically parallel disk cache for a data storage system
JP3397152B2 (ja) * 1998-12-15 2003-04-14 松下電器産業株式会社 マルチトラックディスク再生装置及びその再生方法
US6378051B1 (en) * 1999-06-14 2002-04-23 Maxtor Corporation Interrupt signal prioritized shared buffer memory access system and method
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
US7010645B2 (en) * 2002-12-27 2006-03-07 International Business Machines Corporation System and method for sequentially staging received data to a write cache in advance of storing the received data
KR100498486B1 (ko) 2003-02-06 2005-07-01 삼성전자주식회사 쓰레드 바이너리 컴파일러에 의하여 프로그램에서 여러개의 쓰레드를 다이내믹하게 추출하는 컴퓨터 시스템 및그 동시 다중 쓰레딩 방법
KR100606242B1 (ko) * 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
JP2006244123A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd データストレージシステム及びデータストレージ制御装置
US7411757B2 (en) * 2006-07-27 2008-08-12 Hitachi Global Storage Technologies Netherlands B.V. Disk drive with nonvolatile memory having multiple modes of operation

Also Published As

Publication number Publication date
US20110066800A1 (en) 2011-03-17
CN101174198B (zh) 2011-11-30
US20080126694A1 (en) 2008-05-29
US7975099B2 (en) 2011-07-05
KR100800484B1 (ko) 2008-02-04
US7861032B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
CN101174198B (zh) 数据存储系统及其数据存取方法
US7076598B2 (en) Pipeline accessing method to a large block memory
CN100362462C (zh) 磁盘阵列缓存的管理方法
CN101390060B (zh) 存储集线器和存储排序的方法
CN101809551B (zh) 自动精简配置迁移和清理
CN103329111B (zh) 一种基于块存储的数据处理方法、装置及系统
US20080148108A1 (en) Separate Handling of Read and Write of Read-Modify-Write
CN105159622A (zh) 一种减小ssd读写io时延的方法与系统
JP2005258918A (ja) ストレージシステムおよびストレージシステムのキャッシュメモリ制御方法
JP2003140837A (ja) ディスクアレイ制御装置
CN103985393B (zh) 一种多光盘数据并行管理方法及装置
US20080162788A1 (en) Memory Controller with Automatic Command Processing Unit and Memory System Including the Same
US20160170656A1 (en) Implementing enhanced performance flash memory devices
US8762636B2 (en) Data storage system having a global cache memory distributed among non-volatile memories within system disk drives
US20160085472A1 (en) Storage device and storage control method
CN107329704A (zh) 一种缓存镜像方法及控制器
US7975100B2 (en) Segmentation of logical volumes and movement of selected segments when a cache storage is unable to store all segments of a logical volume
US11150809B2 (en) Memory controller and storage device including the same
US20070083708A1 (en) Controller of redundant arrays of independent disks and operation method thereof
US8954662B2 (en) SSD controller, and method for operating an SSD controller
US20060143313A1 (en) Method for accessing a storage device
US8364890B2 (en) RAID control apparatus and control method therefor
CN108334457B (zh) 一种io处理方法及装置
JP4095840B2 (ja) キャッシュメモリ管理方法
CN111367474B (zh) 面向嵌入式存储器的fat文件系统后分配方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant