CN101044626A - 栅极绝缘膜的形成方法、半导体装置和计算机记录介质 - Google Patents

栅极绝缘膜的形成方法、半导体装置和计算机记录介质 Download PDF

Info

Publication number
CN101044626A
CN101044626A CNA2005800361526A CN200580036152A CN101044626A CN 101044626 A CN101044626 A CN 101044626A CN A2005800361526 A CNA2005800361526 A CN A2005800361526A CN 200580036152 A CN200580036152 A CN 200580036152A CN 101044626 A CN101044626 A CN 101044626A
Authority
CN
China
Prior art keywords
gate insulating
insulating film
plasma
nitrogen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800361526A
Other languages
English (en)
Other versions
CN101044626B (zh
Inventor
西田辰夫
石塚修一
藤野丰
中西敏雄
佐藤吉宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101044626A publication Critical patent/CN101044626A/zh
Application granted granted Critical
Publication of CN101044626B publication Critical patent/CN101044626B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Abstract

在本发明中，在形成DRAM中的栅极绝缘膜的情况下，对成为栅极绝缘膜的基底的氧化膜实施等离子体氮化处理。通过使用着形成有多个通孔的平板天线的微波等离子体进行等离子体氮化处理。由等离子体氮化处理所形成的栅极绝缘膜中的氮浓度为5～20％原子浓度。随后即使不进行退火处理也可以在DRAM中有效地防止硼穿透现象，并且抑制成为器件驱动能力降低的原因的膜中的阱。

Description

栅极绝缘膜的形成方法、半导体装置和计算机记录介质
技术领域
本发明涉及半导体装置的栅极绝缘膜的形成方法和半导体装置，还涉及计算机记录介质。
背景技术
在以硅氧化膜作为栅极绝缘膜的半导体装置中，为了防止所谓的硼穿透、即栅极中的硼穿透由硅氧化膜构成的栅极绝缘膜而到达基板的现象，而由等离子体对硅氧化膜进行氮化处理，然后进行急速热退火处理(专利文献1)。
专利文献1：日本特开2004-48001号公报
但是，上述现有技术是关于MOSFET的技术，此外，作为后处理有必要进行另外的退火处理。但是如果进行退火处理，则存在着由此而膜厚增大的可能。因此即使对构成其他半导体装置、例如DRAM(Dynamic Random Access Memory：动态随机存取存储器)的栅极绝缘膜的氧化膜进行等离子体氮化处理，也优选在实现防止硼穿透，又不需要其后的退火处理的技术。再者，此时，也有必要留意成为设备(device)驱动能力降低的原因的氧化膜中的氮浓度。
发明内容
本发明就是鉴于这种情况而提案的，目的在于在栅极绝缘膜中防止硼穿透现象，并且不需要等离子体氮化处理后的退火处理，而且抑制器件的驱动能力降低。
为了实现上述目的，本发明的栅极绝缘膜的形成方法，其特征在于：在将氩气与氮气等离子体化而对构成上述绝缘膜的氧化膜进行等离子体氮化处理时，通过使用平板天线的微波等离子体进行等离子体氮化处理，进一步通过上述等离子体氮化处理，将氮导入到氧化膜中以使栅极绝缘膜中的氮浓度为5～20％原子浓度。
在使用上述平板天线的微波等离子体氮化处理中，在等离子体处理之际作为处理气体所使用的氩气与氮气的流量比为2∶1～30∶1，优选是2.5∶1～25∶1，更优选2.5∶1～5∶1是适当的。
根据本发明，通过使用着平板天线的微波等离子体进行等离子体氮化处理，由此能够实现低电子温度且高密度的等离子体氮化处理，即使不进行退火处理，也能够在例如DRAM中有效地防止硼穿透现象。并且抑制成为器件驱动能力降低的原因的膜中的阱是可能的。也可以在上述平板天线上形成有多个通孔。
另外，上述等离子体氮化处理也可以具备有例如，把基板搬入到处理容器内的工序；随后将处理容器内抽真空而去除处理容器内的残留氧气的工序；随后加热上述基板的工序；随后把氮化处理所必需的处理气体引入处理容器内的工序；以及随后在处理容器内生成等离子体而进行等离子体氮化处理的工序。
进而，在本发明中，在例如等离子体氮化处理之际，控制处理压力与处理时间，把栅极绝缘膜中的氮浓度控制在规定的浓度是可能的。
在由等离子体处理装置来实行这些方法的情况下，以使控制装置进行控制用的软件的形式储存于计算机记录介质中是可能的。
此外，根据本发明的另一个观点，本发明是一种半导体装置，在基板上经由由氮氧化膜构成的栅极绝缘膜具备栅极，其特征在于：上述栅极绝缘膜是通过使用着形成有多个通孔的平板天线的微波等离子体对氧化膜进行等离子体氮化处理后的氮氧化膜，并且栅极绝缘膜中的氮浓度为5～20％原子浓度。
根据这种结构的半导体装置，可以有效地防止硼穿透现象，并且成为器件驱动能力降低的原因的、膜中的阱受到抑制。
根据本发明，在半导体装置中，防止硼穿透现象，并且不需要等离子体氮化处理后的退火处理，器件的驱动能力降低受到抑制。
附图说明
图1是实施实施方式中的方法用的等离子体处理装置的纵截面的说明图。
图2是实施方式中的等离子体氮化处理的流程图。
图3是表示对硅氧化膜进行等离子体氮化处理之际的硅氧化膜的情形的说明图。
图4是表示等离子体氮化处理的方案的一个例子的表。
图5是表示实施方式中的DRAM的结构的概略的说明图。
图6是表示按照本发明形成的绝缘膜中的氮的原子浓度(Atomic％)与δD(delta D)的关系的曲线图。
图7是表示按照本发明形成的绝缘膜中的深度方向的氮原子浓度的曲线图。
图8是表示在等离子体氮化处理的时候改变处理压力时的、处理时间与硅氧化膜中的氮浓度的关系的曲线图。
图9是表示喷淋板的有无引起的压力—等离子体电位的关系的曲线图。
图10是表示相对没有喷淋板的情况下的绝缘膜深度方向的SiO与SiN的比率的曲线图。
图11是表示相对有喷淋板的情况下的绝缘膜深度方向的SiO与SiN的比率的曲线图。
标号的说明
1  等离子体处理装置
2  处理容器
3  基座
20 透过窗
30 缝隙天线
33 窄缝
36 微波供给装置
W  晶片
具体实施方式
下面，就本发明的实施方式进行说明。图1表示实施本实施方式中的栅极绝缘膜的形成方法用的等离子体处理装置1的纵截面的情形，该等离子体处理装置1具备例如由铝构成的、上部开口的有底圆筒状处理容器2。处理容器2接地。在该处理容器2的底部设置有基座3，该基座作为用来载置作为基板的、例如半导体晶片(以下称为晶片)W的载置台。该基座3例如由氮化铝构成，在其内部设置有加热器4a。加热器4a能够由例如电阻体来构成，通过从设置在处理容器2的外部的交流电源4供给电力而发热，能够把基座3上的晶片加热到规定温度。
在处理容器2的底部，设置有通过真空泵等排气装置11排气处理容器2内的气氛用的排气管12。此外在处理容器2的侧壁上，设置有供给来自处理气体供给源的处理气体用的气体导入部13。在本实施方式中，作为处理气体供给源，准备氩气供给源15、和氮气供给源16，经由各个阀15a、16a，质量流量控制器15b、16b，然后再经由阀15c、16c，连接于气体导入部13。
在处理容器2的上部开口，经由用来确保气密性的O形圈等密封件14，设置有由例如石英玻璃的介电体构成的透过窗20。也可以使用其他介电体材料，例如AlN、Al2O3、蓝宝石(sapphire)、SiN、陶瓷，代替石英玻璃。由该透过窗20，在处理容器2内形成处理空间S。透过窗20的平面形态为圆形。
在透过窗20的上方，设置有天线部件，例如圆板状的平面缝隙天线(slot antenna)30，进而在该缝隙天线30的上面上设置有介电体的滞波板31，覆盖滞波板31的铝等金属制的天线罩32。在天线罩32上，设置有冷却透过窗20、缝隙天线30等的冷却部。缝隙天线30由具有导电性的材质，例如铜、铝等的金属导电体的薄圆板或多边形板构成，在表面上，例如镀金或镀银。进而在缝隙天线30上，形成有作为通孔的多个窄缝33，这些窄缝排列为例如蜗旋状或同心圆状。通孔的形状本身不限于这样的窄缝，而可以运用各种形态的孔。
在缝隙天线30的中心连接着由具有导电性的材质、例如金属等导电体所构成的内侧导体35a。内侧导体35a端部的缝隙天线30侧形成为圆锥形(喇叭状)34，使得可以有效地把微波传播到缝隙天线30。由该内侧导体35a与位于其外侧的外管35b构成同轴波导管35。于是，由微波供给装置36所产生的、例如2.45GHz的微波经由矩形波导管38、负载匹配器37、同轴波导管35、滞波板31，传播到缝隙天线30，经由窄缝33、透过窗20供给到处理容器2内。于是通过其能量在处理容器2内的透过窗20的下面形成电磁场，将通过气体导入部13供给到处理容器2内的处理气体均一地等离子体化，对基座3上的晶片W进行均一的等离子体处理、例如等离子体氮化处理。
此外，在处理容器2的侧壁5的上方，上述气体导入部13的下方，水平地配置有喷淋板51。该喷淋板51由介电体，例如石英材料构成，面内均一地形成有多个通孔52。通过该喷淋板51，将处理容器2内的处理空间分割成上方处理空间S1、和下方处理空间S2。并且通过该喷淋板51，能够截留(trap)在上方处理空间S1中发生的离子而仅使自由基通过。借此能够抑制离子损坏。
在处理容器2的内壁表面上，设置有石英里衬(liner)39，防止在处理容器2内发生等离子体之际因离子等的溅射而从处理容器2的内壁表面产生金属污染，处理容器2内形成洁净的环境。由此，能够在杂质不混入器件的状态下氮化处理基板。
具有上述结构的等离子体处理装置1由控制装置71来控制。控制装置71具有中央处理装置72、支持电路73、以及含有相关联的控制软件的存储介质74。该控制装置71控制例如来自喷嘴13的气体的供给、停止、流量调整，加热器4a的温度调节，排气装置11引起的排气，进而还控制微波供给装置36等，进行在等离子体处理装置1中实施等离子体处理的各过程中所必要的控制。
控制装置71的中央处理装置72能够使用通用计算机的处理器。存储介质74能够使用以例如RAM、ROM、软盘、硬盘、MO、DVD为首的各种形式的存储介质。此外，支持电路73为了以各种方法支持处理器而与中央处理装置72连接。
等离子体处理装置1具有以上的结构，在对由其他氧化处理装置已经在表面上形成硅氧化膜的晶片W，进行等离子体氮化处理之际，把晶片W载置于处理容器2内的基座3上，从气体导入部13把规定的处理气体、例如氩气/氮气的混合气体供给到处理容器2内，从排气管12排气而将处理空间S内设定成规定的压力。然后通过加热器4a把晶片W加热到规定的温度，通过微波供给装置36产生微波，在透过窗20的下面的处理空间S内产生电磁场，通过将上述处理气体等离子体化，对晶片W上的硅氧化膜，进行等离子体氮化处理。并且通过经由缝隙天线30的微波能量所生成的处理气体的等离子体是低电子温度且高密度等离子体，在该等离子体之下，能对晶片W整体进行均一的等离子体氮化处理，没有对晶片的等离子体损伤，是有效的。
基于图2、图3详细描述上述等离子体氮化处理的过程，把晶片W搬入处理容器2内，载置于基座3上(步骤S1)。接着通过排气装置11的动作把处理容器2内抽真空，除去处理容器2内的残留氧气(步骤S2)。然后通过加热器4a把晶片W加热到规定的温度(步骤S3)。然后从气体导入部13把处理气体、也就是氩气与氮气导入处理容器2内(步骤S4)。使微波供给装置36动作，将处理容器2内的处理气体等离子体化(步骤S5)，进行规定的等离子体氮化处理(步骤S6)。
如果进行等离子体氮化处理，则图3(A)所示的形成在基板81上的硅氧化膜82，如图3(B)中所示，通过由等离子体产生的氮自由基而被氮化，结果如图3(C)中所示，能够对例如硅氧化膜82的表面侧进行氮气浓度高的氮化处理。此外通过压力与时间的控制而正确地控制氮浓度是可能的。
然后，经过规定的处理时间后，停止微波的供给，停止等离子体(步骤S7)。接着停止处理气体的供给(步骤S8)。由排气装置11给处理容器2内抽真空，排出残留气体等(步骤S9)，然后从处理容器2搬出晶片W(步骤S10)。
这种等离子体的优选范围为，将等离子体的电子温度控制在2eV以下，更优选为控制在0.7eV～1.5eV。此外等离子体密度控制在1011～1013cm-3。
就处理空间S内的压力而言，可以是1～66.65Pa，优选为7～12Pa，就晶片W的温度而言，可以是100～600℃，优选为200℃～400℃，就微波供给装置36的功率的输出而言，可以是500～5000W，优选为1000～2000W。
基于这些的等离子体氮化处理之际的方案的一个例子示于图4。首先在加热晶片W的步骤里，以流量2000SCCM把氩气供给到处理容器2内，把处理容器2内的压力调整为126.66Pa，加热晶片W 70秒钟。
在随后的等离子体点火(生成)步骤里，使处理容器2内的压力为例如126.66Pa，优选为氮化处理压力以上，使等离子体点火用的气体、例如氩气的流量为2000SCCM，优选为氮化处理时的流量以上，向缝隙天线30以2000W供给微波的功率。这样，在该步骤中通过使比氮化处理之际的压力更高，增多氩气的流量，可以容易地进行等离子体的点火，并且稳定地生成等离子体。该过程可以进行例如5秒钟，最好是1～10秒钟。等离子体点火用气体，除此之外还可以使用Kr、Xe、He等不活性气体。
接着使处理容器2内的压力降低到6.7Pa，使氩气的流量减少到1000SCCM，降低等离子体用的功率，为1500W。在该阶段中调整氮化处理条件，使之稳定化。该过程进行5秒钟。
然后，分别把处理容器2内的压力维持于6.7Pa，把等离子体用的功率维持于1500W，把氩气的流量维持于1000SCCM，在这种状态下，使氮气流动40SCCM，进行规定时间的等离子体氮化处理。然后氮化处理后切断微波功率，停止氩气、氮气的供给，给处理容器2内真空排气。氮化处理工序中的气体流量优选氩气500～3000SCCM，氮气5～1000SCCM。此外氮气/氩气的流量比优选0.0016～2，氮气对全气体流量之比，在令全气体流量为1时，优选0.0016～0.67。
接下来，就对形成图5中所示的DRAM 40的栅极绝缘膜41时构成栅极绝缘膜41的硅氧化膜，按照本发明的方法，进行等离子体氮化处理之际的器件特性等进行说明。再者图5中，42是栅极，43是硅基板，44是电容器(capacitor)部。
图6示出按照本发明进行等离子体氮化处理得到的栅极绝缘膜41中的氮的原子浓度(Atomic％)与δD(delta D)(膜中的Vt阈值开始漂移时的阱(trap)数/cm2)的关系，示出改变作为处理气体使用的氩气与氮气的流量、及处理空间S的压力而实施的情况下的数据。就氮化处理条件来说，氩气/氮气的流量为500～3000/5～1000(SCCM)，压力为1～66.65Pa，晶片W的温度全都为400℃，微波供给装置36的功率为2000W。
由此，在将氮的原子浓度(Atomic％)调整成12.5～20％时，能够把δD抑制于1.0E+12以下，抑制膜中的电子阱(electron trap)的增加，在该范围内能够确认是最大的。再者此时的硅氧化膜的膜厚为21～40。
再者，此时的氮原子浓度在膜的深度方向上的浓度分布示于图7。图7是表示针对上述栅极绝缘膜41中深度方向上的氮原子浓度(Atomic％)的SIMS数据。根据该数据可知在栅极绝缘膜的表面侧(电极侧)有高浓度的氮的峰值。这是在低温度下且能够在表面侧控制氮分布的等离子体处理所致。此外在使氮几乎不在界面上扩散的方式下，能够实施进行界面控制的氮化处理。由此，能够确认漏电流的防止效果高，对硼穿透也有好的效果。
进而，通过控制等离子体氮化处理之际的压力与处理时间，控制绝缘膜中的氮浓度是可能的。图8中示出发明者们验证的结果。
作为对象的绝缘膜是通过在水蒸气气氛中的热处理形成的厚度3nm的硅氧化膜(通过WVG：水蒸气发生(Water Vapor Generation)法形成的热氧化膜)。此外，等离子体氮化处理之际的条件如下，
(1)处理容器2内的压力为12Pa时
Ar/N2＝1000/200cc
微波的功率：1200W
晶片的温度：400℃
(2)处理容器2内的压力为45Pa时
Ar/N2＝1000/200cc
微波的功率：1800W
晶片的温度：400℃
在上述条件下，对晶片进行等离子体氮化处理，处理时间与氮化处理后的硅氧化膜中的氮浓度的关系示于图8的曲线图。由此，在处理压力为12Pa时，处理时间为5秒、15秒、40秒时，氮浓度分别为8.85、14.67、19.95(原子％)。此外，在处理压力为45Pa时，处理时间15为秒、35秒、110秒、250秒时，氮浓度分别为7.74、10.90、15.77、20.02(原子％)。
由此，在处理压力为12Pa的情况下短时间内氮浓度提高，在为45Pa的情况下，比这更耗费时间。直到达到例如大约20(原子％)的氮浓度，在45Pa的情况下需要的时间是12Pa的情况下的大约6倍的时间。可以认为这是因为，在低压的情况下离子密度高，电子的移动速度快，所以氮离子被自由基加速而被更多地引入氧化膜中，与此相反，在高压的情况下离子密度比它低，并且电子的移动速度慢，所以氮离子向氧化膜中的引入量比低压时减少的缘故。
因而，通过适当调整进行等离子体氮化处理之际的处理时间、处理压力，正确地控制氮化处理的氧化膜中的氮浓度成为可能。也就是说就处理时间而言，优选在1～280秒之间进行调整，就处理压力而言，优选在1～66.65Pa之间进行调整，由此能够将氮浓度控制在1～30原子％浓度的范围内。
于是，通过把绝缘膜中的氮浓度控制在最佳，来自基板的掺杂物的穿透被防止，能够提高器件特性。
此外，在氮化半导体器件的栅极绝缘膜的情况下，虽然DRAM或逻辑器件的栅极绝缘膜逐渐薄膜化，但是如果薄膜化发展，则在现有技术中，在氮化时氮扩散到Si/SiON界面，无法控制界面粗糙等，存在着漏电流变大这样的问题。在这一方面，根据本发明，则如已述不使氮扩散到界面，能够把高浓度的氮引入表面侧。因而，从这一方面来说也能够抑制器件的能力降低。
再者，虽然在上述等离子体处理装置1中，采用喷淋板51，捕捉离子而仅让自由基通过，但是根据本发明人们的见解，采用这样的喷淋板51，对于把高浓度的氮导入表面侧有贡献。
首先，例如使微波的功率为2kW，使氩气/氮气的流量为1000/40sccm，使晶片的温度为400℃，图9为分别在有与没有喷淋板51的情况下，表示为了使氧化膜中的氮浓度成为11％(原子％)而进行10秒钟～20秒钟等离子体氮化处理时的、处理容器2内的压力与等离子体电位—浮动(floating)电位(Vp-Vf)的关系。于是，例如如果把等离子体鞘电位设定在3.0～3.5(V)的范围，则在没有喷淋板51的情况下，把处理容器2内的压力设定在大约950mTorr，在有喷淋板51的情况下，同样设定在大约50mTorr的处理容器2内的压力。在此情况下，等离子体鞘电位，在氮化SiO2膜生成SiN时，由于Si-N键的能量为3.5eV，所以如果是超过它的高能量，则生成的SiN被再次分解，所以优选低于Si-N键能量的3.5eV的鞘电压。
因此，在没有喷淋板51的情况下与有喷淋板的情况下，由于把两者的等离子体电位(potential)的条件取为同一，故在没有喷淋板51的情况下，把处理容器2内的压力设定成大约950mTorr，在有喷淋板51的情况下，把处理容器2内的压力设定成大约50mTorr，分别以下述共同的等离子体条件对晶片W的氧化膜进行等离子体氮化处理，跨越绝缘膜的深度方向调查各自情况下的绝缘膜中的SiO与SiN的比率。
氩气/氮气的流量：1000/40sccm
微波的功率：1500W
晶片的温度：400℃
其结果，在没有喷淋板51的情况下，成为图10中所示那种结果。图10示出通过等离子体氮化处理所形成的栅极绝缘膜的深度方向上的SiO与SiN的比率。因此把两者合起来成为100％。由此，从绝缘膜的表面到大约0.9nm为止，SiN的比率成为SiO的大约一半、即35％左右。
与此相对照，在有喷淋板51的情况下，成为图11中所示那种结果。由此，从绝缘膜的表面到大约0.2～0.4nm为止，SiN的比率成为大约40％，得到比没有喷淋板51的情况下，在靠近表面侧SiN的比率更高的特性。也就是说可以将比没有喷淋板51的情况下更高的氮浓度引入靠近表面侧。
再者，本发明对叠加型单元结构的半导体器件、闪存存储器等逻辑类器件的绝缘膜也能够适用。而且在DRAM的情况下，优选氮浓度为10～20％原子浓度，氧化膜的膜厚为20～40，在逻辑类器件的情况下，优选氮浓度为5～15％原子浓度，氧化膜的膜厚为10～20。再者虽然在以上的例子中，作为绝缘膜使用热氧化膜，但是用已述的等离子体处理装置1生成氩气与氧气的混合气体的等离子体使Si基板等离子体氧化而形成的氧化膜，或者用其他的等离子体，例如ECR等离子体、磁控管等离子体、ICP等离子体、平行平板型等离子体、表面反射波等离子体等各种等离子体装置进行等离子体氧化而形成的氧化膜进行等离子体氮化处理也是可能的。此外就等离子体氮化处理之际的等离子体源而言也是，除了已述的实施方式中的微波等离子体之外，能够使用例如ECR等离子体、磁控管等离子体、ICP等离子体、平行平板型等离子体、表面反射波等离子体等各种等离子体。
产业上的可利用性
本发明在氮化处理半导体装置的栅极绝缘膜的时候是有用的。

Claims (12)

1.一种栅极绝缘膜的形成方法，其特征在于：
在将氩气与氮气等离子体化而对构成所述绝缘膜的氧化膜进行等离子体氮化处理时，通过使用平板天线的微波等离子体进行等离子体氮化处理，
进一步通过所述等离子体氮化处理，将氮导入到氧化膜中以使栅极绝缘膜中的氮浓度为5～20％原子浓度。
2.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于：
所述氧化膜的膜厚为10～40。
3.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于：
氩气与氮气的流量比为2∶1～30∶1。
4.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于：
所述等离子体氮化处理包括，
将基板搬入到处理容器内的工序；
随后将处理容器内抽真空而去除处理容器内的残留氧气的工序；
随后加热所述基板的工序；
随后将氮化处理所必需的处理气体导入处理容器内的工序；以及
随后在处理容器内生成等离子体而进行等离子体氮化处理的工序。
5.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于：
在等离子体氮化处理时，控制处理压力与处理时间，将栅极绝缘膜中的氮浓度控制在规定的浓度。
6.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于：
在所述平板天线上形成有多个通孔。
7.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于：
进行等离子体氮化处理时的压力为1～66.65Pa。
8.根据权利要求4所述的栅极绝缘膜的形成方法，其特征在于：
在处理容器内生成等离子体而进行等离子体氮化处理的工序中，具有使处理容器内的压力高于氮化处理时的压力，并且也使氩气的流量多于氮化处理时的流量，进行等离子体的点火的工序。
9.一种半导体装置，在基板上隔着由氮氧化膜构成的栅极绝缘膜而具备栅极，其特征在于：
所述栅极绝缘膜是通过使用着形成有多个通孔的平板天线的微波等离子体对氧化膜进行等离子体氮化处理后的氮氧化膜，
并且栅极绝缘膜中的氮浓度为5～20％原子浓度。
10.根据权利要求9所述的半导体装置，其特征在于：
所述半导体装置是DRAM，
所述氮浓度为10～20％原子浓度，所述氧化膜的膜厚为20～40。
11.根据权利要求9所述的半导体装置，其特征在于：
所述半导体装置是逻辑类器件，
所述氮浓度为5～10％原子浓度，所述氧化膜的膜厚为10～20。
12.一种计算机记录介质，含有在等离子体处理装置中实行栅极绝缘膜的形成方法用的软件，其特征在于：
所述栅极绝缘膜的形成方法，是下述方法：
在将氩气与氮气等离子体化而对构成所述绝缘膜的氧化膜进行等离子体氮化处理时，通过使用平板天线的微波等离子体进行等离子体氮化处理，
进一步通过所述等离子体氮化处理，将氮导入到氧化膜中以使栅极绝缘膜中的氮浓度为5～20％原子浓度。
CN2005800361526A 2004-10-28 2005-10-27 栅极绝缘膜的形成方法、半导体装置和计算机记录介质 Expired - Fee Related CN101044626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004313647 2004-10-28
JP313647/2004 2004-10-28
PCT/JP2005/019763 WO2006046634A1 (ja) 2004-10-28 2005-10-27 ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体

Publications (2)

Publication Number Publication Date
CN101044626A true CN101044626A (zh) 2007-09-26
CN101044626B CN101044626B (zh) 2012-01-25

Family

ID=36227876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800361526A Expired - Fee Related CN101044626B (zh) 2004-10-28 2005-10-27 栅极绝缘膜的形成方法、半导体装置和计算机记录介质

Country Status (6)

Country Link
US (2) US7674722B2 (zh)
JP (1) JPWO2006046634A1 (zh)
KR (1) KR100887270B1 (zh)
CN (1) CN101044626B (zh)
TW (1) TWI390675B (zh)
WO (1) WO2006046634A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404135B2 (en) 2008-08-26 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma cleaning for process chamber component refurbishment

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
CN1926670B (zh) * 2004-03-03 2011-05-18 东京毅力科创株式会社 等离子体处理方法
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
JP4864661B2 (ja) * 2006-11-22 2012-02-01 東京エレクトロン株式会社 太陽電池の製造方法及び太陽電池の製造装置
JP2012069674A (ja) * 2010-09-22 2012-04-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2012153767A1 (ja) * 2011-05-09 2012-11-15 学校法人トヨタ学園 窒化処理方法及び窒化処理装置
EP3124236A1 (en) 2011-06-17 2017-02-01 Fiberweb, Inc. Vapor permeable, substantially water impermeable multilayer article
PL2723568T3 (pl) 2011-06-23 2018-01-31 Fiberweb Llc Przepuszczalny dla pary, zasadniczo nieprzepuszczalny dla wody wielowarstwowy wyrób
EP2723567A4 (en) 2011-06-24 2014-12-24 Fiberweb Inc MULTILAYER ARTICLE PERMEABLE TO WATER VAPOR, BUT ESSENTIALLY WATERPROOF
TW201400173A (zh) * 2012-06-27 2014-01-01 Ascend Top Entpr Co Ltd 絕緣膜之黏貼設備及其黏貼方法
US20180308876A1 (en) * 2017-04-20 2018-10-25 HKC Corporation Limited Active switch array substrate, manufacturing method therefor, and display panel using the same
CN107275339B (zh) * 2017-04-20 2020-06-12 惠科股份有限公司 主动开关阵列基板及制造方法与应用的显示面板
JP2022112423A (ja) * 2021-01-21 2022-08-02 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136654A (en) 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
EP0847079A3 (en) * 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
JP2001015505A (ja) * 1999-07-01 2001-01-19 Sony Corp 絶縁膜の形成方法及び半導体装置の製造方法
JP2002170825A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
KR100994387B1 (ko) 2001-01-22 2010-11-16 도쿄엘렉트론가부시키가이샤 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
JP2003215891A (ja) 2002-01-25 2003-07-30 Sharp Corp 帯電装置
AU2003221057A1 (en) 2002-03-29 2003-10-27 Tokyo Electron Limited Material for electronic device and process for producing the same
US6780720B2 (en) 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法
JP4443818B2 (ja) * 2002-10-02 2010-03-31 パナソニック株式会社 プラズマドーピング方法
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US20060048857A1 (en) * 2004-09-09 2006-03-09 Cooper Clark V Method for processing alloys via high-current density ion implantation
US7501352B2 (en) * 2005-03-30 2009-03-10 Tokyo Electron, Ltd. Method and system for forming an oxynitride layer
US20070065593A1 (en) * 2005-09-21 2007-03-22 Cory Wajda Multi-source method and system for forming an oxide layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404135B2 (en) 2008-08-26 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma cleaning for process chamber component refurbishment

Also Published As

Publication number Publication date
US7674722B2 (en) 2010-03-09
KR20070047773A (ko) 2007-05-07
US20100130023A1 (en) 2010-05-27
JPWO2006046634A1 (ja) 2008-05-22
WO2006046634A1 (ja) 2006-05-04
US7915177B2 (en) 2011-03-29
TW200620565A (en) 2006-06-16
CN101044626B (zh) 2012-01-25
TWI390675B (zh) 2013-03-21
US20070290247A1 (en) 2007-12-20
KR100887270B1 (ko) 2009-03-06

Similar Documents

Publication Publication Date Title
CN101044626A (zh) 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
CN1926670A (zh) 等离子体处理方法和计算机存储介质
US7655574B2 (en) Method of modifying insulating film
EP2449579B1 (en) Methods of forming oxide layers on substrates
JP4895803B2 (ja) 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
CN1659692A (zh) 基板处理方法
CN1666324A (zh) 在基板上形成绝缘膜的方法、半导体装置的制造方法和基板处理装置
CN101053083A (zh) 半导体装置的制造方法和等离子体氧化处理方法
CN1873927A (zh) 等离子体处理方法
TW201812073A (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
CN1714430A (zh) 等离子体处理装置和等离子体处理方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP2009158782A (ja) 絶縁膜の形成方法
CN1967787A (zh) 基底绝缘膜的形成方法
WO2013105324A1 (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US20050227500A1 (en) Method for producing material of electronic device
CN102165568B (zh) 硅氧化膜的形成方法和装置
CN1682357A (zh) 形成半导体基体上的绝缘膜的方法
WO2012165263A1 (ja) ゲート絶縁膜の形成方法およびゲート絶縁膜の形成装置
JP2007324185A (ja) プラズマ処理方法
JP7331236B2 (ja) 誘電体材料を硬化させる方法及び装置
TWI223856B (en) Method for oxidizing a silicon wafer at low-temperature and apparatus for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20141027

EXPY Termination of patent right or utility model