CN100573490C - 模块互连结构 - Google Patents
模块互连结构 Download PDFInfo
- Publication number
- CN100573490C CN100573490C CN200610084167.6A CN200610084167A CN100573490C CN 100573490 C CN100573490 C CN 100573490C CN 200610084167 A CN200610084167 A CN 200610084167A CN 100573490 C CN100573490 C CN 100573490C
- Authority
- CN
- China
- Prior art keywords
- port
- message
- circuit
- interconnection
- branch road
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Abstract
本发明的一些实施方式包括互连结构,以在多个设备间传送数据。互连结构包括一交叉管和耦合至该交叉管的若干互连支路。每一互连支路包括串联耦合的若干连接器电路,以传送在多个设备的一组设备中的数据。该交叉管包括串联耦合的若干连接器电路,以允许来自一个互连支路的一组设备与来自另一互连支路的另一组设备交换数据。还描述和要求了其它实施方式。
Description
领域
本发明的实施方式涉及用于在集成电路中传送数据的结构。
背景技术
集成电路或者电路芯片通常具有许多的电路元件或者设备。一些集成电路通过由单个总线组成的互连结构,在设备之间传送数据。总线常常具有由设备共享的多个导电线路。
以某些传送速度,传统的总线可能需要很多线路来高效地处理设备之间的大量的数据传送。大量线路可能会阻塞(congest)电路芯片中的电路导线,并且由于需要使用最小化的金属节距(pitches)可能会增加总计的两线间电容,从而增加了电力消耗并且限制了总线性能。大量线路还可能增加电路芯片的尺寸,导致更高的成本。
更进一步地,某些传统的电路芯片可能具有彼此之间经由多种不同类型的总线或者不同类型的电路接线而连接的设备。因而,由于可能需要很多不同的结构来适合不同类型的电路接线,因此某些传统的电路芯片缺乏模块化。
另外,不同类型电路接线要求会产生设计复杂性并且不能选择再使用一种类型的电路接线以连接在该电路芯片中的全部的或者大部分设备。
此外,不同类型的电路接线可能妨碍电路芯片的可测试性,因为可能需要许多不同的测试电路模型来测试不同的电路接线。
附图说明
图1根据本发明的一种实施方式,示出一种具有互连结构的系统。
图2根据本发明的一种实施方式,示出一种具有利用交叉管(crossbar)和多个互连支路的互连结构的系统。
图3根据本发明的一种实施方式,示出一种具有多端口的连接器电路。
图4根据本发明的一种实施方式,示出一种具有带有发送器和接收器的端口的连接器电路。
图5根据本发明的一种实施方式,示出一种端口。
图6根据本发明的一种实施方式,示出数据的示意性内容。
图7根据本发明的一种实施方式,示出一种具有包括转发器电路和分频器电路的互连结构的系统。
图8根据本发明一种实施方式,示出一种具有包括可选择的交叉管和多个互连支路的互连结构的系统。
图9根据本发明一种实施方式,示出一种具有包括示意性地址映射的互连结构的系统。
图10根据本发明一种实施方式,示出一种具有包括示意性地址映射的互连结构的系统,其中该示意性地址映射包括连接器地址。
图11根据本发明一种实施方式,示出包括集成电路芯片的联网系统。
图12根据本发明一种实施方式,示出一种传送数据的方法。
实施方式的描述
以下描述和附图举例说明本发明某些具体的实施方式,足以使得本领域技术人员实践本发明的实施方式。其它实施方式可能包括结构的、逻辑的、电气的、过程的以及其它的变化。在附图的几幅视图中,各处同样的特征或者同样的数字基本上描述类似的组件。实例仅仅代表可能的变化。某些实施方式的部分和特征可能包括在其它实施方式内或者被代替。各个实施方式的范围由所附权利要求,以及这些权利要求所声称的等效内容的全部范围所决定。
图1根据本发明的一种实施方式,示出一种具有互连结构的系统。在系统100中,互连结构包括交叉管105和若干互连支路110、120、130、140、150和160,以允许若干设备102在彼此之间传送数据。
至少一个设备102包括集成电路。设备102的实例包括处理数据的核心处理电路,存储数据的存储电路诸如高速缓存存储电路,控制在系统100和系统100之外的存储电路之间的数据传送的存储器控制器电路。设备102的其它实例包括输入与输出电路,用以接收和发送送往和来自于系统100的数据。在某些实施方式中,由设备102代表的输入和输出电路包括网络连接电路,用以允许系统100在系统100驻留的网络中与其它组件传送数据。在某些实施方式中,系统100在单个集成电路芯片上形成。
互连支路110、120、130、140、150和160彼此之间经由交叉管105传送数据。每个互连支路包括至少一个支路连接器电路(BC)107。在不同的互连支路中的诸设备102之间传送的数据是通过支路连接器电路107和交叉管105中的至少一个传送的。交叉管105和每个支路连接器电路107包括确定被传送的数据的传送方向的电路,以引导该数据到系统100内相应的目的地。交叉管105和互连支路110、120、130、140、150和160被配置成允许在互连支路110、120、130、140、150和160中的至少两个中的多个设备102同时地经由交叉管105在彼此之间传送数据。在一些实施方式中,交叉管105包括多个连接器电路诸如支路连接器电路107和耦合至交叉管105内的连接器电路的传送路径,以在互连支路110、120、130、140、150和160之间传送数据。在其它实施方式中,交叉管105包括其它配置,诸如多主、多从和多总线结构,以在互连支路110、120、130、140、150和160之间传送数据。
如系统100中所示,至少一个互连支路110、120、130、140、150和160包括耦合到链构造中的多个支路连接器电路107以形成多流水线级。举例来说,互连支路110包括五个支路连接器电路107,形成互连支路110内的多流水线级以输送(传送)数据。因为互连支路110是由多流水线级形成,所以互连支路110也称作流水线互连。更进一步地,因为互连支路110允许两个以上设备102互相传送数据,所以互连支路110也被称作多站(multi-drop)流水线互连。每一个其它互连支路130、140、150和160包括类似于互连支路110的结构。因而,每一其它互连支路130,140,150和160也是多站流水线互连。因此,系统100的互连结构包括交叉管和多个多站流水线互连,以允许设备102之间互相传送数据。
在一些实施方式中,交叉管105位于相对设备102的位置居中的中心位置。将交叉管置于中心位置可以改善在互连支路110、120、130、140、150和160之间数据传送的平均速度。
图2根据本发明的一种实施方式,示出一种具有包括交叉管和多个互连支路的互连结构的系统。在系统200中,互连结构包括交叉管205,互连支路210、220和230,和电路接口215或者互连节(segment)215。互连结构允许若干设备202在彼此之间传送数据。在一些实施方式中,交叉管205和支路210、220和230包括在由图1表示的系统中。在图2中,至少一个设备202包括集成电路。在一些实施方式中,系统200形成在单个电路芯片上。
在图2表示的实施方式中,交叉管205包括交叉管连接器电路(XC)211、221和231,以及若干传送路径或者电路接口212、213和223。每一传送路径212,213和223允许两个交叉管连接器电路XC在两个交叉管连接器电路之间双向地互相传送数据。举例来说,传送路径212允许数据以双向传送:第一方向从交叉管连接器电路211至交叉管连接器电路221,而第二方向从交叉管连接器电路221到交叉管连接器电路211。因为每个传送路径212、213和223允许数据在两个交叉管连接器电路XC之间以双向传送,所以传送路径212、213和223中的每一个都是双向的传送路径。在一些实施方式中,每个传送路径212、213和223包括:第一路径,沿一个方向在两个交叉管连接器电路之间传送数据;和与第一路径分离的第二路径,在两个交叉管连接器电路之间沿另一方向传送数据。在一些实施方式中,每个第一和第二路径包括多个线路,以并行地在多个线路上传送数据的多个位(bit)。
在由图2表示的实施方式中,交叉管连接器电路211、221和231,和传送路径212,213和223可能被布置为环状结构,以允许任何两个或更多的互连支路210、220和230之间互相传送数据。在一些实施方式中,交叉管连接器电路211、221和231,和传送路径212、213和223可能以不同于环状结构的结构,比如直线结构来构造。当数据通过交叉管205在不同的互连支路之间传送时,数据经由至少一个交叉管连接器电路211、221和231传送。交叉管205被配置为允许多个数据传送同时地通过至少一个交叉管连接器电路211、221和231来传送。
每一互连支路210、220和230包括至少一个耦合至至少一个设备202的支路连接器电路(BC)207。每一互连支路210、220和230允许相同的互连支路内的设备202在彼此之间传送数据。在一个互连支路中的设备202之间的数据传送与在另一互连支路中的设备202之间的数据传送无关。
如图2所示,系统200的互连结构包括许多互连节(215)。每个互连节215连接在两个支路连接器电路207之间,在一个支路连接器电路207和一个设备102之间,或者在一个支路连接器电路207和交叉管205之间。系统200被配置为允许在任何互连节215中的数据传送与在另一个互连节215中的一个或者多个数据传送同时地发生。举例来说,在互连支路210中的一或多个互连节215上的数据传送可以与在互连支路220中的一或多个互连节215上的数据传送同时地发生。更进一步地,在互连节215上的数据传送与每个其它的数据传送无关。此外,每个互连节215允许双向的或者全双工数据传送。
系统200也被配置为允许在互连支路的一个组合中的设备202之间的数据传送与在互连支路另一组合中的在设备202之间的数据传送同时地发生。举例来说,在耦合至互连支路210和220的设备202之间的数据传送可以与在耦合至互连支路220和230的设备202之间的数据传送同时地发生。
在由图2表示的实施方式中,数据包括数据信息、目的地ID(识别)、地址信息和命令信息。数据信息指的是将写入组件的存储器(或者其它存储设备)位置的数据或者从其中读取的数据,所述组件诸如在系统200中的一个设备。将传送的数据信息与目的地ID相关。目的地ID指的是组件的物理位置,诸如设备202之一的物理位置。地址信息指的是在一组件中的存储器位置,诸如在设备102中的存储器位置。命令信息指的是与数据信息、目的地ID和地址信息中的一个或多个的传送相关的命令。命令信息的实例包括状态信息、控制信息、请求信息和诸如读取事务和写入事务的事物类型。
在由图2表示的实施方式中,消息包括由数据表示的信息中的至少一个。因而,消息包括数据信息、目的地ID、地址信息和事务信息中的至少一个。在一些实施方式中,每一数据信息、目的地ID、地址信息和命令信息包括一位或者多位。因而在一些实施方式中,消息包括表示数据信息、目的地ID、地址信息和命令信息中至少一个的多位。在一些实施方式中,由具有二进制1或者二进制的0的二进制值的信号表示一位。
在系统200中,支路连接器电路207和交叉管连接器电路211、221和231具有类似的功能和类似的电路结构。每一交叉管连接器电路211、221和231和支路连接器电路207包括多端口A、B和C。每个连接器电路(XC或者BC)在端口A、B、C之一接收消息,并且将该消息经由另一端口传送至另一连接器电路或者传送至设备。举例来说,当连接器电路在端口A接收消息时,连接器电路将该消息从端口A传送到端口B或者端口C。随后,连接器电路将该消息从端口B或者端口C传送到另一连接器电路或者传送到耦合至端口B或者端口C的设备。
每一交叉管连接器电路211、221和231和支路连接器电路207被配置成根据传送方向内部地从任一端口(比如端口A)传送消息到任一其它端口(比如端口B或者端口C)。交叉管连接器电路211、221和231和支路连接器电路207根据与该消息有关的目的地ID确定传送方向。在系统200中的每一设备202与设备ID有关。目的地ID相应于设备202之一的设备ID。在一些实施方式中,由发出该消息的设备生成与消息有关的目的地ID。交叉管连接器电路211、221和231和支路连接器电路207将该消息从发出该消息的设备传送到目的地设备,所述目的地设备具有匹配于与该消息有关的目的地ID的设备ID。
一个设备的设备ID不同于另一设备的设备ID(即唯一的)。在一些实施方式中,设备ID是在系统200的初始化进程期间分配的。在一些实施方式中,设备ID是在系统200的芯片设计、构造、布局期间分配的。
现有实施方式是,其中每个交叉管连接器电路XC和每个支路连接器电路BC与连接器ID有关。在这些实施方式中,消息的目的地ID相应于设备ID、交叉管连接器电路XC的连接器ID和支路连接器电路BC的连接器ID中的一个。因而,现有实施方式是,其中消息的目的地是设备202、交叉管连接器电路XC和支路连接器电路BC之一。
在图2中,D1或者D2各自表示连接器距离。连接器距离是在相同的互连支路内的任何两个顺序的支路连接器电路207之间的距离,或者在任何两个顺序的交叉管连接器电路XC之间的距离,或者在交叉管连接器电路XC和最靠近交叉管连接器电路XC的支路连接器电路207之间的距离。连接器距离具有一值。在一些实施方式中,将连接器距离的值保持在小于或等于一具体值从而允许在设备202之中有效率的数据传送并且提高系统200的性能。在一些实施方式中,具体值大约两毫米(2mm)。
在系统200中,具体值不是明显的设计选择。具体值是根据特定准则选择的,比如,系统200的工作频率(速度)。在一些实施方式中,具体值是根据至少两千兆赫(2×109赫)的工作频率选择的,在系统200中单个导电线路上,上述的数据是以每秒至少两千兆位(2×109比特/秒)的速度传送的。因而,在一些实施方式中,将连接器距离的值(比如,D1或者D2)保持在小于或等于两个毫米从而允许在设备102之间有效率的数据传送,并且提高系统200的性能。
在一些实施方式中,在选择具体值时,当连接器距离的值大于该具体值时系统200的性能受到影响。举例来说,在具体值是大约两毫米时,当连接器距离的值(举例来说,D1或者D2)大于两毫米时,在系统200中数据的传送速度,数据精确性,或者数据传送速度和数据精确性的两者组合受到影响。现有实施方式是,其中连接器距离大于两毫米,使得可以选定相应的工作频率以维护信号和定时完整性。
在由图2表示的实施方式中,例如系统200示出包括三个交叉管连接器电路211、221和231以及三个传送路径212、213和223的交叉管205。在一些实施方式中,交叉管205包括不同数目的交叉管连接器电路和不同数目的传送路径。
在系统200中,因为支路连接器电路207和交叉管连接器电路211、221和231具有类似的功能和类似的电路结构,所以可能对大多数或者所有支路连接器电路207和交叉管连接器电路211、221和231使用单一的电路结构或电路设计。因而,在系统200中,因为可能对设备102中的全部或者大部分电路接线使用单一的电路结构,所以由交叉管205和互连支路210、220和230形成的互连结构是模块互连结构,以允许设备彼此间传送数据。
在系统200中的互连结构的模块化可以保持在系统200中互连线路的数目小于在常规电路芯片中系统的互连线路数目。有时,在系统200中互连线路的数目可能比在常规电路芯片中系统的互连线路的数目少大约50%至80%。较少数互连线路可以允许系统200具有另外的两线间间隔。因而,可以消除在系统200中的电路导线中的拥挤,并且可以减少在系统200的互连结构中的耦合电容,导致系统200的性能的改善。
系统200的互连结构的模块化也可以保持包含系统200的芯片尺寸小于常规电路芯片的尺寸,导致较低的生产费用。
系统200的互连结构的模块化也可以简化系统200的构造或者电路设计。
通过允许较少数测试电路模型测试所有设备202间类似的电路接线,系统200的互连结构的模块化也可以简化系统200的可测试性。模块化可以更进一步地允许用于测试系统200的固定公共协议。
系统200的互连结构也可能具有比传统的共享总线的带宽更高的总计带宽。如图2所示,该互连结构,系统200的互连结构包括由多个3端口连接器电路形成的多站流水线互连,所述3端口连接器电路诸如互连支路220和230的多个3端口连接器电路。该系统200的多站流水线互连允许选择互连段215的数目和各个互连段215的长度两者,以便可在互连段215上得到比较高的传送率。在一些实施例中,选择了互连段215的数目和各个互连段215的长度两方面,以便系统200的互连结构的传送率可以比常规共享总线的传送率高R倍,其中R大于1。如此,对于相等数目的总线宽度的线路,系统200的互连结构的总计带宽可能是比常规共享总线的总计带宽高R乘N(RxN)倍,其中N是互连段215的数目。举例来说,如果R=10并且N=30,那么系统200的互连结构的总计带宽是比常规共享总线的总计带宽高300(10×30)倍。
图3根据本发明的一种实施方式示出具有多端口的连接器电路。在一些实施方式中,连接器电路300表示图2的交叉管连接器电路XC和支路连接器电路BC中的每一个。在图3中,连接器电路300包括多个端口A、B和C,以及多个连接器路径314、324和334以允许端口A、B和C彼此间传送数据。端口A、B和C各自耦合至电路接口315、325和335之一。电路接口315、325和335各自包括输入路径(317、327或者337)以传送DINA、DINB、或者DINC,以及输出路径(319、329或者339)以传送DOUT。DINA、DINB、DINC和DOUT各自表示一条消息。
在端口的DINA,DINB或者DINC表示从相应的电路接口所接收的消息。举例来说,在端口A的DINA表示从所电路接口315接收的消息。在端口的DOUT表示由另一个端口发送的DINA,DINB或者DINC之一。举例来说,在端口C的DOUT表示或者由端口A发送的DINA或者由端口B发送的DINB。
连接器路径314、324和334形成多个双方向连接器路径,以允许端口A、B和C的任何一个来利用任一其它的端口传送消息。端口A、B和C彼此独立地传送消息,以便在连接器路径314、324和334之一上的消息传送独立于在另一个连接器路径314、324和334上的另一个消息的传送。连接器路径314、324和334允许在时段内(或者传送周期)在端口A、B和C间同时地传送两个或更多不同的消息。在一些实施方式中,该时段等于用于在连接器电路300中的传送数据的时钟周期的一个时钟周期。在其它的实施方式中,该时段等于用于连接器电路300中传送的时钟信号的多个时钟周期。
连接器电路300被配置成同时地在端口A、B和C处从电路接口315、325和335接收DINA、DINB和DINC,并且在每一端口A、B和C处将DINA、DINB和DINC作为DOUT传输到连接器电路300以外。
在各个端口传送消息期间,连接器电路300在一个端口从电路接口接收消息,并且内部地传送该消息至其它的两个端口之一,其中该消息随后从连接器电路300当中传送。举例来说,在DINA的传送期间,连接器电路300从电路接口315接收DINA,并且内部地传送DINA至或者端口B或者端口C。DINA随后从端口B或者端口C在电路接口325或者335处作为DOUT从连接器电路300当中传送出。
每当从电路接口315、325和335之一接收消息时,连接器电路300根据由连接器电路300确定的传送方向,内部地将消息从一个端口传送到另一个端口。在连接器电路300中,存在从任何一个端口到另两个端口的两个传送方向。举例来说,存在从端口A到端口B和C的两个传送方向:第一传送方向从端口A到端口B而第二传送方向从端口A到端口C。如此,从一个端口(例如,端口A),该传送方向标识两个传送方向的哪个方向将该消息传送到另一个端口(端口B或者端口C)。
在图3中,由DINA、DINB、DINC中的每一个表示的消息与目的地ID有关。每一端口A、B和C被配置成根据与该消息有关的目的地ID确定消息的传送方向。
在一些实施方式中,每一端口A、B和C被配置成通过将目的地ID与和连接器电路300有关的ID代码比较,来确定传送方向。在一些实施方式中,ID代码存储在连接器电路300中。ID代码是已知值。在连接器电路300表示图2的交叉管连接器电路XC和支路连接器电路BC的实施方式中,ID代码与诸如设备102(图1)或设备202(图2)的设备的设备ID有关。在图3中,在目的地ID和ID代码之间的比较产生比较结果。在一些实施方式中,连接器电路300被配置成允许比较结果满足第一情况和第二情况之一。该比较结果指定传送方向。举例来说,当满足第一情况时,传送方向是第一个方向;当满足第二情况时,传送方向是第二传送方向。
在一些实施方式中,每一端口A、B和C被配置具有第一配置,以允许比较结果在目的地ID小于ID代码时满足第一情况,并且在目的地ID大于ID代码时满足第二情况。因而,在这些实施方式中,如果目的地ID小于ID代码那么传送方向是第一传送方向;如果目的地ID大于ID代码那么传送方向是第二传送方向。
在其它的实施方式中,每一端口A、B和C被配置具有第二配置,以允许比较结果在目的地ID和ID代码匹配(相等的或者相同的)时满足第一情况,并且在目的地ID和ID代码不匹配(不相等的)时满足第二情况。因而,在这些实施方式中,如果目的地ID和ID代码匹配那么传送方向是第一传送方向;如果目的地ID和ID代码不匹配那么传送方向是第二传送方向。
在某些其它的实施方式中,端口A、B和C具有第一配置和第二配置两者的混合。举例来说,端口A和端口B可以被配置为具有第一配置,以允许比较结果在目的地ID和ID代码匹配时满足第一情况,并且在目的地ID和ID代码不匹配时满足第二情况;并且端口C可以被配置为具有第二配置,以允许比较结果在目的地ID小于ID代码时满足第一情况,并且在目的地ID大于ID代码时满足第二情况。
在更多的实施方式中,端口A、B和C被中的每一个被配置成根据与该消息有关的目的地IN来将该消息传送到所有其它的端口。举例来说,根据在电路接口315上与由DINA表示消息有关的目的地ID,端口A可以传送DINA到端口B和端口C。
每一端口A、B和C也被配置成执行仲裁功能。如同先前提及,连接器电路300被配置成同时地在端口A、B和C处从电路接口315、325和335接收DINA、DINB和DINC,并且在每一端口A、B和C处将DINA、DINB和DINC作为DOUT传送到连接器电路300之外。因而,出现这样的情形:来自第一端口的第一消息和来自第二端口的第二消息经由第三端口从连接器电路300传送出。在这种情况下,仲裁功能允许第三端口根据传送命令从第一和第二端口接收第一和第二消息。该仲裁功能产生该传送命令。
在一些实施方式中,每一端口A、B和C根据仲裁算法执行该仲裁功能。在一些实施方式中,每一端口A、B和C被分配优先级。在一些实施方式中,消息可以同时包含优先级编码;因而,更加重要的消息可以被给与比次要的消息的优先级更高的仲裁优先级。在这些实施方式的某些中,每一端口A、B和C被配置成根据诸如固定优先级、权重优先级、或者固定优先级和权重优先级两者相结合之类的仲裁算法执行仲裁功能。
在一些实施方式中,每一输入路径317、327和337和输出路径319、329和339包括多个线路以便并行的传送数据的多个位。因而,在一些实施方式中,每一DINA、DINB、DINC和DOUT表示具有在多个线路中并行地传送的多个位的消息,其中多个位的每一位在多个线路的分离线路上传送。
在其中连接器电路300表示图2的交叉管连接器电路XC和支路连接器电路BC的实施方式中,图3的连接器电路300的端口A、B和C相应于图2的交叉管连接器电路XC和支路连接器电路BC中的每一个的端口A、B和C;电路接口315、325和335相应于电路接口215、或者电路接口215、212、213和223的组合。
图4根据本发明一种实施方式,示出带有具有发送器和接收器的端口的连接器电路。在一些实施方式中,连接器电路400表示在图1至图3中描述的连接器电路,诸如图2的交叉管连接器电路XC、支路连接器电路BC,和图3的连接器电路300。
在图4中,连接器电路400包括多个端口A、B和C,以及多个连接器路径414、424和434以允许端口A、B和C彼此间传送数据。每一端口A、B和C耦合到电路接口415、425和435之一。每一电路接口415、425和435包括用于传送DINA、DINB或者DINC的输入路径417、427或者437,和用于传送DOUT的输出路径419、429或者439。每一DINA、DINB、DINC和DOUT表示消息。在端口的DINA、DINB或者DINC表示从相应的电路接口接收的消息。在端口的DOUT表示由另一个端口发送的DINA、DINB或者DINC之一。
连接器路径414、424和434形成多个双方向路径,以允许端口A、B和C的任何一个来利用任一其它端口传送消息。端口A、B和C彼此独立地传送消息,以便在连接器路径414、424和434之一上消息的传送与在连接器路径414、424和434中的另一个上的另一个消息的传送无关。连接器路径414、424和434允许至少两个不同的消息在端口A、B和C间同时地传送。举例来说,从端口A到端口B的DINA的传送可以与从端口B到端口C的DINB的传送同时地发生。作为另一个实例,从端口A到端口B的DINA的传送可以与从端口B到端口A的DINB的传送同时地发生。
每一端口A、B和C都包括接收器472和发送器474。端口A、B和C的接收器472从电路接口415、425和435彼此无关地接收消息DINA、DINB和DINC。发送器474彼此独立地传送DOUT到电路接口415、425和435。因而,存在这样的情况:其中端口A、B和C的接收器472同时地接收消息DINA、DINB和DINC,在各个端口处有一个消息;并且发送器474同时地传送DOUT到电路接口电路接口415、425和435,一个DOUT到各个电路接口。
每一端口A、B和C的接收器472从相应的电路接口接收由DINA、DINB或者DINC表示的消息,并且根据传送方向将该消息传送到其它端口的任一个的发送器474。举例来说,端口A的接收器472从相应的电路接口415接收DINA,并且根据传送方向将DINA传送到端口B或者端口C的发送器474。每一DINA、DINB和DINC与目的地ID有关。
端口A、B和C的每一个的接收器472被配置成根据与该消息有关的目的地ID来确定由DINA、DINB或者DINC表示的消息的传送方向。存在从一个端口的接收器472到另两个端口的发送器474的两个传送方向。举例来说,存在从端口A的接收器472到端口B和端口C的发送器474的两个传送方向:第一传送方向从端口A的接收器472到端口B的发送器474,以及第二传送方向从端口A的接收器472到端口C的发送器474。每一端口A、B、C的接收器472根据传送方向将消息传送到另一个端口的发送器474。
因而,根据各个接收器472,传送方向标识两个传送方向的哪个方向将该消息传送到另一个端口的发送器474。
在一些实施方式中,端口A、B和C中的每一个的接收器472被配置成通过将目的地ID与和连接器电路400有关的ID代码相比较,来确定传送方向。在一些实施方式中,ID代码存储在连接器电路300中。ID代码是已知值。在一些实施方式中,连接器电路300被配置成允许由在目的地ID和ID代码之间的比较产生的比较结果,满足第一情况和第二情况之一。比较结果指定传送方向。当满足第一情况时,传送方向是第一个方向。当满足第二情况时,传送方向是第二传送方向。
在一些实施方式中,端口A、B和C中的每一个的接收器472被配置成允许比较结果在目的地ID小于ID代码时满足第一情况,并且在目的地ID大于ID代码时满足第二情况。在其它的实施方式中,端口A、B和C中的每一个的接收器472被配置成允许比较结果在目的地ID和ID代码匹配时满足第一情况,并且在目的地ID和ID代码不匹配时满足第二情况。端口的发送器474从其它的两个端口中的任一个的接收器472接收消息DINA、DINB或者DINC,并且将该消息(DINA、DINB或者DINC)作为DOUT传送到相应的电路接口。举例来说,端口C的发送器474从端口A的接收器472接收DINA,或者从端口B的接收器472接收DINB,并且将DINA或者DINB传送到电路接口435;在电路接口435处的DOUT表示或者DINA或者DINB。
端口A、B和C中的每一个的发送器474也被配置成执行仲裁功能。存在一种情况:其中第一端口(比如,端口A)的接收器472和第二端口(比如,端口B)的接收器472同时地请求发送消息到第三端口(端口C)的发送器474。在该情况中,该仲裁功能允许第一和第二端口的每个端口的接收器472根据传送命令发送消息到第三端口的发送器474。仲裁功能产生该传送命令。
在一些实施方式中,每一端口A、B和C的发送器474根据仲裁算法执行仲裁功能以产生传送命令。在某些实施方式中,每一端口A、B和C被分配优先级。在这些实施方式的一些之中,每一端口A、B和C的发送器474被配置成根据仲裁算法执行仲裁功能,所述仲裁算法诸如固定优先级、流动优先级或者固定优先级和流动优先级两者相结合。
在一些实施方式中,每一输入路径417、427和437包括多个线路以便并行地传送多个位;并且各个输出路径419、429和439包括多个线路以便并行地传送数据的多个位。因而,在一些实施方式中,每一DIN和DOUT表示具有在多个线路中并行地传送的多个位的消息,其中多个位的每一位被传送多个线路的一个分离线路。
在其中连接器电路400表示在图1至图3中描述的连接器电路的实施方式中,连接器电路400的端口A、B和C相应于端口在图1至图3中描述的连接器电路的端口A、B和C。
在由图4表示的实施方式中,诸如接收器472和发送器之类的474电路块结构表示示范性的结构。本领域普通技术人员将认识到,在不脱离本发明实施方式的范围的情况下,连接器电路400的电路块的其它结构是可能的。
图5根据本发明的一种实施方式示出端口。在一些实施方式中,端口500表示在图1至图4中描述的连接器电路的每一端口A、B和C。在图5中,端口500包括接收器572和发送器574。接收器572将由DINA表示的消息由电路接口515传送到连接器路径514。发送器574将由DINB或者DINC表示的消息从连接器路径524或者534传送到电路接口515。在电路接口515的DOUT表示DINB或者DINC。
在一些实施方式中,电路接口515相应于图2的每一电路接口215、212、213和223。在其它的实施方式中,图5的电路接口515相应于图4的每一电路接口315、325和335;并且图5的连接器路径514、524和534相应于图4的连接器路径314、324和334。在某些其它的实施方式中,图5的电路接口515相应于图4的每一电路接口415、425和435;并且连接器路径514、524和534相应于图4的连接器路径414、424和434。
在图5中,连接器路径514、524和534还传送包括许可命令(信号)GNTBR、GNTCR、GNTBT和GNTCT的命令信息,和请求命令REQBT、REQCT、REQBR和REQCR。端口500使用命令信息来启动DINA、DINC、DINB和DOUT的传送。
在一些实施方式中,端口500表示图4的连接器电路400的端口A、B和C中的端口A。在这些实施方式中,GNTBR和GNTCR信号表示从端口500(端口A)发送到端口B和端口C的接收器的命令信息。REQBT和GNTCT信号表示从端口B和端口C的发送器发送到端口500的命令信息。REQBT和REQCT表示从端口500发送到端口B和端口C的发送器的信息。REQBR和REQCR表示从端口B和端口C的接收器发送给端口500的命令信息。
接收器572包括接收单元582和比较器592。接收单元582从电路接口515接收DINA。DINA与目的地ID有关。比较器592将目的地ID与在比较器592中的ID代码相比较。根据比较结果,比较器592激活请求信号REQBT和REQCT之一,以请求允许发送DINA到连接器路径514。在激活请求信号REQBT和REQCT之一之后,许可信号GNTBT和GNTCT之一被激活。
在其中端口500表示图4的连接器电路400的端口A、B和C中的端口A的实施方式中,GNTBT或者GNTCT信号由诸如图4的端口B或者端口C的发送器474之类的另一个端口发送器激活。GNTBT或者GNTCT信号的激活表示端口B或者端口C的发送器准备从端口500的接收单元582接收DINA。在许可信号GNTBT和GNTCT之一被激活之后,比较器592设置CNTLR信号的值,以启动接收单元582将DINA从接收单元582发送到连接器路径514。来自连接器路径514的DINA随后由诸如端口B或者端口C之类的端口的发送器接收。举例来说,如果GNTBT信号被激活并且GNTCT信号被停用(不激活),那么端口B接收DINA;因为GNTCT被停用所以端口C不能接收DINA。
在一些实施方式中,如果目的地ID和ID代码匹配那么比较器592激活REQBT信号,并且如果目的地ID和ID代码不匹配那么激活REQCT信号。在其它的实施方式中,如果目的地ID小于ID代码,那么比较器592激活REQBT信号,并且如果目的地ID大于ID代码那么激活REQCT信号。
正如以上的讨论,由于在REQBT和REQCT信号之间的信号的不同的激活将消息传送到不同的发送器,所以REQBT和REQCT信号不同的激活表示不同的传送方向。举例来说中,当端口500表示具有多端口A、B和C的连接器电路的端口A时,REQBT信号的激活表示第一传送方向,以将DINA从端口A发送到端口B;REQCT信号的激活表示第二传送方向,以将DINA从端口A发送到端口C。
发送器574包括发送单元584和仲裁器594。发送器574从连接器路径524接收DINB并且从连接器路径534接收DINC,并将DINB和DINC传送到电路接口515作为DOUT。仲裁器594提供对发送单元584的控制,以根据请求信号REQBR和REQCR传送DINB和DINC。
仲裁器594接收请求信号REQBR和REQCR。在其中端口500表示图4的连接器电路400的端口A的实施方式中,REQBR或者REQCR信号由诸如图4的端口B或者端口C的接收器472之类的接收器激活。REQBR或者REQCR信号的激活表示端口B或者端口C的接收器请求允许经由连接器路径524或者454将DINB或者DINC发送到发送器574。在REQBR或者REQCR信号被激活之后,仲裁器594激活相应的许可信号(许可信号GNTBR和GNTCR之一),以表示发送单元584准备接收DINB或者DINC。举例来说,在REQBR信号激活之后,仲裁器594激活GNTBR信号至端口B,以指示端口B:发送器574的发送单元584准备从端口B接收DINB。当GNTBR或者GNTCR被激活时,仲裁器594设置CNTLT信号的值,以允许发送单元584接收DINB或者DINC,并且将DINB或者DINC作为DOUT传送到电路接口515。在一些实施方式中,CNTLT信号的值包括由至少一个二进制位表示的二进制值。
当REQBR和REQCR信号两者同时地被激活时,仲裁器594执行一种仲裁功能。在其中端口500被用作在具有多端口(诸如图4的端口A、B和C之类)的连接器电路中的端口A的实施方式中,同时的激活REQBR和REQCR信号指示诸如端口B和端口C两者的接收器472之类的接收器同时地请求发送DINB和DINC到端口A的发送器574。在该情况中,仲裁器594执行该仲裁功能以允许端口B和端口C的接收器根据传送命令发送DINB和DINC到发送单元584。该仲裁功能产生该传送命令。
在一些实施方式中,仲裁器594第一次激活GNTBR信号,并且当REQBR和REQCR信号两者被同时地激活时第二次激活GNTCR。在该实施方式,在第一次期间,发送单元584将DINB从线路524传送到电路接口515,并且在第二次期间将DINC从线路534传送到电路接口515。在电路接口515,DOUT表示DINB或者DINC。在一些实施方式中,当REQBR和REQCR信号两者被同时地激活时,仲裁器594在GNTCR以前激活GNTBR信号。在其它的实施方式中,当REQBR和REQCR信号两者被同时地激活时,仲裁器594在GNTCR之后激活GNTBR信号。
在图5中,接收器572和发送器574彼此独立地传送消息。因而,在一些实施方式中,端口500用于被作为多端口连接器电路(诸如在图1至图5描述的连接器电路之类)的端口被包括其中,以允许连接器电路的多端口间独立的消息双向的传送。
图6根据本发明的一种实施方式示出数据的示范性内容。数据600包括运送诸如目的地ID、地址信息、命令信息和数据信息之类信息的多个数据部分601、602、603和604。每一数据部分601、602、603和604包括一个或多个位。在一些实施方式中,数据部分601包括至少16位而数据部分包括至少96位。
在一些实施方式中,数据600表示在图1至图5中描述的系统和电路中传送的数据或者消息。在图6中,该数据部分601、602、603和604中至少之一表示图2至图4的DINA、DINB、DINC或者DOUT。
在一些实施方式中,数据600表示在一个时段中传送的单个消息以便所有的目的地ID、地址信息、命令信息和数据信息在多个线路上并行地传送。在一些实施方式中,该时段等于用于传送数据600的时钟信号的一个时钟周期。在其它的实施方式中,该时段等于用于传送数据600的时钟信号的多个时钟周期。
存在这样的实施方式:其中数据600被分成多个消息以便多个消息的每一个包括数据部分601、602、603和604的至少之一。举例来说,存在这样的实施方式:其中数据600被分成第一消息和第二消息,其中第一消息包括数据部分602和603而第二消息包括数据部分601和604。
在其中数据600被分成多个消息的实施方式中,该多个消息在不同的时段中被传送。举例来说,当数据600被分成第一消息和第二消息时,第一消息在第一时段中被传送而第二消息在第二时段中被传送。在一些实施方式中,第一和第二时段的每一时段等于用于传送第一和第二消息的一个时钟信号。在其它的实施方式中,第一和第二时段的至少之一等于用于传送第一和第二消息的时钟信号的多个周期。
图7根据本发明的一种实施方式,示出具有利用转接电路和分频电路的互连结构的系统。系统700包括一种具有交叉管705,和互连支路710、720、730,和740的互连结构,以允许若干设备702彼此间传送数据。交叉管705包括若干交叉管连接器电路(XC)。每一互连支路710、720、730,和740包括若干支路连接器电路(BC)。在图7中的交叉管连接器电路(XC)和支路连接器电路(BC)的实施方式包括在图1至图6中描述的实施方式的至少之一。图7的系统700以流行方式,至少类似于在图1至图6描述的系统和电路中的数据传送,来传送数据。
支路连接器电路777表示系统700的转接电路。如图7所示,支路连接器电路777不直接地耦合到设备702中的任何一个。因而,支路连接器电路777不利用任何一个设备702来直接地传送数据。支路连接器电路777耦合在支路连接器电路707和708之间,以在两个邻近的支路连接器电路707和708之间传送数据。
在图7中的D5是在支路连接器电路707和708之间的距离。支路连接器电路777在D5内引入(introduce)D3和D4。D3和D4各自表示连接器距离。如上图2中所述,连接器距离是在同样互连支路的任意两个连续的支路连接器电路之间的距离。在一些实施方式中,D5大于使得在系统700中的数据传送的特定值。在该实施方式中,诸如支路连接器电路777之类的转接电路被插入在支路连接器电路707和708之间,以在D5内引入D3和D4,使得每一D3和D4小于或等于该特定的值。在一些实施方式中,保持诸如D3或者D4之类的连接器距离值小于或等于特定值,允许数据的有效传送并且提高该系统的性能。
在由图7表示的实施方式中,支路连接器电路777(转接电路777)位于两个支路连接器电路之间。在其它的实施方式中,转接电路777位于两个交叉管连接器电路XC之间,以允许在两个交叉管连接器电路XC之间的连接器距离小于或等于特定值。在其它的实施方式中,转接电路777位于在交叉管连接器电路XC和支路连接器电路BC之间,以允许在交叉管连接器电路XC之间的连接器距离小于或等于特定值。
在图7中的支路连接器电路780表示系统700的分频电路。支路连接器电路780不直接地耦合到设备702中的任一个。因而,支路连接器电路780不直接地利用设备702中的任一个来传送数据。支路连接器电路780被直接地耦合到三个连接器电路,包括一个支路连接器电路78和两个支路连接器电路781和783。在系统700中,各个设备702根据系统700的地址映射与设备ID有关。支路连接器电路780将在地址映射中的地址空间划分成表示不同的设备ID(标识)的不同的地址段。在一些实施方式中,不同的地址段包括高地址段和低地址段。举例来说,支路连接器电路780可以将在系统700的地址映射中的地址空间划分成不同的地址段,以使与支路连接器电路781和782耦合的每一设备702的设备ID比与支路连接器电路783和784耦合的每一设备702的设备ID低。
图8根据本发明的一种实施方式,示出具有利用可供选择的交叉管和多个互连分支的系统。系统800包括一种具有交叉管805,和互连支路810、820、830、840、850和860的互连结构,以允许若干设备802彼此间传送数据。交叉管805包括若干交叉管连接器电路(XC)和若干传送路径811、812和813。如图8所示,发送路径的数目(三个)小于交叉管连接器电路的数目(四个XC)。在系统800中,交叉管连接器电路(XC)和发送路径811、812和813被排列在线性配置中。
每一互连支路810、820、830、840、850和860包括至少一个支路连接器电路(BC)。如图8所示,系统800包括一种具有与单个设备802耦合的单个支路连接器电路BC的互连支路。举例来说,互连支路850包括与单个设备802耦合的单个支路连接器电路851。
此外,系统800的一个或多个互连支路可以包括诸如网和子网之类的子支路的组合。举例来说,互连支路860包括网861和862、子网871和872。此外,系统800的一个或多个互连支路也可以包括诸如环状网之类的结构。举例来说,互连支路830包括由三个连接器电路BC形成的环状网。图8所示网、子网、环状网包括连接器电路的示范性的组或者结构。本领域普通技术人员将认识到,在不脱离本发明实施方式的范围的情况下,互连支路和连接器电路的其它的组或者结构是可能的。
在图8中的交叉管连接器电路(XC)和支路连接器电路(BC)的实施方式包括在图1至图7中描述实施方式的至少之一。图8的系统800以至少类似于在图1至图7描述的系统和电路中的数据传送的方式,来传送数据。
图9根据本发明的一种实施方式,示出具有利用示范性的地址映射的互连结构的系统。系统900包括一种具有交叉管905,和互连支路929、930和940的互连结构。交叉管905包括连接器电路(XC)921、931和941。互连支路929和930包括连接器电路(BC)907。互连支路940包括连接器电路(BC)980、981和982。在图9中的连接器电路921、931、941、907、980、981,和982的实施方式包括在图1至图7中描述的实施方式的至少之一。
系统900被配置为具有地址映射,其中每一设备291、292、293、301、302、303、304、401、402、410和411被分配有相关设备ID(物理地址)。举例来说,系统900使用设备的参考数作为该设备的设备ID。举例来说,设备291的设备ID是291,设备292的设备ID是292。其它的设备标识(ID)包括301、302、303、304、401、402、410和411。
在系统900中的各个连接器电路被配置成存储与该设备ID相关的ID代码。在互连支路929和930中,各个ID代码和设备的设备ID一致。举例来说中,ID代码291和设备291的设备ID一致;ID代码301和设备301的设备ID一致。
各个连接器电路(XC)被配置成当在与消息有关的目的地ID和在连接器电路(XC)中的ID代码之间存在匹配时存储ID代码,以使连接器电路(XC)传送消息到直接地耦合到连接器电路(XC)的互连支路。
在互连支路940中,连接器电路980充当地址分频电路来将由设备401、402、410和411占据的地址空间划分成第一地址段和第二地址段。第一地址段包括设备ID401和设备ID402。第二地址段包括设备ID410和设备ID411。
在图9中的设备ID和ID代码由例如十进数来表示。在一些实施方式中,设备设备ID和ID代码由二进制位来表示。
系统900中的每一个连接器电路都包括端口A、B和C。在示意性配置中,在每一连接器电路907、921、931和941之内,端口A被配置成在目的地ID和ID代码不匹配时将消息传送至端口B,并且在目的地ID和ID代码匹配时将消息传送至端口C。端口B被配置成在目的地ID和ID代码不匹配时将消息传送至端口A,并且在目的地ID和ID代码匹配时将消息传送至端口C。端口C被配置成在目的地ID小于ID代码时将消息传送至端口A,并且在目的地ID大于ID代码时将消息传送至端口B。
在每一连接器电路980、981和982之内,端口A、B和C被以在端口之中类似的方式配置,因此根据在目的地ID和ID代码之间的匹配或者失配来在端口之间传送消息。举例来说,端口C被配置成在目的地ID和ID代码不匹配时传送消息至端口A,并且在目的地ID和ID代码匹配时传送消息至端口B。端口A被配置成在目的地ID和ID代码不匹配时传送消息至端口B,并且在目的地ID和ID代码匹配时传送消息至端口C。端口B被配置成在目的地ID和ID代码不匹配时传送消息至端口A,并且在目的地ID和ID代码匹配时传送消息至端口C。
系统900被配置带有兼备连续的地址配置和二进制地址配置的地址映射。每一互连支路929和930的设备ID被与连续的(或者递增的)地址配置一起配置,诸如连续的地址(设备ID)301、302、303和304。在互连支路940中的设备的设备ID被与二进制地址配置一起配置,诸如二进制地址对(设备ID对)401和402和地址对410和411。
下面的第一实例示出在相同互连支路内的之间的消息传送。在该实例中,设备302将消息950传送至设备303。在图9中,消息950包括运送目的地ID303的消息部分951,和运送数据信息的消息部分952。设备302将消息950传送至具有ID代码302的连接器电路的端口C。端口C将消息950目的地ID(其是303)与ID代码302相比较。因为消息950的目的地ID大于ID代码(303大于302),所以端口C将消息950传送至端口B,其中消息950被更进一步传送至具有ID代码303的连接器电路的端口A。具有ID代码303的连接器电路的端口A将消息950的目的地ID与ID代码303相比较。因为目的地ID303和ID代码303匹配,所以具有ID代码303的连接器电路的端口A将消息950传送至端口C。端口C随后将消息950传送至设备303。因而该实例表明,消息根据消息的目的地ID,在相同互连支路之内的设备之间被适当地传送。
下面的第二实例示出在不同的互连支路之间的消息传送。在该实例中,设备302将消息960传送至设备292。在图9中,消息960包括运送目的地ID292的消息部分961,和运送数据信息的消息部分962。设备302将消息960传送至具有ID代码302的连接器电路的端口C。端口C将消息960目的地ID(其是292)与ID代码302相比较。因为消息960的目的地ID小于ID代码(292小于302),所以端口C将消息960传送至端口A,其中消息960被传送至具有ID代码301的连接器电路的端口B。
具有ID代码301的连接器电路的端口B将消息960的目的地ID与ID代码293相比较。因为目的地ID292和ID代码303不匹配,所以具有ID代码301的连接器电路的端口B将消息960传送至端口A。端口A随后将消息960传送至交叉管905的连接器电路931的端口C。
连接器电路931的端口C将目的地ID代码部分与在连接器电路921中的ID代码相比较。在图9中,连接器电路931的端口C将由29(292最左边的数字)表示的部分与ID代码30相比较。因为目的地ID292的部分29小于ID代码30,所以端口C将消息960传送至端口A,其中消息960更进一步被传送至连接器电路921的端口B。连接器电路921的端口B将目的地ID292的部分29与在连接器电路921中的ID代码29相比较。因为目的地ID292的部分29和ID代码29匹配,所以连接器电路921的端口A将消息960传送至端口C,其中消息960更进一步被传送至具有ID代码291的连接器电路的端口A。
具有ID代码291的连接器电路的端口A将消息960的目的地ID与ID代码291相比较。因为目的地ID292和ID代码291不匹配,所以具有ID代码291的连接器电路的端口A将消息960传送至端口B,其中消息960被更进一步传送至具有ID代码292的连接器电路。
具有ID代码292的连接器电路的端口A将消息960的目的地ID与ID代码292相比较。因为目的地ID292和ID代码292匹配,所以具有ID代码291的连接器电路的端口A将消息960传送至端口C。端口C随后将消息960传送至设备292。因而该实例表明,消息根据消息的目的地ID,在不同的互连支路之间被适当地传送。
如以上第一和第二实例中所描述的,每一连接器电路907使用目的地ID的数字的一个组合,以便与在每一连接器电路907中的ID代码相比,然而每一连接器电路921、931和941使用目的地ID的数字的另一个组合,以便与在每一连接器电路921、931和941中的ID代码相比。举例来说,每一连接器电路907使用目的地ID的所有的数字,以便与在每一连接器电路907中的ID代码相比,然而每一连接器电路921、931和941使用小于目的地ID的所有数字,以便与在每一连接器电路921、931和941中的ID代码相比。
以下第三实例示出将消息传送至具有诸如连接器电路980之类的地址分频电路的互连支路。在该实例中,消息970被传送至互连支路940。在一些实施方式中,由诸如291、292、293、301、302、303和304之一的设备发出消息970。消息970包括运送目的地ID401的消息部分971和运送数据信息的消息部分972。
当连接器电路980的端口A接收消息970时,端口A将目的地ID401的部分40与ID在连接器电路980中的代码40相比较。因为目的地401的部分40和ID代码40匹配,所以连接器电路980的端口A将消息970传送至端口C。端口C随后传送消息970至连接器电路981的端口A。
连接器电路981的端口A将消息970的目的地ID(401)与在连接器电路981中的ID代码401相比较。因为目的地401和ID代码401匹配,所以连接器电路981的端口A将消息970传送至端口C。端口C随后将消息970传送至设备401。因而该实例表明,消息在具有地址分频电路的互连支路电路中被适当地传送。
以上第一、第二、第三实例示出,根据在图9中示出的示意性地址映射在系统900中的消息的传送。存在实施方式:其中地址映射包括不同于在图9中示出的配置。举例来说,存在实施方式:其中每一连接器电路也被分配有关联连接器ID(物理的连接器地址)。
图10根据本发明的一种实施方式,示出具有带有包括连接器地址的示意性地址映射的互连结构的系统。在系统1000中,该互连结构包括交叉管1005,和具有连接器电路3016、3027和3038的互连支路1030。互连支路1030耦合至设备3012、3023、3034和3045。例如,系统100示出具有耦合至一个互连支路的一个纵横连接器电路333的交叉管1005。存在实施方式:其中系统1000包括至少类似于由图1至图9表示的实施方式的多个交叉管连接器电路和多个互连支路。
系统1000被配置为带有地址映射,其中每一设备3012、3023、3034和3045被分配具有关联设备ID(物理地址)并且每一连接器电路3016、3027和3038也被分配具有关联连接器ID(物理地址)。
例如,在系统1000中,设备的参考数也是设备的设备ID。因而,在系统1000中的设备ID是3012、3023、3034和3045。
例如,在系统1000中,连接器电路的参考数也是连接器电路的连接器ID。因而,在系统1000中的连接器ID是3016、3027和3038。在图10中,在连接器电路中的ID代码表示与连接器电路有关的连接器ID。
在由图10表示的实施方式中,设备ID和连接器ID被分配带有非连续的数字,以示出用于设备ID和连接器ID的示意性地址映射。在一些实施方式中,设备ID和连接器ID被分配带有连续的或者顺序的数字,使得在设备ID之间不存在间隙(gap)并且在连接器ID之间没有间隙。
系统1000中的连接器ID与设备ID比较起来,连接器ID和设备ID有关,使得连接器ID的第一部分和设备ID的第一部分完全相同,并且连接器ID的第二部分和设备ID的第二部分不同。在图10的示意性地址映射中,系统100被配置成使得每一连接器ID和设备ID的第一部分包括三个数字(最左侧的数字);连接器ID和设备ID的第二部分包括单个数字(最右侧的数字)。举例来说,连接器ID3016和设备ID3012具有完全相同的第一部分(301)和不同的第二部分(数字6对数字2)。
系统1000以类似于通过在图1至图9中描述的系统和电路中的端口A、B和C传送消息的方式,通过在各个连接器电路中的每一端口A、B和C来传送消息。在图10中,因为各个连接器电路与连接器ID有关,所以各个连接器电路可能是消息的目的地,使得可以将消息传送至在连接器电路本身之内的组件而不是一设备。
在系统1000中消息的传送期间,当消息被传送到连接器电路时,连接电路将与信息有关的目的地ID的第一部分(比如,最左的三个数字)与和连接器电路有关的ID代码的第一部分相比较。在第一部分之间匹配表示,消息的目的地或者是连接器电路本身,或者是耦合至连接器电路的端口(比如,端口C)的设备。目的地ID的第二部分的值表示,哪个连接器电路和设备是该消息的目的地。
当目的地ID和ID代码的第一部分不匹配时,连接器电路不将目的地ID的第二部分(比如,最右侧的数字)与连接器电路的连接器ID的第二部分相比较。该连接器电路将该消息传送至相应的方向,以致传送在朝着由目的地ID表示的目的地的传送方向中的到另一个连接器电路。
当目的地ID和ID代码的第一部分匹配时,连接器电路继续将目的地ID的第二部分与连接器电路的连接器ID的第二部分相比较。在一些实施方式中,在第二部分之间的匹配表示该消息的目的地是连接器电路本身。在这种情况下,该消息被传送到在连接器电路之内的组件。相反,在第二部分之间的失配表示该消息的目的地是耦合至该连接器电路的设备。
在以上描述中,系统1000被配置成在目的地ID和连接器电路的第一部分匹配时,当目的地ID的第二部分的值匹配连接器电路的第二部分的值时,该消息的目的地是该连接器电路。在一些实施方式中,系统1000被配置成在目的地ID和连接器电路的第一部分匹配时,当目的地ID的第二部分的值不匹配连接器电路的第二部分的值时,该消息的目的地是该连接器电路。
以下实例示出将示意性消息传送至设备3023。消息1050包括目的地ID3023和数据信息。在此实例中,连接器电路3016从交叉管1005接收消息1050。连接器电路3016将目的地ID的第一部分(302)与连接器电路3027的ID代码的第一部分(301)相比较。因为第一部分不匹配,所以连接器电路3016将消息1050传送至连接器电路3027。连接器电路3027将目的地ID的第一部分(302)与连接器电路3027的ID代码的第一部分(302)相比较。在这种情况下第一部分匹配,指示消息1050的目的地或者是连接器电路3027或者是设备3023。因为第一部分匹配,所以连接器电路3027继续将目的地ID的第二部分(3)与连接器电路3027的ID代码的第二部分(连接器ID)相比较。在这种实例下第二部分不匹配,指示消息1050的目的地是设备3023。连接器电路3027将消息1050传送至设备3023。因而,在此实例中,消息1050被适当地传送至由目的地ID3023表示的目的地,设备3023。
在由图10表示的实施方式中,在每一连接器ID和设备ID中,第一部分包括在最左边数字位的三个数字,第二部分包括在最右边数字位的一个数字。在一些实施方式中,在每一连接器ID和设备ID中,每一第一和第二部分可以包括在任意数字位置中的作何数量的数字。
在图10中的设备ID和连接器ID代码由例如十进数来表示。在一些实施方式中,设备ID和ID代码都由二进制位表示,并且每一连接器ID和设备ID的每第一和第二部分包括在任意数字位置中的一或多个二进制位。
如上所述,系统1000被配置为带有地址映射,其中每一设备3012、3023、3034和3045被分配为具有相关设备ID(物理地址),并且每一连接器电路3016、3027和3038也被分配为具有关联连接符ID(物理地址)。在一些实施方式中,系统1000被配置为具有地址映射以便对于每个连接器和设备对,设备ID和连接器ID是相同的(相同ID)。相同ID由若干二进制位表示。在这些实施方式中,消息的目的地由等于表示连接器电路和设备对的相同ID的若干二进制位加上单个额外二进制位的若干二进制位来表示。额外位的值表示在该对中连接器电路和设备中的哪一个是该消息的目的地。举例来说,当单个额外二进制位的值是二进制”1”时该消息的目的地是该连接器电路,并且如果单个额外二进制位的值是二进制”0”那么该消息的目的地是该设备。在图10中,举例来说,如果连接器电路3016的连接器ID和设备3012的设备ID两者都由相同的二进制位10001000(八个二进制位)来表示,并且如果消息的目的地ID是110001000(九个二进制位),那么该消息的目的地是连接器电路3016;如果该消息的目的地是010001000(最左边数字是0代替1),那么该信息的目的地是设备3012。
在此实施方式中:其中目的地ID的单个额外二进制位确定在该对中哪个连接器电路和设备是该消息的目的地,在每个电路和设备对的连接电路中的ID代码表示该电路和设备对的相同ID。在这种情况下,在连接器电路中的全部ID代码表示可与上述讨论的连接器ID的第一部分相比较的连接器ID的第一部分。在这些实施方式中,因为在每个连接器和设备电路对的电路中的全部ID代码表示相同ID,所以连接器电路省略在目的地ID的第二部分和该ID代码的第二部分之间的比较。每个连接器电路仅仅将目的地ID的第一部分与连接器电路中的全部ID代码相比较并且检查目的地ID的(单个额外二进制位)的第二部分的值,以便在目的地ID的第一部分和ID代码匹配时确定消息的目的地。
图11根据本发明的一种实施方式,示出一种包括集成电路芯片的联网系统。联网系统1100包括一集成电路芯片1199、存储器设备1150、控制器1160、存储单元1170以及多站互连1180。在一些实施方式中,联网系统1100是其中控制器1160包括计算机或者服务器的存储区网络。
集成电路芯片1199经由互连1180耦合至控制器1160和存储单元1170,以传送数据至控制器1160和存储单元1170双方。
在一些实施方式中,互连1180是多站互连。
在其它实施方式中,集成电路芯片1199可以经由点到点互连而非经由诸如图11的多站互连1180之类的多站互连耦合至另一电路芯片。
存储设备1150包括用于存储数据的介质,在一些实施方式中,存储设备1150包括动态随机存取存储器。在其他实施方式中,存储设备1150包括闪存。在其它的实施方式中,存储设备1150包括动态随机存取存储器和闪存两者的组合。
存储单元1170包括经由若干电缆1176耦合至若干磁盘1174的适配器1172。磁盘1172存储数据。适配器1172充当在互连1180和电缆1176之间的桥。在一些实施方式中,电缆1176是光缆,在其它实施方式中,电缆1176是小型计算机系统接口(SCSI)电缆,在一些实施方式中,适配器1172位于存储单元1170的外部。
在一些实施方式中,磁盘1174被配置为独立的磁盘的冗余阵列(RAID),以存储在包括集成电路芯片1199的联网系统1100中使用的数据。
在其它实施方式中,磁盘1174被配置为所谓的“仅仅为磁盘束”(或者JBOD)配置,以存储在包括集成电路芯片1199的联网系统1100中使用的数据。
在其它的实施方式中,存储单元1174仅仅包括单个磁盘,而不是多磁盘1174。
集成电路芯片1199包括电路管芯1104,和在电路管芯1104上形成的系统1101。在一些实施方式中,电路管芯1104包括诸如硅之类的半导体材料。系统1101包括具有交叉管1105和若干互连支路1110、1120、1130和1140的互连结构,以在若干设备1102间传送数据。在一些实施方式中,系统1101包括在图1至图10中描述的至少一个系统。因而,在一些实施方式中,系统1101包括具有在图1至图10中描述的电路结构和功能的互连结构。
图12根据本发明的一些实施方式,示出一种传送数据的方法。方法1200经由系统中的互连结构在若干设备之间传送数据。在一些实施方式中,方法1200在图1至图11所述的系统和电路中使用。在方法1200中的该互连结构包括耦合至多个互连支路的交叉管。该互连支路经由交叉管彼此间传送消息。在一些实施方式中,在方法1200中的交叉管和多个互连支路包括在图1至图10中描述的交叉管和多个互连支路。
在方法1200中,框1210在第一设备和第一互连支路之间传送消息。该消息与目的地ID有关。在方法1200中使用的系统中,诸如第一设备之类的每个设备都具有相关设备ID。目的地ID相应于第二组件或者耦合至在该系统中的第二互连支路的设备的设备ID。在框1210中,该消息经由从第一互连支路的多个支路连接器电路中至少一个所选择的支路连接器电路来传送。该所选支路连接器电路根据目的地ID确定传送方向,以更进一步地将该消息传送到由目的地ID表示的目的地。在一些实施方式中,所选支路连接器电路通过将目的地ID与保存在所选支路连接器电路中的ID代码相比较确定传送方向。
该ID代码与设备的设备ID有关。在一些实施方式中,ID代码和设备ID是有关的以便ID代码和设备ID相同。在其它实施方式中,ID代码和设备ID是有关的以便ID代码的第一部分和设备ID的第一部分相同而ID代码的第二部分和设备ID的第二部分不同。
在框1210中,在所选支路连接器电路确定传送方向之后,所选支路连接器电路将消息沿朝向由目的地ID表示的目的地的传送方向传送。当目的地ID相应于耦合至该系统的第二互连支路的第二设备的设备ID时,所选支路连接器电路将该消息沿着朝向第二设备所驻留的第二互连支路的传送方向传送。
框1220经由交叉管在第一互连支路和第二互连支路之间传送消息。在框1220中,在该消息传送到第二互连支路之前,该消息从第一互连支路传送到交叉管。在交叉管接收该消息之后,该交叉管也确定传送方向以更进一步地将该消息传送到由目的地ID表示的目的地。
框1230在第二互连支路和第二设备之间传送消息。在第二互连支路从交叉管接收消息之后,第二互连支路经由从第二互连支路的多个支路连接器电路中所选的至少一个支路连接器电路传送该消息。第二互连支路的所选支路连接器电路也根据目的地ID确定传送方向,以更进一步地将该消息传送到由目的地ID表示的目的地。根据传送方向,该消息随后被从第二互连支路的所选支路连接器电路传送到第二设备。
方法1200以示例性的方式描述经由交叉管在互连支路和第二互连支路之间的单个消息的传送。在一些实施方式中,方法500经由交叉管在两个以上互连支路之间传送多个消息。在一些实施方式中,方法1200经由交叉管同时地传送多个消息。
由图1至图12表示的实施方式的上述描述意图举例说明,而不是限制本发明。通过阅读和理解上述描述,许多其它实施方式对本领域普通技术人员而言是显而易见的。因此,各个实施方式的范围由所附权利要求以及这些权利要求所声称的等效内容的全部范围所决定。
Claims (30)
1.一种互连装置,包含:
多个设备;
多个互连支路,每一互连支路耦合至多个设备的一组设备,每一互连支路包括串联耦合的多个支路连接器电路,以允许设备组经由支路连接器电路交换消息,每一支路连接器电路包括多个端口,和耦合该多个端口的多个连接器路径,以在同一个支路连接器电路的多个端口间传送消息,以及
交叉管,耦合至互连支路,以经由交叉管在耦合至一个互连支路的设备组和耦合至另一个互连支路的设备组之间传送消息。
2.根据权利要求1所述的互连装置,其中交叉管包括多个交叉管连接器电路,每一交叉管连接器电路包括第一端口、第二端口、第三端口和若干连接器路径以在同一个交叉管连接器电路的第一、第二和第三端口间传送消息。
3.根据权利要求2所述的互连装置,其中每一支路连接器电路的多个端口中的每个端口包括接收消息的接收器和发送消息的发送器,并且其中每一交叉管连接器电路的第一、第二和第三端口中的每个端口包括接收消息的接收器和发送消息的发送器。
4.根据权利要求3所述的互连装置,其中每一支路连接器电路的多个端口的每一端口被配置成根据与每一支路连接器电路有关的标识代码和与该消息有关的目的地标识确定传送方向,以便根据传送方向将该消息从同一个支路连接器电路的多个端口中的一个端口传送到同一个支路连接器电路的多个端口中的另一个端口。
5.根据权利要求4所述的互连装置,其中在每一支路连接器电路内,多个端口的每一端口被配置成执行仲裁功能以便根据仲裁功能的结果在同一个支路连接器电路的多个端口间传送消息。
6.如权利要求1所述的互连装置,其中交叉管包括:
第一交叉管连接器电路,第二交叉管连接器电路,和第三交叉管连接器电路;以及
第一传送路径,用于在第一和第二交叉管连接器电路之间传送消息,第二传送路径,用于在第一和第三交叉管连接器电路之间传送消息,和第三传送路径,用于在第二和第三交叉管连接器电路之间传送消息。
7.如权利要求6所述的互连装置,更进一步地包括耦合至交叉管的附加互连支路,其中附加互连支路仅仅包括耦合至单个附加设备的单个支路连接器电路,以便允许单个附加设备经由交叉管与耦合至至少一个互连支路的设备组的设备交换消息。
8.如权利要求1所述的互连装置,其中该交叉管包括多个交叉管连接器电路,每一交叉管连接器电路耦合至互连支路之一,并且其中该交叉管更进一步地包括耦合至交叉管连接器电路的若干传送路径,以便允许互连支路经由至少一个交叉管连接器电路与第二消息同时地传送第一消息。
9.如权利要求1所述的互连装置,其中在互连支路的所选互连支路内,在所选互连支路中的所选支路连接器电路被配置成在所选互连支路中的一对支路连接器电路之间传送消息而不必直接地利用耦合至所选互连支路的任何一个设备来传送该消息。
10.如权利要求9所述的互连装置,其中一对支路连接器电路包括第一支路连接器电路和第二支路连接器电路,其中所选支路连接器电路被配置成当与该消息有关的目的地标识和与所选支路连接器电路有关的标识代码匹配时将消息传送至第一支路连接器电路,以及其中所选支路连接器电路被配置成当目的地标识和标识代码不匹配时将该消息传送至第二支路连接器电路。
11.如权利要求1所述的互连装置,其中在每一互连支路中的任何两个连续的支路连接器电路之间的距离小于两毫米。
12.一种互连装置,包含:
多个第一设备,多个第二设备,和多个第三设备;
串联耦合的第一多个连接器电路,用于形成第一互连支路以便在第一设备间传送消息,串联耦合的第二多个连接器电路,用于形成第二互连支路以便在第二设备间传送消息,以及串联耦合的第三多个连接器电路,用于形成第三互连支路以便在第三设备间传送消息;以及
交叉管,用于在互连支路间传送消息,所述交叉管包括多个连接器电路和耦合在该交叉管的连接器电路间的多个传送路径,其中在每一交叉管、第一互连支路、第二互连支路和第三互连支路中的每一连接器电路包括第一端口、第二端口、第三端口和若干连接器路径,以便在同一个连接器电路的第一、第二和第三端口的任何两个端口之间传送消息。
13.如权利要求12所述的装置,其中每个连接器电路中的多个连接器路径包括:
第一连接路径,在同一个连接器电路的第一端口和第二端口之间传送消息;
第二连接路径,在同一个连接器电路的第一端口和第三端口之间传送消息;以及
第三连接路径,在同一个连接器电路的第二端口和第三端口之间传送消息。
14.如权利要求12所述的装置,其中所述交叉管的多个传送路径的每个传送路径耦合在两个交叉管连接器电路之间,其中所述传送路径的数量等于所述交叉管的连接器电路的数量。
15.如权利要求12所述的装置,其中所述交叉管的多个传送路径的每个传送路径耦合在两个交叉管连接器电路之间,并且其中所述传送路径的数量至少等于N减一,其中N是所述交叉管连接器电路的数量。
16.根据权利要求12所述的装置,其中第一、第二和第三端口中的每一个均包括用于接收消息的接收器,和用于发送消息的发送器。
17.根据权利要求16所述的装置,其中在每一交叉管、第一互连支路、第二互连支路和第三互连支路的每一连接器电路内:
第一端口的接收器包括比较器,用于将与第一消息有关的目的地标识与标识代码相比较以产生第一比较结果,根据第一比较结果将所述消息传送至在第二端口中的发送器和在所述第三端口中的发送器之一;
第二端口的接收器包括比较器,用于将与第二消息有关的目的地标识与标识代码相比较以产生第二比较结果,根据第二比较结果将所述第二消息传送至在第一端口中的发送器和在所述第三端口中的发送器之一;以及
第三端口的接收器包括比较器,用于将与第三消息有关的目的地标识与标识代码相比较以产生第三比较结果,根据第三比较结果将所述第三消息传送至在第一端口中的发送器和在所述第二端口中的发送器之一。
18.根据权利要求17所述的装置,其中每一交叉管、第一互连支路、第二互连支路和第三互连支路的每一连接器电路内:
第一端口的发送器包括仲裁器,用于执行第一仲裁功能以从第二端口的接收器以及从第三端口的接收器接收消息;
第二端口的发送器包括仲裁器,用于执行第二仲裁功能以从第一端口的接收器以及从第三端口的接收器接收消息;以及
第三端口的发送器包括仲裁器,用于执行第三仲裁功能以从第一端口的接收器以及从第二端口的接收器接收消息。
19.如权利要求17所述的装置,其中在第一、第二、以及第三互连支路的所选互连支路内,在所选互连支路中的所选连接器电路直接地耦合在在所选互连支路中的一对连接器电路之间,而不必直接地耦合至所述第一、第二和第三设备中的任何一个。
20.如权利要求17所述装置,更进一步地包括电路模具,其中多个第一设备、多个第二设备、多个第三设备、第一多个连接器电路、第二多个连接器电路、第三多个连接器电路和所述交叉管位于所述电路模具上。
21.一种互连系统,包含:
互连线路,用于利用多个磁盘传送数据;以及
耦合至所述用于利用多个磁盘传送数据的互连线路的集成电路芯片,所述集成电路芯片包括互连结构,所述互连结构耦合到所述集成电路芯片中的多个设备,所述互连结构包括:
多个多站流水线互连,每一多站流水线互连耦合至多个设备的一组设备,每一多站流水线互连包括串联耦合的多个支路连接器电路,以允许设备组经由支路连接器电路交换消息,每一支路连接器电路包括多个端口,并且多个连接器路径耦合多个端口以在同一个支路连接器电路的多个端口间传送消息,以及
耦合至该多个多站流水线互连的交叉管,用于在耦合至多站流水线互连的设备组和耦合至另一个多站流水线互连的设备组之间传送消息。
22.根据权利要求21所述的系统,其中该交叉管包括多个交叉管连接器电路,每一交叉管连接器电路包括第一端口、第二端口、第三端口和若干连接器路径,以在同一个交叉管连接器电路的第一、第二和第三端口间传送消息。
23.根据权利要求22所述的系统,其中所述交叉管还包括耦合到交叉管连接器电路的多个传送路径,该交叉管的多个传送路径的每个传送路径包括第一路径,用于在第一方向传送消息,和第二路径,用于在第二方向传送消息,其中第一路径与第二路径分离,其中第一路径和第二路径的每一个包括多个线路以并行传送该消息的多个位。
24.根据权利要求23所述的系统,其中该交叉管被配置成允许至少三个多站流水线互连以通过该交叉管同时地传送多个消息。
25.根据权利要求21所述的系统,其中多个磁盘被配置为独立磁盘的冗余阵列。
26.一种用于在互连结构中发送消息的方法,包含:
在第一设备和第一互连支路之间传送第一消息,第一互连支路包括串联耦合的多个支路连接器电路,其中第一消息是通过第一互连支路的多个支路连接器电路的所选的支路连接器电路来传送的;
经由交叉管在第一互连支路和第二互连支路之间传送第一消息;以及
在第二互连支路和第二设备之间传送第一消息,第二互连支路包括串联耦合的多个支路连接器电路,
其中第一消息是通过第二互连支路的支路连接器电路的所选的支路连接器电路传送的,以及
其中每个第一和第二互连支路的所选的支路连接器电路都包括第一端口、第二端口、第三端口和若干连接器路径,以在同一个所选的支路连接器电路的第一、第二和第三端口间传送消息。
27.根据权利要求26所述的方法,其中经由交叉管在第一互连支路和第二互连支路之间传送第一消息的步骤包括在该交叉管的多个交叉管连接器电路间经由至少一个交叉管连接器电路传送第一消息,其中每个交叉管连接器电路包括第一端口、第二端口、第三端口和若干连接器路径,以允许在第一、第二和第三端口的任何两个间传送消息。
28.根据权利要求26的所述的方法,包含:
在第三设备和第三互连支路之间传送第二消息;以及
经由交叉管在第三互连支路和第一以及第二互连支路之一之间传送第二消息,其中还包括在交叉管的多个连接器电路间通过至少一个交叉管连接器电路传输第一消息,其中所述交叉管连接器电路中的每个都包括第一端口、第二端口、第三端口以及若干多个连接器路径,以便在同一个交叉管连接器电路的第一、第二和第三端口的任何两个端口之间传送消息,并且所述第二消息和第一消息是经由交叉管同时地传送的。
29.根据权利要求26的所述的方法,更进一步地包含:
根据与第一消息有关的目的地标识和与第一和第二互连支路的每个支路的所选支路连接器电路有关的标识代码,确定第一和第二互连支路的每个支路的所选的支路连接器电路的传送方向;
根据该传送方向,在第一和第二互连支路的每一支路的所选支路连接器电路的第一、第二和第三端口间传送第一消息。
30.根据权利要求26的所述的方法,更进一步地包含:
将第二消息从第三设备传送到第一互连支路的所选的支路连接器电路,其中第二消息被传送到第一互连支路的所选的支路连接器电路的第二端口,并且其中第一消息被传送到第一互连支路的所选的支路连接器电路的第一端口;以及
在第一互连支路的所选的支路连接器电路中执行仲裁功能;
根据仲裁功能的结果,将第一消息从第一互连支路的所选的支路连接器电路的第一端口传送到第三端口;以及
根据仲裁功能的结果,将第二消息从第一互连支路的所选的支路连接器电路的第二端口传送到第三端口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/095,241 US7990983B2 (en) | 2005-03-31 | 2005-03-31 | Modular interconnect structure |
US11/095,241 | 2005-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1866235A CN1866235A (zh) | 2006-11-22 |
CN100573490C true CN100573490C (zh) | 2009-12-23 |
Family
ID=37070388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610084167.6A Expired - Fee Related CN100573490C (zh) | 2005-03-31 | 2006-03-31 | 模块互连结构 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7990983B2 (zh) |
CN (1) | CN100573490C (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7426632B2 (en) * | 2005-03-31 | 2008-09-16 | Intel Corporation | Clock distribution for interconnect structures |
US7990983B2 (en) | 2005-03-31 | 2011-08-02 | Intel Corporation | Modular interconnect structure |
US8122159B2 (en) | 2009-01-16 | 2012-02-21 | Allegro Microsystems, Inc. | Determining addresses of electrical components arranged in a daisy chain |
US8461782B2 (en) * | 2009-08-27 | 2013-06-11 | Allegro Microsystems, Llc | Linear or rotational motor driver identification |
US9172565B2 (en) | 2014-02-18 | 2015-10-27 | Allegro Microsystems, Llc | Signaling between master and slave components using a shared communication node of the master component |
US9787495B2 (en) | 2014-02-18 | 2017-10-10 | Allegro Microsystems, Llc | Signaling between master and slave components using a shared communication node of the master component |
US9634715B2 (en) | 2014-02-18 | 2017-04-25 | Allegro Microsystems, Llc | Signaling between master and slave components using a shared communication node of the master component |
US9735868B2 (en) | 2014-07-23 | 2017-08-15 | Qualcomm Incorporated | Derivation of an identifier encoded in a visible light communication signal |
US10747708B2 (en) | 2018-03-08 | 2020-08-18 | Allegro Microsystems, Llc | Communication system between electronic devices |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT382253B (de) * | 1984-06-22 | 1987-02-10 | Austria Mikrosysteme Int | Lose gekoppeltes verteiltes computersystem |
US5175824A (en) * | 1989-05-08 | 1992-12-29 | Trw Inc. | Crossbar switch connected modular multiprocessor system with processor timing relationship selected and synchronized to be appropriate for function being performed |
US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US5930256A (en) * | 1997-03-28 | 1999-07-27 | Xerox Corporation | Self-arbitrating crossbar switch |
JP2002505533A (ja) * | 1997-09-19 | 2002-02-19 | フジツウ ネットワーク コミュニケーションズ,インコーポレイテッド | 一定位相クロスバ交換機 |
JPH11272353A (ja) | 1998-03-19 | 1999-10-08 | Toshiba Corp | クロック供給回路及びデータ転送回路 |
US6621818B1 (en) * | 1998-10-19 | 2003-09-16 | Texas Instruments Incorporated | Ring configuration for network switches |
US6138185A (en) * | 1998-10-29 | 2000-10-24 | Mcdata Corporation | High performance crossbar switch |
US6477659B1 (en) * | 1999-09-03 | 2002-11-05 | Sun Microsystems, Inc. | Measuring timing margins in digital systems by varying a programmable clock skew |
US6629147B1 (en) * | 2000-03-31 | 2003-09-30 | Intel Corporation | Segmentation and reassembly of data frames |
US6760870B1 (en) * | 2000-04-29 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Algorithm for resynchronizing a bit-sliced crossbar |
US6963989B1 (en) * | 2000-05-22 | 2005-11-08 | Micron Technology, Inc. | Method and apparatus for adjusting data hold timing of an output circuit |
US6557070B1 (en) * | 2000-06-22 | 2003-04-29 | International Business Machines Corporation | Scalable crossbar switch |
US6993035B2 (en) * | 2000-12-07 | 2006-01-31 | International Business Machines Corporation | System for routing data packets through a crossbar switch in expansion mode |
US6934785B2 (en) | 2000-12-22 | 2005-08-23 | Micron Technology, Inc. | High speed interface with looped bus |
US7321981B1 (en) * | 2001-02-28 | 2008-01-22 | Cisco Technology, Inc. | Multi-port line card redundancy technique for an intermediate network node |
US7079485B1 (en) * | 2001-05-01 | 2006-07-18 | Integrated Device Technology, Inc. | Multiservice switching system with distributed switch fabric |
US7110394B1 (en) * | 2001-06-25 | 2006-09-19 | Sanera Systems, Inc. | Packet switching apparatus including cascade ports and method for switching packets |
US7068603B2 (en) * | 2001-07-06 | 2006-06-27 | Juniper Networks, Inc. | Cross-bar switch |
US7197032B1 (en) * | 2001-08-10 | 2007-03-27 | Alcatel Lucent | Switch architecture using multiple crossbars |
US7043596B2 (en) * | 2001-08-17 | 2006-05-09 | Sun Microsystems, Inc. | Method and apparatus for simulation processor |
US7200144B2 (en) * | 2001-10-18 | 2007-04-03 | Qlogic, Corp. | Router and methods using network addresses for virtualization |
US7319695B1 (en) * | 2002-03-06 | 2008-01-15 | Agere Systems Inc. | Deficit-based striping algorithm |
CN1151443C (zh) | 2002-04-19 | 2004-05-26 | 深圳市盈宁科技有限公司 | 非软驱存储器接口转换为软驱接口的装置 |
US20030202510A1 (en) * | 2002-04-26 | 2003-10-30 | Maxxan Systems, Inc. | System and method for scalable switch fabric for computer network |
US7239669B2 (en) * | 2002-04-30 | 2007-07-03 | Fulcrum Microsystems, Inc. | Asynchronous system-on-a-chip interconnect |
JP3770203B2 (ja) * | 2002-05-21 | 2006-04-26 | 日本電気株式会社 | クロスバの高速化方法及びクロスバの高速化方式 |
US7620040B2 (en) * | 2002-12-11 | 2009-11-17 | Aspen Networks, Inc. | Application non disruptive task migration in a network edge switch |
US20050091432A1 (en) * | 2003-10-28 | 2005-04-28 | Palmchip Corporation | Flexible matrix fabric design framework for multiple requestors and targets in system-on-chip designs |
EP1553495B1 (en) * | 2004-01-06 | 2015-11-18 | Infineon Technologies AG | Programme-controlled unit |
US7353317B2 (en) * | 2004-12-28 | 2008-04-01 | Intel Corporation | Method and apparatus for implementing heterogeneous interconnects |
US7426632B2 (en) * | 2005-03-31 | 2008-09-16 | Intel Corporation | Clock distribution for interconnect structures |
US7990983B2 (en) | 2005-03-31 | 2011-08-02 | Intel Corporation | Modular interconnect structure |
-
2005
- 2005-03-31 US US11/095,241 patent/US7990983B2/en not_active Expired - Fee Related
-
2006
- 2006-03-31 CN CN200610084167.6A patent/CN100573490C/zh not_active Expired - Fee Related
-
2011
- 2011-07-28 US US13/193,238 patent/US9363203B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060221984A1 (en) | 2006-10-05 |
US7990983B2 (en) | 2011-08-02 |
US9363203B2 (en) | 2016-06-07 |
CN1866235A (zh) | 2006-11-22 |
US20120020365A1 (en) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100573490C (zh) | 模块互连结构 | |
US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
TWI621022B (zh) | 於多重電纜pci快捷io互連中實施電纜故障切換 | |
CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
CN104239256B (zh) | 通过sas的pcie隧穿 | |
CN105051706A (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
CN102057363A (zh) | 从装置之间的直接数据传输 | |
CN101501660A (zh) | 因特网连接交换机和因特网连接系统 | |
CN109558371A (zh) | 管理控制器与微控制器之间的串行连接 | |
US20160196232A1 (en) | Commissioning Method, Master Control Board, and Service Board | |
CN102866980B (zh) | 用于多核微处理器片上互连网络的网络通信胞元 | |
CN109634900B (zh) | 一种基于axi协议的多层次低延迟互连结构 | |
CN102253914B (zh) | 数据传输处理方法、装置和设备接口 | |
CN103729333A (zh) | 多路时隙共享的背板总线结构及其实现方法 | |
CN105993148B (zh) | 网络接口 | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
US20080263248A1 (en) | Multi-drop extension for a communication protocol | |
CN209560543U (zh) | 大数据运算芯片 | |
CN106059927A (zh) | 一种星型结构的有限级联自动重构网络路由设备及其网络 | |
CN106528475A (zh) | 一种支持单八路和双四路动态分区的多路计算机系统 | |
US7426596B2 (en) | Integrated circuit with a scalable high-bandwidth architecture | |
CN101334763B (zh) | 主机与设备之间的数据传送方法 | |
CN103019995A (zh) | 基于1553b总线的接口板卡 | |
CN108287796A (zh) | 一种控制系统和可编程逻辑器件的通信方法 | |
JPH054653U (ja) | 端末アダプタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20210331 |
|
CF01 | Termination of patent right due to non-payment of annual fee |