CN100571491C - 具有改进的通路设计的单层或多层印刷电路板 - Google Patents

具有改进的通路设计的单层或多层印刷电路板 Download PDF

Info

Publication number
CN100571491C
CN100571491C CNB2005800386186A CN200580038618A CN100571491C CN 100571491 C CN100571491 C CN 100571491C CN B2005800386186 A CNB2005800386186 A CN B2005800386186A CN 200580038618 A CN200580038618 A CN 200580038618A CN 100571491 C CN100571491 C CN 100571491C
Authority
CN
China
Prior art keywords
circuit board
layer
conductive plate
hole
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800386186A
Other languages
English (en)
Other versions
CN101057531A (zh
Inventor
凯文·C·奥尔森
阿兰·E·王
彼得·埃勒纽斯
托马斯·W·古德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PPG Industries Ohio Inc
PPG Industries Inc
Original Assignee
PPG Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PPG Industries Inc filed Critical PPG Industries Inc
Publication of CN101057531A publication Critical patent/CN101057531A/zh
Application granted granted Critical
Publication of CN100571491C publication Critical patent/CN100571491C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

多层电路板的电路板或各个电路板包含导电板，该导电板涂有覆盖导电板的一个表面的绝缘顶层、覆盖导电板的另一表面的绝缘底层、覆盖导电板的边缘的绝缘边缘层。绝缘中间层可被夹在多层电路板组件的一对相邻的电路板之间。无凸区通孔或通路可贯穿电路板中的一个或更多个用于连接其相对表面上的电导体。

Description

具有改进的通路设计的单层或多层印刷电路板
(对相关申请的交叉引用)
本申请是在2002年8月26日提交的发明名称为“Single OrMulti-Layer Printed Circuit Board With Recessed Or ExtendedBreakaway Tabs And Method Of Manufacture Thereof”的美国专利申请No.10/227768的部分继续申请(CIP)，在此包含其作为参考，该专利申请是在2002年6月27日提交的发明名称为“Process ForCreating Vias For Circuit Assemblies”的美国专利申请No.10/184387的CIP，在此包含其作为参考。
背景技术
目前，印刷电路板作为较大的面板一部分被制造。虽然大多数常用的印刷电路板被制成标准尺寸的矩形形状，但各个印刷电路板可被配置为任意形状。当完成印刷电路板的制造时，主要通过机器切割或沿印刷电路板切割沟道的选线法(routing process)将其从较大的面板上切割和分开。在某些设计中，沿印刷电路板的沟道不完全包围印刷电路板的周界。而是，在沿印刷电路板的周界的几个位置上留下接头片(tab)，以在通过使接头片断开使该板从较大的面板上单个分开(singulate)之前将其固定到较大的面板上。一般地，印刷电路板中的金属板不扩展到其会通过选线法切割这些金属板的边缘。这样，不会在印刷电路板的边缘上留下暴露的导电金属。
由于印刷电路板的有限的尺寸稳定性在较大的面板上不允许一个高密度图案对准下一个，因此现有的从较大的面板切割印刷电路板的方法对于高密度板是不令人满意的。沿印刷电路板的周界所作的切割线进一步弱化面板材料，从而加剧一个图案对下一个图案的未对准。
被组装在常规的印刷电路板上的电子系统依赖于从耗散热的集成电路向印刷电路板的热传导以从集成电路去除一些热量。对于最大为约2瓦每个芯片的中间热量范围，向印刷电路板的传导足以在不需要体积大且昂贵的散热器的情况下冷却集成电路。但是，在高性能系统中，随着系统的密度和被集成电路覆盖的衬底的百分比增加，向印刷电路板传热的热路效率降低。在系统的密度充分增加的点上，印刷电路板作为用于集成电路的散热器不再有效。但是，随着系统密度增加，对于从集成电路到衬底再从衬底到环境的有效热传导的需要变得更加重要。由于趋于更高的系统密度和更大的集成电路覆盖率的进展，为了将衬底上的集成电路维持在安全的操作温度上，需要用于冷却衬底的手段。
除了热传导，高性能系统越来越需要低阻抗功率和接地电压电源以在较高的时钟速度上运行集成电路。一般地，通过使用与功率和接地面连接的低阻抗旁路电容器，功率和接地电源的AC阻抗降低。在常规的印刷电路板上，电容器通过贯穿板的一些厚度的通路与功率和接地面连接，从而增加该接点的阻抗并使系统的性能劣化。随着切换速度增加，在旁路电容器和功率和接地面之间进行低阻抗连接的问题变得更加重要。
因此，希望通过提供这样一种印刷电路板克服上述和其它问题，即，该印刷电路板具有一个或更多个印刷电路板层，这些印刷电路板层中的每一个具有延伸到其边缘并且基本上但不完全被绝缘材料覆盖的导电层。没有被绝缘材料覆盖的导电层的边缘可处于印刷电路板层的周界(或边缘)上或在接头片的边缘上，该接头片用于使该板与较大的面板的自由支配(disposable)部分耦合，该较大的面板是在制造中形成该板的面板。一旦使印刷电路板层从与其连接的各个接头片上单个分开，或者一旦在使印刷电路板从较大的面板的自由支配部分上单个分开的过程中使接头片断开，导电层的暴露边缘就会被暴露。在一个实施例中，一个或更多个接头片的断开端在印刷电路板的周界中的凹槽中终止。在第二实施例中，一个或更多个接头片的断开端从印刷电路板的周界向外延伸。
导电面可由可适合从设置在印刷电路板或印刷电路板层的一个或两个表面上的电气部件传导热和向电气部件提供功率或接地两种目的的金属形成。从第二实施例的印刷电路板的边缘向外延伸的接头片可与机械固定物和/或电气固定物耦合，以提供从印刷电路板到外部耦合的机械固定物的热流的路径，并/或向印刷电路板的导电层提供电功率。
各个印刷电路板层可包含一个或更多个穿过其中延伸全部或部分路线的无凸区(landless)通孔或通路。各个无凸区通孔或通路如希望的那样被配置为促进其中的导电材料的淀积(deposition)、所述导电材料的构图和蚀刻以及在在其各暴露端没有导电凸区的情况下的通孔或通路形成。
发明内容
本发明是由被层叠在一起的多个印刷电路板(PCB)形成的多层印刷电路板。各个PCB包含：导电板，该导电板涂有覆盖导电板的一个表面的绝缘顶层、覆盖导电板的另一表面的绝缘底层、覆盖导电板的边缘的绝缘边缘层；和限定于顶层和底层中的至少一个的面向外面的表面上的电路图案。绝缘中间层被夹在多个PCB中的第一PCB的顶层和多个PCB中的第二PCB的底层之间。
绝缘边缘层可包含暴露导电板的边缘的至少一部分的至少一个开口。
诸如但不限于导电柱的至少一个电导体可经由绝缘中间层电连接第一和第二PCB上的电路图案。
PCB中的一个的电路图案可包含一个PCB的顶层上的至少一个电导体和一个PCB的底层上的至少一个电导体。通孔或通路可贯穿一个PCB。通孔可具有电连接一个PCB的顶层上的一个电导体和一个PCB的底层上的一个电导体的延伸通过其中的导电内表面。导电内表面可通过绝缘通孔层在电学上与导电板隔开。
通孔的内表面可从邻近一个PCB的顶层的位置收敛到介于一个PCB的顶层和底层中间的位置，并从介于一个PCB的顶层和底层中间的位置发散到邻近一个PCB的底层的位置。
在断面中，通孔的内表面的一侧可从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。在断面中，通孔的内表面的相对侧可具有一般为双曲线形状的轮廓。
PCB中的一个的电路图案可包含一个PCB的顶层上的多个电导体和一个PCB的底层上的多个电导体。通孔或通路可贯穿一个PCB。通孔可具有延伸通过其中的多个通孔导体。各个通孔导体可通过被设置在导电板和多个通孔导体之间的通孔层被相互电隔离。各个通孔导体可与一个PCB的顶层上的至少一个电导体和/或一个PCB的底层上的至少一个电导体电连接。
通孔的内表面可从邻近一个PCB的顶层的位置收敛到介于一个PCB的顶层和底层中间的位置，并从介于一个PCB的顶层和底层中间的位置发散到邻近一个PCB的底层的位置。
在断面中，各通孔导体的内表面的一侧或被设置在一对通孔导体之间的绝缘通孔层的内表面的一侧可从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。具体而言，通孔导体的内表面的一侧或绝缘通孔层的内表面的一侧的断面可具有一般为双曲线的一边(side)的形状的轮廓。
本发明还是一种形成多层电路板的方法，该方法包括：(a)设置多个电路板，每个PCB包含以保形的方式涂有绝缘材料的导电板；(b)在电路板中的一个上形成第一电路；(c)在电路板中的另一个上形成第二电路；和(d)将多个PCB层叠在一起，使得绝缘中间层被设置在一个电路板和另一电路板之间，并使得第一和第二电路经由绝缘中间层被电连接。
每个电路可包含至少一个导体。以保形的方式涂敷的绝缘材料可包含暴露导电板的边缘的至少一部分的至少一个开口。导电板的边缘的至少一部分可处于在电路板的周界内或外从电路板延伸的接头片上。
该方法可包括用绝缘材料以保形的方式涂敷一个电路板的导电板中的通孔或通路。可以在通孔中的保形涂敷的绝缘材料的至少一部分上形成至少一个通孔导体。一个通孔导体可与在第一电路板的一侧形成的第一电路的至少一个导体和/或与在一个电路板的另一侧形成的一个电路的至少一个导体电连接。
该方法还可包括在通孔中的保形涂敷的绝缘材料上形成多个电隔离的通孔导体。各个通孔导体可与在第一电路板的一侧形成的第一电路的至少一个导体和/或在第一电路板的另一侧形成的第一电路的至少一个导体电连接。
通孔的内表面可从邻近一个电路板的顶面的位置收敛到介于一个电路板的顶面和底面中间的位置，并可从介于一个电路板的顶面和底面中间的位置发散到邻近一个电路板的底面的位置。
在断面中，通孔的内表面的一侧可从介于顶面和底面的中间的位置到邻近顶面的位置或邻近底面的位置具有弓形轮廓。具体而言，通孔的内表面的一侧的断面可具有一般为双曲线的一边的形状的轮廓。
本发明还是一种电路板，该电路板包括导电板，该导电板涂有覆盖导电板的一个表面的绝缘顶层、覆盖导电板的另一表面的绝缘底层和覆盖导电板的边缘的绝缘边缘层。电路板的顶层可包含电导体并且电路板的底层可包含电导体。通孔或通路可贯穿电路板。通孔可包含电连接顶层上的电导体和底层上的电导体的延伸通过其中的通孔导体。通孔导体可通过绝缘通孔层与导电板电隔离。
绝缘边缘层可包含暴露导电板的边缘的至少一部分的至少一个开口。
通孔的内表面可从邻近电路板的顶层的位置收敛到介于电路板的顶层和底层中间的位置，并可从介于电路板的顶层和底层中间的位置发散到邻近电路板的底层的位置。
在断面中，通孔的内表面的一侧可从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。具体而言，在断面中，通孔的内表面的相对的边可具有一般为双曲线的形状的轮廓。
电路板的顶层可包含多个电导体并且电路板的底层可包含多个电导体。通孔可包含延伸通过其中的多个通孔导体。各个通孔导体可相互电隔离。各个通孔导体可与顶层上的至少一个电导体和/或底层上的至少一个电导体电连接。
通孔的内表面可从邻近电路板的顶层的位置收敛到介于电路板的顶层和底层中间的位置，并可从介于电路板的顶层和底层中间的位置发散到邻近电路板的底层的位置。
在断面中，通孔的内表面的一侧可从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。具体而言，通孔的内表面的断面的一侧可具有一般为双曲线的一边的形状的轮廓。
最后，本发明是一种形成电路板的方法，该方法包括：(a)设置具有穿过其中的通孔或通路的电路板；(b)用绝缘材料以保形的方式涂敷包含通孔的内表面的导电板；(c)在保形涂敷的导电板的一侧形成导体；(d)在保形涂敷的导电板的另一侧形成另一导体；(e)在通孔中的绝缘材料上形成通孔导体，该通孔导体电连接保形涂敷导电板的一侧的导体和保形涂敷导电板的另一侧的导体。
步骤(c)可包含在保形涂敷导电板的一侧形成多个导体。步骤(d)可包含在保形涂敷导电板的另一侧形成多个导体。步骤(e)可包含在通孔中的绝缘材料上形成多个通孔导体。各个通孔导体可相互电隔离。各个通孔导体可与保形涂敷导电板的一侧的至少一个导体和保形涂敷导电板的另一侧的至少一个导体电连接。
以保形的方式涂敷的绝缘材料可包含暴露导电板的边缘的至少一部分的至少一个开口。导电体的边缘的至少一部分可处于在电路板的周界内或外从电路板延伸的接头片上。
通孔的内表面可从邻近保形涂敷导电板的一侧的位置收敛到介于保形涂敷导电板的一侧和另一侧中间的位置，并可从介于保形涂敷导电板的一侧和另一侧中间的位置发散到邻近保形涂敷导电板的另一侧的位置。
在断面中，通孔的内表面的一侧可从介于一侧和另一侧的中间的位置到邻近一侧的位置或邻近另一侧的位置具有弓形轮廓。具体而言，断面的一侧可具有一般为双曲线的一边的形状的轮廓。
附图说明
图1是根据本发明的具有被绝缘材料包围的穿孔导电面的印刷电路板层的剖面透视图；
图2是图1所示的类型的印刷电路板层的一部分的剖面透视图，包含在其面向外面的表面上形成的电路图案；
图3和图4是根据本发明的具有从其中形成不同的电路板层的面板的平面图；
图5是以其电路板层相互对准的方式被层叠在一起的图3和图4所示的面板的平面图；
图6是图3和图4中的面板利用以将它们的电路板层与面板的自由支配部分连接的接头片的孤立平面图；
图7是表示在响应向其施加的断开力的施加断开后、图6中所示的接头片的孤立平面图；
图8是沿图7中的线VIII-VIII切取的视图；
图9和图10是包含根据本发明的印刷电路板层的面板的平面图；
图11是以其电路板层相互对准的方式被层叠在一起的图9和图10所示的面板的平面图；
图12是从它们的各个面板的自由支配部分上单个分开的图11中所示的层叠的印刷电路板层的平面图；
图13是沿图12中的线XIII-XIII切取的断面；
图14是图12中所示的单个分开的层叠的电路板层的平面图，该电路板层的某些接头片与安装固定结构耦合而某些接头片与电气固定结构耦合；
图15是图12的层叠的印刷电路板层的断面侧视图，这些印刷电路板层包含设置在其间的任选的绝缘中间层并具有用于电连接各个印刷电路板层上的电路图案的穿过绝缘中间层设置的示例性导体；
图16是根据本发明的印刷电路板层的孤立断面的平面图，该印刷电路板层包含其中具有单个通孔导体的无凸区通孔(或通路)；
图17是沿图16中的线XVII-XVII切取的断面；
图18是根据本发明的印刷电路板层的平面图，该印刷电路板层包含其中具有多个通孔导体的无凸区通孔(或通路)；
图19是沿图18中的线XIX-XIX切取的断面。
具体实施方式
参照图1，印刷电路板层2包含导电板或箔4。板4可由铜箔、铁-镍合金或它们的组合形成。板4可以是图1所示的穿孔板，或者可以是实心板。为了防止用于将集成电路或封装的集成电路(未示出)粘接到印刷电路板层2上的粘接接合的失效，希望板4具有与一般制备集成电路的硅材料相当的热膨胀系数。将板4描述为穿孔意味着板4是具有以规则的间隔隔开的多个通孔或通路6的网孔板。
在板4的周围形成电绝缘涂层8。该涂层8可以以本领域中公知的任何方式、诸如保形涂敷、在板4周围形成。具体而言，涂层8形成覆盖板4的顶面12的绝缘顶层10、覆盖板4的底面16的绝缘底层14、和覆盖板4的边缘20的绝缘边层18。当板4涂有涂层8时，各通孔或通路6的内表面也涂有涂层8。因此，板4没有任何部分不被涂层8涂敷。
参照图2并继续参照图1，以上述方式形成的印刷电路板层2可具有通过常规工艺在顶层10的向外的表面和/或底层14的向外的表面上形成的导电图案。特别地，可以利用一种或更多种光刻技术和一种或更多种金属化技术在顶层10的向外的表面和/或底层14的向外的表面上形成导电图案。该导电图案可包含未镀层的通孔或通路6-1、镀层的封死的通孔或通路6-2和/或镀层的通孔或通路6-3。在于2002年6月27日提交的发明名称为“Process For Creating Vias For CircuitAssemblies”的美国专利申请序号No.10/184387中，可以找到关于印刷电路板层2的形成和在顶层10和/或底层14上形成包含一种或更多种类型的通孔或通路6的导电图案的其它细节，该专利申请被受让给与本申请相同的受让人并被包含作为参考。
现在将说明面板形式的一个或更多个印刷电路板层2的制备和用于形成多层印刷电路板组件的多个印刷电路板层的组装。
参照图3，一个或更多个第一印刷电路板(PCB)层30作为面板32的一部分被制造。各个第一PCB层30被面板32的自由支配部分34包围。根据本发明，各个第一PCB层30通过一个或更多个接头片36与面板32的自由支配部分34耦合。
现在将说明将面板32制备成图3中所示的形式的一般步骤。首先，面板32的尺寸的诸如导电板4的第一导电板被提供。该板可根据应用为实心板或穿孔板。然后，通过图案蚀刻或机械切割或选线法在导电板中形成切割线或槽38以限定面板32的各个第一PCB层30的周界。这些槽38被在处理过程中将各个第一PCB层30保持在自由支配部分34上的接头片36中断。
然后，以在槽38的形成过程中被暴露的与各个第一PCB层30相关的导电板的顶面、底面和边缘由此被覆盖的方式在形成面板32的导电板上淀积诸如涂层8的电绝缘涂层。如果导电板是穿孔板，那么电绝缘涂层还覆盖各个通孔或通路的内表面。另外，在槽38的形成过程中限定的各个接头片36的顶面和底面和边缘也可被电绝缘涂层覆盖。在槽38的形成过程中限定的自由支配部分34的顶面和底面和边缘还可覆盖有电绝缘涂层。但这不是所需要的。但是，一般面板32的导电板的所有边缘、表面和设置通路的情况下的各个通孔的内表面被电绝缘涂层覆盖。
然后，利用在本领域中公知并在在这里作为参考被包含的上述美国专利申请中说明的光刻处理技术和金属化技术，以在在与各个第一PCB层30相关的导电板的部分上淀积的电绝缘涂层的暴露表面的一个或两个上限定电路图案40。
如果各个第一PCB层30在电路图案40在其上形成之后准备好使用，那么可通过向连接各个第一PCB层30和自由支配部分34的各个接头片36施加断开力，从面板32单个分开各个第一PCB层30。但是，如果希望的话，可以在电路图案40上形成电绝缘涂层(未示出)和电路图案(未示出)的一个或更多个附加层，使得电路图案的各个层通过利用常规的工艺以希望的方式被互连。然后，可通过向连接各个第一PCB层30和自由支配部分34的各个接头片36施加断开力，从面板32单个分开各个第一PCB层30。如果断开力在第一PCB层30的周界(或边缘)上即在接头片36和第一PCB层30之间的边界上被施加到各个接头片36上，那么连接所述接头片的第一PCB层30的边缘的一部分被暴露。具体而言，在第一PCB层30的周界上从第一PCB层30分开各个接头片36会暴露以前连接所述接头片36的第一PCB层30的导电板的边缘的一部分。
作为替代方案，面板32的各个第一PCB层30可被层叠到图4中所示的面板44的第二PCB层42上。面板44包含通过接头片48与面板44的自由支配部分46连接的一个或更多个第二PCB层42，该接头片48在以与上面关于在面板32中形成槽38说明的方式相同的方式在面板44的导电板中形成槽50的过程中被限定。
电绝缘涂层以使得在形成槽50的过程中被暴露的与各个第二PCB层42相关的导电板的顶面、底面和边缘被覆盖的方式被淀积在形成面板44的导电板上。如果导电板是穿孔的，那么电绝缘涂层还覆盖各个通孔或通路的内表面。另外，在形成槽50的过程中被限定的各个接头片48的顶面、底面和边缘也可被电绝缘涂层覆盖。在形成槽50的过程中被限定的自由支配部分46的顶面、底面和边缘也可覆盖有电绝缘涂层。但这不是必须的。但是，一般地，面板44的导电板的所有边缘、表面和设置通路的情况下的各个通路的内表面均被电绝缘涂层覆盖。
各个第二PCB层42具有在被淀积在与各个第二PCB层42相关的导电板的一部分上的电绝缘涂层的一个或两个暴露表面上形成的电路图案52。如果希望的话，各个第二PCB层42可包含在电路图案52上形成的电绝缘涂层和电路图案的一个或更多个附加层，使得电路图案的各个层通过利用常规的工艺以希望的方式被互连。
参照图5，并继续参照图3和图4，面板32和44可以以本领域中公知的方式被层叠在一起，使得各个第一PCB层30对准相应的第二PCB层42以形成多层PCB组件60。可以利用本领域中公知的适当的技术以在电路图案40和电路图案52之间形成一个或更多个电连接。为了简化说明，这里将不说明电路图案40和电路图案52之间的一个或更多个电连接的形成。
如图5所示，当面板32和44被层叠在一起时，面板32的接头片36不与面板44的接头片48重叠。这样，形成各个多层PCB组件60的PCB层30和42可相互独立地分别从它们的自由支配部分34和46上单个分开。但是，如果希望的话，一个或更多个接头片36和48可在面板32和44被层叠时相互对准。
可以通过向连接各个第二PCB层42和自由支配部分46的各个接头片48施加断开力，从面板44单个分开各个第二PCB层42。被施加到各个接头片48的断开力可被施加到相应的第二PCB层42的周界(或边缘)上即接头片48和第二PCB层42之间的边界上，由此暴露第二PCB层42的边缘的一部分，特别是以前连接所述接头片48的第二PCB层42的导电板的边缘的一部分。
参照图6和图7，并继续参照图3～5，作为替代方案，不是分别在相应的第一PCB层30和第二PCB层42的周界(或边缘)上断开一个或更多个接头片36和48，而是将接头片36和48中的一个或更多个配置为在中间断开其端部，以有利于相应的PCB层30和42从相应的自由支配部分34和46上的单个分开。如果希望的话，各个这种接头片36和48被配置为断开的位置可在相应的PCB层的凹槽内被接收，于是，在断开后，保持固定到PCB层上的接头片没有任何一部分伸出PCB层的周界。现在将参照面板32的示例性的接头片36说明各个这种接头片36和48。但应理解，面板44的各个接头片48与面板32的各个接头片36类似，因此，示例性的接头片36的以下说明适于各个接头片48。
如图6所示，示例性的接头片36在第一PCB层30和自由支配部分34之间延伸。为了有利于断开，示例性的接头片36沿其长度包含又被称为夏比(Charpy)缺口的变窄部分62。该变窄部分62使得示例性的接头片36能够在明确限定的位置上断开，由此，示例性的接头片36分成保持附着在第一PCB层30上的第一部分64和保持附着在自由支配部分34上的第二部分66。
示例性接头片36的相对侧上的槽38的端部限定第一PCB层30的周界70内的凹槽68。对于本说明，第一PCB层30的周界70包含第一PCB层30的外边缘72和跨过各个凹槽68的外边缘72的假想延长线74。如示出的那样，各个接头片36的变窄部分62处于第一PCB层30的周界70内。由此，当示例性的接头片36分为第一部分64和第二部分66时，各个第一部分64的顶端76在凹槽68内终止。
参照图8并继续参照所有前面的图，由于第一PCB层30和示例性的接头片36包含涂有诸如图1中的涂层8的电绝缘涂层80的诸如图1中的板4的导电板78，因此，断开示例性的接头片36会暴露导电板78的边缘的较小的部分82和包围的电绝缘涂层80。由于只有示例性的接头片36的第一部分64的顶端76包含被暴露的导电板78的较小部分82，因此导电板78的基本上所有的边缘均被电绝缘涂层80覆盖，特别是电绝缘涂层80的绝缘边缘层。因此，与覆盖有电绝缘涂层80的绝缘边缘层的导电板78的边缘的无意电接触可被避免。
第一PCB层30和第二PCB层42的导电板可被利用以从被设置在其一个或两个表面上的电部件带走热量。另外，各个多层PCB组件60的PCB层30和42的导电板可被利用以对被设置在多层PCB组件60的面向外面的表面上的电部件提供电功率和接地。通过将设置在多层PCB组件60上的各个集成电路的电源线连接到一个PCB层30和42的导电板上并将各个集成电路的接地线连接到另一PCB层30和42的导电板上，实现这一点。各个PCB层30和42的导电板可然后通过适当的固定装置经由在一个或更多个接头片36的第一部分64上暴露的导电板的边缘的较小部分82与外部电源的功率端子和接地端子中的适当的一个连接。
参照图9，第一PCB层90可以以与上面关于图3讨论的第一PCB层30相同的方式被制造。一个或更多个接头片92可从第一PCB层90的周界94外伸，并将其连接到也包含第一PCB层90和接头片92的面板98的自由支配部分96上。可以分别以与PCB层30和42与接头片36和48类似的方式、从顶面、底面和边缘涂有电绝缘涂层的导电板形成第一PCB层90和接头片92。但是，电绝缘涂层可从一个或更多个接头片92被省略，或者可在淀积后从一个或更多个接头片92上被去除。接头片92中的一个或更多个可分别包含安装孔100，该安装孔100可被用于使接头片92与安装硬件或诸如电源的外部电路耦合。
可以通过利用本领域公知的光刻处理技术和金属化技术在第一PCB层90的一个或两个暴露表面上形成电路图案101。一旦第一PCB层90具有在其一个或两个暴露表面形成的电路图案101，第一PCB层90和各个接头片92就可从面板98特别是自由支配部分96上单个分开，并按现状被利用。但是，如果希望的话，可以在电路图案101上形成电绝缘涂层和电路图案的一个或更多个附加层，使得电路图案的各个层通过利用常规的工艺以希望的方式被互连。然后，可以从面板98上单个分开第一PCB层90和各个接头片92。
参照图10和图11，如果希望的话，面板98可以以本领域公知的方式被层叠到层面板106上，使得第一PCB层90被层叠为对准面板106的第二PCB层102，以形成图11～13最好地示出的多层PCB组件104。第二PCB层102是包含接头片108和自由支配部分110的面板106的一部分。一个或更多个接头片108可分别包含可被用于使接头片108与适当的机械硬件或电路耦合的安装孔112。可以分别以与PCB层30和42和接头片36和48类似的方式、从涂有电绝缘涂层的导电板形成第二PCB层102和接头片108。但是，电绝缘涂层可以从各个接头片108上被省略，或者可在淀积后从各个接头片108上被去除。
可以通过利用本领域公知的光刻处理技术和金属化技术在第二PCB层102的一个或两个表面上形成电路图案114。可以利用本领域公知的适当的技术以在电路图案101和电路图案114之间形成一个或更多个电连接。
然后，参照图12并继续参照图11，断开力可被施加到各个接头片92和108上，以从自由支配部分96和110上单个分开第一和第二PCB层90和102，并由此单个分开多层PCB组件104。为了有利于向各个接头片92和108施加断开力，接头片92和108可被定位在第一和第二PCB层90和102上，使得它们不相互交迭。如示出的那样，所有的各个接头片92和所有的各个接头片108分别与第一和第二PCB层90和102保持。因此，施加到各个接头片92和各个接头片108上的断开力导致其分别从自由支配部分96和110上断开。为了使得各个接头片92和108整齐地从自由支配部分96和110上断开，可以在各个接头片92和108以及各个自由支配部分96和110的边界上形成断开线或划线以弱化其间的机械连接。可以通过具有撞锤的机械压力机向各个接头片92和108施加适当的断开力，该撞锤具有适当的形状的尖端用于导致向接头片特别是划线施加断开力。
作为替代方案，断开力可分别在第一和第二PCB层90和102的周界(或边缘)上即在各个接头片90和92以及第一和第二PCB层90和102之间的边界上被施加到各个接头片92和108上。一旦施加这种断开力，分别连接接头片92和108的第一和第二PCB层90和102的边缘的部分就被暴露。具体而言，分别在第一和第二PCB层90和102的周界上使各个接头片92和108与第一和第二PCB层90和102分开会暴露以前连接所述接头片92和108的第一和第二PCB层90和102的导电板的边缘的部分。
参照图13并继续参照图11和图12，假定断开力被施加到各个接头片92和各个接头片108上分别导致其从自由支配部分96和110上断开，在适当的时间，诸如但不限于封装的集成电路、未封装的倒装晶片集成电路、电阻器、电容器和/或电感器的一个或更多个电部件120可以以本领域公知的方式与多层PCB组件104的电路图案101和/或电路图案114的适当的点耦合。并且，如图14所示，一个或更多个接头片92和/或108可与安装固定结构122或诸如电源124的电气固定结构耦合。由于各个接头片92是与第一PCB层90相关的导电板130的一部分，并且由于各个接头片108是与第二PCB层102相关的导电板132的一部分，因此，将一个或更多个接头片92连接到电源124的一个端子上并将一个或更多个接头片108连接到电源124的另一端子上将因此向导电板130和132施加偏压。以这种方式向导电板130和132提供电功率会简化对于与多层PCB组件104的一个或两个面向外面的表面耦合的各个电部件例如电部件120的电功率供应。
另外，诸如一个或更多个电容器134的其它电部件可被连在相邻的一对接头片92和108之间。在相邻的一对接头片92和108之间包含一个或更多个电容器134会减少对于在多层PCB组件104的面向外面的表面的一个或两个上安装滤波电容器以对在其上设置的电部件提供电滤波(electrical filtering)的需要。
与示例性的接头片36的顶端类似，各个接头片92的顶端136和各个接头片108的顶端137分别包含导电板130和132的暴露边缘。另外，为了有利于其间的诸如电容器134的电部件的连接，分别与相邻的一对接头片92和108相关的导电板130和132的顶面和/或底面中的全部或一部分可被暴露。
如图13所示，多层PCB组件104包含被直接层叠到第二PCB层102的电绝缘涂层的一个表面上的第一PCB层90的电绝缘涂层的一个表面。但是，如果希望的话，可以如图15所示在第一和第二PCB层90和102之间设置绝缘中间层140。特别地，第一PCB层90的一个表面可被层叠到绝缘中间层140的一个表面上，而绝缘中间层140的另一表面可被层叠到第二PCB层102的一个表面上。
诸如较小的导电柱的一个或更多个导体142可通过绝缘中间层140伸出，用于将第一PCB层90上的电路图案101的一个或更多个点连接到第二PCB层102上的电路图案114的一个或更多个点上。由于诸如导体142的导体是本领域中公知的，因此这里将不对关于这种导体的使用的细节进行说明。
虽然已关于第一和第二PCB层90和102说明了绝缘中间层140的使用，但应理解，可以以与与图15所示的多层PCB组件104一起使用绝缘中间层140的方式相同的方式与图5所示的多层PCB组件60一起利用诸如绝缘中间层140的绝缘中间层。特别地，第一PCB层30的各个实例的一个表面可被层叠到诸如绝缘中间层140的绝缘中间层的表面上，而绝缘中间层的另一表面可被层叠到第二PCB层42的实例的一个表面上，以形成在第一和第二PCB层30和42之间包含绝缘中间层的多层PCB组件60的实施例。
在图3～5和图9～12中，各个PCB层30、42、90和102被示为包含穿过其中的一个或更多个常规的带镀层(plated)通孔(或通路)。各个这种常规的带镀层通孔(或通路)在其在印刷电路板层的暴露表面上终止的各个端部包含环绕其周围的所谓“凸区(land)”L(例如参见图2)。使用环绕在印刷电路板层的暴露表面上终止的带镀层通孔(或通路)的各个端部的凸区L使得通路中的导电材料能够以本领域公知的方式与印刷电路板的表面上的例如导电迹线或导线的导体电连接。使用环绕在印刷电路板层的暴露表面上终止的带镀层通孔(或通路)的各个端部的凸区L的一个问题是，用于形成凸区L的附加导电材料在安装印刷电路板层上的电部件的过程中提供更多的与相邻的导线或凸区L形成电短路(electrical short)的机会。并且，使用凸区L会减小印刷电路板层上的导体线和凸区的可用密度。具体而言，印刷电路板层根据关于诸如凸区L和导线的相邻导体的边缘之间的最小间隔的规则被制造。因此，消除环绕通孔或通路的各个暴露端部的凸区L使得诸如相邻的凸区L或相邻的导线的相邻结构被移动为比不违反最小间隔规则的无凸区通孔或通路更近。因此，希望消除环绕通孔或通路的各个暴露端部的凸区L的使用。
现在重新参照图1说明形成具有无凸区通孔或通路的印刷电路板层2的方法。如上面关于图1说明的那样，印刷电路板层2包含由铜箔、铁镍合金或它们的组合形成的导电板或箔片4。在一个希望的实施例中，导电板4由因瓦合金形成。板4可具有贯穿板4的一个或更多个通孔或通路6。
参照图16和图17并继续参照图1，其中包含各个通孔6的板4任选地以保形的方式涂有铜层144。希望铜层144被电淀积到板4上。但这不应被解释为限制本发明。
为了避免形成板4的材料的热膨胀系数和在铜层144上淀积的材料或安装到印刷电路板层2上的电部件的热膨胀系数之间的失配，当板4由铜以外的材料形成时，使用铜层144是特别有利的。
然后，板4或铜层144(如果存在的话)以保形的方式涂有形成涂层8的绝缘材料。希望形成涂层8的绝缘材料最初被电淀积到板4或铜层144(如果存在的话)上。电淀积该绝缘材料会产生符合板4或铜层144(如果存在的话)的表面或边缘的基本上均匀的层。但据观察，电淀积的绝缘材料的该基本上均匀的层具有在其上形成例如电路图案146的电路图案不希望有的相对粗糙的表面。因此，在绝缘材料被电淀积后，PCB层2被加热到足以导致绝缘材料总体或部分熔化的高温。一旦熔化，被淀积到板4或铜层144(如果存在的话)的相对表面上的绝缘材料就会流动并变平，由此变得足够平坦，使得在冷却时提供用于在其上形成电路图案146的适当地平滑和均匀的表面。熔化绝缘材料还使得能够使其沿各个通孔6的边缘流动。更具体地，熔化绝缘材料导致通孔6中的绝缘材料的形状从其保形涂敷形状(以虚线(phantom)示出)变为图17中的断面示出的形状。当重新冷却为固体时，各通孔6内的绝缘材料保持基本与图17所示的形状相同的形状。
一旦冷却，绝缘材料就形成涂层8。涂层8包含：覆盖板4的顶面12或铜层144(如果存在的话)的顶面148的绝缘顶层10；覆盖板4的底面16或铜层144(如果存在的话)的底面150的绝缘底层14；覆盖板4的边缘20的绝缘边缘层18(图1最好地示出)；以及，对于各个通孔6，覆盖板4的内表面154或铜层144(如果存在的话)的内表面156的绝缘通孔层152。
可以看出，一旦形成涂层8特别是绝缘通孔层152，绝缘通孔层152的表面就从邻近顶层10的位置收敛到介于顶层10和底层14中间的位置并从介于顶层10和底层14中间的位置发散到邻近底层14的位置。
如图17中的通孔6的断面所示，绝缘通孔层152的一侧从介于顶层10和底层14中间的位置到邻近顶层10或底层14的位置具有弓形轮廓。并且，如图17中的通孔6的断面所示，绝缘通孔层152的相对侧具有一般为双曲线形状的轮廓。
一旦形成涂层8，就在涂层8上即在顶层10、底层14、绝缘边缘层18和各个绝缘通孔层152上形成例如电淀积铜层。由于绝缘通孔层152具有图17所示的形式，因此涂层8上的电淀积的铜符合绝缘通孔层152的弓形表面。换句话说，在涂层8上电淀积的铜保形涂敷涂层8特别是绝缘通孔层152的弓形表面。
然后，在涂层8上电淀积的铜可以以本领域公知的方式被构图和蚀刻以限定其上的电路图案146。示例性的电路图案146包含顶层10上的导电迹线158～164、底面14上的导电迹线166和168以及各绝缘通孔层152的表面上的一个或更多个通孔导体170。如图17所示，通孔导体170具有基本上均匀的厚度。
通孔导体170的内表面的相对侧具有最小直径D1。绝缘通孔层152的弓形表面使得能够在不需要图16中的虚线所示的凸区L的情况下在通孔导体170和导电迹线160、162、166和168之间建立电连接。
参照图18和图19并继续参照图1、16和17，如何希望的话，通孔6不是包含单一的通孔导体170，而是包含在绝缘通孔层152上形成的多个电隔离的通孔导体170-1、170-2等。各个通孔导体170-1、170-2等可用于将在顶层10上限定的导电迹线连接到在底层14上限定的导电迹线上。例如，通孔导体170-1可用于电连接涂层8的分别设置在顶层10和底层14上的导电迹线160和导电迹线166。类似地，通孔导体170-2可用于电连接涂层8的分别设置在顶层10和底层14上的导电迹线162和导电迹线168。
通过绝缘通孔层152的弓形形状、并由此通过在绝缘通孔层152上电淀积的铜的弓形形状、促进在绝缘通孔层152上形成多个电隔离的通孔导体170的能力。具体而言，在绝缘通孔层152上电淀积的铜的弓形形状使得光刻胶能够以本领域公知的方式被淀积于其上并然后被构图和蚀刻。然后，未硬化的光刻胶和所述未硬化的光刻胶下面的铜通过诸如化学蚀刻的本领域公知的手段被去除，以在通孔6中限定多个通孔导体170-1、170-2等。然后，硬化的光刻胶可通过本领域公知的手段被去除。
如图18最好地示出那样，去除在绝缘通孔层152上电淀积的铜的部分以在通孔6中限定多个通孔导体170导致相对的通孔导体170的表面之间的具有最小直径D1的通孔6。相反，电淀积的铜已被去除的绝缘通孔层152的相对表面将具有比直径D1大的第二直径D2。
用于在通孔6中限定多个通孔导体170的光刻胶希望为保形涂敷在通孔6的绝缘通孔层152上电淀积的铜的电淀积的光刻胶。在授权给Kahle，II等的美国专利No.6560053、授权给Kahle，II等的5733479、授权给Martin等的5721088和授权给McMurdie的6100008中公开了适当的示例性的可电淀积的光刻胶，在此包含它们作为参考。
为了在绝缘通孔层152上限定多个电隔离的通孔导体170，在通孔6的绝缘通孔层152上电淀积的铜的弓形表面上的电淀积的光刻胶的组合有利于将光刻胶暴露于适当的硬化辐射。相反，现有的通孔的垂直表面限制或妨碍将通孔中的光刻胶均匀暴露于硬化辐射，特别是暴露于可用于限定涂层8的顶层10和底层14上的一个或更多个导电迹线或电路图案的任何其它部分的准直光。
上面关于图16～19说明的两个或更多个印刷电路板层2可用于形成具有或没有夹在两个或更多个相邻的印刷电路板层2之间的绝缘中间层140的诸如多层PCB组件60或104的多层印刷电路板组件。与印刷电路板层40、52、90和102类似，图16～19中所示的印刷电路板层2可通过诸如接头片36、48、92或108的一个或更多个接头片与面板的自由支配部分连接，并可以以上面关于印刷电路板层40、52、90和102说明的方式中的任何一种从面板上单个分开。
可以看出，本发明提供具有一个或更多个印刷电路板层的印刷电路板，每个印刷电路板层具有延伸到印刷电路板的边缘而又基本上而不是完全被绝缘材料覆盖的导电面。未被绝缘材料覆盖的导电层的边缘被定位在用于将电路板层耦合到在制造过程中形成印刷电路板层的较大的面板的自由支配部分上的电路板层的边缘或接头片上。一旦将印刷电路板层从面板的自由支配部分上单个分开，导电层的暴露边缘就会被暴露。
各电路板层的导电层可起双重目的：从在印刷电路板或印刷电路板层的一个或两个表面上设置的电部件上带走热量、和向电部件提供电功率或接地。
本发明还提供具有穿过其中的一个或更多个无凸区通孔的印刷电路板层。希望的是，在断面中，各个通孔的内表面的一侧从介于其端部的中间的位置到邻近其一端的位置或邻近其另一端的位置具有弓形轮廓。在一个希望的实施例中，在断面中，通孔的内表面的相对侧具有一般为双曲线形状的轮廓。由于各通孔的一侧的内表面沿断面具有弓形轮廓，因此各个通孔可包含延伸通过其中的单个通孔导体或延伸通过其中的多个电隔离的通孔导体。在单个通孔中形成大量的电隔离的通孔导体的能力使得能够减少在其相对的表面或层之间传递信号所需要的穿过电路板的通孔的数量。因此，使用根据本发明的无凸区通孔或通路能够减少为了在印刷电路板的相对的表面之间传递信号在印刷电路板中需要的通孔或通路的数量。
已参照优选的实施例对本发明进行了说明。其它人在阅读和理解前面的详细说明时能够想到明显的修改和变更方式。例如，多层PCB组件60被描述为在具有或没有层叠在PCB层30和42之间的诸如绝缘中间层140的绝缘层的情况下通过将PCB层30和42层叠在一起形成。但是，可以在具有或没有被层叠在一对或更多个相邻的对的PCB层之间的诸如绝缘中间层140的绝缘层的情况下、各对相邻的PCB层的电路图案以希望的方式被电连接、从层叠在一起的三个或更多个PCB层形成多层PCB组件。并且，例如电容器134的电部件被描述为与多层PCB组件104的相邻PCB层90和102的接头片92和108连接。但是，电部件可被连在具有三个或更多个PCB层的多层PCB组件的相邻或非相邻的PCB层的接头片之间。本发明的意图在于被解释为包含落在所附的权利要求或其等同物的范围内的所有这种修改和变更方式。

Claims (32)

1.一种多层电路板，包括：
多个电路板，每个电路板包含：导电板，该导电板涂有覆盖导电板的一个表面的绝缘顶层、覆盖导电板的另一表面的绝缘底层、覆盖导电板的边缘的绝缘边缘层；和限定于顶层和底层中的至少一个的面向外面的表面上的电路图案；和
夹在多个电路板中的第一电路板的顶层和多个电路板中的第二电路板的底层之间的绝缘中间层。
2.根据权利要求1的电路板，其中，绝缘边缘层包含暴露导电板的边缘的至少一部分的至少一个开口。
3.根据权利要求1的电路板，还包括经由绝缘中间层电连接第一和第二电路板上的电路图案的至少一个电导体。
4.根据权利要求1的电路板，其中，
电路板中的一个的电路图案包含该一个电路板的顶层上的至少一个电导体和所述一个电路板的底层上的至少一个电导体；并且
通孔或通路贯穿所述一个电路板，该通孔具有延伸通过其中的电连接所述一个电路板的顶层上的一个电导体和所述一个电路板的底层上的一个电导体的导电内表面，该导电内表面通过绝缘通孔层与导电板电隔离。
5.根据权利要求4的电路板，其中，通孔的内表面从邻近所述一个电路板的顶层的位置收敛到介于所述一个电路板的顶层和底层中间的位置，并从介于所述一个电路板的顶层和底层中间的位置发散到邻近所述一个电路板的底层的位置。
6.根据权利要求5的电路板，其中，在断面中，通孔的一侧的内表面从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。
7.根据权利要求6的电路板，其中，在断面中，通孔的内表面的相对侧具有一般为双曲线形状的轮廓。
8.根据权利要求1的电路板，其中，
电路板中的一个的电路图案包含该一个电路板的顶层上的多个电导体和所述一个电路板的底层上的多个电导体；并且
通孔或通路贯穿所述一个电路板，该通孔具有延伸通过其中的多个通孔导体，各个通孔导体被相互电隔离，各个通孔导体与所述一个电路板的顶层或底层上的至少一个电导体电连接。
9.根据权利要求8的电路板，其中，通孔的内表面从邻近所述一个电路板的顶层的位置收敛到介于所述一个电路板的顶层和底层中间的位置，并从介于所述一个电路板的顶层和底层中间的位置发散到邻近所述一个电路板的底层的位置。
10.根据权利要求9的电路板，其中，在断面中，通孔导体中的一个或被设置在一对通孔导体之间的绝缘通孔层的一侧从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。
11.根据权利要求10的电路板，其中，一个通孔导体或被设置在一对通孔导体之间的绝缘通孔层的一侧的断面具有一般为双曲线的一边的形状的轮廓。
12.一种形成多层电路板的方法，包括：
(a)设置多个电路板，每个电路板包含以保形的方式涂有绝缘材料的导电板；
(b)在电路板中的一个上形成第一电路；
(c)在电路板中的另一个上形成第二电路；和
(d)将多个电路板层叠在一起，使得绝缘中间层被设置在所述一个电路板和所述另一电路板之间，并使得第一和第二电路经由绝缘中间层中的导体被电连接。
13.根据权利要求12的方法，其中，每个电路包含至少一个导体。
14.根据权利要求12的方法，其中，以保形的方式涂敷的绝缘材料包含暴露导电板的边缘的至少一部分的至少一个开口。
15.根据权利要求14的方法，其中，一个开口处于在电路板的周界内或外从电路板延伸的接头片上。
16.根据权利要求12的方法，还包括：
用绝缘材料以保形的方式涂敷所述一个电路板的导电板的通孔或通路；和
在通孔中的绝缘材料的至少一部分上形成至少一个通孔导体，使得所述一个通孔导体与在第一电路板的一侧形成的第一电路的至少一个导体电连接，并与在所述一个电路板的另一侧形成的一个电路的至少一个导体电连接。
17.根据权利要求16的方法，还包括在通孔中的绝缘材料上形成多个电隔离的通孔导体，使得各个通孔导体与在第一电路板的一侧或另一侧形成的第一电路的至少一个导体电连接。
18.根据权利要求17的方法，其中，通孔的内表面从邻近所述一个电路板的顶面的位置收敛到介于所述一个电路板的顶面和底面中间的位置，并从介于所述一个电路板的顶面和底面中间的位置发散到邻近所述一个电路板的底面的位置。
19.根据权利要求18的方法，其中，在断面中，通孔的一侧从介于顶面和底面的中间的位置到邻近顶面的位置或邻近底面的位置具有弓形轮廓。
20.根据权利要求19的方法，其中，通孔的一侧的断面具有一般为双曲线的一边的形状的轮廓。
21.一种电路板，包括：
导电板，该导电板涂有覆盖导电板的一个表面的绝缘顶层、覆盖导电板的另一表面的绝缘底层、覆盖导电板的边缘的绝缘边缘层；
电路板的顶层上的电导体和电路板的底层上的电导体；和
穿过电路板的通孔或通路，该通孔具有延伸通过其中的电连接顶层上的电导体和底层上的电导体的通孔导体，该通孔导体通过绝缘通孔层与导电板电隔离，其中，通孔的内表面从邻近电路板的顶层的位置收敛到介于电路板的顶层和底层中间的位置，并从介于电路板的顶层和底层中间的位置发散到邻近电路板的底层的位置。
22.根据权利要求21的电路板，其中，绝缘边缘层包含暴露导电板的边缘的至少一部分的至少一个开口。
23.根据权利要求21的电路板，其中，在断面中，通孔的内表面的一侧从介于顶层和底层的中间的位置到邻近顶层的位置或邻近底层的位置具有弓形轮廓。
24.根据权利要求23的电路板，其中，在断面中，通孔的内表面的相对侧具有一般为双曲线的形状的轮廓。
25.根据权利要求21的电路板，还包括电路板的顶层上的多个电导体和电路板的底层上的多个电导体，其中，
通孔包含延伸通过其中的多个通孔导体；
各个通孔导体相互电隔离；并且
各个通孔导体与顶层上的至少一个电导体和底层上的至少一个电导体电连接。
26.一种形成电路板的方法，包括：
(a)设置具有穿过其中的通孔或通路的电路板；
(b)用绝缘材料以保形的方式涂敷包含通孔的内表面的导电板；
(c)在保形涂敷的导电板的一侧形成导体；
(d)在保形涂敷的导电板的另一侧形成另一导体；
(e)在通孔中的绝缘材料上形成通孔导体，该通孔导体电连接保形涂敷导电板的一侧的导体和保形涂敷导电板的另一侧的导体。
27.根据权利要求26的方法，其中，
步骤(c)包含在保形涂敷导电板的一侧形成多个导体；
步骤(d)包含在保形涂敷导电板的另一侧形成多个导体；
步骤(e)包含在通孔中的绝缘材料上形成多个通孔导体；
各个通孔导体相互电隔离；并且
各个通孔导体与保形涂敷导电板的一侧的至少一个导体和保形涂敷导电板的另一侧的至少一个导体电连接。
28.根据权利要求27的方法，其中，以保形的方式涂敷的绝缘材料包含暴露导电板的边缘的至少一部分的至少一个开口。
29.根据权利要求28的方法，其中，导电体的边缘的至少一部分处于在电路板的周界内或外从电路板延伸的接头片上。
30.根据权利要求26的电路板，其中，通孔的内表面从邻近保形涂敷导电板的一侧的位置收敛到介于保形涂敷导电板的一侧和另一侧中间的位置，并从介于保形涂敷导电板的一侧和另一侧中间的位置发散到邻近保形涂敷导电板的另一侧的位置。
31.根据权利要求30的电路板，其中，在断面中，通孔的内表面的一侧从介于一侧和另一侧的中间的位置到邻近一侧的位置或邻近另一侧的位置具有弓形轮廓。
32.根据权利要求31的电路板，其中，通孔的内表面的一侧的断面具有一般为双曲线的一边的形状的轮廓。
CNB2005800386186A 2004-11-11 2005-11-10 具有改进的通路设计的单层或多层印刷电路板 Expired - Fee Related CN100571491C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/987,480 US7485812B2 (en) 2002-06-27 2004-11-11 Single or multi-layer printed circuit board with improved via design
US10/987,480 2004-11-11

Publications (2)

Publication Number Publication Date
CN101057531A CN101057531A (zh) 2007-10-17
CN100571491C true CN100571491C (zh) 2009-12-16

Family

ID=35911131

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800386186A Expired - Fee Related CN100571491C (zh) 2004-11-11 2005-11-10 具有改进的通路设计的单层或多层印刷电路板

Country Status (11)

Country Link
US (1) US7485812B2 (zh)
EP (1) EP1817947A1 (zh)
JP (1) JP4739348B2 (zh)
KR (1) KR100996781B1 (zh)
CN (1) CN100571491C (zh)
CA (1) CA2586290C (zh)
HK (1) HK1109988A1 (zh)
MX (1) MX2007005637A (zh)
MY (1) MY149115A (zh)
TW (1) TWI318550B (zh)
WO (1) WO2006053206A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
KR100722625B1 (ko) * 2005-12-12 2007-05-28 삼성전기주식회사 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
JP2009088390A (ja) * 2007-10-02 2009-04-23 Denso Corp プリント基板、プリント基板の製造方法、及び電子装置
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
JP5763962B2 (ja) * 2011-04-19 2015-08-12 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
CN102869188B (zh) * 2012-09-18 2015-04-29 武汉芯宝科技有限公司 一种具有全方位抗静电功能的印刷电路板及其制造方法
JP6601814B2 (ja) * 2014-05-21 2019-11-06 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
CN106132080A (zh) * 2016-08-30 2016-11-16 江门全合精密电子有限公司 一种具有边绝缘结构的电银板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981268A1 (en) * 1998-06-23 2000-02-23 Nitto Denko Corporation Circuit board with an electronic component mounted thereon and multi-layer board
EP1069811A2 (en) * 1999-07-14 2001-01-17 Nitto Denko Corporation Multi-layer wiring board and method for manufacturing the same
CN1349376A (zh) * 2000-07-12 2002-05-15 索尼化学株式会社 蚀刻液及挠性配线板的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2515875A1 (de) * 1974-04-15 1975-10-23 Texas Instruments Inc Gedruckte schaltung und verfahren zu ihrer herstellung
US4303715A (en) * 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
JPS5527647A (en) * 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
US4221925A (en) * 1978-09-18 1980-09-09 Western Electric Company, Incorporated Printed circuit board
JPS60158764U (ja) * 1984-03-31 1985-10-22 日本メクトロン株式会社 フレキシブル金属ベ−ス回路基板
JPH0680894B2 (ja) * 1984-07-17 1994-10-12 三菱電機株式会社 金属コアプリント基板の製造方法
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
EP0264105A3 (en) * 1986-10-17 1988-07-27 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core
JPS63100798A (ja) * 1986-10-17 1988-05-02 株式会社日立製作所 多層プリント基板の製造方法
JPH01225197A (ja) * 1988-03-04 1989-09-08 Canon Inc プリント回路基板の製造方法
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH06244511A (ja) * 1993-02-18 1994-09-02 O K Print:Kk プリント配線基板
JPH08307053A (ja) * 1995-04-28 1996-11-22 Matsushita Electric Works Ltd 金属コアプリント配線板の製造方法
JPH11233904A (ja) * 1998-02-18 1999-08-27 Nec Corp 放熱構造プリント基板
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP2001111237A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp 多層プリント基板及び電子機器
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
JP2005531160A (ja) * 2002-06-27 2005-10-13 ピーピージー インダストリーズ オハイオ， インコーポレイテッド 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981268A1 (en) * 1998-06-23 2000-02-23 Nitto Denko Corporation Circuit board with an electronic component mounted thereon and multi-layer board
EP1069811A2 (en) * 1999-07-14 2001-01-17 Nitto Denko Corporation Multi-layer wiring board and method for manufacturing the same
CN1349376A (zh) * 2000-07-12 2002-05-15 索尼化学株式会社 蚀刻液及挠性配线板的制造方法

Also Published As

Publication number Publication date
WO2006053206A1 (en) 2006-05-18
KR20070058707A (ko) 2007-06-08
EP1817947A1 (en) 2007-08-15
CN101057531A (zh) 2007-10-17
WO2006053206A9 (en) 2006-08-24
CA2586290C (en) 2012-01-10
KR100996781B1 (ko) 2010-11-25
US20050124196A1 (en) 2005-06-09
TWI318550B (en) 2009-12-11
US7485812B2 (en) 2009-02-03
MY149115A (en) 2013-07-15
TW200635467A (en) 2006-10-01
JP4739348B2 (ja) 2011-08-03
MX2007005637A (es) 2007-06-05
JP2008519468A (ja) 2008-06-05
HK1109988A1 (en) 2008-06-27
CA2586290A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
CN100571491C (zh) 具有改进的通路设计的单层或多层印刷电路板
US8141245B2 (en) Method of forming a circuit board with improved via design
US8258411B2 (en) Printed circuit board with improved via design
JP4943236B2 (ja) パネルを含む回路基板およびその製造方法
EP2009966A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
CN101502187A (zh) 具有可构形的接地联接、共面的电路和接地轨迹的电路板
US5637834A (en) Multilayer circuit substrate and method for forming same
KR20120032514A (ko) 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판
US7741566B2 (en) Microelectronic substrates with thermally conductive pathways and methods of making same
EP1639870B8 (en) Microelectronic substrates with thermally conductive pathways and methods of making same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1109988

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1109988

Country of ref document: HK

EE01 Entry into force of recordation of patent licensing contract

Assignee: PPG industrial coatings (Suzhou) Co., Ltd.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000290

Denomination of invention: Single or multi-layer printed circuit board with improved via design

Granted publication date: 20091216

License type: Common License

Open date: 20071017

Record date: 20120504

EE01 Entry into force of recordation of patent licensing contract

Assignee: PPG Ind Ohio Inc.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000336

Denomination of invention: Single or multi-layer printed circuit board with improved via design

Granted publication date: 20091216

License type: Common License

Open date: 20071017

Record date: 20120521

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20141110

EXPY Termination of patent right or utility model
EC01 Cancellation of recordation of patent licensing contract

Assignee: PPG industrial coatings (Suzhou) Co., Ltd.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000290

Date of cancellation: 20170228

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: PPG Ind Ohio Inc.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000336

Date of cancellation: 20170320