CN100524702C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN100524702C
CN100524702C CNB2006100010761A CN200610001076A CN100524702C CN 100524702 C CN100524702 C CN 100524702C CN B2006100010761 A CNB2006100010761 A CN B2006100010761A CN 200610001076 A CN200610001076 A CN 200610001076A CN 100524702 C CN100524702 C CN 100524702C
Authority
CN
China
Prior art keywords
conductive layer
layer
etching agent
electrode
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100010761A
Other languages
English (en)
Other versions
CN1825571A (zh
Inventor
赵能镐
金成昱
朴龙吉
郑培铉
蔡东烨
崔渊琇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1825571A publication Critical patent/CN1825571A/zh
Application granted granted Critical
Publication of CN100524702C publication Critical patent/CN100524702C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/02—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor involving parts being adjustable, collapsible, attachable, detachable or convertible
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

本发明提供了一种以有成本效益的方式来制造TFT阵列面板的方法。该方法包括：形成薄膜晶体管，各薄膜晶体管具有栅电极、源电极和漏电极；在薄膜晶体管上形成绝缘层；在绝缘层上形成电连接到漏电极的第一导电层；在第一导电层上形成第二导电层；形成包括第一部分和第二部分的光致抗蚀剂层，其中第二部分比第一部分薄；通过使用光致抗蚀剂层作为刻蚀阻挡件，用第一刻蚀剂来选择性刻蚀第二导电层；通过使用光致抗蚀剂层和第二导电层作为刻蚀阻挡件，用第二刻蚀剂来选择性刻蚀第一导电层。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本说明书涉及一种薄膜晶体管(TFT)阵列面板及其制造方法。更具体地讲，本说明书涉及一种用于液晶显示器(LCD)的薄膜晶体管(TFT)阵列面板及其制造方法。
背景技术
液晶显示器(LCD)是现今平板显示器最广泛使用的类型之一。LCD包括设置在两个配有场发生电极的面板之间的液晶(LC)层。通过向场发生电极施加电压以在LC层中产生决定LC层中LC分子的取向的电场，从而调整入射光的偏振，LCD显示图像。一旦偏振被调整，光就被偏振膜拦截或透射过偏振膜，从而显示预期的图像。
根据用什么作为光源，LCD分为透射式LCD、反射式LCD和透反射式LCD。透射式LCD通常采用背光作为光源。反射式LCD采用来自外界的外部光作为光源。透反射式LCD根据情况能够利用背光和外部光作为光源。
为了制造透反射式LCD，需要七个光刻蚀工艺。这七个光刻蚀工艺包括：栅极线的形成、半导体层的形成、数据线的形成、有机绝缘层的压花表面(embossed surface)和接触孔的形成、钝化层的接触孔的形成、透射电极的形成以及反射电极的形成。由于所需步骤的数目，与使用四个或五个光刻蚀工艺的透明LCD相比，其制造成本高且制造时间长。需要一种更有效的制造透反射式LCD的方法。
发明内容
本发明提供了一种需要的光刻蚀步骤比传统工艺少的TFT阵列面板的制造方法。
一方面，本发明提供了一种有效制造TFT阵列面板的方法。该方法包括：形成多个薄膜晶体管，多个薄膜晶体管的每个具有栅电极、源电极和漏电极；在薄膜晶体管上形成绝缘层；在绝缘层上形成电连接到漏电极的第一导电层；在第一导电层上形成第二导电层；形成包括第一部分和第二部分的光致抗蚀剂层，其中第二部分比第一部分薄；通过使用光致抗蚀剂层作为刻蚀阻挡件，用第一刻蚀剂来选择性刻蚀第二导电层；通过使用光致抗蚀剂层和第二导电层作为刻蚀阻挡件，用第二刻蚀剂来选择性刻蚀第一导电层。
该方法也可包括：在选择性刻蚀第一导电层后刻蚀光致抗蚀剂层，以移除第二部分并暴露第二导电层；通过使用光致抗蚀剂层的第一部分作为刻蚀阻挡件来选择性刻蚀第二导电层的暴露部分。
第一导电层可包含ITO。ITO可为非晶态。
第二刻蚀剂可包含硫酸、盐酸和表面活化剂的组合或者草酸和表面活化剂的组合。
第二导电层可包含Al或Al合金。
第一刻蚀剂可包含磷酸、硝酸和乙酸。
可在25℃～150℃的温度下执行第一导电层的形成。
可在氢气(H2)或水蒸气(H2O)的气氛中执行第一导电层的形成。
另一方面，制造根据本发明的TFT阵列面板的方法包括：形成栅极线；在栅极线上形成半导体、数据线和漏电极；在数据线和漏电极上形成钝化层和有机绝缘层；在有机绝缘层上顺序沉积非晶态ITO层和第一导电层；在第一导电层上形成包括第一部分和第二部分的光致抗蚀剂层，其中第二部分比第一部分薄；通过使用光致抗蚀剂层作为刻蚀阻挡件，用第一刻蚀剂来选择性刻蚀第一导电层；通过使用光致抗蚀剂层和第一导电层作为刻蚀阻挡件，用第二刻蚀剂来选择性刻蚀非晶态ITO层；刻蚀光致抗蚀剂层，以去除第二部分并暴露第一导电层；通过使用光致抗蚀剂层的第一部分作为刻蚀阻挡件，用第一刻蚀剂来选择性刻蚀第一导电层的暴露部分。
又一方面，本发明提供了一种TFT阵列面板，该TFT阵列面板包括：基底；栅极线，形成在基底上；数据线，形成在栅极线上；绝缘层，形成在数据线上；透射电极，形成在绝缘层上；反射电极，形成在透射电极上，并具有与透射电极的至少一个边缘基本一致的边缘。
反射电极可具有开口。
另一方面，本发明提供了一种TFT阵列面板，该TFT阵列面板包括：基底；栅极线，形成在基底上；数据线，形成在栅极线上；绝缘层，形成在数据线上；透射电极，形成在绝缘层上；反射电极，形成在透射电极上，并包括与透射电极的第一边缘的距离基本均匀的第一边缘。
该透射电极可具有位于反射电极的边界外部的边缘。
该均匀的距离可与反射电极的厚度基本相同，或者大于反射电极的厚度。
反射电极可包括第二边缘，第二边缘与透射电极的第二边缘的距离基本均匀，并且反射电极的第一边缘和透射电极的第一边缘之间的距离可与反射电极的第二边缘和透射电极的第二边缘之间的距离基本相同。
附图说明
从结合附图的以下描述中可更详细地了解本发明的优选实施例，在附图中：
图1是根据本发明的实施例的TFT阵列面板的布局图；
图2是沿着图1的线II-II′截取的剖视图；
图3、图7和图9是顺序示出制造根据本发明实施例的TFT阵列面板的方法的中间步骤的布局图；
图4、图8和图10是沿着线IV-IV′、VIII-VIII′和X-X′截取的分别在图3、图7和图9中示出的TFT阵列面板的剖视图；
图5和图6是示出图4的步骤的随后步骤的TFT阵列面板的剖视图；
图11和图12是示出图10的步骤的随后步骤的TFT阵列面板的剖视图；
图13是根据本发明的另一实施例的TFT阵列面板的布局图；
图14是沿着图13的线XIV-XIV′截取的剖视图；
图15至图17是顺序示出在图8的步骤后制造根据本发明的另一实施例的TFT阵列面板的方法的中间步骤的剖视图。
具体实施方式
在下文中现在将参照附图对本发明的优选实施例做更充分地描述，在附图中示出了本发明的优选实施例。然而，本发明可以以不同的形式来实施，并不应当被理解为受限于这里提出的实施例。相反，提出这些实施例使得本公开彻底和完全，并将本发明的范围传达给本领域的技术人员。
在附图中，为了清楚起见，夸大了层、膜和区域的厚度。相同的标号始终指相同的元件。将要理解的是，当元件比如层、膜、区域或基底被称作在另一元件“上”时，该元件可直接在另一元件上，或者也可存在中间元件。
为了使本领域的普通技术人员制造和使用本发明，现在将参照附图来详细描述根据本发明实施例的TFT阵列面板及其制造方法。
图1是根据本发明实施例的TFT阵列面板的布局图。图2是沿着图1的线II-II′截取的剖视图。
参照图1和图2，将描述TFT阵列面板100。
用于传输栅极信号的多条栅极线121以及存储电极线131形成在绝缘基底110上。
各栅极线121包括多个向上突起的部分(参照图1)，从而形成多个栅电极124和扩展部分129，其中，扩展部分129具有大面积，用来与另一层或外部装置接触。
存储电极线131主要形成在第一方向(相对于图1的水平方向)上，并具有多个形成存储电极133和阻光构件135的突出。将预定电压比如施加到公共电极面板(未示出)的公共电极(未示出)的公共电压提供给存储电极线131。阻光构件135阻挡来自背光(未示出)的光，背光位于TFT阵列面板100的下面。
优选地，栅极线121和存储电极线131由Al基金属比如纯Al和Al合金、Ag基金属比如纯Ag和Ag合金、Cu基金属比如Cu和Cu合金、Mo基金属比如Mo和Mo合金、Cr、Ti以及Ta制成。栅极线121和存储电极线131可包括物理特性不同的两个膜，即下膜和上膜。为了减小栅极线121和存储电极线131中的信号延迟或压降，优选地，上膜由低电阻率金属包括含Al金属比如Al和Al合金制成。另一方面，优选地，下膜由具有优良的物理特性、化学特性、与其它材料比如氧化铟锡(ITO)和氧化铟锌(IZO)的电接触特性的金属比如Cr、Mo和Mo合金比如MoW来制成。下膜材料和上膜材料的示例的组合是Cr和Al-Nd合金。栅极线121和存储电极线131可具有多层，例如等于或大于3层。
栅极线121和存储电极线131的侧面相对于基底110的表面倾斜，从而形成大约30～80度的倾斜角。
由绝缘材料比如SiNx制成的栅极绝缘层140形成在栅极线121和存储电极线131上。
优选地由氢化非晶硅(简写为“α-Si”)制成的多个半导体条151形成在栅极绝缘层140上。各半导体条151基本上在第二方向(即，相对于图1的纵向方向)上延伸，并具有向着栅电极124扩展的多个突起154。
优选地由硅化物或用n型杂质重掺杂的n+氢化α-Si制成的多个欧姆接触条161和欧姆接触岛165形成在半导体条151上。各欧姆接触条161具有多个突起163，突起163和欧姆接触岛165成对地位于半导体条151的突起154上。
半导体151及欧姆接触161和165的侧面相对于基底110的表面倾斜，从而形成大约30～80度的倾斜角。
多条数据线171和多个漏电极175形成在欧姆接触161和165以及栅极绝缘层140上。
用于传输数据电压的数据线171基本上在第二方向上延伸，并与栅极线121交叉。各数据线171包括扩展部分179，扩展部分179具有大面积，用于与另一层或外部装置接触。
阻光构件135与数据线171叠置。
向着漏电极175延伸的各数据线171的多个分支，形成多个源电极173。每一对源电极173和漏电极175彼此分隔，并与栅电极彼此交叉地设置。栅电极124、源电极173和漏电极175与半导体条151的突起154一起形成具有沟道的TFT，该沟道形成在位于源电极173和漏电极175之间的突起154内。
优选地，数据线171和漏电极175由抗化学剂强的材料比如Cr、Mo基金属、Ta以及Ti制成。数据线171和漏电极175可具有多层结构，包括由Mo、Mo合金或Cr制成的下膜以及位于下膜上的由含Al金属或含Ag金属制成的上膜。
与栅极线121和存储电极线131相同，数据线171和漏电极175具有相对于基底110有坡度的侧面。有坡度的面相对于基底110形成大约30～80度的倾斜角。
欧姆接触161和165仅设置在下伏的半导体151、154与上覆的数据线171、漏电极175之间，并减小了它们之间的接触电阻。欧姆接触161和165的平面图案与数据线171和漏电极175的平面图案大致相同。半导体条151包括没有被数据线171和漏电极175覆盖的多个暴露的部分，比如位于源电极173和漏电极175之间的部分。
钝化层180形成在数据线171、漏电极175和半导体条151的没有被数据线171和漏电极175覆盖的暴露部分上。优选地，钝化层180由无机绝缘材料比如SiNx或SiO2制成。有机绝缘层187形成在钝化层180上。有机绝缘层187由具有优良平面化特性的感光有机材料形成。这里，有机绝缘层187具有压花的表面。
有机绝缘层187和钝化层180具有接触孔182和接触孔185，接触孔182暴露数据线171的扩展部分179，接触孔185暴露漏电极175。有机绝缘层187、钝化层180和栅极绝缘层140具有接触孔181，接触孔181暴露栅极线121的扩展部分129。接触孔181、182和185可具有任意的各种形状比如多边形或圆形，并可具有相对于基底110的表面倾斜的侧壁。接触孔181、182、185的侧壁相对于基底110形成大约30～85度的倾斜角。在一些实施例中，接触孔181、182和185可具有阶梯形的侧壁。
多个像素电极190形成在有机绝缘层187上。
各像素电极190包括透射电极192和形成在透射电极192上的反射电极194。透射电极192由透明的导电材料比如ITO制成，而反射电极194由反射率高的金属比如Al、Al合金、Ag或Ag合金制成。反射电极194由于有机绝缘层187的压花表面而具有压花表面。压花表面增强了反射电极194的反射特性。
当透射电极192由ITO制成时，ITO可为非晶态或多晶态。透射电极192可由导电的聚合物制成。
像素电极190还可包括由Mo、Mo合金、Cr、Ti或Ta制成的接触辅助层(未示出)。接触辅助层增强了透射电极192和反射电极194之间的接触特性，从而防止反射电极194由于透射电极192而被腐蚀。
像素具有透射区域TA和反射区域RA。透射区域TA是没有设置反射电极194的区域，而反射区域RA是设置有反射电极194的区域。参照图1，各反射区域RA具有矩形形状，各透射区域TA包括三个具有窄宽度(t)的条形部分并且透射区域TA围绕反射区域RA。在透射区域TA中的条形部分的宽度(t)在反射区域RA的三边是大致均匀的。由于条形部分的宽度(t)窄，所以沿着这三边，透射电极192和反射电极194的边缘基本一致。
像素电极190通过接触孔185物理地并电连接到漏电极175，从而像素电极190从漏电极175接收数据电压。
被提供数据电压的像素电极190与公共电极(未示出)一起产生电场。该电场使得位于其间的液晶层(未示出)中的液晶分子重新取向。
像素电极190和公共电极形成液晶电容器，该液晶电容器在TFT截止后存储施加的电压。被称作“存储电容器”的附加电容器与液晶电容器并联连接。由漏电极175和像素电极190与存储电极线131的叠置来实现存储电容器。可由像素电极190与前栅极线121的叠置来实现存储电容器。在这种情况下，可省略存储电极线131。
像素电极190与栅极线121和数据线171叠置，从而增大了开口率，然而这不是必需的。
接触辅助件81和82分别通过接触孔181和182连接到栅极线121暴露的扩展部分129和数据线171暴露的扩展部分179。接触辅助件81和82保护扩展部分129和179，并使扩展部分129、179和外部装置之间的粘合完备。接触辅助件81和82不是必要的构件，其可由与透射电极192或反射电极194中的一个相同的材料形成。
现在将参照图3至图12以及图1和图2来详细描述制造TFT阵列面板的方法。
图3、图7和图9是顺序示出制造根据本发明的实施例的TFT阵列面板的方法的中间步骤的布局图。图4、图8和图10是沿着线IV-IV′、VIII-VIII′和X-X′截取的分别在图3、图7和图9中示出的TFT阵列面板的剖视图。图5和图6是示出图4的步骤的随后步骤的TFT阵列面板的剖视图。图11和图12是示出图10的步骤的随后步骤的TFT阵列面板的剖视图。
参照图3和图4，通过沉积法比如溅射法，由Al基金属比如纯Al和Al合金、Ag基金属比如纯Ag和Ag合金、Cu基金属比如Cu和Cu合金、Mo基金属比如Mo和Mo合金、Cr、Ti和Ta中的一个制成的导电层沉积在由透明材料比如玻璃制成的绝缘基底110上。
通过使用掩模来光刻蚀导电层，以形成具有栅电极124和扩展部分129的栅极线121以及具有存储电极133和阻光构件135的存储电极线131。
接着，参照图5和图6，通过沉积法比如化学气相沉积法，顺序地沉积栅极绝缘层140、本征非晶硅层150、非本征非晶硅层160。
通过沉积法比如溅射将导电层170沉积在非本征非晶硅层160上，导电层170由抗化学剂强的材料比如Cr、Mo基金属、Ta和Ti制成。
然后，光致抗蚀剂层(未示出)涂覆在导电层170上，光掩模(未示出)沉积在光致抗蚀剂层上。
光掩模具有半透明区域B以及透明区域C和阻光的不透明区域A。半透明区域可具有隙缝图案、格子图案，并也可有具有中间透过率或中间厚度的薄膜。
光致抗蚀剂层通过光掩模被曝光并显影，从而，被显影的光致抗蚀剂具有如图5中所示的与位置相关的厚度。被显影的光致抗蚀剂包括多个第一部分52和第二部分54，第二部分54比第一部分52薄。
接着，通过采用光致抗蚀剂52和54作为刻蚀阻挡件将导电层170刻蚀，以形成导电图案174和包括扩展部分179的数据线171。随后，将非本征非晶硅层160和本征非晶硅层150刻蚀，以形成与导电图案174和数据线171具有基本相同平面图案的非本征半导体161和164以及本征半导体151和154。
接着，参照图6，将光致刻蚀剂52和54刻蚀以去除第二部分54，从而暴露导电图案174的部分。
参照图7和图8，将导电图案174的暴露部分刻蚀，以完成源电极173和漏电极175。
将非本征半导体164干刻蚀，以形成欧姆接触163和165。
参照图9和图10，通过化学气相沉积(CVD)沉积由硅氮化物形成的钝化层180，有机绝缘层187涂覆在钝化层180上。
接着，通过具有预定图案比如隙缝的光掩模将有机绝缘层187曝光，并显影以在有机绝缘层187和暴露钝化层180的一些部分的接触孔181、182和185的表面上形成压花的结构。
随后，通过使用有机绝缘层187作为刻蚀阻挡件将钝化层180刻蚀，从而完成接触孔182和185，通过使用有机绝缘层187作为刻蚀阻挡件将钝化层180和栅极绝缘层140刻蚀，从而完成接触孔181。
参照图11和图12，通过沉积法比如溅射来顺序地沉积ITO层196和由金属比如Al、Al合金、Ag和Ag合金制成的导电层198。这里，在大约25℃至大约150℃的温度下并在氢气(H2)或水蒸气(H2O)的气氛下沉积ITO层196，从而ITO层196具有非晶态。
随后，光致抗蚀剂层(未示出)涂覆在导电层198上，光掩模(未示出)布置在光致抗蚀层上。
光掩模具有半透明区域B以及透明区域C和阻光的半透明区域A。半透明区域B可具有隙缝图案、格子图案，也可具有中间透光率和中间厚度的薄膜。
通过掩模将光致抗蚀剂层曝光并显影，从而被显影的光致抗蚀剂如图11中所示具有与位置相关的厚度。被显影的光致抗蚀剂包括多个第三部分56和第四部分58。第三部分56位于阻光的不透明区域A下，第四部分58位于半透明区域B下。在透射区域C下没有光致抗蚀剂保留。
接着，通过采用光致抗蚀剂56和58作为刻蚀阻挡件将导电层198湿刻蚀。这里，刻蚀剂包含磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和去离子水。优选地，刻蚀剂为Al刻蚀剂，该Al刻蚀剂包含质量百分比为63％～70％的磷酸、质量百分比为4％～8％的硝酸、质量百分比为12％～19％的乙酸而剩余的质量为去离子水。
Al刻蚀剂刻蚀导电层198但不刻蚀ITO层196。因此，在导电层198被刻蚀时，ITO层196没有受到Al刻蚀剂的破坏。
通过采用光致抗蚀剂56和58以及导电层197作为刻蚀阻挡件将ITO层196湿蚀刻。这里，适用IZO(氧化铟锌)刻蚀剂。IZO刻蚀剂可为以下的一种：1)含硫酸(H2SO4)的刻蚀剂，优选地包含质量百分比为2％～15％的硫酸和1％～15％的亚硫酸钾(KHSO4)以及去离子水构成剩余的质量；2)刻蚀剂，包含盐酸(HCl)和表面活化剂，优选地包含质量百分比为3％～25％的盐酸、质量百分比为1％～10％的硝酸、硫酸以及去离子水构成剩余的质量；3)刻蚀剂，包含草酸(C2H2O4)和表面活化剂，优选地包含质量百分比为5％～15％的草酸和表面活化剂以及由去离子水构成剩余的质量。
用IZO刻蚀剂将非晶态ITO刻蚀，这是非晶态ITO区别于多晶态ITO的特点。IZO刻蚀剂不刻蚀导电层197。因此，处于非晶态的ITO层196被刻蚀而没有损坏导电层197。
通过所述的工艺，像素电极192和197被彼此分隔，接触辅助件81和82与导电层197一起形成。
接着，将光致抗蚀剂部分56和58刻蚀，以去除第四部分58，从而形成位于透射区域TA和压焊(pad)区域上的导电层197的部分。刻蚀使第三部分56的厚度减小。
接着，将导电层197的暴露部分湿刻蚀，以暴露透射电极192和接触辅助件81、82，从而完成透射区域TA和压焊部分。Al刻蚀剂被用作刻蚀剂。
由于导电层197的边缘也被暴露，所以导电层197的边缘被Al刻蚀剂刻蚀。导电层197的被刻蚀的边缘凹陷(undercut)。凹陷的宽度(t)沿着导电层197的三边基本是均匀的，并基本上与导电层197的厚度相同或大于导电层197的厚度。
接着，去除剩余的光致抗蚀剂，以暴露反射区域RA上的反射电极194。
如上所述，通过使用光掩模和刻蚀剂来同时形成透射电极192和反射电极194，其中，刻蚀剂能选择性地刻蚀非晶态ITO层196和导电层198。因此，与采用两个单独的光掩模来形成透射电极192和反射电极194的传统方法相比，降低了制造成本并缩短了制造时间。此外，由于顺序地沉积透射电极192和反射电极194，所以防止了所不期望的反射电极194翘起。
将参照图13和图14来描述根据本发明的另一实施例的TFT阵列面板。
图13是根据本发明的另一实施例的TFT阵列面板的布局图。图14是沿着图13的线XIV-XIV′截取的剖视图。
图13和图14的TFT阵列面板具有与图1和图2的TFT阵列面板几乎相同的层结构。
即，包括栅电极124的多条栅极线121形成在绝缘基底110上。栅极绝缘层140、多个半导体151、欧姆接触161和165顺序地形成在栅极线121上。多条包括源电极173的数据线171和多个漏电极175形成在欧姆接触161和165以及栅极绝缘层140上。钝化层180和有机绝缘层187形成在数据线171和漏电极175上。
钝化层180、有机绝缘层187和/或栅极绝缘层140具有多个接触孔181、182和185以及包括透射电极192和反射电极194的多个像素电极190。接触辅助件81和82形成在有机绝缘层187上。
在本实施例中，透射区域TA被反射区域RA围绕。这是本实施例的区别特征。即，反射电极194具有暴露透射电极192的开口195。透射区域TA包括四个条形部分，这四个条形部分具有窄宽度(t)并围绕反射电极194。透射区域TA的条形部分的宽度(t)沿着反射电极194的四边基本上是均匀的。
这里，透射区域TA是没有设置反射电极194的区域，而反射区域RA是设置有反射电极194的区域。
现在将参照图15至图17以及图3至图8、图13和图14来详细描述制造TFT阵列面板的方法。
图15至图17是顺序示出紧接着图8的制造根据本发明的另一实施例的TFT阵列面板的方法的中间步骤的剖视图。
根据本实施例的TFT阵列面板的一些制造工艺与图3至图8的工艺相同。
通过沉积法比如溅射将导电层沉积在绝缘基底110上，通过使用掩模来光刻蚀导电层，以形成栅极线121和存储电极线131
接着，顺序沉积栅极绝缘层140，本征非晶硅层150、非本征非晶硅层160和导电层170。
然后，通过使用光致抗蚀剂层和光掩模将导电层170光刻蚀，以形成数据线171、漏电极175以及欧姆接触163和165。
接着，沉积钝化层180，并将有机绝缘层187涂覆在钝化层180上。
参照图15，通过具有预定图案比如隙缝的光掩模将有机绝缘层187曝光，并显影以在有机绝缘层187和接触孔181、182和185的表面的反射区域RA上形成压花结构。
参照图16，通过沉积法比如溅射来顺序沉积ITO层196和导电层198。光致抗蚀剂层涂覆在导电层198上，光掩模(未示出)布置在光致抗蚀剂层上。光掩模具有半透明区域B以及透明区域C和阻光的不透明区域A。
通过光掩模将光致抗蚀剂层曝光并显影，从而被显影的光致抗蚀剂如图16中所示具有与位置相关的厚度。被显影的光致抗蚀剂包括多个第三部分56和第四部分58。第三部分56位于阻光的不透明区域A下，第四部分58位于半透明区域B下。在透射区域C下没有光致抗蚀剂保留。即，光致抗蚀剂图案在透射区域TA和反射区域RA之间具有不同的厚度。
接着，通过使用光致抗蚀剂56和58作为刻蚀阻挡件，用Al刻蚀剂将导电层198湿刻蚀。然后，通过使用光致刻蚀剂56和58以及被刻蚀的导电层197作为刻蚀阻挡件，用IZO刻蚀剂来湿刻蚀ITO层196。
将光致抗蚀剂部分56和58刻蚀，以去除第四部分58，从而形成位于透射区域TA和压焊区域上的导电层197的部分。对光致抗蚀部分56、58的刻蚀减小了第三部分56的厚度。
接着，用Al刻蚀剂来湿刻蚀导电层197的暴露部分，以暴露透射电极192以及接触辅助件81和82。从而完成透射区域TA和压焊部分。
由于导电层197的边缘也被暴露，所以导电层197的边缘一起被Al刻蚀剂刻蚀。导电层197的被刻蚀的边缘凹陷。凹陷的宽度(t)在导电层197的四边大致是均匀的，并且与导电层197的厚度基本相同或者大于导电层197的厚度。
接着，去除剩余的光致抗蚀剂，以暴露反射区域RA上的反射电极194。
在实施例中，有机绝缘层187的压花表面仅形成在反射区域RA上。然而，这不是对本发明的限制，压花的表面也可形成在透射区域TA上。在实施例中，透射区域TA的高度和反射区域RA的高度相同。然而，通过去除钝化层180和/或有机绝缘层187，透射区域TA的高度可小于反射区域RA的高度。在实施例中，接触辅助件81和82与透射电极192形成在相同的层上。然而，接触辅助件81和82可与反射电极194一起形成。
根据本发明，通过采用单个掩模分别将栅极线层、半导体层、数据线层、钝化层、有机绝缘层和像素电极层图案化。因此，通过四个掩模来制造TFT阵列面板。因此降低了制造成本并缩短了制造时间。
虽然以上已经详细描述了本发明的优选实施例，但是应该清楚地理解，对于本领域的技术人员会是显而易见的这里教导的基本发明构思的许多变形和/或修改仍将落入如权利要求所限定的本发明的精神和范围之内。
本专利申请要求于2005年1月20日提交的第10-2005-0005305号韩国专利申请的优先权，其内容通过引用完全包含于此。

Claims (19)

1、一种制造TFT阵列面板的方法，包括：
形成多个薄膜晶体管，所述多个薄膜晶体管的每个具有栅电极、源电极和漏电极；
在所述薄膜晶体管上形成绝缘层；
在所述绝缘层上形成第一导电层，所述第一导电层电连接所述漏电极；
在所述第一导电层上形成第二导电层；
形成包括第一部分和第二部分的光致抗蚀剂层，其中，所述第二部分比所述第一部分薄；
通过使用所述光致抗蚀剂层作为刻蚀阻挡件，用第一刻蚀剂来选择性刻蚀所述第二导电层；
通过使用所述光致抗蚀剂层和所述第二导电层作为刻蚀阻挡件，用第二刻蚀剂来选择性刻蚀所述第一导电层。
2、如权利要求1所述的方法，还包括：
在选择性刻蚀所述第一导电层后，将所述光致抗蚀剂层刻蚀，以去除所述第二部分并暴露所述第二导电层；
通过使用所述光致抗蚀剂层的所述第一部分作为刻蚀阻挡件，用所述第一刻蚀剂来选择性刻蚀所述第二导电层的所述暴露的部分。
3、如权利要求1所述的方法，其中，所述第一导电层包含ITO。
4、如权利要求3所述的方法，其中，所述ITO为非晶态。
5、如权利要求4所述的方法，其中，所述第二刻蚀剂包含硫酸。
6、如权利要求4所述的方法，其中，所述第二刻蚀剂包含盐酸和表面活化剂。
7、如权利要求4所述的方法，其中，所述第二刻蚀剂包含草酸和表面活化剂。
8、如权利要求3所述的方法，其中，所述第二导电层包含Al或Al合金。
9、如权利要求8所述的方法，其中，所述第一刻蚀剂包含磷酸、硝酸和乙酸。
10、如权利要求1所述的方法，其中，在25℃～150℃的温度下执行所述第一导电层的形成。
11、如权利要求10所述的方法，其中，在氢气或水蒸气的气氛中执行所述第一导电层的形成。
12、一种制造TFT阵列面板的方法，包括：
形成栅极线；
在所述栅极线上形成半导体、数据线和漏电极；
在所述数据线和所述漏电极上形成钝化层和有机绝缘层；
在所述有机绝缘层上顺序地沉积非晶态的ITO层和第一导电层；
在所述第一导电层上形成包括第一部分和第二部分的光致抗蚀剂层，所述第二部分比所述第一部分薄；
通过使用所述光致抗蚀剂层作为刻蚀阻挡件，用第一刻蚀剂来选择性刻蚀所述第一导电层；
通过使用所述光致抗蚀剂层和所述第一导电层作为刻蚀阻挡件，用第二刻蚀剂来选择性刻蚀所述非晶态ITO层；
刻蚀所述光致抗蚀剂层，以去除所述第二部分并暴露所述第一导电层；
通过使用所述光致抗蚀剂层的所述第一部分作为刻蚀阻挡件，用所述第一刻蚀剂来选择性刻蚀所述第一导电层的所述暴露部分。
13、如权利要求12所述的方法，其中，在25℃～150℃的温度下执行所述非晶态ITO层的形成。
14、如权利要求13所述的方法，其中，在氢气或水蒸气的气氛中执行所述非晶态ITO层的形成。.
15、如权利要求13所述的方法，其中，所述第二刻蚀剂包含硫酸。
16、如权利要求13所述的方法，其中，所述第二刻蚀剂包含盐酸和表面活化剂。
17、如权利要求13所述的方法，其中，所述第二刻蚀剂包含草酸和表面活化剂。
18、如权利要求13所述的方法，其中，所述第一导电层包含Al或Al合金。
19、如权利要求18所述的方法，其中，所述第一刻蚀剂包含磷酸、硝酸和乙酸。
CNB2006100010761A 2005-01-20 2006-01-16 薄膜晶体管阵列面板及其制造方法 Active CN100524702C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050005305A KR20060084589A (ko) 2005-01-20 2005-01-20 박막 트랜지스터 표시판 및 그 제조 방법
KR1020050005305 2005-01-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009100031013A Division CN101471350B (zh) 2005-01-20 2006-01-16 薄膜晶体管阵列面板

Publications (2)

Publication Number Publication Date
CN1825571A CN1825571A (zh) 2006-08-30
CN100524702C true CN100524702C (zh) 2009-08-05

Family

ID=36684434

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100031013A Active CN101471350B (zh) 2005-01-20 2006-01-16 薄膜晶体管阵列面板
CNB2006100010761A Active CN100524702C (zh) 2005-01-20 2006-01-16 薄膜晶体管阵列面板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009100031013A Active CN101471350B (zh) 2005-01-20 2006-01-16 薄膜晶体管阵列面板

Country Status (5)

Country Link
US (1) US7833813B2 (zh)
JP (1) JP2006201793A (zh)
KR (1) KR20060084589A (zh)
CN (2) CN101471350B (zh)
TW (1) TW200629566A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20080067406A (ko) 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
JP2010040894A (ja) * 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101658140B1 (ko) * 2009-11-10 2016-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
CN104538356B (zh) * 2015-01-07 2017-10-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
JP6726973B2 (ja) * 2016-02-01 2020-07-22 株式会社ジャパンディスプレイ 表示装置
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
JP2017058700A (ja) * 2016-12-15 2017-03-23 株式会社半導体エネルギー研究所 半導体装置及び液晶表示装置
CN107768241B (zh) * 2017-10-27 2020-03-10 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100309925B1 (ko) 1999-07-08 2001-11-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100655273B1 (ko) 1999-07-06 2006-12-08 삼성전자주식회사 반사 투과 복합형 박막트랜지스터 액정표시장치의 화소전극 형성방법 및 이에 의해 이루어지는 박막트랜지스터 액정표시장치
KR100848099B1 (ko) 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100451659B1 (ko) 2000-11-01 2004-10-08 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100832262B1 (ko) 2001-12-18 2008-05-28 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
JP2003222854A (ja) 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
KR100984343B1 (ko) 2002-12-02 2010-09-30 삼성전자주식회사 색필터 표시판 및 이를 포함하는 반투과형 액정 표시 장치
JP3977099B2 (ja) 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
KR100844005B1 (ko) 2002-07-25 2008-07-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
JP2004240091A (ja) 2003-02-05 2004-08-26 Idemitsu Kosan Co Ltd 半透過半反射型電極基板の製造方法
TWI240906B (en) 2003-04-09 2005-10-01 Ind Tech Res Inst Driving method of transflective liquid-crystal display device
JP4749678B2 (ja) 2003-04-30 2011-08-17 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置及びこの製造方法

Also Published As

Publication number Publication date
US7833813B2 (en) 2010-11-16
JP2006201793A (ja) 2006-08-03
CN101471350A (zh) 2009-07-01
CN101471350B (zh) 2011-05-25
CN1825571A (zh) 2006-08-30
KR20060084589A (ko) 2006-07-25
US20060160260A1 (en) 2006-07-20
TW200629566A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
CN100524702C (zh) 薄膜晶体管阵列面板及其制造方法
US7632723B2 (en) Thin film transistor array panel and manufacturing method thereof
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
CN1808710B (zh) 薄膜晶体管阵列面板及其制造方法
CN100487887C (zh) 薄膜晶体管阵列面板及其制造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN1893096B (zh) 薄膜晶体管阵列面板及其制造方法
US9006742B2 (en) Thin film transistor array panel
US20070096098A1 (en) Conductive structure, manufacturing method for conductive structure, element substrate, and manufacturing method for element substrate
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
US7572658B2 (en) Method of manufacturing display panel for flexible display device
KR20060000639A (ko) 박막 표시판의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20070096189A (ko) 박막 트랜지스터 기판의 제조 방법
KR100920352B1 (ko) 박막 트랜지스터 표시판
JP2005266475A (ja) 半透過型液晶表示装置
KR100929205B1 (ko) 반사형 액정표시장치용 어레이기판과 그 제조방법
KR20080040117A (ko) 표시 기판의 제조 방법
KR20070009308A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070070738A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121225

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121225

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.