CN100505188C - 形成场效应晶体管的方法 - Google Patents

形成场效应晶体管的方法 Download PDF

Info

Publication number
CN100505188C
CN100505188C CNB2007100916319A CN200710091631A CN100505188C CN 100505188 C CN100505188 C CN 100505188C CN B2007100916319 A CNB2007100916319 A CN B2007100916319A CN 200710091631 A CN200710091631 A CN 200710091631A CN 100505188 C CN100505188 C CN 100505188C
Authority
CN
China
Prior art keywords
grid
fin
protective layer
ion
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100916319A
Other languages
English (en)
Other versions
CN101060085A (zh
Inventor
爱德华·J.·诺瓦克
安德列斯·布赖恩特
布伦特·A.·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101060085A publication Critical patent/CN101060085A/zh
Application granted granted Critical
Publication of CN100505188C publication Critical patent/CN100505188C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

本发明的实施方式公开了一种形成场效应晶体管的方法，具体地，公开了一种用于向非平面型FET(例如，finFET或三栅FET)的多晶硅栅中产生应变以在所述FET沟道区上给予相似的应变，同时保护所述半导体鳍片的源/漏区的技术。具体地，在所述鳍片的源/漏区上方形成保护盖层以在随后的非晶化离子注入处理过程中保护这些区域。由于在平行于鳍片的平面中将离子束引向栅极并使离子束相对于垂直轴线倾斜，在这个注入处理期间进一步保护了所述鳍片。结果，所述鳍片的非晶化和对鳍片的损坏得到了限制。在注入处理和形成应变层之后进行再结晶退火，这样，在多晶硅栅中“记忆”了所述应变层的应变。

Description

形成场效应晶体管的方法
技术领域
本发明的实施方式总体上涉及用于场效应晶体管的应力记忆方法，更具体地，涉及用于鳍式或三栅场效应晶体管的应力记忆方法。
背景技术
经过金属氧化物半导体场效应晶体管(MOSFET)的沟道区的电荷载流子的迁移率直接影响性能。具体地，载流子迁移率影响在沟道区中流动的电流或电荷(比如电子或空穴)的量。降低的载流子迁移率可以减慢特定的晶体管的开关速度。降低的载流子迁移率还可以缩小开和关状态之间的区别，从而提高了对噪声的敏感度。已经使用了各种技术来提高在这样的器件中的电荷载流子迁移率。
例如，使用一种公知的应力记忆技术(Stress MemorizationTechnology)已经有益地提高了平面型互补金属氧化物半导体(CMOS)器件的迁移率。这种技术使用沟道区的机械应力控制来提高p型FET(p-FET)中的空穴迁移率和n型FET(n-FET)中的电子迁移率。在沟道区中的单轴向张应变(平行于电流方向)增加电子迁移率，降低空穴迁移率，而在沟道区中的单轴向压应变(平行于电流方向)增加空穴迁移率，降低电子迁移率。
具体地，参见图1，所述技术始于平面型FET结构200。所述FET200包括设置在晶片的硅层中的源/漏区220之间的沟道区230，还包括在所述沟道区230上方的多晶硅栅210(102，见图2a)。在形成FET结构200的栅极210和源/漏区220之后，在所述FET结构上方淀积合适地选择的应变层250(106，见图2c)。例如，可以将压应变层淀积在p-FET上方，将张应变层淀积在n-FET上方。
在形成应变层250之前或之后，进行非晶化注入工艺以非晶化多晶硅栅210和源/漏区220的硅(104，见图2b)。使用快速热退火工艺来使硅源/漏区220和多晶硅栅210再结晶(再晶化)，使得应变层250的应变分别被“记忆”在源/漏区220和栅极210的硅和多晶硅中。通过向源/漏区和栅极中引入张应变或压应变，相似的应变被给予沟道区230(108)。另外，可以去除应变层250(110)，并可以在所述晶片表面上淀积第二应变层，这样，上面所述的最终好处只要通过简单的淀积应变膜即可得到(112)。
遗憾的是，这种应力记忆技术不能直接地转用到非平面型FET(例如双栅FET，如鳍式FET或三栅FET)中。因此，此领域需要一种适用于非平面型FET的应力记忆技术。
发明内容
鉴于以上所述，在此公开了一种适用于形成一个或多个非平面型场效应晶体管(FET)(比如鳍式场效应晶体管(finFET)和三栅FET)的应力记忆技术的实施方式。所述技术在非平面型FET的多晶硅栅电极中引入选定的应变以在FET沟道区上给予相似的应变，从而优化了FET性能，同时保护了半导体鳍片的源/漏区。具体地，在所述鳍片的源/漏区的顶面上形成保护盖层以在随后的非晶化离子注入工艺中保护所述源/漏区。由于在平行于鳍片的平面中并相对于垂直轴线倾斜地将离子束引向栅极，在这个注入工艺期间进一步保护了所述鳍片。结果，鳍片的非晶化和对鳍片的损坏得到了限制。在注入工艺(其可在形成应变层之前或之后进行)之后进行再结晶退火，这样应变层的应变就被“记忆”在多晶硅栅中。
更具体地，在此方法的一个实施方式中，在衬底上形成非平面型FET(例如，finFET或三栅FET)。所述非平面型FET可以包括半导体鳍片，半导体鳍片在相对端具有源/漏区，并在所述鳍片的中心具有设置在所述源/漏区之间的沟道区。所述FET还可以包括和所述沟道区毗邻的在鳍片上方的栅极。
在半导体鳍片的顶面上形成保护层(例如，SiO2或Si3N4)。根据要被形成的FET的类型，保护层可以在形成所述栅极之前或之后形成。例如，如果非平面型FET要被形成为finFET或者将是三栅FET，则所述保护层可以在所述栅极之后形成，这样所述保护层只形成在所述源/漏区上而不在所述沟道区上。但是，如果非平面型FET要被形成为finFET，则所述保护层还可以在所述栅极之前形成，这样所述保护层位于所述源/漏区和所述沟道区上。
和使用传统的应力记忆技术一样，注入离子是为了非晶化所述栅极。但是，在此公开的本发明的实施方式提供了一种新的技术，该技术用于通过注入离子来进一步防止对鳍片的损坏和限制所述鳍片的源/漏区的非晶化。具体地，通过将离子在和包括鳍片的平面平行的平面中引向栅极以及通过将离子以非直角引向衬底(例如，通过使离子束相对于垂直轴线倾斜)来完成非晶化离子注入工艺。在所述鳍片的顶面上的保护层防止离子通过源/漏区的顶面被注入。另外，通过在与鳍片相同的平面中引导离子束并使离子束相对于垂直轴线倾斜，所述离子被引入到栅极的相对侧壁中而不被引入到所述鳍片的相对侧壁中。由此，避免了对所述鳍片的损坏以及鳍片的源/漏区的完全非晶化。
然后，在栅极上形成合适的应变层。在离子注入工艺和应变层形成之后，可以进行热退火工艺以使栅极和半导体鳍片的在离子注入工艺期间可能已经被非晶化的那些部分再结晶。如上所述，这个再结晶工艺使得应变层的应变被“记忆”在沟道区上的多晶硅栅中，这样，向鳍片中的沟道区中给予了相似的应变。在所述再结晶工艺之后，可以去除应变层。可选地，在去除所述第一应变层之后，可以在所述FET结构上，具体地，在栅极上，形成第二应变层，以进一步增强在所述FET的沟道区中的应变。
在所述方法的另一个实施方式中，多个非平面型FET形成在同一衬底上。所述非平面型FET中的每一个可以包括在相对末端具有源/漏区、在中央具有设置在所述源/漏区之间的沟道区的半导体鳍片。所述每一个FET还可以包括和所述沟道区毗邻的鳍片上方的栅极。此外，所述每一个FET的鳍片可以取向在相同的方向或不同的方向。
在所述每一个鳍片的顶面上同时形成保护层(例如，SiO2或Si3N4层)。根据使用本发明的方法要被形成的FET的类型，保护层可以在形成所述栅极之前或之后形成。例如，如果非平面型FET要被形成为finFET或者将是三栅FET，则所述保护层可以在所述栅极之后形成，这样所述保护层只形成在所述鳍片的源/漏区上而不在沟道区上。但是，如果非平面型FET要被形成为finFET，则所述保护层还可以在所述栅极之前形成，这样所述保护层位于所述鳍片的源/漏区和沟道区上。
和传统的应力记忆技术一样，离子被注入每一个栅极。具体地，通过在与包括鳍片的平面平行的平面中将离子引向(也就是将离子束引向)栅极，并通过以非直角将离子引向衬底(例如，通过使离子束相对于垂直轴线倾斜)来完成非晶化离子注入工艺。
例如，如果所述鳍片(比如，所述第一和第二半导体鳍片)被取向在同一方向，则可以向所述栅极(比如，所述第一和第二栅极)同时注入离子来同时非晶化两个栅极。也就是，所述离子束在平行于两个半导体鳍片的平面中被引向栅极。另外，所述离子束还以非直角(比如，在大约50到80度之间)被引向所述衬底。预先确定所述角度使得注入工艺不会被所述衬底的任何其它部件(比如其它栅极、其它器件等)阻挡。
在所述鳍片的顶面上的保护层阻止离子通过源/漏区的顶面被注入。另外，通过在与鳍片相同的平面中引导离子束并使离子束倾斜，所述离子被引入到栅极的相对侧壁中，而不进入所述鳍片的相对侧壁中。由此，避免了对所述鳍片的损坏以及鳍片的源/漏区的完全非晶化。
或者，如果所述鳍片(比如，所述第一和第二半导体鳍片)取向在不同方向，则可以使用掩蔽/步进式工艺来完成非晶化离子注入工艺。例如，可以掩蔽第二半导体鳍片和栅极。然后可以向第一栅极注入离子。具体地，所述离子以离子束的形式在平行于第一半导体鳍片的第一平面中被引向第一栅极。所述离子还被以第一非直角地(比如，在大约50到80度之间)引向所述衬底。预先确定所述角度使得注入工艺不会被所述衬底上的任何其它部件(比如掩模、其它器件等)阻挡。第一鳍片的顶面上的保护层阻止离子通过源/漏区的顶面被注入。此外，通过在与第一鳍片相同的平面中引导离子并使离子束倾斜，所述离子被特定地引向第一栅极的侧壁而不引向第一半导体鳍片的侧壁。
在非晶化第一栅极后，第二半导体鳍片和栅极被解除掩蔽，然后掩蔽第一半导体鳍片和栅极。重复所述注入工艺。也就是，向第二栅极注入离子。具体地，所述离子以离子束的形式在平行于第二半导体鳍片的第二平面中被引向第二栅极。所述离子还以第二非直角(比如，在大约50到80度之间)被引向所述衬底。预先确定所述角度使得注入工艺不会被所述衬底上的任何其它部件(比如，掩模，其它器件等)阻挡。第二鳍片的顶面上的保护层阻止离子通过过源/漏区的顶面被注入。此外，通过在与第二鳍片相同的平面中的引导离子以及使离子束倾斜，所述离子被特定地引向第二栅极的侧壁而不被引向第二半导体鳍片的侧壁。这样，避免了对所述鳍片的损坏以及鳍片的源/漏区的完全非晶化。
然后，可以在所有栅极上形成合适的应变层。例如，如果所有的要被形成的FET都是p型FET，则淀积压应变层(例如，压性氮化物层)。或者，如果所有的要被形成的FET都是n型FET，则淀积张应变层(例如，张性氮化物层)。如果p型FET和n型FET要被形成在同一衬底上，则可以应用传统技术在所述衬底上形成双应变层，使得p型FET由双应变层的压性部分覆盖而n型FET由双应变层的张性部分覆盖。本领域普通技术人员将理解：尽管可以优选地在非晶化栅极之后形成所述应变层，但是也可以在非晶化多晶硅栅之前形成所述应变层。
继离子注入工艺和应变层形成之后，可以进行热退火工艺以使所述栅极(也就是，第一和第二栅极)以及半导体鳍片的那些在离子注入工艺期间可能已经被非晶化的部分(也就是，部分第一和第二半导体鳍片)再结晶。如上所述，这个再结晶工艺使得应变层的应变被“记忆”在多晶硅栅中，这样，向在栅极下方的鳍片中的沟道区给予了相似的应变。
在所述再结晶工艺之后，可以去除所述应变层，可以在所述FET结构上形成另一应变层，以进一步增强在每一个FET的沟道区中的应变。
结合下面的说明和附图将更好地理解本发明的实施方式的这些和其它方面。但是，应当理解，尽管下面的说明表达了本发明的优选的实施方式和本发明的大量具体细节，但它是为了说明的目的，而不是对本发明的限制。在不脱离本发明的实质范围内，在本发明的实施方式的范围中可以进行许多改变和修改，而本发明的实施方式包括所有这样的修改。
附图说明
从下面结合附图的具体说明将更好地理解本发明的实施方式，其中：
图1是图解了应力记忆技术的流程图；
图2a到2c是图解了根据图1的方法形成的部分完成的平面型FET200的示意图；
图3a和3b是分别图解示例的非平面型FET300的横截面示意图和顶视示意图；
图4是图解了本发明的方法的一种实施方式的流程图；
图5是图解了根据图4的方法形成的部分完成的非平面型FET500的示意图；
图6是图解了根据图4的方法形成的部分完成的非平面型FET500的示意图；
图7是图解了根据图4的方法形成的部分完成的非平面型FET500的示意图；
图8是图解了本发明的方法的另外的实施方式的流程图；
图9是图解了根据图8的方法形成的多个部分完成的非平面型FET900a-b的示意图；
图10是图解了根据图8的方法形成的多个部分完成的非平面型FET900a-b的示意图；
图11是图解了根据图8的方法形成的多个部分完成的非平面型FET900a-b的示意图；
图12是图解了根据图8的方法形成的多个部分完成的非平面型FET1200a-b的示意图；
图13是图解了根据图8的方法形成的多个部分完成的非平面型FET1200a-b的示意图；
图14是图解了根据图8的方法形成的多个部分完成的非平面型FET1200a-b的示意图；以及
图15是图解了根据图8的方法形成的多个部分完成的非平面型FET900a-b的示意图。
具体实施方式
结合在附图中图解和下面说明中详细描述的非限制性实施方式，将更彻底地说明本发明的实施方式和本发明的各种详细特点和优点。应注意，所述附图中图示的器件未按比例绘制。省略了对公知的元件和处理技术的描述以免不必要地模糊本发明的实施方式。在此使用的例子仅仅意在便于理解可以实施本发明的实施例的方式并进而使本领域普通技术人员能够实施本发明的实施方式。因此，不能将所述例子认作是对本发明的实施方式的限制。
如上所述，已经使用了包括图1的流程图中图解的和上面说明的应力记忆技术的各种技术，以提高平面型器件比如平面互补金属氧化物半导体(CMOS)器件中的电荷载流子迁移率。遗憾的是，这种应力记忆技术不能以直接的方式转用到非平面型FET比如双栅FET(也就是，鳍式FET)或三栅FET上。
更具体地，综合参见图3a-b，非平面型FET300是具有在半导体鳍片305的相对末端处的源/漏区320和在鳍片305的中间的在源/漏区320之间设置的沟道区330的晶体管，比如鳍式场效应晶体管(finFET)和三栅FET。在鳍片305上形成和沟道区330相邻(也就是，在所述鳍片的中间区的顶面和相对侧壁上)的栅极310。
对于finFET，鳍片305较薄(例如，栅极310长度的大约四分之一或更小)以确保完全耗尽(depleted)沟道区330并确保抑制有害的短沟道效应，比如阈电压的可变性和过度的漏极泄漏电流。这样，和沟道区330相邻的栅极310提供了二维场效应(也就是，和所述鳍片的相对侧相关的场效应)。
对于三栅FET，鳍片305较厚，以提供三维场效应(也就是，和所述鳍片的相对侧和所述鳍片的顶面相关的场效应)，但还是足够薄以允许沟道区330保持完全耗尽(例如，所述鳍片的宽和高的比可以在3:2和2:3之间的范围内)。所述三维场效应允许在平面晶体管上实现更大的驱动电流和改善的短沟道特性。
这样的非平面型FET300的沟道区330可以得益于应力记忆来提高载流子迁移率；但是，上述的图1图示的应力记忆技术不适用于非平面型FET300，因为在非平面型FET(例如，finFET或三栅FET)中的半导体鳍片305脆而易损坏，这是由于用离子注入工艺104来非晶化多晶硅栅310。此外，所述注入工艺104可能将鳍片305的源/漏区320非晶化到使得再结晶鳍片305的工艺108变得困难的程度，这是因为鳍片305不是体晶体结构的一部分。
鉴于以上所述，在此公开了适用于形成一个或多个非平面型场效应晶体管(FET)，比如鳍式场效应晶体管(finFET)和三栅FET的应力记忆技术的实施方式。所述技术在非平面型FET的多晶硅栅电极中产生选择的应变，以在FET沟道区上给予相似的应变，由此优化了FET性能，同时保护了半导体鳍片的源/漏区。具体地，对于每一个FET，在所述鳍片的源/漏区的顶面上形成保护盖层以在随后的非晶化离子注入工艺期间保护那些区域。在这个注入工艺期间进一步保护鳍片，因为离子束在平行于所述鳍片的平面中被引向栅极且相对于垂直轴线倾斜。这样，限制了对鳍片的非晶化和损坏。在注入工艺(其可以在形成应变层之前或之后进行)之后，进行再结晶退火使得所述应变层的应变被“记忆”到多晶硅栅中。
更具体地，参见图4，在所述方法的一种实施方式中，在衬底上形成半导体非平面型FET结构(例如，finFET结构或三栅FET结构)(401)。具体地，半导体鳍片505可以被形成并配置为结合到n型或p型finFET或者三栅FET500中(见图5-6)。所述鳍片505可以由硅形成并可以在其相对末端上形成有源/漏区520，并在所述源/漏区之间设置沟道区530。对于n型或p型FET，可以适当地地掺杂源/漏区520和沟道区530。此外，可以将包括栅电介质层和多晶硅栅导体的栅极510形成为与鳍片505的沟道区530相邻(也就是，栅极510形成在鳍片505的中间区的相对侧壁和顶面上)。
在源/漏区620上的半导体鳍片606的顶面506上形成保护层550(401)。可以通过例如淀积氧化物层(比如SiO2)或氮化物层(比如Si3N4)形成保护层550。
根据使用本发明的方法来形成的FET的类型(例如，finFET或三栅FET)，可以在形成栅极之前或之后来形成所述保护层(403-404)。具体地，如果非平面型FET500将是finFET或者是三栅FET，则可以在栅极510之后形成保护层550，这样保护层550只位于源/漏区520上和而不在沟道区530上。但是，如果非平面型FET500将是finFET，则还可以在栅极510之前形成保护层550，这样保护层550同时位于源/漏区520和沟道区530上。由于finFET表现了和沟道区的相对侧而不是顶面相关的场效应，在所述finFET沟道区的顶面上的保护层将不会干扰FET性能。
和传统应力记忆技术一样(见图1的上述说明)，将离子注入栅极510以非晶化所述栅极510(406)。也就是，使用电场将离子加速到所需要的能量并以离子束570的形式将所述离子引向栅极510的表面(见图6)。离子的能量决定注入的深度，因此，预先确定这个能量以确保在注入工艺期间完全非晶化多晶硅栅510。然而，在此公开的所述方法的实施方式提供了一种用于注入离子的新技术以进一步防止对鳍片505的损坏，以及限制鳍片505的源/漏区520的非晶化。具体地，通过在平行于包含鳍片505的平面的平面555中向栅极510引导离子(也就是，引导离子束570)，并以非直角(也就是，使离子束570相对于垂直轴线倾斜)向衬底引导离子，来完成非晶化离子注入工艺(406)。鳍片505的顶面506上的保护层550防止离子通过源/漏区520的顶面被注入。此外，通过在与鳍片505相同的平面555中引导离子束并使离子束倾斜，将离子引入栅极的相对侧壁511中而不引入鳍片505的相对侧壁507中。由此，避免了对所述鳍片505的损坏以及鳍片505的源/漏区520的完全非晶化。
然后在FET结构500，具体地在栅极510(410，见图7)上方形成合适的应变层560。例如，可以在p-FET上方淀积压应变层(例如压性氮化物层)，或者在n-FET上方淀积张应变层(例如张性氮化物层)。本领域普通技术人员将理解：尽管可能最好在非晶化多晶硅栅之后形成应变层，但是也可以在非晶化多晶硅栅之前形成所述应变层。
在离子注入工艺(406)和应变层形成(410)之后，可用进行热退火工艺以再结晶栅极510和半导体鳍片505的在离子注入工艺(412)期间可能已被非晶化的那些部分。如上所述，这个再结晶工艺使得应变层550的应变被“记忆”在沟道区530上的多晶硅栅510中，这样，在鳍片505的沟道区530中给予了相似的应变。在所述再结晶工艺之后，可以去除应变层550(414)。
可选地，在去除所述第一应变层550(在工艺414)之后，可以在所述FET结构500上，具体地在栅极510上，形成第二应变层，以进一步提高沟道区530的应变(416)。
一旦所希望的应变被给予在FET500的沟道区530上，就可以进行传统加工技术来完成FET结构500。
参见图8，在所述方法的另一种实施方式中，使用传统加工技术在衬底(801)上形成多个非平面型FET(例如，多个finFET结构或三栅FET)。所述FET可以被形成为在相同的方向(见图9和10中的FET900a-b)或在不同的方向(见图12中的以人字形形成的FET1200a-b)取向(802)。具体地，半导体鳍片905a-b、1205a-b(也就是，第一和第二半导体鳍片)形成在衬底901、1201上并被配置为结合到p型和/或n型finFET或者三栅FET900a-b、1200a-b中。半导体鳍片900a-b，1200a-b可以由硅形成，其中每一个可以被形成为在它们的相对末端上具有源/漏区920a-b、1220a-b，在所述源/漏区920a-b、1220a-b之间的中间设置沟道区930a-b、1230a-b。对于n型或p型FET，可以适当地掺杂每一个鳍片905a-b、1205a-b的源/漏区920a-b、1220a-b和沟道区930a-b、1230a-b。
在形成鳍片后，可以将包括栅电介质层和多晶硅栅导体的栅极910a-b、1210a-b形成为与每一个鳍片905a-b、1205a-b的沟道区930a-b、1230a-b相邻。例如，第一栅极910a、1210a可以形成为与第一鳍片905a、1205a的第一沟道区930a、1230a相邻(也就是，在第一半导体鳍片的中间处的顶面和相对侧壁上)。同时，第二栅极910b、1210b可以形成为与第二半导体鳍片905b、1205b的第二沟道区930b、1230b相邻(也就是，在第二半导体鳍片的中间处的第二顶面和第二相对侧壁上)。
在源/漏区920a-b、1220a-b上的鳍片905a-b、1205a-b中的每一个的顶面上同时形成保护层(例如，见图9的层950a-b)(801)。例如，如图9所示，在相对两端，在第一半导体鳍片905a的顶面906a上形成第一保护层950a，在相对两端在第二半导体鳍片905b的顶面906b上形成第二保护层950b。可以通过例如淀积氧化物层(比如SiO2)或氮化物层(比如Si3N4)形成保护层(例如，950a-b)。
根据使用本发明的方法来形成的非平面场效应晶体管的类型(例如，finFET或三栅FET)，可以在形成栅极之前或之后来形成所述保护层(例如，层950a-b)(803-804)。例如，如果非平面型FET将是finFET或者是三栅FET，则可以在栅极之后形成保护层，这样保护层只形成鳍片的源/漏区上和而不在沟道区上。但是，如果非平面型FET将是finFET，则还可以在栅极之前形成保护层，这样保护层同时形成在鳍片的源/漏区和沟道区上。
和传统应力记忆技术一样，将离子注入每一个栅极以非晶化所述栅极910a-b、1210a-b(806)。也就是，使用电场将离子加速到所需要的能量并以离子束的方式将所述离子引向栅极的表面。离子的能量决定注入的深度，因此，预先确定这个能量以确保在注入工艺期间彻底地非晶化每一个多晶硅栅。然而，在此公开的所述方法的实施方式提供了一种用于注入离子的新技术，以进一步防止对鳍片的损坏，以及限制鳍片的源/漏区的非晶化。具体地，通过在平行于包括鳍片的平面的平面中向栅极引导离子(也就是，引导离子束)(807)，并以非直角引导离子到衬底(也就是，通过使离子束相对于垂直轴线倾斜)(808)来完成非晶化离子注入工艺(806)。
例如，参见图9-11，如果所述鳍片(比如，所述第一和第二半导体鳍片905a-b)被取向在同一方向，则可以向所述栅极(比如，所述第一和第二栅极910a-b)同时注入离子来同时非晶化两个栅极910a-b。也就是，所述离子束970在平行于两个半导体鳍片905a-b的平面955中被引向栅极910a-b(807，见图10)。另外，所述离子束970还被以非直角980(比如，在大约50到80度之间)引向衬底901(808，见图11)。预先确定该角度980使得注入工艺不会被所述衬底上的任何其它部件(比如，被其它栅极(见图11)、其它器件等)阻挡。
在所述鳍片905a-b的顶面上的保护层阻止离子通过源/漏区920a-b的顶面被注入。另外，通过在与鳍片905a-b相同的平面955中引导离子束970并使离子束970倾斜，所述离子被引入栅极910a-b的相对侧壁911a-b中而不被引入所述鳍片905a-b的相对侧壁907a-b中。由此，避免了对所述鳍片905a-b的损坏以及鳍片905a-b的源/漏区920a-b的完全非晶化。
或者，参见图12-14，如果所述鳍片(比如，第一和第二半导体鳍片1205a-b)被取向在不同的方向(例如，以人字形)，则可以使用掩蔽/分步处理(809)来完成非晶化离子注入工艺(806)。例如，可以掩蔽第二半导体鳍片1205b和栅极1210b(例如，见图13的掩模1290b)。然后可以向第一栅极1210a注入离子。具体地，所述离子以离子束1270a的形式在平行于第一半导体鳍片1205a的第一平面1255a中被引向第一栅极1210a(807)。所述离子还被以第一非直角1280a(比如，在大约50到80度之间)引向所述衬底1201(808)。预先确定所述角度1280a使得注入工艺不会被所述衬底的任何其它部件(比如，掩模1290b(如图示)、其它器件等)阻挡。第一鳍片1205a的顶面上的保护层1250a阻止离子通过源/漏区1220a的顶面被注入。此外，通过在与第一鳍片1205a相同的平面1255a中引导离子并通过使离子束1270a倾斜，所述离子被特定地引向第一栅极1210a的侧壁1211a而不被引向第一半导体鳍片1205a的侧壁1207a。
在非晶化第一栅极1210a后，第二半导体鳍片1205b和栅极被解除掩蔽，然后掩蔽一半导体鳍片1205a和栅极(见图14的掩模1290a)。重复所述注入工艺。也就是，向第二栅极1210b注入离子。具体地，所述离子以离子束1270b的形式在平行于第二半导体鳍片1205b的第二平面1255b中被引向第二栅极1210b。所述离子还被以第二非直角1280b(比如，在大约50到80度之间)引向所述衬底1201。预先确定所述角度1280b使得注入工艺不会被所述衬底上的任何其它部件(比如，掩模1290b(如图示)、其它器件等)阻挡。第二鳍片1205b的顶面上的保护层1250b阻止离子通过源/漏区1220b的顶面被注入。此外，通过在与第二鳍片1205b相同的平面1255b中引导离子并使离子束1270b倾斜，所述离子被特定地引向第二栅极1210b的侧壁1211b而不被引向第二半导体鳍片1205b的侧壁1207b。这样，避免了对所述鳍片1205a-b的损坏以及鳍片1205a-b的源/漏区1220a-b的完全非晶化。在注入工艺806之后，第一半导体鳍片和栅极被解除掩蔽。
然后可以在所有栅极上形成合适的应变层(801)(例如，见图3中的FET900a-b的栅极910a-b上的应变层960)。具体地，如果所有的要被形成的FET900a-b都是p型FET，则淀积压应变层960(例如，压性氮化物层)。或者，如果所有的要被形成的FET900a-b都是n型FET，则可淀积压张应变层960(例如，张性氮化物层)。如果p型FET900a和n型FET900b要被形成在同一衬底上，则可以应用传统技术在所述衬底上形成双应变层使得n型FET900a由双应变层960的张性部分961a覆盖而p型FET900b由双应变层960的压性部分961b覆盖。本领域普通技术人员将理解：尽管可以优选地在非晶化栅极910a-b之后形成所述应变层960，但是在处理806中也可以在非晶化多晶硅栅之前形成所述应变层960。
继离子注入工艺(806)和应变层形成(810)之后，可以进行热退火工艺以再结晶所述栅极(也就是，第一和第二栅极)以及半导体鳍片的那些在离子注入工艺(812)期间可能已经被非晶化的部分(也就是，第一和第二半导体鳍片的一部分)。如上所述，这个再结晶工艺使得应变层的应变被“记忆”在多晶硅栅中，这样向在栅极下方的鳍片中的沟道区中给予了相似的应变。
在所述再结晶工艺之后，可以去除所述应变层(814)，然后，可选地，可以在所述FET结构上形成另一应变层，以进一步提高在所述每一个FET的沟道区中的应变(816)。
一旦所希望的应变被给予在FET900a-b、1200a-b的沟道区930a-b、1230a-b上，就可以进行传统加工技术来完成FET结构(818)。
因此，上面说明了一种适用于形成一个或多个非平面型FET(例如，finFET和三栅FET)的应力记忆技术的实施方式。所述技术在非平面型FET的多晶硅栅电极中产生选定的应变以在FET沟道区上给予相似的应变，从而，优化了FET性能，同时保护了半导体鳍片的源/漏区。具体地，对于每一个FET，在所述鳍片的源/漏区的顶面上形成保护盖层以在随后的非晶化离子注入工艺过程中保护所述源/漏区。由于在平行于鳍片的平面中将离子束引向栅极以及使离子束相对于垂直轴线倾斜，在此注入工艺期间进一步保护了所述鳍片。结果，鳍片的非晶化和对鳍片的损坏得到了限制。在注入工艺(其可在形成应变层之前或之后进行)之后进行再结晶退火，这样，在多晶硅栅中“记忆”了应变层的应变。通过根据本发明的方法形成非平面型FET，可以提高FET驱动电流，使得电路延迟减少和/或者功耗下降。根据本发明的方法的非平面型FET的形成还可以用来提高电路密度，从而，降低了制造成本，因为可以使更少的鳍片结合进入电路而实现相同的开关速度。
上面说明的具体的实施方式将完全地展现本发明的总体性质，通过应用现有技术，可以针对各种应用轻松地修改和/或调整这样的具体的实现方式而不脱离本发明的总体构思。因此，这样的调整和改变应当视为包括所公开的实施方式的等同方案的范围之内。应当理解在此使用的措辞或术语是用于说明的目的，不是对本发明的限制。因此，本领域普通技术人员将理解：在不脱离所附权利要求的实质范围内可以修改应用本发明的实施方式。

Claims (20)

1、一种形成场效应晶体管的方法，所述方法包括：
在半导体鳍片的中间区的顶面和相对侧壁上形成栅极，其和所述鳍片的沟道区相邻；
在所述鳍片的源/漏区上方的所述顶面上形成保护层；
将离子注入所述栅极以非晶化所述栅极，其中所述注入包括将所述离子在平行于所述鳍片的平面中以非直角引向所述栅极；
在所述栅极上方形成应变层；以及
执行热退火处理以使所述栅极再结晶。
2、如权利要求1所述的方法，其中所述应变层的形成包括形成张性氮化物层和压性氮化物层中的一种。
3、如权利要求1所述的方法，其中所述应变层的形成包括：在所述离子注入之后形成所述应变层，或者在所述离子注入之前形成所述应变层。
4、如权利要求1所述的方法，其中所述场效应晶体管是鳍式场效应晶体管，其中所述保护层的所述形成包括：在所述栅极的所述形成之后形成所述保护层，以使得所述保护层仅形成在所述源/漏区上方，或者在所述栅极的所述形成之前形成所述保护层，以使得所述保护层形成在所述源/漏区和所述沟道区上方。
5、如权利要求1所述的方法，其中所述场效应晶体管是三栅场效应晶体管，其中所述保护层的所述形成包括：在所述栅极的所述形成之后形成所述保护层，以使得所述保护层仅形成在所述源/漏区上方。
6、一种形成场效应晶体管的方法，所述方法包括：
在半导体鳍片的中间区的顶面和相对侧壁上形成栅极，其和所述鳍片的沟道区相邻；
在所述鳍片的源/漏区上方的所述顶面上形成保护层；
将离子注入所述栅极以非晶化所述栅极，其中所述所述离子在平行于所述鳍片的平面中以非直角被引向所述栅极；
在所述栅极上方形成第一应变层；
执行热退火处理以再结晶所述栅极；
去除所述第一应变层；以及
在所述栅极上方形成第二应变层。
7、如权利要求6所述的方法，其中所述第一应变层的形成和所述第二应变层的形成分别包括形成张性氮化物层和压性氮化物层中的一种。
8、如权利要求6所述的方法，其中所述第一应变层的形成包括：在所述离子注入之后形成所述第一应变层，或者在所述离子注入之前形成所述第一应变层。
9、如权利要求6所述的方法，其中所述场效应晶体管是鳍式场效应晶体管，其中所述保护层的所述形成包括：在所述栅极的所述形成之后形成所述保护层，以使得所述保护层仅形成在所述源/漏区上方，或者在所述栅极的所述形成之前形成所述保护层，以使得所述保护层形成在所述源/漏区和所述沟道区上方。
10、如权利要求6所述的方法，其中所述场效应晶体管是三栅场效应晶体管，其中所述保护层的所述形成包括：在所述栅极的所述形成之后形成所述保护层，以使得所述保护层仅形成在所述源/漏区上方。
11、一种形成多个场效应晶体管的方法，所述方法包括：
在第一半导体鳍片的中间区的第一顶面和第一相对侧壁上形成第一栅极，其和所述第一鳍片的第一沟道区相邻，以及在第二半导体鳍片的中间区的第二顶面和第二相对侧壁上形成第二栅极，其和所述第二鳍片的第二沟道区相邻；
在所述第一鳍片的第一源/漏区上方的所述第一顶面上和所述第二鳍片的第二源/漏区上方的所述第二顶面上形成保护层；
将离子注入所述第一栅极和所述第二栅极以同时非晶化所述第一栅极和所述第二栅极，其中所述注入包括在平行于所述第一半导体鳍片和第二半导体鳍片的平面中以预定的非直角将所述离子引向所述第一栅极和所述第二栅极；
在所述第一栅极和所述第二栅极上形成应变层；以及
执行热退火处理以使所述第一栅极和所述第二栅极再结晶。
12、如权利要求11所述的方法，其中所述应变层的形成包括形成张性氮化物层、双应变氮化物层和压性氮化物层中的一种。
13、如权利要求11所述的方法，其中所述场效应晶体管是鳍式场效应晶体管，其中所述保护层的所述形成包括：在所述第一栅极和所述第二栅极的所述形成之后形成所述保护层，或者在所述第一栅极和所述第二栅极的所述形成之前形成所述保护层。
14、如权利要求11所述的方法，其中所述场效应晶体管是三栅场效应晶体管，其中所述保护层的所述形成包括在所述第一栅极和所述第二栅极的所述形成之后形成所述保护层。
15、如权利要求11所述的方法，其中所述预定的非直角的角度范围在50到80度之间。
16、一种形成多个场效应晶体管的方法，所述方法包括：
在第一半导体鳍片的中间区的第一顶面和第一相对侧壁上形成第一栅极，其和所述第一鳍片的第一沟道区相邻，以及在第二半导体鳍片的中间区的第二顶面和第二相对侧壁上形成第二栅极，其和所述第二鳍片的第二沟道区相邻；
在第一源/漏区上方的所述第一顶面上和第二源/漏区上方的所述第二顶面上形成保护层；
将离子注入所述第一栅极以非晶化所述第一栅极，其中所述注入包括在平行于所述第一半导体鳍片的第一平面中以第一非直角将所述离子引向所述第一栅极；
将离子注入所述第二栅极以非晶化所述第二栅极，其中所述注入包括在平行于所述第二半导体鳍片的第二平面中以第二非直角将所述离子引向所述第二栅极；
在所述第一栅极和所述第二栅极上形成应变层；以及
执行热退火处理以使所述第一栅极和所述第二栅极再结晶。
17、如权利要求16所述的方法，还包括：在向所述第一栅极的所述离子注入之前，掩蔽所述第二鳍片和所述第二栅极；在向所述第二栅极的所述离子注入之前，掩蔽所述第一鳍片和所述第一栅极；
18、如权利要求16所述的方法，还包括：确定所述第一非直角的角度和所述第二非直角的角度以确保所述第一栅极的所述注入和所述第二栅极的所述注入不被阻挡。
19、如权利要求16所述的方法，其中所述应变层的形成包括形成张性氮化物层、双应变氮化物层和压性氮化物层中的一种。
20、如权利要求16所述的方法，其中如果所述场效应晶体管是鳍式场效应晶体管，则所述保护层能够在形成所述第一栅极和所述第二栅极之前或之后形成；其中如果所述场效应晶体管是三栅场效应晶体管，则所述保护层只能在形成所述第一栅极和所述第二栅极之后形成。
CNB2007100916319A 2006-04-21 2007-04-03 形成场效应晶体管的方法 Expired - Fee Related CN100505188C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/379,581 2006-04-21
US11/379,581 US7341902B2 (en) 2006-04-21 2006-04-21 Finfet/trigate stress-memorization method

Publications (2)

Publication Number Publication Date
CN101060085A CN101060085A (zh) 2007-10-24
CN100505188C true CN100505188C (zh) 2009-06-24

Family

ID=38619987

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100916319A Expired - Fee Related CN100505188C (zh) 2006-04-21 2007-04-03 形成场效应晶体管的方法

Country Status (3)

Country Link
US (1) US7341902B2 (zh)
CN (1) CN100505188C (zh)
TW (1) TW200807568A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517839A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种鳍形场效晶体管结构及其制作方法
CN104900528A (zh) * 2015-04-13 2015-09-09 上海华力微电子有限公司 一种利用应力记忆技术制造FinFET结构的方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
EP1892765A1 (en) * 2006-08-23 2008-02-27 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for doping a fin-based semiconductor device
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
US7902005B2 (en) * 2007-11-02 2011-03-08 Infineon Technologies Ag Method for fabricating a fin-shaped semiconductor structure and a fin-shaped semiconductor structure
US20090152626A1 (en) * 2007-12-18 2009-06-18 Texas Instruments Incorporated Super Halo Formation Using a Reverse Flow for Halo Implants
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8124487B2 (en) * 2008-12-22 2012-02-28 Varian Semiconductor Equipment Associates, Inc. Method for enhancing tensile stress and source/drain activation using Si:C
US8969969B2 (en) 2009-03-20 2015-03-03 International Business Machines Corporation High threshold voltage NMOS transistors for low power IC technology
US8039349B2 (en) * 2009-07-30 2011-10-18 Globalfoundries Inc. Methods for fabricating non-planar semiconductor devices having stress memory
US20110147804A1 (en) * 2009-12-23 2011-06-23 Rishabh Mehandru Drive current enhancement in tri-gate MOSFETS by introduction of compressive metal gate stress using ion implantation
US8709928B2 (en) * 2010-01-19 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor fin device and method for forming the same using high tilt angle implant
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US9461169B2 (en) * 2010-05-28 2016-10-04 Globalfoundries Inc. Device and method for fabricating thin semiconductor channel and buried strain memorization layer
CN101969047B (zh) * 2010-08-12 2014-02-12 电子科技大学 用于制备应变沟道cmos的等效应变记忆方法
US8551845B2 (en) 2010-09-21 2013-10-08 International Business Machines Corporation Structure and method for increasing strain in a device
US8748272B2 (en) 2011-01-14 2014-06-10 Institute of Microelectronics, Chinese Academy of Sciences Method of introducing strain into channel and device manufactured by using the method
CN102593001B (zh) * 2011-01-14 2015-01-14 中国科学院微电子研究所 向沟道中引入应变的方法和使用该方法制作的器件
JP5271372B2 (ja) * 2011-03-18 2013-08-21 株式会社東芝 半導体装置の製造方法
CN102983104B (zh) * 2011-09-07 2015-10-21 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN103021827B (zh) * 2011-09-27 2015-07-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应管、cmos鳍式场效应管的形成方法
US8697523B2 (en) 2012-02-06 2014-04-15 International Business Machines Corporation Integration of SMT in replacement gate FINFET process flow
US20130237026A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Finfet device having a strained region
CN103515231B (zh) * 2012-06-20 2016-12-07 中芯国际集成电路制造(上海)有限公司 FinFET制造方法
CN103779281A (zh) * 2012-10-19 2014-05-07 德州仪器公司 制作晶体管的方法
CN103839822B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
EP2741320B1 (en) 2012-12-05 2020-06-17 IMEC vzw Manufacturing method of a finfet device with dual-strained channels
DE102013106539B4 (de) * 2013-03-12 2020-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
US9252271B2 (en) * 2013-11-27 2016-02-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US9373512B2 (en) 2013-12-03 2016-06-21 GlobalFoundries, Inc. Apparatus and method for laser heating and ion implantation
JP6361180B2 (ja) * 2014-03-10 2018-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
CN105097536A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI633451B (zh) * 2014-06-04 2018-08-21 聯華電子股份有限公司 平面設計至非平面設計之轉換方法
US9577100B2 (en) 2014-06-16 2017-02-21 Globalfoundries Inc. FinFET and nanowire semiconductor devices with suspended channel regions and gate structures surrounding the suspended channel regions
CN105784743B (zh) * 2014-12-24 2019-02-15 中芯国际集成电路制造(上海)有限公司 栅氧化层失效分析方法
US9431521B1 (en) 2015-09-18 2016-08-30 International Business Machines Corporation Stress memorization technique for strain coupling enhancement in bulk finFET device
KR102385567B1 (ko) 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN109599338B (zh) * 2017-09-30 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11869890B2 (en) 2017-12-26 2024-01-09 Intel Corporation Stacked transistors with contact last
US11393722B2 (en) 2018-01-12 2022-07-19 Intel Corporation Isolation wall stressor structures to improve channel stress and their methods of fabrication
WO2019172879A1 (en) 2018-03-05 2019-09-12 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
KR102414957B1 (ko) 2018-06-15 2022-06-29 삼성전자주식회사 반도체 장치의 제조 방법
US11450571B2 (en) * 2018-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714441A (zh) * 2002-12-19 2005-12-28 国际商业机器公司 形成结构、隔离层和相关finfet的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6593181B2 (en) 2001-04-20 2003-07-15 International Business Machines Corporation Tailored insulator properties for devices
JP2003229568A (ja) 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
US6916694B2 (en) * 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
US6951783B2 (en) * 2003-10-28 2005-10-04 Freescale Semiconductor, Inc. Confined spacers for double gate transistor semiconductor fabrication process
US8008724B2 (en) 2003-10-30 2011-08-30 International Business Machines Corporation Structure and method to enhance both nFET and pFET performance using different kinds of stressed layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714441A (zh) * 2002-12-19 2005-12-28 国际商业机器公司 形成结构、隔离层和相关finfet的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517839A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种鳍形场效晶体管结构及其制作方法
CN104900528A (zh) * 2015-04-13 2015-09-09 上海华力微电子有限公司 一种利用应力记忆技术制造FinFET结构的方法
CN104900528B (zh) * 2015-04-13 2018-06-22 上海华力微电子有限公司 一种利用应力记忆技术制造FinFET结构的方法

Also Published As

Publication number Publication date
TW200807568A (en) 2008-02-01
US20070249130A1 (en) 2007-10-25
US7341902B2 (en) 2008-03-11
CN101060085A (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
CN100505188C (zh) 形成场效应晶体管的方法
KR100476940B1 (ko) 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
KR101795875B1 (ko) 반도체 구조물 및 이의 제조 방법
US7449753B2 (en) Write margin improvement for SRAM cells with SiGe stressors
US7074656B2 (en) Doping of semiconductor fin devices
CN107958873B (zh) 鳍式场效应管及其形成方法
CN102272905B (zh) 半导体装置及其制造方法
CN101884107B (zh) 异质结构倒t场效晶体管
CN103426769A (zh) 半导体器件制造方法
CN102263131A (zh) 一种半导体器件及其形成方法
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
CN105448986A (zh) N型鳍式场效应晶体管及其形成方法
CN102386226B (zh) 半导体结构及其制造方法
KR100464534B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
CN104425370A (zh) 一种半导体器件及其制造方法
CN102569395A (zh) 半导体器件及其形成方法
CN102315268B (zh) 半导体器件及其制造方法
US20170229540A1 (en) Non-volatile memory device having reduced drain and read disturbances
CN107785425B (zh) 半导体器件及其形成方法
US8569798B1 (en) Semicondcutor device comprising transistor
CN103021827B (zh) 鳍式场效应管、cmos鳍式场效应管的形成方法
CN109087859A (zh) 一种半导体器件的制造方法
KR20070027961A (ko) ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 이의 제조방법
CN1879207A (zh) 降低pFETS中的硼扩散性
CN103794501A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171114

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171114

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20190403