CN100441073C - 多层电路板及其制造方法 - Google Patents

多层电路板及其制造方法 Download PDF

Info

Publication number
CN100441073C
CN100441073C CNB031559700A CN03155970A CN100441073C CN 100441073 C CN100441073 C CN 100441073C CN B031559700 A CNB031559700 A CN B031559700A CN 03155970 A CN03155970 A CN 03155970A CN 100441073 C CN100441073 C CN 100441073C
Authority
CN
China
Prior art keywords
rete
circuit board
multilayer circuit
liquid crystal
membrane layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031559700A
Other languages
English (en)
Other versions
CN1489431A (zh
Inventor
津轻利纪
砂本辰也
吉川淳夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kuraray Co Ltd
Original Assignee
Kuraray Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kuraray Co Ltd filed Critical Kuraray Co Ltd
Publication of CN1489431A publication Critical patent/CN1489431A/zh
Application granted granted Critical
Publication of CN100441073C publication Critical patent/CN100441073C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

本发明的目的是提供了一种制造多层电路板的简单方法，所述多层电路板能够实现在表面上高密度安装电子元件。提供了一种制造多层电路板的方法，所述多层电路板包括第一膜层和至少另外两膜层，第二膜层和第三膜层，每一层都是由能够形成光学各向异性熔融相的热塑聚合物形成。第一膜层的熔点低，第二和第三膜层各自的熔点比第一层的熔点高。而且至少第二和第三膜层之一上具有电路布线。第一至第三膜层被热压在一起，第一膜层位于第二和第三层之间。该方法包括在第一至第三膜层热压粘合过程中使得第二和第三膜层之一上的电路布线至少之一通过第一膜层与第二和第三膜层中另一个的相对表面连接。

Description

多层电路板及其制造方法
本申请以2002年8月28日申请的申请号为2002-247974号日本专利申请为基础，该申请的全部内容包括在这里以供参考。
技术领域
本发明涉及一种多层电路板及其制造方法，该电路板使用一种能够形成光学各向异性熔融相的热塑聚合物制成的膜层作为绝缘层。
在本发明的说明书中，除非特别说明，能够形成光学各向异性熔融相的热塑聚合物将被称为“热塑液晶聚合物”，而且除非特别说明，利用这样的热塑液晶聚合物形成的膜层将被称为“热塑液晶聚合物膜”。
背景技术
在多层电路板中为了实现三维电连接，构成多层电路板的印刷线路板包括形成在印刷线路板表面上的连线(通常称为“电路布线”的“表面连线”)，形成为延伸到印刷线路板内部的连线(后面称为“内层连线”)和形成为延着一些印刷线路板的整个厚度延伸的连线(后面将称为“中间层连线”)。
多层电路板通常利用具有不同化学成分和/或者热阻性能诸如熔点的多层材料，而且通常通过热压粘结具有中间层和/或者表面连线的一层或多层与其中没有形成连线的一层或多层制成。如果形成中间层线路板的各层材料具有相同熔点，在热压粘结处理期间这些层将同时融化。因此，各层材料必须具有彼此不同熔点。
举例来说，美国第5,719,354号专利公开号为日本第309803/1988号专利申请公开了一种多层电路板，包括：由热塑液晶聚合物制成的两个膜层并具有表面连线和中间层连线，作为印刷线路板；和位于两个膜层之间的热塑液晶聚合物膜层，作为粘合层，其中粘合层的熔点低于两个膜层的熔点。在该已知的多层电路板中，印刷线路板通过粘合层彼此电绝缘(例如参见美国专利第5,719,354号的图1D和1E及公开号为日本第309803/1988号专利申请的图1)。具体地说，美国第5,719,354号专利第5栏第61至64行和第6栏第4至6行公开了在粘合层上钻孔，然后必须利用金属以便实现印刷线路板之间电连接。
对于上述钻孔，传统上使用钻头或者激光器，实施在预定位置钻孔的钻孔步骤以便形成相应孔。对于上述金属的利用，传统上使用一种方法(后面将称为“电镀方法”)，该方法中顺序进行化学和电镀处理以便在孔内壁表面上形成镀层。此外，为了上述目的也可以利用另一种方法(后面将称为“胶合方法”)，该方法中施加导电胶或者印刷以便填充利用激光器或者利用钻所形成的孔，然后固化。
然而，已经发现需要形成沿着印刷线路板和粘合层延伸的孔的多层电路板具有如下问题，即在线路板的前后表面上形成用于中间层连接的孔的位置不能形成连线和装电子元件。因此，这种已知的多层电路板不仅不能满足近来表面电子元件安装高密度的要求，而且制造已知的多层电路板的方法包括一系列制造步骤，其中一些步骤需要复杂处理控制，似乎是多余的。
发明内容
在上述情况下完成了本发明。根据本发明的一个方面，提供了一种制造多层电路板的方法，该方法把热塑液晶聚合物膜层被热压在一起。热塑液晶聚合物膜层包括第一膜层，并至少包括第二膜层和第三膜层，每一膜层都是由能够形成光学各向异性熔融相的热塑聚合物形成。第一膜层的熔点低，第二和第三膜层各自的熔点比第一膜层的熔点高。而且至少第二和第三膜层之一上具有电路布线。第一至第三膜层被热压在一起，第一膜层位于第二和第三层之间。该方法包括使得在第一至第三膜层热压粘合过程中，形成在至少第二和第三膜层之一上的电路布线贯穿第一膜层，与形成在第二和第三膜层中另一个上的电路布线或微通道直接接触形成电连接。
而且，本发明提供了一种能够实现在表面上高密度安装电子元件的改进多层电路板。所述多层线路板能够通过简单的制造工艺制造。本发明的多层电路板包括第一膜层，并至少包括第二膜层和第三膜层，每一膜层都是由能够形成光学各向异性熔融相的热塑聚合物形成。第一膜层的熔点低，第二和第三膜层各自的熔点比第一膜层的熔点高。第一至第三膜层被热压在一起，第一膜层位于第二和第三膜层之间。至少第二和第三膜层之一上形成有电路布线和微通道，而且形成在至少第二和第三膜层之一上的电路布线贯穿第一膜层，与形成在第二和第三膜层中另一个上的电路布线或微通道直接接触形成电连接。
根据本发明，不仅能够有利地抑制分别在第二和第三膜层上形成的不希望的电路布线位置误差，这些误差是由于第一膜层的树脂材料流动引起的，而且能够在这些电路布线之间形成可靠的电连接。本发明的多层电路板具有热塑液晶聚合物的优良性能，诸如低吸水性和优良的电特性。此外，本发明的多层电路板能够满足普通电路板所需要的耐热性。
附图说明
无论如何，通过下面结合附图对最佳实施例的描述本发明将更容易理解。然而，实施例和附图只是为了说明和解释而给出的，而不是用于以任何方式限制本发明的范围的。在附图中，相同的参考标号在所有附图中用于表示相同的部件，其中：
图1A和1B示出制造根据本发明的第一最佳实施例的多层电路板的顺序，其中图1A是构成多层电路板的元件在热压粘合之前排列的垂直视图，图1B是在热压粘合之后多层电路板的垂直视图；
图2A和2B示出制造根据本发明的第二最佳实施例的多层电路板的顺序，其中图2A是构成多层电路板的元件在热压粘合之前排列的垂直视图，图2B是在热压粘合之后多层电路板的垂直视图；
图3A和3B示出制造根据本发明的第三最佳实施例的多层电路板的顺序，其中图3A是构成多层电路板的元件在热压粘合之前排列的垂直视图，图3B是在热压粘合之后多层电路板的垂直视图；
图4A～4C示出制造根据本发明的第四最佳实施例的多层电路板的顺序；
图5A～5D示出制造根据本发明的第五最佳实施例的多层电路板的顺序；
图6是根据本发明的第六最佳实施例的多层电路板的简要垂直截面图；
图7是根据本发明的第七最佳实施例的多层电路板的简要垂直截面图；
图8是示出制造多层电路板的传统方法的垂直截面图；
图9是示出利用图8所示方法制造的多层电路板的简要垂直截面图；
图10A～10D是分别示出根据本发明例1中所示的制造多层电路板的方法的处理步骤中获得产品结构的简要垂直截面图。
具体实施方式
在实施本发明中能够使用的第一至第三热塑液晶聚合物膜层A、B和C中每个膜层材料的具体例子虽然不特别限于这里所述，包括已知的热塑液晶聚合物和由下面的(1)至(4)类化合物制备的热塑酰胺聚合物及它们的衍射物。
(1)芳香族或者脂肪族二烃基化合物，相应的例子在下面的表1中示出：
表1芳香族或者脂肪族二烃基化合物代表例的化学式
Figure C0315597000081
(2)芳香族或者脂肪族二羧酸，相应的例子在下面的表2中示出：
表2芳香族或者脂肪族二羧酸代表例的化学式
Figure C0315597000091
(3)芳香族羟基羧酸，相应的例子在下面的表3中示出：
表3芳香族或者脂肪族羟基羧酸代表例的化学式
Figure C0315597000092
(4)芳香二元胺、芳香羟基胺和芳香氮羧基酸，相应的例子在下面的表4中示出：
表4芳香二元胺、芳香羟基胺和芳香氮羧基酸代表例的化学式
从任何这些起始化合物制备的热塑液晶聚合物的代表例包括具有下面的表5中的(a)至(e)所示的结构单元的化合物。
表5热塑液晶聚合物的代表例结构单元
Figure C0315597000101
(Y：-O-、-CH2-、-S-或类似原子团)
这些热塑液晶聚合物的熔点是向光学各向异性熔融相的过渡温度，最好在大约200～400℃，而且更好是在大约250～350℃，以便产生的膜层能够具有希望的热阻和希望的处理性能。
除非本发明的效果被削弱，如果希望可以在其中加入一种添加剂或者各种添加剂的混合物，诸如润滑剂、抗氧化剂或者填充剂。
在实施本发明过程中，起印刷线路板和形成在上面的电路布线作用的热塑液晶聚合物膜层即热塑液晶聚合物膜层B和C应该是高熔点膜层，而位于印刷线路板之间起粘合层作用的热塑液晶聚合物膜层即热塑液晶聚合物膜层A的熔点应该比膜层B和C的熔点低。
热塑液晶聚合物膜层B和C的各自熔点Tm2B和Tm2C应该比热塑液晶聚合物膜层A的熔点Tm1高。热塑液晶聚合物膜层B和C的熔点与热塑液晶聚合物膜层A的熔点之间的差值(即Tm2B-Tm1和Tm2C-Tm1)最好不小于10℃，更好是不小于15℃。
热塑液晶聚合物膜层A的膜厚最好选择为基本上等于电路布线的高度，所述电路布线在与热塑液晶聚合物膜层B和C层压在一起之后贯穿所述热塑液晶聚合物膜层A。为此，最好热塑液晶聚合物膜层A的厚度在与热塑液晶聚合物膜层B和C层压在一起之前最好在电路布线高度的1/5至1.5倍范围内，更好是在1/2至1.2倍范围内，所述电路布线形成在热塑液晶聚合物膜层B和C之一上而且贯穿所述热塑液晶聚合物膜层A。
在分别低于热塑液晶聚合物膜层B和C的熔点Tm2B和Tm2C并高于热塑液晶聚合物膜层A的熔点Tm1的温度下，通过热压粘合把热塑液晶聚合物膜层B和C与位于二者之间的热塑液晶聚合物膜层A层压在一起。在热压粘合过程中，热塑液晶聚合物膜层B和C将不被增塑，因此能够有利地避免分别形成在这些热塑液晶聚合物膜层B和C上的电路布线位置发生不希望的偏差。
而且，因为热塑液晶聚合物膜层A的厚度选择为在层压之后基本上等于电路布线的高度，所述电路布线将贯穿所述热塑液晶聚合物膜层A，所述电路布线能够贯穿所述热塑液晶聚合物膜层A，所述膜层A是熔融的，将通过热压粘合足够增塑，并使之与热塑液晶聚合物膜层B或者C的各自相对表面接触，以便在热塑液晶聚合物膜层B和C之间实现电连接和物理粘合，两个膜层B和C起到印刷线路板的作用。
应该注意热塑液晶聚合物膜层A通过热压粘合的热量增塑能够填充电路布线周围形成的空气间隙，以便产生具有良好绝缘性能的多层电路板。
热塑液晶聚合物膜层B和C的各自热变形温度Td2B和Td2C最好比热塑液晶聚合物膜层A的热变形温度Td1高20℃或更高，这样能够在热压粘合期间抑制热塑液晶聚合物膜层B和C的塑性变形，以便避免分别在热塑液晶聚合物膜层B和C上形成的电路布线位置产生不希望的偏差。
应该注意，如果希望，可以通过把相应的热塑液晶聚合物膜层经过热处理把热塑液晶聚合物膜层中每一个的熔点和热变形温度增加到希望的数值。举例来说，热处理的温度可以是这样的，即使热塑液晶聚合物膜层中的熔点为283℃，热变形温度为260℃，在260℃温度下加热该热塑液晶聚合物膜层5小时将把熔点和热变形温度分别提高到320℃和310℃。
在实施本发明中使用的热塑液晶聚合物膜层可以利用已知的挤压成型技术制造。其中，T-模处理和充气法在工业上有优势。特别是对于充气法，不仅可以在膜层的机械轴方向上(该方向后面将称为“MD方向”)施加拉伸产生的应力，也可以在垂直于MD方向上(后面将称为“TD方向”)上施加。因此，因此充气法对于制造在MD和TD两个方向上具有均衡良好的物理和热性能的热塑液晶聚合物膜层是有效的，因此使用是有利的。而且，在实施本发明中使用的热塑液晶聚合物膜层最好在MD和TD两个方向上的物理和热性能最好基本上是各向同性的，以便能够获得几乎不翘曲的多层电路板。
在实施本发明中使用的每个热塑液晶聚合物膜层具有适当的分段取向比例(SOR)，该分段取向比例可以根据应用领域不同。如果SOR小于1.5，热塑液晶聚合物膜层的分子取向偏差将非常可观，使得热塑液晶聚合物膜层将硬化而且在MD方向将断裂。在多层电路板需要具有稳定形状以便在加热期间不产生翘曲，构成多层电路板的热塑液晶聚合物膜层的SOR最好不大于1.3。特别是，SOR不大于1.3的热塑液晶聚合物膜层在MD和TD两个方向上可以表现出很均衡的物理和热性能，使得膜层在实际应用中更优良。而且，必须在加热期间基本上不产生翘曲的高精度多层电路板情况下，构成多层电路板的热塑液晶聚合物膜层的SOR最好不大于1.03。
上面说的分段取向比例SOR表示分子取向度数而且与传统MOR(分子取向比例)的显著区别在于SOR表示考虑物体厚度时的数值。所述SOR可以如下方式计算。
利用商业上可以获得的包括微波谐振波导的微波分子取向度测量装置，热塑液晶聚合物膜层插入微波谐振波导中以便其中的膜层表面垂直于微波的传播方向，而且测量通过膜层传播的微波电场强度(即微波透过率)。根据所述测量，通过下面的等式计算m数值(后面将称为“折射率”)：
m＝(Zo/Δz)×[1-vmax/vo]
其中Zo表示装置常数，Δz表示测量物体的平均厚度，vmax表示当改变微波频率时能够获得最大透过率的微波频率，vo表示当平均厚度为零时获得最大微波透过率的频率，即当没有物体存在时。
然后通过把m0除以m90计算分段取向比例SOR(即SOR＝m0/m90)，其中m0表示当物体的旋转角度相对于微波的振荡方向成0°时获得m数值，即当微波的振荡方向与物体大部分分子取向方向相同而且表现出最大微波透过率的方向，m90表示当物体的旋转角度相对于微波的振荡方向成90°时获得m数值。
实施本发明可以使用的热塑液晶聚合物膜层厚度并不特别限于特定数值，只是在用作膜层B和C中的任何一个时，两个膜层中的每一个在多层电路板中起印刷线路板和形成在上面的电路布线的作用，厚度最好不大于5mm，而且更好是在0.1至3mm范围内。另一方面，在用于柔性印刷电路板中的情况下，热塑液晶聚合物膜层厚度最好不大于500μm，更好是在10至250μm范围内。
在实施本发明中，最好作为各个印刷线路板的热塑液晶聚合物膜层厚度B和C之一具有电路布线。该电路布线可以任何公知方式形成。例如，可以下面任何公知方法形成电路布线：
(a)一种方法，其中热塑液晶聚合物膜层和金属板热压在一起，然后蚀刻形成电路布线。
(b)一种方法，其中首先通过气相电镀在热塑液晶聚合物膜的表面上形成导电膜，诸如溅射技术、离子电镀技术和蒸汽沉积技术或者液相电镀，然后形成电路布线。
实施上述方法(a)中可以使用的金属板材料包括适合用于电连接的金属、诸如铜、金、银、镍或者铝。其中，铜最好。上述金属板厚度最好在1至50μm范围内，更好是在5至20μm范围内。
实施上述方法(b)中可以使用的导电膜金属包括上述金属之一。其中，铜最好。上述导电膜的厚度虽然不特别限定为上述具体数值，最好在1至50μm范围内，更好是在5至20μm范围内。
形成在热塑液晶聚合物膜层B和C任何一个上的电路布线的厚度与上述金属板或者导电膜层的厚度相应，最好在1至50μm范围内，更好是在5至20μm范围内。
如果需要，热塑液晶聚合物膜层B和C之一或者两者可以具有一个或者多个微通道填充导电材料，诸如导电胶或者焊料以便实现电路布线内部和/或者外部电连接。制造这些微通道的适当方法在本领域是公知的，包括激光处理和化学蚀刻，激光处理方法是利用二氧化碳激光器、YAG激光器或者准分子激光器，化学蚀刻方法是使用碱溶液。而且，如果希望的话，热塑液晶聚合物膜层B和C之一或者两者可以具有一个或者多个通孔。这些通孔可以通过钻孔方法或者上述任何微通道形成方法形成。
为了使用导电材料填充微通道和/或者通孔，可以使用任何公知的方法，公知方法的例子包括利用无电极电镀技术的铜布线电镀和/或者电解电镀技术并填充导电胶。
在实施本发明过程中，最好通过使具有电路布线的热塑液晶聚合物膜层B和C以及位于热塑液晶聚合物膜层B和C之间的热塑液晶聚合物膜层A经过热压粘合制造多层电路板。此时，至少形成在热塑液晶聚合物膜层B和C上的各个电路布线之一排列成穿过热塑液晶聚合物膜层A。
上述热压粘合可以利用任何公知的方法实现，诸如热辊、平板类型的热压模、真空平板类型热压模或者双带压模。所述热压粘合可以连续或者以成批方式完成。
热压粘合最好在如下温度下完成，使得热塑液晶聚合物膜层A足够增塑，但是热塑液晶聚合物膜层B和C没有增塑。具体地说，完成热压粘合的温度Tp(℃)最好满足如下条件(1)和(2)，更好是满足如下条件(3)和(4)：
(1)Tm1≤Tp
(2)Tp＜Tm2B  而且Tp＜Tm2C
(3)Tm1+5≤Tp
(4)Tp＜Tm2B-10而且Tp＜Tm2C-10
而且，除了上述条件之外，温度Tp最好也满足如下条件(5)，更好是满足如下条件(6)：
(5)Tp＜Td2B而且Tp＜Td2C
(6)Tp＜Td2B-10而且Tp＜Td2C-10
热压粘合通常在1至10Mpa范围内的压力下完成，最好是在2至6Mpa范围内，更好是在3至5Mpa范围内。
后面，将结合附图详细描述根据本发明的最佳实施例。
参考附图1，该图简要示出制造根据本发明的第一最佳实施例的多层电路板的方法。具体地，图1A示出构成多层电路板的元件在热压粘合之前的排列。如图所示，使用一个热塑液晶聚合物膜层A和两个热塑液晶聚合物膜层B和C。热塑液晶聚合物膜层B具有一个电路布线D和一个微通道E，而热塑液晶聚合物膜层C具有两个电路布线D和两个微通道E。导电材料F诸如导电胶或者焊料填充在每个微通道E内，以便在把膜层B和C与位于它们之间的膜层A热压粘合在一起之后能够实现形成在热塑液晶聚合物膜层C上的电路布线D的外部电连接.膜层A的厚度选择成在热压粘合之后变成基本上等于电路布线D的高度。
热压粘合以如下方式实现。当膜层B和C设置成彼此面面相对关系时，膜层B上的电路布线D对着膜层C上的电路布线D，膜层A位于膜层B和C之间。然后把金属板G和G放置在膜层A至C膜层堆的外部，并加热产生的整个组件到低于热塑液晶聚合物膜层B和C的熔点并高于热塑液晶聚合物膜层B和C的熔点的温度，以便实现热压粘合。
图1B示出在热塑液晶聚合物膜层A至C热压在一起之后的多层电路板。如图所示，在热压粘合之后，电路布线D沿着整个热塑液晶聚合物膜层A延伸以便保持与热塑液晶聚合物膜层B和C的相对表面接触。与此同时，每个热塑液晶聚合物膜层B和C中被电路布线D遗留并在其周围的空气间隙被热塑液晶聚合物膜层A填充。
在这样制造的多层电路板中，位于多层电路板的各个外表面上的金属板G可以经过蚀刻形成电路布线，所述电路布线通过微通道E内的导电材料F与内层电路布线D电连接。
膜层B和C可以具有相同的熔点。或者，膜层B和C可以具有彼此不同的熔点，只要都比膜层A的熔点高即可。而且，在图1中，在实施本发明过程中可以省略一个或者两个金属板G。
应该注意，虽然没有示出，本发明并不排除如下实施例，即进一步包括通过激光处理、钻孔或者化学蚀刻方法形成一个或者多个沿着整个多层电路板延伸的通孔，以便在所有印刷线路板之间形成电连接。
图2示出制造根据本发明的第二最佳实施例的多层电路板的方法，其中图2A示出构成多层电路板的元件在热压粘合之前的排列。如图所示，热塑液晶聚合物膜层B和C中的每一个具有形成在上表面上的电路布线D。热塑液晶聚合物膜层B的下表面对着热塑液晶聚合物膜层C的上表面，热塑液晶聚合物膜层A位于二者之间。以如上方式排列的热塑液晶聚合物膜层A至C的膜堆被热压在一起形成多层电路板。
图2B示出在热压粘合之后的多层电路板。容易看出形成在热塑液晶聚合物膜层C上的电路布线D沿着膜层A延伸以便保持与热塑液晶聚合物膜层B的下表面接触。
图2A和2B所示的多层电路板的其他结构特征与图1A和1B所示的多层电路板的结构特征相类似，因此为了简练省略细节说明。图2A和2B中示出的对应于图1A和1B中的部件使用相同的参考标号表示。应该注意在图2A和2B中，没有使用图1A和1B中设置在膜层B附近的金属板G。
图3示出制造根据本发明的第三最佳实施例的多层电路板的方法，其中图3A示出构成多层电路板的元件在热压粘合之前的排列。如图所示，热塑液晶聚合物膜层B的上表面上形成有金属膜层M，下表面上形成有电路布线D，而热塑液晶聚合物膜层C的上表面形成有电路布线D。热塑液晶聚合物膜层C的上表面对着热塑液晶聚合物膜层B的下表面，热塑液晶聚合物膜层A位于二者之间。以如上方式排列的热塑液晶聚合物膜层A至C的膜堆被热压在一起形成多层电路板。图3B示出在热压粘合之后的多层电路板。
图3A和3B所示的多层电路板的其他结构特征与图1A和1B所示的多层电路板的结构特征相类似，因此为了简练省略细节说明。图3A和3B中示出的对应于图1A和1B中的部件使用相同的参考标号表示。
图4示出制造根据本发明的第四最佳实施例的多层电路板的方法。在该实施例中，在上表面上形成有电路布线D的热塑液晶聚合物膜层B首先与热塑液晶聚合物膜层A热压在一起以便形成如图4A所示的第一积层。然后这样形成的第一积层被热压到如图4B所示的具有电路布线的热塑液晶聚合物膜层C上以便形成如图4C所示的多层电路板。
在这种情况下，形成在热塑液晶聚合物膜层C上的电路布线D沿着整个膜层A延伸以便保持与热塑液晶聚合物膜层B的表面接触。应该注意在图4A至4C中，没有使用图1A和1B中设置在膜层B和C附近的两个金属板G。
图4A至4C所示的多层电路板的其他结构特征与图1A和1B所示的多层电路板的结构特征相类似，因此为了简练省略细节说明。图4A至4C中示出的对应于图1A和1B中的部件使用相同的参考标号表示。
图5示出制造根据本发明的第五最佳实施例的多层电路板的方法。在该实施例中，如图5A所示，没有电路布线D热塑液晶聚合物膜层B和具有电路布线D和填充导电材料F微通道E的热塑液晶聚合物膜层C与位于二者之间的热塑液晶聚合物膜层A热压在一起以便形成如图5B所示结构的积层。然后，在如图5C所示，至少在热塑液晶聚合物膜层B一层上形成一个微通道E，然后填充导电材料F。然后，在热塑液晶聚合物膜层B一层的上表面形成电路布线D以便形成如图5D所示的多层电路板。
还应该主意在图5A至5D中，没有使用图1A和1B中设置在膜层B和C附近的两个金属板G。
图5A至5D所示的多层电路板的其他结构特征与图1A和1B所示的多层电路板的结构特征相类似，因此为了简练省略细节说明。图5A至5DB中示出的对应于图1A和1B中的部件使用相同的参考标号表示。
图6示出根据本发明的第六最佳实施例的方法制造的多层电路板。在该多层电路板中，使用多个具有电路布线D的热塑液晶聚合物膜层B和C(印刷线路板)和相应数量的热塑液晶聚合物膜层A。膜层A至C的组件被热压再一起，每个热塑液晶聚合物膜层A位于相邻的热塑液晶聚合物膜层B和C之间。因此，印刷线路板通过微通道E内的导电材料F彼此电连接，所述微通道形成在热塑液晶聚合物膜层B和C上。
图7示出根据本发明的第七最佳实施例的方法制造的多层电路板。在该实施例中，电路布线D具有不同高度，而且只有高度最高的电路布线D沿着整个热塑液晶聚合物膜层A延伸。具有较小高度的其他电路布线D嵌入热塑液晶聚合物膜层A中，如图中所清楚地示出一样。应该注意如同最右边位置所示出一样，形成在热塑液晶聚合物膜层B和C上的电路布线D能够保持彼此直接接触。
图7所示的多层电路板的其他结构特征与图1A和1B所示的多层电路板的结构特征相类似，因此为了简练省略细节说明。图7中示出的对应于图1B中的部件使用相同的参考标号表示。
图8中示出利用公知的传统方法制造的多层电路板，例如如同前面讨论的5,719,354号美国专利和公开号为平11-309803的日本专利申请中公开的方法。在实施所述公知的制造方法中，具有相应的电路布线的热塑液晶聚合物膜层B和C首先设置成使膜层B上的电路布线对着膜层C上的电路布线D，而且热塑液晶聚合物膜层A位于二者之间。这样设置的膜层A至C的膜堆被热压在一起。
在该多层电路板中，因为热塑液晶聚合物膜层A具有最大厚度，没有电路布线D贯穿热塑液晶聚合物膜层A，相反它们都嵌入热塑液晶聚合物膜层A中，如图9所示。因此，具有相应的电路布线D的热塑液晶聚合物膜层B和C彼此电绝缘。
后面，将通过具体例子说明本发明，这些例子不是特别用于限制本发明的范围的，而是为了说明目的而示出的。
应该注意所有具体例子中，热塑液晶聚合物膜层的物理性能(包括熔点、热变形温度和膜厚)、多层电路板的物理性能(包括微通道对准误差、粘合强度和电导率)以如下方式评价。
(1)熔点
使用差示扫描量热仪观测膜层的热特性以便测量熔点。换句话说，在以20℃/min速率提高测试膜的温度到膜层完全融化，以50℃/min速率迅速冷却熔融产品至50℃，而且当再次以20℃/min速率提高温度时出现的吸热曲线峰值温度记录为膜层的熔点。
(2)热变形温度
利用热机分析仪(Shimadzu公司制造的“TMA-50”)绘制表示加热时温度与热塑液晶聚合物膜层的热变形之间的关系的曲线(热变形曲线)，热变形温度定义为分别穿过高温区的热变形曲线和低温区的热变形曲线的近似直线的交点处出现的温度。
(3)膜厚
使用数字厚度仪(Mitsutoyo公司制造)在TD方向以1cm间隔测量热塑液晶聚合物膜层，膜厚用任意选择的10个膜厚的平均值表示。
(4)微通道对准误差
利用扫描电子显微镜观察多层电路板的垂直截面以便确定在膜层F1上的膜层F2中的半径为R的底部圆形平面上的微通道的中心位置与在膜层F1下的膜层F2的半径为R的上部圆形平面上的微通道的中心位置之间的水平距离L，如图10D所示，对准误差量通过下面的等式计算：
微通道对准误差(％)＝L/R×100
其中：R表示微通道的设计半径。
(5)粘合强度
宽度为1cm的测试片从多层电路板上没有形成电路布线的区域上切下，然后通过双面胶带固定在平板上，最外层粘合在平板上。通过根据JIS 5016的180°剥离强度测试方法，当以每分钟50mm的速率剥离积层相反侧的最外层时确定剥离强度。
(6)电导率
为了通过多层电路板的所有膜层形成电导，通过连接到多层电路板的两个相对最外侧电路布线之间的电极测量最外侧的电路布线之间的电阻R1，所述最外侧的电路布线与中间层连线通过微通道电连接。R2表示设计电阻，[R1/R2×100]的数值评价为电导率指数(％)。
参考例1
由p-羟基苯酸和6-羟基-2-环烷酸的共聚物构成而且熔点为283℃的热塑液晶聚合物被熔融挤压，然后通过充气技术拉伸，其中拉伸比值为2.0，吹气比值为6.0，以便形成热塑液晶聚合物膜层F1，其厚度为20μm，分段取向比值(SOR)为1.03，熔点为283℃，热变形温度为260℃。
参考例2
由p-羟基苯酸和6-羟基-2-环烷酸的共聚物构成而且熔点为325℃的热塑液晶聚合物被熔融挤压，然后通过充气技术拉伸，其中拉伸比值为2.0，吹气比值为6.0，以便形成热塑液晶聚合物膜层F2，其厚度为50μm，分段取向比值(SOR)为1.03，熔点为325℃，热变形温度为305℃。
例1
通过下面的步骤1至4获得多层电路板，这些步骤分别在图10A至10D中示出。
步骤1：
在通过参考例2获得的热塑液晶聚合物膜层F2上预定位置，通过二氧化碳激光器形成设计直径为100μm的微通道。然后，用导电胶填充微通道，然后通过预备加热把所述导电胶固化(图10A)。
步骤2：
在具有通过步骤1形成的微通道的热塑液晶聚合物膜层F2的每个相对表面上形成厚度为18μm的电解铜锡箔。然后在温度为335℃、压力为3Mpa条件下，通过真空热压模把膜堆(铜锡箔/热塑液晶聚合物膜层/铜锡箔)热压在一起，产生双面铜包层，其中填充在微通道内的导电胶完全被固化。然后，用相应抗蚀膜覆盖积层的第一表面的预定区域和积层第二表面的对着第一表面的整个区域。使用氯化铁水溶液作为蚀刻剂，蚀刻积层第一表面上的抗蚀膜外部的铜锡箔部分，然后去掉抗蚀膜，形成单面铜包层，其中微通道形成在热塑液晶聚合物膜层F2的内层而且一个表面上具有电路布线D(图10B)。
而且，通过后面的步骤2制备上面没有电路布线的类似单面铜锡箔包层2，即通过制备热塑液晶聚合物膜层F2的双面铜包层和两个10μm的电解铜锡箔，上面具有类似的微通道，然后蚀刻从双面铜锡箔包层一个外表面上去掉铜锡箔。
步骤3：
通过步骤2获得单面铜包层1和2设置在通过参考例1获得的热塑液晶聚合物膜层F1的两面上，通过销钉-积层方法使位于各个单面铜包层1和2上的铜膜层G朝外，以便单面铜包层1和2的微通道中心位置精确对准。在温度为228℃、压力为3Mpa条件下，通过真空热压模把组件热压在一起，以便产生积层(图10C)。
步骤4：
利用步骤2中的技术图案蚀刻位于通过步骤3获得的积层外层上的铜锡箔以便形成具有三层导电层的多层电路板(图10D)。多层电路板形状平坦。评价结果在表6中示出。如同在图6中清楚地看出的一样，这样制造的多层电路板实际上是很有用的。
比较例1
重复例1的步骤1至4，只是在步骤3中两个热塑液晶聚合物膜层F1位于单面铜包层1和2之间，而不是一个热塑液晶聚合物膜层F1，以便产生多层电路板。评价产生的多层电路板，评价结果在表6中示出。如同能够容易地从表6中清楚地看出的一样，用于比较目的的多层电路板具有较大的微通道对准误差和低导电率。观察该多层电路板的垂直截面示出膜层F1产生的热塑液晶聚合物薄膜保持在内层电路图案和微通道之间。
表6
  微通道对准误差(％)   粘合强度(kgf/cm)   导电率(％)
  例1   0.3   1.1   99.2
  比较例1   38.6   1.1   15.7
虽然结合最佳实施例参考附图详细描述了本发明，所述附图只是用于说明目的的，本领域的普通技术人员在阅读本发明的说明书后容易想到在各种变形和改进在本发明的范围之内。因此，这些改进和变形包括在本发明的范围之内，除非它们脱离本发明所限定的范围。

Claims (11)

1.一种制造多层电路板的方法，所述多层电路板包括第一膜层，并至少包括第二膜层和第三膜层，每一膜层都是由能够形成光学各向异性熔融相的热塑聚合物形成，第一膜层的熔点低，第二和第三膜层各自的熔点比第一膜层的熔点高，而且至少第二和第三膜层之一上具有电路布线和微通道，所述第一至第三膜层被热压在一起，第一膜层位于第二和第三膜层之间，该方法包括如下步骤：
使得在第一至第三膜层热压粘合过程中，形成在至少第二和第三膜层之一上的电路布线贯穿第一膜层，与形成在第二和第三膜层中另一个上的电路布线或微通道直接接触形成电连接。
2.根据权利要求1所述的制造多层电路板的方法，其特征在于，在热压粘合之前，第一膜层的厚度在将要穿过第一膜层的电路布线高度的1/5至1.5倍范围内。
3.根据权利要求1所述的制造多层电路板的方法，其特征在于，第二和第三膜层的各自熔点中的每一个都比第一膜层的熔点高15℃或更高。
4.根据权利要求1所述的制造多层电路板的方法，其特征在于，第二和第三膜层中的一个或者二者具有至少一个微通道。
5.根据权利要求1所述的制造多层电路板的方法，其特征在于，第二和第三膜层的每一个的热变形温度都比第一膜层高20℃或更高。
6.根据权利要求1所述的制造多层电路板的方法，其特征在于，第一至第三膜层的每一个都是各向同性的。
7.一种多层电路板，包括第一膜层，并至少包括第二膜层和第三膜层，每一膜层都是由能够形成光学各向异性熔融相的热塑聚合物形成，第一膜层的熔点低，第二和第三膜层各自的熔点比第一膜层的熔点高，
所述第一至第三膜层被热压在一起，所述第一膜层位于第二和第三膜层之间；以及
至少第二和第三膜层之一上形成有电路布线和微通道，而且形成在至少第二和第三膜层之一上的电路布线贯穿第一膜层，与形成在第二和第三膜层中另一个上的电路布线或微通道直接接触形成电连接。
8.根据权利要求7所述的多层电路板，其特征在于，第二和第三膜层的各自熔点中的每一个都比第一膜层的熔点高15℃或更高。
9.根据权利要求7所述的多层电路板，其特征在于，第二和第三膜层的每一个的热变形温度都比第一膜层高20℃或更高。
10.根据权利要求7所述的多层电路板，其特征在于，第二和第三膜层中的一个或者二者具有至少一个微通道。
11.根据权利要求7所述的多层电路板，其特征在于，第一至第三膜层的每一个都是各向同性的。
CNB031559700A 2002-08-28 2003-08-27 多层电路板及其制造方法 Expired - Lifetime CN100441073C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP247974/2002 2002-08-28
JP247974/02 2002-08-28
JP2002247974 2002-08-28

Publications (2)

Publication Number Publication Date
CN1489431A CN1489431A (zh) 2004-04-14
CN100441073C true CN100441073C (zh) 2008-12-03

Family

ID=31492559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031559700A Expired - Lifetime CN100441073C (zh) 2002-08-28 2003-08-27 多层电路板及其制造方法

Country Status (5)

Country Link
US (2) US20040040651A1 (zh)
EP (1) EP1395102B1 (zh)
KR (1) KR101010888B1 (zh)
CN (1) CN100441073C (zh)
TW (1) TWI227104B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7331503B2 (en) * 2004-10-29 2008-02-19 Intel Corporation Solder printing process to reduce void formation in a microvia
KR101366906B1 (ko) * 2005-07-27 2014-02-24 가부시키가이샤 구라레 열가소성 액정 폴리머 필름으로 피복한 배선판의 제조 방법
JP5151265B2 (ja) * 2007-06-14 2013-02-27 日立電線株式会社 多層配線基板及び多層配線基板の製造方法
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
JP5743038B2 (ja) 2013-01-09 2015-07-01 株式会社村田製作所 樹脂多層基板およびその製造方法
CN110628059A (zh) * 2013-10-03 2019-12-31 株式会社可乐丽 热塑性液晶聚合物膜以及电路基板
KR102194717B1 (ko) * 2015-01-06 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN107343361B (zh) * 2016-04-29 2020-02-28 鹏鼎控股(深圳)股份有限公司 多层柔性电路板制作方法
CN109196963B (zh) 2016-06-17 2020-12-04 株式会社村田制作所 树脂多层基板的制造方法
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
US11096271B1 (en) * 2020-04-09 2021-08-17 Raytheon Company Double-sided, high-density network fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140973A (zh) * 1995-06-01 1997-01-22 日立化成工业株式会社 多层印刷电路板的制造方法
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
JP2001144206A (ja) * 1999-11-10 2001-05-25 Sony Chem Corp 多層構造のフレキシブル配線板とその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3244795A (en) * 1963-05-31 1966-04-05 Riegel Paper Corp Stacked, laminated printed circuit assemblies
US4384016A (en) * 1981-08-06 1983-05-17 Celanese Corporation Mutiaxially oriented high performance laminates comprised of uniaxially oriented sheets of thermotropic liquid crystal polymers
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
JP2831970B2 (ja) * 1996-04-12 1998-12-02 山一電機株式会社 回路基板における層間接続方法
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
CN1116164C (zh) * 1998-04-09 2003-07-30 可乐丽股份有限公司 使用聚合物薄膜的涂层方法和由此得到的涂层体
JP4004139B2 (ja) * 1998-04-27 2007-11-07 株式会社クラレ 多層積層板とその製造方法および多層実装回路基板
JP2000183506A (ja) * 1998-12-17 2000-06-30 Yamaichi Electronics Co Ltd 配線基板
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2000269626A (ja) 1999-03-17 2000-09-29 Microgenics Kk 回路基板と表面実装部品
US6889433B1 (en) * 1999-07-12 2005-05-10 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP2001320167A (ja) * 2000-05-10 2001-11-16 Ibiden Co Ltd 多層回路基板の製造方法
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
WO2002024791A2 (en) * 2000-09-20 2002-03-28 World Properties, Inc. Electrostatic deposition of high temperature, high performance thermoplastics
JP2004516662A (ja) * 2000-12-14 2004-06-03 ワールド・プロパティーズ・インコーポレイテッド 液晶ポリマー接着層および該接着層から形成された回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
CN1140973A (zh) * 1995-06-01 1997-01-22 日立化成工业株式会社 多层印刷电路板的制造方法
JP2001144206A (ja) * 1999-11-10 2001-05-25 Sony Chem Corp 多層構造のフレキシブル配線板とその製造方法

Also Published As

Publication number Publication date
US20040040651A1 (en) 2004-03-04
KR20040019911A (ko) 2004-03-06
TWI227104B (en) 2005-01-21
TW200405783A (en) 2004-04-01
KR101010888B1 (ko) 2011-01-25
US20090107624A1 (en) 2009-04-30
EP1395102A3 (en) 2007-03-14
EP1395102A2 (en) 2004-03-03
EP1395102B1 (en) 2016-11-23
CN1489431A (zh) 2004-04-14
US8152950B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
JP3355142B2 (ja) 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
CN100441073C (zh) 多层电路板及其制造方法
KR100360045B1 (ko) 폴리머 필름을 사용한 코팅 방법 및 폴리머층과 금속박의 적층체의 제조 방법
CN1880061B (zh) 覆铜叠层板及其制造方法
US8536460B2 (en) Composite double-sided copper foil substrates and flexible printed circuit board structures using the same
CN104663007A (zh) 电路基板及其制造方法
US8771458B2 (en) Method of making wiring boards covered by thermotropic liquid crystal polymer film
CN105637019A (zh) 热塑性液晶聚合物膜、电路基板、及它们的制造方法
KR20030066359A (ko) 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법
JP4064897B2 (ja) 多層回路基板およびその製造方法
CN102340937B (zh) 柔性多层电路板的制作方法
JP2000200950A (ja) フレキシブルプリント配線基板およびその製造方法
CN102118915B (zh) 双面铜箔基板及其制作方法
JP2019036607A (ja) 回路付きガラス基板含有多層配線板及びその製造方法
KR101012919B1 (ko) 접착제가 없는 연성금속 적층판 및 그 제조방법
CN208657159U (zh) 具有高Dk和低Df特性的复合式高频基板
WO2021193385A1 (ja) 多層回路基板の製造方法
CN1615068B (zh) 挠性电路板
JP4408116B2 (ja) 金属箔積層体の製造方法
JPH11307896A (ja) プリント配線板およびこれを用いた実装回路基板
KR100619325B1 (ko) 금속장적층판의 제조장치 및 제조방법
CN114679835A (zh) 一种基于涂布的高信赖性夹心金属基pcb板及其制备工艺
CN111182732A (zh) 一种高频混合压合工艺
KR20190041215A (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
JP2004281501A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081203

CX01 Expiry of patent term