CN1004245B - 电子器件的制造方法 - Google Patents

电子器件的制造方法 Download PDF

Info

Publication number
CN1004245B
CN1004245B CN85108626.8A CN85108626A CN1004245B CN 1004245 B CN1004245 B CN 1004245B CN 85108626 A CN85108626 A CN 85108626A CN 1004245 B CN1004245 B CN 1004245B
Authority
CN
China
Prior art keywords
layer
carved
single crystal
crystal semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN85108626.8A
Other languages
English (en)
Other versions
CN85108626A (zh
Inventor
山崎舜平
伊藤健二
永山进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59227499A external-priority patent/JPH0626207B2/ja
Priority claimed from JP59227498A external-priority patent/JPH0624198B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN85108626A publication Critical patent/CN85108626A/zh
Publication of CN1004245B publication Critical patent/CN1004245B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/94Laser ablative material removal

Abstract

本发明公开了一种半导体器件制造方法,其中至少包括一步是形成被刻图形的层,该层可以是导电金属层,透明导电层和不透明导电层的或反射的得叠层,或非单晶半导体层;另一步是用波长为400毫微米或更短的激光束在绘有图形层部分刻出图形,这些层可以是刻有图形的导电金属层,刻有图形的透明导电层和非透明的或反射导电层的重叠层,或刻有图形的非单晶半导体层。本发明的优点在于形成的刻有图形层上没有任何缺陷。

Description

电子器件的制造方法
本发明涉及到一种电子器件如一个半导体光电转换器件、场效应晶体管、液晶显示或类似物的制造方法,该器件至少有一层刻成图形的层。该层可以是一层刻成图形的导电金属层,一层刻成图形的透明导电层和刻有图形的不透明的、或反射导电层的叠层,或者是一层刻有图形的非单晶半导体层,特别涉及到改进了电子器件的制造方法,其中至少包括一步形成一层待刻图形的层,这一层可以是导电金属层部分,可以是透明导电层和不透明的或反射层的叠层部分,或一层非单晶半导体层;还包括一步用一个或多个激光束将该层部分刻制成图形层。
为此,这里提供了一种电子器件的制造方法,这种方法至少包括一步是形成待刻图形的层,该层可以是一层导电金属层,由一层透明导电层和一层不透明的或反射层组成的叠层,或非单晶半导体层;和另一步是用激光束的方法在绘有图形层部分刻出图形,这些层可以是刻成图形的导电金属层,刻成图形的透明导电层和非透明的或反射的导电层的重叠层,或刻成图形的非单晶半导体层。与其他制造方法,如用光刻技术在这些层上制造图形的方法相比,上述方法的优点在于形成的刻成图形层上没有任何缺陷。其理由是用光刻法形成刻成图形层的情况下,所使用的光刻胶掩膜上很容易出现针孔,或者在掩膜的边缘上出现翘起或脱落现象,结果导致出现缺陷,然而使用激光束刻制图形的工艺就没有导致这些缺陷的因素。
通常使用的激光束刻制图形层的方法中,一般的做法是用YAG激光器,该激光器发射激光束的波长比较长,约为1060毫微米。
对于这种波长较长的激光束来说,层部分的吸收系数很小。例如:当待刻图形的层是导电金属层,主要由可升华的金属例如铬(cr),铬-铜(cr-cu)合金,铬-银(cr-Ag)合金或铬-氮(cr-N)合金构成的,或者用非升华金属例如铝(Al),铜(cu),银(Ag),镍(Ni),镁(Mg)或不锈钢构成,或者是叠层部分,包括主要由可升华的金属氧化物,例如有氧化锡(SnO2),氧化铟(In2O3)或铟-钛-氧化物(ITO):还有可升华的金属非氧化物,例如硅-铬(Si-Cr)或硅-镍(Si-Ni)合金:或者是可升华的金属氮化物,例如氮化锑(SbN),氮化铟(InN)或氮化锡(Sn5N4)构成的透明导电金属层,以及不透明的或反射的导电层,其组成主要由上述可升华金属或不升华金属制成的导电金属层部分,或者是非单晶半导体层,其组成主要由可升华的半导体材料,例如硅(Si),硅锗(SixGe1-x,其中0<X<0.5),碳化硅(SixC1-x,其中0<X<1),氮化硅(Si2N4-x,其中0<X<2)或者氧化硅(SiO2-x,其中0<X<1),这些待刻制图形层的吸收系数是102/厘米或更小。其根据如下:当激光束波长长到1060毫微米时,其光能量大大小于待刻图形层的光能带带宽。例如,激光束波长为1060毫微米时,其光能量约为1.23电子伏。另一方面,当待刻图形层是上述导电金属层,或是透明的和非透明的导电层的叠层,或是非单晶半导体层时,其光能带带宽是在3-4电子伏的范围内。
对于用波长为1060毫微米的激光束对刻层进行刻制图形来说,必须要求激光束具有高功率,这是因为待刻图形层对激光束的吸收系数非常小。因此,当待刻图形层部分薄到2微米或更薄时,就很担心将衬底和在衬底上面的其他层损坏,或在不该刻有图形的深度上刻出图形,同时也担心刻制图形层的边缘部位发生翘起或脱落现象。
此外,当激光束的波长为1060毫微米左右时,很难把它的最小束斑直径减小到100微米或更小。因此,用通常的制造方法,很难十分精密地刻成高精度图形层。另外,当同时形成许多刻成图形层时,也不能将这些图形相隔开的小距离达到100微米或更小。这就在制作较小的和密集的具有图形层的电子器件时,不得不受到一些严格的限制。
为此,本发明的目的是提供一种制造电子器件的新方法,这种电子器件至少有一个刻成图形层,该层是一个刻成图形层的导电金属层,一个由刻成图形的透明导电层和不透明的或反射的导电层构成的叠层,或一层刻成图形层的非单晶半导体层,用这种制作方法避免了上述先有技术中的缺点。
本发明的电子器件制作方法至少包括一步形成待刻制图形层的工序,待刻图形层是一导电金属层,或是透明导电层和不透明的或反射层的叠层,或非单晶半导体,还有一步是用点状激光束对上述层部分进行扫描,或一个或多个用线性激光束照射上述层部分进行曝光的工序,从而形成刻制的图形层。在这种情况下,激光束的波长为400毫微米或更小,该波长小于以前使用的波长,并且其光能量大于要刻制图形层部分的光能带带宽。
使用波长等于或小于400毫微米的这种短波长激光束时,待刻图形的层部分对该激光束的吸收系数远远大于对波长为1060毫微米的长波长激光束的吸收系数。例如待刻图形层部分的吸收系数是104/厘米或更大,比对过去使用的波长为1060毫微米或其左右波长激光束的吸收系数(近似为102/厘米)大了100倍之多。因此,不要求激光束有很高功率。另外,即使待刻的图形层部分薄到2微米或更薄时,也不会因激光束损坏或刻了下边的衫底或其他层。此外,用本发明的方法,也不必担心刻制图形的结果在刻成图形层的边缘上出现隆起或层离剥落现象。
因此,400毫微米或更短波长的激光束可以很容易地将在待刻图形层上的最小束班直径或宽度减小到100微米或更小。这就能够使形成的刻成图形层比以前用的方法有更高的精密度和更加精细。此外,在形成很多这种刻成的图形层时,这些图形之间相间隔的距离可以小到100微米或更小。因此,本发明的制造方法与通常使用的方法相比,提供了一种更小和更加密集的具有把许多个刻成图形层的电子器件。
根据本发明的另一方面,一个线性激光束或多个激光束可以用来自一个激光束源的激光束进行一次发散来获得,然后将发散了的激光束加到一个或一组柱面透镜上,用来照射待刻图形层部分。预先要选定该线性激光束的长度,使之大于待刻图形层的宽度,并且按预定的方向不停地或者周期性地移动激光束,形成正方形,矩形或长条形等刻成的图形层,并且可以在很短的时间内十分容易地在层部分上得到这些图形。
本发明的其他目的、特点和优点将在下面结合附图的详细描述变得更加明显。
图1A-1H是示意性的横断面视图,举例说明按照本发明,制造具有许多半导体光电转换器的半导体光电转换器件所包括的几个连续步骤:
图2A-2D是示意性解释在制造半导体光电转换器件时在衬底上形成的刻成的导电层图形的横断面视图;
图3A-3B是示意性横断面视图,解释当制造半导体光电转换器件时在刻成图形的导电层上形成的一个刻成图形的非单晶半导体层;
图4A-4C是示意性横断面视图,解释当制造半导体光电转换器件时在刻成图形的非单晶半导体层上形成的一层刻成图形的导电层;
图5是示意性方框图,表示如何用多个线性激光束将一层待刻图形层刻成多个图形。
首先参照图1,按照本发明制造的电子器件是一个半导体光电转换器件,从准备一片衬底1(图1A)开始。
衬底1有一个由有机或无机绝缘体制作的表面2。例如,可以用透明的或不透明的合成树脂基片做衬底1,也可以用陶瓷基片,透明玻璃基片,还可以用制做在不锈钢或金属片上的有合成树脂绝缘膜,二氧化硅或其类似基片做衬底。
如图1B所示在衬底1上形成一层制做图形的导电层部分3,使用的方法是已知的蒸发法或化学汽相沉积(CVD)法。导电层部分3的厚度为2微米或更薄。
可以用不透明的导电金属层形成导电层3。在这种情况下,衬底1可以不必是透明的。该导电金属层基本上由可升华金属构成,例如铬(cr),铬-铜合金(cr-cu),其中铜的重量占0.1-50%),铬-银合金(cr-Ag,银的重量占0.1-50%),或铬-氮合金(cr-N,氮的重量占0.1-50%),或由不可升华的金属构成,例如铝(Al),铜(cu)或银(Ag),镍(Ni),镁(Mg)或不锈钢。
导电层部分3也可以是包括透明导电层的叠层,基本上由可升华的金属氧化物,例如:氧化锡(SnO2)、氧化铟(In2O3)或铟-锡-氧(ITO);可升华的金属非氧化物,例如:硅-铬(Si-cr)或硅-镍(Si-Ni)合金;可升华的金属氮化物,例如氮化锑(SbN),氮化铟(InN)或氮化锡(Sn5N4)构成;和基本上由上述可升华金属或不可升华金属构成不透明或反射的导电层也可以做导电金属层。在这种情况下,在衬底1的一面上形成的是不透明导电层,衬底1就不必是透明的。
导电层3仍被做成透明的导电层。在此情况下,衬底1是透明的。透明导电层基本上由前述可升华的金属氧化物,可升华的金属非氧化物材料,或者由可升华的金属氮化物构成,并且也可以用做叠层中的透明导电层。
其次,用一个或多个激光束可以把导电层3刻成图形,形成多个刻成图形的导电层5,相邻的每个图形都被一个沟槽4将它们彼此隔开,见图1C。
所使用的一个或多个激光束是点状的或线性激光束,其波长为400毫微米或更短,其光能量为3.1电子伏或更大,该光能量大于待刻图形导电层3的光能带的带宽。
当使用一个点状激光束或多个点状激光束的时候,在导电层3上其横截面的束班直径为3-60微米。点状激光束可以是脉冲激光束,脉冲持续时间为50毫微秒或更短,其频率为1-100赫兹。
做为点状的脉冲激光束,可以用波长为193毫微米左右如氟化氩(ArF),248毫微米的如用氟化氪(KrF),308毫微米的如氯化氙(XeCl),或315毫微米的如氟化氙(XeF)的一个或多个脉冲激光束,这些波长的激光束可以由一个准分子激光器获得。波长为363毫微米左右或351毫微米左右的脉冲激光束可以由氩激光器得到,波长为337毫微米的脉冲激光束可以由氮激光束获得。
当使用线性脉冲激光束时,可以用下面结合图5描述的方法产生。
具有很小横截面如16毫米×20毫米的方形的或矩形的脉冲激光束52,例如可以从前述激发物,氩气或氮气激光束源51得到,再加到一个束放大镜53上获得脉冲激光束54,这个激光束的横断面类似激光束52,只是前者的横断面大于后者。换言之,该发散了的脉冲激光束54是由激光束52得到的。然后脉冲激光束54经过一个反射镜55加到一个柱面透镜阵列56上,该柱面透镜有多个以普通平面形式排列的柱面透镜56,用这些柱面透镜可以得到多个线性的脉冲激光束,例如,其面积为30厘米长和15微米宽,将这些激光束覆盖在导电层部分13上。
当使用前述的波长为400毫微米或更短的点状或线性脉冲激光束时,由于这些点状的或线性激光束有仅为400毫微米或更短的波长,导电层3对于该波长激光束的吸收系数比对YAG激光器产生的1060毫微米的长波长的激光束的吸收系数要大100多倍。因此,导电层3在其被激光束照射的局部位置上被激光束有效地加热。另一方面,由于导电层3的厚度相当薄,仅有2微米或更薄,没有不必要的由激光束照射产生的热量由此传出去,也就是说,在导电层3中产生的热量没有多余的热量从那个地方通过导电层3本身逸散到外面去。另外,衬底1有绝缘表面,从而也防止在导电层3产生的热量从那里通过衬底把多余的热量逸散到外面去。因此,虽然导电层3是或者有一层基本上由不可升华的金属形成的导电金属层,但是导电层3的材料在激光照射的部位还是被有效地升华了。在此种情况,最好用上述波长为400毫微米或更短的点状的或线性的脉冲激光束对导电层3进行扫描或照射,并在压力减小到10-5或更小的环境下进行。这样可以保证形成传导层3的材料更有效地升华。
其结果,刻成图形的传导层5可以在沿着如图2A所示的刻槽4形成很整齐的图形。在此情况下,不可能出现象图2B中标号6表示的那种刻成图形的传导层5的边缘由于激光束照射出现熔化物的沉积。另外,由于激光束的波长短,其热量被传导层3有效地吸收了。在衬底1上没有遭到不必要的损伤,例如象图2C和2D用标号7和8表示的下陷和破裂的情况。
图5表示的情况是在衬底1上形成的传导层3,把它放在台子59上,用四个激光束把导电层3刻成有5个图形的导电层5。在此情况下,当用一个或多个点状或线性激光束扫描或照射传导层3的同时,移动台子59,可以很容易地在传导层5上得到一定数目的刻制的图形。在图5情况下,不需移动台子59,因为可以用如前所述的四个激光束刻出有5个图形的传导层5。
其次,用已知的CVD(化学汽相淀积),低压CVD,等离子体或辉光放电CVD,或光CVD等方法可以在衬底1上形成一层非单晶半导体层11,使它覆盖住刻成图形的导电层5并且伸进到沟槽4中(见图1D)。
非单晶半导体层11的厚度,例如为2微米或更小。
非单晶半导体层11有一个PN结结构,其中一个P型非单晶半导体层和一个N型非单晶半导体层彼此重叠,或以这种顺序或以相反顺序重叠:或者是一个PIN结结构,其中P、I和N型非单晶半导体层彼此按这种顺序或相反顺序重叠。
非单晶半导体层11可以主要由一种可升华的半导体材料构成,例如硅(Si),硅锗(SiXG1-x,其中0<X<0.5),硅碳(SixC1-x,其中0<X<1),硅氮(Si3N4-x,其中0<X<2)或者硅氧(SiO2-x,其中0<X<1),并且在该层中引入氢或卤素做为悬空键的中和剂。
然后,把非单晶半导体层11用一个或多个激光束照射刻制图形,形成多个刻成图形的非单晶半导体层13,用沟道12(见图1E)将每个图形与其相邻图形隔开。
在此情况下,形成的每个沟道12都在每个沟道4的附近露出传导层15。因此,每个刻成图形的非单晶半导体层13延伸在一个刻成图形的导电层5及沟道4内,并稍稍延伸到刻成图形相邻的导电层5。
用与传导层5上形成图形时使用的相同的点状或线性的波长为400毫微米或更小的激光束,可以有效地在非单晶半导体层11上刻制图形。图此,不再重复详细描述。
当使用波长为400毫微米或更短的一个或多个点状或线性激光束时,非单晶半导体层11对激光束的吸收系数如同在前面提到的导电层3的吸收系数那么大,这是因为使用的激光束有400毫微米或更短的波长的缘故。因此非单晶半导体层11在其用激光束照射的部位上被有效地加热,如同前面提到的传导层3上的情况一样。另外,由于非单晶半导体层11薄到2微米或更薄,并不在横向传导在此处产生的热量,从而防止把多余的热量从层11逸散到外面去,如同前面提到情况。因此,当非单晶半导体层11主要由可升华的半导体材料构成时,可参考前面提到的情况。刻成图形的非单晶半导体层13沿沟槽12的边缘可以做得很整齐,如同图3A所示,并且可以防止由于激光束的照射而熔化每个非单晶半导体层13的材料,淤积在该层的边缘上(如图3B中用标号14表示的)和防止在导电层5由于激光束的照射出现凹陷从而避免其中产生深的下陷,而这种下陷有时会穿透到衬底1,如图3B中所示。
其次,用导电层21覆盖住刻成图形的非单晶半导体层13并延伸进入到沟槽12,在衬底1上用与刻制导电层3(图1F)的相同方法形成导电层21。
导电层21的厚度为2微米或更薄。
导电层21可以用一层透明的导电层形成,主要由可升华的金属氧化物,可升华的金属氮化物、或者可升华的金属非氧化物材料构成,如前面关于导电层3提到的。在此情况,衬底1和刻成图形的导电层不必是透明的。然而最好刻成图形的导电层是包括不透明或反射的导电层的叠层和做在不透明的导电层之上的透明的导电层。
导电层21也可以做成一个不透明的导电金属层,主要由上述的可升华的金属或不可升华的金属构成。在这种情况下,衬底1和刻成图形的导电层5是透明的。
另外,导电层21也可以做成叠层,该叠层包括一层透明导电层和一层不透明的或称为反射的导电层,透明导电层主要由上述可升华的金属氧化物、可升华的金属非氧化物、或可升华的金属氮化物构成;不透明的或反射的导电层主要由前面提到的可升华的或不可升华的金属构成。在这种情况下,在非单晶半导体层13的一面上形成了透明导电层,衬底1和刻成图形的导电层5是透明的。
然后,把导电层21用一个或多个激光束进行刻制图形,形成许多刻成图形的导电层23,该导电层23用沟槽22(见图1G)使一个与相邻的另一个隔开。
在这种情况下,形成的每个沟槽22都在一个沟槽12的附近露出一个刻成图形的非单晶半导体层13。因此,每个刻成图形的导电层23都在一个非单晶半导体层13上伸延,并且进到沟槽12面里,在这里,它接触到下一层的导电层5,同时还稍稍延伸到相邻的非单晶半导体层13上面。
把导电层21刻制图形构成导电层23所使用的激光束可以如同对导电层5刻制图形所用的波长为400微米或更小的点状或线性脉冲激光束一样。因此不再重复地详细叙述。
由于使用的该点状或线性激光束的波长为400微米或更短,导电层21的吸收系数同前面关于形成的导电层5所述的一样大。另一方面,导电层21比较薄,所以刻成图形的导电层23沿着沟槽22形成十分整齐的边缘。也就是说,用激光束不可能在下一层的非单晶半导体层13上出现坑洞,从而在其中形成深的下陷,这些断裂有时会达到下一层导电层5,如图4B中用标号24指出的那样,也不会出现如图4C中用标号25指出的刻成图形的导电层上出现剥层脱落。
然后,用一层纯化膜31,如氮化硅,覆盖住刻成图形的导电层23并延伸进到沟槽22内,使用的方法例如用已知的等离子体CVD法,在纯化膜31上还可形成一层合成树脂做的保护膜32。
用上面描述的本发明的方法制成的半导体光电转换器件42,其中多个半导体光电变换器41,每个光电变换器41包括刻成图形的导电层5,制成图形的非单晶半导体层13和刻成图形的导电层23,并通过延伸进到沟槽12的导电层23部位将其串联连接。
采用上述本发明之方法,构成半导体光电转换器41的层5,层13及层23容易做到高精密度和十分精细,并不损伤每个部分或使其边缘剥落,而且也不会使衬底1出现断裂。
另外,每个半导体光电转换器41的各个层都用一个沟槽将其与相邻的变换器41中的层隔开,沟槽的宽度基本等于激光束的直径或宽度,该宽度可以小到3-60微米,所以可以很容易地制造含有多个、并以很高的密度排列的半导体光电变换器41和半导体光电转换器42。
前面所述的本发明是做为适于制作半导体光电转换器件的方法进行描述的,十分明显,本发明还可应用在各种半导体器件的制造,每种器件至少有一个刻成图形的导电金属层,一个刻有图形的非单晶半导体层,或者是一个包括透明导电层和不透明导电层的叠层。
另外,虽然前面描述的情况是用一个或多个线性激光束把一层待刻图形切割成许多图形,其中每一个都用沟槽与相邻的一个隔开,而沟槽的宽度基本上与线性激光束的宽度一样,如果在一个方向上,例如在垂直激光束的纵长方向上移动线性激光束,以除掉待刻的图形层部分,也可以形成一个较窄的图形,但其宽度要略大于线性激光束的宽度。
十分明显,很多制造方法和变化都是有效的,而这些都没有离开本发明新思想的范围。

Claims (20)

1、一种用于切割薄膜的激光切割方法,包括的步骤:
在基片上形成一层待刻制图形的薄膜层部分;从准分子激光器发射激光射线束;其特征是
只在一个方向上收缩上述激光射线束,产生一扁平的线性激光束,其波长小于400nm;
将上述收缩的激光射线束在薄膜的一条线上聚焦;
用升华法除去上述聚焦线上的薄膜。
2、按照权利要求1所述的激光切割法,进一步包括的步骤是在收缩上述激光射线束之前,扩大上述激光射线束的横截面。
3、按照权利要求2所述的激光切割法,其中扩大上述激光射线束横截面至少是在与收缩方向相垂直的方向进行。
4、按照权利要求1所述的激光切割法,其中上述薄膜层是导电金属层部分一般由可升华金属,例如:铬(cr),铬-铜(cr-cu)合金,铬-银(cr-Ag)合金或铬-氮(cr-N)合金组成:从而形成了刻有图形的可升华金属的导电金属层。
5、按照权利要求4所述的激光切割法,其中导电金属部分的厚度为2微米或更薄,从而形成的刻有图形的导电金属是2微米或更薄。
6、按照权利要求1所述的激光切割法,其中在衬底上形成的上述薄膜层的导电金属层部分具有一层有机的或无机的绝缘体表面,或者一个非单晶半导体层,从而在衬底上或在非单晶半导体层上形成刻有图形的导电金属层部分。
7、根据权利要求1所述的一种用于制造电子器件的方法,该器件至少有一个透明的导电层和一个非透明的或反射导电层的刻成图形的叠层,包括的步骤有:
形成一个透明的导电层和一个不透明的或反射的导电层的叠层部分,其特征是用线性准分子激光束对叠层部分进行照射使之曝光,从而形成制有图形的叠层部分。
8、按照权利要求7所述的制造方法,其中叠层部分的透明导电层主要由可升华金属氧化物,例如氧化锡(SnO2),氧化铟(In2O3),或铟-锡-氧(InTO)组成,或由可升华金属氮化物,例如:氮化锑(SbN),氮化铟(InN)或氮化锡(Sn5N4)组成,从而形成可升华氧化物或可升华氮化物的刻有图形的叠层部分。
9、按照权利要求8所述的制造方法,其中叠层部分的厚度为2微米或更薄,从而形成的刻有图形的叠层部分是2微米或更薄。
10、按照权利要求7所述的制造方法,其中在衬底上形成的叠层部分具有一个有机的或无机的绝缘体表面,或一个非单晶半导体层,从而在衬底上或在非单晶半导体层上形成刻有图形的叠层部分。
11、根据权利要求1所述一种用于制造半导体器件的方法,该器件至少有一个刻有图形的非单晶半导体层,包括的步骤有:
形成一个非单晶半导体层部分;其特征是用线性准分子激光束对非单晶半导体层部分进行照射使之曝光,从而形成刻成图形的非单晶半导体层。
12、按照权利要求11所述的制造方法,其中非单晶半导体层部分主要由包括氮素或卤素作为悬空键中和剂的可升华半导体层材料组成,例如硅(Si),硅锗(SiXGe1-x,其中0<X<0.5),碳化硅(SiXC1-x,其中0<X<1),氮化硅(Si3N4-x,其中0<X<2),或氧化硅(SiO2-x其中0<X<1),从而形成可升华的制有图形的非单晶半导体层。
13、按照权利要求12所述的制造方法,其中非单晶半导体层部分的厚度为2微米或更薄,从而形成的刻有图形的非单晶半导体层是2微米或更薄。
14、按照权利要求12所述的制造方法,其中非单晶半导体层部分是在一个衬底上或一个导电金属层上形成的,从而在该衬底上或该导电金属层上形成刻有图形的非单晶半导体层。
CN85108626.8A 1984-10-29 1985-10-28 电子器件的制造方法 Expired CN1004245B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP227498/84 1984-10-29
JP59227499A JPH0626207B2 (ja) 1984-10-29 1984-10-29 光加工方法
JP227499/84 1984-10-29
JP59227498A JPH0624198B2 (ja) 1984-10-29 1984-10-29 光加工方法

Publications (2)

Publication Number Publication Date
CN85108626A CN85108626A (zh) 1986-06-10
CN1004245B true CN1004245B (zh) 1989-05-17

Family

ID=26527711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN85108626.8A Expired CN1004245B (zh) 1984-10-29 1985-10-28 电子器件的制造方法

Country Status (2)

Country Link
US (1) US4680855A (zh)
CN (1) CN1004245B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US5708252A (en) * 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US5216543A (en) * 1987-03-04 1993-06-01 Minnesota Mining And Manufacturing Company Apparatus and method for patterning a film
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPH06163958A (ja) * 1992-02-21 1994-06-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5432015A (en) * 1992-05-08 1995-07-11 Westaim Technologies, Inc. Electroluminescent laminate with thick film dielectric
US5459098A (en) * 1992-10-19 1995-10-17 Marietta Energy Systems, Inc. Maskless laser writing of microscopic metallic interconnects
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JPH07308788A (ja) * 1994-05-16 1995-11-28 Sanyo Electric Co Ltd 光加工法及び光起電力装置の製造方法
ATE220372T1 (de) * 1995-04-14 2002-07-15 Canon Kk Verfahren zum herstellen eines flüssigkeitsausstosskopfes und nach diesem verfahren hergestellter flüssigkeitsausstosskopf
JP3159906B2 (ja) * 1995-10-23 2001-04-23 アルプス電気株式会社 液晶表示素子の製造方法
US6300594B1 (en) 1998-02-19 2001-10-09 Ricoh Microelectronics Company, Ltd. Method and apparatus for machining an electrically conductive film
JP3303787B2 (ja) * 1998-08-24 2002-07-22 株式会社村田製作所 電極の切除方法
US6297869B1 (en) * 1998-12-04 2001-10-02 Samsung Electronics Co., Ltd. Substrate and a liquid crystal display panel capable of being cut by using a laser and a method for manufacturing the same
US6544902B1 (en) * 1999-02-26 2003-04-08 Micron Technology, Inc. Energy beam patterning of protective layers for semiconductor devices
US6080959A (en) * 1999-03-12 2000-06-27 Lexmark International, Inc. System and method for feature compensation of an ablated inkjet nozzle plate
US6388230B1 (en) 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
CN1791839A (zh) 2001-11-07 2006-06-21 应用材料有限公司 光点格栅阵列光刻机
JP2005533365A (ja) 2001-11-07 2005-11-04 アプライド マテリアルズ インコーポレイテッド マスクレスの光子−電子スポット格子アレイ印刷装置
DE10217876A1 (de) * 2002-04-22 2003-11-06 Infineon Technologies Ag Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
US8563351B2 (en) * 2010-06-25 2013-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing photovoltaic device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528065A (en) * 1982-11-24 1985-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and its manufacturing method

Also Published As

Publication number Publication date
CN85108626A (zh) 1986-06-10
US4680855A (en) 1987-07-21

Similar Documents

Publication Publication Date Title
CN1004245B (zh) 电子器件的制造方法
US4603470A (en) Method of making plurality of series connected solar cells using multiple groove forming processes
US4713518A (en) Electronic device manufacturing methods
US4518815A (en) Photoelectric conversion device
US4668840A (en) Photovoltaic device
US4568409A (en) Precision marking of layers
CN1003899B (zh) 一种制造电子器件的方法
GB2143084A (en) Series-connected integrated photoelectric conversion device
BR9307735A (pt) Dispositivo eletrocrÈmico e combinação eletrocrÈmica
CN1024341C (zh) 在玻璃基底上产生薄膜图形的方法
EP0130847A2 (en) Semiconductor device manufacturing method
EP0911880A2 (en) Integrated thin film solar battery and method for fabricating the same
US5041391A (en) Method of manufacturing a photovoltaic device
KR840006876A (ko) 광전변환장치 및 그 제조방법
JP3054740B2 (ja) 生物化学センサ
JPS6095978A (ja) 光電変換半導体装置
JP3402921B2 (ja) 金属膜の除去方法、太陽電池の製造方法及び太陽電池
MASAHIRO et al. Manufacture of semiconductor light emitting element
JPS60253281A (ja) 半導体装置作製方法
JPS55120181A (en) Fabricating method of photovoltaic device
JPH0542142B2 (zh)
JPS6445148A (en) Semiconductor device and manufacture thereof
IESATO Multi-beam semiconductor laser element and manufacture thereof
CN116544288A (zh) 一种基于全光纤结构的日盲紫外光电探测器及其制备方法和应用
JPS5680125A (en) Formation of monocrystalline semiconductor film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee