CN100389477C - 制造纳米soi晶片的方法及由该法制造的纳米soi晶片 - Google Patents

制造纳米soi晶片的方法及由该法制造的纳米soi晶片 Download PDF

Info

Publication number
CN100389477C
CN100389477C CNB031275508A CN03127550A CN100389477C CN 100389477 C CN100389477 C CN 100389477C CN B031275508 A CNB031275508 A CN B031275508A CN 03127550 A CN03127550 A CN 03127550A CN 100389477 C CN100389477 C CN 100389477C
Authority
CN
China
Prior art keywords
wafer
device region
splitting
bonding wafer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031275508A
Other languages
English (en)
Other versions
CN1495849A (zh
Inventor
朴在仅
李坤燮
李尚姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
HEATLON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HEATLON CO Ltd filed Critical HEATLON CO Ltd
Publication of CN1495849A publication Critical patent/CN1495849A/zh
Application granted granted Critical
Publication of CN100389477C publication Critical patent/CN100389477C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Abstract

一种无需进行化学机械抛光(CMP)制造具有极好均匀厚度的纳米绝缘体上硅薄膜(SOI)晶片的方法及用该方法制造的晶片。所述方法包括如下步骤：准备一个键合晶片和一个基底晶片，并且至少在所述键合晶片的表面上形成电介体。随后，通过在低电压下把杂质离子注入到所述键合晶片中离开该键合晶片表面预定深度，形成杂质离子注入单元。使键合晶片的电介体与基底晶片彼此接触，以便被结合。随后，实行低温度热处理，以便劈裂键合晶片的杂质离子注入单元。还蚀刻被结合到基底晶片的所述键合晶片的劈裂表面，形成纳米尺度的器件区域。可以通过实行氢表面处理和湿法蚀刻，蚀刻所述劈裂表面。

Description

制造纳米SOI晶片的方法及由该法制造的纳米SOI晶片
本申请要求2002年8月10日在韩国提交的专利申请2002-47351的优先权，本文将该专利申请引为参考文献。
技术领域
本发明涉及制造绝缘体上的硅薄膜(SOI)晶片的方法，以及由该方法制造的SOI晶片，具体地说，涉及一种制造具有纳厚度之器件区域的纳米SOI晶片的方法，以及由该方法制造的纳米SOI晶片。
背景技术
普通硅集成电路所用的体硅衬底中，由于在提供适宜掺杂量和尺度时，在正、负30V的电源电压下会以结型绝缘出现结击穿，所以施加高压是不适宜的。此外，由于根据γ射线在p-n结中产生瞬态光电流的原因，因而，在高放射性环境下，这种结型绝缘是无效的。因此，开发了一种绝缘体上硅薄膜(SOI)技术，藉以替代p-n结，其中一个绝缘体完全地环绕着器件。与以体硅衬底制造的电路相比，以这种SOI基片制造的电路所需的制造过程以及生成的结构更简单，这就使得能够减小芯片尺寸。此外，寄生电容随着该芯片的尺寸减小，使得电路的运行速度增加。
这种SOI技术包括：蓝宝石硅片(SOS)技术，其中在一个蓝宝石上生长一层掺杂的外延硅层；注氧析出(SIMOX)技术，其中把氧离子注入一个硅衬底并退火形式一个掩埋的硅氧化层；以及键合SOI技术，其中把在一个表面上具有电介体的至少一个晶片和其它晶片结合在一起。
使用这种键合SOI技术的一个公知实例是用于制造单键合晶片的精细切割(smart-cut)处理。在所述精细切割处理中，将氢离子注入所述将要键合的晶片中，形成一个细泡层，并通过相对于该泡层的热处理而劈裂一个晶片。图1示出了使用传统的精细切割处理制造一个SOI晶片的处理过程。
参考图1，在步骤S10中，准备将在后续处理中结合的一个基底晶片和一个键合晶片。所述基底晶片被称作操作晶片，它以物理的方式支撑一个SOI晶片。所述键合晶片称作器件晶片，该晶片上将形成半导体器件的沟道。
随后，在步骤S12中，在键合的由单晶硅组成的晶片上进行热氧化处理，以便在该键合晶片的表面上形式一个氧化层，即硅氧化层。所述硅氧化层在该SOI晶片中起被掩埋的氧化层(BOX)的作用。其中，所述硅氧化层可按需要而被形成为大约几十至几千的厚度。
在步骤S14中，将高压氢离子注入所述键合的晶片中。其中，氢离子的加速电压是大约125KeV，而氢的剂量大约是6×1016cm-2。于是，在硅氧化层下面的预定深度，于键合晶片的表面之下形成具有注射范围距离(Rp)的氢离子注入单元。
接下去在步骤S16中，净化所述基底晶片和键合晶片，以从晶片的表面去除杂质，并且水平地结合所述的晶片。其中，水平地放置所述基底晶片，并将所述键合晶片的硅氧化层部分与所述基层晶片平行地放置在该基底晶片之上。随后，使该键合晶片在室温环境下降温，致使晶片的表面同时地彼此接触，并结合在一起。这当中，在亲水状态下，通过氢粘合剂来键合晶片。
随后，在步骤S18中，在高温度下进行的热处理，以劈裂所述氢离子注入部分。在温度大约为550℃的氮气环境下，这种热处理持续进行大约一个小时。由此，使氢离子注入部分中的细泡在热处理中相互作用，从而形成足够量的气泡，并且所述气泡被蔓延，以产生片裂现象，以便出现所述的劈裂。劈裂处理之后，所述键合晶片上剩余的硅层表面上的有效(rms)不平度值约为100至120，而所述剩余硅层的厚度约为9000。
Figure C0312755000093
在步骤S20中，对硅层的劈裂表面实行化学机械抛光(CMP)。其中，要将这种CMP进行到使得要在其上形成半导体器件沟道的器件区厚度变成所希望的厚度为止。
这当中，由于在SOI晶片上形成的半导体器件的高集成度和操作的高速度，以及使用低电能的需要，在所述SOI晶片中的器件区域厚度或半导体器件的沟道区变得更小。此外，BOX的厚度变得更小。因此，把在厚度大约大于1000nm的硅SOI晶片中，具有器件区域或沟道区的厚SOI晶片用于形成MEMS、传感器、光电二极管或双极性供电器件，而具有厚度约为50至1000nm之器件区域的薄SOI晶片可被用于形成微显示或局部耗尽的CMOS。但是，完全耗尽CMOS、纳米CMOS器件或单个电子器件需要具有厚度大约小于50nm之器件区的纳米SOI晶片。
使用传统的精细切割处理制造纳米SOI晶片的方法具有如下多项缺点。
在传统方法中，必须劈裂所述键合晶片的氢离子注入单元，必须将劈裂的表面研平，并且还须在劈裂表面上实行CMP，直到装置区域具有所期望的厚度为止。但是，CMP处理耗时费钱，并且所述CMP处理会使晶片中心部分的厚度与外围部分的厚度不一致。而且，所述的CMP可能产生破裂。
由于是在高能电压环境中将氢离子注入键合晶片的，所以会明显增大氢离子注射范围的距离，使得在劈裂处理之后留下宽度约为9000
Figure C0312755000101
的厚硅层。因此，所述CMP需要大量的时间和硅层来制造厚度约为50nm，即500
Figure C0312755000102
器件区域的纳米SOI晶片。
此外，在把键合晶片与基底晶片结合为一体的传统的水平结合处理中，具有比如会在结合表面上产生空隙的缺陷。
发明内容
为解决上述问题，本发明的第一目的是，提供一种无需实行化学机械抛光(CMP)而制造厚度均匀的纳米绝缘体上硅薄膜(SOI)晶片的方法。
本发明的第二目的是，提供一种制造纳米SOI晶片的方法，通过防止在晶片的结合表面之间形成空隙，使所制得的纳米SOI晶片在键合晶片与基底晶片之间的结合力得以被提高。
本发明的第三目的是，提供一种由本发明的纳米SOI晶片制造方法制造的纳米SOI晶片。
为了实现本发明的第一目的，提供一种制造纳米SOI的方法，包括如下步骤：准备一个键合晶片和一个基底晶片，并在所述键合晶片的至少一个表面上形成电介体。随后，通过在低电压下把杂质离子注入到所述键合晶片中离开所述键合晶片表面预定的深度，形成杂质离子注入单元。使所述键合晶片的电介体与所述基底晶片彼此接触，并使它们结合。随后，进行低温热处理，以便劈裂所述键合晶片的杂质离子注入单元，并蚀刻与所述基底晶片结合的所述键合晶片的劈裂表面，形成纳米尺度的器件区域。
其中，所述键合晶片为单晶硅晶片，并可在形成该键合晶片上的所述电介体之前，最好通过外延处理，在该键合晶片上进一步形成硅锗层。此外，在所述键合晶片上形成的电介体可以是通过热处理形成的硅氧化层。
所述杂质离子是氢离子，并且以小于30KeV的低电压注入所述氢离子。最好在靠近键合晶片的表面，比如在从1000到4000
Figure C0312755000111
的范围内形成所述注入氢离子的注射范围距离(Rp)。其中，可通过控制离子注入的电压调整所述的Rp。
最好是通过所述键合晶片的至少一部分与所述基底晶片的接触，并顺序地增大该接触面积，来结合该键合晶片和该基底晶片，以便结合该晶片，并且减少空隙的产生。例如，至少该键合晶片的下面部分与该基底晶片接触，并且沿向上的方向顺序地增加该接触面积，以便按压和结合该晶片。
通过在小于400℃条件下的低温热处理，劈裂所述键合晶片的杂质离子注入单元。在所述键合晶片的劈裂表面上的有效(rms)近似值最好是30到40
Figure C0312755000112
。在劈裂所述键合晶片时，最好使与所述基底晶片结合的键合晶片保持厚度小于3000。
Figure C0312755000113
这当中，通过湿法蚀刻与所述基底晶片结合的所述键合晶片的劈裂表面，并在该湿法蚀刻的键合晶片表面上实行氢热处理，蚀刻要形成器件区的所述键合晶片的劈裂表面。其中，最好在与该基底晶片结合的键合晶片的劈裂表面被湿法蚀刻之前，在所述键合晶片的劈裂表面上进行所述氢热处理，以便湿法蚀刻该键合晶片的劈裂表面。其中，在高于1100℃的温度下，持续至少一分钟，以实行所述键合晶片表面上的氢热处理。
最好采用NH4OH、H2O2和H2O的混合溶液作为蚀刻溶液，以湿法蚀刻与所述基底晶片结合的键合晶片的劈裂表面，以便降低蚀刻速度，并将蚀刻厚度控制为均匀。
由根据本发明方法制造的纳米SOI晶片包括器件区域，该区域的厚度小于50nm，而且所述器件区域表面的有效不平度值小于2
Figure C0312755000121
根据本发明，氢离子的Rp被减小，并且根据在低电压的离子注入，使确定氢离子注入单元分布的ΔRp得以被减小，使得在劈裂处理中减小所述劈裂表面上的有效不平度值。因此，可在不实行CMP处理的条件下，通过氢离子的热处理和湿法蚀刻而形成纳米器件区域。
根据本发明，在增大晶片的接触面积的同时，使键合晶片和基底晶片被结合，从而使所述接触面上的空隙数减小，以提高晶片的结合力。
根据本发明，通过在低温下实行劈裂处理，减小所述劈裂表面上的有效不平度值，使得仅通过使用氢离子的热处理和湿法蚀刻，就形成纳米尺度的器件区。此外，通过在低温下实行所述劈裂处理，减少了氢离子的外扩散。因此，不需要增加氢离子的剂量去保持足够的氢离子密度以便产生气泡和片裂现象，使得制作成本降低。
而且，通过在该劈裂表面上的氢热处理显著地减小劈裂表面上的有效不平度值，能够得到所期望的用于纳米尺度SOI晶片的表面不平度度。此外，由于在湿法蚀刻处理之前在劈裂表面上附加进行所述氢热处理，所以能够高效地进行所述湿法蚀刻处理。
此外，通过以低电平保持该劈裂表面的表面蚀刻量，而不进行所述的CMP处理，能够实现均匀的蚀刻厚度。
附图说明
通过参照附图对最佳实施例的详细描述，本发明的上述目的和优点将变得更为显见：其中：
图1示出一种使用传统精细切割处理制造绝缘体上硅薄膜(SOI)晶片的方法；
图2示出本发明第一实施例制造纳米SOI晶片的方法；
图3至7示出本发明第一实施例制造纳米SOI晶片方法的断面图；
图8至10是表示本发明第一实施例的用于把基底晶片与键合晶片结合以制造纳米SOI晶片方法的示意图；
图11是说明本发明第二实施例的纳米SOI晶片的断面图；
图12是一个曲线图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中测得的氢离子注入电压与ΔRp之间的关系；
图13是一个曲线图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中测得的ΔRp与有效(rms)近似值之间的关系；
图14是一个曲线图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中测得的用于劈裂键合晶片的热处理温度与所述有效不平度值之间的关系；
图15是一个曲线图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中测得的用于劈裂键合晶片的热处理温度与空隙数目之间的关系；
图16至19是曲线图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中，改变用以劈裂键合晶片的热处理温度时，氢密度随在晶片中深度的变化；
图20是一个直方图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中测得的劈裂的晶片表面的氢热处理时间与所述有效不平度值之间的关系；
图21是一个曲线图，示出在用于制造本发明第一实施例纳米SOI晶片的试验中测得的蚀刻时间与平均蚀刻量之间的关系。
具体实施方式
以下参照表示本发明最佳实施例的附图，详细地描述本发明。
图2示出本发明第一实施例制造纳米绝缘体上硅薄膜(SOI)晶片的方法，而图3至7示出本发明第一实施例制造纳米SOI晶片方法的断面图。
参考图2至7，在步骤S30中，准备基底晶片20和键合晶片10，它们将在后续处理中结合。所述基底晶片20被称作操作晶片，它以物理的方式支持SOI晶片。所述键合晶片10被称作器件晶片，它的上面将形成半导体器件的沟道。
随后，通过多种传统方法，在由单晶硅组成的所述键合晶片10的至少一个表面上形成电介体。例如，通过在步骤S32中进行热氧化处理，在所述键合晶片10的表面上形成一层氧化层，即硅氧化层12。这个硅氧化层12在所述键合晶片10的表面上起被掩埋的氧化(BOX)层的作用。其中，必要时，所述硅氧化层12可以形成大约几十到几千的厚度，但是在纳米SOI晶片中形成的硅氧化层12的厚度为几十到几百，例如200。
Figure C0312755000143
即使图3中的硅氧化层12形成在键合晶片10的上表面，但也可以这个硅氧化层12形成在由热氧化处理暴露的键合晶片10的整个表面上。必要时，可使硅氧化层12存留在键合晶片10的整个表面上，或存留在所述键合晶片10的一个表面上。
在步骤S34中，将低电压(voltage)杂质离子，如氢离子注入所述键合晶片10。其中，本实施例中氢离子的加速电压(Vac)大约是25KeV，而氢剂量大约是6×1016cm-2。因此，在硅氧化层12下面的预定深度，在键合晶片10的表面之下形成具有注射范围距离(Rp)的氢离子注入单元。其中，所述键合晶片10被分成装置形成单元10b和相对于氢离子注入单元14的除去单元10a。虽然图4中以虚线示出所述氢离子注入单元14，但是该氢离子注入单元14表示一个具有预定宽度的区域，其中分布有氢离子。
在本发明中，模拟出杂质离子的Vac、Rp，以及Rp的变化(ΔRp)之间的关系。其中，硅衬底包括具有厚度200
Figure C0312755000144
的硅氧化层，用作氢离子注入取样，并且该氢离子剂量设定为6×1016cm-2。表1示出这种模拟结果。
表1
加速电压(KeV) 10  20  30  50  75  100  150  200
Rp(nm) 180.8  299.4  389.6  542.4  718  900  1300  1780
Rp(nm) 55.9  73.1  81.5  91.5  99.3  106.6  120.3  129.5
根据表1，Rp的减小正比于氢离子的Vac的降低。虽然所述ΔRp随着所述离子Vac的降低而减小，但是当所述离子的Vac低于50KeV时，尤其低于30Kev时，所述ΔRp明显地减小。参照图12，将更明确地说明这一点。图12中，X轴表示氢离子的Vac，Y轴表示ΔRp。
此外，注入氢离子后，使用SIMS测量ΔRp，以便定义ΔRp和rms之间的关系。使用AFM测量氢离子注入单元14的劈裂处理之后的有效不平度值(10μm×10μm)，并在表2中示出。
表2
 Vac(Kev) 26  42  45.2
 ΔRp(nm) 77  87  88
 rms(nm) 3.16  5.72  6.55
参考表2，随着氢离子Vac的增加，该ΔRp和有效近似增大。图13示出所述ΔRp和有效不平度值之间的关系。图13中的X轴表示ΔRp，Y轴表示有效不平度值。
参考图12和13，所述Rp随着氢离子的Vac的增加而增大。因此，所述ΔRp增大和有效不平度值增加都具有预定的关系。根据所述模拟和实验的结果，用于制造纳米SOI晶片的所述氢离子的Vac最好小于30keV。
参考图2、5、8和10，使基底晶片20和键合晶片10被净化，以便从所述的晶片20和10表面除去杂质，并在步骤S36中，使所述晶片20和10被垂直地结合。其中，不同于传统的水平地结合方法，所述键合晶片10的硅氧化层12的至少一部分接触所述基底晶片20，并且该接触面积沿着使该接触面积增大的方向被增加。在此，由于基底晶片20和键合晶片10的表面粗糙不平，而且硅片是有弹性的材料，所以基底晶片20和键合晶片10被结合，同时还在一个方向上被施压。结果是，所述晶片20和10的接触面被研平，从而把空隙成分，比如把可能形成在该晶片20和10的接触面之间的湿气推到外部。因此，能够显著地减小接触面上的空隙，并且提高结合力。
具体地说，参考图8至10，将基底晶片20和键合晶片10安装在分别具有倾斜表面的晶片支架82a和82b上。其中，所述晶片支架82a和82b被固定在一个基座80上，并且在所述晶片支架82a和82b的倾斜表面上形成具有与晶片形状的适宜尺寸和深度对应的安装单元(未示出)，以便固定该晶片。在所述晶片支架82a和82b的中心形成晶片按压条84a和84b，以便分别从晶片10和20的后表面压住晶片10和20。因此，按照图8到10所示的次序，基底晶片10和键合晶片20受到按压，并且结合。
最好使所述基底晶片20和键合晶片10在室温下结合。其中，在亲水状态下，通过氢粘合剂键合所述的晶片20和10。
参考图2和图6，在步骤S38中，通过在低温下实行的热处理，劈裂所述氢离子注入部分14。在小于约400℃的温度下，进行大于约一分钟的热处理。其中，在热处理中，氢离子注入部分14中的细泡相互作用，形成足够量的气泡，并使所述气泡蔓延，产生片裂现象，以便出现所述的劈裂。在本实施例中，所述键合晶片10的劈裂面的有效不平度值被保持在从30到40
Figure C0312755000161
的范围，并使所述劈裂处理之后器件区域的厚度约为3000。
Figure C0312755000162
随后进行的实验是为了确定用于所述劈裂热处理的温度和有效不平度值。本试验中，氢离子的Vac是28.5KeV，氢离子剂量是5×1016cm-2。图14示出由TEM测量的实验结果。
图14中，X轴表示用于热处理的温度，Y轴表示rms值。当温度是450℃、550℃、650℃和750℃时，所述有效不平度值分别大约为3.15nm、10.9nm、14.5nm以及大于25.0nm。当温度是550℃时，在劈裂面上出现错位。随着热处理的温度增高，错位增加，并且集中。劈裂面上的这种错位会干扰随后处理过程中的所述键合晶片10的器件区域10b的湿法蚀刻。
考虑到错位的产生以及劈裂表面上的有效不平度值，在劈裂处理中的热处理的温度最好小于450℃。
图15是表示在劈裂处理中所述劈裂表面上的热处理时间和空隙数之间的关系曲线。其中，用于该热处理的温度小于450℃，并且取样的Vacs是25KeV和80KeV。此外，热处理的时间期间是10分钟、20分钟和40分钟。如图15所示，虽然是在低温下进行所述的劈裂处理，但当热处理的时间短时，空隙数减少。
图16至图19的曲线表示在所述劈裂处理中改变热处理温度的同时，所述氢密度随着晶片深度的变化。其中，离子的Vac是26KeV，并且氢离子的剂量是5×1016cm-2。图16的曲线图表示当尚未进行热处理时的结果。图17至19分别是在温度为450℃、650℃和750℃下进行热处理的结果。
根据图16至19的结果，随着在键合晶片10的劈裂处理中的热处理温度的增加，使氢离子的外扩散被激活。因此，为了保持氢离子的剂量用于气泡的产生和片裂出现，所述氢离子的剂量必须随着在该劈裂处理中的热处理温度增加而增多。因此，如图14所示，生产成本增加，并且有效不平度值下降。但是，当热处理的温度降低时，氢离子的外扩散小，使得通过使用小剂量的氢离子发生劈裂。
参考图2，通过采用低温热处理，劈裂所述键合晶片10的氢离子注入单元14之后，器件区域10b的劈裂表面首先在步骤S40中受到氢热处理。在超过100℃的温度下，在氢环境中进行1分钟以上的第一氢热处理。因此，通过这种氢热处理，器件区域10b的有效不平度值从30到40
Figure C0312755000171
变化到小于10。
图20是表示在用于劈裂表面的氢热处理时间和有效不平度值之间关系的曲线。其中，在1135℃的温度下进行热处理。公知的是，随着热处理时间的增加，该有效不平度值大大减小。
再参考图2，在第一氢热处理之后，在步骤S42中，使所述器件区域10b的劈裂面受到湿法蚀刻。其中，按0.5∶1∶5的比例使用包含NH4OH、H2O2和H2O的蚀刻溶液，并且蚀刻温度的范围是从65℃到100℃。考虑到最终器件区域10c的厚度，建立蚀刻时间和蚀刻厚度(参考图7)。在纳米SIO的情况下，实行所述蚀刻处理，直到所述器件区域10c的宽度变为50nm。另外，本实施例中选择上述蚀刻溶液的原因是，这样的蚀刻溶液具有低蚀刻速度和蚀刻处理后出色的蚀刻厚度均匀性。
图21的曲线图示出根据蚀刻时间的三个硅样品的平均蚀刻厚度。根据该曲线图，平均蚀刻厚度正比于所述蚀刻时间而增加。因此，在本发明中容易通过控制蚀刻时间来调整该器件区域10c的厚度。
再参考图2，在劈裂表面受到蚀刻之后，在步骤S44中，在该蚀刻器件区域10c上进行第二氢离子热处理。其中，以与第一热处理同样的方式进行第二热处理。当第二热处理结束时，器件区域的有效不平度值被保持在小于所述纳米SOI晶片所需要的2
Figure C0312755000181
。
图11是本发明第二实施例纳米SOI晶片的断面图。其中，第一与第二实施例纳米SOI晶片之间唯一不同的是，第二实施例的纳米SOI晶片包括在硅氧化层12与器件区域10c之间的硅锗层16。除了用于形成硅锗层16的处理之外，第二实施例制造该纳米SOI晶片的方法与图7所示第一实施例制造纳米SOI晶片的方法相同。换言之，参考图2，在把硅氧化层12形成于所示键合晶片10的表面上之前，通过外延处理，在键合晶片10的表面上形成所示的硅锗层16。此外，在把氢离子注入键合晶片10中的处理中，于所示硅锗层16之下形成氢离子注入单元。
虽然已经参照几种最佳实施例具体地表示和描述了本发明，但是本领域技术人员将能理解，在不背离由所附的权利要求书定义的本发明精神和范围的条件下，可以进行各种形式和细节上的改型。
按照本发明，随着在低电压下的离子注入，减小了氢离子的Rp和ΔRp，使得在劈裂处理中降低劈裂表面上的有效不平度值。由此，可在不进行CMP处理的条件下，通过氢离子的热处理和湿法蚀刻，形成纳米器件区域。
根据本发明，在增加晶片接触面积的同时，使键合晶片与基底晶片结合，使该接触面上的空隙数减小，从而便提高晶片的结合力。
此外，根据本发明，通过在低温下进行劈裂处理，减小劈裂表面上的有效不平度值，以致仅通过使用氢离子的热处理和湿法蚀刻而形成纳米尺度的器件区，同时也降低该氢离子的外扩散。因此，可以通过小剂量的氢离子产生片裂现象，使得生产的成本降低。
而且，通过在劈裂表面上的氢离子热处理，显著地减小劈裂表面上的有效不平度值，因而能够得到所期望的表面不平度度。此外，由于在湿法蚀刻处理之前，于所述劈裂表面上另外实行氢离子的热处理，所以能够被高效地实行所述湿法蚀刻处理。

Claims (56)

1.一种纳米绝缘体上硅薄膜晶片，包括：
由单晶硅制成的键合晶片和基底晶片；
在所述键合晶片至少一个表面上形成的电介体；
在低于30KeV的电压下把氢离子注入所述键合晶片的单晶硅中的该键合晶片表面下形成的氢离子注入单元；
所述键合晶片的电介体与基底晶片接触并结合；
所述键合晶片的氢离子注入单元在低于400℃的温度下被热处理并劈裂；
与基底晶片结合的器件区的劈裂表面上被第一氢热处理而减小器件区的劈裂表面的有效不平度值；
所述器件区的劈裂表面被湿法蚀刻至器件区的厚度成为小于50nm的纳米量级，形成纳米级器件区。
2.如权利要求1所述的晶片，其中，所述键合晶片上的电介体是由热处理而成的氧化硅层。
3.如权利要求1所述的晶片，其中，所述注入氢离子的注射范围距离在距所述键合晶片表面
Figure C031275500002C1
至
Figure C031275500002C2
范围内。
4.如权利要求1所述的晶片，其中，所述键合晶片与基底晶片的边缘区域中的键合晶片多个部分与基底晶片接触，并顺序地增加该接触面积，而使所述键合晶片与基底晶片结合。
5.如权利要求4所述的晶片，其中，所述键合晶片和基底晶片在室温下结合。
6.如权利要求4所述的晶片，其中，所述键合晶片的下部分与所述基底晶片接触并沿向上的方向顺序地增大接触面积，所述各晶片被挤压并结合，而使所述键合晶片与基底晶片结合。
7.如权利要求1所述的晶片，其中，所述键合晶片的劈裂表面上的有效不平度值从到
8.如权利要求1所述的晶片，其中，所述劈裂的键合晶片中结合到所述基底晶片的键合晶片保持小于
Figure C031275500002C5
的厚度。
9.如权利要求1所述的晶片，其中，所述已湿法蚀刻的器件区表面上被第二氢离子热处理。
10.如权利要求9所述的晶片，其中，所述器件区的表面上在高于1100℃的温度下被第二氢离子热处理至少1分钟。
11.如权利要求1所述的晶片，其中，所述器件区的表面上在高于1100℃的温度下被第一氢离子热处理至少1分钟。
12.如权利要求1所述的晶片，其中，用NH4OH、H2O2和H2O的混合液作为器件区的劈裂表面被湿法蚀刻的蚀刻溶液。
13.如权利要求1所述的晶片，其中，所述有效不平度值小于
14.一种纳米绝缘体上硅薄膜晶片，包括：
由单晶硅制成的键合晶片和基底晶片；
在所述键合晶片至少一个表面上形成的硅锗层；
在所述硅锗层上形成的电介体；
在低于30KeV的电压下把氢离子注入所述键合晶片的单晶硅中的该键合晶片表面下形成的氢离子注入单元；
所述键合晶片的电介体与基底晶片接触并结合；
所述键合晶片的氢离子注入单元在低于400℃的温度下被热处理并劈裂；
与基底晶片结合的器件区的劈裂表面上受到第一氢热处理而减小器件区的劈裂表面的有效不平度值；
所述器件区的劈裂表面被湿法蚀刻至器件区的厚度成为小于50nm的纳米量级，形成纳米级器件区。
15.如权利要求14所述的晶片，其中，所述键合晶片上的硅锗层是外延硅锗层。
16.如权利要求14所述的晶片，其中，所述硅锗层上的电介体是热处理而成的氧化硅层。
17.如权利要求14所述的晶片，其中，所述注入氢离子的注射范围距离在距所述键合晶片表面至
Figure C031275500003C3
范围内。
18.如权利要求14所述的晶片，其中，所述键合晶片与基底晶片的边缘区域中的键合晶片多个部分与基底晶片接触，并顺序地增加该接触面积，而使所述键合晶片与基底晶片结合。
19.如权利要求18所述的晶片，其中，所述键合晶片和基底晶片在室温下结合。
20.如权利要求18所述的晶片，其中，所述键合晶片的下部分与所述基底晶片接触并沿向上的方向顺序地增大接触面积，所述各晶片被挤压并结合，而使所述键合晶片与基底晶片结合。
21.如权利要求14所述的晶片，其中，所述键合晶片的劈裂表面上的有效不平度值在从
Figure C031275500004C1
到
Figure C031275500004C2
范围。
22.如权利要求14所述的晶片，其中，所述劈裂的键合晶片中结合到所述基底晶片的键合晶片保持小于
Figure C031275500004C3
的厚度。
23.如权利要求14所述的晶片，其中，所述已湿法蚀刻的器件区表面上被第二氢离子热处。
24.如权利要求23所述的晶片，其中，所述器件区的表面上在高于1100℃的温度下被第二氢离子热处理至少1分钟。
25.如权利要求14所述的晶片，其中，所述器件区的表面上在高于1100℃的温度下被第一氢离子热处理至少1分钟。
26.如权利要求14所述的晶片，其中，用NH4OH、H2O2和H2O的混合液作为器件区的劈裂表面被湿法蚀刻的蚀刻溶液。
27.如权利要求26所述的晶片，其中，所述NH4OH、H2O2和H2O的混合液的比为0.5∶1.0∶5.0。
28.如权利要求14所述的晶片，其中，所述湿法蚀刻的温度在65℃-100℃范围内。
29.如权利要求14所述的晶片，其中，所述有效不平度值小于
Figure C031275500004C4
30.一种制作纳米绝缘体上硅薄膜晶片的方法，该方法包含下述步骤：
准备由单晶硅制成的键合晶片和基底晶片；
至少在所述键合晶片的一个表面上形成电介体；
通过在低于30KeV的电压下把氢离子注入所述键合晶片的单晶硅中的所述键合晶片表面的下面，形成氢离子注入单元；
使所述键合晶片的电介体与基底晶片接触并结合；
在低于400℃的温度下进行热处理，劈裂所述键合晶片的氢离子注入单元；
在与基底晶片结合的器件区的劈裂表面上实行第一氢热处理，以减小器件区的劈裂表面的有效不平度值；
湿法蚀刻器件区的劈裂表面，直至器件区的厚度成为小于50nm的纳米量级，以形成纳米级器件区。
31.如权利要求30所述的方法，其中，所述键合晶片是单晶硅晶片，而所述键合晶片上形成的电介体是由热处理过程形成的氧化硅层。
32.如权利要求30所述的方法，其中，所述注入氢离子的注射范围距离被形成在距所述键合晶片表面约
Figure C031275500005C1
至
Figure C031275500005C2
范围内。
33.如权利要求30所述的方法，其中，通过在键合晶片与基底晶片的边缘区域中使键合晶片的多个部分与基底晶片接触，并顺序地增加该接触面积，以结合所述各晶片，使所述键合晶片与基底晶片结合。
34.如权利要求33所述的方法，其中，所述键合晶片和基底晶片在室温下结合。
35.如权利要求33所述的方法，其中，通过使所述键合晶片的下部分与所述基底晶片接触，并沿向上的方向顺序地增大所述接触面积，以挤压并结合所述各晶片，使所述键合晶片与基底晶片结合。
36.如权利要求30所述的方法，其中，所述键合晶片的劈裂表面上的有效不平度值从
Figure C031275500005C3
到
37.如权利要求30所述的方法，其中，在劈裂所述键合晶片中，结合到所述基底晶片的键合晶片被保持小于
Figure C031275500005C5
的厚度。
38.如权利要求30所述的方法，其中，还包括在湿法蚀刻器件区的劈裂表面之后，在被湿法蚀刻的器件区表面上实行第二氢离子热处理的步骤。
39.如权利要求38所述的方法，其中，在高于1100℃的温度下，在器件区的表面上至少实行1分钟第二氢离子热处理。
40.如权利要求30所述的方法，其中，在高于1100℃的温度下，在器件区的表面上至少实行1分钟第一氢离子热处理。
41.如权利要求30所述的方法，其中，用NH4OH、H2O2和H2O的混合液作为蚀刻溶液，使器件区的劈裂表面被湿法蚀刻。
42.一种制作纳米绝缘体上硅薄膜晶片的方法，该方法包含下述步骤：
准备由单晶硅制成的键合晶片和基底晶片；
至少在所述键合晶片的一个表面上形成硅锗层；
在所述硅锗层上形成电介体；
通过在低于30KeV的电压下把氢离子注入所述键合晶片的单晶硅中的所述键合晶片表面的下面，形成氢离子注入单元；
使所述键合晶片的电介体与基底晶片接触并结合；
在低于400℃的温度下进行热处理，以劈裂所述键合晶片的氢离子注入单元；
在与基底晶片结合的器件区的劈裂表面上实行第一氢热处理，以减小器件区的劈裂表面的有效不平度值；并且
湿法蚀刻器件区的劈裂表面，直至器件区的厚度成为小于50nm的纳米量级，以形成纳米级器件区。
43.如权利要求42所述的方法，其中，通过外延处理，在所述键合晶片上形成所述硅锗层。
44.如权利要求42所述的方法，其中，在所述硅锗层形成的电介体是通过热处理形成的氧化硅层。
45.如权利要求42所述的方法，其中，所述注入氢离子的注射范围距离被形成在距所述键合晶片表面
Figure C031275500006C1
至
Figure C031275500006C2
范围内。
46.如权利要求42所述的方法，其中，通过在键合晶片与基底晶片的边缘区域中使键合晶片的多个部分与基底晶片接触，并顺序地增加该接触面积以结合所述各晶片，使所述键合晶片与基底晶片结合。
47.如权利要求46所述的方法，其中，所述键合晶片和基底晶片在室温下结合。
48.如权利要求47所述的方法，其中，通过使所述键合晶片的下部分与所述基底晶片接触，并沿向上的方向顺序地增大所述接触面积，以挤压并结合所述各晶片，使所述键合晶片与基底晶片结合。
49.如权利要求42所述的方法，其中，所述键合晶片的劈裂表面上的有效不平度值在从
Figure C031275500006C3
到
Figure C031275500006C4
范围。
50.如权利要求42所述的方法，其中，在劈裂所述键合晶片中，结合到所述基底晶片的键合晶片被保持小于的厚度。
51.如权利要求42所述的方法，其中，还包括在湿法蚀刻器件区的劈裂表面之后，在被湿法蚀刻的器件区表面上实行第二氢离子热处理。
52.如权利要求51所述的纳米SOI晶片，其中，在高于1100℃的温度下，在器件区的表面上至少实行1分钟第二氢离子热处理。
53.如权利要求42所述的方法，其中，在高于1100℃的温度下，在器件区的表面上至少实行1分钟第一氢离子热处理。
54.如权利要求42所述的方法，其中，用NH4OH、H2O2和H2O的混合液作为蚀刻溶液，使器件区的劈裂表面被湿法蚀刻。
55.如权利要求54所述的方法，其中，所述NH4OH、H2O2和H2O的混合液的比为0.5∶1∶5。
56.如权利要求42所述的方法，其中，湿法蚀刻的温度在65℃-100℃范围内。
CNB031275508A 2002-08-10 2003-08-06 制造纳米soi晶片的方法及由该法制造的纳米soi晶片 Expired - Lifetime CN100389477C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0047351A KR100511656B1 (ko) 2002-08-10 2002-08-10 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
KR200247351 2002-08-10

Publications (2)

Publication Number Publication Date
CN1495849A CN1495849A (zh) 2004-05-12
CN100389477C true CN100389477C (zh) 2008-05-21

Family

ID=31492866

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031275508A Expired - Lifetime CN100389477C (zh) 2002-08-10 2003-08-06 制造纳米soi晶片的方法及由该法制造的纳米soi晶片

Country Status (4)

Country Link
US (2) US6884694B2 (zh)
JP (2) JP2004080035A (zh)
KR (1) KR100511656B1 (zh)
CN (1) CN100389477C (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
KR20040044628A (ko) * 2002-11-21 2004-05-31 주식회사 실트론 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US7592239B2 (en) 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
WO2005024916A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
EP1751788B1 (en) * 2004-04-28 2018-11-28 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Flexible single-crystal film and method of manufacturing the same
US7692179B2 (en) * 2004-07-09 2010-04-06 Hewlett-Packard Development Company, L.P. Nanowire device with (111) vertical sidewalls and method of fabrication
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
CN1312328C (zh) * 2005-05-16 2007-04-25 浙江大学 用于纳米光子技术的单晶硅纳米膜的制备方法
CN100369188C (zh) * 2005-05-16 2008-02-13 中国科学院半导体研究所 镜像电荷效应量子元胞自动机的制作方法
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
KR100738460B1 (ko) * 2005-12-23 2007-07-11 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US7977206B2 (en) * 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7776624B2 (en) * 2008-07-08 2010-08-17 International Business Machines Corporation Method for improving semiconductor surfaces
KR101024765B1 (ko) 2008-10-09 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN101532179B (zh) * 2009-02-27 2011-04-20 中国电子科技集团公司第四十八研究所 绝缘体上硅晶片的制造方法
JP5619474B2 (ja) * 2009-05-26 2014-11-05 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US7935612B1 (en) * 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
CN101908472B (zh) * 2010-06-25 2015-10-14 上海新傲科技股份有限公司 在绝缘层中嵌入纳米晶的半导体材料制备方法
CN101901754B (zh) * 2010-06-25 2012-08-08 上海新傲科技股份有限公司 一种在绝缘层中嵌入纳米晶的半导体材料制备方法
KR20120044796A (ko) * 2010-10-28 2012-05-08 삼성전자주식회사 매립 배선을 구비한 기판 구조체 및 그 제조 방법과, 이를 이용하는 반도체 장치 및 그 제조 방법
CN103890908B (zh) * 2011-10-18 2016-08-24 富士电机株式会社 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
JP2013195180A (ja) * 2012-03-19 2013-09-30 Canon Inc 変位測定装置および画像形成装置
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP2015103661A (ja) * 2013-11-25 2015-06-04 信越半導体株式会社 貼り合わせウェーハの製造方法
US10068795B2 (en) * 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
JP6287920B2 (ja) * 2015-03-25 2018-03-07 信越半導体株式会社 貼り合わせウェーハの製造方法
CN107146758B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106683980B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
US11355358B2 (en) 2018-09-24 2022-06-07 Applied Materials, Inc. Methods of thinning silicon on epoxy mold compound for radio frequency (RF) applications
WO2020211089A1 (zh) * 2019-04-19 2020-10-22 福建晶安光电有限公司 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162834A (zh) * 1995-12-30 1997-10-22 现代电子产业株式会社 Soi基片及其制造方法
CN1169025A (zh) * 1996-02-28 1997-12-31 佳能株式会社 半导体衬底的制造方法
US6133608A (en) * 1997-04-23 2000-10-17 International Business Machines Corporation SOI-body selective link method and apparatus
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267951A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板の製造方法
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JP2512243B2 (ja) * 1991-03-29 1996-07-03 信越半導体株式会社 半導体素子形成用基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6214750B1 (en) * 1999-01-04 2001-04-10 Industrial Technology Research Institute Alternative structure to SOI using proton beams
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP4633874B2 (ja) * 1999-09-21 2011-02-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 貼り合せｓｏｉウェーハの接合装置
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
FR2812764B1 (fr) * 2000-08-02 2003-01-24 St Microelectronics Sa Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
US6649935B2 (en) * 2001-02-28 2003-11-18 International Business Machines Corporation Self-aligned, planarized thin-film transistors, devices employing the same
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162834A (zh) * 1995-12-30 1997-10-22 现代电子产业株式会社 Soi基片及其制造方法
CN1169025A (zh) * 1996-02-28 1997-12-31 佳能株式会社 半导体衬底的制造方法
US6133608A (en) * 1997-04-23 2000-10-17 International Business Machines Corporation SOI-body selective link method and apparatus
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates

Also Published As

Publication number Publication date
US7338882B2 (en) 2008-03-04
US20040029358A1 (en) 2004-02-12
CN1495849A (zh) 2004-05-12
KR100511656B1 (ko) 2005-09-07
US20050164435A1 (en) 2005-07-28
JP2009164643A (ja) 2009-07-23
KR20040014719A (ko) 2004-02-18
JP2004080035A (ja) 2004-03-11
US6884694B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
CN100389477C (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
US6800518B2 (en) Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US4875086A (en) Silicon-on-insulator integrated circuits and method
CN100461414C (zh) 半导体器件及其制造方法
US6602757B2 (en) Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JPH0799259A (ja) 縦型バイポーラトランジスタを有するＢｉ−ＣＭＯＳ ＳＯＩ構造及びその製造方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
KR100602054B1 (ko) Ｓｏｉ 구조를 가지는 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
EP0703608B1 (en) Method for forming buried oxide layers within silicon wafers
JP4272607B2 (ja) 多孔質シリコンの酸化によるｓｏｉ
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
DE102016119644B4 (de) Herstellungsverfahren eines soi-substrats
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法
KR100691311B1 (ko) 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
CN111029295B (zh) 一种具有浅沟槽隔离的soi结构及制备方法
US6037198A (en) Method of fabricating SOI wafer
EP1716592A1 (en) FORMATION OF PATTERNED SILICON-ON-INSULATOR (SOI)/SILICON-ON-NOTHING (SON) COMPOSITE STRUCTURE BY POROUS Si ENGINEERING
JPH1167683A (ja) 半導体装置の製造方法
KR20060069022A (ko) Ｓｏｉ 웨이퍼의 제조 방법
JPH11163308A (ja) 貼り合わせ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Gyeongbuk, South Korea

Co-patentee after: INDUSTRY-UNIVERSITY COOPERATION FOUNDATION HANYANG University

Patentee after: Siltron Inc.

Address before: Gyeonggi Do city of South Korea

Co-patentee before: Siltron Inc.

Patentee before: Park zaichui

ASS Succession or assignment of patent right

Owner name: CINTRON CO., LTD.

Free format text: FORMER OWNER: PARK ZELJIN

Effective date: 20081212

CX01 Expiry of patent term

Granted publication date: 20080521

CX01 Expiry of patent term