CN100382296C - 引线框架、树脂密封型半导体装置及其制造方法 - Google Patents

引线框架、树脂密封型半导体装置及其制造方法 Download PDF

Info

Publication number
CN100382296C
CN100382296C CNB2003101025879A CN200310102587A CN100382296C CN 100382296 C CN100382296 C CN 100382296C CN B2003101025879 A CNB2003101025879 A CN B2003101025879A CN 200310102587 A CN200310102587 A CN 200310102587A CN 100382296 C CN100382296 C CN 100382296C
Authority
CN
China
Prior art keywords
mentioned
island portion
die
lead
cushion plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101025879A
Other languages
English (en)
Other versions
CN1499623A (zh
Inventor
南尾匡纪
堀木厚
西尾哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nova Semiconductor Ltd
Sony Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1499623A publication Critical patent/CN1499623A/zh
Application granted granted Critical
Publication of CN100382296C publication Critical patent/CN100382296C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种引线框架、树脂密封型半导体装置及其制造方法，该引线框架(LF1)的引线(102)具有上面为用于连接金属细线的接合部(104a)、最下部为外部端子(104b)的岛部(104)，和比岛部(102)减薄地在下部形成缺口、并分别连接外框-岛部-岛部-模垫板之间的连接部(105)。并且，不设置具有作为在树脂密封时连接外框(100)与垫板(101)的悬吊引线的功能的部件。这种引线框架，适于制造生产性高、价廉、优质的制造树脂密封型半导体装置。

Description

引线框架、树脂密封型半导体装置及其制造方法
技术领域
本发明涉及一种利用密封树脂密封引线框架上搭载半导体芯片的一面，并使在底面露出成为外部电极的岸面(land)电极的树脂密封型半导体装置及用于该树脂密封型半导体装置的引线框架。
背景技术
近年来，为了适应电子器件的小型化，不断要求半导体器件的高密度安装，随之，促进了半导体装置的小型化及薄型化。并且，为将低成本及提高生产性也进行了各种努力。以下，就用于以往的树脂密封型半导体装置的引线框架及其加工方法进行说明。
图12是表示特开2001-77274号公报公开的以往的用于树脂密封型半导体装置的引线框架的结构图。如该图所示，该以往的引线框架具有：搭载半导体芯片的模垫板(die pad)1001、在其末端与框架框1002相连接并在前端部支撑模垫板1001的四角的悬吊引线1003、其前端部与模垫板1001相对向并其末端部连接在框架框1002上的直线状岸面引线(landlead)1004及引线1005。此外，岸面引线1004及引线1005的各底面部构成外部端子(岸面部)，引线1005除其底面外，即使外侧的侧面部也能作为外部端子与安装基板连接。此外，岸面引线1004的前端部超过引线1005的前端部，延伸到接近模垫板1001的部位。
在模垫板1001的表面的大致中央部分，设有向上凸出的圆形的凸出部1006，凸出部1006是通过对构成模垫板1001的平板，利用冲压加工，实施半切断状态的冲压，使其向上方凸出而形成的。该凸出部1006实质上是支撑半导体芯片的部分，在搭载半导体芯片时，在去除模垫板1001的凸出部1006的表面和半导体芯片背面的之间形成间隙。在包围模垫板1001的表面的凸出部1006的区域设置沟槽部1007，而在搭载半导体芯片后的树脂密封时，密封树脂能够进入该沟槽部1007。
在利用具有如此构成的引线框架，搭载半导体芯片，并用金属细线连接半导体芯片与各引线，然后树脂密封，构成树脂密封型半导体装置时，在树脂密封型半导体装置的底面即封装底面，配置前端部为曲面的岸面部(land部)1008的底面，在该岸面部1008的外侧，配置引线1005的前端部为曲面的底面部分，构成交错状的2列配置的外部端子。由此能够构成LGA(岸面·栅格·阵列)型封装。
然而，如采用以往的引线框架，有以下的不良现象。
利用以往的引线框架，尽管能得到多列配置岸面部的LGA，但在存在固定模垫板1001的悬吊引线1003的部位上，不能配置岸面部。因此，在增加岸面部(端子电极)数量时受到制约。
此外，由于存在悬吊引线，在制作采用该引线框架的半导体装置时，因树脂密封时模垫板与树脂部的热收缩率的差异，半导体装置产生翘曲。
并且，另一问题是，贴片前的加工工序增多，成为成本上升的主要因素。
发明内容
本发明的目的在于提供一种与半导体装置的进一步多品种多端子化相对应、适于制造生产性高、价廉、优质的树脂密封型半导体装置的引线框架、采用该引线框架的树脂密封型半导体装置及其制造方法。
本发明的第1引线框架设置具有上面为接合部(bonding pad)、最下部为外部端子的岛部以及连接外框-岛部-岛部-模垫板之间的连接部的引线，同时，不设置在树脂密封时具有作为悬吊引线功能的引线。
由此，由于能够配置外部端子来代替通常在角部配置的悬吊引线，所以得到高密度地配置外部端子的树脂密封型半导体装置。此外，能够抑制因存在悬吊引线而易产生的模垫板的变形、移动。
各岛部的最下部具有实质上相同的平面形状，并呈格子状配置，而可以进一步高密度的安装。
各岛部的最下部，优选沿上述外框的各边、呈3列以上的多列配置。
本发明的第2引线框架，设有沿模垫板的外周部、下部形成缺口的薄膜部和从上述薄膜部的下面向下方凸出的散热端子，同时还设置具有上面为接合部、最下部为外部端子的岛部，和分别连接外框-岛部-岛部-散热端子之间的连接部的引线。
由此，在形成采用该引线框架的树脂密封型半导体装置后，当在主板上搭载树脂密封型半导体装置时，由于能够通过一并逆流焊接将外部端子及散热端子与主板的电极等相连接，所以，能够实现安装的稳定化、简易化。
在各岛部及各散热端子，具有实质上相同的平面形状，并呈格子状配置，而能够进一步高密度安装。
各岛部及各散热端子，优选至少在一个方向上，实质上按一定的间距配置，各岛部优选沿上述外框的各边呈3列以上的多列配置。
本发明的第1树脂密封型半导体装置是采用第1引线框架形成的，具有：上面为用于连接金属细线的接合部、最下部为外部端子的岛部；以露出岛部的最下部和模垫板的底面的至少一部分的状态，密封半导体芯片、岛部、模垫板等的密封树脂，并且不设置从上述模垫板延伸、前端部露出在上述密封树脂的表面的部件。
由此，由于能够配置外部端子来代替通常在角部配置的悬吊引线，而得到高密度地配置外部端子构成的树脂密封型半导体装置。
各外部端子，具有实质上相同的平面形状，并呈格子状配置在密封树脂的背面，而可以进一步高密度安装。
各外部端子，优选沿外周，呈3列以上的多列配置在密封树脂的背面。
本发明的第2树脂密封型半导体装置是采用第2引线框架形成的，具有：具有沿主体部的外周部设置、下部形成缺口的薄膜部和从上述薄膜部的下面向下凸出地设置的多个散热端子的模垫板；上面为用于连接金属细线的接合部、最下部为外部端子的岛部；以露出岛部的最下部和散热端子的最下部的状态，密封半导体芯片、岛部、模垫板等的密封树脂。
由此，当在主板上搭载树脂密封型半导体装置时，由于能够通过一并逆流焊接将外部端子及散热端子与主板的电极等连接，所以，能够实现安装的稳定化、简易化。
各外部端子及各散热端子，具有实质上相同的平面形状，并呈格子状地配置在密封树脂的背面，而能够实现安装的简易化和高密度安装。
各外部端子及各散热端子，优选至少在一个方向上，实质上按一定的间距配置。各外部端子，优选沿外周，呈3列以上的多列配置在密封树脂的背面。
关于本发明的第1树脂密封型半导体装置的制造方法，是在准备上述第1引线框架后，进行芯片接合(die bond)工序及在密封片上的引线框架连接部的断开工序，然后，进行电连接和在引线框架上直接附加密封片的树脂密封的方法。
利用此方法，即使没有悬吊引线，也能够稳定模垫板及岛部的位置，能够进行电连接及树脂密封，能得到高密度配置外部端子的树脂密封型半导体装置。
关于本发明的第2树脂密封型半导体装置的制造方法，是在准备上述第2引线框架后，进行芯片接合工序及在密封片上的引线框架连接部的断开工序，然后，进行电连接和在引线框架上直接附加密封片的树脂密封的方法。
利用此方法，能够稳定模垫板及岛部的位置，能够进行电连接及树脂密封，能够与外部端子一起排列地使散热端子在密封树脂的背面凸出，能得到容易在主板上安装的树脂密封型半导体装置。
(发明效果)
如果采用本发明的第1引线框架、采用该引线框架的树脂密封型半导体装置及其制造方法，则因为没有悬吊引线，可以得到高密度设置外部端子的树脂密封型半导体装置。
如果采用本发明的第2引线框架、采用该引线框架的树脂密封型半导体装置及其制造方法，则由于在模垫板上设置与外部端子一起排列的散热端子，能够实现安装的简易化。
附图说明
图1(a)、(b)分别是本发明的实施例1的引线框架的俯视图及IB-IB线的剖视图。
图2(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的颠倒模垫板的中央部的工序的俯视图及IIB-IIB线的剖视图。
图3(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的在密封片上载置引线框架的工序的俯视图及IIIB-IIIB线的剖视图。
图4(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的断开引线的工序的俯视图及IVB-IVB线的剖视图。
图5(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的树脂密封工序的局部剖视图。
图6(a)、(b)是表示实施例1的树脂密封型半导体装置的树脂密封工序结束后的结构的VIA-VIA线的剖视图及背面图。
图7(a)、(b)是分别是表示本发明的实施例2的引线框架的俯视图及IIB-VIIB线的剖视图。
图8(a)、(b)是表示实施例2的树脂密封型半导体装置的制造工序中的颠倒模垫板的中央部并在密封片上载置引线框架的工序的俯视图及VIIIB-VIIIB线的剖视图。
图9(a)、(b)是表示实施例2的树脂密封型半导体装置的制造工序中的断开引线的工序的俯视图及IXB-IXB线的剖视图。
图10(a)、(b)是表示实施例2的树脂密封型半导体装置的树脂密封工序结束后的结构的XA-XA线的剖视图及背面图。
图11(a)、(b)分别是本发明的实施例2的变形例的引线框架的俯视图及XIB-XIB线的剖视图。
图12(a)、(b)是表示现行的用于的树脂密封型半导体装置的引线框架的结构的图。
图中：100、200-外框，101、201-模垫板，101a、201a-凸出部，201b-散热端子，201c-薄膜部，102、202-引线，103、203-增强用岸面，104、204-岛部，104a、204a-接合部，104b、204b-岸面电极(外部端子)，105、205-连接部，150、250-密封片，160、260-半导体芯片，170、270-金属细线(连接部件)，180a-上模，180b-下模，190、290-密封树脂。
具体实施方式
实施例1
(引线框架的结构)
图1(a)、(b)分别是本发明的实施例1的引线框架的俯视图及图1(a)的IB-IB线的剖视图。图1(a)选择表示呈网纹状连续地设置搭载多个半导体芯片的区域的引线框架LF1的一部分、即仅搭载1个半导体芯片的区域。引线框架LF1是利用蚀刻、冲压等方法加工铜合金板得到的。
如图1(a)、(b)所示，本实施例的引线框架LF1，具有包围芯片搭载区Rtp的由4条边构成的矩形外框100、设在芯片搭载区Rtp中央部的半导体芯片搭载用模垫板101、从外框100延伸连接到模垫板101的引线102以及增强用岸面103。
本实施例的引线102，通过交替配置宽(例如20μm～120μm)且厚(例如20μm～120μm)的岛部104、及窄(例如15μm～100μm)且薄(例如15μm～100μm)的连接部105而构成。岛部104的上面具有作为连接金属细线的接合部104a的功能。此外，在将半导体芯片安装到引线框架LF1上的工序中，以将岛部104的下面固定在具有粘接层的密封片的状态，进行树脂密封，岛部104的最下部具有作为树脂密封后从密封树脂的背面向下方凸出的岸面电极104b(外部端子)的功能。连接部105分别连接外框100与岛部104之间、岛部104彼此之间及岛部104与模垫板101之间。连接部105，通过金属模冲压加工或蚀刻加工而在其下部形成缺口，且其是在将半导体芯片安装于引线框架LF1上的工序中嵌入树脂的部分。连接部105与岛部104的上部相连续，连接部105的上面与岛部104的上面共同在一个平面上。
这里，对本实施例的引线框架LF1的特征进行说明。在本实施例的引线框架LF1中，不存在通常的引线框架中存在的只具有作为悬吊引线功能的部件。即，不存在不设置岛部104的引线。从而，本实施例的引线框架LF1的模垫板，在树脂密封工序时，不与外框连接，不设置在树脂密封工序中具有作为悬吊引线功能的引线。即，在树脂密封型半导体装置内，不存在从模垫板101延伸、在密封树脂的表面露出的引线。
而且，在本实施例的引线框架LF1中，在连接模垫板101的角部和外框100的角部的线上，也能配置岛部104(即，接合部104a及岸面电极104b)。此外，在本实施例的引线框架LF1中，在角部附近，存在引线102x(或102y)，其连接在从与连接该引线的外框100的一边邻接的另一边延伸的引线102y(或102x)上。即，存在借助另外的102y(或102x)与模垫板101连接的引线102x(或102y)。并且，在本实施例的引线框架LF1中，在角部，设有直接与外框100连接的、比岛部104大得多的大面积(例如，直径300μm～1500μm)的增强用岸面103。
并且，各岛部104的最下部的各岸面电极(外部端子)104b具有实质上相同平面的形状，排列成格子状。此处，所谓的“实质上相同”，意思是在不考虑制造时的误差时相同。
如采用本实施例的引线框架LF1，在角部，通过不设置悬吊引线地相互连接从外框100相邻接的2个边延伸的引线，而可以形成沿外框100的各边多列配置也包括角部的岸面电极104b(外部端子)的树脂密封型半导体装置。即，如以往的引线框架，在角部存在悬吊引线的情况下，虽能够在悬吊引线的途中设置岸面电极，但由于悬吊引线接合在模垫板上，悬吊引线途中的岸面电极只限于单一的增强用或达到与模垫板同电位的端子用(例如，接地端子等)。相反，在本实施例的引线框架LF1中，由于能够将具有作为信号端子功能的岸面电极一直配置到角部，所以能够高密度配置岸面电极。换句话讲，能够缓和有关岸面电极的配置场所及数量的制约。
此外，如下面的说明，在采用本实施例的引线框架LF1进行树脂密封的工序中，由于在各岸面电极104(岛部102)和模垫板101不相互连接的分离状态下，利用密封片分别进行支撑，能够单个切断因引线框架主体和密封树脂的热收缩率的差而产生的翘曲，所以能够降低半导体装置整体的翘曲量。
此外，本实施例的引线框架LF1，由于在角部设有大型的圆形图案的增强用岸面103，所以，当在主板(mother board)上安装(2次安装)树脂密封型半导体装置时，能够实现提高树脂密封型半导体装置与主板之间的由软焊料等形成的接合强度。
但是，不一定必须设置本实施例的引线框架LF1中的增强用岸面103。在不存在增强用岸面103的情况下，由于能够在该空间配置岸面电极(岛部)，所以能够进一步高密度配置岸面电极。
(树脂密封型半导体装置的制造工序)
下面，对采用本实施例的引线框架LF1的树脂密封型半导体装置的制造工序进行说明。图2(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的颠倒模垫板的中央部的工序的俯视图及IIB-IIB线的剖视图。图3(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的在密封片上载置引线框架的工序的俯视图及IIIB-IIIB线的剖视图。图4(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的断开引线的工序的俯视图及IVB-IVB线的剖视图。图5(a)、(b)是表示实施例1的树脂密封型半导体装置的制造工序中的树脂密封工序的局部剖视图。图6(a)、(b)是表示实施例1的树脂密封型半导体装置的树脂密封工序结束后的结构的VIA-VIA线的剖视图及背面图。
首先，在图2(a)、(b)所示的工序中，通过冲压或蚀刻，一体成形由以铜(Cu)为主要成分的合金或由铁(Fe)及镍(Ni)的合金构成的金属板，准备具有图1(a)、(b)所示结构的引线框架LF1。然后，采用上部半切断金属模和下部冲压金属模(均未图示)，通过冲压加工引线框架LF1，而在模垫板101上形成圆形的凸出部101a。该工序的目的是将半导体芯片颠倒支撑在模垫板101上，但也不一定必须设置凸出部101a。此外，在引线框架LF1上，部分地或全部地实施与半导体芯片接合及安装所需的金属镀。关于金属镀的种类，可以采用镀Ag、镀Au、镀Ni-Pd-Au等。
下面，在图3(a)、(b)所示的工序中，贴附密封片150，并密接在引线框架LF1的背面，即密接在模垫板101的主体部、增强用岸面103、岛部104的各下面。在密封片150的上面设置粘接层，利用该粘接层，以独立的状态，将模垫板101、增强用岸面103及引线102的岛部104固定在密封片150上。
下面，在图4(a)、(b)所示的工序中，在将引线框架LF1固定在密封片150上的状态下，通过采用金属模的冲压加工，按切断部Ct1、Ct2、Ct3断开引线102。即，分别切断引线102的岛部104与模垫板101之间的连接部105、岛部104相互间的连接部105、及岛部104与外框100之间的连接部105，使模垫板101及各岛部104相独立。
下面，虽然省略了工序的图示，但以将引线框架LF1载置在密封片150上的状态，在引线框架LF1的各芯片搭载区Rtp的模垫板101上分别搭载半导体芯片160(芯片接合工序)，利用连接部件金属细线170连接半导体芯片160的垫板电极与岛部104的接合部104a(金属细线接合工序)。
而且，如图5所示，在由具有型腔的上模180a和下模180b构成的密封金属模上固定引线框架LF1。即，在密封金属模中固定引线框架LF1，并使半导体芯片150、金属细线170等装入型腔，以按压上模180a和下模180b之间的状态下，在型腔内充填密封树脂。
此外，在树脂密封工序结束后，从引线框架LF1或密封树脂剥离密封片150，然后，通过单个切开形成在引线框架LF1上的多个树脂密封型半导体装置，而能够得到具有图6(a)、(b)所示结构的树脂密封型半导体装置。但是，在图6(a)所示的剖视图中，右半部的横向尺寸被缩小至与左半部的横向尺寸相同的尺寸。
如图6(a)、(b)所示，引线框架LF1的岛部104的最下部即岸面电极104b、模垫板101的最下部及增强用岸面103的最下部从密封树脂190向下方凸出。特别是，可知在图6(b)的纵向及横向，按一定的间距(间隔)P1，多列配置岸面电极104b，并在角部也配有岸面电极104b。此外，在树脂密封型半导体装置内，不存在从模垫板101延伸、露出密封树脂的表面的引线。
岸面电极104b相互间的间隔不一定必须是一定的，而且，即使在按一定的间距配置时，在图6(b)的纵向及横向，间距也可以不同，然而，通过按这样的一定的间距配置岸面电极104b，能够得到适合目前半导体装置规格的树脂密封型半导体装置。
如采用本实施例的树脂密封型半导体装置，在不需要以往存在的悬吊引线的同时，由于将与岛部104相比较窄、薄的连接部105夹在模垫板101和引线102的岛部104的之间、引线102中的各岛部104彼此之间、岛部104和外框100的之间，所以在图4(a)、(b)所示的工序中，以将半导体芯片160搭载在引线框架LF1上的状态，容易切断引线102中的各岛部104彼此之间及岛部104与外框100的之间，并以不存在连接模垫板101和外框100之间的部件的状态，能够进行金属细线接合工序，或进行树脂密封工序。
因此，省略形成悬吊引线的蚀刻、起模等手续，同时，如图6(a)、(b)所示，能够得到高密度配置岸面电极104b的树脂密封型半导体装置。
实施例2
图7(a)、(b)分别是本发明实施例2的引线框架的俯视图及VIIB-VIIB线的剖视图。图7(a)选择表示呈网纹状连续设置搭载多个半导体芯片的区域的引线框架LF2的一部分，即搭载1个半导体芯片的区域。通过利用蚀刻、冲压等方法加工铜合金板得到引线框架LF2。
如图7(a)、(b)所示，本发明的引线框架LF2，具有包围芯片搭载区Rtp的由4个边构成的矩形外框200、设在芯片搭载区Rtp的中央部的半导体芯片搭载用模垫板201、从外框200延伸并连接到模垫板201上的引线202、增强用岸面203、以及设在模垫板201的外周部并与引线202相连接的散热端子201b。
本实施例的引线202，通过交替配置宽(例如20μm～120μm)且厚(例如20μm～120μm)的岛部204、窄(例如15μm～100μm)且薄(例如15μm～100μm)的连接部205而构成。岛部204的上面具有作为连接金属细线的接合部204a的功能。此外，在将半导体芯片安装到引线框架LF2上的工序中，在将岛部204的下面固定于具有粘接层的密封片的状态下进行树脂密封，岛部204的最下部具有作为树脂密封后从密封树脂的背面向下方凸出的岸面电极204b的功能。连接部205分别连接外框200和岛部204之间、岛部204彼此之间及岛部204和模垫板201的散热端子201b之间。连接部205，通过金属模冲压加工或蚀刻加工而在其下部形成缺口，并在将半导体芯片安装在引线框架LF2上的工序中，嵌入密封树脂。连接部205与岛部204的上面共同在一个平面上。
下面，对本实施例的引线框架LF2的特征进行说明。在本实施例的引线框架LF2中，不存在通常的引线框架中存在的只具有支撑模垫板功能的悬吊引线。因此，本实施例的引线框架LF2的模垫板，在树脂密封工序时，由于只通过断开的引线202与外框连接，所以不设置在树脂密封工序中具有作为悬吊引线功能的引线。而且，在本实施例的引线框架LF2中，在连结模垫板201的角部和外框100的角部的线上，也配置岛部204(即，接合部204a及岸面电极204b)。此外，本实施例的引线框架LF2中，在角部附近，存在引线202x(或202y)，其不与模垫板201直接连接，连接在从与连接该引线202x(或202y)的外框200的一边邻接的另一边延伸的引线202y(或202x)上。即，存在借助从与连接该引线202x(或202y)的外框200的一边邻接的另一边延伸的引线202y(或202x)，而连接在模垫板201的引线202x(或202y)。此外，在本实施例的引线框架LF2中，在接近外框200的角部，设置比岛部104大得多的大面积(例如，直径300μm～1500μm)的增强用岸面203。
本实施例的引线框架LF2，除与实施例1的引线框架LF1相同的特征外，还具有以下的特征。即，模垫板201的外周部成为下部缺口的薄膜部201c，设置从薄膜部201c的下面向下方凸出的散热端子201b。利用半蚀刻或冲压加工，通过残存使模垫板201的外周成为散热端子201b的部分，下部有缺口，形成上述形状。
在本实施例中，作为各岛部204的最下部的各岸面电极(外部端子)204b和散热端子201b的最下部具有实质上相同的平面形状，被排列成格子状。此处，所谓的“实质上相同”，意思是在不考虑制造时的误差时相同。但是，作为各岛部204的最下部的各岸面电极(外部端子)204b和散热端子201b的最下部，即使不一定具有实质上相同的平面形状，也可以发挥后述的基本效果。
通过设置该散热端子201b，采用本实施例的引线框架，除具有与实施例1相同的效果外，还能够发挥以下的另外效果。
在采用实施例1的引线框架LF1的、具有LGA(岸面·栅格·阵列)结构的树脂密封型半导体装置的制造工序中，如果通过冲压切断引线102的岛部104和模垫板101的之间，则担心切断后产生引线变形的不良现象。因此，为避免产生此现象，如图1(a)、(b)所示，需要与岛部104彼此之间的连接部105相比较延长岛部104和模垫板101的之间的连接部105。但是，今后，随着岸面电极数的增多，由于冲压形状的复杂化，更容易变形，担心使生产性变差。
可是，如本实施例那样，通过在模垫板201上设置散热端子201b，而在后述的引线202的切断工序中，可以抑制引线202的变形，并且顺利地从外框200断开岛部204及模垫板201。结果，由于能够缩短连接引线202的最前端的岛部204和散热端子201b的连接部205，能够更高密度地配置岛部204(岸面电极204b)
此外，通过存在散热端子201b，而当在主板上安装后述的树脂密封型半导体装置时，不在主板上接合容易产生接合不良的模垫板201的主体部，利用一并逆流焊接就能够与岸面电极204b一起在主板的电极等上只接合散热端子201b。并且，即使不进行模垫板201的主体部和主板的接合，通过散热端子201b，也能够迅速在主板排掉半导体芯片的发热。在本实施例中，考虑到如散热面积达到某面积以上，散热功能达到饱和，要设定多个散热端子201b的下面的合计面积，以便迅速在主板侧排掉半导体芯片的发热，不损伤半导体芯片内的半导体元件功能。因而，采用本实施例的引线框架的树脂密封型半导体装置的散热功能能够维持与实施例1同等的水平。
(树脂密封型半导体装置的制造工序)
下面，对采用本实施例的引线框架LF2的树脂密封型半导体装置的制造工序的一例进行说明。图8(a)、(b)是表示实施例2的树脂密封型半导体装置的制造工序中的颠倒模垫板的中央部并在密封片上载置引线框架的工序的俯视图及VIIIB-VIIIB线的剖视图。图9(a)、(b)是表示实施例2的树脂密封型半导体装置的制造工序中的断开引线的工序的俯视图及IXB-IXB线的剖视图。图10(a)、(b)是表示实施例2的树脂密封型半导体装置的树脂密封工序结束后的结构的XA-XA线的剖视图及背面图。
首先，在图8(a)、(b)所示的工序中，通过冲压或蚀刻，一体成形由以铜(Cu)为主要成分的合金或由铁(Fe)及镍(Ni)的合金构成的金属板，准备具有图7(a)、(b)所示结构的引线框架LF2。然后，采用上部半切断金属模和下部冲压金属模(均未图示)，通过冲压加工引线框架LF2，在模垫板201上形成圆形的凸出部201a。该工序的目的是将半导体芯片颠倒支撑在模垫板201上，但也不一定必须设置凸出部201a。此外，在引线框架LF2上，部分地或全部地实施与半导体芯片的接合或安装所需的金属镀。关于金属镀的种类，可以采用镀Ag、镀Au、镀Ni-Pd-Au等。
下面，贴附密封片250，并密接在引线框架LF2的背面，即密接在模垫板201、增强用岸面203、及岛部204的各下面。在密封片250的上面设置粘接层，利用该粘接层，以独立的状态，将模垫板201的主体部、模垫板201的散热端子201b、增强用岸面203及引线202的岛部204固定在密封片250上。
下面，在图9(a)、(b)所示的工序中，在将引线框架LF2固定在密封片250上的状态下，通过采用金属模的冲压加工，分别切断引线202的岛部204和模垫板201的散热端子201b之间的连接部205、岛部204相互间的连接部205及岛部204和外框200之间的连接部205，使模垫板201及各岛部204相独立。此时，不存在连接模垫板201和外框200的部件。
下面，省略工序的图示，以将引线框架LF2载置在密封片250的状态，在引线框架LF2的各芯片搭载区Rtp的模垫板201上分别搭载半导体芯片260(芯片接合工序)，利用作为连接部件的金属细线270连接半导体芯片260的垫板电极和岛部204的接合部204a(金属细线接合工序)。
而且，与实施例1中的图5所示的工序一样，在由具有型腔的上模180a和下模180b构成的密封金属模上固定引线框架LF2。即，在密封金属模中固定引线框架LF2，并使半导体芯片260、金属细线270等装入型腔内，在按压上模180a和下模180b之间的状态下，向型腔内充填密封树脂。
此外，在树脂密封工序结束后，从引线框架LF2及密封树脂上剥离密封片250，然后，通过单个切开形成在引线框架LF2上的多个树脂密封型半导体装置，得到具有图10(a)、(b)所示结构的树脂密封型半导体装置。但是，在图10(a)所示的剖视图中，右半部的横向尺寸被缩小成与左半部的横向尺寸相同的尺寸。
如图10(a)、(b)所示，引线框架LF1的岛部204的最下部即岸面电极204b、模垫板201的主体部的最下部、模垫板201的散热端子201b的最下部及增强用岸面203的最下部从密封树脂290向下方凸出。特别是，可知在图10(b)的纵向及横向，按一定的间距(间隔)P2、配置3列以上的多列散热端子201b及岸面电极204b，并其也配置在角部。
然后，当在主板上安装树脂密封型半导体装置时，只要利用逆流焊接可在主板的各电极上连接岸面电极204b和散热端子201b即可，无需在主板上连接模垫板201的主体部。
如采用本实施例的树脂密封型半导体装置，在不需要以往存在的悬吊引线的同时，由于与岛部204相比较窄、薄的连接部205夹在模垫板201和引线202的岛部204的之间、引线202中的各岛部204彼此之间、岛部204和外框200的之间，所以在图9(a)、(b)所示的工序中，在将半导体芯片260搭载在引线框架LF2上的状态下，容易切断引线202中的各岛部204彼此之间、及岛部204和外框200之间，在不存在连接模垫板201和外框200之间的部件的状态下，能够进行金属细线接合工序、或进行树脂密封工序。
因此，省略用于形成悬吊引线的蚀刻、起模等手续，同时，如上所述，通过设置散热端子201b，而能够比实施例1更高密度地配置岸面电极204b。
此外，通过在模垫板201上设置散热端子201b，在树脂密封型半导体装置的安装工序中，利用一并逆流焊接，可以将散热端子201b与岸面电极204b一起接合在主板的电极等上。即，在树脂密封型半导体装置的安装时，由于不需要为散热而在主板上连接模垫板201的主体部，所以能够实现降低连接不良，可以维持高散热性，并且实现安装的简易化。
散热端子201b与岸面电极204b的间隔、及岸面电极204b相互间的间隔不一定必须是一定的，而且，即使在按一定间距配置时，在图10(b)的纵向和横向，间距也可以不同。但是，特别优选散热端子201b和岛部204具有实质上相同的平面形状，散热端子201b和岛部204之间的连接部205具有与岛部204彼此之间的连接部205实质上相同平面形状。由此，由于按一定间距配置散热端子201b和岸面电极204b，容易进行一并逆流焊接，所以能够实现树脂密封型半导体装置安装时的安装简易化。
其它实施例
图11(a)、(b)分别是本发明实施例2的变形例的引线框架的俯视图及图11(a)的XIB-XIB线的剖视图。图11(a)选择表示呈网纹状连续设置搭载多个半导体芯片的区域的引线框架LF3的一部分，即搭载1个半导体芯片的区域。通过利用蚀刻、冲压等方法加工铜合金板得到引线框架LF3。
如图11(a)、(b)所示，本变形例的引线框架LF3，具有包围芯片搭载区Rtp的由4个边构成的矩形外框300、设在芯片搭载区Rtp中央部的半导体芯片搭载用模垫板301、从外框300延伸连接模垫板301的引线302、增强用岸面303、及设在模垫板301的外周部的连接引线302的散热端子301b。
本变形例的引线302，通过交替配置宽(例如20μm～120μm)且厚(例如20μm～120μm)的岛部304、窄(例如15μm～100μm)且薄(例如15μm～100μm)的连接部305而构成。岛部304的上面具有作为连接金属细线的接合部304a的功能。此外，在将半导体芯片安装到引线框架LF3上的工序中，以将岛部204的下面固定在具有粘接层的密封片的状态进行树脂密封，其最下部具有作为树脂密封后从密封树脂的背面向下方凸出的岸面电极304b的功能。连接部305分别连接外框300和岛部304之间、岛部304彼此之间、及岛部304和模垫板301之间。连接部305，通过金属模冲压加工或蚀刻加工而使其下部形成缺口，并在将半导体芯片安装在引线框架LF3上的工序中，嵌入到树脂内。连接部305与岛部304的上面共在一个平面上。
这里，在本变形例的引线框架LF3中，在树脂密封工序时，存在作为悬吊引线功能的引线。即，在本变形例的引线框架LF3中，与实施例2的引线框架LF2不同，在角部附近，设有直接连接到模垫板301上的悬吊引线309。从而，如实施例2那样，不存在与从相邻的其他边延伸的引线相连结的引线。而且，在配置于角部的引线302x(或302y)上，连接从与连接引线302x(或302y)的外框300的一边相同的边延伸的其他引线302x(或302y)。
在本变形例的引线框架LF3上的接近外框300的角部，也设有比岛部304大得多的大面积(例如，直径从300μm至1500μm)的增强用岸面303。
如采用本变形例，与实施例2相同，也能够发挥利用存在散热端子301b而提高散热性的效果、及岸面电极304b的高密度配置效果。但是，通过存在悬吊引线309，而岸面电极304b的高密度配置效果比实施例2差，但在引线302的切断工序中的模垫板301的保持稳定性比实施例2好。
此外，在实施例1、实施例2及其变形例中，也可以设置连接相邻接的引线的岛部彼此之间的连接部。此时，由于可在纵横任一方向上呈格子状连结各岛部，所以在切断引线之前，可提高稳定保持引线框架的形状的功能。
本发明的引线框架及树脂密封型半导体装置能够用作在个人电脑、家电、通信器件等上搭载的电子部件。

Claims (13)

1.一种引线框架，其特征在于：具有
利用多个边包围搭载半导体芯片的区域的外框；
用于搭载上述半导体芯片的模垫板；
分别具有上面为用于连接金属细线的接合部的最下部为外部端子的岛部，和比上述岛部减薄地在下部形成缺口、分别连接上述外框与上述岛部之间、上述岛部彼此之间及上述岛部与上述模垫板之间的多个连接部的多个引线；以及
形成在上述外框的角部，经由上述连接部而与上述外框连接且面积比上述岛部大的岸面，
上述模垫板与上述外框，避免直接以悬吊引线相连接、而经由上述岛部与上述连接部相连接。
2.如权利要求1记载的引线框架，其特征在于：上述各岛部的最下部，具有实质上相同的平面形状，并呈格子状配置。
3.如权利要求1记载的引线框架，其特征在于：上述各岛部的最下部，沿上述外框的各边、呈3列以上的多列配置。
4.如权利要求1～3中任意一项记载的引线框架，其特征在于：在上述多个引线中，包括与连接在上述外框的其他边上的其他引线相连接的引线，且该其他边与连接该引线的上述外框的一个边相邻接。
5.如权利要求1记载的引线框架，其特征在于：
上述模垫板具有沿主体部的外周部设置的在下部形成缺口的薄膜部，和从上述薄膜部的下面向下方凸出的多个散热端子；
上述岛部与上述模垫板通过将上述岛部与上述散热端子由上述连接部连接而实现连接。
6.一种树脂密封型半导体装置，其特征在于：具有模垫板；
搭载在上述模垫板上的半导体芯片；
与上述模垫板相断开，上面为用于连接金属细线的接合部的最下部为外部端子的岛部；
相互连接上述半导体芯片的各一部分与上述各接合部的多个连接部件；
形成在角部且面积比上述岛部大的岸面；以及
以露出上述岛部及上述岸面的最下部和上述模垫板的底面的至少一部分的状态，密封上述半导体芯片、上述连接部件、上述岛部及上述模垫板的密封树脂；
并且，不设置从上述模垫板延伸、前端部露出在上述密封树脂的表面的部件。
7.如权利要求6记载的树脂密封型半导体装置，其特征在于：上述各外部端子，具有实质上相同的平面形状，并呈格子状配置在上述密封树脂的背面。
8.如权利要求6或7记载的树脂密封型半导体装置，其特征在于：上述各外部端子，沿外周、呈3列以上的多列配置在上述密封树脂的背面。
9.如权利要求6记载的树脂密封型半导体装置，其特征在于：
上述模垫板具有沿主体部的外周部设置的在下部形成缺口的薄膜部，和从上述薄膜部的下面向下方凸出的多个散热端子。
10.一种树脂密封型半导体装置的制造方法，其特征在于：包括
工序(a)，准备引线框架，该引线框架具有：利用多个边包围搭载半导体芯片的区域的外框；用于搭载上述半导体芯片的模垫板；具有上面为用于连接金属细线的接合部的最下部为外部端子的岛部，和比上述岛部减薄地在下部形成缺口、并分别连接上述外框与上述岛部之间、上述岛部彼此之间及上述岛部与上述模垫板之间的多个连接部的多个引线；以及形成在上述外框的角部，经由上述连接部而与上述外框连接且面积比上述岛部大的岸面；并且上述模垫板与上述外框，避免直接以悬吊引线相连接、而经由上述岛部与上述连接部相连接；
工序(b)，在上述引线框架的上述模垫板上面搭载半导体芯片；
工序(c)，在上述工序(b)之前或之后，在具有粘接力的密封片的上面载置上述引线框架；
工序(d)，在上述工序(c)之后，以将上述引线框架载置在密封片上的状态，切断上述各连接部，从上述外框上断开上述岛部及上述模垫板；
工序(e)，在上述工序(d)之后，利用连接部件连接上述半导体芯片的一部分与上述接合部；
工序(f)，在上述工序(e)之后，以在上述密封片上载置上述引线框架的状态，进行树脂密封。
11.如权利要求10记载的树脂密封型半导体装置的制造方法，其特征在于：
在上述工序(f)之后，不存在与上述模垫板相连接、前端露出在上述密封树脂的表面的部件。
12.如权利要求10或11记载的树脂密封型半导体装置的制造方法，其特征在于：
在工序(a)中准备的引线框架的上述多个引线中，包括与连接在上述外框的其他边上的其他引线相连接的引线，且该其他边与连接该引线的上述外框的一个边相邻接。
13.如权利要求10记载的树脂密封型半导体装置的制造方法，其特征在于，上述模垫板具有沿主体部的外周部设置的在下部形成缺口的薄膜部，和从上述薄膜部的下面向下方凸出的多个散热端子，上述岛部与上述模垫板通过将上述岛部与上述散热端子由上述连接部连接而实现连接。
CNB2003101025879A 2002-10-24 2003-10-24 引线框架、树脂密封型半导体装置及其制造方法 Expired - Fee Related CN100382296C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002309324 2002-10-24
JP2002309320 2002-10-24
JP2002309320 2002-10-24
JP2002309324 2002-10-24

Publications (2)

Publication Number Publication Date
CN1499623A CN1499623A (zh) 2004-05-26
CN100382296C true CN100382296C (zh) 2008-04-16

Family

ID=32109500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101025879A Expired - Fee Related CN100382296C (zh) 2002-10-24 2003-10-24 引线框架、树脂密封型半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US7042071B2 (zh)
KR (1) KR101019369B1 (zh)
CN (1) CN100382296C (zh)
TW (1) TWI311807B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895612A (zh) * 2015-01-15 2016-08-24 飞思卡尔半导体公司 带有散热引线框的半导体器件
TWI692069B (zh) * 2015-07-07 2020-04-21 日商青井電子股份有限公司 半導體裝置及半導體裝置之製造方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
KR101070890B1 (ko) * 2004-04-16 2011-10-06 삼성테크윈 주식회사 다열리드형 반도체 팩키지 제조 방법
US8536688B2 (en) * 2004-05-25 2013-09-17 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
TWM272230U (en) * 2005-02-01 2005-08-01 Domintech Co Ltd Packaged chip capable of reducing electromagnetic interference
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
US7250685B2 (en) * 2005-08-09 2007-07-31 Stats Chippac Ltd. Etched leadframe flipchip package system
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US8399968B2 (en) * 2005-11-18 2013-03-19 Stats Chippac Ltd. Non-leaded integrated circuit package system
US7301225B2 (en) * 2006-02-28 2007-11-27 Freescale Semiconductor, Inc. Multi-row lead frame
US8003443B2 (en) 2006-03-10 2011-08-23 Stats Chippac Ltd. Non-leaded integrated circuit package system with multiple ground sites
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8062934B2 (en) * 2006-06-22 2011-11-22 Stats Chippac Ltd. Integrated circuit package system with ground bonds
US8044418B2 (en) * 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
US7936055B2 (en) * 2006-08-23 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with interlock
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8093693B2 (en) 2006-09-15 2012-01-10 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8125077B2 (en) 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7915716B2 (en) * 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
CN101414565B (zh) * 2007-10-16 2012-07-04 飞思卡尔半导体（中国）有限公司 形成预成型引线框的方法
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8957515B2 (en) * 2007-11-07 2015-02-17 Stats Chippac Ltd. Integrated circuit package system with array of external interconnects
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8150526B2 (en) 2009-02-09 2012-04-03 Nano-Retina, Inc. Retinal prosthesis
US8706243B2 (en) 2009-02-09 2014-04-22 Rainbow Medical Ltd. Retinal prosthesis techniques
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9054077B2 (en) * 2010-03-10 2015-06-09 Altera Corporation Package having spaced apart heat sink
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
CN102468258A (zh) * 2010-11-05 2012-05-23 飞思卡尔半导体公司 具有嵌套成排的接点的半导体器件
TWI557183B (zh) * 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
CN103035545B (zh) * 2011-10-10 2017-10-17 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
JP5851906B2 (ja) * 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
JP6024759B2 (ja) * 2012-11-19 2016-11-16 富士電機株式会社 半導体装置
US9370417B2 (en) 2013-03-14 2016-06-21 Nano-Retina, Inc. Foveated retinal prosthesis
US20150014832A1 (en) * 2013-07-11 2015-01-15 Texas Instruments Incorporated Semiconductor Device Having Three Terminal Miniature Package
US9474902B2 (en) 2013-12-31 2016-10-25 Nano Retina Ltd. Wearable apparatus for delivery of power to a retinal prosthesis
US9331791B2 (en) 2014-01-21 2016-05-03 Nano Retina Ltd. Transfer of power and data
TW201539674A (zh) * 2014-04-10 2015-10-16 Chipmos Technologies Inc 四方扁平無引腳封裝及其製造方法
ITUB20152895A1 (it) * 2015-08-05 2017-02-05 St Microelectronics Srl Procedimento per realizzare circuiti integrati e circuito corrispondente
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US9911684B1 (en) * 2016-08-18 2018-03-06 Semiconductor Components Industries, Llc Holes and dimples to control solder flow
KR102380821B1 (ko) 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
DE102017129924B4 (de) * 2017-12-14 2021-04-29 Infineon Technologies Ag Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
WO2022188071A1 (en) * 2021-03-10 2022-09-15 Innoscience (suzhou) Semiconductor Co., Ltd. Iii-nitride-based semiconductor packaged structure and method for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2002246529A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
JP2735509B2 (ja) * 1994-08-29 1998-04-02 アナログ デバイセス インコーポレーテッド 改善された熱放散を備えたｉｃパッケージ
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
JPH10270623A (ja) * 1997-03-24 1998-10-09 Sumitomo Metal Mining Co Ltd ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3062192B1 (ja) 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US20040019918A1 (en) * 2002-06-05 2004-01-29 Atherogenics, Inc. Human MEKK2 protein and nucleic acid molecules and uses therefor
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2002246529A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895612A (zh) * 2015-01-15 2016-08-24 飞思卡尔半导体公司 带有散热引线框的半导体器件
CN105895612B (zh) * 2015-01-15 2020-04-24 恩智浦美国有限公司 带有散热引线框的半导体器件
TWI692069B (zh) * 2015-07-07 2020-04-21 日商青井電子股份有限公司 半導體裝置及半導體裝置之製造方法
US10854557B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device packaging with metallic shielding layer
US10854560B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
CN1499623A (zh) 2004-05-26
TW200425450A (en) 2004-11-16
US7132315B2 (en) 2006-11-07
KR20040036643A (ko) 2004-04-30
KR101019369B1 (ko) 2011-03-07
US20040080026A1 (en) 2004-04-29
US20050236701A1 (en) 2005-10-27
US7042071B2 (en) 2006-05-09
TWI311807B (en) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100382296C (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN100466241C (zh) 半导体器件
US6614102B1 (en) Shielded semiconductor leadframe package
US7635910B2 (en) Semiconductor package and method
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
CN101207117B (zh) 系统级封装体及其制造方法
US6627977B1 (en) Semiconductor package including isolated ring structure
KR101022638B1 (ko) 멀티-다이 반도체 패키지
KR100564006B1 (ko) 터미널 랜드 프레임 및 그 제조방법과 수지봉입형 반도체장치 및 그 제조방법
EP1662565A2 (en) Semiconductor package
CN101800209B (zh) 具有凹涡结构导线架的倒装半导体组件封装
CN101556946B (zh) 形成半导体封装件的方法及其结构
CN101335217A (zh) 半导体封装件及其制法
KR20110031133A (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
TW200820403A (en) Semiconductor device and method of manufacturing semiconductor device
WO2006018671A1 (en) Mixed wire semiconductor lead frame package
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
JP3250900B2 (ja) 半導体装置及びその製造方法及びリードフレーム
CN101937850B (zh) 封装制造方法和半导体装置
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
CN216980553U (zh) 引线框架的承载装置
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
KR100460048B1 (ko) 범프 칩 케리어 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: California, USA

Patentee after: Sony Corp.

Address before: California, USA

Patentee before: Nova Semiconductor Ltd.

Effective date of registration: 20170802

Address after: California, USA

Patentee after: Nova Semiconductor Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20201024

CF01 Termination of patent right due to non-payment of annual fee