CN100358357C - 图像信号处理电路 - Google Patents

图像信号处理电路 Download PDF

Info

Publication number
CN100358357C
CN100358357C CNB2004100495547A CN200410049554A CN100358357C CN 100358357 C CN100358357 C CN 100358357C CN B2004100495547 A CNB2004100495547 A CN B2004100495547A CN 200410049554 A CN200410049554 A CN 200410049554A CN 100358357 C CN100358357 C CN 100358357C
Authority
CN
China
Prior art keywords
buffer memory
data
standard
analog
video buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100495547A
Other languages
English (en)
Other versions
CN1581963A (zh
Inventor
多田俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1581963A publication Critical patent/CN1581963A/zh
Application granted granted Critical
Publication of CN100358357C publication Critical patent/CN100358357C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Abstract

本发明提供一种将以模拟视频规格为标准的图像信号数据转换为数字视频格式，从而得到数字值的顺序数据的图像信号处理电路，即使模拟顺序规格与数字顺序规格之间的两个图像显示期间存在偏差，也可以在以数字顺序规格为标准的所有图像显示期间内输出有效的图像数据。在从以模拟视频规格为标准的图像信号数据得到数字值的顺序数据时，在数字顺序规格图像显示期间(有效期间＝486行)(例如，第二半帧的第40～第525行)中的、相当于模拟顺序规格的非图像显示期间(例如，第二半帧的第40～第42行)中，利用和进入模拟顺序规格的图像显示期间不久的数据(第43行的数据)相同的数据来进行插补。

Description

图像信号处理电路
技术领域
本发明涉及包含用来图像输出的图像插补处理的图像信号处理电路。
背景技术
以往，例如在专利文献1中记载：利用以模拟视频规格为标准的图像信号数据，进行以数字规格为标准的数字格式转换之后，进行数字输出的图像信号处理电路。图6中表示该图像信号处理电路。
图6所示的图像信号处理电路，由视频缓冲存储器102、视频缓冲存储器控制部103和具有模拟信号处理电路104及数字信号处理电路105的图像信号处理部101构成。所述视频缓冲存储器102保存经过译码处理而转换为模拟顺序数据后的图像数据。另外，视频缓冲存储器控制部103根据输出格式和模拟数据有效行信号，进行所述视频缓冲存储器102内的保存数据的输出控制。并且，模拟信号处理电路104将从所述视频缓冲存储器102输入的、以模拟视频规格为标准的图像信号数据，转换为模拟格式而进行模拟输出的信号处理；所述数字信号处理电路105将从所述视频缓冲存储器102输入的、以模拟视频规格为标准的图像信号数据，转换为数字格式而进行数字输出的信号处理。这种将图像信号数据进行模拟输出或数字输出的电路例如在专利文献1中公开。
(专利文献1)
特开2002-369191号公报
然而，在上述以往的构成中，从以顺序的模拟视频规格为标准的图像信号数据，进行数字格式转换之后，作为数字输出，因此，无法在整个由顺序的数字视频规格决定的图像显示期间内进行图像数据输出，其结果，尽管是图像信号显示期间，不是输出图像信号数据而是输出黑数据。其原因是由于图7所示的模拟视频规格(参考：Rec.ITU-R BT1358“STUDIOPARAMETERS OF 625 AND 525 LINE PROGRESSIVE SCANTELEVISION SYSTEMS”)和图8所示的数字视频规格(参考：Rec.ITU-R BT1362“INTERFACES  FOR DIGITAL COMPONENT VIDEOSIGNALS IN 525-AND 625-LINE PROGRESSIVE SCAN TELEVISIONSYSTEMS”)之间，存在图像显示期间(有效期间)的差异。
即，在模拟视频规格中的图7(a)所示的NTSC制式的顺序规格(模拟525P规格)中，图像信号显示期间是将所有的半帧在第43～第525行中标准化，但是，在数字视频规格中的图7(b)所示的NTSC制式的顺序规格(数字525P规格)中，将奇数半帧在第39～下一半帧的第一行中标准化，将其偶数半帧在第40～第525行中标准化。另外，模拟视频规格中的PAL制式的顺序规格(模拟625P规格)中，如图8(a)所示，图像信号显示期间是将所有半帧在第45～第620行中标准化，但是，数字视频规格中的PAL制式的顺序规格(数字625P规格)中，将奇数半帧在第45～第620行中标准化，将其偶数半帧在第46～第621行中标准化。
因此，以往，在以模拟视频规格为标准的图像数据中，进行数字格式转换时，在数字525P规格中，在奇数半帧中不存在到第39～第42行为止及最后的第一行的合计五行份的图像数据，或在偶数半帧中不存在到第40～第42行为止及最后的第一行的合计三行份的图像数据。其结果，在不存在这些图像数据的期间中，输出：相同于其他空白显示(blanking)期间(非图像显示期间)的黑数据。同样，在数字625P规格中，在奇数半帧中虽然一致，但在偶数半帧中由于第621行的数据不足而不存在，故尽管是图像显示期间，也输出黑数据。
从而，在以往，不能进行以数字视频规格为标准的数字输出。
发明内容
本发明的目的在于，在从模拟视频规格为标准的图像信号数据转换为数字视频规格为标准的数字格式，并进行数字输出时，解决模拟视频规格和数字视频规格之间的图像显示期间的差异，在数字视频规格为标准的图像显示期间中一定输出有效的图像信号。
为了达到上述目的，在本发明中，通过引入数字视频规格的图像显示期间的概念而控制来自视频缓冲存储器的、以模拟视频规格为标准的图像信号数据的输出，从而适当地插补向数字信号处理供给的、以模拟视频规格为标准的图像信号数据，获得以数字视频规格为标准的数字顺序信号。
即，本发明之第一方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，使得在数字视频格式所定义的整个有效期间内，所述数字信号处理部输出有效图像信号数据而不是黑数据的视频缓冲存储器控制部。
本发明的第二方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；在输出来自所述视频缓冲存储器的、以模拟图像信号为标准的图像信号数据时，根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器控制部所述模拟信号处理部生成模拟图像显示期间信号，所述数字信号处理部生成数字图像显示期间信号，所述视频缓冲存储器控制部根据来自所述模拟信号处理部及数字信号处理部的模拟图像显示期间信号及数字图像显示期间信号，利用硬件来控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出。
本发明的第三方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；在输出来自所述视频缓冲存储器的、以模拟图像信号为标准的图像信号数据时，根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器控制部所述视频缓冲存储器控制部根据所述数字信号处理部中的数字图像信号数据的目前处理行、所述数字信号处理部中的数字视频格式以及所述模拟信号处理部中的模拟视频格式，利用软件，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出。
本发明的第四方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；在输出来自所述视频缓冲存储器的、以模拟图像信号为标准的图像信号数据时，根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器控制部所述视频缓冲存储器控制部，在所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据为所述模拟信号处理部的模拟视频格式上的非图像显示期间中的数据，但也是所述数字信号处理部的数字视频格式上的图像显示期间中的数据时，利用和存储在所述视频缓冲存储器的模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
本发明第五方案的特征在于，在第四方案所述的图像信号处理电路中，所述视频缓冲存储器控制部利用：存储在所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据中的、和进入模拟视频格式上的图像显示期间之后的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
本发明的第六方案的特征在于，在第四方案所述的图像信号处理电路中，所述视频缓冲存储器控制部利用：存储在所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据中的、和进入模拟视频格式上的非图像显示期间之前的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
本发明的第七方案的特征在于，在第四方案所述的图像信号处理电路中，所述视频缓冲存储器控制部，在所述数字视频格式上的图像显示期间和所述模拟视频格式上的非图像显示期间不一致，且偏在以模拟图像信号规格为标准的图像信号数据的高位一侧时，将保持在所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据移位到所定行的高位一侧，利用该移位到高位一侧的、以模拟图像信号规格为标准的图像信号数据，来插补所述数字视频格式上的图像显示期间中的数据，以使在高位一侧和低位一侧均等。
本发明的第八方案的特征在于，在第七方案所述的图像信号处理电路中，所述视频缓冲存储器控制部利用：移位到所述视频缓冲存储器高位一侧的以模拟图像信号规格为标准的图像信号数据中的、和模拟视频格式上的进入图像显示期间之后不久的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
本发明的第九方案的特征在于，在第四方案所述的图像信号处理电路中，所述视频缓冲存储器控制部利用：移位到所述视频缓冲存储器高位一侧的以模拟图像信号规格为标准的图像信号数据中的、和模拟视频格式上的进入非图像显示期间之前的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
本发明的第十方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；在输出来自所述视频缓冲存储器的、以模拟图像信号为标准的图像信号数据时，根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器控制部所述模拟信号处理部具有输出调整功能：接收从所述视频缓冲存储器输出且由所述视频缓冲存储器插补的、以模拟图像信号规格为标准的图像信号数据；和遮蔽上述所接收的模拟图像信号规格为标准的图像信号数据中的、所述模拟视频格式上的非图像显示期间内的数据。
本发明的第十一方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；在输出来自所述视频缓冲存储器的、以模拟图像信号为标准的图像信号数据时，根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器控制部所述模拟信号处理部接收从所述视频缓冲存储器输出且未由所述视频缓冲存储器进行插补的、以模拟图像信号规格为标准的图像信号数据。
本发明的第十二方案的图像信号处理电路，其特征在于，包括：保持以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器；和将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，以获得模拟值的顺序数据的模拟信号处理部；同时，还包括：将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以获得数字值的顺序数据的数字信号处理部；在输出来自所述视频缓冲存储器的、以模拟图像信号为标准的图像信号数据时，根据所述数字信号处理部中的数字视频格式的种类，控制来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的视频缓冲存储器控制部所述视频缓冲存储器控制部控制所述视频缓冲存储器的数据输出，以便将所述已插补过的、以模拟图像信号规格为标准的图像信号数据，按所定的多行进行多重化后输出；其还包括传递函数运算电路，所述传递函数运算电路接收所述视频缓冲存储器的多行份的、以模拟图像信号规格为标准的图像信号数据，对该多行以模拟图像信号规格为标准的图像信号数据进行所定的插补运算，并将该进行过插补运算的以模拟图像信号规格为标准的图像信号数据输出到所述数字信号处理部。
本发明的第十三方案的特征在于，在第十二方案所述的图像信号处理电路中，所述视频缓冲存储器控制部在进入模拟视频格式上的图像显示期间不久，同时输出存储于所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据中、的所定多行份的以模拟图像信号规格为标准的图像信号数据。
本发明的第十四方案的特征在于，在第十二方案所述的图像信号处理电路中，所述视频缓冲存储器控制部是在进入模拟视频格式上的非图像显示期间之前，同时输出存储于所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据中、所定多行份的以模拟图像信号规格为标准的图像信号数据。
由此，在第一～第十四方案所述的发明中，在数字信号处理部中，将模拟图像信号规格为标准的图像信号数据转换为数字视频格式而得到数字值的顺序数据时，视频缓冲存储器控制部控制来自视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据的输出，插补来自视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据，以便良好地对应于所述信号处理部中的数字视频格式。因此，例如，在数字视频规格的NTSC制式的顺序规格中，一个图面中的显示行数在奇数半帧中为488行、在偶数半帧中为486行时，在奇数半帧中，在以往的最大483行中插补五行，使如规格所述的488行份的图像显示成为可能，在偶数半帧中，在以往的最大483行中插补三行，使如规格所述的486行份的图像显示成为可能。同样，在数字视频规格的PAL制式的顺序规格中，一个图面中的显示行数在奇数和偶数半帧都为576行时，在偶数半帧中，在以往的575行上插补一行，使如规格所述的576行份的图像显示成为可能。
如上所说明的，根据第一～第十四方案所述的发明的图像信号处理电路，在将模拟图像信号规格为标准的图像信号数据转换为数字视频格式，并输出数字值的顺序信号时，即使在模拟顺序规格和数字顺序规格中有图像显示期间差异，作为数字值的顺序信号也可以输出如规格所述的有效行数的图像信号，以数字规格为标准的图像显示成为可能。
附图说明
图1是表示本发明的第一实施方式的图像信号处理电路的构成的框图。
图2(a)是表示：在该图像信号处理电路中，根据已插补的以模拟视频规格为标准的图像信号数据，转换为数字值的NTSC制式的顺序数据的图；图(b)是表示：在该图像信号处理电路中，根据已插补的以模拟视频规格为标准的图像信号数据，转换为数字值的PAL制式的顺序数据的图。
图3(a)是表示：在本发明的第二实施方式的图像信号处理电路中，根据已插补的以模拟视频规格为标准的图像信号数据，转换为数字值的NTSC制式的顺序数据的图；图(b)是表示：在该图像信号处理电路中，根据已插补的以模拟视频规格为标准的图像信号数据，转换为数字值的PAL制式的顺序数据的图。
图4是表示本发明的第三实施方式的图像信号处理电路的构成的框图。
图5(a)是表示：在该图像信号处理电路中，根据已插补的以模拟视频规格为标准的图像信号数据，转换为数字值的NTSC制式的顺序数据的图；图(b)是表示：在该图像信号处理电路中，根据已插补的以模拟视频规格为标准的图像信号数据，转换为数字值的PAL制式的顺序数据的图。
图6是表示以往的图像信号处理电路的构成的图。
图7是表示525P(480P)的模拟视频规格ITU-R BT1358和数字视频规格ITU-R BT1362的图像显示行的图。
图8是表示625P(576P)的模拟视频规格ITU-R BT1358和数字视频规格ITU-R BT1362的图像显示行的图。
图中：201-图像信号处理部，202-视频缓冲存储器，203-视频缓冲存储器控制部，204-模拟信号处理电路(模拟信号处理部)，205-数字信号处理电路(数字信号处理部)，206-数字顺序图像显示期间信号，207、301-以模拟视频规格为标准的图像信号数据，302-数字图像信号数据，303-传递函数运算电路，304-数字行计数器。
发明的具体实施方式
下面，结合附图说明本发明的实施方式。
(第一实施方式)
图1表示本发明的第一实施方式的图像信号处理电路的构成。
在图1中，201是图像信号处理部，202是视频缓冲存储器，其保持：将从目录读入的图像信号数据进行A/D转换而得到的数字值的以模拟视频规格(模拟图像信号规格)为标准的图像信号数据(以下称以模拟视频规格为标准的图像信号数据)，203是视频缓冲存储器控制部。在所述图像信号处理部201中，设有模拟信号处理电路204和数字信号处理电路(数字信号处理部)205。
另外，206是从数字信号处理电路205输出的视频缓冲存储器202控制用的视频缓冲存储器控制信号。该视频缓冲存储器控制信号206在本实施方式中为：由数字信号处理电路205的内部生成的、以数字视频规格为标准的数字顺序图像显示期间信号(数字图像显示期间信号)。该数字顺序图像显示期间信号206是由数字视频格式来表示如图7(b)和图8(b)所示的图像显示期间(有效期间)的信号。图7(b)所示的图像显示期间信号是NTSC制式的顺序规格中的图像显示期间信号，在奇数半帧中是从第39行到下一个半帧的第一行为止的488行；在偶数半帧中是从第40行到第525行为止的486行。另外，图8(b)所示的图像显示期间信号是PAL制式顺序规格中的图像显示期间信号，在奇数半帧中是从第45行到第620行为止的576行；在偶数半帧中是从第46行到第621行为止的576行。
在图1中，从视频缓冲存储器202开始，译码处理结束的顺序图像数据作为以模拟视频规格为标准的图像信号数据207输出，该以模拟视频规格为标准的图像信号数据207输入到图像信号处理部201的模拟信号处理电路204和数字信号处理电路205。
图1的视频缓冲存储器控制部203接收来自所述数字信号处理电路205的视频缓冲存储器控制信号(数字顺序图像显示期间信号)206，在所述视频缓冲存储器202输出以模拟视频规格为标准的图像信号数据时，根据数字信号处理电路205中的数字视频格式的种类是NTSC制式的顺序规格还是PAL制式顺序规格，控制来自视频缓冲存储器202的以模拟视频规格为标准的图像信号数据207的输出，以便作为有效数据，插补以模拟视频规格为标准的图像信号数据。
下面，对该以模拟视频规格为标准的图像信号数据的插补，列举具体示例进行说明。如图2(a)所示，来自视频缓冲存储器202的以模拟视频规格为标准的图像信号数据207，在数字信号处理电路205的数字视频格式为NTSC制式的数字顺序规格(数字525P规格)时，作为输入数字信号处理电路205的图像信号数据207，在第一半帧中，第39～第42行为止的数据虽然是有效期间内，但从图7(a)可知：在NTSC制式的模拟顺序规格(模拟525P规格)中是非有效期间(非图像显示期间)的关系上，利用第43行的数据(即，如图7所示，和进入模拟525P规格中的有效期间不久的以模拟视频规格为标准的图像信号数据207相同的数据)，将该第39～第42行为止的数据进行插补并输出。并且，在下一个半帧的第一行，也因为在模拟525P规格中是非有效期间的关系，利用第525行的数据(即，和数字525P规格中的进入非有效期间之前的以模拟视频规格为标准的图像信号数据207相同的数据)来插补该第一行的数据之后输出。在这里，括弧内记载的行号码是实际的行号码，其前的号码表示：被插补而成为实际数字输出用的数据的号码。例如，525P(480P)规格中的成为第一半帧的43(39)的部分，作为数字525P规格是第39行，但表示根据本实施方式的插补处理，输出第43行的图像数据。另外，在第二半帧中，利用和第43行的数据相同的数据来插补第40～第42为止的数据之后输出。
同样，在为PAL制式的数字顺序规格(数字625P规格)时，将输入数字信号处理电路205的数据，在第一帧中是作为第45～第620行为止的有效数据，但是，在第二半帧中，第621行的数据在PAL制式的模拟顺序规格(模拟625P规格)中位于非有效期间的关系上，用第620行的数据(和模拟625P规格中的进入非有效期间之前的数据相同的数据)来插补之后输出。
利用这种插补，针对视频缓冲存储器202所输出的以模拟视频规格为标准的图像信号数据207，可以将在所有数字顺序规格中表示的整个有效期间内有效的图像信号数据多重化。
上述视频缓冲存储器控制部203中的插补控制，即来自视频缓冲存储器202的以模拟视频规格为标准的图像信号数据207的输出控制，是根据模拟信号处理电路204对应于其模拟视频格式而生成的模拟图像显示期间信号(有效期间信号)和来自所述数字信号处理电路205的数字图像显示期间信号206，利用硬件来进行的。
这样，在来自视频缓冲存储器202的以模拟视频规格为标准的图像信号数据被插补控制的状况中，在所述模拟信号处理电路204中具有输出调整功能：接受来自视频缓冲存储器202的已插补过的图像信号数据207；遮蔽接收在该图像信号数据207中、根据自己的模拟视频格式的非图像显示期间信号(非有效期间信号)内的图像信号数据。另一方面，在数字信号处理电路205中，接受所述被插补的图像信号数据207并转换为数字视频格式而获得数字值的顺序数据。另外，若只在模拟信号处理电路204工作时，从视频缓冲存储器202向模拟信号处理电路204输入没有插补的以模拟视频规格为标准的图像信号数据，则可以简化模拟信号处理电路204的构成。
(第二实施方式)
下面，说明本发明的第二实施方式。
图3表示本发明的第二实施方式，由于图像信号处理电路的构成和图1的相同，故省略其说明。
如图2(a)所示，在上述第一实施方式中例如是利用模拟525P规格中的进入有效期间不久的数据(第43行)来插补数字525P规格的第39～第42行的数据，但是在本实施方式中，如图3(a)所示，将模拟525P规格的图像信号数据向高位一侧移位所定行数(例如1行)，利用模拟525P规格的进入有效期间不久的数据(第43行)来插补第39～第43行的数据，利用模拟525P规格中的第44～第525行来插补第42～第523行的数据，利用模拟525P规格中的第525行的数据来插补第524行、第525行及下一个半帧的第一行的数据，利用模拟525P规格中的进入有效期间不久的数据(第43行)和移出有效期间之前的数据(第525行)来分别每三行均等插补高位一侧的第39～第41行和低位一侧的第524～1行的两种数据。
因此，在本实施方式中，能得到可以制作更良好图像的数字顺序数据。
(第三实施方式)
接着，说明本发明的第三实施方式。
图4是表示本发明的第三实施方式的图像信号处理电路。在图4的图像信号处理电路中，变更视频缓冲存储器控制部203的一部分功能，同时，附加了传递函数运算电路303。
即在图4中，数字信号处理电路205输出数字行计数器信号304，视频缓冲存储器控制部203接收该行计数器信号304。该行计数器信号304是表示数字信号处理电路205所内置的垂直行计数器(图中未示出)中的目前处理行的信号。
视频缓冲存储器控制部203根据所述行计数器信号304，根据所述数字信号处理电路205的图像信号数据的处理行，并根据数字视频格式和模拟视频格式，利用软件，控制来自所述视频缓冲存储器202的、以模拟视频规格为标准的图像信号数据301向软盘的输出，以便将在有效图像数据未多重化的行即在数字规格中是图像显示期间的行、在模拟规格中是空白显示期间(非图像显示期间)的行，具体地讲：如图5(a)所示，数字525P规格中的第一半帧的第39～第42行和下一个半帧的第1行、第二半帧的第40～第42行，图5(b)所示的第二半帧的第621行中模拟规格上的进入有效期间不久的所定行数(如2行)的行的数据(即，第43和第44行的数据)或模拟规格上的移出有效期间之前的所定行数(如2行)的行的数据(即第524和第525行的数据)进行多重化。
另一方面，传递函数运算电路303接收来自所述视频缓冲存储器202的图像信号数据301，在所述所定行数(例如2行)的行的数据已多重化时，例如，如果以图5(a)所示的第一半帧的第42行为例进行说明，则在数据行计数器信号304表示第42行时，作为第42行的数据，从视频缓冲存储器202中将第43行和第44行的图像数据多重化了的数据输入传递函数运算电路303的情况下，该传递函数运算电路303分离已多重化的第43行和第44行的数据，并利用这些图像数据来进行所定的插补运算(传递函数运算)，生成插补数据，并作为第42行的数字图像信号数据302输出。
因此，在本实施方式中，可以进一步提高精度地一边生成行的分离图像数据，一边进行以数字顺序规格为标准的图像输出。通过增加多重化的行数，从而进一步提高该图像数据的精度。
(工业上的可利用性)
如上述所说明的，由于本发明在将以模拟图像信号规格为标准的图像信号数据转换为数字视频格式之后，输出数字值的顺序信号时，作为数字值的顺序信号，可以输出如规格所述的有效行数的信号，能进行以数字规格为标准的图像显示，故作为处理数字顺序规格的图像信号的图像信号处理电路是有用的。

Claims (14)

1、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，使得在数字视频格式所定义的整个有效期间内，所述数字信号处理部输出有效图像信号数据而不是黑数据。
2、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，
所述模拟信号处理部生成模拟图像显示期间信号，所述数字信号处理部生成数字图像显示期间信号，
所述视频缓冲存储器控制部根据来自所述模拟信号处理部和数字信号处理部的模拟图像显示期间信号和数字图像显示期间信号，由硬件来控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出。
3、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，
所述视频缓冲存储器控制部，根据所述数字信号处理部中的数字图像信号数据的目前的处理行、所述数字信号处理部中的数字视频格式以及所述模拟信号处理部中的模拟视频格式，由软件来控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出。
4、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，
所述视频缓冲存储器控制部，在所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据为所述模拟信号处理部的模拟视频格式上的非图像显示期间中的数据，但为所述数字信号处理部的数字视频格式上的图像显示期间中的数据时，利用和存储于所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据相同的数据来插补所述数字视频格式上的图像显示期间中的数据。
5、根据权利要求4所述的图像信号处理电路，其特征在于，
所述视频缓冲存储器控制部，利用存储在所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据中的、和进入模拟视频格式上的图像显示期间不久的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
6、根据权利要求4所述的图像信号处理电路，其特征在于，
所述视频缓冲存储器控制部，利用存储在所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据中的、和进入模拟视频格式上的非图像显示期间之前的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
7、根据权利要求4所述的图像信号处理电路，其特征在于，
所述视频缓冲存储器控制部，在所述数字视频格式上的图像显示期间和所述模拟视频格式上的非图像显示期间不一致，且偏在以模拟图像信号规格为标准的图像信号数据的高位一侧时，将保持在所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据移位到所定行的高位一侧，并利用该移位到高位一侧的、以模拟图像信号规格为标准的图像信号数据，来插补所述数字视频格式上的图像显示期间中的数据，以使其在高位一侧和低位一侧中均等。
8、根据权利要求7所述的图像信号处理电路，其特征在于，所述视频缓冲存储器控制部，利用移位到所述视频缓冲存储器高位一侧的、以模拟图像信号规格为标准的图像信号数据中的、和进入模拟视频格式上的图像显示期间不久的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
9、根据权利要求4所述的图像信号处理电路，其特征在于，
所述视频缓冲存储器控制部，利用移位到所述视频缓冲存储器高位一侧的、以模拟图像信号规格为标准的图像信号数据中的、和进入模拟视频格式上的非图像显示之前的以模拟图像信号规格为标准的图像信号数据相同的数据，来插补所述数字视频格式上的图像显示期间中的数据。
10、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，
所述模拟信号处理部具有输出调整功能：接收从所述视频缓冲存储器输出且由所述视频缓冲存储器控制部进行插补的、以模拟图像信号规格为标准的图像信号数据；遮蔽所述所接收的以模拟图像信号规格为标准的图像信号数据中的、所述模拟视频格式上的非图像显示期间内的数据。
11、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，
所述模拟信号处理部接收从所述视频缓冲存储器输出且未由所述视频缓冲存储器控制部插补的、以模拟图像信号规格为标准的图像信号数据。
12、一种图像信号处理电路，其特征在于，包括：
视频缓冲存储器，其保持以模拟图像信号规格为标准的图像信号数据；和
模拟信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为模拟视频格式，得到模拟值的顺序数据，
同时包括：
数字信号处理部，其将所述视频缓冲存储器所输出的、以模拟图像信号规格为标准的图像信号数据转换为数字视频格式，以得到数字值的顺序数据；和
视频缓冲存储器控制部，其在输出来自所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据时，按照所述数字信号处理部中的数字视频格式的种类，控制所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据的输出，以便插补来自所述视频缓冲存储器的、以模拟图像信号规格为标准的图像信号数据，
所述视频缓冲存储器控制部控制所述视频缓冲存储器的数据输出，以便将所述已插补的、以模拟图像信号规格为标准的图像信号数据，按所定的多行进行多重化后输出，
还包括传递函数运算电路，
所述传递函数运算电路接收所述视频缓冲存储器的多行以模拟图像信号规格为标准的图像信号数据，对该多行以模拟图像信号规格为标准的图像信号数据进行所定的插补运算，并向所述数字信号处理部输出该已进行过插补运算的以模拟图像信号规格为标准的图像信号数据。
13、根据权利要求12所述的图像信号处理电路，其特征在于，
所述视频缓冲存储器控制部在进入模拟视频格式上的图像显示期间不久，同时输出存储于所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据中、的所定多行份的以模拟图像信号规格为标准的图像信号数据。
14、根据权利要求12所述的图像信号处理电路，其特征在于，
所述视频缓冲存储器控制部在进入模拟视频格式上的非图像显示期间之前，同时输出存储于所述视频缓冲存储器的以模拟图像信号规格为标准的图像信号数据中、所定多行份的以模拟图像信号规格为标准的图像信号数据。
CNB2004100495547A 2003-07-31 2004-06-16 图像信号处理电路 Expired - Fee Related CN100358357C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003284064 2003-07-31
JP2003284064A JP2005051704A (ja) 2003-07-31 2003-07-31 映像信号処理回路

Publications (2)

Publication Number Publication Date
CN1581963A CN1581963A (zh) 2005-02-16
CN100358357C true CN100358357C (zh) 2007-12-26

Family

ID=34101083

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100495547A Expired - Fee Related CN100358357C (zh) 2003-07-31 2004-06-16 图像信号处理电路

Country Status (3)

Country Link
US (1) US7295246B2 (zh)
JP (1) JP2005051704A (zh)
CN (1) CN100358357C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034478A (ko) * 2005-08-24 2008-04-21 톰슨 라이센싱 모바일 텔레비전 디바이스에서의 ｌｃｄ의 그래픽 스케일링방법
US9961408B2 (en) 2014-12-17 2018-05-01 Echostar Technologies L.L.C. Apparatus, systems and methods for video output brightness adjustment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203492A (zh) * 1997-06-19 1998-12-30 松下电器产业株式会社 视频信号变换器
US6462786B1 (en) * 1998-12-15 2002-10-08 Ati International Srl Method and apparatus for blending image input layers
JP2002369191A (ja) * 2001-06-08 2002-12-20 Oputei Japan Corporation:Kk ビデオ信号光伝送システム
EP1280349A2 (en) * 1992-08-18 2003-01-29 Fujitsu Limited Image data conversion processing device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6363289A (ja) * 1986-09-04 1988-03-19 Toshiba Corp 映像信号のデジタルメモリ制御方式
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
US5347322A (en) * 1991-07-09 1994-09-13 Rebo Research Video storage and synchronization
JP2612801B2 (ja) 1993-01-06 1997-05-21 三井造船株式会社 走行型重量物ハンドリング装置
JPH07236117A (ja) * 1994-02-24 1995-09-05 Nec Corp 画像処理装置
EP0796540B1 (en) * 1995-10-05 2000-05-17 Faroudja Laboratories, Inc. Method for procucing from a standard-bandwidth color television signal a color video signal with extended vertical definition
US5982425A (en) * 1996-12-23 1999-11-09 Intel Corporation Method and apparatus for draining video data from a planarized video buffer
US6437828B1 (en) * 1997-09-30 2002-08-20 Koninklijke Philips Electronics N.V. Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
US6798420B1 (en) * 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6327000B1 (en) * 1999-04-02 2001-12-04 Teralogic, Inc. Efficient image scaling for scan rate conversion
JP2001054073A (ja) 1999-08-11 2001-02-23 Matsushita Electric Ind Co Ltd 映像信号受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1280349A2 (en) * 1992-08-18 2003-01-29 Fujitsu Limited Image data conversion processing device
CN1203492A (zh) * 1997-06-19 1998-12-30 松下电器产业株式会社 视频信号变换器
US6462786B1 (en) * 1998-12-15 2002-10-08 Ati International Srl Method and apparatus for blending image input layers
JP2002369191A (ja) * 2001-06-08 2002-12-20 Oputei Japan Corporation:Kk ビデオ信号光伝送システム

Also Published As

Publication number Publication date
US7295246B2 (en) 2007-11-13
CN1581963A (zh) 2005-02-16
US20050024533A1 (en) 2005-02-03
JP2005051704A (ja) 2005-02-24

Similar Documents

Publication Publication Date Title
US6522362B1 (en) Image data conversion processing device and information processing device having the same
US6593965B1 (en) CCD data pixel interpolation circuit and digital still camera equipped with it
JPH05199500A (ja) フォーマット変換器
US6084560A (en) Image display for dither halftoning
CN1330168C (zh) 垂直像素信号处理方法和设备
JP3322613B2 (ja) 映像信号変換器
US5973707A (en) Scan converting method and apparatus for raster to block and block to raster using a shared block buffer and two input/output buffers, one being raster, the other scan
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
JPH06332843A (ja) 動画映像データ転送装置およびコンピュータシステム
US5272468A (en) Image processing for computer color conversion
KR100500069B1 (ko) 표시 장치 및 그 제어 회로
EP1018259B1 (en) Flicker filtering and overscan compensation
CN100358357C (zh) 图像信号处理电路
CN1328911C (zh) 图像信号处理装置
US8085345B2 (en) Image processing apparatus and image processing method
JP4268696B2 (ja) 画像処理装置および処理方法
US6154193A (en) Display controller
CA2276201C (en) Image data conversion processing device and information processing device having the same
JP2696621B2 (ja) 映像表示装置
CN100409682C (zh) 图像信号处理电路、图像显示装置和显示器驱动装置
JPS63245084A (ja) インタレ−ス画像デ−タ変換方式
JP2697679B2 (ja) ディザ画像表示装置
JPS6342585A (ja) 画像表示装置
JPS6330891A (ja) Ｃｒｔコントロ−ラ
JP2000020708A (ja) 映像データの高解像度化処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141204

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141204

Address after: American California

Patentee after: Craib Innovations Ltd

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20160616