CN100350632C - 半导体显示器件 - Google Patents

半导体显示器件 Download PDF

Info

Publication number
CN100350632C
CN100350632C CNB031103537A CN03110353A CN100350632C CN 100350632 C CN100350632 C CN 100350632C CN B031103537 A CNB031103537 A CN B031103537A CN 03110353 A CN03110353 A CN 03110353A CN 100350632 C CN100350632 C CN 100350632C
Authority
CN
China
Prior art keywords
film
organic resin
inorganic insulating
opening portion
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031103537A
Other languages
English (en)
Other versions
CN1450665A (zh
Inventor
山崎舜平
村上智史
早川昌彦
加藤清
纳光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1450665A publication Critical patent/CN1450665A/zh
Application granted granted Critical
Publication of CN100350632C publication Critical patent/CN100350632C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Abstract

本发明的目的是提供一种具有层间绝缘膜的半导体显示器件，此层间绝缘膜能够获得表面平整性同时控制成膜时间，能够控制以清除潮气为目的的热处理的处理时间，并能够防止层间绝缘膜中的潮气释放到邻近层间绝缘膜的膜或电极。形成了包含氮且比有机树脂更不容易透过潮气的无机绝缘膜，以便覆盖TFT。接着，包含光敏丙烯酸树脂的有机树脂膜被涂敷到有机绝缘膜，且有机树脂膜被局部曝光以便开口。然后，形成包含氮且比有机树脂更不容易透过潮气的无机绝缘膜，以便覆盖开口的有机树脂膜。然后，在有机树脂膜的开口部分中，用腐蚀方法对栅绝缘膜和二个包含氮的无机绝缘膜层开口，以便暴露TFT的有源层。

Description

半导体显示器件
技术领域
本发明涉及半导体显示器件，其中有机树脂膜被用作层间绝缘膜。
背景技术
近年来，在衬底上制作TFT的技术已经取得了巨大进展，并正在将此技术应用于是为一种半导体器件的有源矩阵半导体显示器件。特别是采用多晶半导体膜的TFT，由于其场效应迁移率高于采用非晶半导体膜的常规TFT而能够工作于高速下。这样就有可能利用制作在与其上制作象素的衬底完全相同的衬底上的驱动电路，来执行常规地由提供在衬底外部的驱动电路所执行的象素控制。
TFT包括借助于将提供一种导电类型的杂质加入到半导体膜而得到的有源层、栅电极、以及提供在有源层与栅电极之间的栅绝缘膜。通常还制作包括绝缘膜的层间绝缘膜来覆盖TFT，并在层间绝缘膜上形成待要电连接到TFT的布线。
除非层间绝缘膜的表面被充分地整平，否则当在层间绝缘膜上形成电连接到TFT的布线时，就会引起布线断开，或布线局部地变薄而提高布线电阻。此外，在象素电极被制作在层间绝缘膜上的情况下，由于层间绝缘膜表面的不平整而在象素电极表面上形成不平整性，或象素电极的厚度无法均匀，这表现为显示的不规则性。
因此，为了防止根据TFT特有的形状而在层间绝缘膜表面上出现不平整，必须形成大约1-5微米的足够厚的层间绝缘膜。
层间绝缘膜被粗略地分成以下称为无机树脂膜的无机绝缘膜和包括具有绝缘性质的有机树脂的绝缘膜(以下称为有机树脂膜)。
用诸如CVD方法或溅射方法之类的化学气相淀积来形成无机绝缘膜。于是，在无机绝缘膜被用作层间绝缘膜的情况下，由于无机绝缘膜必须形成得厚到足以使其表面平整，故存在着处理费时间的缺点。
另一方面，在采用有机树脂膜的情况下，由于有机树脂能够被涂敷到其上制作TFT的衬底上，故能够容易地形成其表面平整的层间绝缘膜。
顺便说一下，借助于在其中开有接触孔的层间绝缘膜上形成具有导电性的膜(以下称为导电膜)并对导电膜进行腐蚀，来形成连接到TFT的布线。
在此情况下，湿法腐蚀和干法腐蚀二者都可以被用作导电膜的腐蚀方法。但湿法腐蚀由于是各向同性腐蚀而无法克服3微米或以下布线图形的微细(micronization)化。另一方面，干法腐蚀由于可能是各向异性腐蚀而能够克服布线图形的微细化。
但干法腐蚀的一个问题是，当层间绝缘膜上的导电膜包括有机树脂膜时，有机树脂膜的表面被粗糙化。若有机树脂膜的表面被粗糙化，则待要制作在有机树脂膜上的象素电极的表面平整性变坏，这影响到象素的显示。
此外，有机树脂的吸水性高，且吸收用于显影的碱性水溶液中的潮气从而隆起。于是，必须提供一个步骤，以便在显影之后对有机树脂膜进行热处理来蒸发其中包含的潮气。而且，即使对有机树脂膜进行热处理以蒸发潮气，此膜也可能吸收邻近膜或大气中的潮气，膜中的潮气随着时间的推移而侵蚀制作成与有机树脂膜相接触的布线，显示平版的长期可靠性变坏。
发明内容
考虑到上述和其它的缺点，提出了本发明，本发明的目的是提供一种具有层间绝缘膜的半导体显示器件，它能够获得层间绝缘膜表面平整性同时控制成膜时间，能够控制用来清除层间绝缘膜中的潮气的热处理的时间，并能够防止潮气释放到邻近层间绝缘膜的膜或电极。
此外，由于包含薄膜晶体管的电路在其表面上或多或少具有不平整性，故在其上制作液晶元件或发光元件的过程中，通常用有机树脂膜等来整平表面。但本申请人的研究已经证明了下面的事实。亦即，已经证明在树脂膜被用作层间绝缘膜并用干法腐蚀技术制作接触孔的情况下，完成的薄膜晶体管的阈值(Vth)大幅度起伏。例如，图24A和24B所示的数据是检测制作在SOI衬底上的薄膜晶体管阈值电压起伏的结果。图中的黑圆圈表示氮化硅(SiN)膜和丙烯酸膜的叠层结构被用作层间绝缘膜的情况，而图中的空白三角形表示氧氮化硅(SiNO)膜和氮氧化硅(SiON)膜的叠层结构被用作层间绝缘膜的情况。此外，在二种情况下，在开口接触孔的过程中都采用干法腐蚀技术。注意，区分“SiNO”和“SiON”是为了表明前者包含的氮多于氧，而后者包含的氧多于氮。
图24A和24B的数据是一曲线，其中阈值电压的起伏根据统计处理，沟道长度(载流子运动的长度)用水平轴表示，Vth起伏用垂直轴表示。“四分差”是众所周知的统计处理。四分差是正态概率曲线中25％数值与75％数值之间的差值，并作为不受异常值影响的统计处理而受到注意。本申请人基于这一四分差(也称为25％偏差)确定了16％的数值与84％的数值之间的差值作为16％偏差，并将数值绘制在垂直轴上作为“Vth偏差”。注意，由于就正态概率分布而言，16％偏差等效于±σ，故在数据绘制中采用分别乘以系数并改变成能够被认为是±3σ的数值。仅仅从数据判断，采用丙烯酸膜作为层间绝缘膜的n沟道TFT和p沟道TFT的起伏分别约为采用SiNO膜和SiON膜作为层间绝缘膜的TFT的起伏的4倍和2倍。显然，当采用丙烯酸膜时，起伏更大。本申请人估计在干法腐蚀时的等离子体损伤引起丙烯酸膜捕获电荷，引起阈值起伏。
考虑到上述问题，已经提出了本发明，本发明的目的是提供一种技术，用来制造薄膜晶体管，而在用有机树脂膜作为层间绝缘膜制造显示器件的过程中不使其阈值电压起伏，从而获得显示器件工作性能稳定性改善并提高电路设计的设计裕度。此外，本发明的另一目的是获得显示器件图象质量的改善。
在本发明中，包含正光敏丙烯酸树脂的有机树脂膜的周边环绕比有机树脂更不容易透过潮气的包含氮的绝缘膜。
更具体地说，在制作TFT之后，形成比有机树脂更不容易透过潮气的包含氮的无机绝缘膜，以便覆盖TFT。接着，将包含光敏丙烯酸树脂的有机树脂涂敷到无机绝缘膜，以形成有机树脂膜。有机树脂膜被部分地暴露于光以将其开口。然后，形成比有机树脂更不容易透过潮气的包含氮的无机树脂膜，以便覆盖开了口的有机树脂膜。然后，在有机树脂膜的开口部分中，腐蚀栅绝缘膜和包含氮的双层无机绝缘膜，以便对它们局部开口来暴露TFT的有源层。
在这一腐蚀中，重要的是防止有机树脂膜在希望避免潮气影响和膜表面不平整性影响的部分诸如布线或象素电极在稍后工艺中被制作在表面上的区域中被暴露。此外，其它各个区域可以完全被无机绝缘膜覆盖。
通常，由于干法腐蚀造成的无机绝缘膜的腐蚀损伤比以丙烯酸树脂为代表的有机树脂膜的更少，故膜表面的粗糙度更小。于是，由于防止了不平整性出现在稍后要制作的象素电极等的表面上，或防止了象素电极厚度变得不均匀，故能够防止在显示中出现不规则性。
此外，由于有机树脂膜被比有机树脂更不容易透过潮气的包含氮的无机绝缘膜覆盖，故能够控制潮气从有机树脂膜释放，反过来，能够防止有机树脂膜吸收用于显影的碱性水溶液而隆起，并能够控制显影之后用来清除潮气的热处理时间。于是，能够更多地防止有机树脂膜中的潮气释放到邻近的膜或电极，并能够改善平板的长期可靠性。而且，在采用以有机发光二极管(OLED)为代表的发光元件的情况下，能够防止发光元件的亮度由于从有机树脂膜释放的潮气而变坏。
注意，在本发明中，光敏丙烯酸树脂被用作有机树脂膜。光敏有机树脂包括其中暴露于诸如光、电子、或离子之类的能量束的部分被清除的正性光敏树脂膜以及其中暴光部分被保留的负性光敏有机树脂。图1A-1D示出了正性丙烯酸树脂开口部分和负性丙烯酸树脂的开口部分的剖面图。
在正性丙烯酸树脂的情况下，如图1A所示，在形成第一无机绝缘膜7000之后，形成正性丙烯酸有机树脂膜，且待要开口的有机树脂膜部分被暴露于光。然后，暴露于光的部分被显影清除，以便暴露第一无机绝缘膜7000。然后，形成第二无机绝缘膜7002，以便覆盖其上形成开口部分的正性有机树脂膜7001和第一无机绝缘膜7000的暴露部分。
图1B示出了开了口的正性有机树脂膜7001的放大剖面图。如图1B所示，开口部分的剖面弯曲，且正性有机树脂膜7001表面上各个部分中的切线相对于衬底方向(水平方向)的倾斜角随着离开口部分变远而变小，换言之，各个接触点R1、R2、R3处的曲率半径随着接触点离开口部分变远而不断地增大，绘出一条抛物线。然后，所有接触点R1、R2、R3处的弯曲中心存在于正性有机树脂膜7001侧(衬底侧)上。
在采用正性丙烯酸树脂的情况下，在开口部分中正性有机树脂膜7001终止部分的接触点处，切线相对于衬底的角度θ能够被设定为30度以上和65度以下。
以这种方式，在正性有机树脂膜的情况下，开口部分中有机树脂膜表面上的所有弯曲中心都存在于衬底侧上，且部分膜更不容易由于腐蚀失误而保留在希望被开口的部分内。于是，更不容易出现接触失效，从而导致成品率的提高。
在负性丙烯酸树脂的情况下，如图1C所示，在形成第一无机绝缘膜7005之后，形成负性丙烯酸有机树脂膜，且除了待要开口部分之外的有机树脂膜部分被暴露于光。然后，不暴露于光的部分被显影清除，以便暴露第一无机绝缘膜7005。然后，形成第二无机绝缘膜7007，以便覆盖其中形成开口部分的负性有机树脂膜7006和第一无机绝缘膜7005的暴露部分。
图1D示出了开了口的负性有机树脂膜7006的放大剖面图。如图1D所示，开口部分的剖面弯曲，且负性有机树脂膜7006表面上各个部分中的切线相对于衬底方向(水平方向)的倾斜角随着离开口部分的接触点R0向开口部分外面变远而变小。换言之，各个接触点R1、R2、R3处的曲率半径随着此点离接触点R0向开口部分外面变远而不断地增大。例如，在正性光敏丙烯酸树脂的情况下，虽然依赖于曝光条件，但在其端部，最小曲率半径约为3-30微米。切线的倾斜角从接触点R0向着开口部分的中心减小，而曲率半径不断增大。然后，离开接触点R0位于开口部分外面的所有接触点R1、R2、R3的弯曲中心存在于负性有机树脂膜7006侧(衬底侧)上。离开接触点R0位于开口部分中心侧上的接触点R-1的弯曲中心存在于负性有机树脂膜7006的相对侧(衬底的相对侧)上。
如上所述，在负性有机树脂膜的情况下，开口部分中有机树脂膜表面上的弯曲中心存在于从接触点R0到中心的衬底相对侧上。从接触点R0到负性有机树脂膜7006终止部分的距离越长，开口部分的面积越小，越容易引起接触失效。这一距离依赖于腐蚀条件或开口之前有机树脂膜的厚度而改变。此外，虽然图1A-1D作为例子说明了丙烯酸树脂的情况，但在采用丙烯酸有机树脂膜之外的有机树脂膜的情况下，从接触点R0到有机树脂膜终止部分的距离也依赖于树脂的组分而改变。于是，即使在负性光敏有机树脂被用来形成图1C和1D所示的剖面形状的情况下，若从接触点R0到负性有机树脂膜7006终止部分的距离能够被降低到允许充分确保开口部分面积的程度，则仍然有可能使用负性光敏有机树脂。
然而，作为待要用作部分层间绝缘膜的树脂，能够形成图1A和1B所示剖面形状的有机树脂仍然比形成图1C和1D所示剖面形状的有机树脂优越。但所有正性光敏有机树脂不总是能够形成图1A和1B所示剖面形状。虽然正性丙烯酸能够形成图1A和1B所示的剖面形状，但正性聚酰亚胺不能够形成这种剖面形状。
此外，在采用非光敏有机树脂的情况下，干法腐蚀通常被用来形成层间绝缘膜中的开口。干法腐蚀是一种利用反应气体的活性原子团或等离子体的腐蚀方法。由于层间绝缘膜的厚度10倍于栅绝缘膜的厚度，故目的是形成开口的干法腐蚀很费时间。当其上制作TFT的衬底被长时间暴露于等离子体时，由于其中空穴被俘获在栅绝缘膜中的所谓充电损伤，故TFT的阈值容易起伏到正侧。于是，如在本发明中那样，用湿法腐蚀方法利用正性有机树脂来形成开口，能够明显地降低干法腐蚀所需的时间，并能够控制TFT阈值的起伏。
而且，在本发明中，用于半导体显示器件驱动电路的TFT的栅电极和电容器的电极被同时制作，且待要电连接到TFT的布线和电容器的其它电极被同时制作。然后，在有机树脂膜的开口部分内，双层无机绝缘膜彼此重叠，二个电极居于之间，从而形成存储电容器。
由于半导体显示器件的驱动电路被制作在玻璃衬底上，故能够减少FPC插脚的数目，能够增强抗物理冲击，并能够控制半导体显示器件本身的尺寸。此外，能够控制FPC连接失效所造成的成品率降低。
注意，驱动电路的代表性例子包括提供在象素部分中的用来在多个象素中顺序选择一个或几个象素的扫描线驱动电路以及用来在被选择的象素中输入具有图象信息(视频信号)的信号的信号线驱动电路。能够用本发明来制作象素。特别是例如有可能将待要由本发明制作的电容器用作包括在信号线驱动电路的电容分压型D/A转换电路中的电容器。
此外，还有可能用本发明在玻璃衬底上集成制作用于半导体显示器件的其它半导体器件，例如曾经制作在硅衬底上的控制器或CPU。特别是待要用本发明的电容器制造的电容器，能够被用作包括在诸如升压电路、动态随机存取存储器(DRAM)、模拟锁存器、电容分压型D/A转换电路、以及用来克服静电的保护电路之类的各种电路中的电容器。
借助于在玻璃衬底上集成制作用于半导体显示器件的诸如控制器和CPU的其它电路，能够进一步减少FPC的插脚数目，能够提高抗物理冲击性能，并能够控制半导体显示器件本身的尺寸。此外，能够进一步控制由FPC连接失效造成的成品率降低。
根据本发明，提供一种半导体显示器件，它包含：
象素部分；以及
半导体电路，它产生用来在象素部分显示图象的信号，此半导体电路具有电容器，
其中，象素部分包括第一薄膜晶体管而半导体电路包含第二薄膜晶体管，且此第一薄膜晶体管具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间；
覆盖第一薄膜晶体管和第二薄膜晶体管的第一无机绝缘膜，
形成与第一无机绝缘膜接触的有机树脂膜，此有机树脂膜具有第一开口部分和第二开口部分；
覆盖有机树脂膜的第二无机绝缘膜；
其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触，
其中，在第一开口部分中接触孔被形成在栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露，
其中，布线被形成在第二无机绝缘膜上并经由接触孔与有源层接触，
其中，电容器形成在第二开口部分中并具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜，且
其中，当有机树脂膜从第一和第二开口部分分开时，有机树脂膜表面的曲率半径连续变大。
根据本发明，提供一种半导体显示器件，它包含：
象素部分；以及
半导体电路，它产生用来在象素部分显示图象的信号，此半导体电路具有电容器，
其中，象素部分包括第一薄膜晶体管而半导体电路包含第二薄膜晶体管，且此第一薄膜晶体管具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间，
覆盖第一薄膜晶体管和第二薄膜晶体管的第一无机绝缘膜，
形成与第一无机绝缘膜接触的有机树脂膜，此有机树脂膜具有第一开口部分和第二开口部分；
覆盖有机树脂膜的第二无机绝缘膜；
其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触，
其中，在第一开口部分中接触孔被形成在栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露，
其中，布线被形成在第二无机绝缘膜上并经由接触孔与有源层接触，
其中，电容器形成在第二开口部分中并具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜，且
其中，有机树脂膜表面的剖面形状在第一和第二开口部分的末端处形成主轴位于平行于衬底的表面内的抛物线。
根据本发明，提供一种半导体显示器件，它包含：
薄膜晶体管，它具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间；
发光元件，
覆盖薄膜晶体管的第一无机绝缘膜；
形成与第一无机绝缘膜接触的第一有机树脂膜，此第一有机树脂膜具有第一开口部分和第二开口部分；
覆盖第一有机树脂膜的第二无机绝缘膜，其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触；
接触孔，它被形成在第一开口部分中的栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露；
布线，它被形成在第二无机绝缘膜上，此布线经由接触孔与有源层接触；
与布线接触的象素电极；
形成在第二开口部分中的电容器，该电容器具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜；
第二有机树脂膜，它形成在第二无机绝缘膜上覆盖布线、象素电极、以及第二电极；第二有机树脂膜具有第三开口部分；
形成在第二有机树脂膜上的第三无机绝缘膜，此第三无机绝缘膜在第三开口部分中具有第四开口部分；以及
层叠在第三无机绝缘膜上以便在第四开口部分中与象素电极接触的电致发光层和反电极，且
其中，当第一有机树脂膜从第一和第二开口部分分开时，第一有机树脂膜表面的曲率半径连续变大，当第二有机树脂膜从第三开口部分分开时，第二有机树脂膜表面的曲率半径连续变大。
根据本发明，提供一种半导体显示器件，它包含：
薄膜晶体管，它具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间；
发光元件，
覆盖薄膜晶体管的第一无机绝缘膜；
形成与第一无机绝缘膜接触的第一有机树脂膜，此第一有机树脂膜具有第一开口部分和第二开口部分；
覆盖有机树脂膜的第二无机绝缘膜，其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触；
接触孔，它被形成在第一开口部分中的栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露；
布线，它被形成在第二无机绝缘膜上，此布线经由接触孔与有源层接触；
与布线接触的象素电极；
形成在第二开口部分中的电容器，该电容器具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜；
第二有机树脂膜，它形成在第二无机绝缘膜上覆盖布线、象素电极、以及第二电极；第二有机树脂膜具有第三开口部分；
形成在第二有机树脂膜上的第三无机绝缘膜，此第三无机绝缘膜在第三开口部分中具有第四开口部分；以及
层叠在第三无机绝缘膜上以便在第四开口部分中与象素电极接触的电致发光层和反电极，且
其中，第一和第二有机树脂膜表面的剖面形状在第一、第二、第三开口部分的末端处形成主轴位于平行于衬底的表面内的抛物线。
附图说明
图1A-1D是开口部分中的光敏丙烯酸膜的剖面图；
图2是开口部分中的光敏正性聚酰亚胺膜的剖面图；
图3A-3C是接触孔的剖面图；
图4A-4D示出了接触孔与布线之间的位置关系；
图5A和5B是包括在本发明半导体显示器件中的TFT和存储电容器的剖面图；
图6A和6B分别是本发明的半导体显示器件的驱动电路的方框图和电路图；
图7A和7B分别是升压电路的掩模图和电路图；
图8A-8C示出了本发明的半导体显示器件的制造方法；
图9A-9C示出了本发明的半导体显示器件的制造方法；
图10A-10C示出了本发明的半导体显示器件的制造方法；
图11A-11C示出了本发明的半导体显示器件的制造方法；
图12A和12B示出了本发明的半导体显示器件的制造方法；
图13A-13D示出了本发明的半导体显示器件的剖面图；
图14A和14B示出了本发明的半导体显示器件的剖面图；
图15A和15B示出了本发明的半导体显示器件的制造方法；
图16是本发明的半导体显示器件的平面图；
图17是方框图，示出了发光器件的控制器的结构；
图18是本发明的半导体显示器件的剖面图；
图19A和19B分别是本发明的半导体显示器件的方框图和电路图；
图20A和20B是方框图，示出了包括在本发明的半导体显示器件中的CPU和ASIC的结构；
图21是本发明的半导体显示器件的剖面图；
图22A-22H是采用本发明半导体显示器件的电子设备图；
图23是包括在本发明的半导体显示器件中的升压电路的电路图；
图24示出了表示TFT沟道长度与阈值的曲线；
图25A和25B示出了表示TFT的CV特性的曲线；
图26A和26B是开口部分中非光敏丙烯酸膜的剖面图；
图27A和27B是开口部分中正性光敏丙烯酸膜的剖面图；
图28A和28B是开口部分中负性光敏丙烯酸膜的剖面图；而
图29A和29B是开口部分中正性光敏聚酰亚胺膜的剖面图。
具体实施方式
图2示出了采用正性光敏聚酰亚胺情况下开口部分中剖面的放大图。如图2所示，以相同于采用正性丙烯酸的情况的方式，在形成第一无机绝缘膜7010之后，形成正性聚酰亚胺膜。然后，将待要开口的部分暴露于光并对此部分进行显影，形成开口部分，从而暴露第一无机绝缘膜7010。然后形成第二无机绝缘膜7012，以便覆盖其中形成开口部分的正性聚酰亚胺膜7011和第一无机绝缘膜7010的被暴露部分。
由于其中形成开口部分的正性聚酰亚胺膜7011的端部在开口部分中被形成得不够圆滑，故当在第二无机绝缘膜7012上形成布线时，布线的膜厚度在端部被减小，从而增大了布线电阻。此外，在用化学气相淀积方法形成第二无机绝缘膜7012的情况下，由于正性聚酰亚胺膜7011的端部在开口部分中不够圆滑，故第二无机绝缘膜7012在端部7013处可能被形成得比膜的其它部分更厚。这是因为，当构成薄膜的材料分子粘合到待要形成的表面时，材料分子在表面上运动寻找稳定的位置，但倾向于聚集在具有锐角形状(是为凸出部分的形状)的部位，如接触孔上端那样。在蒸发方法中，这一倾向特别明显。若第二无机绝缘膜7012在端部7013处被形成得局部地厚，则布线的膜厚度被减小，特别是在端部，从而增大布线电阻。
因此，最好是不采用在开口端部处形成图2所示不成曲线剖面的正性光敏聚酰亚胺或其它有机树脂作为本发明的一部分层间绝缘膜。
接着描述借助于腐蚀形成接触孔以便对无机绝缘膜开口时的接触孔附近的剖面。在成膜为图1A所示状态之后，形成抗蚀剂掩模7021，并对第一无机绝缘膜7000、第二无机绝缘膜7002、以及形成在第一无机绝缘膜7000与半导体膜之间的栅绝缘膜7022进行干法腐蚀，以便形成图3A所示的接触孔7023。
注意，图3B示出了从衬底上表面看到的接触孔附近的状态。为了易于观察附图，示出了清除抗蚀剂掩模7021之后的状态。沿图3B中A-A’线的剖面对应于图3A。
接触孔7023被形成在形成于正性有机树脂膜7001中的开口部分7024内。然后，如图3C所示，在第二无机绝缘膜7002上形成导电膜7025覆盖接触孔7023。然后对导电膜7025进行图形化，以便形成布线。
图4A-4D示出了正性有机树脂膜7001的窗口部分与接触孔7023之间的位置关系。图4A示出了接触孔7023附近的平面图。注意，图4B示出了沿图4A中A-A’线的剖面图。
借助于对导电膜7025进行图形化而得到的布线7026，经由基本上形成在开口部分7024中心的接触孔7023，被连接到形成在栅绝缘膜7022下方的半导体膜7300。
以这种方式，形成了接触孔7023，以便总是置位于开口部分7024中并被适配成使接触孔7023中的正性有机树脂膜7001不由于形成接触孔7023而被暴露。
注意，虽然在图4A和4B中，接触孔7023被布置成基本上位于开口部分7024的中心，但本发明不局限于这种结构。接触孔7023仅仅必须位于开口部分7024中，可以偏离到某个方向。
图4C示出了在接触孔7023偏离到开口部分7024中一个方向的情况下，接触孔7023附近的平面图。注意，图4D示出了沿图4C中B-B’线的剖面图。
借助于对导电膜7025进行图形化而得到的布线7026，经由开口部分7024中偏离到图中上侧方向的接触孔7023，被连接到形成在栅绝缘膜7022下方的半导体膜(未示出)。
接着，参照图5A和5B来描述本发明的半导体显示器件中的TFT和电容器的结构。
在图5A中，TFT 8001被制作在绝缘表面8000上。TFT 8001是顶栅型的，且具有半导体膜8002、与半导体膜8002接触的栅绝缘膜8003、以及与栅绝缘膜8003接触的栅电极8004。半导体膜8002与绝缘表面8000接触。半导体膜8002具有沟道形成区8005以及存在于沟道形成区8005二侧上的杂质区8006。
另一方面，形成在栅绝缘膜8003上的电容器的第一电极8007，可以由与栅电极8004相同的导电膜形成。
然后，形成第一无机绝缘膜8008，以便覆盖TFT 8001和电容器的第一电极8007。第一无机绝缘膜8008是一种包含氮且具有比稍后待要形成的有机树脂膜更不容易渗透潮气的特性的绝缘膜。
然后，在将光敏有机树脂涂敷在第一无机绝缘膜8008上之后，借助于对光敏有机树脂进行烘焙并曝光和显影希望开口的部分，来形成具有开口部分的有机树脂膜8009。此时，部分第一无机绝缘膜8008被暴露于开口部分中。
然后，形成第二无机绝缘膜8010，覆盖有机树脂膜8009和开口部分中暴露的部分无机绝缘膜8008。与第一无机绝缘膜8008相似，第二无机绝缘膜8010是一种包含氮且具有比有机树脂膜更不容易渗透潮气的特性的绝缘膜。
注意，由于第一无机绝缘膜8008和第二无机绝缘膜8010被用作电容器的介质，故若膜太厚，则电容器的电容减小，且无法控制成膜所需的处理时间。相反，若膜太薄，则防止潮气渗透的作用减弱。第一无机绝缘膜8008和第二无机绝缘膜8010的厚度最好是分别约为10-200nm，二个层的总厚度最好约为20-400nm。
然后，在有机树脂膜8009的开口部分中，对栅绝缘膜8003、第一无机绝缘膜8008、以及第二无机绝缘膜8010进行干法腐蚀，以便暴露部分半导体膜并形成接触孔。在此情况下，半导体膜8002具有腐蚀停止层的作用。
在此情况下，存在于电容器的第一电极8007上的第一无机绝缘膜8008和第二无机绝缘膜8010被抗蚀剂掩模覆盖以便不被腐蚀。
然后，用显影液清除抗蚀剂掩模。通常，包含大量潮气的碱性水溶液被用作显影液。在本发明中，由于有机树脂膜8009被第一无机绝缘膜8008和第二无机绝缘膜8010覆盖，故有机树脂膜8009决不直接暴露于显影液。于是，显影液的潮气不容易进入有机树脂膜8009而隆起。因此，在用显影液清除抗蚀剂掩模之后，能够缩短用于清除潮气的热处理时间。
然后，在第二无机绝缘膜8010上形成导电膜，以便覆盖接触孔。然后，借助于对导电膜进行腐蚀而形成连接到半导体膜8002的布线8011和电容器的第二电极8012。电容器的第二电极8012与电容器的第一电极8007重叠，使第一无机绝缘膜8008和第二无机绝缘膜8010位于其间。存储电容器8013由电容器的第二电极8012、第一无机绝缘膜8008、第二无机绝缘膜8010、以及电容器的第一电极8007组成。
本发明的特征在于，此存储电容器8013被用作包括在半导体显示器件驱动电路、CPU、控制器、或其它电路中的电容器。注意，TFT 8001可以是顶栅型或底栅型的。
注意，除了图5A的存储电容器之外，存储电容器还可以被形成在半导体膜与电容器的第一电极8007之间。图21示出了一个例子，其中第一存储电容器8053借助于彼此重叠电容器的第一电极8051和电容器的半导体膜8050，以栅绝缘膜8052居于其间而形成。此外，与图5A相似，电容器的第一电极8051与电容器的第二电极8054彼此重叠，以第一无机绝缘膜8055和第二无机绝缘膜8056居于其间，从而形成第二存储电容器8057。以这种方式，借助于形成各个叠层电容器，能够增大相同面积内的电容。
图5B示出了在TFT是底栅型的情况下，本发明的半导体器件的结构。
在图5B中，TFT 8101被制作在绝缘表面8100上。TFT 8101是底栅型的，并具有半导体膜8102、与半导体膜8102接触的栅绝缘膜8103、以及与栅绝缘膜8103接触的栅电极8104。栅电极8104与绝缘表面8100接触。半导体膜8102具有沟道形成区8105以及存在于沟道形成区8105二侧上的杂质区8106。此外，参考号8115表示在杂质被加入到半导体膜时用作掩模的绝缘膜，在本文中被称为沟道保护膜。
另一方面，形成在绝缘表面8100上的第一电极8107，可以由与栅电极8104相同的导电膜形成。
然后，形成第一无机绝缘膜8108，以便覆盖TFT 8101和电容器的第一电极8107。然后，在将光敏有机树脂涂敷在第一无机绝缘膜8108上之后，借助于对光敏有机树脂进行烘焙并曝光和显影希望开口的部分，来形成具有开口部分的有机树脂膜8109。此时，部分第一无机绝缘膜8108被暴露于开口部分中。
然后，形成第二无机绝缘膜8110，覆盖有机树脂膜8109和开口部分中暴露的部分无机绝缘膜8108。与第一无机绝缘膜8108相似，第二无机绝缘膜8110是一种包含氮且具有比有机树脂膜更不容易渗透潮气的特性的绝缘膜。
注意，由于第一无机绝缘膜8108和第二无机绝缘膜8110被用作电容器的介质，故若膜太厚，则电容器的电容减小，且无法控制成膜所需的处理时间。相反，若膜太薄，则防止潮气渗透的作用减弱。此外，在底栅型TFT的情况下，栅绝缘膜8103也存在于电容器的第一电极8107与电容器的第二电极8112之间并被用作部分介质。于是，必须考虑到栅绝缘膜8103的膜厚度来确定第一无机绝缘膜8108和第二无机绝缘膜8110的膜厚度。第一无机绝缘膜8108和第二无机绝缘膜8110的厚度最好是分别约为10-200nm，包括栅绝缘膜8103的3个层的总厚度最好约为30-500nm。
然后，在有机树脂膜8109的开口部分中，对栅绝缘膜8103、第一无机绝缘膜8108、以及第二无机绝缘膜8110进行干法腐蚀，以便暴露部分半导体膜并形成接触孔。在此情况下，半导体膜8102具有腐蚀停止层的作用。此外，存在于电容器的第一电极8107上的第一无机绝缘膜8108和第二无机绝缘膜8110被抗蚀剂掩模覆盖以便不被腐蚀。
然后，用显影液清除抗蚀剂掩模。通常，包含大量潮气的碱性水溶液被用作显影液。在本发明中，由于有机树脂膜8109被第一无机绝缘膜8108和第二无机绝缘膜8110覆盖，故有机树脂膜8109决不直接暴露于显影液。于是，显影液的潮气不容易进入有机树脂膜8109而隆起。因此，在用显影液清除抗蚀剂掩模之后，能够缩短用于清除潮气的热处理时间。
然后，在第二无机绝缘膜8110上形成导电膜，以便覆盖接触孔。然后，借助于对导电膜进行腐蚀而形成连接到半导体膜8102的布线8111和电容器的第二电极8112。电容器的第二电极8112与电容器的第一电极8107重叠，第一无机绝缘膜8108和第二无机绝缘膜8110位于其间。存储电容器8113由电容器的第二电极8112、第一无机绝缘膜8108、第二无机绝缘膜8110、以及电容器的第一电极8107组成。
接着，列举一个例子来描述采用本发明制造的半导体显示器件的驱动电路的结构。
图6A示出了本发明的半导体显示器件的方框图。参考号115表示信号线驱动电路；116表示扫描线驱动电路；而120表示象素部分。信号线驱动电路115具有移位寄存器电路115_1、电平移位电路115_2、以及取样电路115_3。注意，在图6A中，虽然电平移位电路115_2被提供在移位寄存器115_1与取样电路115_3之间，但电平移位电路115_2也可以被组合在移位寄存器电路115_1中。
此外，参考号121表示升压电路，它能够从一个电源电压产生馈送到驱动电路的各种电平的电源电压。
当时钟信号(CLK)和起始脉冲信号(SP)被馈送到移位寄存器电路115_1时，移位寄存器电路115_1产生用来控制对视频信号进行取样的时刻的定时信号。
产生的定时信号被馈送到电平移位电路115_2。另一方面，在升压电路121中产生的电源电压已经被馈送到电平移位电路115_2，且电平移位电路115_2用馈送的电源电压放大定时信号电压的幅度。
在电平移位电路115_2中被放大了的定时信号，被输入在取样电路115_3中。然后，输入在取样电路115_3中的视频信号与输入在取样电路115_3中的定时信号同步地被取样，并经由信号线被输入在象素部分120中。
图6B示出了升压电路121的电路图例子。图6B所示的升压电路具有二个n沟道TFT 122和123以及二个存储电容器124和125。注意，此处所示的升压电路仅仅是一个例子，本发明不局限于这种升压电路。
电源电压Vdd被馈送到n沟道TFT 122的栅和漏。注意Vdd＞地电位Gnd。此外，n沟道TFT 123的栅和漏二者被连接到n沟道TFT 122的源。包括在电容器124中的电容器二个电极之一，被连接到n沟道TFT 122的源，而时钟信号CLK被馈送到二个电极中的另一个。此外，包括在电容器125中的电容器二个电极之一，被连接到n沟道TFT 123的源，而另一个被连接到Gnd。n沟道TFT 123的源电压被馈送到电平移位电路115_2作为电源电压。
图7A示出了图6B所示升压电路的平面图。注意，沿图7A中A-A’线的剖面图对应于图7B。
n沟道TFT 123具有半导体膜124、栅绝缘膜125、以及栅电极126。而且，n沟道TFT 123被第一无机绝缘膜128覆盖。此外，具有开口部分的有机树脂膜129被形成在第一无机绝缘膜128上，并形成第二无机绝缘膜130覆盖有机树脂膜129。
布线127经由形成在栅绝缘膜125、第一无机绝缘膜128、以及第二无机绝缘膜130中的接触孔，被连接到栅电极126和有机树脂膜129开口部分中的半导体膜124。此外，布线131经由形成在栅绝缘膜125、第一无机绝缘膜128、以及第二无机绝缘膜130中的接触孔，被连接到有机树脂膜129开口部分中的半导体膜124。
此外，在有机树脂膜129的开口部分中，电容器133的第一电极重叠是为布线131一部分的电容器的第二电极，以第一无机绝缘膜128和第二无机绝缘膜130夹在其间，从而形成存储电容器134。
注意，包括在本发明的半导体器件中的升压电路不局限于这种结构。图23示出了一种结构不同于图6B所示升压电路的升压电路。在图23所示的升压电路中，3个TFT对应于一个电容器，从而能够根据预定的电压数值来增加电容器的数目和TFT的数目，以一个电容器和对应于此电容器的3个TFT作为一个单元。在图23中，TFT SW1-SW9被提供为分别对应于电容器Cs1、Cs2、Cs3的开关元件。
电容器Cs1、Cs2、Cs3的一个电极(第一电极)分别经由SW1、SW4、SW7被连接到地。此外，电容器Cs1、Cs2、Cs3的另一个电极(第二电极)分别经由SW2和SW3、SW5和SW6、以及SW8和SW9，被连接到第一电极。而且，Vdd(Vdd＞地电位)被提供给SW2和SW3的节点。SW5和SW6的节点被连接到电容器Cs1的第一电极。此外，SW8和SW9的节点被连接到电容器Cs2的第一电极。电容器Cs3的第一电极的电压被提供给下一级电路。
虽然在本实施方案模式中列举升压电路的存储电容器来进行了描述，但待要用本发明制造的存储电容器不局限于此，而是能够被用于半导体显示器件的其它电路。此外，采用本实施方案模式所述半导体电路的半导体电路可以被制作在与其上形成象素部分的衬底不同的衬底上。
以下将描述本发明的各个实施方案。
实施方案1
在本实施方案中，将描述是为本发明的一种半导体器件的发光器件的制造方法。注意，在本实施方案中，将详细地描述象素部分和包括在象素部分周围提供的电路中的存储电容器的制造方法。
首先，如图8A所示，包括诸如氧化硅膜、氮化硅膜、或氮氧化硅膜之类的绝缘膜的基底膜5002，被形成在包括诸如钡硼硅酸盐玻璃或以Corning公司的#7059玻璃、#1737玻璃之类为代表的铝硼硅酸盐玻璃之类的玻璃的衬底5001上。例如，用等离子体CVD方法，制作了厚度为10-200nm(最好是50-100nm)的由SiH4、NH3、N2O产生的氮氧化硅膜5002a，并同样制作了厚度为50-200nm(最好是100-150nm)的由SiH4和N2O产生的氮氧化硅氢化膜5002b成叠层形式。虽然在本实施方案中基底膜5002被示为具有双层结构，但也可以被制作成单层绝缘膜或绝缘膜被层叠成2层或多层的结构。
小岛形半导体层5003和5004由借助于用激光晶化方法或众所周知的热晶化方法对具有非晶结构的半导体膜进行晶化而产生的结晶半导体膜组成。这些小岛形半导体层5003和5004被制作成厚度为25-80nm(最好是30-60nm)。对结晶半导体膜的材料没有限制，但最好由硅、硅锗(SiGe)等组成。
为了用激光方法产生结晶半导体膜，使用了脉冲振荡型或连续发光型的准分子激光器、YAG激光器、或YVO4激光器。在使用这些激光器的情况下，最好采用从激光振荡器辐射的会聚激光束以线状辐射到半导体膜上的方法。虽然晶化的条件由操作人员适当地选择，但在采用准分子激光器的情况下，最好将脉冲振荡频率设定为300Hz，而激光能量密度为100-400mJ/cm2(有代表性的为200-300mJ/cm2)。此外，在采用YAG激光器的情况下，最好使用二次谐波，并将脉冲振荡频率设定为30-300kHz，而激光能量密度为300-600mJ/cm2(有代表性的为350-500mJ/cm2)。然后将会聚成线状的激光束以100-1000微米，例如400微米的宽度辐射到衬底的整个表面上。此时，线状激光束的重叠比被设定为50-90％。
注意，不仅硅而且硅锗也可以被用于半导体膜。在使用硅锗的情况下，锗的浓度最好约为0.01-4.5％原子比。
接着，形成覆盖小岛形半导体层5003和5004的栅绝缘膜5007。用等离子体CVD方法或溅射方法形成厚度为40-150nm的由包含硅的绝缘膜组成的栅绝缘膜5007。在本实施方案中，栅绝缘膜5007由厚度为120nm的氮氧化硅膜组成。不言自明，栅绝缘膜5007不局限于这种氮氧化硅膜，单层或叠层结构的包含其它硅的绝缘膜也可以被使用。例如，在采用氧化硅膜的情况下，借助于混合TEOS和O2，用CVD方法，将其反应压力和衬底温度分别设定为40Pa和300-400℃，并在高频(13.56MHz)功率密度0.5-0.8W/cm2下，使混合的TEOS(原硅酸四乙酯)和O2放电，来形成氧化硅膜。以这种方式提供的氧化硅膜然后通过400-500℃下的热处理，就能够获得作为栅绝缘膜的有利特性。此外，氮化铝可以被用作栅绝缘膜。由于氮化铝具有比较高的热导率，故能够有效地扩散TFT产生的热。而且，在形成不包含铝的氧化硅、氮氧化硅等之后，其上层叠氮化铝的膜可以被用作栅绝缘膜。
然后，制作用来在栅绝缘膜5007上形成栅电极的第一导电膜5008和第二导电膜5009。在本实施方案中，第一导电膜5008由厚度为50-100nm的Ta组成，而第二导电膜5009由厚度为100-300nm的W组成。
借助于用Ar溅射Ta靶，来形成Ta膜。在此情况下，若将适当数量的Xe或Kr加入到Ar，则能够缓解Ta膜的内应力，从而防止膜的脱落。此外，α相的Ta膜具有约为20μΩcm的电阻率，并可以被用作栅电极，但β相的Ta膜具有约为180μΩcm的电阻率，不适合于用作栅电极。为了形成α相的Ta膜，若具有接近α相Ta的晶体结构的氮化钽被形成为厚度约为10-50nm的Ta基底，则能够容易地获得α相的Ta膜。
在形成W膜的情况下，用W靶溅射方法来形成。此外，也可以用六氟化钨(WF6)的热CVD方法来形成W膜。无论在哪种情况下，为了用W膜作为栅电极，都必须实现低的电阻率，且将W膜的电阻率设定为20μΩcm或以下是可取的。借助于增大晶粒的尺寸，能够在W膜中实现电阻率的降低。但在诸如氧之类的大量杂质组分被包含在W中的情况下，晶化受到阻碍，W膜的电阻率因而增大。结果，在用溅射方法形成W膜的情况下，用纯度为99.99％或99.9999％的W靶，并在成膜时小心注意这些杂质不要从化学气相混入，形成了W膜，从而能够实现9-20μΩcm的电阻率。
注意，虽然第一导电膜5008被假设为Ta，且第二导电膜5009被假设为W，但对二种导电膜都没有特别的限制，而是可以由选自Ta、W、Ti、Mo、Al、Cu的元素或合金材料或包含此元素作为主要成分的化合物材料组成。此外，可以使用以掺有磷之类的杂质元素的多晶硅膜为代表的半导体膜。作为本实施方案之外的一种组合的例子，由氮化钽(TaN)组成的第一导电膜和由W组成的第二导电膜的组合、由氮化钽(TaN)组成的第一导电膜和由Al组成的第二导电膜的组合、以及由氮化钽(TaN)组成的第一导电膜和由Cu组成的第二导电膜的组合，是优选的。此外，以掺有磷之类的杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金，可以被用作第一导电膜和第二导电膜。
此外，栅电极不局限于双层结构，而可以是例如由钨膜、铝和硅的合金膜(Al-Si)、以及氮化钛膜逐层层叠的3层结构。而且，在栅电极被形成为3层结构的情况下，可以用氮化钨代替钨，可以用铝和钛的合金膜(Al-Ti)代替铝和硅的合金膜(Al-Si)，以及可以用钛膜代替氮化钛膜。
注意，重要的是根据导电膜的材料来适当地选择最佳腐蚀方法或腐蚀剂的类型。
接着，形成抗蚀剂掩模5010，并执行第一腐蚀处理，以便形成电极和布线。在本实施方案中，用ICP(感应耦合等离子体)腐蚀方法，将CF4和Cl2混合成腐蚀气体，并在1Pa的压力下将500W的RF(13.56MHz)功率输入到线圈型电极中以产生等离子体，来执行第一腐蚀处理。100W的RF(13.56MHz)功率还被输入在衬底侧(样品台)，并在其上施加明显的负自偏置电压。在CF4和Cl2被混合的情况下，W膜和Ta膜被腐蚀同等程度。
利用上述腐蚀条件，借助于使抗蚀剂掩模的形状适当，第一导电膜和第二导电膜的末端根据施加到衬底侧的偏置电压的作用而被形成为锥形。锥形部分的角度成为15-45度。为了腐蚀栅绝缘膜而不在栅绝缘膜上留下残留物，最好增加大约10-20％的腐蚀时间。由于氮氧化硅膜对W膜的选择比为2-4(有代表性的是3)，故氮氧化硅膜被暴露的表面，被过腐蚀大约20-50nm。以这种方式，用第一腐蚀处理形成了由第一导电层和第二导电层组成的第一形状的导电层5011-5014(第一导电层5011a-5014a和第二导电层5011b-5014b)。此时，在栅绝缘膜5007中，未被第一形状导电层5011-5014覆盖的区域被腐蚀大约20-50nm，从而形成了被减薄的区域(图8B)。
然后，执行第一掺杂处理，以便加入提供N型的杂质元素(图8C)。掺杂的方法可以是离子掺杂方法或离子注入方法。作为离子掺杂方法，剂量被设定为每平方厘米1×1013-5×1014原子，而加速电压被设定为60-100keV。XV族元素，典型为磷(P)或砷(As)，被用作提供N型的杂质元素。在此实施方案中，使用了磷(P)。在此情况下，导电层5011-5013成为提供N型的杂质元素的掩模，第一杂质区5017-5021以自对准方式形成。浓度范围为每立方厘米1×1020-1×1021原子的提供N型的杂质元素，被加入到第一杂质区5017-5021。
接着，如图9A所示，执行第二腐蚀处理。同样，用ICP(感应耦合等离子体)腐蚀方法，将CF4和Cl2混合成腐蚀气体，并在1Pa的压力下将500W的RF(13.56MHz)功率输入到线圈型电极中以产生等离子体，来执行第二腐蚀处理。50W的RF(13.56MHz)功率被输入在衬底侧(样品台)，并在其上施加的自偏置电压低于第一腐蚀处理的自偏置电压。在这种条件下，W膜承受各向异性腐蚀，而是为第一导电膜的Ta在低于W膜腐蚀速率的速率下承受各向异性腐蚀，从而形成第二形状的导电层5026-5029(第一导电层5026a-5029a和第二导电层5026b-5029b)。此时，在栅绝缘膜5007中，未被第二形状导电层5026-5029覆盖的区域被进一步腐蚀大约20-50nm，从而形成了被减薄的区域。
可以从产生的原子团或离子类型以及反应产物的蒸汽压来估计CF4和Cl2混合气体造成的W膜和Ta膜的腐蚀反应。对W和Ta的氟化物和氯化物的蒸汽压进行比较，是为W的氟化物的WF6具有非常高的蒸汽压，而其它氟化物和氯化物WCl5、TaF5、TaCl5具有相同程度的相似蒸汽压。因此，W膜和Ta膜二者都被CF4和Cl2混合气体腐蚀。但当适当量的O2被加入到这一混合气体中时，CF4和O2彼此反应变成CO和F，并产生大量F原子团或F离子。结果，具有高的氟化物蒸汽压的W膜的腐蚀速度提高。另一方面，即使增加F，Ta的腐蚀速度提高得也比较少。此外，由于Ta比W更容易被氧化，故Ta的表面由于加入O2而被氧化。由于Ta的氧化物不与氟化物或氯化物反应，故Ta膜的腐蚀速度进一步降低。因此，有可能使W膜和Ta膜的腐蚀速度有差别，并使W膜的腐蚀速度高于Ta膜的腐蚀速度。
然后，如图9B所示，执行第二掺杂处理。在此情况下，在剂量被降低为低于第一掺杂处理剂量而加速被提高为高于第一掺杂处理加速的条件下，掺入提供N型的杂质元素。例如，以70-120keV的加速电压和每平方厘米1×1013原子的剂量来执行第二掺杂处理，以便在形成于图8C中小岛形半导体层中的第一杂质区内侧上形成新的杂质区。用第二形状的导电层5026和5028作为阻止杂质元素的掩模来执行掺杂，致使杂质元素也被加入到第二导电层5026a-5028a下侧的区域。以这种方式，第三杂质区5032-5037重叠第二导电层5026a-5028a，以及第二杂质区5042-5047在第一杂质区与第三杂质区之间。第二杂质区中的提供N型的杂质元素适合于具有每立方厘米1×1017-1×1019原子的浓度，而第三杂质区中的提供N型的杂质元素适合于具有每立方厘米1×1016-1×1018原子的浓度。
然后，如图9C所示，在小岛形半导体层5004中形成导电类型与第一导电类型相反的第四杂质区5052-5057，形成p沟道TFT。用第二导电层5028b作为阻止杂质元素的掩模，以自对准方式来形成这些杂质区。此时，形成n沟道TFT的小岛形半导体层5003和电容器5029的第一电极，被抗蚀剂掩模5200整个地涂敷。虽然磷以不同的浓度被加入在各个杂质区5052-5057中，但用双硼烷(B2H6)的离子掺杂方法形成了杂质区，并在任何区域中适合于具有每立方厘米2×1020-2×1021原子的杂质浓度。
以上述工艺，在各个小岛形半导体层中形成了各个杂质区。重叠各个小岛形半导体层的第二导电层5026-5028，用作栅电极。此外，第二导电层5029用作电容器的第一电极。
然后，以导电类型控制为目的，执行用来激活加入到各个小岛形半导体层的杂质元素的工艺。用退火炉的热退火方法来执行此工艺。此外，可以使用激光退火方法或快速热退火方法(RTA方法)。在热退火方法中，在400-700℃，典型为500-600℃的温度下，在氧浓度为1ppm或以下，最好是0.1ppm或以下的氮气气氛中，来执行此工艺。在本实施方案中，在500℃下进行4小时热处理。但在第二导电层5026-5029中所用的布线材料对热敏感的情况下，为了保护布线等，最好形成层间绝缘膜(包含硅作为主要成分)，然后激活此膜。
而且，执行在包含3-100％的氮的气氛中，于300-450℃的温度下进行1-12小时热处理以便对小岛形半导体层进行氢化的工艺。此工艺是用来以热激发的氢终止半导体层的悬挂键的工艺。作为氢化另一种方法，可以执行等离子体氢化(利用等离子体激发的氢)。
接着，如图10A所示，用CVD方法形成厚度为10-200nm的由氮氧化硅组成的第一无机绝缘膜5060。注意，第一无机绝缘膜不局限于氮氧化硅膜，包含氮的任何无机绝缘膜都可以被用作第一无机绝缘膜，只要此膜能够抑制潮气渗透进出稍后要制作的有机树脂膜即可。例如，可以采用氮化硅、氮化铝、或氮氧化铝。
注意，氮化铝具有比较高的热导率，因而能够有效地扩散TFT或发光元件产生的热。
接着，在第一无机绝缘膜5060上形成由正性光敏有机树脂组成的有机树脂膜5061。虽然在本实施方案中用正性光敏丙烯酸来形成有机树脂膜5061，但本发明不局限于此。
在本实施方案中，借助于用甩涂方法涂敷正性光敏丙烯酸，然后对其进行烘焙，来形成有机树脂膜5061。注意，有机树脂膜5061的膜厚度被设定为烘焙之后大约为0.7-5微米(最好是2-4微米)。
接着，利用光掩模，将希望形成开口的部分暴露于光。然后，在用包含TMAH(四甲基氢氧化氨)作为主要成分的显影液对此部分进行显影之后，使衬底干燥，在220℃下进行大约1小时的烘焙。然后，如图10B所示，在有机树脂膜5061中形成开口部分，开口部分中一部分第一无机绝缘膜5060被暴露。
注意，由于正性光敏丙烯酸是浅棕色的，故当发光元件发射的光行进到衬底侧时，它经受褪色处理。在此情况下，在烘焙之前，整个光敏丙烯酸在显影之后被再次暴露于光。在此时的曝光中，辐射比用来形成开口部分的曝光稍许更强的光，或延长辐射时间，使曝光能够被完全执行。例如，当对膜厚度为2微米的正性丙烯酸树脂膜进行褪色时，在采用不放大的投影对准器(更具体地说是Canon公司制造的MPA)的情况下，被光辐射大约60秒钟，此投影对准器使用由超高压汞蒸汽灯光谱中的g射线(436nm)、h射线(405nm)、以及i射线(365nm)组成的多波长光。正性丙烯酸树脂被这一曝光完全褪色。
此外，虽然在本实施方案中，在显影之后于220℃下执行烘焙，但也可以在100℃下执行作为显影之后的预烘焙的烘焙之后，在220℃的高温下执行烘焙。
然后，如图10C所示，覆盖其中部分第一无机绝缘膜5060被暴露的开口部分和有机树脂膜5061，用RF溅射方法，形成由氮化硅组成的第二无机绝缘膜5062。第二无机绝缘膜5062的膜厚度希望约为10-200nm。此外，第二无机绝缘膜不局限于氮氧化硅膜，任何包含氮的无机绝缘膜都可以被用作第二无机绝缘膜，只要此膜能够抑制往返有机树脂膜5061的潮气渗透即可。例如，可以采用氮化硅、氮化铝、或氮氧化铝。
注意，在氮氧化硅膜或氮氧化铝膜中，其氧和氮的原子百分比涉及到其势垒性质。氮对氧的比例越大，势垒性质越高。此外，更具体地说，希望氮的比率高于氧的比率。
此外，用RF溅射方法形成的膜的密度高，且势垒性质优异。作为RF溅射的条件，例如，在形成氮氧化硅膜的情况下，使用硅靶，流动N2、Ar、N2O气体，使其气流比率为31∶5∶4，在0.4Pa的压力和3000W的电功率下形成膜。此外，例如在形成氮化硅膜的情况下，使用硅靶，流动N2、Ar气体，使其在工作室中的气流比率为20∶20，在0.8Pa的压力和3000W的电功率以及215℃的成膜温度下形成膜。
第一层间绝缘膜由有机树脂膜5061、第一无机绝缘膜5060、以及第二无机绝缘膜5062组成。
注意，如图11A所示，在有机树脂膜5061的开口部分中，用干法腐蚀方法，在栅绝缘膜5007、第一无机绝缘膜5060、以及第二无机绝缘膜5062中形成接触孔。
借助于开出这一接触孔，部分第一杂质区5017和5019以及第四杂质区5052和5057被暴露。这一干法腐蚀的条件根据栅绝缘膜5007、第一无机绝缘膜5060、以及第二无机绝缘膜5062的材料而被适当地设定。在本实施方案中，由于氧化硅被用于栅绝缘膜5007，氮氧化硅被用于第一无机绝缘膜5060，而氮化硅被用于第二无机绝缘膜5062，故首先用CF4、O2和He作为腐蚀气体，对由氮化硅组成的第二无机绝缘膜5062和由氮氧化硅组成的第一无机绝缘膜5060进行腐蚀。然后用CHF3腐蚀由氧化硅组成的栅绝缘膜5007。
注意，在这一干法腐蚀时，由于电容器5029第一电极上的第一无机绝缘膜5060和第二无机绝缘膜5062被用作存储电容器的介质，故各个膜被抗蚀剂掩模等保护，以便不被腐蚀。
此外，重要的是防止有机树脂膜5061在腐蚀时被暴露于接触孔。
接着，在第二无机绝缘膜5062上形成导电膜，以便覆盖接触孔并图形化，从而形成连接到第一杂质区5017和5019以及第四杂质区5052和5057的布线5064-5067、待要电连接到外部端子的引线5068、以及电容器的第二电极5069。注意，存储电容器5070被形成在有机树脂膜5061的开口部分内电容器的第二电极5069与电容器5029的第一电极彼此重叠，以第一无机绝缘膜5060和第二无机绝缘膜5062居于其间的部分中。
注意，在本实施方案中，布线5064-5067、引线5068、以及电容器的第二电极5069，由具有三层结构的导电膜组成，其中，用溅射方法，在第二无机绝缘膜5062上，连续形成厚度为100nm的Ti膜、厚度为300nm的Al膜、以及厚度为150nm的Ti膜。但本发明不局限于这种结构。可以由单层导电膜形成，或由3层以外的多层导电膜形成。此外，材料也不局限于此。
例如，可以用其中在形成Ti膜之后层叠包含Ti的Al膜的导电膜来形成，或可以用其中在形成Ti膜之后层叠包含W的Al膜的导电膜来形成。
接着，借助于形成透明导电膜，例如厚度为110nm的ITO膜，并对其进行图形化，来形成与布线5067接触的象素电极5072。象素电极5072被排列成与布线5067接触并重叠，从而实现它们之间的接触。此外，可以采用包含混合有2-20％氧化锌(ZnO)的氧化铟的透明导电膜。此象素电极5072成为发光元件的阳极(图11B)。
接着，形成负性或正性光敏有机树脂，并将希望开口的部分曝光，从而形成具有开口部分的第二层间绝缘膜5073。注意，部分象素电极5072和部分引线5068被这一工艺暴露。
由于利用光敏有机树脂能够为开口部分提供圆滑性，故能够使稍后制作的电致发光层和阴极的覆盖令人满意，并能够降低会减小发光面积的称为收缩的缺陷。
然后，用RF溅射方法，在第二层间绝缘膜5073上，形成由氮化硅组成的第三层间绝缘膜5074，以便覆盖象素电极5072和引线5068的暴露部分。注意，第三层间绝缘膜5074不局限于氮化硅，任何包含氮的无机绝缘膜都可以使用，只要能够抑制往返第二层间绝缘膜5073的潮气渗透即可。例如，可以使用氮化硅、氮化铝、或氧氮化铝。
然后，借助于对第三层间绝缘膜5074进行图形化，部分象素电极5072和部分引线5068被暴露于第二层间绝缘膜5073的开口部分中。
在这一腐蚀时，重要的是安排好不使第二层间绝缘膜5073暴露于接触孔中。
接着用蒸发方法形成电致发光层5075，并用蒸发方法进一步形成阴极(MgAg电极)5076。此时，在形成电致发光层5075和阴极5076之前对象素电极5072进行热处理并完全清除潮气，是可取的。注意，虽然在本实施方案中，MgAg电极被用作OLED的阴极，但也可以使用其它众所周知的材料，只要形成功函数小的导电膜即可。例如可以采用Ca、Al、CaF、MgAg、或AlLi。
注意，AlLi被用作阴极，利用包含氮的第三层间绝缘膜5074，能够防止AlLi中的Li进入第三层间绝缘膜5074的衬底侧。
此处，图25A和25B示出了表明用高频放电溅射方法形成的氮化硅膜对锂的阻挡效应的数据。图25A示出了以用高频放电溅射方法形成的氮化硅膜(表示为RF-SP SiN)作为介质的MOS结构的C-V特性。注意“锂浸渍”意味着包含锂的溶液被甩涂在氮化硅膜上，意味着为了实验而有意地用锂沾污氮化硅膜。此外，图25B为了比较的目的示出了以用等离子体CVD方法形成的氮化硅膜(表示CVD SiN)作为介质的MOS结构的C-V特性。注意，在图25B的数据中，采用了其中锂被加入到铝的合金膜作为金属电极。作为对这些膜进行通常的BT实验(更具体地说，如图25A所示，除了施加1.7MV的电压之外，还在±150℃的温度下执行1小时热处理)的结果，几乎没有观察到用高频放电溅射方法形成的氮化硅膜C-V特性的变化，在用等离子体CVD方法形成的氮化硅膜的C-V特性中观察到了大的变化并证实了锂沾污。这些数据表明，用高频放电溅射方法形成的氮化硅膜对锂扩散具有非常有效的阻挡作用。
注意，一种众所周知的材料能够被用作电致发光层5075。虽然在本实施方案中，由空穴输运层和发光层组成的双层结构被提供为电致发光层，但可以提供空穴注入层、电子注入层、以及电子输运层中的任何一种。以这种方式，已经报道了各种涉及到组合的例子，并可以采用这些例子中的任何结构。
例如，SAlq、CAlq等可以被用作电子输运层或空穴阻挡层。
注意，电致发光层5075的膜厚度为10-400nm(典型为60-150nm)而阴极5076的厚度为80-200nm(典型为100-150nm)就足够了。
以这种方式，完成了具有图12A所示结构的发光器件。在图12A中，参考号5081表示象素部分，而5082表示驱动电路或其它电路。注意，象素电极5072、电致发光层5075、以及阴极5076彼此重叠的部分，等效于OLED。
此外，部分阴极5076被连接到引线5068。引线5068被电连接到待要连接到FPC的端子。图12B示出了待要连接到FPC的部分(FPC连接部分)5083的剖面结构。
由与栅电极相同的导电层形成的FPC 5085的电极，被制作在栅绝缘膜5007上。然后，FPC 5085的电极经由形成在有机树脂膜5061的开口部分中的第一无机绝缘膜5060和第二无机绝缘膜5062中的接触孔5086，被连接到引线5068。
然后，在FPC 5085的电极上，提供有机树脂膜5061的开口部分，且第一无机绝缘膜5060和第二无机绝缘膜5062被腐蚀清除，从而暴露FPC 5085的电极。然后，在FPC 5085的电极上制作由与象素电极5072相同的透明导电膜组成的FPC 5084的端子。
FPC的端子经由各向异性的导电树脂被连接到FPC 5084的端子。
参考号5087表示气密性高并被出气少的密封材料密封的覆盖材料。注意，如图12B所示，为了提高覆盖材料5087与其上形成发光元件的元件衬底的粘合性，可以借助于在其上涂敷密封材料5088的部分内的第二层间绝缘膜5073中形成多个开口部分而提供不平整性。
注意，本实施方案中所述的TFT的结构和具体的制作方法仅仅是一个例子，本发明不局限于这种结构。
实施方案2
在本实施方案中，将描述具有不同于实施方案1所示发光器件的剖面结构的发光器件的结构。
在图13A所示的发光器件中，在形成第二无机绝缘膜7500之后，形成透明导电膜，并在形成接触孔之前被图形化，从而形成象素电极7501。然后，在有机树脂膜7504开口部分中腐蚀栅绝缘膜7502、第一无机绝缘膜7503、以及第二无机绝缘膜7500，以便形成接触孔，并形成电连接到TFT 7505和象素电极7501的布线7506。
以这种方式，借助于在形成布线7506之前形成象素电极7501，可以在形成布线7506之前提供对象素电极表面进行抛光的工艺。
在图13B所示的发光器件中，在形成第二无机绝缘膜7510之后，在有机树脂膜7514开口部分中腐蚀栅绝缘膜7512、第一无机绝缘膜7513、以及第二无机绝缘膜7510，以便形成接触孔，并形成电连接到TFT 7515的布线7516。
然后，形成第二层间绝缘膜7517覆盖布线7516和第二无机绝缘膜7510。第二层间绝缘膜7517可以是正性光敏有机树脂膜或负性光敏有机树脂膜。在图13B中，用正性丙烯酸形成了第二层间绝缘膜7517。
然后，借助于曝光，在第二层间绝缘膜7517中形成开口部分，以便暴露一部分布线7516。然后，在第二层间绝缘膜7517上形成第三层间绝缘膜7518覆盖开口部分，并在开口部分中清除部分第三层间绝缘膜7518，以便暴露部分布线7516。此时，作出安排，使第二层间绝缘膜7517不被暴露于开口部分。
然后，在第三层间绝缘膜7518上形成透明导电膜并图形化，从而形成连接到布线7516的象素电极7519。
图13C所示的发光器件表明了一个例子，其中，在第二无机绝缘膜7520上形成象素电极7521之后，用负性丙烯酸形成第三层间绝缘膜7522。在用负性丙烯酸形成第三层间绝缘膜7522的情况下，不必执行为了使第三层间绝缘膜7522褪色的曝光。
图13D示出了一个例子，在作为空穴注入层的聚噻吩(PEDOT)被用于发光元件的部分电致发光层中的情况下，进行图形化以清除PEDOT膜。
由于通常用甩涂方法将聚噻吩(PEDOT)形成为膜，故即使不希望成膜的部分也被形成为膜。于是，在象素电极7530上形成PEDOT膜7531之后，利用蒸发掩模，用蒸发方法形成发光层7532和阴极7533。虽然在本实施方案中用对亚苯基亚乙烯基(PPV)作为发光层，但可以采用任何膜，只要能够用蒸发方法形成即可。此外，虽然Ca被用作阴极7533，但可以采用任何材料，只要是功函数小并能够用蒸发方法形成即可。
接着，以阴极7533作为掩模，利用氧等离子体烧蚀方法，对PEDOT进行图形化。
接着，形成电容器电极7534。电容器电极是用来降低阴极电阻的电极，并由电阻低于阴极电阻的金属材料组成。借助于形成由电阻低于阴极电阻的金属材料组成的导电膜，然后对导电膜进行图形化，而得到电容器电极7534。
然后，用掩模蒸发方法，形成电连接电容器电极7534和阴极7533的保护膜7535。保护膜7535由与阴极7533材料相同的金属材料组成。
注意，在图13D中，示出了用发光元件的阴极作为掩模对空穴注入层进行图形化的例子。但本实施方案不局限于这种结构。可以用阴极作为掩模对空穴注入层之外的电致发光层进行图形化。
在图14A所示的发光器件中，在形成第二无机绝缘膜7610之后，形成由电阻低于阴极电阻的金属材料组成的导电膜，并对其进行图形化，从而形成电容器电极7634。然后，在有机树脂膜7614的开口部分中腐蚀栅绝缘膜7612、第一无机绝缘膜7613、以及第二无机绝缘膜7610，以便形成接触孔，并形成电连接TFT 7615和电容器电极7634的布线7616。
布线7616在其一部分中与电致发光层7617接触，并用作阴极。
在图14B所示的发光器件中，在第二无机绝缘膜7701上形成阴极7700之后，形成电致发光层7702和ITO膜7703。此时，借助于将Li加入到ITO膜7703中，能够降低功函数。然后，重新分别形成ITO膜7704，覆盖加入了Li的ITO膜7703。
实施方案3
在本实施方案中，将描述用来降低阴极电阻的电容器电极与待要连接到FPC端子的FPC端子之间的电连接。
图15A示出了第三层间绝缘膜6201被形成在具有开口部分的第二层间绝缘膜6200上之后，电容器电极6202被形成在第三层间绝缘膜6201上时的发光器件剖面图。电容器电极6202由布线电阻低于稍后待要制作的阴极的电阻的材料组成。
注意，由与TFT的栅电极6203相同的导电膜制作的FPC 6204的电极，被制作在第二层间绝缘膜6200开口部分中。此外，由与象素电极6206相同的透明导电膜制作的FPC 6205的端子，被形成在FPC 6204的电极上。
在图15A中，FPC 6205的端子被FPC连接部分6215中的第三层间绝缘膜6201覆盖。
接着，如图15B所示，部分第三层间绝缘膜6201被腐蚀清除，从而部分地暴露FPC 6205的端子和象素电极6206。此时，第二层间绝缘膜6200不被暴露。
在象素电极6206上层叠电致发光层6210和阴极6211之后，形成电连接FPC 6205的端子和阴极6211的保护膜6212。
在上述结构中，当用腐蚀方法形成电容器电极6202时，由于象素电极被第三层间绝缘膜6201覆盖，故能够保护象素电极6206不被腐蚀粗糙化。
图16示出了本实施方案发光器件的其上制作发光元件的衬底(元件电极)的平面图。示出了其中在衬底830上制作了象素部分831、扫描线驱动电路832、信号线驱动电路833、以及FPC 6205的端子的状态。FPC 6205的端子和各个驱动电路、电源线和制作在象素部分中的反电极，被引线835连接。发光元件形成布局成条形的各个相邻的电容器电极6202。
此外，若有需要，可以用COG(玻璃上芯片)方法在元件衬底上实现其上制作CPU或存储器的IC芯片。
实施方案4
本发明解释了发光装置的结构，此发光装置具有制作在象素部分和驱动电路的同一个衬底上的控制器。
图17示出了本实施方案的控制器的结构。控制器包含界面(I/F)650、平板中继接收机651、锁相回路652(PLL)、场可编程逻辑器件653(FPGA)、SDRAM(同步动态随机存取存储器)654和655、ROM(只读存储器)657、调压电路658、以及电源659。此外，虽然在本实施方案中采用SDRAM，但若高速写入和读出有可能代替SDRAM，则也有可能采用DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)。
在平板中继接收机651中，数字视频信号被并行-串行转换，并通过界面650被输入到半导体显示器件中，并被输入到信号转换部分653作为对应于各个颜色R、G、B的数字视频信号。
而且，基于通过界面650输入到半导体显示器件中的各种信号，在平板中继接收机651中产生Hsync信号、Vsync信号、时钟信号CLK、以及交换电压(AC Cont)，它们被输入到信号转换部分653中。
锁相回路652具有统一各个输入到半导体显示器件中的信号的频率以及信号转换部分653工作频率的相位的功能。虽然信号转换部分653的工作频率不一定要与输入到半导体显示器件中的各个信号的频率相同，但还是在锁相回路652中调整信号转换部分653的工作频率，使之可以相互同步。
控制信号转换部分653工作的程序，被存储在ROM 657中，信号转换部分653根据此程序而工作。
输入到信号转换部分653中的数字视频信号一旦被写入SDRAM 654和655中，就被保持。在信号转换部分653中，在当前保持在SDRAM 654中的所有各位数字视频信号中，读取对应于所有象素的每一位数字视频信号，并将它们输入到信号线驱动电路。
而且，在信号转换部分653中，有关对应于每一位的OLED发光周期长度的信息，被输入到扫描线驱动电路中。
此外，调压电路658对与从信号转换部分653输入的信号同步的各个象素的OLED的阳极与阴极之间的电压进行调整。电源659将直流电压馈送到调压电路658、信号线驱动电路660、扫描线驱动电路661、以及象素部分662。
具有本实施方案模式所示结构的电容器，可以被用于控制器所具有的各种电路中的能够由电容器组成的电路，例如PLL、SDRAM 654和655。而且，平板中继接收机在某些情况下采用电容，并在此情况下，能够采用具有本实施方案模式所示结构的电容。若是电容分压型，则也可以采用调压电路658。
借助于与实施方案1-3自由地组合，也可以实现本实施方案。
实施方案5
在本实施方案中，将描述是为本发明一种半导体显示器件的液晶显示器件的结构。
图18示出了本实施方案的液晶显示器件的剖面图。在图18中，TFT 9001被制作在绝缘衬底上。TFT 9001是顶栅型的，并具有半导体膜9002、与半导体膜9002接触的栅绝缘膜9003、以及与栅绝缘膜9003接触的栅电极9004。
另一方面，制作在栅绝缘膜9003上的电容器的第一电极9007，可以由与栅电极9004相同的导电膜组成。
而且，形成第一无机绝缘膜9008，以便覆盖TFT 9001和电容器的第一电极9007。第一无机绝缘膜9008是一种包含氮且具有比稍后要形成的有机树脂膜更不容易渗透潮气的特性的绝缘膜。
然后，在将光敏有机树脂涂敷在第一无机绝缘膜9008上之后，光敏有机树脂被烘焙，且希望要开口的部分被曝光并显影，从而形成具有开口部分的有机树脂膜9009。此时，部分第一无机绝缘膜9008被暴露于开口部分。
然后，形成第二无机绝缘膜9010覆盖有机树脂膜9009和开口部分中暴露的部分第一无机绝缘膜9008。与第一无机绝缘膜9008相似，第二无机绝缘膜9010是一种包含氮且具有比稍后要形成的有机树脂膜更不容易渗透潮气的特性的绝缘膜。
然后，在有机树脂膜9009的开口部分中，对栅绝缘膜9003、第一无机绝缘膜9008、以及第二无机绝缘膜9010进行干法腐蚀，使部分半导体膜9002被暴露，从而形成接触孔。半导体膜9002具有腐蚀停止层的作用。
此时，存在于电容器第一电极9007上的第一无机绝缘膜9008和第二无机绝缘膜9010，被抗蚀剂掩模覆盖，以便不被腐蚀。
然后，在第二无机绝缘膜9010上形成导电膜，以便覆盖接触孔。然后，对导电膜进行腐蚀，从而形成连接到半导体膜9002和电容器第二电极9012的布线9011。电容器的第二电极9012与电容器的第一电极9007重叠，以第一无机绝缘膜9008和第二无机绝缘膜9010居于其间。存储电容器9013由电容器的第二电极9012、第一无机绝缘膜9008、第二无机绝缘膜9010、以及电容器的第一电极9007组成。
然后，在第二无机绝缘膜9010上形成透明导电膜，以便覆盖布线9011和电容器的第二电极9012，并进行图形化，从而形成象素电极9015。象素电极9015被连接到布线9011之一和电容器的第二电极9012。
然后，在第二无机绝缘膜9010上涂敷正性丙烯酸覆盖象素电极9015、布线9011、以及电容器的第二电极9012，并进行烘焙，然后局部地曝光并显影，从而形成具有开口部分的第三层间绝缘膜9017。虽然在本实施方案中正性丙烯酸被用于第三层间绝缘膜9017，但也可以使用负性丙烯酸。象素电极9015被暴露于开口部分。第三层间绝缘膜9017被用作间隔，用来保持各个衬底之间的间距恒定。其厚度虽然依赖于液晶的类型，但最好约为0.7微米到几微米。
然后形成定向膜9018。通常，聚酰亚胺树脂被用于液晶显示器件的定向膜。在形成定向膜之后，对定向膜进行摩擦处理，使液晶分子以一定的恒定预倾斜角度定向。
遮光膜9021、反电极9022、以及定向膜9023，被形成在相对面的反衬底9020上。厚度为150-300nm的Ti膜、Cr膜、Al膜等，被形成作为遮光膜9021。然后，用密封材料9024将象素部分、其上形成驱动电路的元件衬底、以及反衬底层叠到一起。填充剂(未示出)被混合在密封材料9024中，并用此填充剂和第三层间绝缘膜9017，将二个衬底以均匀的间距层叠在一起。然后，在二个衬底之间注入液晶9025。仅仅必须用众所周知的液晶材料作为液晶材料。例如，除了TN液晶之外，也可以采用无阈值的反铁电混合液晶，它呈现透射率相对于电场连续地改变的电光响应性质。某些无阈值的反铁电混合液晶呈现出V形电光响应性质。以这种方式，完成了图18所示的有源矩阵液晶显示器件。
本实施方案所述的液晶显示器件仅仅是本发明液晶器件的一个例子，本发明不局限于图18所示的结构。
注意，本实施方案有可能与实施方案1-4自由地组合。
实施方案6
在本实施方案中，将描述是为本发明一种半导体显示器件的液晶显示器件的驱动电路的结构。
图19A是本实施方案的有源矩阵液晶显示器件的示意方框图。参考号501表示信号线驱动电路；503表示扫描线驱动电路；而504表示象素部分。
信号线驱动电路501具有移位寄存器电路501-1、锁存电路A501-2、锁存电路B 501-3、D/A转换电路(DAC)501-5。此外，信号线驱动电路501具有缓冲电路和电平移位电路(二者都未示出)。此外，为了便于描述，电平移位电路被包括在DAC 501-5中。
此外，参考号503表示扫描线驱动电路，它可以具有移位寄存器电路、缓冲电路、以及电平移位电路。
象素部分具有多个象素。用作开关元件的TFT被安排在各个象素中。各个象素TFT的源和漏之一，被连接到信号线，而另一个被连接到象素电极。此外，栅被电连接到扫描线。各个象素TFT控制着视频信号到电连接于各个象素TFT的象素电极的馈送。视频信号被馈送到各个象素电极，电压被施加到夹在各个象素电极于反电极之间的液晶，以便驱动液晶。
首先将描述信号线驱动电路501的工作。在移位寄存器电路501-1中，基于输入的时钟信号和起始脉冲，产生用来控制数字视频信号被锁存电路A 501-2锁存的时刻的定时信号。
在锁存电路A 501-2中，数字视频信号同步于产生的定时信号而被锁存。当视频信号被锁存在所有各级锁存电路A 501-2中时，根据移位寄存器电路501-1的工作定时，锁存信号被馈送到锁存电路B501-3。此时，锁存电路A 501-2锁存的数字视频信号被立即传输到锁存电路B 501-3，并被所有各级锁存电路B 501-3锁存。
在已经完成了将数字视频信号传输到锁存电路B 501-3的锁存电路A 501-2中，基于来自移位寄存器电路501-1的定时信号，数字视频信号被相继锁存。
另一方面，锁存在锁存电路B 501-3中的数字视频信号，被馈送到D/A转换电路(DAC)501-5。DAC 501-5将数字视频信号转换成模拟视频信号，并将此模拟信号相继馈送到各个信号线。
在扫描线驱动电路503中，来自移位寄存器(未示出)的定时信号被馈送到缓冲电路(未示出)和相应的扫描线。由于一行的象素TFT的栅电极被连接到扫描线且一行的所有象素TFT必须被同时开通，故具有大电流容量的缓冲电路被用于上述缓冲电路。
以这种方式，利用来自扫描线驱动电路的扫描信号来执行相应象素TFT的转换，来自信号线驱动电路的模拟视频信号(灰度电压)被馈送到象素TFT，以便驱动液晶分子。
在本实施方案的液晶显示器件中，D/A转换电路501-5是一种电容分压型类型，并具有实施方案模式所述结构的电容器。
图19B示出了本实施方案的D/A转换电路的电路图。图19B所示的DAC能够处置n位数字信号(D0-Dn-1)。注意，D0被假设为LSB，而Dn-1被假设为MSB。
如图19B所示，本发明的DAC具有由n位数字信号(D0-Dn-1)的每一位控制的n个开关(SW0-SWn-1)、连接到各个开关(SW0-SWn-1)的电容器(C，2C，...，2n-1C，C，2C，...，2n-m-1C)、以及二个复位开关(Res1和Res2)。这些电容器的电容为单位电容器C的电容的整数倍。而且，这些电容器由实施方案模式所示结构的电容器组成。
此外，本发明的DAC具有连接对应于低阶m位的电路部分和对应于高阶(n-m)位的电路部分的电容器C。如图19B所示，对应于低阶m位的电路部分的各个电容器的一个末端构成公共连接末端。此外，对应于高阶(n-m)位的电路部分的各个电容器的一个末端构成公共连接末端。注意，CL是连接到输出端Vout的信号线的负载电容器。此外，地电源被假设为VG。注意，VG可以是任意恒定电源。
电源VH、电源VL、补偿电源VB、以及电源VA，被连接到本发明的DAC。在VH＞VL的情况和HV＜VL的情况下，相位相反的模拟信号被输出到输出端Vout。注意，此处在VH＞VL的情况下的输出被假设为正常相位，而在情况HV＜VL下被假设为反相位。
开关(SW0-SWn-1)被用来在输入的数字信号(D0-Dn-1)是0(Lo)时连接到电源VL，而在输入的数据是1(Hi)时连接到电源VH。复位开关Res1控制电荷从VB对相应于高阶(n-m)位的电容器(C，2C，...，2n-m-1C)的充电。此外，复位开关Res 2控制电荷从VA对相应于低阶m位的电容器(C，2C，...，2n-1C)的充电。
注意，复位开关Res2的一个末端可以被连接到电源VL，使来自电源VA的电压无所作为。
注意，虽然本实施方案所述的信号线驱动电路和扫描线驱动电路被用作液晶显示器件的驱动电路，但此驱动电路可以被用作发光器件或其它半导体显示器件的驱动电路。
实施方案7
本发明的半导体显示器件可以在其上提供象素部分的同一个衬底上具有CPU。
图20A示出了微处理器3200的结构，它是包括在本发明的半导体显示器件中的半导体电路的一个例子。微处理器3200由各种电路构成。在图20A中，微处理器3200由CPU核心3201、DRAM 3204、时钟控制器3203、超高速存储器3202、超高速控制器3205、串行界面3206、I/O端口3207等构成。不言自明，图20A所示的微处理器是一个简化了的例子，实际的微处理器根据其应用而具有各种结构。
具有实施方案模式所述结构的存储电容器，可以被用于超高速存储器3202和DRAM 3204。
此外，如ASIC(专用集成电路)那样的具有专门应用的集成电路，可以作为包括在本发明半导体显示器件中的一种半导体电路。
图20B示出了作为ASIC中的一种的多单元型标准单元的概念图。利用多单元型标准单元，借助于使各个单元的高度完全一样，试图实现布局设计的短TAT。图20B所示的多单元型标准单元能够组成DRAM中的实施方案模式所述的存储电容器。
注意，图20B所示的ASIC仅仅是包括在本发明半导体显示器件中的半导体电路的一个例子。本发明不局限于此。
实施方案8
用本发明制作的半导体显示装置，能够被应用于各种电子产品中。这些电子产品的例子是便携式信息终端(电子记事本、移动计算机、蜂窝电话等)、摄象机、数码相机、个人计算机、电视接收机、蜂窝电话、投影显示器等。这些电子产品的具体例子被示于图22A-22H。
图22A示出了一种显示装置，它包含机箱2001、支持底座2002、显示单元2003、扬声器单元2004、视频输入端子2005等。借助于将本发明的半导体显示装置用于显示单元2003，完成了本发明的显示装置。此显示装置指的是用来显示信息的所有显示装置，包括个人计算机、电视接收机、以及广告的显示装置。
图22B示出了一种数字静物摄影机，它包含主体2101、显示单元2102、图象接收单元2103、操作键2104、外部连接端口2105、快门2106等。借助于将本发明的半导体显示装置用于显示单元2102，完成了本发明的数字静物摄影机。
图22C示出了一种膝上计算机，它包含主体2201、机箱2202、显示单元2203、键盘2204、外部连接端口2205、鼠标2206等。借助于将本发明的半导体显示装置用于显示单元2203，完成了本发明的膝上计算机。
图22D示出了一种移动计算机，它包含主体2301、显示单元2302、开关2303、操作键2304、红外端口2305等。借助于将本发明的半导体显示装置用于显示单元2302，完成了本发明的移动计算机。
图22E示出了一种具有记录媒质(具体地说是DVD碟机)的便携式放像装置。此装置包含主体2401、机箱2402、显示单元A 2403、显示单元B 2404、记录媒质(DVD等)、读出单元2405、操作键2406、扬声器单元2407等。显示单元A 2403主要显示图象信息，而显示单元B 2404主要显示文本信息。家用视频游戏机也包括在具有记录媒质的放像装置中。借助于将本发明的半导体显示装置用于显示单元A2403和B 2404，完成了本发明的便携式放像装置。
图22F示出了一种风镜式显示器(头戴式显示器)，它包含主体2501、显示单元2502、以及镜臂单元2503。借助于将本发明的半导体显示装置用于显示单元2502，完成了本发明的风镜式显示器。
图22G示出了一种摄象机，它包含主体2601、显示单元2602、机箱2603、外部连接端口2604、遥控接收单元2605、图象接收单元2606、电池2607、声音输入单元2608、操作键2609、目镜部分2610等。借助于将本发明的半导体显示装置用于显示单元2602，完成了本发明的摄象机。
图22H示出了一种蜂窝电话，它包含主体2701、机箱2702、显示单元2703、声音输入单元2704、声音输出单元2705、操作键2706、外部连接端2707、天线2708等。借助于将本发明的半导体显示装置用于显示单元2703，完成了本发明的蜂窝电话。在本发明的半导体显示装置是发光装置的情况下，显示单元2703在黑色背景上显示白色字符，蜂窝电话因而消耗较少的功率。
如上所述，本发明的应用范围是如此之广，以至于可应用于任何领域的电子产品。借助于与实施方案1-7所示的任何结构进行组合，能够运行本实施方案。
实施方案9
图26A所示照片是对非光敏丙烯酸膜(膜厚度约为1.3微米)进行干法腐蚀处理以便对其进行图形化的情况下的剖面SEM(扫描电子显微镜)照片。图26B是图26A的示意图。在如过去那样的干法腐蚀被用于非光敏丙烯酸膜的情况下，弯曲的表面很少被形成在图形的上部，且上端基本上得不到曲率半径(R)。此外，虽然图形下部的锥角(接触角)约为63度，但在此下端也观察不到弯曲的表面。
接着，图27A所示的照片是对正性光敏丙烯酸膜(膜厚度约为2.0微米)进行曝光和显影处理以便对其进行图形化的情况下的剖面SEM照片。图27B是图27A的示意图。在用显影液进行腐蚀处理之后，正性光敏丙烯酸膜具有非常缓慢弯曲的表面，且曲率半径(R)连续地变化。此外，作为接触角，得到了低达大约32-33度的数值。亦即正如图1B所示的形状。可以认为，在生产本发明的薄膜晶体管和显示器件的过程中，这是非常有用的形状。不言自明，虽然接触角的数值依赖于腐蚀条件、膜厚度等而改变，但如上所述，仅仅必须满足30度＜θ＜65度。
接着，图28A所示的照片是对负性光敏丙烯酸膜(膜厚度约为1.4微米)进行曝光和显影处理以便对其进行图形化的情况下的剖面SEM照片。图28B是图28A的示意图。在用显影液进行腐蚀处理之后，负性光敏丙烯酸膜具有缓慢S形弯曲的表面，并在图形上端以一定的曲率半径(R)弯曲。此外，作为接触角，得到了约为47度的数值。在此情况下，图28B中W表示的尾部长度是一个问题。特别是在要求精细加工的接触孔(开口部分)中，若这一尾部变长，则可能发生下层中电极或布线不在接触孔中被暴露的情况，恐怕会由于接触失效而断接。但若这一尾部的长度(W)为1微米或更短(长度最好比接触孔的半径更小)，则这种断接的可能性降低。
接着，图29A所示的照片是对正性光敏聚酰亚胺膜(膜厚度约为1.5微米)进行曝光和显影处理以便对其进行图形化的情况下的剖面SEM照片。图29B是图29A的示意图。在用显影液进行腐蚀处理之后，正性光敏聚酰亚胺膜的剖面形状具有少许尾部(用长度W表示)和弯曲的上端。但其曲率半径小。
观察上述剖面形状，能够进行下述考虑。在形成接触孔(开口部分)之后，当形成作为电极或布线的金属膜时，采用溅射方法、蒸发方法、或CVD方法。众所周知，当构成薄膜的材料分子淀积在待要形成的表面上时，材料分子在表面上运动，以便寻找适当的位置，并倾向于聚集在接触孔上端那样的具有锐角形状(突出部分的形状)的部位。特别是在蒸发方法中，这一倾向是明显的。于是，当开口的剖面形状如图26A所示时，由于材料分子集中在开口的边沿上，故这一部分中的膜厚度局部增大，从而形成屋檐形状的突出部分。这一突出部分由于成为以后诸如断接(台阶断裂)之类的失效的原因而不可取。因此，从覆盖性的观点出发，可以认为图26A所示非光敏丙烯酸膜和图29A所示正性光敏聚酰亚胺膜是不利的材料。
此外，在图28A和29A所示的接触孔的下端形成有尾部的形状中，此尾部可能覆盖接触孔的底部表面，从而引起连接失效。因此，从接触性质的观点出发，可以认为具有这种形状的膜是不利的材料。不言自明，若尾部长度为1微米或更小(长度最好比接触孔的半径更小)，则不存在问题。
借助于用有机树脂膜覆盖无机绝缘膜，能够抑制干法腐蚀造成的表面粗糙性。于是，由于有可能防止不平整性出现在稍后要形成的象素电极等的表面上，或有可能防止象素电极的厚度成为不规则，故能够防止出现显示的不规则。
此外，借助于用包含氮的比有机树脂膜更不容易透过潮气的无机绝缘膜覆盖有机树脂膜，能够抑制潮气从有机树脂膜释放，相反，防止了有机树脂膜吸收潮气而隆起。于是，能够防止布线由于从有机树脂膜释放的潮气而被侵蚀。而且，在采用有机发光二极管(OLED)为代表的发光元件的发光器件的情况下，能够防止发光元件的亮度由于从有机树脂膜释放的潮气而变坏。
而且，借助于用无机绝缘膜覆盖整个有机树脂膜，使有机树脂膜不被暴露，能够防止有机树脂膜吸收待要在显影时使用的碱性溶液中的潮气而隆起，并能够控制显影之后以清除潮气为目的的热处理的处理时间。而且，能够防止有机树脂膜中的潮气被释放到膜或邻近有机树脂膜的电极，从而能够提高平板的长期可靠性。
此外，在采用非光敏有机树脂的情况下，通常采用干法腐蚀，以便在层间绝缘膜中形成开口。干法腐蚀是一种采用反应气体的活性原子团或等离子体的腐蚀方法。由于层间绝缘膜的厚度约为栅绝缘膜厚度的10倍，故以开口为目的的干法腐蚀费时间。若其上制作有TFT的衬底被暴露于等离子体的时间很长，则由于其中空穴被栅绝缘膜捕获的所谓充电损伤，TFT的阈值倾向于向正侧起伏。于是，借助于如本发明那样用湿法腐蚀方法，用光敏有机树脂形成开口，能够明显地缩短当使用干法腐蚀时的时间，并能够抑制TFT阈值的起伏。

Claims (24)

1.一种半导体显示器件，它包含：
象素部分；以及
半导体电路，它产生用来在象素部分显示图象的信号，此半导体电路具有电容器，
其中，象素部分包括第一薄膜晶体管而半导体电路包含第二薄膜晶体管，且此第一薄膜晶体管具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间；
覆盖第一薄膜晶体管和第二薄膜晶体管的第一无机绝缘膜，
形成与第一无机绝缘膜接触的有机树脂膜，此有机树脂膜具有第一开口部分和第二开口部分；
覆盖有机树脂膜的第二无机绝缘膜；
其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触，
其中，在第一开口部分中接触孔被形成在栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露，
其中，布线被形成在第二无机绝缘膜上并经由接触孔与有源层接触，
其中，电容器形成在第二开口部分中并具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜，且
其中，当有机树脂膜从第一和第二开口部分分开时，有机树脂膜表面的曲率半径连续变大。
2.根据权利要求1的半导体显示器件，其中有机树脂膜是一种正性光敏有机树脂膜。
3.根据权利要求1的半导体显示器件，其中半导体电路是升压电路、电容分压型D/A转换电路、DRAM、模拟锁存电路、或保护电路中的一种。
4.根据权利要求1的半导体显示器件，其中有机树脂膜是丙烯酸。
5.根据权利要求1的半导体显示器件，其中有机树脂膜在第一和第二开口部分的末端处，在其切线上相对于衬底倾斜30度或以上和65度或以下。
6.根据权利要求1的半导体显示器件，其中第一或第二元机绝缘膜是氮化硅、氮氧化硅、或氮氧化铝。
7.一种半导体显示器件，它包含：
象素部分；以及
半导体电路，它产生用来在象素部分显示图象的信号，此半导体电路具有电容器，
其中，象素部分包括第一薄膜晶体管而半导体电路包含第二薄膜晶体管，且此第一薄膜晶体管具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间，
覆盖第一薄膜晶体管和第二薄膜晶体管的第一无机绝缘膜，
形成与第一无机绝缘膜接触的有机树脂膜，此有机树脂膜具有第一开口部分和第二开口部分；
覆盖有机树脂膜的第二无机绝缘膜；
其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触，
其中，在第一开口部分中接触孔被形成在栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露，
其中，布线被形成在第二无机绝缘膜上并经由接触孔与有源层接触，
其中，电容器形成在第二开口部分中并具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜，且
其中，有机树脂膜表面的剖面形状在第一和第二开口部分的末端处形成主轴位于平行于衬底的表面内的抛物线。
8.根据权利要求7的半导体显示器件，其中有机树脂膜是一种正性光敏有机树脂膜。
9.根据权利要求7的半导体显示器件，其中半导体电路是升压电路、电容分压型D/A转换电路、DRAM、模拟锁存电路、或保护电路中的一种。
10.根据权利要求7的半导体显示器件，其中有机树脂膜是丙烯酸。
11.根据权利要求7的半导体显示器件，其中有机树脂膜在第一和第二开口部分的末端处，在其切线上相对于衬底倾斜30度或以上和65度或以下。
12.根据权利要求7的半导体显示器件，其中第一或第二无机绝缘膜是氮化硅、氮氧化硅、或氮氧化铝。
13.一种半导体显示器件，它包含：
薄膜晶体管，它具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间；
发光元件，
覆盖薄膜晶体管的第一无机绝缘膜；
形成与第一无机绝缘膜接触的第一有机树脂膜，此第一有机树脂膜具有第一开口部分和第二开口部分；
覆盖第一有机树脂膜的第二无机绝缘膜，其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触；
接触孔，它被形成在第一开口部分中的栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露；
布线，它被形成在第二无机绝缘膜上，此布线经由接触孔与有源层接触；
与布线接触的象素电极；
形成在第二开口部分中的电容器，该电容器具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜；
第二有机树脂膜，它形成在第二无机绝缘膜上覆盖布线、象素电极、以及第二电极；第二有机树脂膜具有第三开口部分；
形成在第二有机树脂膜上的第三无机绝缘膜，此第三无机绝缘膜在第三开口部分中具有第四开口部分；以及
层叠在第三无机绝缘膜上以便在第四开口部分中与象素电极接触的电致发光层和反电极，且
其中，当第一有机树脂膜从第一和第二开口部分分开时，第一有机树脂膜表面的曲率半径连续变大，当第二有机树脂膜从第三开口部分分开时，第二有机树脂膜表面的曲率半径连续变大。
14.根据权利要求13半导体显示器件，其中第一有机树脂膜是一种正性光敏有机树脂膜。
15.根据权利要求13的半导体显示器件，其中第一或第二有机树脂膜是丙烯酸。
16.根据权利要求13的半导体显示器件，其中第一或第二有机树脂膜在开口部分的末端处，在其切线上相对于衬底倾斜30度或以上和65度或以下。
17.根据权利要求13的半导体显示器件，其中第三无机绝缘膜是氮化硅、氮氧化硅、或氮氧化铝。
18.根据权利要求13的半导体显示器件，其中第一或第二无机绝缘膜是氮化硅、氮氧化硅、或氮氧化铝。
19.一种半导体显示器件，它包含：
薄膜晶体管，它具有有源层、邻近有源层的栅电极，以栅绝缘膜插入其间；
发光元件，
覆盖薄膜晶体管的第一无机绝缘膜；
形成与第一无机绝缘膜接触的第一有机树脂膜，此第一有机树脂膜具有第一开口部分和第二开口部分；
覆盖有机树脂膜的第二无机绝缘膜，其中，第一和第二无机绝缘膜在第一开口部分和第二开口部分中彼此接触；
接触孔，它被形成在第一开口部分中的栅绝缘膜以及第一和第二无机绝缘膜中，使有源层被暴露；
布线，它被形成在第二无机绝缘膜上，此布线经由接触孔与有源层接触；
与布线接触的象素电极；
形成在第二开口部分中的电容器，该电容器具有由与栅电极相同的导电膜形成的第一电极、由与布线相同的导电膜形成的第二电极、以及与第二开口部分中的第一电极和第二电极重叠的部分第一和第二无机绝缘膜；
第二有机树脂膜，它形成在第二无机绝缘膜上覆盖布线、象素电极、以及第二电极；第二有机树脂膜具有第三开口部分；
形成在第二有机树脂膜上的第三无机绝缘膜，此第三无机绝缘膜在第三开口部分中具有第四开口部分；以及
层叠在第三无机绝缘膜上以便在第四开口部分中与象素电极接触的电致发光层和反电极，且
其中，第一和第二有机树脂膜表面的剖面形状在第一、第二、第三开口部分的末端处形成主轴位于平行于衬底的表面内的抛物线。
20.根据权利要求19半导体显示器件，其中第一有机树脂膜是一种正性光敏有机树脂膜。
21.根据权利要求19的半导体显示器件，其中第一或第二有机树脂膜是丙烯酸。
22.根据权利要求19的半导体显示器件，其中第一或第二有机树脂膜在开口部分的末端处，在其切线上相对于衬底倾斜30度或以上和65度或以下。
23.根据权利要求19的半导体显示器件，其中第三无机绝缘膜是氮化硅、氮氧化硅、或氮氧化铝。
24.根据权利要求19的半导体显示器件，其中第一或第二无机绝缘膜是氮化硅、氮氧化硅、或氮氧化铝。
CNB031103537A 2002-04-09 2003-04-09 半导体显示器件 Expired - Lifetime CN100350632C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP107216/2002 2002-04-09
JP107216/02 2002-04-09
JP2002107216A JP3989761B2 (ja) 2002-04-09 2002-04-09 半導体表示装置

Publications (2)

Publication Number Publication Date
CN1450665A CN1450665A (zh) 2003-10-22
CN100350632C true CN100350632C (zh) 2007-11-21

Family

ID=28672472

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031103537A Expired - Lifetime CN100350632C (zh) 2002-04-09 2003-04-09 半导体显示器件

Country Status (5)

Country Link
US (8) US7671369B2 (zh)
JP (1) JP3989761B2 (zh)
KR (3) KR101013473B1 (zh)
CN (1) CN100350632C (zh)
TW (1) TWI264822B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537592A (zh) * 2014-05-29 2017-03-22 追踪有限公司 具有高密度存储电容器的晶体管的制造

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6680130B2 (en) * 2002-05-28 2004-01-20 Agere Systems, Inc. High K dielectric material and method of making a high K dielectric material
EP1388903B1 (en) * 2002-08-09 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent device
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP4278499B2 (ja) * 2003-12-01 2009-06-17 三菱電機株式会社 表示装置
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US7859606B2 (en) 2004-09-15 2010-12-28 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7791270B2 (en) * 2004-09-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd Light-emitting device with reduced deterioration of periphery
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
CN100444429C (zh) * 2004-12-14 2008-12-17 中华映管股份有限公司 主动式有机电激发光组件数组及其制造方法
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR101119186B1 (ko) * 2005-04-06 2012-03-20 삼성전자주식회사 표시패널, 이를 갖는 표시장치 및 이의 제조 방법
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4946003B2 (ja) * 2005-10-26 2012-06-06 セイコーエプソン株式会社 電気光学装置、および電気光学装置の製造方法
CN102331639A (zh) 2005-12-05 2012-01-25 株式会社半导体能源研究所 液晶显示器
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20100020514A (ko) * 2007-06-08 2010-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
RU2483339C2 (ru) 2008-10-02 2013-05-27 Шарп Кабусики Кайся Подложка устройства отображения, способ изготовления подложки устройства отображения, устройство отображения, жидкокристаллическое устройство отображения, способ изготовления жидкокристаллического устройства отображения и органическое электролюминесцентное устройство отображения
CN102217421B (zh) * 2008-12-26 2015-10-21 株式会社日本有机雷特显示器 有机el元件、有机el显示装置以及有机el元件的制造方法
KR101147428B1 (ko) * 2009-02-09 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN101969045A (zh) * 2010-09-07 2011-02-09 华映光电股份有限公司 数组基板及其制作方法
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP5613635B2 (ja) * 2011-07-21 2014-10-29 株式会社ジャパンディスプレイ 表示装置
CN104508548B (zh) 2012-07-20 2017-11-07 株式会社半导体能源研究所 显示装置
WO2014014039A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102250010B1 (ko) 2012-09-13 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102209871B1 (ko) 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6138501B2 (ja) * 2013-01-31 2017-05-31 株式会社ジャパンディスプレイ 液晶表示装置の製造方法および液晶表示装置
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN104282844B (zh) * 2013-07-08 2017-02-08 上海和辉光电有限公司 有机发光结构及其制造方法及有机发光组件
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR20150024729A (ko) * 2013-08-27 2015-03-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103744213B (zh) * 2013-12-25 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
JP2015145907A (ja) * 2014-01-31 2015-08-13 株式会社ジャパンディスプレイ 表示装置の製造方法
US10109690B2 (en) 2014-03-20 2018-10-23 Joled Inc. Organic light-emitting panel and organic light-emitting device with optimized bank profile
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
CN108292683A (zh) 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN105576037B (zh) * 2016-01-08 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制作和测试方法、阵列基板和显示装置
CN106054473B (zh) * 2016-05-27 2019-05-03 深圳市华星光电技术有限公司 Coa基板、彩色滤光膜及彩色滤光膜的形成方法
JP6768394B2 (ja) 2016-07-29 2020-10-14 株式会社ジャパンディスプレイ 電子機器
KR102553981B1 (ko) * 2016-08-16 2023-07-12 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
JP6762845B2 (ja) * 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR20180093192A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107359276B (zh) * 2017-08-28 2020-07-28 京东方科技集团股份有限公司 一种膜层结构、显示装置及膜层结构的制备方法
CN108364857B (zh) * 2018-02-28 2021-01-12 中国电子科技集团公司第十三研究所 半导体芯片保护层的制备方法和半导体芯片
KR102560100B1 (ko) 2018-03-08 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109148739A (zh) * 2018-08-22 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性有机发光二极管显示器及其制作方法
CN109739037B (zh) * 2018-11-23 2023-12-15 深圳市新盈恒科技有限公司 一种方便维修的液晶显示屏
CN110265443B (zh) * 2019-06-20 2022-03-04 京东方科技集团股份有限公司 显示面板及显示装置
CN110505756B (zh) * 2019-07-30 2020-12-08 武汉华星光电技术有限公司 软性印刷电路板及显示设备
CN111293236B (zh) * 2020-02-21 2022-07-12 京东方科技集团股份有限公司 Oled屏幕打孔方法
FR3139445A1 (fr) 2022-09-09 2024-03-15 L'oreal Système d’auto-nettoyage de dispositif basé sur une cartouche de formule multicanale et intelligente

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
US20010005606A1 (en) * 1999-12-24 2001-06-28 Koichiro Tanaka Laser irradiation apparatus and method of fabricating a semiconductor device
US20010009283A1 (en) * 2000-01-26 2001-07-26 Tatsuya Arao Semiconductor device and method of manufacturing the semiconductor device

Family Cites Families (284)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597667A (en) 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
FR2395567A1 (fr) 1977-06-23 1979-01-19 Commissariat Energie Atomique Dispositif recuperateur de coeur pour reacteur nucleaire a neutrons rapides
JPS5541703A (en) 1978-09-18 1980-03-24 Toshiba Corp Production of semiconductor device
JPS606040B2 (ja) 1979-06-07 1985-02-15 日本電気株式会社 集積回路
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
JPS5681973A (en) 1979-12-06 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
JPS56111258A (en) 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS5758363A (en) 1980-09-26 1982-04-08 Oki Electric Ind Co Ltd Manufacture of mos type semiconductor device
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS57104218A (en) 1980-12-19 1982-06-29 Nec Corp Fabrication of semiconductor device
US4342617A (en) 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
JPS5837967A (ja) 1981-08-31 1983-03-05 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
DE3146981A1 (de) * 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
US5365079A (en) 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPS58197761A (ja) 1982-05-13 1983-11-17 Mitsubishi Electric Corp 半導体装置
US4566175A (en) * 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4447272A (en) * 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS60136259A (ja) 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
JPH0656839B2 (ja) 1984-03-28 1994-07-27 株式会社日立製作所 半導体装置の製造方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6159473A (ja) 1984-08-31 1986-03-26 株式会社日立製作所 平面デイスプレイ用アクテイブマトリツクス
JPS61220341A (ja) 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS6264562A (ja) 1985-09-18 1987-03-23 Fujitsu Ltd パタ−ン変換装置
JPS6284562A (ja) 1985-10-08 1987-04-18 Seiko Epson Corp 半導体装置とその製造方法
JPS62130018A (ja) * 1985-12-02 1987-06-12 Hitachi Ltd 半導体電子回路
JPS62274729A (ja) 1986-05-23 1987-11-28 Seiko Epson Corp 半導体装置の製造方法
JPH0740711B2 (ja) 1986-06-20 1995-05-01 キヤノン株式会社 光センサの駆動方法及び画像入力装置
JPS63314862A (ja) 1987-06-17 1988-12-22 Nec Corp 薄膜トランジスタの製造方法
JPS6454762A (en) 1987-08-26 1989-03-02 Toshiba Corp Insulated gate field effect transistor
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
NL8801379A (nl) * 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH0225024A (ja) 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
JP2616976B2 (ja) 1988-10-07 1997-06-04 日本電信電話株式会社 アクティブマトリクスおよびその製作法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02214152A (ja) 1989-02-15 1990-08-27 Olympus Optical Co Ltd 半導体装置及びその製造方法
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH0766946B2 (ja) 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5113511A (en) * 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
JP2553704B2 (ja) 1989-06-16 1996-11-13 松下電子工業株式会社 半導体装置の製造方法
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JP3009438B2 (ja) 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5191373A (en) * 1989-08-31 1993-03-02 Asahi Kogaku Kogyo Kabushiki Kaisha Display system of a camera selective display system for a camera
JPH0395939A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH0395938A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH03126921A (ja) 1989-10-12 1991-05-30 Sony Corp 液晶表示装置
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
JP3070062B2 (ja) 1990-03-29 2000-07-24 ソニー株式会社 液晶表示装置及びその製造方法
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
DE69127395T2 (de) * 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
US5198685A (en) 1990-08-01 1993-03-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus with shock-absorbing layer
KR920010788B1 (ko) 1990-08-16 1992-12-17 주식회사 금성사 주방용 쓰레기 압축처리장치
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JPH04139828A (ja) 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JPH04142740A (ja) 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JP2695689B2 (ja) 1990-10-18 1998-01-14 シャープ株式会社 多層層間絶縁膜のエッチング方法
JP2840434B2 (ja) 1990-11-15 1998-12-24 キヤノン株式会社 結晶の形成方法
CA2055400C (en) 1990-11-15 1998-08-04 Kenji Yamagata Method of forming crystal
KR930009549B1 (ko) 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
JPH04196328A (ja) 1990-11-28 1992-07-16 Casio Comput Co Ltd 電界効果型トランジスタ
US5424752A (en) * 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
JPH04239731A (ja) 1991-01-23 1992-08-27 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
JPH06505362A (ja) 1991-01-30 1994-06-16 ミネソタ　マイニング　アンド　マニュファクチャリング　カンパニー ポリシリコン薄膜トランジスター
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5680147A (en) 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH04358129A (ja) 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
US5280280A (en) 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
JPH04356129A (ja) 1991-05-30 1992-12-09 Iseki & Co Ltd 穀粒貯留装置
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3483581B2 (ja) 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
KR960000225B1 (ko) 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JPH0582442A (ja) 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
JP2781706B2 (ja) 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3116478B2 (ja) * 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
US5576655A (en) 1991-11-29 1996-11-19 Fuji Electric Co., Ltd. High-withstand-voltage integrated circuit for driving a power semiconductor device
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05249478A (ja) 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH05259458A (ja) 1992-03-13 1993-10-08 G T C:Kk 半導体装置の製法
US6078316A (en) * 1992-03-16 2000-06-20 Canon Kabushiki Kaisha Display memory cache
TW231343B (zh) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JPH05275373A (ja) 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US5343066A (en) 1992-03-30 1994-08-30 Sony Corporation Semiconductor device and method of manufacturing same
US5674771A (en) 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JP2704575B2 (ja) 1992-04-20 1998-01-26 日本電信電話株式会社 容量素子の製造方法
JPH05308128A (ja) * 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
CN1052568C (zh) 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JP2789284B2 (ja) 1992-08-20 1998-08-20 株式会社半導体エネルギー研究所 アクティブマトリクス液晶表示装置とその作製方法
JP3013624B2 (ja) 1992-09-01 2000-02-28 日本電気株式会社 半導体集積回路装置
US5459596A (en) 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
US5292677A (en) * 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
JP3127615B2 (ja) 1992-10-14 2001-01-29 セイコーエプソン株式会社 液晶装置の製造方法
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JPH06169086A (ja) 1992-11-30 1994-06-14 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH06232160A (ja) 1993-02-01 1994-08-19 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP2897095B2 (ja) 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
DE69430687T2 (de) 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
JPH06267210A (ja) 1993-03-11 1994-09-22 Toshiba Corp 磁気ディスク装置のヘッド移動装置
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US5747355A (en) * 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
JP3367618B2 (ja) 1993-03-30 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JPH06291314A (ja) 1993-04-06 1994-10-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5498562A (en) * 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JPH06308531A (ja) 1993-04-23 1994-11-04 Seiko Epson Corp 液晶表示装置
JPH06337436A (ja) 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3309509B2 (ja) 1993-08-12 2002-07-29 セイコーエプソン株式会社 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法
JPH07142743A (ja) * 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5426315A (en) * 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
KR100321883B1 (ko) 1993-11-12 2002-06-20 구사마 사부로 반도체소자의실장구조및실장방법과,액정표시장치
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3260975B2 (ja) 1994-06-02 2002-02-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3059915B2 (ja) 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP3240858B2 (ja) 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JPH08181214A (ja) * 1994-12-26 1996-07-12 Nkk Corp 半導体装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
JPH08250743A (ja) * 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5728608A (en) 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09134973A (ja) 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
KR100192370B1 (ko) 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
US5815226A (en) 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
KR100225097B1 (ko) 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
KR100254567B1 (ko) 1997-07-16 2000-05-01 윤종용 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
JPH11103069A (ja) 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
JP3156765B2 (ja) 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
US6274516B1 (en) 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JPH11183929A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100289490B1 (ko) 1998-07-01 2001-11-22 박종섭 단차성 절연막을 가지는 반도체 장치의 형성 방법
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) * 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
CN1213390C (zh) 1998-11-26 2005-08-03 精工爱普生株式会社 电光装置及其制造方法和电子装置
JP3424234B2 (ja) 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6306559B1 (en) 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6306694B1 (en) 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW517260B (en) 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3065077B2 (ja) * 1999-05-19 2000-07-12 セイコーエプソン株式会社 半導体装置の製造方法
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP5210473B2 (ja) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6423539B2 (en) 2000-02-24 2002-07-23 The Board Of Trustees Of The Leland Stanford Junior University Adjuvant treatment by in vivo activation of dendritic cells
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
TWI226205B (en) 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP4889872B2 (ja) * 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6989805B2 (en) * 2000-05-08 2006-01-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP4519278B2 (ja) 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002258810A (ja) 2001-03-05 2002-09-11 Hitachi Ltd 液晶表示装置
US6830994B2 (en) 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
CN1653590A (zh) 2001-03-21 2005-08-10 皇家菲利浦电子有限公司 电子设备
JP3977997B2 (ja) 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
WO2003027997A1 (fr) * 2001-09-21 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Ecran et procede de fonctionnement associe
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6842660B2 (en) 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20050132549A1 (en) 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
JP2003255562A (ja) * 2002-03-04 2003-09-10 Sharp Corp パターン形成方法及びその方法を用いた表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
US20010005606A1 (en) * 1999-12-24 2001-06-28 Koichiro Tanaka Laser irradiation apparatus and method of fabricating a semiconductor device
US20010009283A1 (en) * 2000-01-26 2001-07-26 Tatsuya Arao Semiconductor device and method of manufacturing the semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537592A (zh) * 2014-05-29 2017-03-22 追踪有限公司 具有高密度存储电容器的晶体管的制造

Also Published As

Publication number Publication date
KR20030082385A (ko) 2003-10-22
US20030189210A1 (en) 2003-10-09
US11101299B2 (en) 2021-08-24
US20150001545A1 (en) 2015-01-01
KR101035346B1 (ko) 2011-05-20
JP3989761B2 (ja) 2007-10-10
US20110309364A1 (en) 2011-12-22
KR101013473B1 (ko) 2011-02-14
CN1450665A (zh) 2003-10-22
US20110049522A1 (en) 2011-03-03
KR101013487B1 (ko) 2011-02-10
US8415669B2 (en) 2013-04-09
US8835271B2 (en) 2014-09-16
TW200306451A (en) 2003-11-16
JP2003302917A (ja) 2003-10-24
TWI264822B (en) 2006-10-21
US9666614B2 (en) 2017-05-30
KR20100061420A (ko) 2010-06-07
KR20100121455A (ko) 2010-11-17
US20130221361A1 (en) 2013-08-29
US20170256570A1 (en) 2017-09-07
US7671369B2 (en) 2010-03-02
US20220077199A1 (en) 2022-03-10
US20190067336A1 (en) 2019-02-28
US10083995B2 (en) 2018-09-25
US8008666B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
CN100350632C (zh) 半导体显示器件
CN100350446C (zh) 发光装置
CN1169015C (zh) 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
CN1288613C (zh) 发光器件和使用这种器件的电子设备
CN100350447C (zh) 显示器件及其驱动方法和电子装置
CN1477492A (zh) 显示设备及使用该设备的显示系统
CN1421842A (zh) 显示器件及采用此显示器件的显示系统
CN1245763C (zh) 自发光器件及采用自发光器件的电气设备
CN1263153C (zh) 半导体器件及其制作方法
CN1313996C (zh) 发光器件
CN100350444C (zh) 发光器件和采用该器件的电子设备
CN100350633C (zh) 发光装置及其制造方法
CN1458812A (zh) 显示器件
CN1290073C (zh) 半导体显示装置和半导体显示装置的驱动方法
CN1242489C (zh) 半导体器件及其制造方法
CN1360350A (zh) 发光设备及其制造方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1892734A (zh) 显示装置、电子装置和驱动显示装置的方法
CN1598914A (zh) 显示器件
CN1606056A (zh) 具有显示装置的电子设备
CN101069222A (zh) 显示装置
CN101079397A (zh) 制造半导体器件的方法
CN1409403A (zh) 发光器件和使用该器件的电子设备
CN1892768A (zh) 半导体器件及其驱动方法
CN101064347A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071121