CN100339939C - 半导体装置以及其制造方法、电光学装置和电子机器 - Google Patents

半导体装置以及其制造方法、电光学装置和电子机器 Download PDF

Info

Publication number
CN100339939C
CN100339939C CNB031082947A CN03108294A CN100339939C CN 100339939 C CN100339939 C CN 100339939C CN B031082947 A CNB031082947 A CN B031082947A CN 03108294 A CN03108294 A CN 03108294A CN 100339939 C CN100339939 C CN 100339939C
Authority
CN
China
Prior art keywords
substrate
semiconductor device
circuit
manufacture method
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031082947A
Other languages
English (en)
Other versions
CN1448987A (zh
Inventor
木村睦
井上聪
宇都宫纯夫
原弘幸
宫泽和加雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1448987A publication Critical patent/CN1448987A/zh
Application granted granted Critical
Publication of CN100339939C publication Critical patent/CN100339939C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Abstract

本发明的目的在于采用薄膜电路的基板间转印技术制造大型半导体装置。通过将多个第2基板(21)拼贴配置进行大型化。作为第2基板(21)，采用两面布线和多层布线的印刷基板和可挠性电路。多个第2基板(21)分别独立驱动，第2基板(21)一部分相互重合，在重合部分上配置驱动电路(23)。又，使多个第2基板(21)的一部分相互重合，在重合部分上连接相互的电路。

Description

半导体装置以及其制造方法、电光学装置和电子机器
技术领域
本发明涉及一种使用将在基板上形成的薄膜芯片剥离并将此转印到其它基板上组装半导体装置的剥离转印技术的半导体装置和电光学装置。又，涉及半导体装置和电光学装置的制造方法。
背景技术
半导体装置，例如在液晶显示装置和有机EL显示装置等电光学装置中，包括薄膜晶体管和有机电致发光(EL)元件等具有一定功能的功能元件、包含在这些功能元件之间的布线和支撑基板的显示屏。在此，电光学装置一般是指包括通过电作用形成发光或者使来自外部的光的状态发生变化的电光学元件的装置，包含本身发光的装置和控制来自外部的光的通过的装置两者。例如，作为电光学元件，可以举出液晶元件、具有使电泳动粒子分散的分散介质的电泳动元件、EL(电致发光)元件、将由电场施加产生的电子打在发光板上进行发光的电子放出元件，包括这些的显示装置等称为电光学装置。
通常，电光学装置的显示屏中功能元件所占面积的比例只占整体的一部分，而几乎主要由布线、电极、支撑基板等占据。但是，为了制作所希望性能的功能元件需要在高度上采用复杂的制造过程。在制造显示屏等时，由于支撑基板、功能元件、布线等由一系列过程形成，因此复杂的制造过程是不可避免的，一般讲，制造成本开始向高额方向发展。
如果功能元件、布线和支撑基板分别制成，可以只在布线和支撑基板上所需要的部分上配置功能元件，整体平均后，可以降低该显示屏(大面积的半导体装置)的制造成本。作为制造系统看，希望降低半导体装置和电光学装置的制造成本。
又，通过在大型基板上逐次转印配置功能元件，还可以制造大画面的电光学装置等那样的极大型的半导体装置。
但是，作为被转印对象采用大型基板时，转印对象的元件芯片和该基板之间正确定位格外困难。其原因之一可以举出当被转印对象的基板是大型时将增大该基板的伸缩。特别是，在印刷电路基板和可挠性印刷电路中，该基板的伸缩大。又，当被转印对象的基板成为大型时，相关的制造装置也必然会大型化。基板大型化后，制造时的操作也变难。
发明内容
因此，本发明的目的在于提供一种利用剥离转印技术可以容易制造大型基板的半导体装置和电光学装置的技术。
又，本发明的目的在于在提供使用该技术的半导体装置和电光学装置时、为了容易进行元件芯片和第2基板的定位以及制造时的操作，采用小型第2基板可以制造大型半导体装置。
又，本发明的目的在于提供一种使用剥离转印技术制造大型基板的半导体装置、电光学装置、电子机器的制造方法。
为了达到上述目的，本发明是，一种半导体装置的制造方法，包括：在第1基板上形成包含1个以上的功能元件的元件芯片的第1工序；准备多个第2基板，将所述元件芯片从所述第1基板或与所述第1基板不同的第3基板转印到所述多个第2基板的各个第1主面上的第2工序；在所述多个第2基板中至少把相邻的2个第2基板之间的至少一部分接触配置，通过所述一部分连接所述2个第2基板的第3工序。
依据该构成，为了使元件芯片和第2基板之间的定位和制造时的操作容易，采用小型的第2基板，可以制造大型半导体装置(或者电光学装置)。
又，本发明，在上述半导体装置中，对分别形成在多个第2基板上的各电路以每个基板进行独立驱动。又，各基板也可以分别独立驱动。
依据该构成，不用在意第2基板的电路和第2基板本身的布线延迟和时间常数增大，可以可靠驱动多个第2基板。
又，本发明，在上述半导体装置中，其特征是：在第2基板的与元件芯片被转印侧相反一侧上配置驱动电路。
又，本发明，在上述半导体装置中，其特征是：第2基板由可挠性印刷电路基板形成，使该可挠性印刷电路基板之间至少一部分相互重合，在重合部分上配置驱动电路。
依据该构成，可以有效利用第2基板的转印元件芯片一侧。
又，本发明，在上述半导体装置中，其特征是：多个第2基板的电路之间相互连接。
依据该构成，没有必要对每个第2基板设置驱动电路，可以降低制造成本和提高使用可靠性。
又，本发明，在上述半导体装置中，其特征是：拼贴配置的多个第2基板粘贴在1个第4基板上，第2基板的电路相互之间通过第4基板的布线(或者连接部件)连接。
又，本发明，在上述半导体装置中，其特征是：拼贴配置的多个第2基板粘贴在多个第4基板上，相互邻近的第2基板的电路之间通过第4基板的布线(或者连接部件)连接。
又，本发明，在上述半导体装置中，其特征是：拼贴配置的多个第2基板由可挠性印刷电路基板形成，使该可挠性印刷电路基板之间至少一部分相互重合，在重合部分上相互连接基板的电路。
又，本发明，在上述半导体装置中，其特征是：使1种第2基板相互重合，在重合部分上连接相互的电路。
又，本发明，在上述半导体装置中，其特征是：第2基板由可挠性印刷电路形成，第1种第2基板和第2种第2基板交互重合，在第1种第2基板的转印元件芯片的一侧、和第2种第2基板的与转印元件芯片侧相反的一侧连接相互的电路。
又，本发明，在上述半导体装置中，其特征是：可挠性电路基板由第1以及第2可挠性印刷电路基板形成，使第1以及第2可挠性印刷电路基板交互配置，使第2可挠性印刷电路基板的两侧分别跨接在第1可挠性印刷电路基板上进行重合后，进行两基板的电路之间的连接。
又，本发明，在上述半导体装置中，其特征是：采用各向异性导电材料使多个第2基板上的电路相互连接。
又，本发明，在上述半导体装置中，其特征是：采用引线连接使多个第2基板上的电路相互连接。
又，本发明，在上述半导体装置中，其特征是：通过喷墨(液滴吐出)方式吐出导电性材料形成布线，使多个第2基板上的电路相互连接。
又，本发明，在上述半导体装置中，其特征是：通过喷墨方式吐出绝缘材料等的埋设材料，埋入到多个配置的第2基板相互之间的槽和空隙内，然后通过喷墨方式吐出导电性材料形成布线，使相互邻近的第2基板上的电路相互连接。
又，本发明，在上述半导体装置中，其特征是：通过喷墨方式吐出斥液性材料形成斥液性线(线状斥液性膜)，然后通过喷墨方式吐出导电性材料形成布线，使相互邻近的第2基板上的电路相互连接。
又，本发明，在上述半导体装置中，其特征是：利用光互连器，把多个第2基板上的电路相互连接，或者使相互邻近的第2基板的电路之间连接。
依据这些构成，给出了使多个第2基板上的电路相互连接的具体方法。特别是，通过将拼贴配置的多个第2基板粘贴在1个第4基板上，第2基板的电路之间通过第4基板的布线相互连接，可以利用第4基板提高半导体装置的强调。又，没有必要弯曲第2基板，可以更加可靠使多个第2基板上的电路相互连接。这时，也可以将多个第2基板粘贴在多个第4基板上，相邻第2基板的电路之间通过第4基板的布线相互连接。又，如果可挠性印刷电路基板是1种相互重合时，只需要准备1种的第2基板。由，如果采用各向异性导电材料使多个第2基板上的电路相互连接，可以更加简单使多个第2基板上的电路相互连接。又，如果采用光连接，使相邻第2基板的电路之间连接，没有必要进行电连接，可以保证更加可靠的连接。
又，本发明，在上述半导体装置中，其特征是：在相邻上述第2基板上分别形成相辅的凹凸部，通过反复使该凹凸部之间嵌接，将上述第2基板拼贴配置。
依据该构成，第2基板可以自身匹配正确配置。
又，本发明，在上述半导体装置中，其特征是：功能元件是薄膜晶体管。
又，本发明，在上述半导体装置中，其特征是：功能元件是有机电致发光元件。
又，本发明，在上述半导体装置中，其特征是：在第4基板上包括有机电致发光元件。
依据这些构成，在功能元件是薄膜晶体管或者有机电致发光元件、或者在第4基板上包括有机电致发光元件的半导体装置中，为了使元件芯片和第2基板之间的定位和制造时的操作容易，采用小型的第2基板，可以制造大型半导体装置。
又，本发明，在上述半导体装置中，其特征是：在元件芯片的剥离和转印中采用激光照射。
依据该方法，在本发明中使用的剥离和转印变得容易。
又，本发明的电光学装置，其特征是：包括上述任一个半导体装置。
依据该构成，一般对于要求更大型化的电光学装置时，为了使元件芯片和第2基板之间的定位和制造时的操作容易，采用小型的第2基板，可以制造大型半导体装置。在电光学装置中，包含液晶显示装置、有机EL显示装置、电泳动元件。
又，本发明的电子机器，采用上述电光学装置作为显示部使用。
在此，在电子机器中包括摄像机、电视机、大型显示屏、移动电话、微计算机、便携式信息终端装置(所谓的PDA)，其它各种机器。
又，本发明的电光学装置，包括支撑基板、在所述支撑基板上排列配置多个构成画面的单位显示区域的单位显示屏的显示屏、驱动所述单位显示屏的像素元件群的驱动电路、控制所述驱动电路的驱动IC、其特征是：所述单位显示屏包括排列成行列状的所述的半导体装置。
依据这样的构成，可以形成大画面液晶显示装置。
优选上述驱动电路配置在形成在上述液晶显示屏的外周上的密封所述显示屏的密封部中，或者配置在形成在上述单位显示屏相互之间的边界区域上的为确保上述显示屏的保持空间的隔离部中。这样，可以避免电路的设置对显示区域的减少。
优选在上述支撑基板上形成到各单位显示屏的信号布线的布线层，利用该布线层从上述驱动IC向各驱动电路供给信号。
又，本发明的电光学装置包括支撑基板、在上述支撑基板上排列配置多个构成画面的单位显示区域的单位显示屏的液晶显示屏、驱动上述单位显示屏的像素元件群的驱动电路、控制上述驱动电路的驱动IC。
依据这样的构成，可以形成大画面液晶显示装置。
优选上述支撑基板上形成到各单位显示屏的信号布线的布线层，利用该布线层从上述驱动IC向各驱动电路供给信号。
又，本发明的液晶显示装置(电光学装置)包括支撑基板、在上述支撑基板上排列配置多个构成画面的单位显示区域的单位显示屏的液晶显示屏、配置在形成在上述液晶显示屏的外周上的密封液晶的密封部或者配置在形成在单位显示屏相互之间的边界区域上的为确保液晶的保持空间的隔离部中、驱动上述单位显示屏的像素元件群的驱动电路。
依据这样的构成，将担当整体画面一部分显示的单位显示屏组合后可以形成大型显示装置(大画面)。又，通过将液晶密封区域或者隔离物区域中作为驱动电路(驱动芯片)的配置场所，可以有效活用不能用于图象显示的密封等部分，防止降低液晶显示屏的开口效率。
优选在上述支撑基板上形成到各单位显示屏的信号布线的布线层，利用该布线层从上述驱动IC向各驱动电路供给信号。这样，可以确保大型(液晶)显示屏的信号布线。
优选，上述单位显示屏，第1基板上形成具有电路元件功能的功能元件、通过将包含该功能元件1个以上的元件芯片剥离后转印到第2基板上、又通过将上述芯片元件从上述第1基板剥离后转印到第3基板上、进一步从上述第3基板将所述芯片元件转印到上述第2基板上在该第2基板上形成电路。
依据这样的构成，通过利用剥离转印技术的元件芯片基板可以构成单位显示屏。
又，本发明一种半导体装置的制造方法包括在第1基板上介入剥离层后形成包含薄膜元件或者薄膜电路的电路芯片的转印基板形成工序、将在所述第1基板上形成的电路芯片剥离后直接或者通过转印到第3基板上后转印到第2基板上的剥离转印工序、将多个转印了所述电路芯片的第2基板拼贴并且相邻的第2基板之间的至少一部分接触地配置在支撑基板上的第2基板配置工序。
依据这样的构成，为了使元件芯片和第2基板之间的定位和制造时的操作容易，采用相对小型的第2基板，可以制造大型半导体装置(或者电光学装置)。
优选上述第2基板配置工序进一步包括上述多个拼贴配置的第2基板中相互邻近的第2基板之间通过在上述底部基板上形成的布线进行电连接的连接工序。
依据这样的构成，可以使第2基板之间电连接。
优选上述第2基板配置工序进一步包括使上述多个拼贴配置的第2基板中相互邻近的第2基板之间至少一部分重合、在该重合部分上对相邻第2基板相互电连接的连接工序。
依据这样的构成，可以在重合部分上使第2基板之间电连接。
又，本发明的一种半导体装置的制造方法包括在第1基板上介入剥离层后形成包含薄膜元件或者薄膜电路的电路芯片的转印基板形成工序、将在所述第1基板上形成的电路芯片剥离后直接或者通过转印到第3基板上后转印到第2基板上的剥离转印工序、  将多个转印了所述电路芯片的第2基板拼贴并且相邻的第2基板之间的至少一部分接触地配置，同时在配置的第2基板之间的边界上配置跨接该边界的第4基板、通过该第4基板使相互邻近的第2基板之间电连接的第2基板配置工序。
依据这样的构成，可以使相邻第2基板之间电连接。
优选上述第2基板之间的电连接通过各向异性导电膜进行。这样，可以比较简单进行基板之间的连接。
优选，上述第2基板由可挠性印刷电路形成。这样，容易使基板之间重合。
又，半导体装置的制造方法包括在第1基板上介入剥离层后形成包含薄膜元件或者薄膜电路的电路芯片的转印基板形成工序、将在上述第1基板上形成的电路芯片剥离后直接或者通过转印到第3基板上后转印到第2基板上的剥离转印工序、将多个转印了上述电路芯片的第2基板拼贴配置的第2基板配置工序、在排列配置的上述第2基板上采用喷墨方式形成布线、使上述第2基板相互电连接的连接工序。
依据这样的构成，可以使排列配置的各个第2基板电连接。
优选，上述连接工序通过喷墨方式形成斥液性线，然后通过喷墨方式形成布线，使多个上述第2基板上的电路相互连接。这样，通过喷墨方式形成的布线更加可靠。
优选在上述连接工序之前，进一步包括埋设在排列配置的上述第2基板相互之间的槽和空隙中的埋设工序。这样，可以避免喷墨方式布线的断线。
优选上述第2基板配置工序，在相邻2个上述第2基板的每一个上预先形成相互相辅形状的部分、通过在各第2基板上反复使这些相反形状部分嵌接将上述第2基板拼贴配置。这样，各第2基板的配置位置可以唯一确定。
优选上述薄膜元件是薄膜晶体管或者有机电致发光元件。薄膜元件和薄膜电路容易适用于剥离转印中。
附图说明
图1A到图1D表示本发明第1实施例的半导体装置的制造方法。
图2表示本发明第1实施例的半导体装置的结构图。
图3A到图3E表示本发明第2实施例的半导体装置的制造方法。
图4表示本发明第2实施例的半导体装置的结构图。
图5表示本发明第3实施例的半导体装置的结构图。
图6表示本发明第4实施例的半导体装置的结构图。
图7表示本发明第5实施例的半导体装置的结构图。
图8表示本发明第6实施例的半导体装置的结构图。
图9表示本发明第7实施例的半导体装置的结构图。
图10表示本发明第8实施例的电光学装置的显示元件的结构图。
图11A到图11C表示本发明的剥离转印方法的例子。
图12A到图12C表示本发明的薄膜晶体管的制造方法的例子。
图13A以及图13B表示本发明的有机电致发光元件的制造方法的例子。
图14表示本发明第8实施例的大画面显示装置的形成例。
图15A以及图15B表示本发明第8实施例的大画面显示装置的形成例的部分放大图以及截面图。
图16表示本发明第9实施例的说明图。
图17表示本发明第10实施例的说明图。
图18表示本发明第11实施例的说明图。
图19表示本发明第12实施例的说明图。
具体实施方式
以下说明本发明的优选实施方案。
(第1实施例)
图1是说明本发明第1实施例的半导体装置的制造过程的工序图。
首先，如图1A所示，在石英玻璃等透明的第1基板11上通过非晶硅等剥离层10形成多个包含1个以上功能元件12的功能元件芯片13。在各功能元件芯片13上作为电路连接用端子形成由导电性材料构成的第1焊盘15。
图1B表示应转印功能元件芯片13的第2基板14。第2基板14，例如是印刷布线电路基板，在上面形成由导电性材料构成的第2焊盘6、在下面形成布线17、第2焊盘16以及连接布线17的转接插头18(埋设在过孔中的导体)等。
然后，如图1C所示，将第1基板11以及第2基板14粘贴，使成为转印对象的功能元件芯片13的焊盘15和第2基板14的焊盘16连接，使功能元件芯片13的电路和第2基板14的电路布线连接。然后，通过粘接剂等张贴装置将成为转印对象的功能元件芯片13粘贴在第2基板14上。
然后，如图1C所示，通过基板剥离转印技术从第1基板11将元件芯片13剥离，转印到第2基板14侧。
即，从第1基板11的背面对转印对象的功能元件芯片13的底部剥离层10采用激光照射，产生磨蚀，使功能元件芯片13和第1基板11之间游离。通过粘接剂等粘接方式将功能元件芯片13固定在第2基板14侧，使第1基板从第2基板离开，将功能元件芯片13从第1基板11剥离，移动到第2基板14侧。对于剥离转印技术将在后面说明。
通过剥离包含1个以上功能元件12的元件芯片13，转印到第2基板14上，使元件芯片13上的电路和第2基板14上的电路连接，形成半导体装置。通过使第1焊盘15和第2焊盘16导通，使功能元件芯片13上的电路和第2基板14上的电路连接。使第1焊盘15和第2焊盘16导通，可以在剥离转印之前，也可以在之后。
这样，功能元件芯片13转印到第2基板14上，形成芯片转印第2基板21。
然后，如图2所示，通过将多个芯片转印第2基板21拼贴配置或者排列在支撑基板23上，形成大型半导体装置。
如该图所示，通过将多个芯片转印第2基板21拼贴配置，使半导体装置更大型化。这些芯片转印第2基板21分别独立接收电源和信号的供给，可以独立驱动搭载电路和像素等。电源和信号的供给通过在底部基板23上形成的布线可以进行。又，如后所述，也可以在排列后的芯片转印第2基板21上进一步形成布线进行电源和信号的供给。在图示的例中，在芯片转印第2基板21的和转印元件芯片的面相反侧的面上配置驱动电路22。这样，可以独立驱动每个芯片转印第2基板21。
此外，上述的第1基板11、功能元件12、元件芯片13、第2基板14、第1焊盘15、第2焊盘16、布线17、转接插头18等的材料、制造方法、结构等，可以置换成同等的其它方式、材料、等同物等，这些也是在本发明的思想范围内。又，支撑基板23并不是必须的，也可以没有。
(第2实施例)
图3A到图3E是说明本发明第2实施例的半导体装置的制造过程的工序图。在该例中，使用第3基板(临时转印基板)。
首先，如图3A所示，在石英玻璃等透明的第1基板11上形成非晶硅等的剥离层10。在其上，形成多个包含1个或者以上的功能元件12的功能元件芯片13。
如图3B所述，在作为临时转印基板的第3基板19上形成临时粘接层19a。
如图3C所示，将第1基板11以及第3基板19通过临时粘接层19a粘贴。从第1基板11的背面对转印对象的功能元件芯片13的底部剥离层10采用激光照射，在剥离层10上产生磨蚀。使第1以及第3基板离开，将功能元件芯片13从第1基板11剥离，临时转印到第3基板19。
然后，如图3D所示，在转印到第3基板19上的功能元件芯片13上涂敷粘接剂，与第2基板14粘贴。第2基板14，例如是多层布线的可挠性印刷电路，如上所述，形成有第2焊盘6、布线17、转接插头18。
如图3E所示，通过从第3基板19的背面进行激光照射，使临时粘接层19a失去粘接力。将第3基板从第2基板离开，将功能芯片13从第3基板剥离，转印到第2基板14侧。功能芯片的焊盘15和第2基板14的焊盘16通过金或者铝等焊盘布线20连接。通过使第1焊盘15和第2焊盘16导通，使元件芯片13上的电路和第2基板14上的电路连接。此外，如后所述，也可以采用引线连接之外的连接方式与基板14的电路和布线连接。
这样，形成搭载了功能元件芯片13的芯片转印第2基板21。
然后，如图4所示，通过将多个芯片转印第2基板21拼贴配置或者排列在支撑基板23上，形成大型半导体装置。
在图4所示的例中，芯片转印第2基板21的边侧跨接在邻近芯片转印第2基板21之上。在该基板21之间重叠的部分可以进行两基板之间的电路连接。在该实施例中也同样，多个芯片转印第2基板21分别独立驱动。在芯片转印第2基板21的和转印元件芯片的面相反侧的面上配置驱动电路22。又，芯片转印第2基板21由可挠性印刷布线电路(FPC，F1exible Printed Circuit)形成，多个第2基板21之间相互重叠，在重叠部分上配置驱动电路22。此外，这时，芯片转印第2基板21在其端部上积层，优选在重叠的这些芯片转印第2基板21的端部之间配置驱动电路22。
此外，上述的第1基板11、功能元件12、元件芯片13、第2基板14、第1焊盘15、第2焊盘16、布线17、转接插头18等的材料、制造方法、结构等，可以置换成同等的其它方式、材料、等同物等，这些也是在本发明的思想范围内。又，支撑基板23并不是必须的，也可以没有。
(第3实施例)
图5是表示本发明第3实施例的半导体装置的结构图。芯片转印第2基板21和其制造过程，和上述第1以及第2实施例大致相同。
在本实施例中，在多个芯片转印第2基板21之间搭载的电路之间相互连接。又，拼贴配置的芯片转印第2基板21粘贴在1个第4基板24上，第2基板21上的电路通过各向异性导电材料25和在第4基板24上形成的连接布线26连接。此外，支撑基板23可以兼作第4基板24使用。这时，在第4基板24上，为了形成连接布线26，优选设置凹部。这时，凹部的中心处于拼贴配置的芯片转印第2基板21之间的接缝处即可。
(第4实施例)
图6表示有关本发明第4实施例的半导体装置的结构图。芯片转印第2基板21和其制造方法，和上述第1以及第2实施例大致相同。在本实施例中，在多个芯片转印第2基板21上的电路相互连接。又，拼贴配置的芯片转印第2基板21粘贴在多个第4基板24上，芯片转印第2基板21的电路通过各向异性导电材料25和在第4基板24上形成的连接布线26连接。
此外，芯片转印第2基板21、第4基板24、各向异性导电材料25、连接布线26等的的材料、制造方法、结构等，可以置换成同等的其它方式、材料、等同物等，这些也是在本发明的思想范围内。
(第5实施例)
图7表示有关本发明第5实施例的半导体装置的结构图。芯片转印第2基板21和其制造方法，和上述第1以及第2实施例大致相同。在本实施例中，在基板23上拼贴配置多个芯片转印第2基板21。又，在配置的芯片转印第2基板21的相互之间分别配置光转换器(光发射机、光接收机)T1、T2、T3…Tn，通过光相互连接，将其相互连接。光信号可以确保数据和图象信息的传送。
此外，光转换器可以配置所需要的数量。又，通过采用串行信号传送图象等数据信号，可以减少光信号数(转换器数)。
(第6实施例)
图8是表示本发明第6实施例的半导体装置的结构图。芯片转印第2基板21和其制造方法，和上述第1以及第2实施例大致相同。
在本实施例中，由可挠性印刷电路形成芯片转印第2基板21。多个芯片转印第2基板21一部分相互重叠，在相互重叠的部分上通过各向异性导电材料25将相互的电路连接。又，在该实施例中，1种类的芯片转印第2基板21多个象瓦片那样相互重叠。
此外，芯片转印第2基板21、各向异性导电材料25等的的材料、制造方法、结构等，可以置换成同等的其它方式、材料、等同物等，这些也是在本发明的思想范围内。
(第7实施例)
图9是表示本发明第7实施例的半导体装置的结构图。芯片转印第2基板21和其制造方法，和上述第1以及第2实施例大致相同。
在本实施例中，由可挠性印刷电路形成芯片转印第2基板21。多个芯片转印第2基板21一部分相互重叠，在相互重叠的部分上通过各向异性导电材料25将相互的电路连接。又，平坦形状的第1种芯片转印第2基板21a和两端上翘形状的第2种芯片转印第2基板21b交互配置。在该两端部上分别使芯片转印第2基板21b跨接在芯片转印第2基板21a上进行重合，在第1种芯片转印第2基板21a的转印元件芯片一侧的面、和第2种芯片转印第2基板21b的与转印元件芯片侧相反侧的面上进行相互电路的连接。
然后，相邻芯片转印第2基板21a和21b上分别形成相辅的凹凸部，通过重复凹凸部的嵌接，将芯片转印第2基板拼贴配置。
此外，第7实施例的芯片转印第2基板21、第4基板24、各向异性导电材料25、连接布线26等的的材料、制造方法、结构等，可以置换成同等的其它方式、材料、等同物等，这些也是在本发明的思想范围内。
此外，在第3到第7实施例中，通过各向异性导电材料25和光连接，将多个芯片转印第2基板21上的电路相互连接。但是，也可以采用引线连接方式，将多个芯片转印第2基板21上的电路相互连接。
又，也可以通过喷墨方式形成布线，将多个芯片转印第2基板21上的电路相互连接。
又，也可以通过喷墨方式埋入到芯片转印第2基板21相互之间的槽和间隙中，然后，通过喷墨方式吐出导电性布线材料形成布线，将多个芯片转印第2基板21上的电路相互连接。
又，也可以通过喷墨方式吐出斥液性材料形成斥液性线(线状的斥液性膜)，然后通过喷墨方式在斥液性线之间吐出导电性材料，形成更加可靠的布线，将多个芯片转印第2基板21上的电路相互连接。
又，也可以通过光相互连接，将多个芯片转印第2基板21上的电路相互非接触(光发射器、光接收器)连接。
又，在第1到第7的实施例中，也可以在相邻芯片转印第2基板21上分别形成相辅形状的凹部和凸部，通过该凹部和凸部的嵌接，将芯片转印第2基板之间连接，拼贴配置。
又，在第1到第7的实施例中，功能元件12也可以是薄膜晶体管。功能元件12也可以是有机EL元件。
又，在上述第3实施例中，在第4基板24上也可以包括有机EL元件。
(第8实施例)
图10是表示本发明第8实施例的电光学装置30的显示元件的结构图。采用和第1到第7的任一实施例大致相同的结构和制造方法形成的半导体装置。
如该图所示，显示区域31由多个芯片转印第2基板32构成。在芯片转印第2基板32上将元件芯片33配置成矩阵状，布线34形成网格状。
依据该结构，电光学装置30，一般由于与功能元件33相比布线和支撑基板的面积所占比率大，通过另外制作布线和支撑基板，只在需要的部分上配置功能元件，可以更加有效降低制造成本。电光学装置30，例如，相当于有机EL元件和液晶显示装置。通过使用多个芯片转印第2基板可以实现大画面的显示装置。
(剥离转印方法的例)
图11A到图11C是表示本发明中所使用的剥离转印技术的说明图。
首先，如图11A所示，在石英和玻璃形成的第1基板41上，通过采用SiH4的PECVD、或者采用Si2H6的LPCVD，形成非晶质硅膜42。然后，在其上形成功能元件43。在最上层上形成第1焊盘44。
如图11B所示，将其翻转，粘贴第2基板45，通过石英和玻璃形成的透明第1基板41，只对想剥离转印的元件芯片47照射激光46。
于是，如图11C所示，只是在照射激光46的地方，使非晶质硅膜42磨蚀，进行剥离，将元件芯片47转印到第2基板45上。在元件芯片47的剥离和转印中，采用激光46的照射。依据该结构，可以可靠进行元件芯片47的剥离和转印。
(薄膜晶体管的制造方法的例)
图12A到图12C表示说明功能元件47的制造过程的工序图。该例对于作为功能元件的1例的薄膜晶体管，说明其制造过程。在此，以激光结晶化度结晶薄膜晶体管为例进行说明。
首先，如图12A所示，在石英和玻璃形成的第1基板51上，通过采用SiH4的PECVD、或者采用Si2H6的LPCVD，形成非晶质硅膜。如果利用激光53照射该非晶质膜进行热处理，该非晶质硅膜结晶化，成为多结晶硅膜52。
如图12B所示，对多结晶硅膜52图案化之后，形成栅极绝缘膜54，形成栅极55并且图案化。利用栅极55将磷或者硼等杂质注入自己匹配的多结晶硅膜52中，活性化后，形成CMOS结构的源极区域以及漏极区域56。
如图12C所示，形成层间绝缘膜57，开设连接孔，形成源极以及漏极58并图案化。
这样，在第1基板上形成薄膜晶体管芯片47。
(有机电致发光元件的制造方法的例)
图13表示作为功能元件之一的有机电致发光元件的制造过程的说明图。
首先，如图13A所示，在石英和玻璃形成的第1基板61上，形成透明电极62，形成密接层63，在要发光的区域形成开口部。采用聚酰亚胺或者丙稀形成堤岸64，在要发光的区域形成开口部。
然后，如图13B所示，通过氧等离子或者CF4等离子等等离子处理，控制基板表面的湿润性。然后，采用旋转喷涂、擦涂、喷墨处理等液相处理、或者溅射、蒸镀等真空处理形成空穴注入层65以及发光层66。为了减小功函数，形成包含碱性金属的阴极67，采用封接剂68封接，完成。
此外，本有机电致发光元件的制造过程的例，也可以作为在第4基板上形成的有机电致发光元件的制造方法使用。
(第9实施例)
图14以及图15表示使用本发明形成大画面显示装置的例的说明图。在该例中，作为显示装置的具体例采用电光学装置的液晶显示装置。
如图14所示，大画面液晶显示装置70，和图10所示的例同样，通过多个单位显示屏71组合形成大画面的显示区域。配置成矩阵状的单位显示屏71的每一个由芯片转印第2基板21(相当于图10的32)构成。在单位显示屏71上，配置成行列状的多个驱动图中未画出的像素电极的元件芯片在每个像素电极上配置。各元件芯片通过网格状的布线由设置在每个单位显示屏71上的驱动电路22所驱动。
在液晶显示装置70上设置提供要在大画面显示区域上显示的整体图象信息(映像信息)的驱动IC29。由该驱动IC29将画面整体的图象信息分割成多个小画面区域，各小画面的图象信息被传送给该当单位显示屏71的驱动电路22。驱动电路22将小画面的图象信息分配给单位显示屏71的各像素，控制各元件芯片的动作。这样，可以构成大画面显示装置。
此外，驱动IC29也可以在1边上与基板23(或者显示画面)的大小对应，配置多个。又，也可以通过采用串行传送或者总线形式，对驱动IC29和由此驱动的多个驱动电路22之间的布线的部分共用。
图1 5A表示图14中虚线所示A部的放大图。图15B表示图15A中的B-B方向中的截面的概略图。
如该图所示，单位显示屏71，是在所谓的TFT阵列基板72和彩色滤光基板73之间通过介入密封材料74、隔离物75确保间隙，在该间隙中设置液晶76。TFT阵列基板72由芯片转印第2基板21形成，在预先形成了布线的第5基板28上将其配置成行列状。第5基板28包括支撑基板23、在其上形成的设置了连接驱动IC29和各驱动电路22的连接图案的布线膜26、对该布线膜26绝缘的绝缘膜27。在第5基板28上形成的布线图案与密封材料74、隔离物75的配置图案对应形成，并注意到不使显示像素的开口效率降低。芯片转印第2基板21的驱动电路22和布线26通过在基板21以及绝缘膜27上形成的转接插头连接。
在配置的彩色滤光基板73上，形成图中未画出的透明电极、彩色滤光片、取向膜等。彩色滤光基板73相互之间，例如，采用粘接材料密封。设置在单位显示屏71上的驱动电路22，优选配置在密封材料74或者隔离物75的内部。
依据上述实施例，由于在预先布线的第5基板上配置包含元件转印基板(TFT阵列基板)和彩色滤光片的单位显示屏71，形成大画面，在不使用在技术上开发困难的大型TFT面板制造设备的情况下可以进行制造。
(第10实施例)
图16表示第10实施例。在该图中，和图14以及图15对应的部分采用相同的符号，并省略有关部分的说明。
在该例中，在芯片转印第2基板21上使用可挠性印刷布线(FPC)基板，利用在该可挠性基板FPC内形成的布线26，进行驱动IC29和相邻基板21的驱动电路22之间的连接，可以不需要在支撑基板23上形成布线膜。又，通过以大型FPC基板作为转印对象体，还可以形成不需要支撑基板23的薄膜显示装置等。作为这时的单位显示屏21，相当于反射型液晶显示屏、顶部发射型有机EL显示屏等。
(第11实施例)
图17表示第11实施例。在该图中，和图14以及图15对应的部分采用相同的符号，并省略有关部分的说明。
该例也是在芯片转印第2基板21上使用可挠性印刷布线(FPC)基板，不需要在支撑基板23上形成布线膜。在该例中，FPC的布线26和驱动电路22之间采用转接插头连接。
(第12实施例)
图18表示第12实施例。在该图中，和图4对应的部分采用相同的符号，并省略有关部分的说明。
在该例中，通过使用可挠性电路(FPC)，使配置成行列状的各芯片转印第2基板21的端侧跨接在相邻芯片转印第2基板21的驱动电路22上。在该芯片转印第2基板21的跨接部分下面的连接端子和驱动电路22之间，驱动电路22和布线26之间、在芯片转印第2基板21的下面的连接端子和布线26之间，可以分别进行电路连接。如上所述，连接可以采用各向异性导电膜和连接端子、导电性粘接剂等。这样，电路连接变得容易。又，组合后的整体基板的凸出部的高度是大致相同的高度，例如，在液晶的密封和有机EL的封装时更加容易进行组装。
(适用于电光学装置以及电子机器的适用例)
图19表示具有上述发明的构成的显示装置80的电路连接例。本实施例的显示装置80，在各像素区域包括利用电致发光效应可发光的发光层OLED、为驱动该发光层的存储电流的保持电容C，进一步，包括由本发明的制造方法制造的薄膜晶体管T1以及T2。从驱动器区域81向各像素区域提供选择信号线Vsel。从驱动器区域82向各像素区域提供信号线Vsig和电源线Vdd。通过控制选择信号线Vsel和信号线Vsig，对各像素区域进行电流编程，控制发光部OLED的发光。在此，驱动器区域81和驱动器区域82与上述驱动电路22对应。
此外，显示装置80的连接电路，是发光要素使用电致发光元件的情况的电路的一例，也可以是其它电路构成。又，发光要素即使使用电致发光元件，也可以对电路构成进行各种变更。
进一步，本实施例的显示装置80，可以在各种电子机器中适用。下面举出了可以适用本显示装置(或者显示屏)80的电子机器的例子：
首先，在移动电话中的适用例，该移动电话包括天线部、声音输出部、声音输入部、操作部、以及本发明的显示屏。这样，本发明的显示装置可以作为显示部利用。
其次，在摄像机中的适用例，该摄像机包括摄像部、操作部、声音输入部、以及本发明的显示装置。这样，本发明的显示装置可以作为取景器和显示部利用。
另外，在微计算机中的适用例，该微计算机包括摄像部、操作部、以及本发明的显示装置。这样，本发明的显示装置可以作为显示部利用。
另外，在头戴显示器中的适用例，该头戴显示器包括绷带、光学系统收容部以及本发明的显示装置。这样，本发明的显示装置可以作为图象显示源利用。
另外，在背投型投影机中的适用例，该背投型投影机包括框体、光源、合成光学系统、两个反射镜、屏幕以及本发明的显示装置。这样，本发明的显示装置可以作为图象显示源利用。
另外，在前投型投影机中的适用例，该前投型投影机包括框体、光学系统以及本发明的显示装置，可以将图象在屏幕上显示。这样，本发明的显示装置可以作为图象显示源利用。
并不限定于上述例，本发明的显示装置80可以适用于能够适用有源矩阵型显示装置的所有电子机器中。例如，并不限定于上述大画面用显示装置，也可以在带显示功能的传真装置、数码相机的取景器、便携式TV、DSP装置、PDA、电子记事本、电子揭示板、宣传广告用显示器等中活用。
上述各实施例，特别是，有关图2、图4到图9的配置与连接的实施例，可以进行适当组合实施。
如上所述，在本发明的半导体装置中，由于通过利用电路基板之间的转印技术，可以将所形成的基板多个组合使用，可以用比较小的制造装置组装大型装置。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，包括：
在第1基板上形成包含1个以上的功能元件的元件芯片的第1工序；
准备多个第2基板，将所述元件芯片从所述第1基板或与所述第1基板不同的第3基板转印到所述多个第2基板的各个第1主面上的第2工序；
在所述多个第2基板中至少把相邻的2个第2基板之间的至少一部分接触配置，通过所述一部分连接所述2个第2基板的第3工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，分别形成在多个所述第2基板的各个所述第1主面上的各个电路对其所在的基板进行独立驱动。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，还包括在所述多个第2基板的与各个所述第1主面相反一侧的第2主面上形成布线的第4工序。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，所述第3工序包括重合配置所述多个第2基板中至少相邻的2个第2基板之间的至少一部分的第1副工序，和与所述相邻的2个第2基板的至少一方的所述一部分对应配置导电材料的第2副工序。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，对所述相邻的所述第2基板的电路之间进行连接。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，拼贴配置所述多个第2基板粘贴在1个第4基板上，所述第2基板的电路相互之间通过所述第4基板的布线连接。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，拼贴配置所述多个第2基板粘贴在多个第4基板上，相互邻近的所述第2基板的电路之间通过所述第4基板的布线连接。
8.根据权利要求6或7所述的半导体装置的制造方法，其特征在于，拼贴配置的多个所述第2基板由可挠性印刷电路基板形成，使该可挠性印刷电路基板之间至少一部分相互重合，在重合部分上相互连接基板的电路。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，所述可挠性电路基板由第1以及第2可挠性印刷电路基板形成，使所述第1以及第2可挠性印刷电路基板交互配置，使所述第2可挠性印刷电路基板的两侧分别跨接在所述第1可挠性印刷电路基板上进行重合后，进行两基板的电路之间的连接。
10.根据权利要求5所述的半导体装置的制造方法，其特征在于，利用光互连器，连接所述邻近的第2基板的电路。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于，在相邻所述第2基板上分别形成相辅的凹凸部，通过反复使该凹凸部之间嵌接，将所述第2基板拼贴配置。
12.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述功能元件是薄膜晶体管或者有机电致发光元件。
13.根据权利要求6所述的半导体装置的制造方法，其特征在于，在所述第4基板上包括有机电致发光元件。
14.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述元件芯片的转印中采用激光照射。
15.一种半导体装置的制造方法，其特征在于，包括
在第1基板上介入剥离层后形成包含薄膜元件或者薄膜电路的电路芯片的转印基板形成工序、
将在所述第1基板上形成的电路芯片剥离后直接或者通过转印到第3基板上后转印到第2基板上的剥离转印工序、
将多个转印了所述电路芯片的第2基板拼贴并且相邻的第2基板之间的至少一部分接触地配置在支撑基板上的第2基板配置工序。
16.根据权利要求15所述的半导体装置的制造方法，其特征是：所述第2基板配置工序进一步包括把所述多个拼贴配置的第2基板中相互邻近的第2基板之间通过在所述支撑基板上形成的布线进行电连接的连接工序。
17.根据权利要求15所述的半导体装置的制造方法，其特征是：所述第2基板配置工序进一步包括使所述多个拼贴配置的第2基板中相互邻近的第2基板之间至少一部分重合、在该重合部分上对相邻第2基板相互电连接的连接工序。
18.一种半导体装置的制造方法，其特征在于，包括
在第1基板上介入剥离层后形成包含薄膜元件或者薄膜电路的电路芯片的转印基板形成工序、
将在所述第1基板上形成的电路芯片剥离后直接或者通过转印到第3基板上后转印到第2基板上的剥离转印工序、
将多个转印了所述电路芯片的第2基板拼贴并且相邻的第2基板之间的至少一部分接触地配置，同时在配置的第2基板之间的边界上配置跨接该边界的第4基板、通过该第4基板使相互邻近的第2基板之间电连接的第2基板配置工序。
19.根据权利要求15～18之一所述的半导体装置的制造方法，其特征在于，所述第2基板配置工序，在相邻2个所述第2基板的每一个上预先形成相互相辅形状的部分、通过在各第2基板上反复使这些相反形状部分嵌接将所述第2基板拼贴配置。
20.根据权利要求15～18之一所述的半导体装置的制造方法，其特征在于，所述薄膜元件是薄膜晶体管或者有机电致发光元件。
CNB031082947A 2002-03-28 2003-03-27 半导体装置以及其制造方法、电光学装置和电子机器 Expired - Lifetime CN100339939C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP200293321 2002-03-28
JP2002093321 2002-03-28
JP2003076904A JP4329368B2 (ja) 2002-03-28 2003-03-20 半導体装置及びその製造方法
JP200376904 2003-03-20

Publications (2)

Publication Number Publication Date
CN1448987A CN1448987A (zh) 2003-10-15
CN100339939C true CN100339939C (zh) 2007-09-26

Family

ID=28793506

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031082947A Expired - Lifetime CN100339939C (zh) 2002-03-28 2003-03-27 半导体装置以及其制造方法、电光学装置和电子机器

Country Status (5)

Country Link
US (1) US7101729B2 (zh)
JP (1) JP4329368B2 (zh)
KR (1) KR100515774B1 (zh)
CN (1) CN100339939C (zh)
TW (1) TWI239078B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047057A1 (ja) * 2002-11-19 2004-06-03 Ishikawa Seisakusho,Ltd. 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
JP3956955B2 (ja) * 2004-04-22 2007-08-08 セイコーエプソン株式会社 半導体基板の製造方法、電気光学装置の製造方法
JP4016968B2 (ja) * 2004-05-24 2007-12-05 セイコーエプソン株式会社 Ｄａ変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101260981B1 (ko) * 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
BRPI0612113A2 (pt) * 2005-06-29 2016-09-06 Koninkl Philips Electronics Nv embalagem para pelo menos um dispositivo semicondutor, subconjunto, e, métodos para fabricar um subconjunto e para fabricar uma embalagem
US20070001927A1 (en) * 2005-07-01 2007-01-04 Eastman Kodak Company Tiled display for electronic signage
SG172621A1 (en) * 2006-07-05 2011-07-28 Univ Arizona Method of temporarily attaching a rigid carrier to a substrate
US8581393B2 (en) * 2006-09-21 2013-11-12 3M Innovative Properties Company Thermally conductive LED assembly
KR100826982B1 (ko) * 2006-12-29 2008-05-02 주식회사 하이닉스반도체 메모리 모듈
WO2009011699A1 (en) * 2007-07-18 2009-01-22 Nanolumens Acquisition, Inc. Voltage partitioned display
DE102007061473A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
CN101556966B (zh) * 2008-04-10 2010-12-15 中芯国际集成电路制造(上海)有限公司 一种可减小等离子体损伤效应的mos管
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
JP2010211647A (ja) * 2009-03-11 2010-09-24 Seiko Epson Corp タッチパネル装置、電気光学装置および電子機器
US8305294B2 (en) * 2009-09-08 2012-11-06 Global Oled Technology Llc Tiled display with overlapping flexible substrates
JP5356532B2 (ja) * 2009-10-08 2013-12-04 シャープ株式会社 発光部を有する複数のパネルを繋げてなる発光パネル装置、それを備えた画像表示装置および照明装置
CN102640200B (zh) * 2009-12-03 2014-10-29 夏普株式会社 图像显示装置、面板和面板的制造方法
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
TWI490426B (zh) * 2011-07-29 2015-07-01 Light emitting device
US8704448B2 (en) * 2012-09-06 2014-04-22 Cooledge Lighting Inc. Wiring boards for array-based electronic devices
KR102049735B1 (ko) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
JP6076270B2 (ja) * 2014-01-08 2017-02-08 パナソニック株式会社 ディスプレイ装置及びパネルユニット
KR102396760B1 (ko) * 2015-04-08 2022-05-11 삼성디스플레이 주식회사 표시 장치
CN112542468A (zh) * 2016-07-05 2021-03-23 群创光电股份有限公司 显示装置
KR102254606B1 (ko) * 2016-10-19 2021-05-21 가부시키가이샤 오르가노 서킷 액티브 매트릭스 led 디스플레이
WO2019014036A1 (en) * 2017-07-11 2019-01-17 Corning Incorporated MOSAIC SCREENS AND METHODS OF MAKING SAME
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
TWI694280B (zh) * 2019-03-05 2020-05-21 友達光電股份有限公司 顯示裝置及其製造方法
KR102084353B1 (ko) * 2019-05-21 2020-03-03 김종하 태양광을 이용한 시트지형 led 조명장치 및 그 제조방법
KR102105806B1 (ko) * 2020-02-12 2020-04-28 김종하 태양광을 이용한 시트지형 led 조명장치 및 그 제조방법
WO2021235114A1 (ja) * 2020-05-20 2021-11-25 ソニーグループ株式会社 表示モジュール、表示装置、およびセンサモジュール
CN112599030B (zh) * 2020-12-11 2022-09-30 季华实验室 一种拼接缝隙填充装置以及led显示屏
KR20240007915A (ko) * 2021-05-13 2024-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127605A (ja) * 1991-04-23 1993-05-25 Hitachi Ltd 大画面液晶表示装置
US5287205A (en) * 1991-03-26 1994-02-15 Semiconductor Energy Laboratory Co., Ltd. Gradation method for driving liquid crystal device with ramp and select signal
CN1120178A (zh) * 1994-09-02 1996-04-10 夏普公司 液晶显示装置
CN1223384A (zh) * 1997-12-25 1999-07-21 夏普公司 液晶显示装置
CN1256791A (zh) * 1998-02-27 2000-06-14 精工爱普生株式会社 3维器件的制造方法
CN1262499A (zh) * 1999-01-29 2000-08-09 张云祥 液晶组合式大型彩色显示器
CN1305119A (zh) * 1999-10-21 2001-07-25 夏普公司 液晶显示装置
WO2002022374A1 (en) * 2000-09-15 2002-03-21 3M Innovative Properties Company Thermal transfer of light-emitting polymers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548470A (en) * 1984-06-11 1985-10-22 Apogee, Inc. Projection screen
GB9106720D0 (en) 1991-03-28 1991-05-15 Secr Defence Large area liquid crystal displays
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
JPH11272209A (ja) 1998-01-30 1999-10-08 Hewlett Packard Co <Hp> 表示用集積回路ビデオ・タイル
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
EP1313149A1 (en) * 2001-11-14 2003-05-21 STMicroelectronics S.r.l. Process for fabricating a dual charge storage location memory cell
KR100662780B1 (ko) * 2002-12-18 2007-01-02 엘지.필립스 엘시디 주식회사 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287205A (en) * 1991-03-26 1994-02-15 Semiconductor Energy Laboratory Co., Ltd. Gradation method for driving liquid crystal device with ramp and select signal
JPH05127605A (ja) * 1991-04-23 1993-05-25 Hitachi Ltd 大画面液晶表示装置
CN1120178A (zh) * 1994-09-02 1996-04-10 夏普公司 液晶显示装置
CN1223384A (zh) * 1997-12-25 1999-07-21 夏普公司 液晶显示装置
CN1256791A (zh) * 1998-02-27 2000-06-14 精工爱普生株式会社 3维器件的制造方法
CN1262499A (zh) * 1999-01-29 2000-08-09 张云祥 液晶组合式大型彩色显示器
CN1305119A (zh) * 1999-10-21 2001-07-25 夏普公司 液晶显示装置
WO2002022374A1 (en) * 2000-09-15 2002-03-21 3M Innovative Properties Company Thermal transfer of light-emitting polymers

Also Published As

Publication number Publication date
JP2004006724A (ja) 2004-01-08
KR100515774B1 (ko) 2005-09-23
TW200403817A (en) 2004-03-01
KR20030085471A (ko) 2003-11-05
TWI239078B (en) 2005-09-01
US20040080032A1 (en) 2004-04-29
US7101729B2 (en) 2006-09-05
JP4329368B2 (ja) 2009-09-09
CN1448987A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
CN100339939C (zh) 半导体装置以及其制造方法、电光学装置和电子机器
CN1163968C (zh) 半导体器件及其制造方法
CN1288171A (zh) 复合柔性布线基板及其制造方法、电光装置、电子装置
CN1311558C (zh) 半导体器件
CN1286148C (zh) 电光装置及其制造方法以及电子仪器
CN1192338C (zh) 电光装置及其制造方法和电子设备
CN1533561A (zh) 显示装置及其制造方法
CN101044627A (zh) 半导体器件
CN1507304A (zh) 发光器件的制作方法，以及制造装置
CN1247055C (zh) 配线基板的连接结构及显示装置
CN1703938A (zh) 发光装置、其制造方法、电光学装置和电子仪器
CN1875298A (zh) 制作光学膜的方法
CN101046588A (zh) 显示装置、制造该显示装置的方法以及电子设备
CN1642369A (zh) 显示装置
CN1306618C (zh) 薄膜电路装置及其制造方法、电光学装置和电子仪器
CN1684559A (zh) 发光器件、其制造方法以及电子设备
CN1721930A (zh) 电光装置、安装结构体和电子设备
CN1725069A (zh) 电光装置和电子设备
CN1871711A (zh) 显示器件及其制造方法,以及电视接收机
CN1736133A (zh) 无源驱动矩阵显示器
CN1280922C (zh) 半导体器件及其制造方法、电光装置及电子设备
CN1200312C (zh) 信号传输膜、控制信号部分以及包括该膜的液晶显示器
CN1458697A (zh) 半导体器件及其制作方法
JP2018081768A (ja) 表示装置及び表示装置の製造方法
CN1689375A (zh) 发光装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG LED CO., LTD.

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20120328

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120328

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung LED Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121213

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121213

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung LED Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20070926

CX01 Expiry of patent term